JP2008109161A - Board unit - Google Patents

Board unit Download PDF

Info

Publication number
JP2008109161A
JP2008109161A JP2008004246A JP2008004246A JP2008109161A JP 2008109161 A JP2008109161 A JP 2008109161A JP 2008004246 A JP2008004246 A JP 2008004246A JP 2008004246 A JP2008004246 A JP 2008004246A JP 2008109161 A JP2008109161 A JP 2008109161A
Authority
JP
Japan
Prior art keywords
substrate
power supply
package
lsi
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008004246A
Other languages
Japanese (ja)
Other versions
JP4644717B2 (en
Inventor
Masateru Koide
正輝 小出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008004246A priority Critical patent/JP4644717B2/en
Publication of JP2008109161A publication Critical patent/JP2008109161A/en
Application granted granted Critical
Publication of JP4644717B2 publication Critical patent/JP4644717B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a board unit including a package board for a semiconductor device, provided with a power supply path having a structure that is different from that of a signal supply path to a semiconductor element. <P>SOLUTION: The semiconductor device 21 contains the package board 22 having a power layer 10, a semiconductor element 5 mounted on the package board 22, and electrode terminals 23 mounted with the semiconductor element 5 of the package board 22. The semiconductor device 21 is mounted on a board 2. A heat spreader 41 depresses and fix the semiconductor element 5 and a connector 32 connected to the electrode terminals 23. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体装置に係り、特に基板に搭載れてパッケージされたＬＳＩパッケージ等の半導体装置に対する電源接続構造を含む基板ユニットに関する。   The present invention relates to a semiconductor device, and more particularly to a substrate unit including a power supply connection structure for a semiconductor device such as an LSI package mounted and packaged on a substrate.

ＣＰＵやＭＰＵのような大規模集積回路（ＬＳＩ）は回路の高集積化（高密度化）が益々進んでいる。これに伴い、一つのＬＳＩの消費電力も増大しており、現在では消費電力が３０Ｗから１００ＷのＬＳＩも登場している。   Large scale integrated circuits (LSIs) such as CPUs and MPUs are becoming increasingly highly integrated (high density) circuits. Along with this, the power consumption of one LSI is also increasing, and now LSIs with power consumption of 30 to 100 W have also appeared.

回路の高集積化に伴い、ＬＳＩに供給する信号数も増大し、このための信号用端子や電源・接地用端子の数も増やさなければならない。現在のＬＳＩは、半導体チップが搭載された基板の裏面に外部接続用端子としてハンダボールが格子状に配列されたボールグリッドアレイ（ＢＧＡ)タイプが主流である。   As the circuit becomes highly integrated, the number of signals supplied to the LSI increases, and the number of signal terminals and power / ground terminals for this purpose must also be increased. The current LSI is mainly a ball grid array (BGA) type in which solder balls are arranged in a grid pattern as external connection terminals on the back surface of a substrate on which a semiconductor chip is mounted.

ＬＳＩパッケージの端子数を増加すると、パッケージ基板内の配線を微細化しなければならない。したがって、パッケージ基板内の配線中に流すことのできる電流許容値が低くなる。一方、ＬＳＩの電源電圧は低電圧化が進み、５Ｖから１Ｖ程度の電源電圧に移行しつつある。電源電圧が低くなると、同じ電力消費であれば電流値は増大する。したがって、パッケージ基板内の電源用配線には、信号用配線に比較して大きな電流を流す必要が生じる。   When the number of terminals of the LSI package is increased, the wiring in the package substrate must be miniaturized. Therefore, the allowable current value that can be passed through the wiring in the package substrate is lowered. On the other hand, the power supply voltage of LSI is decreasing and the power supply voltage is shifting from 5V to about 1V. When the power supply voltage is lowered, the current value increases with the same power consumption. Therefore, it is necessary to flow a larger current in the power supply wiring in the package substrate than in the signal wiring.

図１は従来のＬＳＩパッケージへの電力供給構造を示す基板ユニットの断面図である。図１において、ＬＳＩパッケージ１はマザーボードやドータボードのような基板２に搭載される。ＬＳＩパッケージ１の外部接続用端子としてのハンダボール３は、基板２上の電極パッド４に接続される。   FIG. 1 is a sectional view of a substrate unit showing a structure for supplying power to a conventional LSI package. In FIG. 1, an LSI package 1 is mounted on a substrate 2 such as a mother board or a daughter board. Solder balls 3 as external connection terminals of the LSI package 1 are connected to electrode pads 4 on the substrate 2.

ＬＳＩパッケージ１は、半導体チップ（ＬＳＩ）５とパッケージ基板６とよりなる。ＬＳＩ５はパッケージ基板６に対して実装され、パッケージ基板６内の配線を介してＬＳＩ５に信号及び電力が供給される。   The LSI package 1 includes a semiconductor chip (LSI) 5 and a package substrate 6. The LSI 5 is mounted on the package substrate 6, and signals and power are supplied to the LSI 5 via wiring in the package substrate 6.

基板２には、ＬＳＩパッケージ１に供給する電源電圧を制御するためのＤＣ−ＤＣコンバータ７が搭載される。ＤＣ−ＤＣコンバータ７は、基板２内の電源ライン８Ａから供給される電圧を、ＬＳＩパッケージ１用の電源電圧まで下げる。例えば、基板２内の電源ライン８Ａには４８Ｖ又は２４Ｖの電圧が供給され、ＤＣ−ＤＣコンバータ７により１．８Ｖ又は１Ｖに下げられて、電源供給ライン８Ｂに供給される。電源ライン８Ｂは電極パッド４を介してＬＳＩパッケージ１のハンダボール３に接続されており、パッケージ基板６に１．８Ｖ又は１Ｖの電源電圧が供給される。また、接地ライン９Ａも同様に、ＤＣ−ＤＣコンバータ７、接地ライン９Ｂ、電極パッド４、ハンダボール３を介してパッケージ基板６に接続される
一般的に、パッケージ基板６内にはほぼ平面状に延在する電源層１０と接地層１１とが設けられる。ＬＳＩパッケージ１への電源供給は、まず基板２から電源層１０へ電源供給を行い、そしてＬＳＩパッケージの各電源供給端子には電源層１０から電力供給を行う。電源層１０から半導体チップ（ＬＳＩ）５への電力供給路に関しては、供給すべき電流値が比較的小さいので電力供給路の断面積が比較的小さくても問題はないが、ハンダボール３から電源層１０までの電力供給路にはＬＳＩ５全体が消費する大きな電流を流す必要があるため、大きな断面積を確保して大きな許容電流値を確保しなければならない。 A DC-DC converter 7 for controlling the power supply voltage supplied to the LSI package 1 is mounted on the substrate 2. The DC-DC converter 7 lowers the voltage supplied from the power supply line 8 </ b> A in the substrate 2 to the power supply voltage for the LSI package 1. For example, a voltage of 48V or 24V is supplied to the power supply line 8A in the substrate 2 and is lowered to 1.8V or 1V by the DC-DC converter 7 and supplied to the power supply line 8B. The power supply line 8B is connected to the solder ball 3 of the LSI package 1 through the electrode pad 4, and a power supply voltage of 1.8V or 1V is supplied to the package substrate 6. Similarly, the ground line 9A is also connected to the package substrate 6 through the DC-DC converter 7, the ground line 9B, the electrode pad 4, and the solder ball 3. Generally, the package substrate 6 has a substantially planar shape. An extended power supply layer 10 and a ground layer 11 are provided. In order to supply power to the LSI package 1, power is first supplied from the substrate 2 to the power supply layer 10, and power is supplied from the power supply layer 10 to each power supply terminal of the LSI package. Regarding the power supply path from the power supply layer 10 to the semiconductor chip (LSI) 5, there is no problem even if the cross-sectional area of the power supply path is relatively small because the current value to be supplied is relatively small. Since a large current consumed by the entire LSI 5 needs to flow through the power supply path to the layer 10, a large allowable current value must be ensured by securing a large cross-sectional area.

図２は図１におけるパッケージ基板６の一例であるビルドアップ基板の一部の拡大断面図である。   FIG. 2 is an enlarged cross-sectional view of a part of a buildup substrate which is an example of the package substrate 6 in FIG.

一般的に、ビルドアップ基板は、中心となるコア基板１２の片面に電源層１０を形成し、反対側の面に接地層１１を形成する。そしてコア基板１２の両側に信号用配線等を多層に形成し、片側にＬＳＩ接続用電極パッド１３を設け、反対側にハンダボール３を形成するための電極パッド１４を設ける。   In general, a build-up board has a power supply layer 10 formed on one side of a core board 12 serving as a center, and a ground layer 11 formed on the opposite side. Then, signal wirings and the like are formed in multiple layers on both sides of the core substrate 12, LSI connection electrode pads 13 are provided on one side, and electrode pads 14 for forming solder balls 3 are provided on the opposite side.

図２に示すハンダボール３が電力供給用の端子に相当すると仮定すると、図２においてハンダボール３から電源層１０までの間には上述のように大きな電流が流れる。ここで、ハンダボール３から電源層１０までの間にはビルドアップ基板の層間を貫通するビア１５が含まれる。   Assuming that the solder ball 3 shown in FIG. 2 corresponds to a power supply terminal, a large current flows between the solder ball 3 and the power supply layer 10 in FIG. Here, between the solder ball 3 and the power supply layer 10, a via 15 penetrating between layers of the build-up substrate is included.

ビルドアップ基板中に形成されるビアの直径は５０μｍ〜１００μｍ程度であり、端子数が増えるとビアもより微細とせざるを得なため、一つのビアに流すことのできる電流は５００ｍＡ程度が限度となる。ここで例えば、１００Ｗの消費電力のＬＳＩに電力を供給するためには、許容電流値が５００ｍＡのビアが２００本必要となる。一つの端子（ハンダボール３）に対して１本のビアが対応するため、電力供給用の端子（ハンダボール３）が２００個必要となる。   The diameter of the via formed in the build-up substrate is about 50 μm to 100 μm, and the via can be made finer as the number of terminals increases. Therefore, the current that can be passed to one via is limited to about 500 mA. Become. Here, for example, in order to supply power to an LSI with 100 W power consumption, 200 vias with an allowable current value of 500 mA are required. Since one via corresponds to one terminal (solder ball 3), 200 power supply terminals (solder balls 3) are required.

したがって、信号用端子の数を減らすことなく電力供給用の端子の数を増やすと、パッケージ基板全体としての端子数が増大するため、パッケージ基板のサイズを大きくしなければならないという問題があった。   Therefore, if the number of terminals for power supply is increased without reducing the number of signal terminals, the number of terminals as a whole package board increases, and there is a problem that the size of the package board must be increased.

また、ＬＳＩの電源電圧が低くなると、電源ラインにノイズが混入しやすくなるので、電源ラインはなるべく短くしたいという要望があった。   Further, when the power supply voltage of the LSI is lowered, noise is easily mixed into the power supply line. Therefore, there is a demand for making the power supply line as short as possible.

本発明の総括的な目的は、上述の問題を解消した改良された有用な電源接続構造を提供することである。   A general object of the present invention is to provide an improved and useful power connection structure that eliminates the above-mentioned problems.

本発明のより具体的な目的は、半導体素子への信号供給経路とは異なる構成の電力供給経路を備えた半導体装置用パッケージ基板を提供することである。   A more specific object of the present invention is to provide a package substrate for a semiconductor device having a power supply path having a configuration different from that of a signal supply path to a semiconductor element.

本発明の他の目的は、半導体装置への電力供給のためのＤＣ−ＤＣコンバータを含む電力供給路を構成する基板ユニットを提供することである。   Another object of the present invention is to provide a substrate unit constituting a power supply path including a DC-DC converter for supplying power to a semiconductor device.

本発明の更に他の目的は、半導体装置に対して基板を介さずに電力供給することのできるＤＣ−ＤＣコンバータを提供することである。   Still another object of the present invention is to provide a DC-DC converter capable of supplying power to a semiconductor device without passing through a substrate.

上述の目的を達成するために、本発明の一つの面によれば、半導体素子が搭載された第１の面と、第１の面の反対側であって外部接続用端子が設けられた第２の面とを有し、内部に電源層が形成されたパッケージ基板を有する半導体装置であって、パッケージ基板は、第２の面以外の部位に設けられた電極端子を有し、電極端子は電源層に接続されていることを特徴とする半導体装置が提供される。上述の発明において、電極端子はパッケージ基板の第１の面上に形成され、パッケージ基板中に形成されたビアを介して電源層に接続されていることとしてもよい。   In order to achieve the above-mentioned object, according to one aspect of the present invention, a first surface on which a semiconductor element is mounted and a first surface on the opposite side of the first surface and provided with an external connection terminal are provided. 2 is a semiconductor device having a package substrate in which a power supply layer is formed, the package substrate having electrode terminals provided on portions other than the second surface, A semiconductor device is provided which is connected to a power supply layer. In the above-described invention, the electrode terminal may be formed on the first surface of the package substrate and connected to the power supply layer via a via formed in the package substrate.

また、本発明の他の面によれば、半導体素子が搭載された第１の面と、第１の面の反対側であって外部接続用端子が設けられた第２の面とを有し、内部に電源層が形成されたパッケージ基板を有する半導体装置であって、電源層の一部はパッケージ基板から露出していることを特徴とする半導体装置が提供される。パッケージ基板は内部に接地層を有しており、接地層の一部はパッケージ基板から露出していることとしてもよい。   According to another aspect of the present invention, the semiconductor device includes a first surface on which a semiconductor element is mounted, and a second surface on the opposite side of the first surface and provided with an external connection terminal. There is provided a semiconductor device having a package substrate in which a power supply layer is formed, wherein a part of the power supply layer is exposed from the package substrate. The package substrate may have a ground layer inside, and a part of the ground layer may be exposed from the package substrate.

更に、本発明の他の面によれば、内部に電源配線及び接地配線が形成された基板と、電源層有するパッケージ基板と半導体素子とよりなり、基板上に実装された半導体装置と、基板に搭載されて半導体装置に供給する電圧を生成するものであって、半導体装置に向かって延在するコネクタを有するＤＣ−ＤＣコンバータとを有し、コネクタは半導体装置のパッケージ基板上に形成された電極端子に接続され、電極端子はパッケージ基板の電源層に接続されており、ＤＣ−ＤＣコンバータから、コネクタ及び電極端子を介してパッケージ基板の電源層に対して電力が供給されることを特徴とする基板ユニットが提供される。電極端子は、パッケージ基板の半導体素子が実装された面に形成され、ビアを介して電源層に接続されていることとしてもよい。   Furthermore, according to another aspect of the present invention, a substrate having a power supply wiring and a ground wiring formed therein, a package substrate having a power supply layer, and a semiconductor element, a semiconductor device mounted on the substrate, and a substrate A DC-DC converter that is mounted and generates a voltage to be supplied to the semiconductor device, and has a connector extending toward the semiconductor device, and the connector is an electrode formed on a package substrate of the semiconductor device The electrode terminal is connected to the power supply layer of the package substrate, and power is supplied from the DC-DC converter to the power supply layer of the package substrate via the connector and the electrode terminal. A substrate unit is provided. The electrode terminal may be formed on a surface of the package substrate on which the semiconductor element is mounted and connected to the power supply layer through a via.

また、本発明の更に他の面によれば、内部に電源配線及び接地配線が形成された基板と、電源層有するパッケージ基板と半導体素子とよりなり、基板上に実装された半導体装置と、基板に搭載されて半導体装置に供給する電圧を生成するものであって、半導体装置に向かって延在するコネクタを有するＤＣ−ＤＣコンバータとを有し、コネクタは半導体装置のパッケージ基板から露出した電源層に接続されており、ＤＣ−ＤＣコンバータから、コネクタを介してパッケージ基板の電源層に対して電力が供給されることを特徴とする基板ユニットが提供される。パッケージ基板は内部に接地層を有しており、接地層の一部はパッケージ基板から露出し、ＤＣ−ＤＣコンバータは前記接地層の露出部分に接続されたコネクタを有することとしてもよい。   According to still another aspect of the present invention, a substrate having a power supply wiring and a ground wiring formed therein, a package substrate having a power supply layer, and a semiconductor element, a semiconductor device mounted on the substrate, and a substrate And a DC-DC converter having a connector extending toward the semiconductor device, the connector being a power supply layer exposed from the package substrate of the semiconductor device A board unit is provided in which power is supplied from a DC-DC converter to a power supply layer of the package board via a connector. The package substrate may have a ground layer inside, a part of the ground layer may be exposed from the package substrate, and the DC-DC converter may have a connector connected to the exposed portion of the ground layer.

また、本発明の更に他の面によれば、半導体装置に対して電力を供給するＤＣ−ＤＣコンバータであって、電圧変換回路が内蔵された本体と、基板の電源配線に接続されるよう構成された端子と、ＤＣ−ＤＣコンバータが基板に搭載された際に、半導体装置に向かって延在し、半導体装置の所定の部位に接触するよう構成されたコネクタとを有することを特徴とするＤＣ−ＤＣコンバータが提供される。上述のＤＣ−ＤＣコンバータにおいて、コネクタは、半導体装置のパッケージ基板の半導体素子が搭載された面に形成された電極端子に接続されるよう構成されてもよい。あるいは、コネクタは、半導体装置のパッケージ基板から露出した電源層に接続されるよう構成することとしてもよい。   According to still another aspect of the present invention, a DC-DC converter that supplies power to a semiconductor device is configured to be connected to a main body having a built-in voltage conversion circuit and a power supply wiring of a substrate. And a connector configured to extend toward the semiconductor device and to contact a predetermined portion of the semiconductor device when the DC-DC converter is mounted on the substrate. A DC converter is provided; In the above-described DC-DC converter, the connector may be configured to be connected to an electrode terminal formed on a surface on which the semiconductor element of the package substrate of the semiconductor device is mounted. Alternatively, the connector may be configured to be connected to the power supply layer exposed from the package substrate of the semiconductor device.

本発明の他の目的、特徴及び利点は添付の図面を参照しながら以下の詳細な説明を読むことにより、一層明瞭となるであろう。   Other objects, features and advantages of the present invention will become more apparent upon reading the following detailed description with reference to the accompanying drawings.

まず、本発明の第１実施例について、図３を参照しながら説明する。図３は本発明の第１実施例による半導体装置が設けられた基板ユニットの断面図である。図３において図１に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。   First, a first embodiment of the present invention will be described with reference to FIG. FIG. 3 is a cross-sectional view of the substrate unit provided with the semiconductor device according to the first embodiment of the present invention. 3, parts that are the same as the parts shown in FIG. 1 are given the same reference numerals, and descriptions thereof will be omitted.

図３に示す基板ユニットは、基板２に対してＬＳＩパッケージ（半導体装置）２１とＤＣ−ＤＣコンバータ３１とを搭載した構成を有している。ＬＳＩパッケージ２１において、ＬＳＩ５はパッケージ基板２２の第１の面２２ａ上に実装され、パッケージ基板２２の第２の面２２ｂに外部接続端子としてのハンダボール３が形成される。ＬＳＩパッケージ２１は、従来と同様に外部接続用端子としてのハンダボール３を介して基板２の電源ライン（電源配線）８Ｂ及び接地ライン（接地配線）９Ｂに接続される。   The substrate unit shown in FIG. 3 has a configuration in which an LSI package (semiconductor device) 21 and a DC-DC converter 31 are mounted on the substrate 2. In the LSI package 21, the LSI 5 is mounted on the first surface 22 a of the package substrate 22, and solder balls 3 as external connection terminals are formed on the second surface 22 b of the package substrate 22. The LSI package 21 is connected to the power supply line (power supply wiring) 8B and the ground line (grounding wiring) 9B of the substrate 2 through the solder balls 3 as external connection terminals as in the conventional case.

本実施例では、上述の電源ライン及び接地ラインの接続に加えて、ＤＣ−ＤＣコンバータ３１から基板２を介さずに、直接ＬＳＩパッケージの基板２２に電力供給を行う。すなわち、本実施例におけるＤＣ−ＤＣコンバータ３１は電圧変換回路を内蔵した本体３１ａから延在するコネクタ３２を有しており、コネクタ２３にはＬＳＩパッケージ２１に供給する電圧（すなわち、基板２の電源ライン８Ｂに供給される電圧）が供給される。したがって、基板２経由以外に、コネクタ３２を介してＤＣ−ＤＣコンバータ３１からＬＳＩパッケージ２１のパッケージ基板２２に対して電力（電流）を供給することができる。   In this embodiment, in addition to the connection of the power supply line and the ground line described above, power is directly supplied from the DC-DC converter 31 to the substrate 22 of the LSI package without going through the substrate 2. That is, the DC-DC converter 31 in the present embodiment has a connector 32 extending from a main body 31a having a built-in voltage conversion circuit, and the connector 23 is supplied with a voltage supplied to the LSI package 21 (that is, the power supply of the substrate 2). Voltage supplied to the line 8B). Therefore, power (current) can be supplied from the DC-DC converter 31 to the package substrate 22 of the LSI package 21 via the connector 32 in addition to the substrate 2.

以上のような電力供給を可能とするために、本実施例によるＬＳＩパッケージ２１は、ハンダボール３が設けられた面２２ｂの反対側の面（すなわちＬＳＩ５が搭載された面）２２ａに露出した電極端子２３を有する。電極端子２３は複数のビア２４を介して電源層１０に電気的に接続される。ビア２４の数はコネクタ３２から電源端子２３を介して電源層１０に流れる電流の値により決定すればよい。   In order to enable the power supply as described above, the LSI package 21 according to the present embodiment has electrodes exposed on the surface 22a opposite to the surface 22b on which the solder balls 3 are provided (that is, the surface on which the LSI 5 is mounted) 22a. A terminal 23 is provided. The electrode terminal 23 is electrically connected to the power supply layer 10 through a plurality of vias 24. The number of vias 24 may be determined by the value of the current flowing from the connector 32 to the power supply layer 10 via the power supply terminal 23.

以上のように、ＬＳＩパッケージ２１のパッケージ基板２２内の電源層１０には、ＤＣ−ＤＣコンバータ３１から基板２内の電源ライン８Ｂを経由した経路に加えて、ＤＣ−ＤＣコンバータ３１のコネクタ３２を経由した経路からも電力（電流）が供給される。したがって、基板２を経由してハンダボール３から電源層１０に到る経路中に、許容電流値の低い部分（図２におけるビア１５等）があったとしても、コネクタ３２を経由した経路からも電流を供給することができるため、ＬＳＩパッケージ２１に対して十分に大きい電流を供給することができる。   As described above, the power supply layer 10 in the package substrate 22 of the LSI package 21 has the connector 32 of the DC-DC converter 31 in addition to the path from the DC-DC converter 31 through the power supply line 8B in the substrate 2. Electric power (current) is also supplied from the route through. Therefore, even if there is a portion with a low allowable current value (via 15 or the like in FIG. 2) in the path from the solder ball 3 to the power supply layer 10 via the substrate 2, the path via the connector 32 also Since a current can be supplied, a sufficiently large current can be supplied to the LSI package 21.

また、ＤＣ−ＤＣコンバータ３１を、ＬＳＩパッケージ２１に対して近い位置に配置することにより、ＤＣ−ＤＣコンバータ３１から電源層１０までの距離が短くなり、ノイズが侵入する可能性を低減することができる。   Further, by arranging the DC-DC converter 31 at a position close to the LSI package 21, the distance from the DC-DC converter 31 to the power supply layer 10 is shortened, and the possibility of noise intrusion is reduced. it can.

次に、上述のＤＣ−ＤＣコンバータ３１のコネクタ３２をパッケージ基板２２の電極端子２３に接続するための機構について、図４を参照しながら説明する。図４はコネクタ３２を電極端子２３に押圧固定するための取り付け装置４０の側面図である。   Next, a mechanism for connecting the connector 32 of the DC-DC converter 31 to the electrode terminal 23 of the package substrate 22 will be described with reference to FIG. FIG. 4 is a side view of an attachment device 40 for pressing and fixing the connector 32 to the electrode terminal 23.

図４に示す取り付け装置４０は、ＬＳＩパッケージ２１のＬＳＩ５にヒートスプレッダ４１を取り付けるための装置でもある。すなわち、取り付け装置４０はヒートスプレッダ４１をＬＳＩ５の背面に対して押圧固定する。このヒートスプレッダを利用して、コネクタ３２をヒートスプレッダ４１とパッケージ基板２２との間に挟み込んで固定する。より詳細には、コネクタ３２の先端に形成された接触部をパッケージ基板２２の電極端子２３にさせた状態で、コネクタ３２の上にヒートスプレッダ４１を配置し、取り付け装置４０の固定機構で固定する、
取り付け装置４０の固定機構は、一般的なバネの押圧力を利用したネジ止め式である。ヒートスプレッダのフィン部４１ａの四隅を貫通した支柱４２の先端をネジ板４３のネジ孔にねじ込むことにより固定するものである。すなわち、支柱４２はフィン部４１ａを貫通し且つ基板２も貫通する。支柱４２の先端にはネジが形成されており、ナット４２ａがねじ込まれる際にバネ４４が同時に押圧され、接触圧が発生する。支柱４２のフィン部４１ａの上方にはバネ４４が設けられ、支柱４２のフランジ部４２ａとの間で圧縮される。このバネ４４の弾性力により、ヒートスプレッダ４１はＬＳＩ５に向けて押圧され、したがって、コネクタ３２も電極端子２３に対して押圧され固定される。 The attachment device 40 shown in FIG. 4 is also a device for attaching the heat spreader 41 to the LSI 5 of the LSI package 21. That is, the attachment device 40 presses and fixes the heat spreader 41 against the back surface of the LSI 5. Using this heat spreader, the connector 32 is sandwiched and fixed between the heat spreader 41 and the package substrate 22. More specifically, the heat spreader 41 is disposed on the connector 32 with the contact portion formed at the tip of the connector 32 being used as the electrode terminal 23 of the package substrate 22, and is fixed by the fixing mechanism of the attachment device 40.
The fixing mechanism of the attachment device 40 is a screw type that uses a general spring pressing force. It fixes by screwing the front-end | tip of the support | pillar 42 which penetrated the four corners of the fin part 41a of a heat spreader in the screw hole of the screw plate 43. As shown in FIG. That is, the support column 42 penetrates the fin portion 41 a and also penetrates the substrate 2. A screw is formed at the tip of the column 42, and when the nut 42a is screwed in, the spring 44 is simultaneously pressed to generate a contact pressure. A spring 44 is provided above the fin portion 41 a of the support column 42 and is compressed between the flange portion 42 a of the support column 42. Due to the elastic force of the spring 44, the heat spreader 41 is pressed toward the LSI 5, and thus the connector 32 is also pressed against and fixed to the electrode terminal 23.

図４に示すコネクタ２３の押圧固定機構は、単なる一例であり、他に様々な機構を用いることができる。   The pressing and fixing mechanism of the connector 23 shown in FIG. 4 is merely an example, and various other mechanisms can be used.

図５は図３に示すＤＣ−ＤＣコンバータ３１の変形例の平面図である。図５に示すＤＣ−ＤＣコンバータ３１Ａは、図３に示すコネクタ３２の他にコネクタ３３，３４を有しており、ＬＳＩパッケージ２１のパッケージ基板２２の３辺に接続することができる。これにより、コネクタとパッケージ基板との接触面積を増大することができ、パッケージ基板の電極端子に対してより大きな電流を供給することができる。   FIG. 5 is a plan view of a modification of the DC-DC converter 31 shown in FIG. A DC-DC converter 31A shown in FIG. 5 has connectors 33 and 34 in addition to the connector 32 shown in FIG. 3, and can be connected to three sides of the package substrate 22 of the LSI package 21. As a result, the contact area between the connector and the package substrate can be increased, and a larger current can be supplied to the electrode terminals of the package substrate.

次に、本発明の第２実施例について、図６を参照しながら説明する。図６は本発明の第２実施例による半導体装置が設けられた基板ユニットの断面図である。図６において図１に示す構成部品と同等な部品には同じ符号を付し、その説明は省略する。   Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 6 is a cross-sectional view of a substrate unit provided with a semiconductor device according to a second embodiment of the present invention. In FIG. 6, parts that are the same as the parts shown in FIG. 1 are given the same reference numerals, and descriptions thereof will be omitted.

図６に示す構成では、ＬＳＩパッケージのパッケージ基板２２Ａの電源層１０を露出させ、電源層１０に対してＤＣ−ＤＣコンバータ３１Ｂのコネクタ３２を直接接触させたものである。また、ＤＣ−ＤＣコンバータ３１Ｂには、パッケージ基板２２Ａの接地層１１に接触するコネクタ３５も設けられる。   In the configuration shown in FIG. 6, the power supply layer 10 of the package substrate 22 </ b> A of the LSI package is exposed, and the connector 32 of the DC-DC converter 31 </ b> B is in direct contact with the power supply layer 10. The DC-DC converter 31B is also provided with a connector 35 that contacts the ground layer 11 of the package substrate 22A.

電源層１０及び接地層１１を露出させるには、パッケージ基板２２Ａのコア基板の両面に形成された電源層１０及び接地層１１（図２参照）の露出させる部分だけには、他の層を形成しなければよい。   In order to expose the power supply layer 10 and the ground layer 11, other layers are formed only on the exposed portions of the power supply layer 10 and the ground layer 11 (see FIG. 2) formed on both surfaces of the core substrate of the package substrate 22A. If not.

以上のように、本実施例によれば、ＬＳＩパッケージ２１Ａのパッケージ基板２２Ａ内の電源層１０の一部が露出し、露出した部分にＤＣ−ＤＣコンバータ３１Ｂのコネクタ３２が直接接触する。これにより、ＤＣ−ＤＣコンバータ３１Ｂから電源層１０に対して直接に電力（電流）を供給することができる。また、接地層１１をＤＣ−ＤＣコンバータ３１Ｂを介して接地ライン９Ａ接続することができる。   As described above, according to this embodiment, a part of the power supply layer 10 in the package substrate 22A of the LSI package 21A is exposed, and the connector 32 of the DC-DC converter 31B is in direct contact with the exposed part. Thereby, electric power (current) can be directly supplied from the DC-DC converter 31 </ b> B to the power supply layer 10. In addition, the ground layer 11 can be connected to the ground line 9A via the DC-DC converter 31B.

上述のように、本実施例では、ＤＣ−ＤＣコンバータ３１Ｂから基板２内の電源ライン８Ｂを経由した経路に加えて、ＤＣ−ＤＣコンバータ３Ｂ１のコネクタ３２を経由した経路からも電流が供給される。したがって、基板２を経由してハンダボール３から電源層１０に到る経路中に、許容電流値の低い部分（図２におけるビア１５等）があったとしても、コネクタ３２を経由した経路からも電流を供給することができるため、ＬＳＩパッケージ２１に対して十分に大きい電流を供給することができる。   As described above, in this embodiment, current is supplied from the path via the connector 32 of the DC-DC converter 3B1 in addition to the path via the power line 8B in the substrate 2 from the DC-DC converter 31B. . Therefore, even if there is a portion with a low allowable current value (via 15 or the like in FIG. 2) in the path from the solder ball 3 to the power supply layer 10 via the substrate 2, the path via the connector 32 also Since a current can be supplied, a sufficiently large current can be supplied to the LSI package 21.

また、ＤＣ−ＤＣコンバータ３１Ｂを、ＬＳＩパッケージ２１Ａに対して近い位置に配置することにより、ＤＣ−ＤＣコンバータ３１Ｂから電源層１０及び接地層１１までの距離が短くなり、ノイズが侵入する可能性を低減することができる。   Further, by arranging the DC-DC converter 31B at a position close to the LSI package 21A, the distance from the DC-DC converter 31B to the power supply layer 10 and the ground layer 11 is shortened, and there is a possibility that noise enters. Can be reduced.

図７は図６に示す基板ユニットの変形例を示す断面図である。図７に示す変形例では、基板２内においてＤＣ−ＤＣコンバータ３１ＢからＬＳＩパッケージ２２Ａのハンダボール３に到る電力供給経路は削除されている。すなわち、図６に示す電源ライン８Ｂは削除されており、電源層１０に対する電力の供給は、コネクタ３２からだけとなる。   FIG. 7 is a cross-sectional view showing a modification of the substrate unit shown in FIG. In the modification shown in FIG. 7, the power supply path from the DC-DC converter 31B to the solder ball 3 of the LSI package 22A in the substrate 2 is deleted. That is, the power supply line 8B shown in FIG. 6 is deleted, and power is supplied to the power supply layer 10 only from the connector 32.

これにより、ＬＳＩパッケージ２１Ａに設けられた外部接続用端子（ハンダボール３）のうち、電力供給用に用いていた端子を信号用に用いることができ、信号用端子の数を増やすことができる。   As a result, among the external connection terminals (solder balls 3) provided in the LSI package 21A, the terminals used for power supply can be used for signals, and the number of signal terminals can be increased.

本発明は上述の具体的に開示された実施例に限ることなく、本発明の範囲内で様々な変形例及び改良例がなされるであろう。   The present invention is not limited to the specifically disclosed embodiments described above, and various modifications and improvements may be made within the scope of the present invention.

従来のＬＳＩパッケージへの電力供給構造を示す基板ユニットの断面図である。It is sectional drawing of the board | substrate unit which shows the power supply structure to the conventional LSI package. 図１におけるパッケージ基板の一例であるビルドアップ基板の一部の拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a part of a build-up substrate that is an example of a package substrate in FIG. 1. 本発明の第１実施例によるＬＳＩパッケージが設けられた基板ユニットの断面図である。1 is a cross-sectional view of a substrate unit provided with an LSI package according to a first embodiment of the present invention. ＤＣ−ＤＣコンバータのコネクタをパッケージ基板の電極端子に押圧固定するための取り付け装置の側面図である。It is a side view of the attachment apparatus for pressing and fixing the connector of a DC-DC converter to the electrode terminal of a package board | substrate. 図３に示すＤＣ−ＤＣコンバータの変形例の平面図である。It is a top view of the modification of the DC-DC converter shown in FIG. 本発明の第２実施例によるＬＳＩパッケージが設けられた基板ユニットの断面図である。It is sectional drawing of the board | substrate unit with which the LSI package by 2nd Example of this invention was provided. 図６に示す基板ユニットの変形例を示す断面図である。It is sectional drawing which shows the modification of the board | substrate unit shown in FIG.

符号の説明Explanation of symbols

２ 基板
３ ハンダボール
５ ＬＳＩ
１０ 電源層
２１ ＬＳＩパッケージ
２２ パッケージ基板
２３ 電極端子
３１ ＤＣ−ＤＣコンバータ
３２ コネクタ 2 Substrate 3 Solder ball 5 LSI
10 Power supply layer 21 LSI package 22 Package substrate 23 Electrode terminal 31 DC-DC converter 32 Connector

Claims (3)

基板と、
電源層を有するパッケージ基板、該パッケージ基板上に実装された半導体素子及び前記パッケージ基板の半導体素子が実装された電極端子よりなり、該基板上に実装された半導体装置と、
前記半導体素子及び前記電極端子と接続されるコネクタを押圧し固定されるヒートスプレッダとを有することを特徴とする基板ユニット。 A substrate,
A package substrate having a power supply layer, a semiconductor element mounted on the package substrate, and an electrode terminal on which the semiconductor element of the package substrate is mounted; a semiconductor device mounted on the substrate;
A board unit comprising: a heat spreader that presses and fixes a connector connected to the semiconductor element and the electrode terminal. 前記基板に搭載されて前記半導体装置に供給する電圧を生成し、前記コネクタを有するＤＣ−ＤＣコンバータをさらに有することを特徴とする請求項１記載の基板ユニット。   2. The substrate unit according to claim 1, further comprising a DC-DC converter mounted on the substrate to generate a voltage to be supplied to the semiconductor device and having the connector. 前記電極端子は、ビアを介して前記電源層に接続されていることを特徴とする請求項１又は２記載の基板ユニット   3. The substrate unit according to claim 1, wherein the electrode terminal is connected to the power supply layer through a via.
JP2008004246A 2008-01-11 2008-01-11 Board unit Expired - Fee Related JP4644717B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008004246A JP4644717B2 (en) 2008-01-11 2008-01-11 Board unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008004246A JP4644717B2 (en) 2008-01-11 2008-01-11 Board unit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004517206A Division JPWO2004004000A1 (en) 2002-06-26 2002-06-26 Power supply connection structure to semiconductor devices

Publications (2)

Publication Number Publication Date
JP2008109161A true JP2008109161A (en) 2008-05-08
JP4644717B2 JP4644717B2 (en) 2011-03-02

Family

ID=39442202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004246A Expired - Fee Related JP4644717B2 (en) 2008-01-11 2008-01-11 Board unit

Country Status (1)

Country Link
JP (1) JP4644717B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040742A (en) * 2009-08-06 2011-02-24 Internatl Business Mach Corp <Ibm> Heatsink with periodically patterned baseplate structure, and related device and method (heat sink with periodically patterned baseplate structure)
JP2015185597A (en) * 2014-03-20 2015-10-22 株式会社Pfu Printed circuit board and printed circuit board manufacturing method
JP2016046314A (en) * 2014-08-20 2016-04-04 三菱電機株式会社 Power circuit device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10827616B2 (en) 2019-01-30 2020-11-03 Kyocera Corporation Mounting structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225145A (en) * 1988-03-04 1989-09-08 Hitachi Ltd Semiconductor chip carrier and method of mounting semiconductor chip using same
JPH1187410A (en) * 1997-09-11 1999-03-30 Toshiba Microelectron Corp Semiconductor device
JPH11121643A (en) * 1997-10-09 1999-04-30 Hitachi Ltd Semiconductor device
JP2000114413A (en) * 1998-09-29 2000-04-21 Sony Corp Semiconductor device, its manufacture, and method for mounting parts
JP2001110938A (en) * 1999-10-13 2001-04-20 Mitsubishi Electric Corp Semiconductor device
WO2004004000A1 (en) * 2002-06-26 2004-01-08 Fujitsu Limited Structure for connecting power supply to semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225145A (en) * 1988-03-04 1989-09-08 Hitachi Ltd Semiconductor chip carrier and method of mounting semiconductor chip using same
JPH1187410A (en) * 1997-09-11 1999-03-30 Toshiba Microelectron Corp Semiconductor device
JPH11121643A (en) * 1997-10-09 1999-04-30 Hitachi Ltd Semiconductor device
JP2000114413A (en) * 1998-09-29 2000-04-21 Sony Corp Semiconductor device, its manufacture, and method for mounting parts
JP2001110938A (en) * 1999-10-13 2001-04-20 Mitsubishi Electric Corp Semiconductor device
WO2004004000A1 (en) * 2002-06-26 2004-01-08 Fujitsu Limited Structure for connecting power supply to semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040742A (en) * 2009-08-06 2011-02-24 Internatl Business Mach Corp <Ibm> Heatsink with periodically patterned baseplate structure, and related device and method (heat sink with periodically patterned baseplate structure)
JP2015185597A (en) * 2014-03-20 2015-10-22 株式会社Pfu Printed circuit board and printed circuit board manufacturing method
JP2016046314A (en) * 2014-08-20 2016-04-04 三菱電機株式会社 Power circuit device

Also Published As

Publication number Publication date
JP4644717B2 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
US7541680B2 (en) Semiconductor device package
JPWO2004004000A1 (en) Power supply connection structure to semiconductor devices
JP2010272681A (en) Wiring substrate, and semiconductor device
JP2006261255A (en) Semiconductor device
KR101367671B1 (en) Microelectronic package and method of manufacturing same
JP4644717B2 (en) Board unit
US7778041B2 (en) Interconnection system between CPU and voltage regulator
JP2006313855A (en) Semiconductor circuit
JP2007273564A (en) Printed circuit board, semiconductor package, and electronic device
JP4020795B2 (en) Semiconductor device
JP2010153831A (en) Wiring board, semiconductor device, and semiconductor element
JP2011049216A (en) Circuit board and semiconductor device with the same, memory module, memory system, and method of manufacturing circuit board
TWI444115B (en) Printed circuit board and chip system
JP4493981B2 (en) Semiconductor device mounting member, semiconductor device mounting structure, and semiconductor device driving apparatus
JP2007059530A (en) Wiring board
JP2010114326A (en) Flexible printed wiring board
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
JP2008153482A (en) Semiconductor package provided with interposer substrate
JP2016025159A (en) Wiring board structure and method for manufacturing wiring board structure
JP2009038111A (en) Semiconductor package, printed wiring board structure, and electronic instrument
TWI413777B (en) Multi - power circuit board and its application probe card
JP2011187605A (en) Mounting structure
US20120025898A1 (en) Circuit Device
JP2003289105A (en) Semiconductor device
JP2005156407A (en) Burn-in board and burn-in apparatus

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101206

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees