JP2015177291A - gate bias circuit - Google Patents

gate bias circuit Download PDF

Info

Publication number
JP2015177291A
JP2015177291A JP2014051438A JP2014051438A JP2015177291A JP 2015177291 A JP2015177291 A JP 2015177291A JP 2014051438 A JP2014051438 A JP 2014051438A JP 2014051438 A JP2014051438 A JP 2014051438A JP 2015177291 A JP2015177291 A JP 2015177291A
Authority
JP
Japan
Prior art keywords
gate
line
bias
radio wave
bias circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014051438A
Other languages
Japanese (ja)
Other versions
JP6245007B2 (en
Inventor
知大 水谷
Tomohiro Mizutani
知大 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014051438A priority Critical patent/JP6245007B2/en
Publication of JP2015177291A publication Critical patent/JP2015177291A/en
Application granted granted Critical
Publication of JP6245007B2 publication Critical patent/JP6245007B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a gate bias circuit capable of suppressing increases in a gate voltage and a drain current caused by a gate current flowing from a source of an FET amplifier to a gate when a large signal whose power is large is inputted.SOLUTION: The gate bias circuit includes: a main line 101 for connecting between an input terminal 1 and an output terminal 2 connected to a gate of an amplifier; a bias line 6 of which one end is connected to the main line between the input terminal and the output terminal and the other end is connected to a gate bias terminal 3; an open stub 5 connected to the bias line; and a radio wave absorber 7 attached in contact with the bias line so as to surround the bias line between an intersection of the main line and a bias line and the open stub.

Description

この発明は、電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）増幅器のゲートに接続され、バイアス電圧を入力するゲートバイアス回路に関する。   The present invention relates to a gate bias circuit that is connected to a gate of a field effect transistor (FET) amplifier and inputs a bias voltage.

マイクロ波半導体装置のＦＥＴ増幅器に接続されるゲートバイアス回路は、使用周波数（ｆ０)の１／２の奇数倍となる周波数のとき、入力端子と出力端子を結ぶ主線路とゲートバイアス回路との交点において全反射となる。その結果、出力端子に接続されたＦＥＴ増幅器が発振による不安定動作を起こし、ＦＥＴ増幅器が故障することがあった。 The gate bias circuit connected to the FET amplifier of the microwave semiconductor device has a main line connecting the input terminal and the output terminal and the gate bias circuit at a frequency that is an odd multiple of ½ of the operating frequency (f 0 ). Total reflection occurs at the intersection. As a result, the FET amplifier connected to the output terminal may be unstable due to oscillation, and the FET amplifier may fail.

このため、従来のマイクロ波半導体装置用ゲートバイアス回路では、当該ゲートバイアス回路における使用周波数（ｆ０)に対するλ／４波長の線路と上記交点との間に抵抗を装着することで、ＦＥＴ増幅器の発振による不安定動作を抑えていた（例えば、特許文献１、特許文献２参照）。 For this reason, in a conventional gate bias circuit for a microwave semiconductor device, a resistor is mounted between a line having a wavelength of λ / 4 with respect to a use frequency (f 0 ) in the gate bias circuit and the above-described intersection, whereby Unstable operation due to oscillation was suppressed (see, for example, Patent Document 1 and Patent Document 2).

特開２００３−１９８２６７号公報JP 2003-198267 A 特開平１１−２０５０４４号公報Japanese Patent Laid-Open No. 11-205044

しかしながら、λ／４波長の線路と上記交点との間に抵抗を接続する場合、ＦＥＴ増幅器に電力の大きい大信号が入力されると、ＦＥＴ増幅器のソースからゲートに向かってゲート電流が流れる。このゲート電流に起因して、ゲートバイアス端子に印加したゲートバイアス電圧が抵抗で上昇し、増幅器のゲート電圧が上昇することでドレイン電流が上昇して、ＦＥＴ増幅器が熱暴走を起こす、もしくは発振して故障するという問題があった。特に、レーダ装置に用いられるマイクロ波半導体装置は、ＦＥＴ増幅器の出力を高出力化するために大信号を入力することがあり、その問題解決が望まれていた。   However, when a resistor is connected between the λ / 4 wavelength line and the intersection point, when a large signal having a large power is input to the FET amplifier, a gate current flows from the source to the gate of the FET amplifier. Due to this gate current, the gate bias voltage applied to the gate bias terminal rises due to the resistance, the drain voltage rises due to the rise of the amplifier gate voltage, and the FET amplifier causes thermal runaway or oscillates. There was a problem of failure. In particular, a microwave semiconductor device used in a radar device may input a large signal in order to increase the output of an FET amplifier, and it has been desired to solve the problem.

この発明は、係る課題を解決するためになされたものであって、電力の大きい大信号の入力時に、ゲートバイアス回路とＦＥＴ増幅器との間の反射による、ゲート電圧及びドレイン電流の上昇を抑制することを目的とする。   The present invention has been made to solve such a problem, and suppresses an increase in gate voltage and drain current due to reflection between the gate bias circuit and the FET amplifier when a large signal with large power is input. For the purpose.

この発明によるゲートバイアス回路は、入力端子と、増幅器のゲートに接続される出力端子との間を接続する主線路と、一端が上記入力端子と上記出力端子の間で主線路に接続され、他端がゲートバイアス端子に接続されるバイアス線路と、上記バイアス線路に接続されるオープンスタブと、上記主線路と上記バイアス線路の交点とオープンスタブの間で、上記バイアス線路を取り囲むように上記バイアス線路に接して装着された電波吸収体と、を備えたものである。   The gate bias circuit according to the present invention includes a main line connecting between an input terminal and an output terminal connected to the gate of the amplifier, one end connected to the main line between the input terminal and the output terminal, A bias line having an end connected to the gate bias terminal, an open stub connected to the bias line, and an intersection of the main line and the bias line and the open stub so as to surround the bias line. And a radio wave absorber mounted in contact with the device.

この発明によれば、反射の抑制によるＦＥＴ増幅器の安定動作を維持したまま、大信号動作時のゲート電圧上昇によるＦＥＴ増幅器の熱暴走、発振、故障を抑えることができる。   According to the present invention, thermal runaway, oscillation, and failure of the FET amplifier due to an increase in the gate voltage during large signal operation can be suppressed while maintaining the stable operation of the FET amplifier by suppressing reflection.

実施の形態１によるゲートバイアス回路の構成を示す図である。1 is a diagram illustrating a configuration of a gate bias circuit according to a first embodiment. FIG. 実施の形態１によるゲートバイアス回路における入力端子と出力端子の間の通過特性と、出力端子の反射特性を示す図である。FIG. 6 is a diagram illustrating a pass characteristic between an input terminal and an output terminal and a reflection characteristic of the output terminal in the gate bias circuit according to the first embodiment. 実施の形態１による大信号動作時の、ＦＥＴ増幅器のゲート電流とドレイン電流の関係を示す図である。It is a figure which shows the relationship between the gate current and drain current of FET amplifier at the time of the large signal operation | movement by Embodiment 1. FIG. 実施の形態１によるゲートバイアス回路の第１の実装例を示す図である。6 is a diagram showing a first implementation example of a gate bias circuit according to the first embodiment. FIG. 実施の形態１によるゲートバイアス回路の第２の実装例を示す図である。FIG. 10 is a diagram showing a second implementation example of the gate bias circuit according to the first embodiment. 実施の形態１によるゲートバイアス回路の電波吸収体の形成例を示す図である。5 is a diagram illustrating an example of forming a radio wave absorber of the gate bias circuit according to Embodiment 1. FIG.

実施の形態１．
図１は、この発明に係る実施の形態１によるゲートバイアス回路の構成を示す図である。図１において、実施の形態１によるゲートバイアス回路１００は、入力端子１と、出力端子２と、ゲートバイアス端子３と、主線路１０１と、バイアス線路６が設けられる。 Embodiment 1 FIG.
1 is a diagram showing a configuration of a gate bias circuit according to Embodiment 1 of the present invention. In FIG. In FIG. 1, the gate bias circuit 100 according to the first embodiment includes an input terminal 1, an output terminal 2, a gate bias terminal 3, a main line 101, and a bias line 6.

入力端子１は、マイクロ波、ミリ波等の高周波信号が入力される。出力端子２は、ＦＥＴ増幅器４のゲート１４に接続される。主線路１０１の一方端は入力端子１に接続され、他方端は出力端子２に接続される。主線路１０１は、入力端子１と出力端子２の間の交点８で、バイアス線路６に接続される。バイアス線路６は、一方端が交点８に接続され、他方端がゲートバイアス端子３に接続される。ゲートバイアス端子３はゲート電圧が印加される。オープンスタブ５は、バイアス線路６におけるゲートバイアス端子３側に接続される。電波吸収体７は、バイアス線路６における交点８側に装着される。   A high frequency signal such as a microwave or a millimeter wave is input to the input terminal 1. The output terminal 2 is connected to the gate 14 of the FET amplifier 4. One end of the main line 101 is connected to the input terminal 1, and the other end is connected to the output terminal 2. The main line 101 is connected to the bias line 6 at an intersection 8 between the input terminal 1 and the output terminal 2. The bias line 6 has one end connected to the intersection 8 and the other end connected to the gate bias terminal 3. A gate voltage is applied to the gate bias terminal 3. The open stub 5 is connected to the gate bias terminal 3 side of the bias line 6. The radio wave absorber 7 is attached to the intersection 8 side of the bias line 6.

主線路１０１の出力端子２は、ＦＥＴ増幅器４のゲート１４に、使用周波数ｆ０の高周波信号を入力する。バイアス線路６は、使用周波数ｆ０の伝搬波長λの４分の１の電気長を有している。電波吸収体７は、鉄、ニッケル、フェライト等の磁性体系非導電性の電波吸収体を用いる。 An output terminal 2 of the main line 101 inputs a high-frequency signal having a use frequency f 0 to the gate 14 of the FET amplifier 4. The bias line 6 has an electrical length that is a quarter of the propagation wavelength λ of the use frequency f 0 . As the radio wave absorber 7, a magnetic non-conductive radio wave absorber such as iron, nickel, or ferrite is used.

ＦＥＴ増幅器４は、ゲートバイアス回路１００の接続によりゲート電圧が印加され、入力端子１に入力される高周波信号を増幅し、ドレイン１８から増幅された高周波信号を出力する。また、ＦＥＴ増幅器４のソース１７は接地されている。ＦＥＴ増幅器４は、ゲートバイアス回路１００が接続されるとともに、ドレインバイアス回路、周波数変換、移相等の処理を行う他の高周波回路と接続されて、高周波モジュールを構成する。この高周波モジュールは、通信機器、レーダ装置等に搭載され、ゲートバイアス回路１００によってＦＥＴ増幅器４が安定動作する。   The FET amplifier 4 is applied with a gate voltage by the connection of the gate bias circuit 100, amplifies the high frequency signal input to the input terminal 1, and outputs the amplified high frequency signal from the drain 18. The source 17 of the FET amplifier 4 is grounded. The FET amplifier 4 is connected to a gate bias circuit 100, and is connected to a drain bias circuit, another high frequency circuit that performs processing such as frequency conversion and phase shift, and constitutes a high frequency module. This high-frequency module is mounted on a communication device, a radar device, etc., and the FET amplifier 4 is stably operated by the gate bias circuit 100.

次に、実施の形態１によるゲートバイアス回路１００の動作について説明する。
図２は、実施の形態１によるゲートバイアス回路における周波数特性を示す図であって、（ａ）は入力端子１と出力端子２の間の通過特性を示し、（ｂ）は出力端子２から出力端子１を見た反射特性を示す。図３は、ＦＥＴ増幅器４に電力の大きい信号が入力される大信号動作時の、ＦＥＴ増幅器４のゲート電流とドレイン電流の関係を示す図である。ゲートバイアス回路１００における出力端子２からＦＥＴ増幅器４に入力される信号の一部は、ＦＥＴ増幅器４のゲート１４で反射信号１６として反射する。 Next, the operation of the gate bias circuit 100 according to the first embodiment will be described.
2A and 2B are diagrams illustrating frequency characteristics in the gate bias circuit according to the first embodiment, in which FIG. 2A illustrates the pass characteristics between the input terminal 1 and the output terminal 2, and FIG. The reflection characteristics when the terminal 1 is viewed are shown. FIG. 3 is a diagram illustrating the relationship between the gate current and the drain current of the FET amplifier 4 during a large signal operation in which a signal with a large power is input to the FET amplifier 4. A part of the signal input from the output terminal 2 to the FET amplifier 4 in the gate bias circuit 100 is reflected as a reflected signal 16 by the gate 14 of the FET amplifier 4.

図２（ａ）（ｂ）において、電波吸収体７（または抵抗）が無いときは、交点８がショート点となる周波数ｆ０／２、３ｆ０／２（Ｎｆ０／２；Ｎ＝奇数）において、熱雑音等に起因して発生する信号の強度が下がり、かつ全反射となる。このため交点８を通る反射信号１６は交点８で反射し、再びＦＥＴ増幅器４へ再入射するので、ＦＥＴ増幅器４が発振する等の不安定動作を起し、場合より故障することがある。 In FIG. 2 (a) (b), the radio wave absorber 7 (or resistance) when there is no frequency f the intersection 8 becomes short point 0 / 2,3f 0/2 (Nf 0/2; N = odd number) In, the intensity of the signal generated due to thermal noise or the like is reduced and total reflection occurs. For this reason, the reflected signal 16 passing through the intersection point 8 is reflected at the intersection point 8 and reenters the FET amplifier 4, so that an unstable operation such as oscillation of the FET amplifier 4 occurs and a failure may occur.

また、図２（ａ）（ｂ）において、電波吸収体７（または抵抗）が有るときは、周波数ｆ０／２、３ｆ０／２（Ｎｆ０／２；Ｎ＝奇数）において、熱雑音等に起因して発生する信号の強度が広帯域に亘り平坦となり、かつ反射する信号強度が下がり、電波吸収体７による電波吸収効果が最大となる。このため交点８を通る反射信号１６が電波吸収体７で吸収されるので、反射信号１６が交点８で反射し、再びＦＥＴ増幅器４へ再入射することが抑えられるので、ＦＥＴ増幅器４は安定的に動作できる。
このように、電波吸収体７の有無により、特に周波数ｆ０／２、３ｆ０／２（Ｎｆ０／２；Ｎ＝奇数）において、ＦＥＴ増幅器４の安定性が大きく異なる。 Further, in FIG. 2 (a) (b), when wave absorber 7 (or resistance) is present, the frequency f 0 / 2,3f 0/2; in (Nf 0/2 N = odd number), thermal noise, etc. The intensity of the signal generated due to the above becomes flat over a wide band, the reflected signal intensity decreases, and the radio wave absorption effect by the radio wave absorber 7 is maximized. Therefore, since the reflected signal 16 passing through the intersection 8 is absorbed by the radio wave absorber 7, it is possible to suppress the reflected signal 16 from being reflected at the intersection 8 and re-entering the FET amplifier 4, so that the FET amplifier 4 is stable. Can work.
Thus, the presence or absence of the radio wave absorber 7, in particular the frequency f 0 / 2,3f 0/2; in (Nf 0/2 N = odd number), the stability of the FET amplifier 4 is different.

また、ＦＥＴ増幅器４に大信号が入力された場合、ＦＥＴ増幅器４のソース１７からＦＥＴ増幅器４のゲート１４に向かってゲート電流１５が流れる。ゲートバイアス端子３に印加されたゲートバイアス電圧は、バイアス線路６及び電波吸収体７を通過してＦＥＴ増幅器４のゲート１４に印加される。   When a large signal is input to the FET amplifier 4, a gate current 15 flows from the source 17 of the FET amplifier 4 toward the gate 14 of the FET amplifier 4. The gate bias voltage applied to the gate bias terminal 3 passes through the bias line 6 and the radio wave absorber 7 and is applied to the gate 14 of the FET amplifier 4.

図３（ａ）（ｂ）に示すように、電波吸収体７が有りかつ抵抗が無いときは、大信号入力によってＦＥＴ増幅器４のゲート１４に入力されるゲート電圧は上昇せず、またドレイン電流は変化しない。これにより、大信号入力時にＦＥＴ増幅器４は安定動作する。これに対し、抵抗が有りかつ電波吸収体７が無いときは、ＦＥＴ増幅器４のゲート１４に入力されるゲート電圧及びドレイン電流は上昇しＦＥＴ増幅器４が熱暴走を起こし、場合によっては故障することがある。   As shown in FIGS. 3A and 3B, when the radio wave absorber 7 is present and there is no resistance, the gate voltage input to the gate 14 of the FET amplifier 4 by the large signal input does not increase, and the drain current Does not change. As a result, the FET amplifier 4 operates stably when a large signal is input. On the other hand, when there is a resistance and there is no radio wave absorber 7, the gate voltage and drain current input to the gate 14 of the FET amplifier 4 rise, causing the FET amplifier 4 to run out of heat and possibly fail. There is.

このように実施の形態１によるゲートバイアス回路は、入力端子１と、ＦＥＴ増幅器４のゲート１４に接続される出力端子２との間を接続する主線路１０１と、一端が上記入力端子１と上記出力端子２の間で主線路１０１に接続され、他端がゲートバイアス端子３に接続されるバイアス線路６と、上記バイアス線路６に接続されるオープンスタブ５と、上記主線路１０１と上記バイアス線路６の交点８とオープンスタブ５の間で、上記バイアス線路６を取り囲むように上記バイアス線路６に接して装着された電波吸収体７とを備えたことを特徴とする。これにより、反射の抑制により増幅器の発振等を抑制することで安定動作を維持したまま、大信号入力動作時のゲート電圧上昇による増幅器の熱暴走、発振、故障等を抑制することができる。   As described above, the gate bias circuit according to the first embodiment includes the main line 101 connecting the input terminal 1 and the output terminal 2 connected to the gate 14 of the FET amplifier 4, and one end connected to the input terminal 1 and the above-described input terminal 1. A bias line 6 connected to the main line 101 between the output terminals 2 and the other end connected to the gate bias terminal 3, an open stub 5 connected to the bias line 6, the main line 101 and the bias line 6 is provided with a radio wave absorber 7 mounted in contact with the bias line 6 so as to surround the bias line 6 between the intersection 8 and the open stub 5. Accordingly, it is possible to suppress thermal runaway, oscillation, failure, etc. of the amplifier due to a rise in gate voltage during large signal input operation while maintaining stable operation by suppressing oscillation of the amplifier by suppressing reflection.

次に、実施の形態１によるゲートバイアス回路１００の実装形態について説明する。
図４は、図１で説明した実施の形態１によるゲートバイアス回路１００の第１の実装例を示す図であり、（ａ）は上面図、（ｂ）は断面図を示す。図４において、ゲートバイアス回路１００は、多層基板１０に実装される。主線路１０１及びバイアス線路６は、多層基板１０の表面に形成される。入力端子１及び出力端子２は、多層基板１０の表面に形成される。多層基板１０は、裏面にグランドパターン１１が形成されている。バイアス線路６は、交点８で主線路１０１に接続されている。オープンスタブ５は、ゲートバイアス端子３と交点８の間で、バイアス線路６に接続される。 Next, a mounting form of the gate bias circuit 100 according to the first embodiment will be described.
4A and 4B are diagrams showing a first mounting example of the gate bias circuit 100 according to the first embodiment described in FIG. 1, wherein FIG. 4A is a top view and FIG. 4B is a cross-sectional view. In FIG. 4, the gate bias circuit 100 is mounted on the multilayer substrate 10. The main line 101 and the bias line 6 are formed on the surface of the multilayer substrate 10. The input terminal 1 and the output terminal 2 are formed on the surface of the multilayer substrate 10. The multilayer substrate 10 has a ground pattern 11 formed on the back surface. The bias line 6 is connected to the main line 101 at the intersection 8. The open stub 5 is connected to the bias line 6 between the gate bias terminal 3 and the intersection 8.

電波吸収体７は、バイアス線路６と交点８の間でバイアス線路６を取り囲むように上下に装着されている。図４の例において、電波吸収体７は、交点８に接する位置または交点８の周辺でバイアス線路６の上面に接して実装されるとともに、バイアス線路６の下面に接して多層基板１０への充填等で実装される。
なお、多層基板１０の代わりに単層基板を用いても良い。 The radio wave absorber 7 is mounted up and down so as to surround the bias line 6 between the bias line 6 and the intersection 8. In the example of FIG. 4, the radio wave absorber 7 is mounted in contact with the upper surface of the bias line 6 at a position in contact with or around the intersection point 8, and in contact with the lower surface of the bias line 6 to fill the multilayer substrate 10. Etc.
A single layer substrate may be used instead of the multilayer substrate 10.

次に、図５は、図１で説明した実施の形態１によるゲートバイアス回路１００の第２の実装例を示す図であり、（ａ）は上面図、（ｂ）は断面図を示す。図５において、ゲートバイアス回路１００は、多層基板１０及び多層基板１２に実装される。多層基板１０は、裏面にグランドパターン１１が形成されている。多層基板１２は、表面にグランドパターン１３が形成されている。主線路１０１及びバイアス線路６は、多層基板１０の表面かつ多層基板１２の裏面に形成されて、主線路１０１及びバイアス線路６を挟むグランドパターン１１及びグランドパターン１３ともに、トリプレート線路を形成する。バイアス線路６は、交点８で主線路１０１に接続されている。入力端子１及び出力端子２は、多層基板１０の表面かつ多層基板１２の裏面で主線路１０１及びバイアス線路６と同一層に形成される。オープンスタブ５は、多層基板１０の表面かつ多層基板１２の裏面において、ゲートバイアス端子３と交点８の間で、バイアス線路６に接続される。   Next, FIGS. 5A and 5B are diagrams showing a second mounting example of the gate bias circuit 100 according to the first embodiment described in FIG. 1, wherein FIG. 5A is a top view and FIG. 5B is a cross-sectional view. In FIG. 5, the gate bias circuit 100 is mounted on the multilayer substrate 10 and the multilayer substrate 12. The multilayer substrate 10 has a ground pattern 11 formed on the back surface. The multilayer substrate 12 has a ground pattern 13 formed on the surface. The main line 101 and the bias line 6 are formed on the front surface of the multilayer substrate 10 and the back surface of the multilayer substrate 12, and together with the ground pattern 11 and the ground pattern 13 sandwiching the main line 101 and the bias line 6, form a triplate line. The bias line 6 is connected to the main line 101 at the intersection 8. The input terminal 1 and the output terminal 2 are formed in the same layer as the main line 101 and the bias line 6 on the front surface of the multilayer substrate 10 and the back surface of the multilayer substrate 12. The open stub 5 is connected to the bias line 6 between the gate bias terminal 3 and the intersection 8 on the front surface of the multilayer substrate 10 and the back surface of the multilayer substrate 12.

電波吸収体７は、バイアス線路６と交点８の間でバイアス線路６を取り囲むように上下に装着されている。図５の例において電波吸収体７は、交点８に接する位置または交点８の周辺で、バイアス線路６に対し多層基板１０及び多層基板１２に垂直な方向に充填等で実装される。
なお、多層基板１０、多層基板１２の代わりに単層基板を用いても良い。 The radio wave absorber 7 is mounted up and down so as to surround the bias line 6 between the bias line 6 and the intersection 8. In the example of FIG. 5, the radio wave absorber 7 is mounted by filling or the like in a direction perpendicular to the multilayer substrate 10 and the multilayer substrate 12 with respect to the bias line 6 at or near the intersection 8.
A single layer substrate may be used instead of the multilayer substrate 10 and the multilayer substrate 12.

図５に示すゲートバイアス回路１００は、グランドパターン１１及びグランドパターン１３に挟まれた基板内層でバイアス線路６の上下に電波吸収体７を配置することにより、高周波信号を多層基板１０及び多層基板１２内に閉じ込めることができるため、ミリ波、マイクロ波等の高周波電波の放射、及び主線路１０１及びバイアス線路６への電磁界結合を、さらに抑制することができ、ＦＥＴ増幅器４をより安定的に動作させることができる。   The gate bias circuit 100 shown in FIG. 5 arranges the radio wave absorber 7 above and below the bias line 6 in the inner layer of the substrate sandwiched between the ground pattern 11 and the ground pattern 13, thereby transmitting a high frequency signal to the multilayer substrate 10 and the multilayer substrate 12. Therefore, the radiation of high-frequency radio waves such as millimeter waves and microwaves and the electromagnetic coupling to the main line 101 and the bias line 6 can be further suppressed, and the FET amplifier 4 can be made more stable. It can be operated.

なお、上述の図４と図５において、電波吸収体７はバイアス線路６の上下に５角形状またはホームベース型で構成されている。電波吸収体７はバイアス線路６の上面のみまたは下面のみの片方でもよいし、５角形状ではなく円を含むＮ角形（Ｎは正の整数）でもよい。   4 and 5 described above, the radio wave absorber 7 has a pentagonal shape or a home base type above and below the bias line 6. The radio wave absorber 7 may be only one of the upper surface and the lower surface of the bias line 6 or may be an N-gon (N is a positive integer) including a circle instead of a pentagon.

特に、電波吸収体７がバイアス線路６の上下両方に接するように配置されると、マイクロストリップ線路またはストリップ線路の上下両方に広がる電磁界に対して電波吸収効果を持たせることができる。このためＦＥＴ増幅器４の安定性が増すこととなる。   In particular, when the radio wave absorber 7 is arranged so as to be in contact with both the upper and lower sides of the bias line 6, it is possible to have a radio wave absorbing effect on the electromagnetic field that extends both above and below the microstrip line or the strip line. For this reason, the stability of the FET amplifier 4 is increased.

また、５角形状またはホームベース状とすることで、入力端子１と出力端子２を結ぶ主線路１０１の電磁界に対しては電波吸収効果を小さくすることで通過損失を削減し、ゲートバイアス回路１００内のバイアス線路６の電磁界に対しては電波吸収効果を大きくすることができる。   Further, by adopting a pentagonal shape or a home base shape, a passage loss is reduced by reducing a radio wave absorption effect with respect to the electromagnetic field of the main line 101 connecting the input terminal 1 and the output terminal 2, and a gate bias circuit The electromagnetic wave absorption effect can be increased with respect to the electromagnetic field of the bias line 6 within 100.

図６は、電波吸収効果をより高めるための電波吸収体７の形成例を示す図である。
図６において、入力端子１と出力端子２を結ぶ主線路１０１の電磁界に対して、電波吸収効果を小さくするために交点８側の電波吸収体７をテーパ形状１８としている。その他の角は円弧形状または多角形状１９のいずれであってもよい。 FIG. 6 is a diagram showing an example of forming the radio wave absorber 7 for further enhancing the radio wave absorption effect.
In FIG. 6, the electromagnetic wave absorber 7 on the intersection 8 side has a tapered shape 18 in order to reduce the electromagnetic wave absorption effect with respect to the electromagnetic field of the main line 101 connecting the input terminal 1 and the output terminal 2. The other corners may be either an arc shape or a polygonal shape 19.

１ 入力端子、２ 出力端子、３ ゲートバイアス端子、４ ＦＥＴ増幅器、５ オープンスタブ、６ バイアス線路、７ 電波吸収体、８ 交点、１０ 多層基板、１１ グランドパターン、１２ 多層基板、１３ グランドパターン、１４ ゲート、１７ ソース、１８ ドレイン、１００ ゲートバイアス回路、１０１ 主線路。   1 input terminal, 2 output terminal, 3 gate bias terminal, 4 FET amplifier, 5 open stub, 6 bias line, 7 radio wave absorber, 8 intersection, 10 multilayer substrate, 11 ground pattern, 12 multilayer substrate, 13 ground pattern, 14 Gate, 17 source, 18 drain, 100 gate bias circuit, 101 main line.

Claims (3)

入力端子と、増幅器のゲートに接続される出力端子との間を接続する主線路と、
一端が上記入力端子と上記出力端子の間で主線路に接続され、他端がゲートバイアス端子に接続されるバイアス線路と、
上記バイアス線路に接続されるオープンスタブと、
上記主線路と上記バイアス線路の交点とオープンスタブの間で、上記バイアス線路を取り囲むように上記バイアス線路に接して装着された電波吸収体と、
を備えたゲートバイアス回路。 A main line connecting between the input terminal and the output terminal connected to the gate of the amplifier;
A bias line having one end connected to the main line between the input terminal and the output terminal and the other end connected to the gate bias terminal;
An open stub connected to the bias line;
Between the intersection of the main line and the bias line and an open stub, a radio wave absorber attached in contact with the bias line so as to surround the bias line,
Gate bias circuit with 上記主線路及びバイアス線路は多層基板の内層に形成され、上記多層基板の上下層のグランドパターンに挟まれてトリプレート線路を形成し、
上記電波吸収体は、上記バイアス線路の上下に接するように、上記多層基板の内層に充填されたことを特徴とする請求項１記載のゲートバイアス回路。 The main line and the bias line are formed in the inner layer of the multilayer substrate, and are sandwiched between the ground patterns of the upper and lower layers of the multilayer substrate to form a triplate line,
2. The gate bias circuit according to claim 1, wherein the radio wave absorber is filled in an inner layer of the multilayer substrate so as to be in contact with the upper and lower sides of the bias line. 上記電波吸収体におけるバイアス線路と主線路との交点側をテーパ形状とし、その他の角は円弧形状または多角形状とする請求項１または請求項２記載のゲートバイアス回路。   3. The gate bias circuit according to claim 1, wherein an intersection side of the bias line and the main line in the radio wave absorber has a tapered shape, and other corners have an arc shape or a polygonal shape.
JP2014051438A 2014-03-14 2014-03-14 Gate bias circuit Expired - Fee Related JP6245007B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014051438A JP6245007B2 (en) 2014-03-14 2014-03-14 Gate bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014051438A JP6245007B2 (en) 2014-03-14 2014-03-14 Gate bias circuit

Publications (2)

Publication Number Publication Date
JP2015177291A true JP2015177291A (en) 2015-10-05
JP6245007B2 JP6245007B2 (en) 2017-12-13

Family

ID=54256081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014051438A Expired - Fee Related JP6245007B2 (en) 2014-03-14 2014-03-14 Gate bias circuit

Country Status (1)

Country Link
JP (1) JP6245007B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132656A (en) * 1976-04-28 1977-11-07 Mitsubishi Electric Corp Strip line type micro wave control circuit
JPS5797201A (en) * 1980-12-09 1982-06-16 Fujitsu Ltd Integrated circuit for microwave
JPH04288714A (en) * 1991-03-18 1992-10-13 Fujitsu Ltd Bias circuit for high output amplifier
JP2008048445A (en) * 2007-09-21 2008-02-28 Mitsubishi Electric Corp Transmission line substrate and semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52132656A (en) * 1976-04-28 1977-11-07 Mitsubishi Electric Corp Strip line type micro wave control circuit
JPS5797201A (en) * 1980-12-09 1982-06-16 Fujitsu Ltd Integrated circuit for microwave
JPH04288714A (en) * 1991-03-18 1992-10-13 Fujitsu Ltd Bias circuit for high output amplifier
JP2008048445A (en) * 2007-09-21 2008-02-28 Mitsubishi Electric Corp Transmission line substrate and semiconductor package

Also Published As

Publication number Publication date
JP6245007B2 (en) 2017-12-13

Similar Documents

Publication Publication Date Title
JP5931851B2 (en) Circuit board having noise suppression structure
JP6187606B2 (en) Printed board
JP2011223203A (en) Waveguide/planar line converter and high frequency circuit
JP2017201761A (en) High frequency noise countermeasure circuit
JP6039472B2 (en) Antenna module and manufacturing method thereof
JP4475582B2 (en) Multilayer high frequency circuit
TW201351780A (en) Method for creating a slot-line on a multilayer substrate and multilayer printed circuit comprising at least one slot-line realized according to said method and used as an isolating slot or antenna
JP6687303B2 (en) Transducer and antenna device
JP6245007B2 (en) Gate bias circuit
JP2016504779A (en) High frequency absorption filter
TWI581497B (en) Broadband antenna and portable electronic deive having same
JP6451689B2 (en) High frequency noise countermeasure circuit
JP2010258659A (en) Directional coupler
WO2011115094A1 (en) Noise suppression structure
JP6550738B2 (en) High frequency amplifier
JP5274332B2 (en) Microwave semiconductor device
JP2010272585A (en) Flip-chip mounting structure
JP2006081160A (en) Transmission path converter
TWI446622B (en) Antenna
JP2016012601A (en) Wiring board and high frequency device employing the same
JP6232797B2 (en) Bandpass filter
JP6149412B2 (en) Electronic equipment
JP2015033099A (en) Waveguide plane line transducer
JP5760724B2 (en) Signal converter and circuit module
JP4401886B2 (en) High frequency package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R151 Written notification of patent or utility model registration

Ref document number: 6245007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees