JP2015175015A - Substrate treatment method, and substrate treatment jig - Google Patents
Substrate treatment method, and substrate treatment jig Download PDFInfo
- Publication number
- JP2015175015A JP2015175015A JP2014051115A JP2014051115A JP2015175015A JP 2015175015 A JP2015175015 A JP 2015175015A JP 2014051115 A JP2014051115 A JP 2014051115A JP 2014051115 A JP2014051115 A JP 2014051115A JP 2015175015 A JP2015175015 A JP 2015175015A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid
- alignment liquid
- alignment
- liquid discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims description 55
- 239000007788 liquid Substances 0.000 claims abstract description 317
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 103
- 239000004065 semiconductor Substances 0.000 claims description 43
- 230000009471 action Effects 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 19
- 230000007246 mechanism Effects 0.000 claims description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 238000003672 processing method Methods 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 description 141
- 239000000243 solution Substances 0.000 description 105
- 230000008569 process Effects 0.000 description 47
- 238000004140 cleaning Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/02—Tanks; Installations therefor
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/10—Electrodes, e.g. composition, counter electrode
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/003—Electroplating using gases, e.g. pressure influence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Electrochemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、複数の半導体チップが形成された基板に所定の処理を行う基板処理方法、及び当該基板処理方法に用いられる基板処理治具に関する。 The present invention relates to a substrate processing method for performing predetermined processing on a substrate on which a plurality of semiconductor chips are formed, and a substrate processing jig used in the substrate processing method.
近年、半導体装置の高性能化が要求され、半導体デバイスの高集積化が進んでいる。かかる状況下で、高集積化された半導体デバイスを水平面内に複数配置し、これら半導体デバイスを配線で接続して半導体装置を製造する場合、配線長が増大し、それにより配線の抵抗が大きくなること、また配線遅延が大きくなることが懸念される。 In recent years, higher performance of semiconductor devices is required, and higher integration of semiconductor devices is progressing. Under such circumstances, when a semiconductor device is manufactured by arranging a plurality of highly integrated semiconductor devices in a horizontal plane and connecting these semiconductor devices with wiring, the wiring length increases, thereby increasing the resistance of the wiring. In addition, there is a concern that the wiring delay becomes large.
そこで、半導体デバイスを3次元に積層する3次元集積技術が提案されている。この3次元集積技術においては、裏面を研磨することで薄化され、表面に複数の電子回路が形成された半導体ウェハ(以下、「ウェハ」という)を貫通するように、例えば100μm以下の微細な径を有する電極、いわゆる貫通電極(TSV:Through Silicon Via)が複数形成される。そして、この貫通電極を介して、上下に積層されたウェハが電気的に接続される。 Therefore, a three-dimensional integration technique for stacking semiconductor devices in three dimensions has been proposed. In this three-dimensional integration technology, for example, a fineness of 100 μm or less is formed so as to penetrate a semiconductor wafer (hereinafter referred to as “wafer”) thinned by polishing the back surface and having a plurality of electronic circuits formed on the front surface. A plurality of electrodes having a diameter, so-called through electrodes (TSV: Through Silicon Via) are formed. And the wafer laminated | stacked up and down is electrically connected through this penetration electrode.
上述した貫通電極を形成する方式には、様々なものが検討されている。例えば特許文献1には、めっき液等の流通路を備えたテンプレートを用いて、例えばウェハの貫通孔内で電解めっきを行って貫通電極を形成することが提案されている。具体的には、先ず、ウェハ表面のアライメント領域にアライメント液(純水)を供給した後、テンプレートをウェハに対向して配置し、当該アライメント液の表面張力によりテンプレートに復元力を作用させて、テンプレートとウェハの位置調整をする。その後、テンプレートの流通路から毛細管現象によってウェハの貫通孔内にめっき液を供給し、さらにテンプレート側の電極を陽極、ウェハ側の対向電極を陰極として電圧を印加し、貫通孔内でめっき処理を行って当該貫通孔内に貫通電極を形成する。 Various methods for forming the above-described through electrode have been studied. For example, Patent Document 1 proposes that a through electrode is formed by performing electroplating in a through hole of a wafer, for example, using a template having a flow path such as a plating solution. Specifically, first, after supplying the alignment liquid (pure water) to the alignment area on the wafer surface, the template is placed facing the wafer, and a restoring force is applied to the template by the surface tension of the alignment liquid. Adjust the position of the template and wafer. After that, a plating solution is supplied from the flow path of the template into the through hole of the wafer by capillary action, and a voltage is applied with the electrode on the template side as the anode and the counter electrode on the wafer side as the cathode, and the plating process is performed in the through hole. A through electrode is formed in the through hole.
このようにテンプレートを用いてウェハに所定の処理を行う場合、テンプレートとウェハの位置調整を行う必要がある。この位置調整の方法として、例えば特許文献2には、テンプレートをウェハに対向して配置した後、テンプレートの流通路からウェハ表面のアライメント用パターンにアライメント液(純水)を供給する方法も提案されている。かかる場合でも、アライメント液の表面張力によりテンプレートに復元力を作用させて、テンプレートとウェハの位置調整が行われる。 Thus, when performing a predetermined process on a wafer using a template, it is necessary to adjust the position of the template and the wafer. As a method for adjusting the position, for example, Patent Document 2 proposes a method of supplying an alignment liquid (pure water) to the alignment pattern on the wafer surface from the flow path of the template after the template is arranged facing the wafer. ing. Even in such a case, the position of the template and the wafer is adjusted by applying a restoring force to the template by the surface tension of the alignment liquid.
しかしながら、特許文献1に記載された位置調整方法を用いた場合、ウェハ表面の複数且つ微小なアライメント領域にアライメント液を供給する必要がある。このため、各アライメント領域にアライメント液を適切に供給するのは困難を伴う。 However, when the position adjustment method described in Patent Document 1 is used, it is necessary to supply alignment liquid to a plurality of minute alignment regions on the wafer surface. For this reason, it is difficult to appropriately supply the alignment liquid to each alignment region.
また、特許文献2に記載された位置調整方法を用いた場合、テンプレートの微小な径を有する流通路からアライメント用パターンにアライメント液を供給する必要がある。かかる微小な径の流通路内では、アライメント液は流通し難い。しかも、流通路のウェハ側の開口部においてアライメント液に表面張力が作用し、当該アライメント液をウェハに接液させるのが困難となる。 Further, when the position adjusting method described in Patent Document 2 is used, it is necessary to supply alignment liquid to the alignment pattern from the flow path having a minute diameter of the template. In such a small diameter flow passage, the alignment liquid is difficult to flow. Moreover, surface tension acts on the alignment liquid at the wafer side opening of the flow path, making it difficult to bring the alignment liquid into contact with the wafer.
以上のように、テンプレートを用いてウェハに所定の処理を行うに際し、テンプレートとウェハの位置調整には改善の余地がある。 As described above, when a predetermined process is performed on a wafer using a template, there is room for improvement in position adjustment between the template and the wafer.
本発明は、かかる点に鑑みてなされたものであり、基板処理治具と基板の位置調整を適切に行い、当該基板処理治具を用いた基板処理を適切に行うことを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to appropriately adjust the position of a substrate processing jig and a substrate, and to appropriately perform substrate processing using the substrate processing jig.
前記の目的を達成するため、本発明は、複数の半導体チップが形成された基板に所定の処理を行う基板処理方法であって、前記複数の半導体チップが形成された基板の表面全面にアライメント液を供給する第1工程と、厚み方向に貫通するアライメント液排出孔が形成された対向基板を、前記アライメント液を挟んで基板上に配置する第2工程と、前記半導体チップ間のスクライブラインから前記アライメント液排出孔を介して前記対向基板の上面側に毛細管現象によって前記アライメント液を排出すると共に、前記対向基板と基板との間において前記スクライブライン上に形成される空間に空気が供給されて、前記半導体チップの周縁部と前記対向基板との間に気液界面を形成する第3工程と、前記気液界面における前記アライメント液の表面張力によって、基板に対する前記対向基板の位置調整を行う第4工程と、を有することを特徴としている。 In order to achieve the above object, the present invention provides a substrate processing method for performing a predetermined process on a substrate on which a plurality of semiconductor chips are formed, wherein an alignment liquid is applied over the entire surface of the substrate on which the plurality of semiconductor chips are formed. A second step of disposing the counter substrate on which the alignment liquid discharge hole penetrating in the thickness direction is formed on the substrate with the alignment liquid interposed therebetween, and the scribe line between the semiconductor chips. The alignment liquid is discharged by capillary action to the upper surface side of the counter substrate through the alignment liquid discharge hole, and air is supplied to a space formed on the scribe line between the counter substrate and the substrate, A third step of forming a gas-liquid interface between a peripheral portion of the semiconductor chip and the counter substrate; and the alignment liquid at the gas-liquid interface. By the surface tension, it is characterized by having a fourth step of adjusting the position of the counter substrate to the substrate, the.
本発明によれば、基板の表面全面にアライメント液を供給した後、スクライブラインに存するアライメント液のみが毛細管現象によりアライメント液排出孔を介して対向基板の上面側に排出される。同時に対向基板と基板との間においてスクライブライン上に形成される空間に空気が供給されることで、半導体チップの周縁部と対向基板との間に気液界面が形成される。そして、気液界面におけるアライメント液の表面張力によって、対向基板を移動させる復元力が作用し、基板に対する対向基板の位置調整が高精度に行われる。このように本発明では基板の表面全面にアライメント液が供給されるので、従来のアライメント液供給の困難性が解消され、対向基板と基板の位置調整を適切且つ容易に行うことができる。また、このように対向基板と基板の位置調整が適切に行われるので、その後に行われる基板処理を適切に行うことができる。 According to the present invention, after supplying the alignment liquid to the entire surface of the substrate, only the alignment liquid existing in the scribe line is discharged to the upper surface side of the counter substrate through the alignment liquid discharge hole by capillary action. At the same time, air is supplied to the space formed on the scribe line between the counter substrate and a gas-liquid interface is formed between the peripheral edge of the semiconductor chip and the counter substrate. And the restoring force which moves a counter substrate acts by the surface tension of the alignment liquid in a gas-liquid interface, and the position adjustment of the counter substrate with respect to a board | substrate is performed with high precision. As described above, in the present invention, since the alignment liquid is supplied to the entire surface of the substrate, the difficulty in supplying the conventional alignment liquid is eliminated, and the position adjustment between the counter substrate and the substrate can be performed appropriately and easily. In addition, since the position adjustment between the counter substrate and the substrate is appropriately performed as described above, the substrate processing performed thereafter can be appropriately performed.
前記対向基板には、面方向に貫通する空気供給溝が前記スクライブラインに対応する位置に形成され、前記アライメント液排出孔は前記空気供給溝に連通して形成されていてもよい。 In the counter substrate, an air supply groove penetrating in the surface direction may be formed at a position corresponding to the scribe line, and the alignment liquid discharge hole may be formed in communication with the air supply groove.
前記対向基板の上面には、前記アライメント液排出孔に連通するアライメント液排出槽が設けられ、前記第3工程において、前記スクライブラインから前記アライメント液排出孔を介して前記アライメント液排出槽に毛細管現象によって前記アライメント液を排出してもよい。 An alignment liquid discharge tank communicating with the alignment liquid discharge hole is provided on the upper surface of the counter substrate, and in the third step, a capillary phenomenon occurs from the scribe line to the alignment liquid discharge tank through the alignment liquid discharge hole. The alignment liquid may be discharged by
前記第2工程において、保持機構によって前記対向基板を所定の高さに保持して、当該対向基板を基板上に配置し、前記第3工程において、前記保持機構による前記対向基板の保持が継続され、前記第4工程において、前記保持機構による前記対向基板の保持を解除して、基板に対する前記対向基板の位置調整を行ってもよい。 In the second step, the counter substrate is held at a predetermined height by a holding mechanism, and the counter substrate is disposed on the substrate. In the third step, the holding of the counter substrate by the holding mechanism is continued. In the fourth step, the holding of the counter substrate by the holding mechanism may be released to adjust the position of the counter substrate with respect to the substrate.
前記対向基板には、厚み方向に貫通する処理液供給孔と、厚み方向に貫通する処理液排出孔とが形成され、前記対向基板の上面には、前記処理液供給孔に連通する処理液供給槽と、前記処理液排出孔に連通する処理液排出槽とが設けられ、前記基板処理方法は、前記第4工程の後、前記処理液供給槽から前記処理液供給孔、前記半導体チップ上、前記処理液排出孔を介して前記処理液排出槽に毛細管現象によって処理液を流通させ、前記半導体チップと前記対向基板との間の前記アライメント液を前記処理液に置換して、当該処理液によって前記半導体チップに所定の処理を行う第5工程を有していてもよい。 A treatment liquid supply hole penetrating in the thickness direction and a treatment liquid discharge hole penetrating in the thickness direction are formed in the counter substrate, and a treatment liquid supply communicating with the process liquid supply hole is formed on the upper surface of the counter substrate. A tank and a processing liquid discharge tank communicating with the processing liquid discharge hole, and the substrate processing method includes, after the fourth step, from the processing liquid supply tank to the processing liquid supply hole, on the semiconductor chip, The treatment liquid is circulated by capillary action through the treatment liquid discharge hole to the treatment liquid discharge tank, the alignment liquid between the semiconductor chip and the counter substrate is replaced with the treatment liquid, and the treatment liquid is used. You may have the 5th process which performs a predetermined | prescribed process to the said semiconductor chip.
前記対向基板には、厚み方向に貫通する液逃がし孔が形成され、前記対向基板の上面には、前記液逃がし孔に連通する液逃がし槽が設けられ、前記第5工程において、前記半導体チップ上から前記液逃がし孔を介して前記液逃がし槽に毛細管現象によって前記アライメント液又は前記処理液を排出して、基板に対する前記対向基板の配置を維持してもよい。なお、ここでいう液逃がしによって、半導体チップと対向基板との間でアライメント液又は処理液による保持力を発生させ、基板と対向基板を吸着させる。 In the counter substrate, a liquid escape hole penetrating in the thickness direction is formed, and on the top surface of the counter substrate, a liquid escape tank communicating with the liquid escape hole is provided, and in the fifth step, on the semiconductor chip The alignment liquid or the processing liquid may be discharged by capillary action to the liquid escape tank through the liquid escape hole to maintain the arrangement of the counter substrate with respect to the substrate. Note that the liquid escape mentioned here generates a holding force by the alignment liquid or the processing liquid between the semiconductor chip and the counter substrate, thereby adsorbing the substrate and the counter substrate.
前記アライメント液は純水であってもよい。 The alignment liquid may be pure water.
別な観点による本発明は、複数の半導体チップが形成された基板に所定の処理を行うための基板処理治具であって、厚み方向に貫通するアライメント液排出孔が形成され、前記複数の半導体チップが形成された基板の表面全面にアライメント液が供給され、さらに基板処理治具が前記アライメント液を挟んで基板上に配置された状態で、前記半導体チップ間のスクライブラインから前記アライメント液排出孔を介して基板処理治具の上面側に毛細管現象によって前記アライメント液が排出されると共に、前記基板処理治具と基板との間において前記スクライブライン上に形成される空間に空気が供給されて、前記半導体チップの周縁部と基板処理治具との間に気液界面が形成されるように、前記アライメント液排出孔は形成されていることを特徴としている。なお、本発明における基板処理治具は、上述した発明における対向基板を包含するものである。 Another aspect of the present invention is a substrate processing jig for performing predetermined processing on a substrate on which a plurality of semiconductor chips are formed, wherein an alignment liquid discharge hole penetrating in the thickness direction is formed, and the plurality of semiconductors The alignment liquid is supplied to the entire surface of the substrate on which the chip is formed, and the substrate processing jig is disposed on the substrate with the alignment liquid interposed therebetween, and the alignment liquid discharge hole is formed from the scribe line between the semiconductor chips. The alignment liquid is discharged by capillary action to the upper surface side of the substrate processing jig through air, and air is supplied to the space formed on the scribe line between the substrate processing jig and the substrate, The alignment liquid discharge hole is formed so that a gas-liquid interface is formed between the peripheral portion of the semiconductor chip and the substrate processing jig. It is a symptom. The substrate processing jig in the present invention includes the counter substrate in the above-described invention.
面方向に貫通する空気供給溝が前記スクライブラインに対応する位置に形成され、前記アライメント液排出孔は前記空気供給溝に連通して形成されていてもよい。 An air supply groove penetrating in the surface direction may be formed at a position corresponding to the scribe line, and the alignment liquid discharge hole may be formed in communication with the air supply groove.
前記基板処理治具は、基板処理治具の上面に設けられ、前記アライメント液排出孔に連通するアライメント液排出槽をさらに有し、前記スクライブラインから前記アライメント液排出孔を介して前記アライメント液排出槽に毛細管現象によって前記アライメント液が排出されるように、前記アライメント液排出槽は設けられていてもよい。 The substrate processing jig is further provided on an upper surface of the substrate processing jig and further includes an alignment liquid discharge tank communicating with the alignment liquid discharge hole, and the alignment liquid discharge from the scribe line through the alignment liquid discharge hole. The alignment liquid discharge tank may be provided so that the alignment liquid is discharged to the tank by capillary action.
前記基板処理治具は、厚み方向に貫通する処理液供給孔と、厚み方向に貫通する処理液排出孔と、基板処理治具の上面に設けられ、前記処理液供給孔に連通する処理液供給槽と、基板処理治具の上面に設けられ、前記処理液排出孔に連通する処理液排出槽と、をさらに有し、前記処理液供給槽、前記処理液供給孔、前記処理液排出孔及び前記処理液排出槽は、前記半導体チップに所定の処理を行う処理液を毛細管現象によって流通させるように設けられていてもよい。 The substrate processing jig is provided on the upper surface of the processing liquid supply hole that penetrates in the thickness direction, the processing liquid discharge hole that penetrates in the thickness direction, and the processing liquid supply hole that communicates with the processing liquid supply hole. A tank, and a processing liquid discharge tank provided on the upper surface of the substrate processing jig and communicating with the processing liquid discharge hole, the processing liquid supply tank, the processing liquid supply hole, the processing liquid discharge hole, and The treatment liquid discharge tank may be provided so that a treatment liquid for performing a predetermined treatment on the semiconductor chip is circulated by a capillary phenomenon.
前記基板処理治具は、厚み方向に貫通する液逃がし孔と、基板処理治具の上面に設けられ、前記液逃がし孔に連通する液逃がし槽と、をさらに有し、前記半導体チップ上から前記液逃がし孔を介して前記液逃がし槽に毛細管現象によって前記アライメント液又は前記処理液が排出されて、基板に対する基板処理治具の配置が維持されるように、前記液逃がし孔と前記液逃がし槽はそれぞれ設けられていてもよい。 The substrate processing jig further includes a liquid escape hole penetrating in the thickness direction, and a liquid escape tank provided on the upper surface of the substrate processing jig and communicating with the liquid escape hole, from above the semiconductor chip. The liquid escape hole and the liquid escape tank are arranged so that the alignment liquid or the processing liquid is discharged to the liquid escape tank via a liquid escape hole by capillary action and the arrangement of the substrate processing jig with respect to the substrate is maintained. May be provided respectively.
本発明によれば、基板処理治具と基板の位置調整を適切且つ容易に行い、当該基板処理治具を用いた基板処理を適切に行うことができる。 According to the present invention, it is possible to appropriately and easily adjust the position of the substrate processing jig and the substrate, and to appropriately perform the substrate processing using the substrate processing jig.
以下、本発明の実施の形態について説明する。本実施の形態では、本発明にかかる基板としてのウェハに行われる処理として、ウェハに形成された貫通孔内に貫通電極を形成するめっき処理について、当該めっき処理で用いられるウェハ及び基板処理治具(対向基板)としてのテンプレートの構成と共に説明する。なお、以下の説明で用いる図面において、各構成要素の寸法は、技術の理解の容易さを優先させるため、必ずしも実際の寸法に対応していない。 Embodiments of the present invention will be described below. In the present embodiment, as a process performed on a wafer as a substrate according to the present invention, a plating process for forming a through electrode in a through hole formed in the wafer, a wafer used in the plating process and a substrate processing jig A description will be given together with the configuration of the template as the (counter substrate). In the drawings used in the following description, the dimensions of each component do not necessarily correspond to the actual dimensions in order to prioritize easy understanding of the technology.
先ず、本実施の形態のめっき処理で用いられるウェハ及びテンプレートの構成について説明する。図1及び図2に示すようにウェハ10の表面10aには、半導体チップ11(以下、「チップ11」という場合がある。)とスクライブライン12が形成されている。チップ11は、ウェハ面内均一に複数形成されている。スクライブライン12は、複数のチップ11、11間を延伸し、格子状に形成されている。また、スクライブライン12はチップ11よりも低く形成されている。さらにスクライブライン12は、ウェハ10の側面において開口し、ウェハ側面開口部12aを形成している。なお、スクライブラインとは、ウェハが切断され複数の半導体チップに分割される際のラインのことである。
First, the structure of the wafer and template used in the plating process of the present embodiment will be described. As shown in FIGS. 1 and 2, a semiconductor chip 11 (hereinafter sometimes referred to as “
各チップ11には、ウェハ10の表面10aから裏面10b側に厚み方向に延伸する貫通孔13が形成されている。なお、本実施の形態では、貫通孔13はウェハ10を貫通していないが、所定の処理後にウェハ10の裏面10bが薄化されて貫通することになるため、便宜上、「貫通孔」と称する。貫通孔13の裏面10b側には、後述するテンプレート20のテンプレート側電極29に対応するウェハ側電極14が設けられている。なお、チップ11には、貫通孔13やウェハ側電極14の他、電子回路や配線等も形成されている。
Each
図3及び図4に示すテンプレート20は、例えば略円盤形状を有し、ウェハ10の平面視における形状と同一の形状を有している。テンプレート20には例えば炭化珪素(SiC)などが用いられる。なお、図4は、後述するようにウェハ10に対向配置されたテンプレート20の状態を図示しており、表面20aが下側で裏面20bが上側に位置している。
The
テンプレート20の表面20aには、チップ11に対して、処理液としてのめっき液を用いてめっき処理を行うための処理領域21が形成されている。処理領域21は、ウェハ10の複数のチップ11に対応する位置に複数形成されている。なお、めっき液としては、例えば硫酸銅と硫酸を溶解した混合液が用いられる。
On the
また、テンプレート20の表面20aには、空気供給溝22が形成されている。空気供給溝22は、複数の処理領域21、21間を延伸し、ウェハ10のスクライブライン12に対応する位置に格子状に形成されている。テンプレート20の側面において空気供給溝22は開口し、テンプレート側面開口部22aを形成している。そして、空気供給溝22はテンプレート20を面方向に貫通して形成されている。また、空気供給溝22は表面20aより窪んだ溝形状を有し、処理領域21より低く形成されている。そして、テンプレート20をウェハ10に対向して配置した状態で、空気供給溝22はスクライブライン12に空気を供給できる。なお、空気供給溝22の位置や形状は本実施の形態に限定されず、スクライブライン12に空気を供給できれば任意に設計できる。
An
テンプレート20には、アライメント液を排出するためのアライメント液排出孔23が複数形成されている。アライメント液排出孔23は、表面10aから裏面10bに厚み方向に貫通する細管である。また、アライメント液排出孔23は、空気供給溝22に連通している。すなわち、テンプレート20をウェハ10に対向して配置した状態で、アライメント液排出孔23は、スクライブライン12の直上に位置するように形成されている。なお、アライメント液としては、例えば純水が用いられる。
The
各アライメント液排出孔23には、アライメント液排出槽24が当該アライメント液排出孔23に連通して設けられている。アライメント液排出槽24は、テンプレート20の裏面20bに設けられている。アライメント液排出槽24は、アライメント液を排出するために貯留可能な槽であり、アライメント液を収容する所定の容積を有する。本実施の形態においては、図5に示すようにアライメント液排出槽24は、アライメント液排出孔23から複数の細溝24aに分岐した細溝構造を有している。なお、アライメント液排出槽24の内部の構成はこれに限定されず、任意に設計できる。例えばアライメント液排出槽24を多孔質体により構成してもよい。アライメント液排出孔23を通じて多孔質体に進入したアライメント液に対して、毛細管現象が働く。スポンジが水を吸収するように多孔質体もアライメント液を吸収するので、アライメント液排出槽24からアライメント液を汲み上げる役割を果たす。
Each alignment
アライメント液排出孔23とアライメント液排出槽24は、テンプレート20をウェハ10に対向して配置した状態で、スクライブライン12からアライメント液排出孔23を介してアライメント液排出槽24に至るまで、アライメント液が毛細管現象によって流通するように設計される。例えばスクライブライン12の幅、アライメント液排出孔23の径、アライメント液排出槽24の細溝24aの幅をこの順で徐々に小さくすれば、アライメント液に毛細管現象を生じせしめる。したがって、ポンプなどの外的な力を使用しなくても、アライメント液を排出することが可能になる。
The alignment
図3及び図4に示すようにテンプレート20には、めっき液を供給する処理液供給孔としてのめっき液供給孔25と、めっき液を排出する処理液排出孔としてのめっき液排出孔26が形成されている。めっき液供給孔25とめっき液排出孔26は、それぞれ表面20aから裏面20bに厚み方向に貫通する細管であり、表面20aにおいて開口している。また、めっき液供給孔25とめっき液排出孔26は、それぞれ処理領域21毎に1箇所ずつ設けられている。
As shown in FIGS. 3 and 4, the
各めっき液供給孔25には、処理液供給槽としてのめっき液供給槽27が当該めっき液供給孔25に連通して設けられている。また、各めっき液排出孔26にも、処理液排出槽としてのめっき液排出槽28が当該めっき液排出孔26に連通して設けられている。めっき液供給槽27とめっき液排出槽28は、それぞれテンプレート20の裏面20bに設けられている。
Each plating
めっき液供給槽27は、めっき液を供給するために貯留可能な槽である。本実施の形態においては、図5に示すようにめっき液供給槽27は、複数の細溝27aに分岐した細溝構造を有している。かかる場合、細溝27aに供給されて当該細溝27a内を進行しためっき液は、めっき液供給孔25に進入する。このようにめっき液供給槽27からめっき液供給孔25に至るまでを細管もしくは細溝で構成することにより、その内部にあるめっき液に毛細管現象を生じせしめる。したがって、ポンプなどの外的な力を使用しなくても、めっき液を供給することが可能になる。なお、めっき液供給槽27の内部の構成はこれに限定されず、任意に設計できる。
The plating
めっき液排出槽28は、めっき液を排出するために貯留可能な槽であり、めっき液を収容する所定の容積を有する。本実施の形態においては、めっき液排出槽28は、めっき液排出孔26から複数の細溝28aに分岐した構成を有している。このように、めっき液排出孔26からめっき液排出槽28に至るまでを細管もしくは細溝で構成することにより、その内部にあるめっき液に毛細管現象を生じせしめる。したがって、ポンプなどの外的な力を使用しなくても、めっき液を排出することが可能になる。なお、めっき液排出槽28の内部の構成はこれに限定されず、任意に設計できる。例えばめっき液排出槽28を多孔質体により構成してもよい。めっき液排出孔26を通じて多孔質体に進入しためっき液に対して、毛細管現象が働く。スポンジが水を吸収するように多孔質体もめっき液を吸収するので、めっき液排出槽28からめっき液を汲み上げる役割を果たす。
The plating
めっき液供給槽27、めっき液供給孔25、めっき液排出孔26、めっき液排出槽28は、テンプレート20をウェハ10に対向して配置した状態で、めっき液供給槽27からめっき液排出槽28に至るまで、めっき液が毛細管現象によって流通するように設計される。例えばめっき液供給槽27の細溝27aの幅、めっき液供給孔25の径、めっき液排出孔26の径、めっき液排出槽28の細溝28aの幅をこの順で徐々に小さくすれば、めっき液に毛細管現象を生じせしめる。具体的な寸法については、公知のラプラスの式等を用いて算出することができ、或いはシミュレーションや実験等を行って導出することもできる。かかる場合、処理領域21に対して、めっき液供給孔25から新しいめっき液が供給され、さらにめっき液排出孔26から処理後のめっき液が排出される。このように処理領域21では、常に清新なめっき液が供給され、めっき液が滞留しないので、当該めっき処理を適切に行うことができる。
The plating
なお、本実施の形態において、空気供給溝22、アライメント液排出孔23、めっき液供給孔25、めっき液排出孔26は、例えばフォトリソグラフィー処理及びエッチング処理によって同時に形成さしてもよい。同様にアライメント液排出槽24、めっき液供給槽27、めっき液排出槽28も、例えばフォトリソグラフィー処理及びエッチング処理によって同時に形成さしてもよい。
In the present embodiment, the
図4に示すようにテンプレート20の処理領域21には、当該処理領域21のめっき液に電圧を印可するためのテンプレート側電極29が設けられている。テンプレート側電極29は、テンプレート20をウェハ10に対向して配置した状態で、貫通孔13の直上に位置するように設けられている。
As shown in FIG. 4, a
次に、以上のように構成されたウェハ10及びテンプレート20を用いためっき処理について説明する。
Next, the plating process using the
先ず、図6に示すようにウェハ10の表面10a全面にアライメント液Pを供給する。アライメント液Pは、スクライブライン12と貫通孔13の内部にも進入する。なお、当該めっき処理に先行するプロセス、例えばエッチング工程の後、ウェハ10の表面10aを洗浄するが、上記アライメント液Pには、この洗浄で用いられる純水を用いてもよい。すなわち、洗浄後の乾燥や、アライメント液Pの供給を別途の工程で行う必要はなく、ウェハ10の洗浄がアライメント液Pの供給を兼ねる。
First, as shown in FIG. 6, the alignment liquid P is supplied to the
続いて、図7に示すようにアライメント液Pを挟んでウェハ10の表面10a側にテンプレート20を配置する。テンプレート20は、チップ11と処理領域21が対向するように配置される。なお、チップ11と処理領域21とは、厳密に対応している必要はない。図7に示すようにこれらの位置が多少ずれている場合でも、後述する工程においてウェハ10とテンプレート20の位置調整が行われる。
Subsequently, as illustrated in FIG. 7, the
テンプレート20の配置は、保持機構30によって行われる。この保持機構30によって、テンプレート20は所定の高さに保持される。なお、保持機構30はテンプレート20を保持できるものであれば、その構成は特に限定されない。
The placement of the
テンプレート20が配置されると、図8及び図9に示すようにアライメント液Pが毛細管現象により、空気供給溝22を通ってアライメント液排出孔23に進入する。このアライメント液Pは、図10及び図11に示すように毛細管現象により、さらにアライメント液排出槽24まで流通して排出される。このとき、アライメント液Pが排出されるに従って、テンプレート側面開口部22aとウェハ側面開口部12aから空気が進入していき(図11の矢印)、空気供給溝22とスクライブライン12との間で形成される空間40に空気Aが供給される。そうすると、チップ11の周縁部と処理領域21の周縁部の間に気液界面Fが形成される。
When the
このように気液界面Fを形成する間、テンプレート20は保持機構30によって所定の高さに保持されている。換言すれば、アライメント液Pがスクライブライン12からアライメント液排出槽24に排出されるに伴い、テンプレート20の高さが下がることがない。このため、スクライブライン12、アライメント液排出孔23、アライメント液排出槽24の関係を維持することができ、アライメント液Pに生じる毛細管現象を維持することができる。したがって、気液界面Fを適切に形成することができる。
While the gas-liquid interface F is thus formed, the
なお、気液界面Fを形成する間、チップ11と処理領域21間のアライメント液Pは、毛細管現象によりめっき液供給孔25とめっき液排出孔26にも進入する。
During the formation of the gas-liquid interface F, the alignment liquid P between the
チップ11と処理領域21の間に気液界面Fが形成されると、図12に示すように保持機構30によるテンプレート20の保持を解除する。そうすると、図13に示すように気液界面Fにおけるアライメント液Pの表面張力によって、テンプレート20を移動させる復元力(図13の矢印)がテンプレート20に作用する。そうすると、チップ11の位置と処理領域21の位置がずれている場合でも、これらチップ11と処理領域21が対向するようにテンプレート20が移動し、ウェハ10とテンプレート20の位置調整が高精度に行われる。
When the gas-liquid interface F is formed between the
ウェハ10とテンプレート20の位置調整が行われると、次にめっき処理が行われる。このめっき処理を行うに際しては、図14に示すようにウェハ側電極14とテンプレート側電極29には、直流電源50が接続される。ウェハ側電極14は、直流電源50の負極側に接続される。テンプレート側電極29は、直流電源50の正極側に接続される。なお、直流電源50は、テンプレート20における複数のウェハ側電極14と複数のテンプレート側電極29に対して共通の電源として用いられる。
After the position adjustment of the
その後、図15に示すようにめっき液供給槽27にめっき液Mが供給され、当該めっき液Mは、図16に示すようにその毛細管現象によってめっき液供給槽27からめっき液排出槽28まで流通する。すなわち、めっき液供給槽27からめっき液排出槽28にあったアライメント液Pがめっき液Mに置換される。そして、チップ11上に供給されためっき液Mは貫通孔13に進入し、当該貫通孔13内のアライメント液Pもめっき液Mに置換される。
Thereafter, the plating solution M is supplied to the plating
その後、直流電源50により、テンプレート側電極29を陽極とし、ウェハ側電極14を陰極として、めっき液Mに電圧を印可する。そうすると、貫通孔13内のめっき液Mに対して電解めっきが行われ、図17に示すように貫通孔13内に銅めっき60aが析出する。
Thereafter, a voltage is applied to the plating solution M by the
その後、貫通孔13内でめっき処理が行われた後のめっき液Mは、めっき液排出孔26に排出される。このようにチップ11上では、常に清新なめっき液Mが連続的に供給され、めっき液Mが滞留しない。したがって、貫通孔13内に銅めっき50を均一に析出させることができる。
Thereafter, the plating solution M after the plating process is performed in the through
そして、かかるめっき処理を連続的に行うことにより銅めっき60aが成長し、図18に示すように貫通孔13内に貫通電極60が形成される。
Then, by continuously performing such plating treatment, the
以上の実施の形態によれば、ウェハ10の表面10a全面にアライメント液Pを供給した後、スクライブライン12に存するアライメント液Pのみが毛細管現象によりアライメント液排出孔23を介してアライメント液排出槽24に排出される。同時に空気供給溝22とスクライブライン12との間で形成される空間40に空気Aが供給されることで、チップ11の周縁部と処理領域21の周縁部との間に気液界面Fが形成される。そして、気液界面Fにおけるアライメント液Pの表面張力によって、テンプレート20を移動させる復元力が作用し、ウェハ10に対するテンプレート20の位置調整が高精度に行われる。このように本実施の形態では、ウェハ10の表面10a全面にアライメント液Pが供給されるので、従来のアライメント液供給の困難性が解消され、ウェハ10とテンプレート20の位置調整を適切且つ容易に行うことができる。
According to the above embodiment, after supplying the alignment liquid P to the
また、テンプレート20をウェハ10上に配置してから、チップ11と処理領域21の間に気液界面Fを形成するまでの間、保持機構30によってテンプレート20を保持している。このため、アライメント液Pがスクライブライン12からアライメント液排出槽24に排出される間も、アライメント液Pに生じる毛細管現象を維持することができ、気液界面Fを適切に形成することができる。
Further, the
また、ウェハ10とテンプレート20を位置調整するために用いられるアライメント液Pは純水である。本実施の形態のようにウェハ10に貫通電極60を形成する際には、事前にウェハ10の表面10aを洗浄する。表面10aの洗浄には例えば洗浄液として純水が用いられるが、この純水を利用することで、別途アライメント液を供給する必要がなくなる。したがって、ウェハ10とテンプレート20の位置調整を効率よく行うことができる。
The alignment liquid P used for adjusting the position of the
また、気液界面Fはスクライブライン12(チップ11の周縁部)を利用して形成されるので、ウェハ10上で素子が形成される領域に別途溝を形成する必要がない。したがって、ウェハ10上のスペースを有用活用でき、電子回路や配線等を含む半導体デバイスの設計の自由度が向上する。
Further, since the gas-liquid interface F is formed by using the scribe line 12 (peripheral portion of the chip 11), it is not necessary to form a separate groove in a region where an element is formed on the
また、このようにウェハ10とテンプレート20の位置調整が適切に行われるので、その後チップ11上(貫通孔13内)にめっき液Mを適切に供給できる。そして、貫通孔13内のアライメント液Pをめっき液Mに置換して、めっき処理を適切に行うことができる。
Moreover, since the position adjustment of the
ここで、従来においては、貫通孔内に貫通電極を形成する際、貫通孔内部に空気があるため、当該空気をめっき液に溶解させる必要があった。このめっき液に空気を溶解させる工程は困難で時間がかかるものであった。これに対して、本実施の形態においては、アライメント液Pをめっき液Mに置換することになるため、従来の空気を溶解させる工程を省略することができ、めっき処理を効率よく行うことができる。 Here, conventionally, when the through electrode is formed in the through hole, there is air inside the through hole, so that it is necessary to dissolve the air in the plating solution. The process of dissolving air in this plating solution was difficult and time consuming. On the other hand, in this embodiment, since the alignment liquid P is replaced with the plating liquid M, the conventional step of dissolving air can be omitted, and the plating process can be performed efficiently. .
また近年、半導体デバイスでは、パターンの微細化、高アスペクト化が進み、ウェハを洗浄する工程において洗浄液の表面張力で発生する、いわゆるパターン倒れ欠陥が懸念されている。本実施の形態では、純水であるアライメント液Pをめっき液Mに置換することにより、ウェハ10の洗浄から貫通電極60の形成までを一気通貫で行うことができる。したがって、上述したようなパターン倒れを抑制することができる。
In recent years, in semiconductor devices, pattern miniaturization and high aspect ratio have progressed, and there is a concern about so-called pattern collapse defects that occur due to the surface tension of the cleaning liquid in the process of cleaning the wafer. In the present embodiment, by replacing the alignment solution P, which is pure water, with the plating solution M, it is possible to perform from the cleaning of the
以上の実施の形態では、テンプレート側電極29をテンプレート20のウェハ10に対向する面に設けていたが、テンプレート側電極29の配置はこれに限られない。図19に示すように、めっき液供給槽27の細溝27aの底面に、テンプレート側電極29を設けてもよい。すなわち、テンプレート20のウェハ10に対向する面の反対側に配置される。図20を見ても分かるように、めっき液供給槽27の細溝27aはめっき液Mに対して比較的大きな表面積を有する。したがって、細溝27aの底面に配置されたテンプレート側電極29は、めっき液Mとの電荷交換(めっき処理)をより効率よく行うことができる。
In the above embodiment, the
さらに、図21に示すようにテンプレート側電極29の下方に、間接電極70を設けてもよい。間接電極70は、電極71を絶縁体72で覆うことにより形成されている。間接電極70は、スイッチ73によって、テンプレート側電極29の接続と直流電源50の接続を切り替えられる。かかる場合、先ず、図22に示すようにテンプレート側電極29を電気的にフロートの状態にしておいた上で、間接電極70を直流電源50の正極側に接続する。間接電極70とウェハ側電極14との間に電界がかかるので、めっき液M中の正のイオンと負のイオンが、それぞれウェハ側電極14と間接電極70に引き寄せられる。しかしながら、間接電極70は電極71が絶縁体72で覆われていることから、引き寄せられたイオンは電荷交換が行われず、テンプレート側電極29とウェハ側電極14の表面に堆積する。次いで、図23に示すように、スイッチ73を切り替えることにより、間接電極70とテンプレート側電極29とを接続する。すると、間接電極70に蓄積されていた正の電荷がテンプレート側電極29に移動し、テンプレート側電極29の表面に堆積している負のイオンが電荷交換される。ウェハ側電極14においても電荷交換が行われる為、正のイオンが還元されて、銅めっき50aがウェハ側電極14の表面に析出する。このように制御すれば、めっき液中のイオンをウェハ側電極14に効率よく搬送できるので、めっき処理を加速させることができる。
Furthermore, an
以上の実施の形態のテンプレート20には、図24及び図25に示すようにアライメント液逃がし孔80とアライメント液逃がし槽81が設けられていてもよい。アライメント液逃がし孔80は、表面20aから裏面20bに厚み方向に貫通する細管であり、表面20aにおいて開口している。また、アライメント液逃がし孔80は、処理領域21毎に1箇所ずつ設けられている。
The
アライメント液逃がし槽81は、アライメント液逃がし孔80に連通し、テンプレート20の裏面20bに設けられている。アライメント液逃がし槽81は、アライメント液Pを排出するために貯留可能な槽である。本実施の形態においては、図26に示すようにアライメント液逃がし槽81は、アライメント液逃がし孔80から複数の細溝81aに分岐した構成を有している。このように、アライメント液逃がし孔80からアライメント液逃がし槽81に至るまでを細管もしくは細溝で構成することにより、その内部にあるアライメント液Pに毛細管現象を生じせしめる。なお、アライメント液逃がし槽81の内部の構成はこれに限定されず、任意に設計できる。例えばアライメント液逃がし槽81を多孔質体により構成してもよい。
The alignment
上述したようにチップ11と処理領域21の間に気液界面Fが形成されると、保持機構30によるテンプレート20の保持を解除し、ウェハ10とテンプレート20の位置調整をする。すなわち、その後に行われるめっき処理においては、テンプレート20は保持機構30に保持されていないが、当該めっき処理においてもテンプレート20の位置を維持する必要がある。しかしながら、保持機構30によるテンプレート20の保持を解除すると、テンプレート20の自重によってチップ11と処理領域21との間のアライメント液P(めっき液M)に圧力が作用し、気液界面Fが陽圧になる場合がある。かかる場合、テンプレート20の位置が維持されない。
When the gas-liquid interface F is formed between the
これを回避するため、本実施の形態では、図27に示すようにチップ11と処理領域21の間のアライメント液P(めっき液M)を毛細管現象によってアライメント液逃がし孔80からアライメント液逃がし槽81まで流通させる。そうすると、気液界面Fが陽圧になるのを抑制して、チップ11と処理領域21の間のアライメント液P(めっき液M)に適切な保持力を発生させることができる。この保持力によって、テンプレート20はウェハ10に吸着され、当該テンプレート20の位置が維持される。
In order to avoid this, in the present embodiment, as shown in FIG. 27, the alignment liquid P (plating liquid M) between the
本実施の形態によれば、テンプレート20にアライメント液逃がし孔80とアライメント液逃がし槽81を設けることによって、めっき処理を行う間、テンプレート20の位置を適切に維持することができる。したがって、当該めっき処理を適切に行うことができる。
According to the present embodiment, by providing the alignment
以上の実施の形態では、アライメント液Pとして純水を用いたが、他のアライメント液、例えばめっき液やエッチング液等を用いてもよい。 In the above embodiment, pure water is used as the alignment liquid P, but other alignment liquids such as a plating liquid and an etching liquid may be used.
以上の実施の形態では、チップ11毎に、めっき液供給槽27、めっき液排出槽28、アライメント液逃がし槽81を設けていたが、これらを複数のチップ11に共通の槽としてもよい。
In the above embodiment, the plating
以上の実施の形態では、テンプレート20に空気供給溝22が形成されていたが、当該空気供給溝22を省略してもよい。要は、テンプレート20とウェハ10との間において、スクライブライン12上に空気が供給される空間が形成されればよく、かかる場合、当該空間に空気が進入して、チップ11の周縁部と処理領域21の周縁部の間に気液界面Fが形成されるのである。
In the above embodiment, the
以上の実施の形態では、ウェハ10の所定の処理としてめっき処理をする場合について説明したが、本発明は種々の液処理に適用できる。例えばエッチング液を用いたエッチング処理等の他の電界処理にも本発明を適用できるし、例えば洗浄液を用いた洗浄処理等の電解処理以外の液処理にも本発明を適用できる。また、半導体デバイスの検査にも本発明を適用でき、例えば微細且つ複数の貫通電極にコンタクト液を一括コンタクトさせ、ウェハ単位で当該貫通電極を検査することができる。さらには、例えば基板同士を接合する際の基板の位置調整にも本発明を適用できる。この場合、基板処理治具としてのテンプレート20は、ウェハ10に接合される対向基板として機能する。また、基板同士の位置合わせを行った後、赤外線等の照射により基板同士の接触する面を活性化することもできる。
Although the case where the plating process is performed as the predetermined process for the
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious for those skilled in the art that various modifications or modifications can be conceived within the scope of the idea described in the claims, and these naturally belong to the technical scope of the present invention. It is understood.
10 ウェハ
11 チップ
12 スクライブライン
12a ウェハ側面開口部
13 貫通孔
14 ウェハ側電極
20 テンプレート
21 処理領域
22 空気供給溝
22a テンプレート側面開口部
23 アライメント液排出孔
24 アライメント液排出槽
25 めっき液供給孔
26 めっき液排出孔
27 めっき液供給槽
28 めっき液排出槽
29 テンプレート側電極
30 保持機構
40 空間
50 直流電源
60a 銅めっき
60 貫通電極
80 アライメント液逃がし孔
81 アライメント液逃がし槽
A 空気
F 気液界面
M めっき液
P アライメント液
DESCRIPTION OF
Claims (12)
前記複数の半導体チップが形成された基板の表面全面にアライメント液を供給する第1工程と、
厚み方向に貫通するアライメント液排出孔が形成された対向基板を、前記アライメント液を挟んで基板上に配置する第2工程と、
前記半導体チップ間のスクライブラインから前記アライメント液排出孔を介して前記対向基板の上面側に毛細管現象によって前記アライメント液を排出すると共に、前記対向基板と基板との間において前記スクライブライン上に形成される空間に空気が供給されて、前記半導体チップの周縁部と前記対向基板との間に気液界面を形成する第3工程と、
前記気液界面における前記アライメント液の表面張力によって、基板に対する前記対向基板の位置調整を行う第4工程と、を有することを特徴とする、基板処理方法。 A substrate processing method for performing predetermined processing on a substrate on which a plurality of semiconductor chips are formed,
A first step of supplying an alignment liquid to the entire surface of the substrate on which the plurality of semiconductor chips are formed;
A second step of disposing the counter substrate on which the alignment liquid discharge hole penetrating in the thickness direction is formed on the substrate with the alignment liquid interposed therebetween;
The alignment liquid is discharged by capillary action from the scribe line between the semiconductor chips to the upper surface side of the counter substrate through the alignment liquid discharge hole, and is formed on the scribe line between the counter substrate and the substrate. A third step in which air is supplied to a space to form a gas-liquid interface between a peripheral portion of the semiconductor chip and the counter substrate;
And a fourth step of adjusting the position of the counter substrate with respect to the substrate by the surface tension of the alignment liquid at the gas-liquid interface.
前記アライメント液排出孔は前記空気供給溝に連通して形成されていることを特徴とする、請求項1に記載の基板処理方法。 In the counter substrate, an air supply groove penetrating in the surface direction is formed at a position corresponding to the scribe line,
The substrate processing method according to claim 1, wherein the alignment liquid discharge hole is formed in communication with the air supply groove.
前記第3工程において、前記スクライブラインから前記アライメント液排出孔を介して前記アライメント液排出槽に毛細管現象によって前記アライメント液を排出することを特徴とする、請求項1又は2に記載の基板処理方法。 An alignment liquid discharge tank communicating with the alignment liquid discharge hole is provided on the upper surface of the counter substrate,
3. The substrate processing method according to claim 1, wherein in the third step, the alignment liquid is discharged from the scribe line through the alignment liquid discharge hole to the alignment liquid discharge tank by capillary action. .
前記第3工程において、前記保持機構による前記対向基板の保持が継続され、
前記第4工程において、前記保持機構による前記対向基板の保持を解除して、基板に対する前記対向基板の位置調整を行うことを特徴とする、請求項1〜3のいずれか一項に記載の基板処理方法。 In the second step, the counter substrate is held at a predetermined height by a holding mechanism, the counter substrate is disposed on the substrate,
In the third step, the holding of the counter substrate by the holding mechanism is continued,
The substrate according to any one of claims 1 to 3, wherein in the fourth step, the holding of the counter substrate by the holding mechanism is released, and the position of the counter substrate with respect to the substrate is adjusted. Processing method.
前記対向基板の上面には、前記処理液供給孔に連通する処理液供給槽と、前記処理液排出孔に連通する処理液排出槽とが設けられ、
前記第4工程の後、前記処理液供給槽から前記処理液供給孔、前記半導体チップ上、前記処理液排出孔を介して前記処理液排出槽に毛細管現象によって処理液を流通させ、前記半導体チップと前記対向基板との間の前記アライメント液を前記処理液に置換して、当該処理液によって前記半導体チップに所定の処理を行う第5工程を有することを特徴とする、請求項1〜4のいずれか一項に記載の基板処理方法。 The counter substrate is formed with a processing liquid supply hole penetrating in the thickness direction and a processing liquid discharging hole penetrating in the thickness direction,
On the upper surface of the counter substrate, a treatment liquid supply tank communicating with the treatment liquid supply hole and a treatment liquid discharge tank communicating with the treatment liquid discharge hole are provided,
After the fourth step, a processing liquid is circulated by capillary action from the processing liquid supply tank to the processing liquid supply hole, the semiconductor chip, and the processing liquid discharge hole through the processing liquid discharge hole, and the semiconductor chip. 5. The method according to claim 1, further comprising a fifth step of replacing the alignment liquid between the substrate and the counter substrate with the processing liquid and performing a predetermined processing on the semiconductor chip with the processing liquid. The substrate processing method as described in any one of Claims.
前記対向基板の上面には、前記液逃がし孔に連通する液逃がし槽が設けられ、
前記第5工程において、前記半導体チップ上から前記液逃がし孔を介して前記液逃がし槽に毛細管現象によって前記アライメント液又は前記処理液を排出して、基板に対する前記対向基板の配置を維持することを特徴とする、請求項5に記載の基板処理方法。 In the counter substrate, a liquid escape hole penetrating in the thickness direction is formed,
On the upper surface of the counter substrate, a liquid escape tank communicating with the liquid escape hole is provided,
In the fifth step, the alignment liquid or the processing liquid is discharged by capillarity from the semiconductor chip through the liquid escape hole to the liquid escape tank to maintain the arrangement of the counter substrate with respect to the substrate. The substrate processing method according to claim 5, wherein the substrate processing method is characterized.
厚み方向に貫通するアライメント液排出孔が形成され、
前記複数の半導体チップが形成された基板の表面全面にアライメント液が供給され、さらに基板処理治具が前記アライメント液を挟んで基板上に配置された状態で、前記半導体チップ間のスクライブラインから前記アライメント液排出孔を介して基板処理治具の上面側に毛細管現象によって前記アライメント液が排出されると共に、前記基板処理治具と基板との間において前記スクライブライン上に形成される空間に空気が供給されて、前記半導体チップの周縁部と基板処理治具との間に気液界面が形成されるように、前記アライメント液排出孔は形成されていることを特徴とする、基板処理治具。 A substrate processing jig for performing predetermined processing on a substrate on which a plurality of semiconductor chips are formed,
An alignment liquid discharge hole penetrating in the thickness direction is formed,
The alignment liquid is supplied to the entire surface of the substrate on which the plurality of semiconductor chips are formed, and the substrate processing jig is disposed on the substrate with the alignment liquid interposed therebetween, and the scribe line between the semiconductor chips The alignment liquid is discharged by capillarity to the upper surface side of the substrate processing jig through the alignment liquid discharge hole, and air is formed in the space formed on the scribe line between the substrate processing jig and the substrate. The substrate processing jig, wherein the alignment liquid discharge hole is formed so that a gas-liquid interface is formed between the periphery of the semiconductor chip and the substrate processing jig.
前記アライメント液排出孔は前記空気供給溝に連通して形成されていることを特徴とする、請求項8に記載の基板処理治具。 An air supply groove penetrating in the surface direction is formed at a position corresponding to the scribe line,
The substrate processing jig according to claim 8, wherein the alignment liquid discharge hole is formed to communicate with the air supply groove.
前記スクライブラインから前記アライメント液排出孔を介して前記アライメント液排出槽に毛細管現象によって前記アライメント液が排出されるように、前記アライメント液排出槽は設けられていることを特徴とする、請求項8又は9に記載の基板処理治具。 An alignment liquid discharge tank provided on the upper surface of the substrate processing jig and communicating with the alignment liquid discharge hole;
9. The alignment liquid discharge tank is provided so that the alignment liquid is discharged from the scribe line to the alignment liquid discharge tank by capillary action through the alignment liquid discharge hole. Or the substrate processing jig of 9.
厚み方向に貫通する処理液排出孔と、
基板処理治具の上面に設けられ、前記処理液供給孔に連通する処理液供給槽と、
基板処理治具の上面に設けられ、前記処理液排出孔に連通する処理液排出槽と、をさらに有し、
前記処理液供給槽、前記処理液供給孔、前記処理液排出孔及び前記処理液排出槽は、前記半導体チップに所定の処理を行う処理液を毛細管現象によって流通させるように設けられていることを特徴とする、請求項8〜10のいずれか一項に記載の基板処理治具。 A treatment liquid supply hole penetrating in the thickness direction;
A treatment liquid discharge hole penetrating in the thickness direction;
A processing liquid supply tank provided on the upper surface of the substrate processing jig and communicating with the processing liquid supply hole;
A processing liquid discharge tank provided on the upper surface of the substrate processing jig and communicating with the processing liquid discharge hole;
The treatment liquid supply tank, the treatment liquid supply hole, the treatment liquid discharge hole, and the treatment liquid discharge tank are provided so as to circulate a treatment liquid for performing a predetermined treatment on the semiconductor chip by a capillary phenomenon. The substrate processing jig according to claim 8, wherein the substrate processing jig is characterized in that
基板処理治具の上面に設けられ、前記液逃がし孔に連通する液逃がし槽と、をさらに有し、
前記半導体チップ上から前記液逃がし孔を介して前記液逃がし槽に毛細管現象によって前記アライメント液又は前記処理液が排出されて、基板に対する基板処理治具の配置が維持されるように、前記液逃がし孔と前記液逃がし槽はそれぞれ設けられていることを特徴とする、請求項11に記載の基板処理治具。 A liquid escape hole penetrating in the thickness direction;
A liquid escape tank provided on the upper surface of the substrate processing jig and communicating with the liquid escape hole;
The liquid escape so that the alignment liquid or the processing liquid is discharged by capillary action from the semiconductor chip to the liquid escape tank through the liquid escape hole, and the arrangement of the substrate processing jig with respect to the substrate is maintained. The substrate processing jig according to claim 11, wherein the hole and the liquid escape tank are respectively provided.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051115A JP2015175015A (en) | 2014-03-14 | 2014-03-14 | Substrate treatment method, and substrate treatment jig |
PCT/JP2015/057290 WO2015137442A1 (en) | 2014-03-14 | 2015-03-12 | Substrate treatment method and substrate treatment jig |
TW104108212A TW201542885A (en) | 2014-03-14 | 2015-03-13 | Substrate treatment method and substrate treatment jig |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014051115A JP2015175015A (en) | 2014-03-14 | 2014-03-14 | Substrate treatment method, and substrate treatment jig |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015175015A true JP2015175015A (en) | 2015-10-05 |
Family
ID=54071881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014051115A Pending JP2015175015A (en) | 2014-03-14 | 2014-03-14 | Substrate treatment method, and substrate treatment jig |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2015175015A (en) |
TW (1) | TW201542885A (en) |
WO (1) | WO2015137442A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111613529A (en) * | 2020-05-27 | 2020-09-01 | 华天慧创科技(西安)有限公司 | Wafer packaging process |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111916357A (en) * | 2020-06-24 | 2020-11-10 | 江苏长电科技股份有限公司 | Process method for filling TSV (through silicon via) by utilizing capillary effect |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008280558A (en) * | 2007-05-08 | 2008-11-20 | Hiroshima Industrial Promotion Organization | Local surface treatment method using liquid |
JP2013108111A (en) * | 2011-11-18 | 2013-06-06 | Tokyo Electron Ltd | Method for treating substrate and template |
-
2014
- 2014-03-14 JP JP2014051115A patent/JP2015175015A/en active Pending
-
2015
- 2015-03-12 WO PCT/JP2015/057290 patent/WO2015137442A1/en active Application Filing
- 2015-03-13 TW TW104108212A patent/TW201542885A/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111613529A (en) * | 2020-05-27 | 2020-09-01 | 华天慧创科技(西安)有限公司 | Wafer packaging process |
Also Published As
Publication number | Publication date |
---|---|
WO2015137442A1 (en) | 2015-09-17 |
TW201542885A (en) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI453958B (en) | Methods of forming semiconductor elements using micro-abrasive particle stream | |
KR102272508B1 (en) | Anisotropic high resistance ionic current source | |
KR102563118B1 (en) | Convection Optimization for Mixed Feature Electroplating | |
US20230084072A1 (en) | Apparatus for an inert anode plating cell | |
JP5539511B2 (en) | Manufacturing method of semiconductor device | |
WO2015137442A1 (en) | Substrate treatment method and substrate treatment jig | |
JP2020136537A (en) | Substrate processing apparatus | |
US20130224951A1 (en) | Template and substrate processing method | |
TWI416649B (en) | Apparatus and methods for uniform metal plating | |
JP6198456B2 (en) | Substrate processing method and template | |
TWI699460B (en) | Electrolytic plating device and electrolytic plating method | |
WO2013073339A1 (en) | Treatment method and template for substrate | |
JP2015081362A (en) | Liquid treatment jig and method | |
WO2014084304A1 (en) | Manufacturing method and manufacturing device for semiconductor device | |
JP2002235188A (en) | Apparatus and method for treatment with liquid | |
JP2017038021A (en) | Substrate processing method and liquid supply substrate | |
JP2013138123A (en) | Semiconductor device manufacturing method and semiconductor device | |
US20150068911A1 (en) | Copper plating apparatus, copper plating method and method for manufacturing semiconductor device | |
JP2002060996A (en) | Plating device | |
JP2006144060A (en) | Electrolytic plating apparatus and electrolytic plating method | |
TW201338078A (en) | Substrate joining method and semiconductor device |