JP2015170668A - Electronic device and manufacturing method thereof - Google Patents

Electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP2015170668A
JP2015170668A JP2014043315A JP2014043315A JP2015170668A JP 2015170668 A JP2015170668 A JP 2015170668A JP 2014043315 A JP2014043315 A JP 2014043315A JP 2014043315 A JP2014043315 A JP 2014043315A JP 2015170668 A JP2015170668 A JP 2015170668A
Authority
JP
Japan
Prior art keywords
metal lid
solder
chips
chip
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014043315A
Other languages
Japanese (ja)
Other versions
JP6374675B2 (en
Inventor
康之 小田
Yasuyuki Oda
康之 小田
康剛 森
Yasutaka Mori
康剛 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2014043315A priority Critical patent/JP6374675B2/en
Publication of JP2015170668A publication Critical patent/JP2015170668A/en
Application granted granted Critical
Publication of JP6374675B2 publication Critical patent/JP6374675B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device whose height can be lowered, and to provide a manufacturing method of the electronic device.SOLUTION: An electronic device 100 includes: a mounting board 10; a SAW chip 12 mounted on the mounting board 10; and a sealing part 34 including a metal lid 32 located at least on the SAW chip and consisting of plating and solder 30 formed on the mounting board 10 so as to surround the SAW chip 12 in contact with the metal lid 32 to seal the SAW chip 12. Since the metal lid 32 located on the SAW chip 12 consists of plating, the thickness of the metal lid 32 can be thinned and the height of the electronic device 100 can be lowered.

Description

本発明は、電子デバイス及びその製造方法に関し、例えばデバイスチップが半田と金属リッドとを含む封止部で封止された電子デバイス及びその製造方法に関する。   The present invention relates to an electronic device and a manufacturing method thereof, for example, an electronic device in which a device chip is sealed with a sealing portion including solder and a metal lid, and a manufacturing method thereof.

近年、電子デバイスの小型化、低背化が要求されている。このような要求に対して、実装基板上にデバイスチップを実装し、デバイスチップを半田と金属リッドとを含む封止部で封止した電子デバイスが提案されている（例えば、特許文献１参照）。   In recent years, there has been a demand for downsizing and low-profile electronic devices. In response to such a requirement, an electronic device in which a device chip is mounted on a mounting substrate and the device chip is sealed with a sealing portion including solder and a metal lid has been proposed (for example, see Patent Document 1). .

特開２００９−２７２３５２号公報JP 2009-272352 A

デバイスチップが半田と金属リッドとを含む封止部で封止された電子デバイスは、例えば特許文献１のように、デバイスチップ上に金属リッドが配置される。したがって、電子デバイスの低背化のためには、金属リッドを薄くすることが望ましい。しかしながら、従来、金属リッドには圧延材を使用しているため、薄くすることに限界があった。   In an electronic device in which a device chip is sealed with a sealing portion including solder and a metal lid, a metal lid is disposed on the device chip as disclosed in Patent Document 1, for example. Therefore, it is desirable to make the metal lid thin in order to reduce the height of the electronic device. However, conventionally, since a rolled material is used for the metal lid, there is a limit to reducing the thickness.

本発明は、上記課題に鑑みなされたものであり、低背化が可能な電子デバイス及びその製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an electronic device that can be reduced in height and a manufacturing method thereof.

本発明は、実装基板と、前記実装基板上に実装されたデバイスチップと、前記デバイスチップ上に少なくとも位置するめっきからなる金属リッドと、前記デバイスチップを囲み且つ前記金属リッドに接して前記実装基板上に設けられた半田と、を含み、前記デバイスチップを封止する封止部と、を備えることを特徴とする電子デバイスである。本発明によれば、電子デバイスを低背化することができる。   The present invention provides a mounting substrate, a device chip mounted on the mounting substrate, a metal lid made of plating located at least on the device chip, and the mounting substrate surrounding the device chip and in contact with the metal lid An electronic device comprising: a solder provided on the device; and a sealing portion that seals the device chip. According to the present invention, the height of the electronic device can be reduced.

上記構成において、前記封止部に含まれる前記金属リッドは、前記デバイスチップ上から前記半田上に平坦形状で延在し、側面が前記半田の側面よりも前記デバイスチップ側に位置する構成とすることができる。   In the above configuration, the metal lid included in the sealing portion extends in a flat shape from the device chip onto the solder, and a side surface is positioned closer to the device chip than the side surface of the solder. be able to.

上記構成において、前記封止部に含まれる前記金属リッドは、前記デバイスチップ上に位置する部分に対して周辺部分が凹んだ形状をしている構成とすることができる。   The said structure WHEREIN: The said metal lid contained in the said sealing part can be set as the structure which has the shape where the peripheral part was dented with respect to the part located on the said device chip.

上記構成において、前記金属リッドの前記周辺部分にバリが発生していて、前記金属リッドの前記デバイスチップ上に位置する部分に対する前記周辺部分の凹み量は前記バリの高さよりも大きい構成とすることができる。   In the above configuration, burrs are generated in the peripheral portion of the metal lid, and the amount of dent in the peripheral portion with respect to the portion of the metal lid located on the device chip is larger than the height of the burrs. Can do.

上記構成において、前記封止部に含まれる前記半田は、前記デバイスチップの側面に接している構成とすることができる。   The said structure WHEREIN: The said solder contained in the said sealing part can be set as the structure which is in contact with the side surface of the said device chip.

上記構成において、前記デバイスチップは、弾性波デバイスチップである構成とすることができる。   In the above configuration, the device chip may be an acoustic wave device chip.

本発明は、母型の主面に金属リッドと半田とをめっき法で形成した後、前記金属リッドと前記半田とを一体で前記母型から剥がして、前記金属リッドと前記半田とが積層された積層体を形成する工程と、実装基板上にデバイスチップを実装する工程と、前記実装基板上に実装された前記デバイスチップ上に前記半田が前記デバイスチップ側に位置するように前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記デバイスチップ側に押圧して、前記金属リッドと前記半田とを含む封止部で前記デバイスチップを封止する工程と、を備えることを特徴とする電子デバイスの製造方法である。本発明によれば、電子デバイスを低背化することができる。   In the present invention, after forming a metal lid and solder on the main surface of the mother die by plating, the metal lid and the solder are integrally peeled off from the mother die, and the metal lid and the solder are laminated. Forming the stacked body, mounting the device chip on the mounting substrate, and stacking the stacked body so that the solder is positioned on the device chip side on the device chip mounted on the mounting substrate. After placing, pressing the metal lid toward the device chip in a state where the solder is melted, and sealing the device chip with a sealing portion including the metal lid and the solder. An electronic device manufacturing method characterized by the above. According to the present invention, the height of the electronic device can be reduced.

上記構成において、前記実装基板上に複数の前記デバイスチップを実装し、前記複数のデバイスチップ上に前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記複数のデバイスチップ側に押圧して、前記複数のデバイスチップを前記封止部で封止し、前記複数のデバイスチップを封止した後、前記複数のデバイスチップ間で前記封止部と前記実装基板とをダイシングによって切断して、前記複数のデバイスチップを個片化する工程を備える構成とすることができる。   In the above configuration, after mounting the plurality of device chips on the mounting substrate and disposing the stacked body on the plurality of device chips, the metal lid is placed on the side of the plurality of device chips in a state where the solder is melted. And sealing the plurality of device chips with the sealing portion, sealing the plurality of device chips, and then dicing the sealing portion and the mounting substrate between the plurality of device chips. It can be set as the structure provided with the process of cut | disconnecting and dividing the said several device chip into pieces.

上記構成において、前記半田上に互いに間隔を空けて複数の前記金属リッドが設けられた前記積層体を形成し、前記複数のデバイスチップ上に前記金属リッドが位置し、前記複数のデバイスチップ間に前記金属リッドのない部分が位置するように前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記複数のデバイスチップ側に押圧して、前記複数のデバイスチップを前記封止部で封止し、前記複数のデバイスチップ間であって、前記金属リッドのない部分で前記封止部と前記実装基板とを切断して、前記複数のデバイスチップを個片化する構成とすることができる。   In the above configuration, the laminate in which a plurality of the metal lids are provided on the solder at an interval is formed, the metal lids are positioned on the plurality of device chips, and the plurality of device chips are interposed between the plurality of device chips. After the laminated body is arranged so that the portion without the metal lid is located, the metal lid is pressed toward the plurality of device chips in a state where the solder is melted, and the plurality of device chips are sealed. The plurality of device chips are separated by cutting the sealing portion and the mounting substrate at a portion between the plurality of device chips and without the metal lid. be able to.

上記構成において、前記半田上に凸部と凹部とを有する前記金属リッドが設けられた前記積層体を形成し、前記複数のデバイスチップ上に前記金属リッドの前記凸部が位置し、前記複数のデバイスチップ間に前記金属リッドの前記凹部が位置するように前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記複数のデバイスチップ側に押圧して、前記複数のデバイスチップを前記封止部で封止し、前記複数のデバイスチップ間であって、前記金属リッドの前記凹部で前記封止部と前記実装基板とを切断して、前記複数のデバイスチップを個片化する構成とすることができる。   In the above configuration, the laminate in which the metal lid having a convex portion and a concave portion is provided on the solder is formed, and the convex portion of the metal lid is positioned on the plurality of device chips, After arranging the laminated body so that the concave portion of the metal lid is located between the device chips, the metal lid is pressed toward the plurality of device chips in a state where the solder is melted, and the plurality of device chips Is sealed between the plurality of device chips, and the plurality of device chips are separated into pieces by cutting the sealing portion and the mounting substrate at the recesses of the metal lid. It can be set as the structure to do.

本発明によれば、電子デバイスを低背化することができる。   According to the present invention, the height of the electronic device can be reduced.

図１は、実施例１に係る電子デバイスを示す断面図である。FIG. 1 is a cross-sectional view illustrating the electronic device according to the first embodiment. 図２（ａ）から図２（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その1）である。2A to 2C are cross-sectional views (part 1) illustrating the method for manufacturing the electronic device according to the first embodiment. 図３（ａ）及び図３（ｂ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その２）である。3A and 3B are cross-sectional views (part 2) illustrating the method for manufacturing the electronic device according to the first embodiment. 図４（ａ）から図４（ｄ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その３）である。4A to 4D are cross-sectional views (part 3) illustrating the method for manufacturing the electronic device according to the first embodiment. 図５（ａ）から図５（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その４）である。FIG. 5A to FIG. 5C are cross-sectional views (part 4) illustrating the method for manufacturing the electronic device according to the first embodiment. 図６は、バリを説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a burr. 図７は、実施例２に係る電子デバイスを示す断面図である。FIG. 7 is a cross-sectional view illustrating the electronic device according to the second embodiment. 図８（ａ）から図８（ｆ）は、実施例２に係る電子デバイスの製造方法を示す断面図（その１）である。FIG. 8A to FIG. 8F are cross-sectional views (part 1) illustrating the method for manufacturing the electronic device according to the second embodiment. 図９（ａ）から図９（ｃ）は、実施例２に係る電子デバイスの製造方法を示す断面図（その２）である。FIG. 9A to FIG. 9C are cross-sectional views (part 2) illustrating the method for manufacturing the electronic device according to the second embodiment. 図１０は、積層体を示す上面図である。FIG. 10 is a top view showing the laminate. 図１１は、実施例３に係る電子デバイスを示す断面図である。FIG. 11 is a cross-sectional view illustrating the electronic device according to the third embodiment. 図１２（ａ）から図１２（ｄ）は、実施例３に係る電子デバイスの製造方法を示す断面図（その１）である。12A to 12D are cross-sectional views (part 1) illustrating the method for manufacturing the electronic device according to the third embodiment. 図１３（ａ）から図１３（ｄ）は、実施例３に係る電子デバイスの製造方法を示す断面図（その２）である。FIG. 13A to FIG. 13D are cross-sectional views (part 2) illustrating the method for manufacturing the electronic device according to the third embodiment. 図１４は、実施例４に係る電子デバイスを示す断面図である。FIG. 14 is a cross-sectional view illustrating the electronic device according to the fourth embodiment. 図１５（ａ）から図１５（ｄ）は、実施例４に係る電子デバイスの製造方法を示す断面図（その１）である。FIG. 15A to FIG. 15D are cross-sectional views (part 1) illustrating the method for manufacturing the electronic device according to the fourth embodiment. 図１６（ａ）から図１６（ｄ）は、実施例４に係る電子デバイスの製造方法を示す断面図（その２）である。16A to 16D are cross-sectional views (part 2) illustrating the method for manufacturing the electronic device according to the fourth embodiment.

以下、図面を参照して、本発明の実施例について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１は、実施例１に係る電子デバイスを示す断面図である。図１のように、実施例１の電子デバイス１００は、セラミック等の絶縁体からなる実装基板１０の平坦上面に、弾性表面波（ＳＡＷ：Surface Acoustic Wave）チップ１２がバンプ１４によってフリップチップ実装されている。ＳＡＷチップ１２は、圧電基板１６と、圧電基板１６の実装基板１０と向かい合う側の面に設けられたＩＤＴ（Interdigital Transducer）１８と、を含む。圧電基板１６は、例えばタンタル酸リチウム又はニオブ酸リチウム等の圧電材料からなる。ＩＤＴ１８は、例えば銅（Ｃｕ）又はアルミニウム（Ａｌ）等の金属からなる。バンプ１４は、例えば金（Ａｕ）又は半田等の金属からなる。   FIG. 1 is a cross-sectional view illustrating the electronic device according to the first embodiment. As shown in FIG. 1, in the electronic device 100 according to the first embodiment, a surface acoustic wave (SAW) chip 12 is flip-chip mounted with bumps 14 on a flat upper surface of a mounting substrate 10 made of an insulator such as ceramic. ing. The SAW chip 12 includes a piezoelectric substrate 16 and an IDT (Interdigital Transducer) 18 provided on the surface of the piezoelectric substrate 16 facing the mounting substrate 10. The piezoelectric substrate 16 is made of a piezoelectric material such as lithium tantalate or lithium niobate. The IDT 18 is made of a metal such as copper (Cu) or aluminum (Al). The bump 14 is made of a metal such as gold (Au) or solder.

実装基板１０の上面とＳＡＷチップ１２との間に空隙２０が形成されている。ＩＤＴ１８は、振動が抑制されないように空隙２０に露出している。また、バンプ１４も空隙２０に露出している。ＳＡＷチップ１２の高さＨ１は、例えば１５０μｍ程度である。空隙２０の高さＨ２は、例えば１５μｍ程度である。   A gap 20 is formed between the upper surface of the mounting substrate 10 and the SAW chip 12. The IDT 18 is exposed in the gap 20 so that vibration is not suppressed. The bumps 14 are also exposed in the gap 20. The height H1 of the SAW chip 12 is, for example, about 150 μm. The height H2 of the gap 20 is, for example, about 15 μm.

実装基板１０は、内部に内部配線２２が設けられた多層配線基板である。内部配線２２によって、実装基板１０の上面に形成された接続端子２４と下面に形成された外部端子２６とが電気的に接続されている。バンプ１４は接続端子２４に接合されているため、ＳＡＷチップ１２は、外部端子２６に電気的に接続されている。内部配線２２、接続端子２４、及び外部端子２６は、例えば金（Ａｕ）等の金属からなる。   The mounting board 10 is a multilayer wiring board in which internal wirings 22 are provided. A connection terminal 24 formed on the upper surface of the mounting substrate 10 and an external terminal 26 formed on the lower surface are electrically connected by the internal wiring 22. Since the bumps 14 are bonded to the connection terminals 24, the SAW chip 12 is electrically connected to the external terminals 26. The internal wiring 22, the connection terminal 24, and the external terminal 26 are made of metal such as gold (Au), for example.

実装基板１０の上面であって、ＳＡＷチップ１２の外側に、金属パターン２８が設けられている。金属パターン２８は、ＳＡＷチップ１２を囲んで設けられている。金属パターン２８の上面に接合すると共にＳＡＷチップ１２の側面に接合し、ＳＡＷチップ１２を囲んで設けられた半田３０と、ＳＡＷチップ１２上から半田３０上に延在して設けられた平坦形状をしためっきからなる金属リッド３２と、を含む封止部３４によって、ＳＡＷチップ１２は封止されている。半田３０は、ＳＡＷチップ１２の側面の少なくとも上端に接合している。半田３０と金属リッド３２とは互いに接していて、半田３０の側面と金属リッド３２の側面とは同一面を形成している。金属リッド３２は例えばＳＡＷチップ１２の上面に接していて、金属リッド３２とＳＡＷチップ１２との間には空隙は形成されていない。なお、図１では、金属パターン２８は、外部端子２６に電気的に接続されていないが、グランドに接続される外部端子２６に内部配線２２を介して電気的に接続されていてもよい。これにより、封止部３４をグランド電位とすることができ、電気特性の向上を図ることができる。封止部３４を覆って、例えばニッケル（Ｎｉ）めっき膜等の金属膜３６が設けられている。   A metal pattern 28 is provided on the upper surface of the mounting substrate 10 and outside the SAW chip 12. The metal pattern 28 is provided so as to surround the SAW chip 12. The solder 30 is bonded to the upper surface of the metal pattern 28 and bonded to the side surface of the SAW chip 12, and the flat shape is provided extending from the SAW chip 12 to the solder 30. The SAW chip 12 is sealed by a sealing portion 34 including a metal lid 32 made of plated metal. The solder 30 is bonded to at least the upper end of the side surface of the SAW chip 12. The solder 30 and the metal lid 32 are in contact with each other, and the side surface of the solder 30 and the side surface of the metal lid 32 form the same surface. For example, the metal lid 32 is in contact with the upper surface of the SAW chip 12, and no gap is formed between the metal lid 32 and the SAW chip 12. In FIG. 1, the metal pattern 28 is not electrically connected to the external terminal 26, but may be electrically connected to the external terminal 26 connected to the ground via the internal wiring 22. Thereby, the sealing part 34 can be made into a ground potential, and the improvement of an electrical property can be aimed at. A metal film 36 such as a nickel (Ni) plating film is provided so as to cover the sealing portion 34.

金属リッド３２は、例えばニッケル（Ｎｉ）−鉄（Ｆｅ）合金めっきからなる。半田３０は、例えば錫−銀半田（ＳｎＡｇ半田）である。金属パターン２８は、半田に対して濡れ性の良好な金属からなる場合が好ましく、例えば金（Ａｕ）からなる場合が好ましい。ＳＡＷチップ１２の側面と半田３０の側面との間隔Ｌは、例えば１３０μｍ程度である。金属リッド３２の厚さＴは、例えば１μｍ〜１５μｍ程度であるが、製造工程におけるダイシングでの捲れを抑制する点から、１０μｍ〜１５μｍ程度である場合が好ましい。   The metal lid 32 is made of, for example, nickel (Ni) -iron (Fe) alloy plating. The solder 30 is, for example, tin-silver solder (SnAg solder). The metal pattern 28 is preferably made of a metal having good wettability with respect to solder, and for example, is preferably made of gold (Au). The distance L between the side surface of the SAW chip 12 and the side surface of the solder 30 is, for example, about 130 μm. Although the thickness T of the metal lid 32 is, for example, about 1 μm to 15 μm, it is preferably about 10 μm to 15 μm from the viewpoint of suppressing wrinkling due to dicing in the manufacturing process.

次に、実施例１に係る電子デバイスの製造方法について説明する。図２（ａ）から図５（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。図２（ａ）のように、第１の洗浄層４２内の例えば塩酸水溶液、硫酸水溶液、硝酸水溶液等からなる洗浄液４０に、例えばステンレス鋼（ＳＵＳ）等の金属板からなる母型４４を浸して、母型４４を洗浄する。母型４４の洗浄は、例えば母型４４の中心を軸に回転させて行う。これにより、母型４４に付着していた脂分等を取り除く。母型４４は、例えば円板形状をしていて、直径は２０ｃｍ〜６０ｃｍ程度であり、厚さは１ｍｍ程度である。   Next, a method for manufacturing an electronic device according to the first embodiment will be described. FIG. 2A to FIG. 5C are cross-sectional views illustrating the method for manufacturing the electronic device according to the first embodiment. As shown in FIG. 2A, a matrix 44 made of a metal plate such as stainless steel (SUS) is immersed in a cleaning solution 40 made of, for example, an aqueous hydrochloric acid solution, an aqueous sulfuric acid solution, or an aqueous nitric acid solution in the first cleaning layer 42. Then, the mother die 44 is cleaned. The mother die 44 is cleaned by rotating the center of the mother die 44 around the axis, for example. As a result, the fat or the like adhering to the matrix 44 is removed. The mother die 44 has, for example, a disk shape, a diameter of about 20 cm to 60 cm, and a thickness of about 1 mm.

図２（ｂ）のように、母型４４の洗浄が終了した後、母型４４を第１のめっき槽４６内に移す。第１のめっき槽４６内は、金属リッド３２の形成に使用する第１のめっき液４８で満たされている。金属リッド３２がＮｉ−Ｆｅ合金めっきからなる場合、第１のめっき液４８は、例えば硫酸ニッケルと塩化ニッケルと硫酸第一鉄とを含む混合液である。例えばＮｉ、Ｆｅ、又はＮｉ−Ｆｅからなる陽極５０と陰極としての母型４４との間に電圧を印加して、母型４４の平坦主面に、例えばＮｉ−Ｆｅ合金めっきからなる金属リッド３２を形成する。   As shown in FIG. 2B, after the cleaning of the mother die 44 is completed, the mother die 44 is moved into the first plating tank 46. The inside of the first plating tank 46 is filled with a first plating solution 48 used for forming the metal lid 32. When the metal lid 32 is made of Ni—Fe alloy plating, the first plating solution 48 is a mixed solution containing, for example, nickel sulfate, nickel chloride, and ferrous sulfate. For example, a voltage is applied between the anode 50 made of Ni, Fe, or Ni—Fe and the mother die 44 as a cathode, and the metal lid 32 made of, for example, Ni—Fe alloy plating is applied to the flat main surface of the mother die 44. Form.

図２（ｃ）のように、金属リッド３２の形成が終了した後、母型４４を第２のめっき槽５２内に移す。第２のめっき槽５２内は、半田３０の形成に使用する第２のめっき液５４で満たされている。半田３０がＳｎＡｇ半田からなる場合、第２のめっき液５４は、例えばＳｎＡｇめっき液である。例えばＳｎからなる陽極５６と陰極としての母型４４との間に電圧を印加して、金属リッド３２の平坦主面に、例えばＳｎＡｇ半田からなる半田３０を形成する。   As shown in FIG. 2C, after the formation of the metal lid 32 is completed, the mother die 44 is moved into the second plating tank 52. The inside of the second plating tank 52 is filled with a second plating solution 54 used for forming the solder 30. When the solder 30 is made of SnAg solder, the second plating solution 54 is, for example, a SnAg plating solution. For example, a voltage is applied between the anode 56 made of Sn and the mother die 44 as a cathode, and the solder 30 made of, for example, SnAg solder is formed on the flat main surface of the metal lid 32.

図３（ａ）のように、半田３０の形成が終了した後、母型４４を第２の洗浄槽６０内に移す。第２の洗浄槽６０内は、純水６２で満たされている。母型４４とその主面に形成された金属リッド３２及び半田３０とを、純水６２で洗浄し、その後、乾燥させる。   As shown in FIG. 3A, after the formation of the solder 30 is completed, the mother die 44 is moved into the second cleaning tank 60. The inside of the second cleaning tank 60 is filled with pure water 62. The mother die 44 and the metal lid 32 and the solder 30 formed on the main surface thereof are washed with pure water 62 and then dried.

図３（ｂ）のように、母型４４から金属リッド３２と半田３０とを一体で剥がして、半田３０と金属リッド３２とが積層された積層体５８を得る。この場合において、母型４４がステンレス鋼からなり、金属リッド３２がＮｉ−Ｆｅ合金めっきからなる場合は、母型４４と金属リッド３２との密着性があまりよくないため、金属リッド３２を母型４４から容易に剥がすことができる。このように、母型４４には、金属リッド３２に対して密着性のあまり良くない金属材料を用いることが望ましい。また、金属リッド３２は、半田３０よりも高い融点を有する。その後、積層体５８を、例えば型で抜いて或いはダイシングによる切断によって、所望の大きさにする。   As shown in FIG. 3B, the metal lid 32 and the solder 30 are integrally peeled off from the mother die 44 to obtain a laminated body 58 in which the solder 30 and the metal lid 32 are laminated. In this case, when the mother die 44 is made of stainless steel and the metal lid 32 is made of Ni—Fe alloy plating, the adhesion between the mother die 44 and the metal lid 32 is not so good. 44 can be easily peeled off. Thus, it is desirable to use a metal material that does not have very good adhesion to the metal lid 32 for the matrix 44. The metal lid 32 has a higher melting point than the solder 30. Thereafter, the stacked body 58 is formed into a desired size by, for example, cutting with a mold or cutting by dicing.

図２（ａ）から図３（ｂ）で説明したように、積層体５８は、母型４４の主面に金属リッド３２と半田３０とを電解めっき法で形成し、母型４４から金属リッド３２と半田３０と一体で剥がすことで得られる。即ち、積層体５８は、電鋳によって形成される。   As described with reference to FIGS. 2A to 3B, the laminate 58 is formed by forming the metal lid 32 and the solder 30 on the main surface of the mother die 44 by an electrolytic plating method. It can be obtained by peeling off 32 and solder 30 together. That is, the laminate 58 is formed by electroforming.

図４（ａ）のように、予め準備しておいた、内部配線２２、接続端子２４、外部端子２６、及び金属パターン２８が形成された実装基板１０の平坦上面に、複数のＳＡＷチップ１２をバンプ１４によってフリップチップ実装する。実装基板１０の上面とＳＡＷチップ１２との間には空隙２０が形成される。   As shown in FIG. 4A, a plurality of SAW chips 12 are prepared on the flat upper surface of the mounting substrate 10 on which the internal wiring 22, the connection terminal 24, the external terminal 26, and the metal pattern 28 are prepared. Flip chip mounting is performed by the bumps 14. A gap 20 is formed between the upper surface of the mounting substrate 10 and the SAW chip 12.

図４（ｂ）のように、複数のＳＡＷチップ１２上に、図２（ａ）から図３（ｂ）で形成した積層体５８を、半田３０がＳＡＷチップ１２側となるように配置する。図４（ｃ）のように、積層体５８を加熱して半田３０が溶融した状態とし、この状態で金属リッド３２をＳＡＷチップ１２側に押圧する。これにより、複数のＳＡＷチップ１２間の間隙に半田３０が充填される。半田３０は、実装基板１０上に形成された金属パターン２８上を濡れ広がった後に固化して、ＳＡＷチップ１２の側面と金属パターン２８の上面とに接合する。また、複数のＳＡＷチップ１２上から半田３０上にかけて金属リッド３２が配置される。金属リッド３２は、例えばＳＡＷチップ１２の上面に接しているが、金属リッド３２とＳＡＷチップ１２との間に半田３０が残存していてもよい。これにより、複数のＳＡＷチップ１２は、半田３０と金属リッド３２とを含む封止部３４によって、空隙２０を保ったまま封止される。複数のＳＡＷチップ１２を封止部３４で封止した後、複数のＳＡＷチップ１２それぞれを識別するための番号や記号等を封止部３４の上面に捺印してもよい。   As shown in FIG. 4B, the stacked body 58 formed in FIGS. 2A to 3B is arranged on the plurality of SAW chips 12 so that the solder 30 is on the SAW chip 12 side. As shown in FIG. 4C, the laminated body 58 is heated to bring the solder 30 into a molten state, and the metal lid 32 is pressed toward the SAW chip 12 in this state. As a result, the solder 30 is filled in the gaps between the plurality of SAW chips 12. The solder 30 wets and spreads on the metal pattern 28 formed on the mounting substrate 10 and then solidifies and joins the side surface of the SAW chip 12 and the upper surface of the metal pattern 28. Further, a metal lid 32 is disposed from the plurality of SAW chips 12 to the solder 30. For example, the metal lid 32 is in contact with the upper surface of the SAW chip 12, but the solder 30 may remain between the metal lid 32 and the SAW chip 12. Thus, the plurality of SAW chips 12 are sealed with the gap 20 maintained by the sealing portion 34 including the solder 30 and the metal lid 32. After the plurality of SAW chips 12 are sealed by the sealing portion 34, numbers, symbols, and the like for identifying each of the plurality of SAW chips 12 may be stamped on the upper surface of the sealing portion 34.

図４（ｄ）のように、実装基板１０の下面に設けられた外部端子２６を保護するために、実装基板１０の下面にレジスト膜６４を形成する。レジスト膜６４の下面に、後述するダイシングのためのダイシングテープ６６を貼り付ける。   As shown in FIG. 4D, a resist film 64 is formed on the lower surface of the mounting substrate 10 in order to protect the external terminals 26 provided on the lower surface of the mounting substrate 10. A dicing tape 66 for dicing described later is attached to the lower surface of the resist film 64.

図５（ａ）のように、複数のＳＡＷチップ１２間で、封止部３４、実装基板１０、及びレジスト膜６４を、ダイシングブレード６８を用いたダイシングによって切断し、複数のＳＡＷチップ１２を個片化して、複数のデバイス７０とする。複数のＳＡＷチップ１２を確実に個片化するために、ダイシングテープ６６の一部まで切断することが好ましい。   As shown in FIG. 5A, the sealing portion 34, the mounting substrate 10, and the resist film 64 are cut between the plurality of SAW chips 12 by dicing using a dicing blade 68. This is divided into a plurality of devices 70. In order to surely divide the plurality of SAW chips 12, it is preferable to cut up to a part of the dicing tape 66.

図５（ｂ）のように、ダイシングテープ６６を除去した後、複数のデバイス７０それぞれをバレル（不図示）に入れた後、バレルをめっき槽７２に投入してバレルめっきを施す。これにより、封止部３４を覆う金属膜３６が形成される。図５（ｃ）のように、レジスト膜６４を除去することで、実施例１の電子デバイス１００を形成することができる。   As shown in FIG. 5B, after the dicing tape 66 is removed, each of the plurality of devices 70 is put into a barrel (not shown), and then the barrel is put into a plating tank 72 to perform barrel plating. Thereby, a metal film 36 covering the sealing portion 34 is formed. As shown in FIG. 5C, by removing the resist film 64, the electronic device 100 of Example 1 can be formed.

実施例１によれば、図１のように、ＳＡＷチップ１２を封止する封止部３４は、ＳＡＷチップ１２上に少なくとも位置するめっきからなる金属リッド３２と、ＳＡＷチップ１２を囲み且つ金属リッド３２に接して実装基板１０上に設けられた半田３０と、を含む。金属リッド３２がめっきからなるため、例えば金属リッドが圧延材からなる場合に比べて、金属リッド３２の厚さを薄くすることができる。例えば、金属リッドが圧延材からなる場合では、金属リッドの厚さを２０μｍ程度よりも薄くすることは難しかったが、めっきからなる金属リッド３２では、１μｍ以上の任意の厚さにすることができる。このように、金属リッド３２の厚さを薄くできるため、電子デバイス１００を低背化することができる。また、金属リッド３２がめっきからなる場合は、めっき条件によって、金属リッド３２の物性（例えば線熱膨張係数）を容易に制御することができる。   According to the first embodiment, as shown in FIG. 1, the sealing portion 34 for sealing the SAW chip 12 includes a metal lid 32 made of plating at least positioned on the SAW chip 12, and surrounds the SAW chip 12 and has a metal lid. And solder 30 provided on the mounting substrate 10 in contact with the mounting board 10. Since the metal lid 32 is made of plating, for example, the thickness of the metal lid 32 can be made thinner than when the metal lid is made of a rolled material. For example, when the metal lid is made of a rolled material, it has been difficult to reduce the thickness of the metal lid to be less than about 20 μm, but the metal lid 32 made of plating can have an arbitrary thickness of 1 μm or more. . Thus, since the thickness of the metal lid 32 can be reduced, the height of the electronic device 100 can be reduced. Further, when the metal lid 32 is made of plating, the physical properties (for example, linear thermal expansion coefficient) of the metal lid 32 can be easily controlled depending on the plating conditions.

実施例１の電子デバイス１００は、図２（ａ）から図５（ｃ）で説明したように、以下の製造工程を含んで形成することができる。母型４４の主面に金属リッド３２と半田３０とをめっき法で形成した後、金属リッド３２と半田３０とを一体で母型４４から剥がして、金属リッド３２と半田３０とが積層された積層体５８を形成する（図２（ａ）から図３（ｂ））。実装基板１０上にＳＡＷチップ１２を実装する（図４（ａ））。実装基板１０上に実装されたＳＡＷチップ１２上に半田３０がＳＡＷチップ１２側に位置するように積層体５８を配置した後、半田３０が溶融した状態で金属リッド３２をＳＡＷチップ１２側に押圧して、金属リッド３２と半田３０とを含む封止部３４でＳＡＷチップ１２を封止する（図４（ｂ）及び図４（ｃ））。この製造方法によれば、ＳＡＷチップ１２上に位置する金属リッド３２がめっきからなるため、電子デバイス１００を低背化することができる。また、金属リッド３２と半田３０とをめっき法で形成するため、めっきを連続して行うことが可能となり、製造工程を簡便にすることができる。   As described with reference to FIGS. 2A to 5C, the electronic device 100 according to the first embodiment can be formed including the following manufacturing steps. After the metal lid 32 and the solder 30 were formed on the main surface of the mother die 44 by a plating method, the metal lid 32 and the solder 30 were peeled together from the mother die 44, and the metal lid 32 and the solder 30 were laminated. A stacked body 58 is formed (FIGS. 2A to 3B). The SAW chip 12 is mounted on the mounting substrate 10 (FIG. 4A). After the laminated body 58 is disposed on the SAW chip 12 mounted on the mounting substrate 10 so that the solder 30 is positioned on the SAW chip 12 side, the metal lid 32 is pressed toward the SAW chip 12 in a state where the solder 30 is melted. Then, the SAW chip 12 is sealed with the sealing portion 34 including the metal lid 32 and the solder 30 (FIGS. 4B and 4C). According to this manufacturing method, since the metal lid 32 located on the SAW chip 12 is made of plating, the electronic device 100 can be reduced in height. Further, since the metal lid 32 and the solder 30 are formed by a plating method, it is possible to continuously perform plating, and the manufacturing process can be simplified.

実施例１の電子デバイス１００は、製造効率の観点から、多面取りプロセスによって製造することが好ましい。即ち、図４（ａ）のように、実装基板１０上に複数のＳＡＷチップ１２を実装する。図４（ｂ）及び図４（ｃ）のように、複数のＳＡＷチップ１２上に積層体５８を配置した後、半田３０が溶融した状態で金属リッド３２を複数のＳＡＷチップ１２側に押圧して、複数のＳＡＷチップ１２を封止部３４で封止する。そして、図５（ａ）のように、複数のＳＡＷチップ１２間で封止部３４と実装基板１０とをダイシングによって切断して、複数のＳＡＷチップ１２を個片化することが好ましい。しかしながら、この場合、封止部３４をダイシングによって切断することで、金属リッド３２の上面にバリが発生する。   The electronic device 100 according to the first embodiment is preferably manufactured by a multi-chamfer process from the viewpoint of manufacturing efficiency. That is, as shown in FIG. 4A, a plurality of SAW chips 12 are mounted on the mounting substrate 10. As shown in FIGS. 4B and 4C, after the laminated body 58 is disposed on the plurality of SAW chips 12, the metal lid 32 is pressed toward the plurality of SAW chips 12 in a state where the solder 30 is melted. Then, the plurality of SAW chips 12 are sealed with the sealing portion 34. Then, as shown in FIG. 5A, it is preferable to cut the sealing portion 34 and the mounting substrate 10 between the plurality of SAW chips 12 by dicing so that the plurality of SAW chips 12 are singulated. However, in this case, burrs are generated on the upper surface of the metal lid 32 by cutting the sealing portion 34 by dicing.

図６は、バリを説明するための断面図である。図６のように、封止部３４をダイシングによって切断することで、金属リッド３２の上面内の周辺部分（ダイシングの切断面）にバリ７４が発生する。バリ７４は、電子デバイスの低背化の妨げとなるため、小さいほうが好ましい。従来では、金属リッドを圧延によって形成していたため、金属リッドには比較的柔らかい（硬度が小さい）金属、例えばコバールが用いられていた。金属材料の硬度と伸びとは一般的に反比例の関係にあるため、従来の金属リッドでは大きなバリが発生していた。一方、実施例１では、金属リッド３２がめっきからなるため、比較的硬い（硬度が大きい）金属、例えばＮｉ−Ｆｅ合金を用いることができる。このため、金属リッド３２の上面に発生するバリを小さくすることができる。例えば、厚さ２０μｍ程度のコバールからなる金属リッドを用いた場合では２０μｍ〜３０μｍ程度の高さのバリが発生していたのに対し、厚さ１０μｍ〜１５μｍ程度のＮｉ−Ｆｅ合金めっきからなる金属リッド３２を用いた実施例１では、バリの高さを５μｍ程度に抑えることができた。このように、実施例１では、金属リッド３２をめっき法で形成するため、金属リッド３２を硬度の高い材料（例えば、コバールよりも硬度が高い材料）で形成することができ、その結果、金属リッド３２の上面に発生するバリ７４が小さくなり、電子デバイス１００を低背化することができる。   FIG. 6 is a cross-sectional view for explaining a burr. As shown in FIG. 6, by cutting the sealing portion 34 by dicing, burrs 74 are generated in a peripheral portion (dicing cut surface) in the upper surface of the metal lid 32. Since the burr 74 hinders a reduction in the height of the electronic device, a smaller one is preferable. Conventionally, since the metal lid is formed by rolling, a relatively soft metal (for example, Kovar), such as Kovar, has been used for the metal lid. Since the hardness and elongation of the metal material are generally in an inversely proportional relationship, a large burr has occurred in the conventional metal lid. On the other hand, in Example 1, since the metal lid 32 is made of plating, a relatively hard metal (for example, a Ni—Fe alloy) can be used. For this reason, the burr | flash which generate | occur | produces on the upper surface of the metal lid 32 can be made small. For example, when a metal lid made of Kovar having a thickness of about 20 μm was used, a burr having a height of about 20 μm to 30 μm was generated, whereas a metal made of Ni—Fe alloy plating having a thickness of about 10 μm to 15 μm. In Example 1 using the lid 32, the height of the burr could be suppressed to about 5 μm. Thus, in Example 1, since the metal lid 32 is formed by a plating method, the metal lid 32 can be formed of a material having a high hardness (for example, a material having a hardness higher than that of Kovar). The burr 74 generated on the upper surface of the lid 32 is reduced, and the height of the electronic device 100 can be reduced.

図７は、実施例２に係る電子デバイスを示す断面図である。図７のように、実施例２の電子デバイス２００では、ＳＡＷチップ１２は、半田３０ａとめっきからなる金属リッド３２ａとを含む封止部３４ａによって封止されている。半田３０ａは、金属パターン２８の上面とＳＡＷチップ１２の側面とに接合し、ＳＡＷチップ１２を囲んで設けられている。金属リッド３２ａは、ＳＡＷチップ１２上から半田３０ａ上に平坦形状で延在し、側面７６が半田３０ａの側面７８よりもＳＡＷチップ１２側に位置して設けられている。金属リッド３２ａは、めっきからなるために様々な形状にすることが容易にできる。したがって、金属リッド３２ａの側面７６が半田３０ａの側面７８よりもＳＡＷチップ１２側に位置する構造を容易に形成することができる。半田３０ａと金属リッド３２ａとは互いに接しており、金属リッド３２ａの上面と半田３０ａのうち金属リッド３２ａよりも外側に位置する部分の上面とは、例えば同一面を形成している。ＳＡＷチップ１２の側面と半田３０ａの側面７８との間隔Ｌ１は、例えば１３０μｍ程度である。金属リッド３２ａの側面７６と半田３０ａの側面７８との間隔Ｌ２は、例えば５０μｍ程度である。その他の構成は、実施例１の図１と同じであるため説明を省略する。   FIG. 7 is a cross-sectional view illustrating the electronic device according to the second embodiment. As shown in FIG. 7, in the electronic device 200 of the second embodiment, the SAW chip 12 is sealed by a sealing portion 34a including a solder 30a and a metal lid 32a made of plating. The solder 30 a is bonded to the upper surface of the metal pattern 28 and the side surface of the SAW chip 12 and is provided so as to surround the SAW chip 12. The metal lid 32a extends in a flat shape from the SAW chip 12 onto the solder 30a, and the side surface 76 is provided on the SAW chip 12 side with respect to the side surface 78 of the solder 30a. Since the metal lid 32a is made of plating, it can be easily formed in various shapes. Therefore, a structure in which the side surface 76 of the metal lid 32a is located closer to the SAW chip 12 than the side surface 78 of the solder 30a can be easily formed. The solder 30a and the metal lid 32a are in contact with each other, and the upper surface of the metal lid 32a and the upper surface of the portion of the solder 30a located outside the metal lid 32a form, for example, the same surface. An interval L1 between the side surface of the SAW chip 12 and the side surface 78 of the solder 30a is, for example, about 130 μm. The distance L2 between the side surface 76 of the metal lid 32a and the side surface 78 of the solder 30a is, for example, about 50 μm. Other configurations are the same as those of the first embodiment shown in FIG.

次に、実施例２に係る電子デバイスの製造方法について説明する。図８（ａ）から図９（ｃ）は、実施例２に係る電子デバイスの製造方法を示す断面図である。図８（ａ）のように、母型４４を準備し、実施例１の図２（ａ）で説明した洗浄方法によって、母型４４を洗浄する。   Next, a method for manufacturing an electronic device according to the second embodiment will be described. FIG. 8A to FIG. 9C are cross-sectional views illustrating a method for manufacturing an electronic device according to the second embodiment. As shown in FIG. 8A, the mother die 44 is prepared, and the mother die 44 is cleaned by the cleaning method described in FIG. 2A of the first embodiment.

図８（ｂ）のように、母型４４の平坦主面に、縦・横に延在した格子状のレジストパターン８０を形成する。レジストパターン８０の厚さは、例えば１５μｍ以上であり、金属リッド３２ａの厚さ以上であることが好ましい。図８（ｃ）のように、母型４４のレジストパターン８０が形成された主面に、実施例１の図２（ｂ）で説明しためっき方法によって、複数の金属リッド３２ａを形成する。複数の金属リッド３２ａは、格子状のレジストパターン８０間に、互いに間隔を空けて形成される。   As shown in FIG. 8B, a lattice-like resist pattern 80 extending vertically and horizontally is formed on the flat main surface of the mother die 44. The thickness of the resist pattern 80 is, for example, not less than 15 μm, and preferably not less than the thickness of the metal lid 32a. As shown in FIG. 8C, a plurality of metal lids 32a are formed on the main surface on which the resist pattern 80 of the mother die 44 is formed by the plating method described in FIG. The plurality of metal lids 32a are formed between the lattice-like resist patterns 80 at intervals.

図８（ｄ）のように、レジストパターン８０を除去する。図８（ｅ）のように、母型４４の金属リッド３２ａが形成された主面に、実施例１の図２（ｃ）で説明しためっき方法によって、半田３０ａを形成する。半田３０ａは、レジストパターン８０が除去された領域、即ち複数の金属リッド３２ａ間の領域に埋め込まれ、金属リッド３２ａを覆って形成される。   As shown in FIG. 8D, the resist pattern 80 is removed. As shown in FIG. 8E, the solder 30a is formed on the main surface of the mother die 44 on which the metal lid 32a is formed by the plating method described in FIG. The solder 30a is embedded in a region where the resist pattern 80 is removed, that is, a region between the plurality of metal lids 32a, and is formed to cover the metal lid 32a.

半田３０ａを形成した後、実施例１の図３（ａ）で説明した洗浄方法によって、母型４４等を洗浄する。その後、図８（ｆ）のように、母型４４から金属リッド３２ａと半田３０ａとを一体で剥がして積層体５８ａを得る。これにより、半田３０ａ上に互いに間隔を空けて複数の金属リッド３２ａが設けられた構造の積層体５８ａが得られる。複数の金属リッド３２ａは半田３０ａの上面に形成された凹凸の凹部に埋め込まれていて、複数の金属リッド３２ａの上面と半田３０ａの凸部の上面とは同一面を形成している。この後、積層体５８ａを所望の大きさにカットする。図１０は、積層体５８ａを示す上面図である。図１０のように、積層体５８ａは、半田３０ａ上に互いに間隔を空けてアレイ状に配置された複数の金属リッド３２ａが設けられた構造をしている。金属リッド３２ａの幅Ｗは、例えば１．５ｍｍ程度であり、複数の金属リッド３２ａ間の間隔Ｌは、例えば２５０μｍ程度である。   After the solder 30a is formed, the mother die 44 and the like are cleaned by the cleaning method described with reference to FIG. Thereafter, as shown in FIG. 8F, the metal lid 32a and the solder 30a are integrally peeled off from the mother die 44 to obtain a laminated body 58a. As a result, a laminate 58a having a structure in which a plurality of metal lids 32a are provided on the solder 30a at intervals is obtained. The plurality of metal lids 32a are embedded in the concave and convex portions formed on the upper surface of the solder 30a, and the upper surface of the plurality of metal lids 32a and the upper surface of the convex portion of the solder 30a form the same surface. Thereafter, the stacked body 58a is cut into a desired size. FIG. 10 is a top view showing the stacked body 58a. As shown in FIG. 10, the laminated body 58a has a structure in which a plurality of metal lids 32a arranged in an array at intervals are provided on the solder 30a. The width W of the metal lid 32a is, for example, about 1.5 mm, and the interval L between the plurality of metal lids 32a is, for example, about 250 μm.

図９（ａ）のように、実装基板１０の平坦上面に複数のＳＡＷチップ１２を実装した後、複数のＳＡＷチップ１２上に、図８（ａ）から図８（ｆ）で形成した積層体５８ａを配置する。この際、金属リッド３２ａが複数のＳＡＷチップ１２上に位置し、複数のＳＡＷチップ１２間に金属リッド３２ａのない部分８２が位置するように、積層体５８ａを配置する。図９（ｂ）のように、積層体５８ａを加熱して半田３０ａが溶融した状態とし、この状態で金属リッド３２ａを複数のＳＡＷチップ１２側に押圧して、複数のＳＡＷチップ１２を半田３０ａと金属リッド３２ａとを含む封止部３４ａで封止する。   As shown in FIG. 9A, the plurality of SAW chips 12 are mounted on the flat upper surface of the mounting substrate 10, and then the stacked body formed on the plurality of SAW chips 12 in FIGS. 8A to 8F. 58a is arranged. At this time, the stacked body 58a is arranged so that the metal lids 32a are positioned on the plurality of SAW chips 12 and the portions 82 without the metal lids 32a are positioned between the plurality of SAW chips 12. As shown in FIG. 9B, the laminated body 58a is heated to bring the solder 30a into a molten state, and in this state, the metal lid 32a is pressed toward the plurality of SAW chips 12 so that the plurality of SAW chips 12 are soldered to the solder 30a. And a metal lid 32a.

図９（ｃ）のように、実装基板１０の下面に外部端子２６を保護するためのレジスト膜６４を形成する。レジスト膜６４の下面にダイシングテープ６６を貼り付ける。その後、複数のＳＡＷチップ１２間であって、金属リッド３２ａのない部分８２で、封止部３４ａ、実装基板１０、及びレジスト膜６４を、ダイシングブレード６８を用いたダイシングによって切断して、複数のＳＡＷチップ１２を個片化する。その後、実施例１の図５（ｂ）及び図５（ｃ）で説明した工程を行うことで、実施例２の電子デバイス２００を形成することができる。   As shown in FIG. 9C, a resist film 64 for protecting the external terminals 26 is formed on the lower surface of the mounting substrate 10. A dicing tape 66 is attached to the lower surface of the resist film 64. Thereafter, the sealing portion 34a, the mounting substrate 10, and the resist film 64 are cut by dicing using a dicing blade 68 at a portion 82 between the plurality of SAW chips 12 and without the metal lid 32a. The SAW chip 12 is singulated. Then, the electronic device 200 of Example 2 can be formed by performing the process demonstrated in FIG.5 (b) and FIG.5 (c) of Example 1. FIG.

実施例２によれば、図７のように、封止部３４ａに含まれる金属リッド３２ａは、ＳＡＷチップ１２上から半田３０ａ上に平坦形状で延在し、側面７６が半田３０ａの側面７８よりもＳＡＷチップ１２側に位置している。実施例１では、図６で説明したように、金属リッド３２の上面内の周辺部分（ダイシングの切断面）にバリ７４が発生する。しかしながら、実施例２では、金属リッド３２ａの側面７６が半田３０ａの側面７８よりもＳＡＷチップ１２側に位置しているため、ダイシングの切断領域に金属リッド３２ａが存在しない。このため、ダイシングによる切断でのバリの発生を抑制でき、電子デバイス２００を低背化することができる。   According to the second embodiment, as shown in FIG. 7, the metal lid 32a included in the sealing portion 34a extends in a flat shape from the SAW chip 12 onto the solder 30a, and the side surface 76 is longer than the side surface 78 of the solder 30a. Is also located on the SAW chip 12 side. In the first embodiment, as described with reference to FIG. 6, burrs 74 are generated in a peripheral portion (dicing cut surface) in the upper surface of the metal lid 32. However, in the second embodiment, since the side surface 76 of the metal lid 32a is located closer to the SAW chip 12 than the side surface 78 of the solder 30a, the metal lid 32a does not exist in the dicing cutting region. For this reason, generation | occurrence | production of the burr | flash by the cutting | disconnection by dicing can be suppressed, and the electronic device 200 can be made low-profile.

実施例２の電子デバイス２００は、図８（ａ）から図９（ｃ）で説明したように、以下の製造工程を含んで形成することができる。半田３０ａ上に互いに間隔を空けて複数の金属リッド３２ａが設けられた積層体５８ａを形成する（図８（ｆ）及び図１０）。複数のＳＡＷチップ１２上に金属リッド３２ａが位置し、複数のＳＡＷチップ１２間に金属リッド３２ａのない部分８２が位置するように積層体５８ａを配置した後、半田３０ａが溶融した状態で金属リッド３２ａをＳＡＷチップ１２側に押圧して、複数のＳＡＷチップ１２を半田３０ａと金属リッド３２ａとを含む封止部３４ａで封止する（図９（ａ）及び図９（ｂ））。複数のＳＡＷチップ１２間であって、金属リッド３２ａのない部分８２で封止部３４ａと実装基板１０とをダイシングによって切断して、複数のＳＡＷチップ１２を個片化する（図９（ｃ））。この製造方法によれば、個片化の際のダイシングを、金属リッド３２ａのない部分８２で行うため、バリの発生を抑制することができ、電子デバイス２００を低背化することができる。   As described with reference to FIGS. 8A to 9C, the electronic device 200 according to the second embodiment can be formed including the following manufacturing steps. A stacked body 58a is formed on the solder 30a with a plurality of metal lids 32a being spaced apart from each other (FIGS. 8F and 10). After the laminated body 58a is arranged so that the metal lids 32a are positioned on the plurality of SAW chips 12 and the portions 82 without the metal lids 32a are positioned between the plurality of SAW chips 12, the metal lid is in a state where the solder 30a is melted. 32a is pressed toward the SAW chip 12, and the plurality of SAW chips 12 are sealed with a sealing portion 34a including the solder 30a and the metal lid 32a (FIGS. 9A and 9B). The sealing portion 34a and the mounting substrate 10 are cut by dicing at a portion 82 between the plurality of SAW chips 12 and without the metal lid 32a, thereby dividing the plurality of SAW chips 12 into individual pieces (FIG. 9C). ). According to this manufacturing method, since dicing at the time of singulation is performed at the portion 82 without the metal lid 32a, the generation of burrs can be suppressed and the electronic device 200 can be reduced in height.

図１１は、実施例３に係る電子デバイスを示す断面図である。図１１のように、実施例３の電子デバイス３００では、ＳＡＷチップ１２は、半田３０ｂとめっきからなる金属リッド３２ｂとを含む封止部３４ｂによって封止されている。半田３０ｂは、金属パターン２８の上面とＳＡＷチップ１２の側面とに接合し、ＳＡＷチップ１２を囲んで設けられている。金属リッド３２ｂは、ＳＡＷチップ１２上から半田３０ｂ上に延在して設けられ、周辺部分８４がＳＡＷチップ１２上に位置する部分８６（以下、チップ上部分８６と称す）に対して凹んだ形状をしている。金属リッド３２ｂの周辺部分８４には、バリ７４が発生している。金属リッド３２ｂのチップ上部分８６に対する周辺部分８４の凹み量Ｈは、例えば５μｍ〜１０μｍ程度である。半田３０ｂと金属リッド３２ｂとは互いに接しており、金属リッド３２ｂの側面と半田３０ｂの側面とは同一面を形成している。その他の構成は、実施例１の図１と同じであるため説明を省略する。   FIG. 11 is a cross-sectional view illustrating the electronic device according to the third embodiment. As shown in FIG. 11, in the electronic device 300 of the third embodiment, the SAW chip 12 is sealed by a sealing portion 34b including a solder 30b and a metal lid 32b made of plating. The solder 30 b is bonded to the upper surface of the metal pattern 28 and the side surface of the SAW chip 12 and is provided so as to surround the SAW chip 12. The metal lid 32b is provided so as to extend from the SAW chip 12 onto the solder 30b, and the peripheral portion 84 is recessed with respect to the portion 86 (hereinafter referred to as the chip upper portion 86) located on the SAW chip 12. I am doing. A burr 74 is generated in the peripheral portion 84 of the metal lid 32b. The recessed amount H of the peripheral portion 84 with respect to the chip upper portion 86 of the metal lid 32b is, for example, about 5 μm to 10 μm. The solder 30b and the metal lid 32b are in contact with each other, and the side surface of the metal lid 32b and the side surface of the solder 30b form the same surface. Other configurations are the same as those of the first embodiment shown in FIG.

次に、実施例３に係る電子デバイスの製造方法について説明する。図１２（ａ）から図１３（ｄ）は、実施例３に係る電子デバイスの製造方法を示す断面図である。図１２（ａ）のように、主面に凹凸を有する母型４４ａを準備し、実施例１の図２（ａ）で説明した洗浄方法によって、母型４４ａを洗浄する。母型４４ａの凹凸は、例えば１５μｍ程度の段差を有している。   Next, a method for manufacturing an electronic device according to Example 3 will be described. FIG. 12A to FIG. 13D are cross-sectional views illustrating a method for manufacturing an electronic device according to the third embodiment. As shown in FIG. 12A, a mother die 44a having an uneven surface is prepared, and the mother die 44a is cleaned by the cleaning method described in FIG. The unevenness of the matrix 44a has a step of about 15 μm, for example.

図１２（ｂ）のように、母型４４ａの凹凸が形成されている主面に、実施例１の図２（ｂ）で説明しためっき方法によって、金属リッド３２ｂを形成する。金属リッド３２ｂは、例えば膜厚が１０μｍ〜１５μｍ程度であり、母型４４ａの凹凸の段差とほとんど変わらない厚さのため、母型４４ａの凹凸が反映されて凹凸形状となる。   As shown in FIG. 12B, the metal lid 32b is formed on the main surface on which the irregularities of the matrix 44a are formed by the plating method described in FIG. The metal lid 32b has a film thickness of, for example, about 10 μm to 15 μm, and has a thickness that is almost the same as the level difference of the unevenness of the mother die 44a.

図１２（ｃ）のように、金属リッド３２ｂの主面に、実施例１の図２（ｃ）で説明しためっき方法によって、半田３０ｂを形成する。半田３０ｂは、例えば膜厚が１１０μｍ程度であり、母型４４ａの凹凸の段差と比べて十分に厚いため、金属リッド３２ｂの凹凸は吸収されて平坦形状となる。   As shown in FIG. 12C, the solder 30b is formed on the main surface of the metal lid 32b by the plating method described in FIG. The solder 30b has a film thickness of, for example, about 110 μm and is sufficiently thick as compared with the uneven step of the mother die 44a. Therefore, the unevenness of the metal lid 32b is absorbed and becomes flat.

半田３０ｂを形成した後、実施例１の図３（ａ）で説明した洗浄方法によって、母型４４ａ等を洗浄する。その後、図１２（ｄ）のように、母型４４ａから金属リッド３２ｂと半田３０ｂとを一体で剥がして積層体５８ｂを得る。これにより、下面が平坦で、上面が凹凸形状をした半田３０ｂ上に凸部８８と凹部９０とを有する金属リッド３２ｂが設けられた構造の積層体５８ｂが得られる。この後、積層体５８ｂを所望の大きさにカットする。   After the solder 30b is formed, the mother die 44a and the like are cleaned by the cleaning method described in FIG. Thereafter, as shown in FIG. 12D, the metal lid 32b and the solder 30b are integrally peeled off from the mother die 44a to obtain a laminated body 58b. As a result, a laminate 58b having a structure in which the metal lid 32b having the convex portion 88 and the concave portion 90 is provided on the solder 30b having a flat bottom surface and an uneven top surface is obtained. Thereafter, the stacked body 58b is cut into a desired size.

図１３（ａ）のように、実装基板１０の平坦上面に複数のＳＡＷチップ１２を実装した後、複数のＳＡＷチップ１２上に、図１２（ａ）から図１２（ｄ）で形成した積層体５８ｂを配置する。この際、金属リッド３２ｂの凸部８８が複数のＳＡＷチップ１２上に位置し、金属リッド３２ｂの凹部９０が複数のＳＡＷチップ１２間に位置するように、積層体５８ｂを配置する。図１３（ｂ）のように、積層体５８ｂを加熱して半田３０ｂが溶融した状態とし、この状態で金属リッド３２ｂを複数のＳＡＷチップ１２側に押圧して、複数のＳＡＷチップ１２を半田３０ｂと金属リッド３２ｂとを含む封止部３４ｂで封止する。   As illustrated in FIG. 13A, the plurality of SAW chips 12 are mounted on the flat upper surface of the mounting substrate 10, and then the stacked body formed on the plurality of SAW chips 12 in FIGS. 12A to 12D. 58b is arranged. At this time, the stacked body 58 b is arranged so that the convex portions 88 of the metal lid 32 b are positioned on the plurality of SAW chips 12 and the concave portions 90 of the metal lid 32 b are positioned between the plurality of SAW chips 12. As shown in FIG. 13B, the stacked body 58b is heated to melt the solder 30b. In this state, the metal lid 32b is pressed toward the plurality of SAW chips 12 so that the plurality of SAW chips 12 are soldered. And a metal lid 32b.

図１３（ｃ）のように、実装基板１０の下面にレジスト膜６４を形成する。レジスト膜６４の下面にダイシングテープ６６を貼り付ける。その後、複数のＳＡＷチップ１２間であって、金属リッド３２ｂの凹部９０で、封止部３４ｂ、実装基板１０、及びレジスト膜６４を、ダイシングブレード６８を用いたダイシングによって切断して、複数のＳＡＷチップ１２を個片化する。金属リッド３２ｂをダイシングによって切断しているため、図１３（ｄ）のように、複数のデバイスそれぞれの金属リッド３２ｂの周辺部分８４にバリ７４が発生する。その後、実施例１の図５（ｂ）及び図５（ｃ）で説明した工程を行うことで、実施例３の電子デバイス３００を形成することができる。   As shown in FIG. 13C, a resist film 64 is formed on the lower surface of the mounting substrate 10. A dicing tape 66 is attached to the lower surface of the resist film 64. Thereafter, the sealing portion 34b, the mounting substrate 10, and the resist film 64 are cut by dicing using a dicing blade 68 between the plurality of SAW chips 12 and in the recesses 90 of the metal lid 32b. Chips 12 are separated. Since the metal lid 32b is cut by dicing, burrs 74 are generated in the peripheral portion 84 of each of the metal lids 32b of the plurality of devices as shown in FIG. Then, the electronic device 300 of Example 3 can be formed by performing the process demonstrated in FIG.5 (b) and FIG.5 (c) of Example 1. FIG.

実施例３によれば、図１１のように、封止部３４ｂに含まれる金属リッド３２ｂは、チップ上部分８６に対して周辺部分８４が凹んだ形状をしている。実施例１の図６で説明したように、バリ７４はダイシングの切断面で発生する。したがって、実施例３では、図１１のように、バリ７４は、金属リッド３２ｂの周辺部分８４で発生する。金属リッド３２ｂの周辺部分８４はチップ上部分８６に対して凹んでいることから、周辺部分８４にバリ７４が発生した場合でも、電子デバイス３００を低背化することができる。   According to the third embodiment, as shown in FIG. 11, the metal lid 32 b included in the sealing portion 34 b has a shape in which the peripheral portion 84 is recessed with respect to the chip upper portion 86. As described with reference to FIG. 6 of the first embodiment, the burr 74 is generated on the cut surface of dicing. Accordingly, in the third embodiment, as shown in FIG. 11, the burr 74 is generated in the peripheral portion 84 of the metal lid 32b. Since the peripheral portion 84 of the metal lid 32b is recessed with respect to the chip upper portion 86, the height of the electronic device 300 can be reduced even when the burr 74 is generated in the peripheral portion 84.

金属リッド３２ｂの周辺部分８４に発生したバリ７４がチップ上部分８６よりも突出することを抑えるために、金属リッド３２ｂのチップ上部分８６に対する周辺部分８４の凹み量Ｈは、バリ７４の高さよりも大きいことが好ましい。   In order to prevent the burr 74 generated in the peripheral portion 84 of the metal lid 32 b from protruding beyond the chip upper portion 86, the dent amount H of the peripheral portion 84 with respect to the chip upper portion 86 of the metal lid 32 b is greater than the height of the burr 74. Is also preferably large.

実施例３の電子デバイス３００は、図１２（ａ）から図１３（ｄ）で説明したように、以下の製造工程を含んで形成することができる。半田３０ｂ上に凸部８８と凹部９０とを有する金属リッド３２ｂが設けられた積層体５８ｂを形成する（図１２（ｄ））。複数のＳＡＷチップ１２上に金属リッド３２ｂの凸部８８が位置し、複数のＳＡＷチップ１２間に金属リッド３２ｂの凹部９０が位置するように積層体５８ｂを配置した後、半田３０ｂが溶融した状態で金属リッド３２ｂをＳＡＷチップ１２側に押圧して、複数のＳＡＷチップ１２を半田３０ｂと金属リッド３２ｂとを含む封止部３４ｂで封止する（図１３（ａ）及び図１３（ｂ））。複数のＳＡＷチップ１２間であって、金属リッド３２ｂの凹部９０で封止部３４ｂと実装基板１０とをダイシングによって切断して、複数のＳＡＷチップ１２を個片化する（図１３（ｃ））。この製造方法によれば、個片化の際のダイシングを、金属リッド３２ｂの凹部９０で行うため、バリ７４が発生した場合でも、電子デバイス３００を低背化することができる。   As described with reference to FIGS. 12A to 13D, the electronic device 300 according to the third embodiment can be formed including the following manufacturing steps. A laminated body 58b provided with a metal lid 32b having convex portions 88 and concave portions 90 is formed on the solder 30b (FIG. 12D). A state in which the protrusions 88 of the metal lid 32b are positioned on the plurality of SAW chips 12, and the stacked body 58b is disposed so that the recesses 90 of the metal lid 32b are positioned between the plurality of SAW chips 12, and then the solder 30b is melted The metal lid 32b is pressed to the SAW chip 12 side, and the plurality of SAW chips 12 are sealed with the sealing portion 34b including the solder 30b and the metal lid 32b (FIGS. 13A and 13B). . Between the plurality of SAW chips 12, the sealing portion 34 b and the mounting substrate 10 are cut by dicing at the concave portions 90 of the metal lid 32 b to separate the plurality of SAW chips 12 into individual pieces (FIG. 13C). . According to this manufacturing method, since dicing at the time of singulation is performed in the concave portion 90 of the metal lid 32b, the height of the electronic device 300 can be reduced even when the burr 74 is generated.

実施例３では、図１２（ｄ）のように、積層体５８ｂは、下面が平坦で、上面が凹凸形状をした半田３０ｂ上に、金属リッド３２ｂが半田３０ｂの凹凸に沿って設けられている場合を例に示したが、この場合に限られない。例えば、下面と上面とが共に平坦形状をした半田上に、凹凸形状をした金属リッドが設けられた積層体の場合でもよい。しかしながら、電子デバイスの低背化の点から、図１２（ｄ）のような積層体５８ｂの方が好ましい。   In Example 3, as shown in FIG. 12D, the laminated body 58b is provided with the metal lid 32b along the unevenness of the solder 30b on the solder 30b having a flat lower surface and an uneven upper surface. Although the case is shown as an example, the present invention is not limited to this case. For example, it may be a laminated body in which a metal lid having an uneven shape is provided on a solder having a flat bottom surface and a top surface. However, from the viewpoint of reducing the height of the electronic device, the laminate 58b as shown in FIG.

図１４は、実施例４に係る電子デバイスを示す断面図である。図１４のように、実施例４の電子デバイス４００では、ＳＡＷチップ１２は、半田３０ｃとめっきからなる金属リッド３２ｃとを含む封止部３４ｃによって封止されている。半田３０ｃは、金属パターン２８の上面に接合してＳＡＷチップ１２を囲み、且つＳＡＷチップ１２から離れて設けられている。半田３０ｃの上面の実装基板１０からの高さは、例えば圧電基板１６のＩＤＴ１８が形成された面の実装基板１０からの高さと同程度になっている。金属リッド３２ｃは、ＳＡＷチップ１２上からＳＡＷチップ１２の側方にかけて実装基板１０側に屈折して延在し、周辺部分９２が半田３０ｃに接合している。金属リッド３２ｃの周辺部分９２には、バリ７４が発生している。金属リッド３２ｃの周辺部分９２における側面と半田３０ｃの側面とは同一面を形成している。その他の構成は、実施例１の図１と同じであるため説明を省略する。   FIG. 14 is a cross-sectional view illustrating the electronic device according to the fourth embodiment. As shown in FIG. 14, in the electronic device 400 of the fourth embodiment, the SAW chip 12 is sealed by a sealing portion 34c including a solder 30c and a metal lid 32c made of plating. The solder 30 c is bonded to the upper surface of the metal pattern 28 to surround the SAW chip 12 and is provided away from the SAW chip 12. The height of the upper surface of the solder 30c from the mounting substrate 10 is approximately the same as the height from the mounting substrate 10 of the surface on which the IDT 18 of the piezoelectric substrate 16 is formed, for example. The metal lid 32c refracts and extends toward the mounting substrate 10 from the SAW chip 12 to the side of the SAW chip 12, and the peripheral portion 92 is bonded to the solder 30c. A burr 74 is generated in the peripheral portion 92 of the metal lid 32c. The side surface of the peripheral portion 92 of the metal lid 32c and the side surface of the solder 30c form the same surface. Other configurations are the same as those of the first embodiment shown in FIG.

次に、実施例４に係る電子デバイスの製造方法について説明する。図１５（ａ）から図１６（ｄ）は、実施例４に係る電子デバイスの製造方法を示す断面図である。図１５（ａ）のように、主面に凹凸を有する母型４４ｂを準備し、実施例１の図２（ａ）で説明した洗浄方法によって、母型４４ｂを洗浄する。母型４４ｂの凹凸は、例えばＳＡＷチップ１２の高さと同程度（例えば１５０μｍ程度）の段差を有している。   Next, a method for manufacturing an electronic device according to Example 4 will be described. FIG. 15A to FIG. 16D are cross-sectional views illustrating a method for manufacturing an electronic device according to the fourth embodiment. As shown in FIG. 15A, a mother die 44b having an uneven surface is prepared, and the mother die 44b is cleaned by the cleaning method described in FIG. The unevenness of the mother die 44b has a level difference of about the same level as the height of the SAW chip 12, for example, about 150 μm.

図１５（ｂ）のように、母型４４ｂの凹凸が形成されている主面に、実施例１の図２（ｂ）で説明しためっき方法によって、金属リッド３２ｃを形成する。金属リッド３２ｃは、例えば膜厚が１０μｍ〜１５μｍ程度であり、母型４４ｂの凹凸の段差に対して薄いため、母型４４ｂの凹凸に沿って形成される。   As shown in FIG. 15B, the metal lid 32c is formed on the main surface on which the irregularities of the mother die 44b are formed by the plating method described in FIG. The metal lid 32c has a thickness of, for example, about 10 μm to 15 μm and is thin with respect to the unevenness of the mother die 44b, and thus is formed along the unevenness of the mother die 44b.

図１５（ｃ）のように、金属リッド３２ｃの主面に、実施例１の図２（ｃ）で説明しためっき方法によって、半田３０ｃを形成する。半田３０ｃは、例えば膜厚が１０μｍ程度であり、母型４４ｂの凹凸の段差に対して薄いため、金属リッド３２ｃの凹凸に沿って形成される。   As shown in FIG. 15C, the solder 30c is formed on the main surface of the metal lid 32c by the plating method described in FIG. The solder 30c has a film thickness of about 10 μm, for example, and is thin with respect to the uneven steps of the mother die 44b, so that it is formed along the unevenness of the metal lid 32c.

半田３０ｃを形成した後、実施例１の図３（ａ）で説明した洗浄方法によって、母型４４ｂ等を洗浄する。その後、図１５（ｄ）のように、母型４４ｂから金属リッド３２ｃと半田３０ｃとを一体で剥がして積層体５８ｃを得る。これにより、凹凸状に折れ曲がった半田３０ｃ上に凸部９４と凹部９６とを有する金属リッド３２ｃが設けられた構造の積層体５８ｃが得られる。この後、積層体５８ｃを所望の大きさにカットする。   After the solder 30c is formed, the mother die 44b and the like are cleaned by the cleaning method described with reference to FIG. Thereafter, as shown in FIG. 15D, the metal lid 32c and the solder 30c are integrally peeled off from the mother die 44b to obtain a laminated body 58c. As a result, a laminated body 58c having a structure in which the metal lid 32c having the convex portions 94 and the concave portions 96 is provided on the solder 30c bent in an uneven shape is obtained. Thereafter, the stacked body 58c is cut into a desired size.

図１６（ａ）のように、実装基板１０の平坦上面に複数のＳＡＷチップ１２を実装した後、複数のＳＡＷチップ１２上に、図１５（ａ）から図１５（ｄ）で形成した積層体５８ｃを配置する。この際、金属リッド３２ｃの凸部９４が複数のＳＡＷチップ１２上に位置し、金属リッド３２ｃの凹部９６が複数のＳＡＷチップ１２間に位置するように、積層体５８ｃを配置する。図１６（ｂ）のように、積層体５８ｃを加熱して半田３０ｃが溶融した状態とし、この状態で金属リッド３２ｃを複数のＳＡＷチップ１２側に押圧して、複数のＳＡＷチップ１２を半田３０ｃと金属リッド３２ｃとを含む封止部３４ｃで封止する。半田３０ｃが溶融した状態で金属リッド３２ｃを複数のＳＡＷチップ１２側に押圧することで、半田３０ｃは金属パターン５８上に集まって固化する。   As illustrated in FIG. 16A, the plurality of SAW chips 12 are mounted on the flat upper surface of the mounting substrate 10, and then the stacked body formed on the plurality of SAW chips 12 in FIGS. 15A to 15D. 58c is arranged. At this time, the stacked body 58 c is arranged so that the convex portions 94 of the metal lid 32 c are positioned on the plurality of SAW chips 12 and the concave portions 96 of the metal lid 32 c are positioned between the plurality of SAW chips 12. As shown in FIG. 16B, the laminated body 58c is heated to bring the solder 30c into a molten state, and in this state, the metal lid 32c is pressed toward the plurality of SAW chips 12 to attach the plurality of SAW chips 12 to the solder 30c. And a metal lid 32c. By pressing the metal lid 32c toward the plurality of SAW chips 12 in a state where the solder 30c is melted, the solder 30c is collected on the metal pattern 58 and solidified.

図１６（ｃ）のように、実装基板１０の下面にレジスト膜６４を形成する。レジスト膜６４の下面にダイシングテープ６６を貼り付ける。その後、複数のＳＡＷチップ１２間であって、金属リッド３２ｃの凹部９６で、封止部３４ｃ、実装基板１０、及びレジスト膜６４を、ダイシングブレード６８を用いたダイシングによって切断して、複数のＳＡＷチップ１２を個片化する。金属リッド３２ｃをダンシングによって切断しているため、図１６（ｄ）のように、複数のデバイスそれぞれの金属リッド３２ｃの周辺部分９２にバリ７４が発生する。その後、実施例１の図５（ｂ）及び図５（ｃ）で説明した工程を行うことで、実施例４の電子デバイス４００を形成することができる。   As shown in FIG. 16C, a resist film 64 is formed on the lower surface of the mounting substrate 10. A dicing tape 66 is attached to the lower surface of the resist film 64. Thereafter, between the plurality of SAW chips 12, the sealing portion 34 c, the mounting substrate 10, and the resist film 64 are cut by dicing using a dicing blade 68 at the concave portions 96 of the metal lid 32 c, so Chips 12 are separated. Since the metal lid 32c is cut by dancing, burrs 74 are generated in the peripheral portion 92 of the metal lid 32c of each of the plurality of devices as shown in FIG. Then, the electronic device 400 of Example 4 can be formed by performing the process demonstrated in FIG.5 (b) and FIG.5 (c) of Example 1. FIG.

図１４のように、実施例４は、実施例３と同様、封止部３４ｃに含まれる金属リッド３２ｃが、ＳＡＷチップ１２上に位置する部分９８に対して周辺部分９２が凹んだ形状をしている。よって、ダイシングによるバリ７４が周辺部分９２で発生した場合でも、電子デバイス４００を低背化することができる。   As shown in FIG. 14, in the fourth embodiment, as in the third embodiment, the metal lid 32 c included in the sealing portion 34 c has a shape in which the peripheral portion 92 is recessed with respect to the portion 98 located on the SAW chip 12. ing. Therefore, even when the burr 74 due to dicing occurs in the peripheral portion 92, the height of the electronic device 400 can be reduced.

図１５（ａ）から図１６（ｄ）のように、実施例４の電子デバイス４００の製造方法は、実施例３と同様に、複数のＳＡＷチップ１２上に金属リッド３２ｃの凸部９４が位置し、複数のＳＡＷチップ１２間に金属リッド３２ｃの凹部９６が位置するように積層体５８ｃを配置して、複数のＳＡＷチップ１２を半田３０ｃと金属リッド３２ｃとを含む封止部３４ｃで封止する（図１６（ａ）及び図１６（ｂ））。その後、複数のＳＡＷチップ１２間であって、金属リッド３２ｃの凹部９６で封止部３４ｃと実装基板１０とをダイシングによって切断して、複数のＳＡＷチップ１２を個片化する（図１６（ｃ））。このように、個片化の際のダイシングを金属リッド３２ｃの凹部９６で行うため、バリ７４が発生した場合でも、電子デバイス４００を低背化することができる。   As shown in FIGS. 15A to 16D, in the method of manufacturing the electronic device 400 according to the fourth embodiment, the convex portions 94 of the metal lids 32c are positioned on the plurality of SAW chips 12 as in the third embodiment. Then, the stacked body 58c is arranged so that the concave portions 96 of the metal lid 32c are positioned between the plurality of SAW chips 12, and the plurality of SAW chips 12 are sealed with the sealing portion 34c including the solder 30c and the metal lid 32c. (FIG. 16A and FIG. 16B). Thereafter, between the plurality of SAW chips 12, the sealing portion 34 c and the mounting substrate 10 are cut by dicing at the concave portions 96 of the metal lid 32 c to divide the plurality of SAW chips 12 into individual pieces (FIG. 16 (c). )). Thus, since dicing at the time of singulation is performed in the recess 96 of the metal lid 32c, the electronic device 400 can be reduced in height even when the burr 74 is generated.

実施例１から実施例４において、金属リッドは、Ｎｉ−Ｆｅ合金めっき以外のめっきからなる場合でもよく、例えばＮｉ−Ｆｅ−Ｃｏ合金めっきやＮｉ系合金めっきからなる場合でもよい。半田は、ＳｎＡｇ半田以外の半田からなる場合でもよく、例えばＡｕＳｎ半田、ＳｎＣｕ半田、純Ｓｎ半田からなる場合でも良い。半田がＡｕＳｎ半田からなる場合は、図２（ｃ）における第２のめっき液５４にＡｕＳｎめっき液を用い、ＳｎＣｕ半田からなる場合はＳｎＣｕめっき液を用い、純Ｓｎ半田からなる場合はＳｎめっき液を用いることができる。また、金属リッド及び半田は、電解めっき法で形成する場合に限らず、無電解めっき法等、その他のめっき法で形成する場合でもよい。   In Example 1 to Example 4, the metal lid may be made of plating other than Ni—Fe alloy plating, for example, Ni—Fe—Co alloy plating or Ni-based alloy plating. The solder may be made of solder other than SnAg solder, and may be made of, for example, AuSn solder, SnCu solder, or pure Sn solder. When the solder is made of AuSn solder, AuSn plating solution is used as the second plating solution 54 in FIG. 2C. When the solder is made of SnCu solder, the SnCu plating solution is used. When the solder is made of pure Sn solder, the Sn plating solution is used. Can be used. Further, the metal lid and the solder are not limited to being formed by the electrolytic plating method, but may be formed by other plating methods such as an electroless plating method.

半田が例えばＳｎＡｇ半田からなる場合、ＳｎＡｇ半田の融点は２２０℃程度とあまり高くないため、電子デバイスをマザーボード等に実装する際の温度で半田が溶けないように、図１４等のように、封止部を金属膜３６で覆うことが好ましい。一方、半田が例えばＡｕＳｎ半田からなる場合、ＡｕＳｎ半田の融点は２８０℃程度と比較的高いため、金属膜３６を形成しなくてもよい。このように、金属膜３６の形成の有無は、半田の種類によって適宜選択することができる。また、実装基板１０上に実装されたデバイスチップとしてＳＡＷチップ１２の場合を例に示したが、ＦＢＡＲチップ等、その他の弾性波デバイスチップの場合でもよいし、弾性波デバイスチップ以外のデバイスチップの場合でもよい。   When the solder is made of, for example, SnAg solder, the melting point of SnAg solder is not so high as about 220 ° C., so that the solder does not melt at the temperature when the electronic device is mounted on a motherboard or the like as shown in FIG. It is preferable to cover the stopper with the metal film 36. On the other hand, when the solder is made of, for example, AuSn solder, since the melting point of AuSn solder is relatively high at about 280 ° C., the metal film 36 need not be formed. As described above, whether or not the metal film 36 is formed can be appropriately selected depending on the type of solder. Further, although the case where the SAW chip 12 is used as the device chip mounted on the mounting substrate 10 is shown as an example, other elastic wave device chips such as an FBAR chip may be used, or a device chip other than the elastic wave device chip may be used. It may be the case.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.

１０ 実装基板
１２ ＳＡＷチップ
３０、３０ａ、３０ｂ、３０ｃ 半田
３２、３２ａ、３２ｂ、３２ｃ 金属リッド
３４、３４ａ、３４ｂ、３４ｃ 封止部
５８、５８ａ、５８ｂ、５８ｃ 積層体
７６ 金属リッドの側面
７８ 半田の側面
８２ 金属リッドのない部分
８４、９２ 金属リッドの周辺部分
８６、９８ 金属リッドのＳＡＷチップ上に位置する部分
８８、９４ 金属リッドが突出した凸部
９０、９６ 金属リッドが凹んだ凹部
１００、２００、３００、４００ 電子デバイス 10 Mounting substrate 12 SAW chip 30, 30a, 30b, 30c Solder 32, 32a, 32b, 32c Metal lid 34, 34a, 34b, 34c Sealing portion 58, 58a, 58b, 58c Laminate 76 Metal lid side surface 78 Solder Side surface 82 Parts without metal lid 84, 92 Peripheral parts of metal lid 86, 98 Parts located on SAW chip of metal lid 88, 94 Convex part protruding metal lid 90, 96 Concave part with concave metal lid 100, 200 , 300, 400 Electronic devices

Claims (10)

実装基板と、
前記実装基板上に実装されたデバイスチップと、
前記デバイスチップ上に少なくとも位置するめっきからなる金属リッドと、前記デバイスチップを囲み且つ前記金属リッドに接して前記実装基板上に設けられた半田と、を含み、前記デバイスチップを封止する封止部と、を備えることを特徴とする電子デバイス。 A mounting board;
A device chip mounted on the mounting substrate;
A sealing device for sealing the device chip, comprising: a metal lid made of plating at least on the device chip; and a solder that surrounds the device chip and is in contact with the metal lid and provided on the mounting substrate. And an electronic device. 前記封止部に含まれる前記金属リッドは、前記デバイスチップ上から前記半田上に平坦形状で延在し、側面が前記半田の側面よりも前記デバイスチップ側に位置することを特徴とする請求項１記載の電子デバイス。   The metal lid included in the sealing portion extends in a flat shape from above the device chip onto the solder, and a side surface is located closer to the device chip than a side surface of the solder. The electronic device according to 1. 前記封止部に含まれる前記金属リッドは、前記デバイスチップ上に位置する部分に対して周辺部分が凹んだ形状をしていることを特徴とする請求項１記載の電子デバイス。   The electronic device according to claim 1, wherein the metal lid included in the sealing portion has a shape in which a peripheral portion is recessed with respect to a portion located on the device chip. 前記金属リッドの前記周辺部分にバリが発生していて、前記金属リッドの前記デバイスチップ上に位置する部分に対する前記周辺部分の凹み量は前記バリの高さよりも大きいことを特徴とする請求項３記載の電子デバイス。   The burr | flash has generate | occur | produced in the said peripheral part of the said metal lid, The dent amount of the said peripheral part with respect to the part located on the said device chip | tip of the said metal lid is larger than the height of the said burr | flash. The electronic device described. 前記封止部に含まれる前記半田は、前記デバイスチップの側面に接していることを特徴とする請求項１から４のいずれか一項記載の電子デバイス。   5. The electronic device according to claim 1, wherein the solder included in the sealing portion is in contact with a side surface of the device chip. 前記デバイスチップは、弾性波デバイスチップであることを特徴とする請求項１から５のいずれか一項記載の電子デバイス。   The electronic device according to claim 1, wherein the device chip is an acoustic wave device chip. 母型の主面に金属リッドと半田とをめっき法で形成した後、前記金属リッドと前記半田とを一体で前記母型から剥がして、前記金属リッドと前記半田とが積層された積層体を形成する工程と、
実装基板上にデバイスチップを実装する工程と、
前記実装基板上に実装された前記デバイスチップ上に前記半田が前記デバイスチップ側に位置するように前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記デバイスチップ側に押圧して、前記金属リッドと前記半田とを含む封止部で前記デバイスチップを封止する工程と、を備えることを特徴とする電子デバイスの製造方法。 After forming a metal lid and solder on the main surface of the mother die by plating, the metal lid and the solder are integrally peeled off from the mother die, and a laminate in which the metal lid and the solder are laminated is obtained. Forming, and
Mounting a device chip on a mounting substrate;
After the laminate is disposed on the device chip mounted on the mounting substrate so that the solder is located on the device chip side, the metal lid is pressed toward the device chip side in a state where the solder is melted And a step of sealing the device chip with a sealing portion including the metal lid and the solder. 前記実装基板上に複数の前記デバイスチップを実装し、
前記複数のデバイスチップ上に前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記複数のデバイスチップ側に押圧して、前記複数のデバイスチップを前記封止部で封止し、
前記複数のデバイスチップを封止した後、前記複数のデバイスチップ間で前記封止部と前記実装基板とをダイシングによって切断して、前記複数のデバイスチップを個片化する工程を備えることを特徴とする請求項７記載の電子デバイスの製造方法。 A plurality of the device chips are mounted on the mounting substrate,
After the laminate is disposed on the plurality of device chips, the metal lid is pressed toward the plurality of device chips in a state where the solder is melted, and the plurality of device chips are sealed with the sealing portion And
After sealing the plurality of device chips, the method includes a step of cutting the sealing portion and the mounting substrate between the plurality of device chips by dicing to separate the plurality of device chips. An electronic device manufacturing method according to claim 7. 前記半田上に互いに間隔を空けて複数の前記金属リッドが設けられた前記積層体を形成し、
前記複数のデバイスチップ上に前記金属リッドが位置し、前記複数のデバイスチップ間に前記金属リッドのない部分が位置するように前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記複数のデバイスチップ側に押圧して、前記複数のデバイスチップを前記封止部で封止し、
前記複数のデバイスチップ間であって、前記金属リッドのない部分で前記封止部と前記実装基板とを切断して、前記複数のデバイスチップを個片化することを特徴とする請求項８記載の電子デバイスの製造方法。 Forming the laminated body provided with a plurality of the metal lids spaced apart from each other on the solder;
The metal lid is disposed in a state where the metal lid is positioned on the plurality of device chips, and the stacked body is disposed so that a portion without the metal lid is positioned between the plurality of device chips, and the solder is melted. Pressing the plurality of device chips to the side, sealing the plurality of device chips with the sealing portion,
9. The plurality of device chips are separated into pieces by cutting the sealing portion and the mounting substrate at a portion between the plurality of device chips and without the metal lid. Electronic device manufacturing method. 前記半田上に凸部と凹部とを有する前記金属リッドが設けられた前記積層体を形成し、
前記複数のデバイスチップ上に前記金属リッドの前記凸部が位置し、前記複数のデバイスチップ間に前記金属リッドの前記凹部が位置するように前記積層体を配置した後、前記半田が溶融した状態で前記金属リッドを前記複数のデバイスチップ側に押圧して、前記複数のデバイスチップを前記封止部で封止し、
前記複数のデバイスチップ間であって、前記金属リッドの前記凹部で前記封止部と前記実装基板とを切断して、前記複数のデバイスチップを個片化することを特徴とする請求項８記載の電子デバイスの製造方法。 Forming the laminated body provided with the metal lid having convex portions and concave portions on the solder;
The solder is melted after the stacked body is arranged such that the convex portions of the metal lid are positioned on the plurality of device chips and the concave portions of the metal lid are positioned between the plurality of device chips. The metal lid is pressed against the plurality of device chips, and the plurality of device chips are sealed with the sealing portion,
9. The plurality of device chips are separated into pieces by cutting the sealing portion and the mounting substrate between the plurality of device chips at the concave portion of the metal lid. Electronic device manufacturing method.
JP2014043315A 2014-03-05 2014-03-05 Electronic device and manufacturing method thereof Active JP6374675B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014043315A JP6374675B2 (en) 2014-03-05 2014-03-05 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043315A JP6374675B2 (en) 2014-03-05 2014-03-05 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015170668A true JP2015170668A (en) 2015-09-28
JP6374675B2 JP6374675B2 (en) 2018-08-15

Family

ID=54203162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043315A Active JP6374675B2 (en) 2014-03-05 2014-03-05 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6374675B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074124A (en) * 2016-11-04 2018-05-10 太陽誘電株式会社 Electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319841A (en) * 2001-04-20 2002-10-31 Murata Mfg Co Ltd Surface acoustic wave device precursor, manufacturing method for surface acoustic wave device, communication unit
JP2003224223A (en) * 2002-01-29 2003-08-08 Tanaka Kikinzoku Kogyo Kk Seal cap for ceramic package
JP2006196799A (en) * 2005-01-17 2006-07-27 Fujitsu Media Device Kk Electronic component and manufacturing method thereof
JP2006203149A (en) * 2004-12-24 2006-08-03 Fujitsu Media Device Kk Electronic component and its manufacturing method
JP2011009542A (en) * 2009-06-26 2011-01-13 Senju Metal Ind Co Ltd Solder-coated lid
WO2013140449A1 (en) * 2012-03-22 2013-09-26 京セラケミカル株式会社 Cover assembly for electronic component, electronic component using same, and method for manufacturing electronic component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319841A (en) * 2001-04-20 2002-10-31 Murata Mfg Co Ltd Surface acoustic wave device precursor, manufacturing method for surface acoustic wave device, communication unit
JP2003224223A (en) * 2002-01-29 2003-08-08 Tanaka Kikinzoku Kogyo Kk Seal cap for ceramic package
JP2006203149A (en) * 2004-12-24 2006-08-03 Fujitsu Media Device Kk Electronic component and its manufacturing method
JP2006196799A (en) * 2005-01-17 2006-07-27 Fujitsu Media Device Kk Electronic component and manufacturing method thereof
JP2011009542A (en) * 2009-06-26 2011-01-13 Senju Metal Ind Co Ltd Solder-coated lid
WO2013140449A1 (en) * 2012-03-22 2013-09-26 京セラケミカル株式会社 Cover assembly for electronic component, electronic component using same, and method for manufacturing electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018074124A (en) * 2016-11-04 2018-05-10 太陽誘電株式会社 Electronic device

Also Published As

Publication number Publication date
JP6374675B2 (en) 2018-08-15

Similar Documents

Publication Publication Date Title
JP4032063B2 (en) Manufacturing method of semiconductor device
KR101119839B1 (en) Bump structure and fabrication method thereof
JP2011165862A (en) Semiconductor device, chip-on-chip mounting structure, method for manufacturing semiconductor device, and method for forming chip-on-chip mounting structure
CN101868917B (en) Surface wave device and method of manufacturing the same
JP2007042719A (en) Semiconductor device
JP2006294701A (en) Semiconductor device and its manufacturing method
JP6284811B2 (en) Electronic device and manufacturing method thereof
CN110473853A (en) A kind of encapsulating structure of DFN device, the packaging method without lead frame carrier and DFN device
JP6608672B2 (en) Semiconductor device and manufacturing method thereof, lead frame and manufacturing method thereof
JP2016034130A (en) Acoustic wave device and manufacturing method of the same
US10374142B2 (en) Surface acoustic wave device and manufacturing method therefor
JP2007048978A (en) Semiconductor device and method for manufacturing same
JP2007184690A (en) Antenna duplexer
JP6374675B2 (en) Electronic device and manufacturing method thereof
JP2007184690A5 (en)
JP6851239B2 (en) Resin-sealed semiconductor device and its manufacturing method
JP6761738B2 (en) Lead frame and its manufacturing method, manufacturing method of electronic component equipment
JP5383407B2 (en) Multi-wiring board
JP2012054597A (en) Semiconductor device
JP3952963B2 (en) Semiconductor device and manufacturing method thereof
JP2009141036A (en) Package structure
JP6869698B2 (en) Electronic device
US11049781B1 (en) Chip-scale package device
JP2006303028A (en) Semiconductor device and its fabrication process
JP6913993B2 (en) Substrates for semiconductor devices, manufacturing methods for semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180604

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180720

R150 Certificate of patent or registration of utility model

Ref document number: 6374675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250