JP2015162488A - Solar cell element and solar cell module - Google Patents
Solar cell element and solar cell module Download PDFInfo
- Publication number
- JP2015162488A JP2015162488A JP2014035154A JP2014035154A JP2015162488A JP 2015162488 A JP2015162488 A JP 2015162488A JP 2014035154 A JP2014035154 A JP 2014035154A JP 2014035154 A JP2014035154 A JP 2014035154A JP 2015162488 A JP2015162488 A JP 2015162488A
- Authority
- JP
- Japan
- Prior art keywords
- solar cell
- antireflection layer
- semiconductor substrate
- cell element
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は太陽電池素子およびその太陽電池素子を備えている太陽電池モジュールに関する。 The present invention relates to a solar cell element and a solar cell module including the solar cell element.
現在、多く使用されている太陽電池素子としては、単結晶または多結晶のシリコンからなる半導体基板を用いた結晶系の太陽電池素子である。結晶系の太陽電池素子では、通常、半導体基板の受光面側表面に反射防止層が設けられている(例えば、下記の特許文献1参照)。 Currently used solar cell elements are crystalline solar cell elements using a semiconductor substrate made of single crystal or polycrystalline silicon. In a crystalline solar cell element, an antireflection layer is usually provided on the light-receiving surface side surface of a semiconductor substrate (see, for example, Patent Document 1 below).
一方、太陽電池モジュールを用いて、1メガワット以上の発電量を有する大規模太陽光発電所が建設されている。この大規模太陽光発電所の発電システムでは、一般住宅などに設置される数キロワット程度の太陽光発電システムに比べ高電圧となっている。このため太陽電池モジュールの出力特性が劣化するPID(Potential Induced Degradation)現
象が発生する場合があった。
On the other hand, large-scale solar power plants having a power generation amount of 1 megawatt or more have been constructed using solar cell modules. The power generation system of this large-scale solar power plant has a higher voltage than a solar power generation system of about several kilowatts installed in a general house. For this reason, a PID (Potential Induced Degradation) phenomenon in which the output characteristics of the solar cell module deteriorate may occur.
PID現象の発生を低減する対策として、太陽電池素子の反射防止層中の酸素濃度を下げることが提案されている(非特許文献1参照)。 As a countermeasure for reducing the occurrence of the PID phenomenon, it has been proposed to reduce the oxygen concentration in the antireflection layer of the solar cell element (see Non-Patent Document 1).
しかしながら、上記構成の太陽電池素子では、反射防止層全体での光透過率が低くなったり、光生成キャリヤのライフタイムが短くなって、光電変換効率が低下する場合がある。また、このような構成の太陽電池素子を作製する場合、反射防止層のグロースレート(膜厚成長速度)が低下し、ひいては太陽電池素子の生産性を損なう場合がある。 However, in the solar cell element having the above-described configuration, the light transmittance in the entire antireflection layer may be lowered, or the lifetime of the photogenerated carrier may be shortened, resulting in a decrease in photoelectric conversion efficiency. Moreover, when producing a solar cell element having such a configuration, the growth rate (film thickness growth rate) of the antireflection layer is lowered, which may impair the productivity of the solar cell element.
そこで、本発明の1つの目的は、PID現象の発生を抑制するとともに、光電変換効率および量産性に優れた太陽電池素子およびそれを用いた太陽電池モジュールを提供することにある。 Accordingly, an object of the present invention is to provide a solar cell element that suppresses the occurrence of the PID phenomenon and is excellent in photoelectric conversion efficiency and mass productivity, and a solar cell module using the solar cell element.
本発明の一形態に係る太陽電池素子は、半導体基板と、該半導体基板の一主面の上に配置され窒化シリコンを含む反射防止層とを備えている太陽電池素子であって、前記反射防止層は、酸素濃度の低い第1反射防止層と、該第1反射防止層よりも酸素濃度の高い第2反射防止層とを有し、前記半導体基板側から前記第1反射防止層および前記第2反射防止層がこの順で積層されている。 A solar cell element according to an aspect of the present invention is a solar cell element including a semiconductor substrate and an antireflection layer that is disposed on one main surface of the semiconductor substrate and includes silicon nitride, and the antireflection layer is provided. The layer includes a first antireflection layer having a low oxygen concentration and a second antireflection layer having an oxygen concentration higher than that of the first antireflection layer, and the first antireflection layer and the first antireflection layer from the semiconductor substrate side. Two antireflection layers are laminated in this order.
また、本発明の一形態に係る太陽電池モジュールは、上記太陽電池素子を備えている。 Moreover, the solar cell module which concerns on one form of this invention is equipped with the said solar cell element.
上記構成の太陽電池素子および太陽電池モジュールによれば、反射防止層の第1反射防止層の酸素濃度を第2反射防止層の酸素濃度よりも低くしている。これによって、第1反射防止層のみの層に比べ光透過率が高くなる。また、反射防止層から半導体基板への酸素原子の拡散を抑制することができて、光生成キャリヤのライフタイムが短くならないようにすることができる。これによって、光電変換効率に優れた太陽電池素子および太陽電池モジュールを提供できる。 According to the solar cell element and the solar cell module configured as described above, the oxygen concentration of the first antireflection layer of the antireflection layer is set lower than the oxygen concentration of the second antireflection layer. As a result, the light transmittance is higher than that of the first antireflection layer alone. Further, diffusion of oxygen atoms from the antireflection layer to the semiconductor substrate can be suppressed, and the lifetime of the photogenerated carrier can be prevented from being shortened. Thereby, a solar cell element and a solar cell module excellent in photoelectric conversion efficiency can be provided.
また、第1反射防止層の上に第1反射防止層よりも酸素濃度の低い第2反射防止層を設けているので、グロースレートの低下の影響を抑えることができる。このため、PID現象の発生を抑制できて、信頼性および生産性の高い太陽電池素子および太陽電池モジュールを提供できる。 In addition, since the second antireflection layer having an oxygen concentration lower than that of the first antireflection layer is provided on the first antireflection layer, it is possible to suppress the influence of a decrease in the growth rate. For this reason, generation | occurrence | production of a PID phenomenon can be suppressed and a solar cell element and a solar cell module with high reliability and productivity can be provided.
本発明の太陽電池素子および太陽電池モジュールの一実施形態について、図面を参照しながら説明する。なお、図面は模式的に示したものであるので、各図における構成要素のサイズおよび位置関係等は適宜変更できる。 One embodiment of the solar cell element and solar cell module of the present invention will be described with reference to the drawings. In addition, since drawing is shown typically, the size of the component in each figure, a positional relationship, etc. can be changed suitably.
<太陽電池素子>
図1、図2に示すように、太陽電池素子1は半導体基板2を備えている。太陽電池素子1は、主として光を受ける第1主面である表面1aと、表面1aと対向する第2主面である裏面1bとを有している。また、半導体基板2も、太陽電池素子1の表面1aに相当する1主面である表面2aと、太陽電池素子1の裏面1bに相当する他主面である裏面2bとを有している。
<Solar cell element>
As shown in FIGS. 1 and 2, the solar cell element 1 includes a semiconductor substrate 2. The solar cell element 1 has a surface 1a that is a first main surface that mainly receives light, and a back surface 1b that is a second main surface facing the surface 1a. The semiconductor substrate 2 also has a surface 2 a that is one main surface corresponding to the surface 1 a of the solar cell element 1 and a back surface 2 b that is another main surface corresponding to the back surface 1 b of the solar cell element 1.
半導体基板2は、例えば単結晶シリコン基板または多結晶シリコン基板が用いられ、この半導体基板2は、ボロンまたはガリウムなどのドーパント元素を含有していることから、一導電型(例えばp型)を有している。半導体基板2の厚みは、例えば150〜250μm程度であり、その平面形状は、特に限定されるものではないが、一辺が100〜180mm程度の正方形状または矩形状であればよい。また、半導体基板2の表面2a側には、光の反射率を低減させる微小な凹凸を設けてもよい。なお、以下では、半導体基板2としてp型多結晶シリコン基板を用いる例について説明する。 As the semiconductor substrate 2, for example, a single crystal silicon substrate or a polycrystalline silicon substrate is used. Since the semiconductor substrate 2 contains a dopant element such as boron or gallium, it has one conductivity type (for example, p-type). doing. The thickness of the semiconductor substrate 2 is, for example, about 150 to 250 μm, and the planar shape is not particularly limited, but may be a square shape or a rectangular shape having a side of about 100 to 180 mm. Further, minute irregularities for reducing the reflectance of light may be provided on the surface 2 a side of the semiconductor substrate 2. In the following, an example in which a p-type polycrystalline silicon substrate is used as the semiconductor substrate 2 will be described.
また図2に示すように、半導体基板2は、太陽電池素子1の表面1a側に設けられた逆導電型層8を有している。逆導電型層8は、半導体基板2の一導電型領域7に対する逆の導電型(n型)を有しており、一導電型領域7とpn接合を形成する。n型の逆導電型層8は、半導体基板2における表面2a側にリン等のドーパント元素を拡散させることによって形成される。 As shown in FIG. 2, the semiconductor substrate 2 has a reverse conductivity type layer 8 provided on the surface 1 a side of the solar cell element 1. The reverse conductivity type layer 8 has the opposite conductivity type (n-type) to the one conductivity type region 7 of the semiconductor substrate 2 and forms a pn junction with the one conductivity type region 7. The n-type reverse conductivity type layer 8 is formed by diffusing a dopant element such as phosphorus on the surface 2 a side of the semiconductor substrate 2.
さらに図1(a)に示すように、太陽電池素子1の表面1aには、表面電極としてバスバー電極3およびフィンガー電極4が配置されている。また、図1(b)に示すように、裏面1bには、裏面電極として集電電極5および接続電極6が配置されている。 Furthermore, as shown to Fig.1 (a), on the surface 1a of the solar cell element 1, the bus-bar electrode 3 and the finger electrode 4 are arrange | positioned as a surface electrode. Moreover, as shown in FIG.1 (b), the collector electrode 5 and the connection electrode 6 are arrange | positioned as a back surface electrode at the back surface 1b.
太陽電池素子1の表面1a(半導体基板2の表面2a)側に設けられるバスバー電極3は、フィンガー電極4によって収集された光生成キャリヤ(以下、キャリヤとする)を集電する役割を有する。バスバー電極3は、図1(a)のY軸方向に沿って、幅が1〜3mm程度の細長い形状で、一定間隔をあけて平行に2〜5本程度形成される。 The bus bar electrode 3 provided on the surface 1a (surface 2a of the semiconductor substrate 2) side of the solar cell element 1 has a role of collecting photogenerated carriers (hereinafter referred to as carriers) collected by the finger electrodes 4. The bus bar electrodes 3 are formed in an elongated shape having a width of about 1 to 3 mm along the Y-axis direction in FIG.
フィンガー電極4は、キャリヤを収集する役割を有し、図1(a)のX軸方向に延びてバスバー電極3とほぼ直交するように接続される。また、フィンガー電極4の幅は50〜200μm程度であり、1〜8mm程度の間隔を空けて複数本形成される。なお、バスバー電極3およびフィンガー電極4は、例えば銀を主成分とした導電性ペーストを、所望の形状に塗布した後、焼成することによって形成される。この焼成後のバスバー電極3およびフィンガー電極4の厚みは、例えば10〜30μm程度である。 The finger electrode 4 has a role of collecting carriers and extends in the X-axis direction of FIG. 1A and is connected so as to be substantially orthogonal to the bus bar electrode 3. Moreover, the width | variety of the finger electrode 4 is about 50-200 micrometers, and multiple pieces are formed at intervals of about 1-8 mm. The bus bar electrode 3 and the finger electrode 4 are formed by, for example, applying a conductive paste mainly composed of silver in a desired shape and then baking it. The thickness of the bus bar electrode 3 and finger electrode 4 after firing is, for example, about 10 to 30 μm.
また図1(b)に示すように、太陽電池素子1の裏面1b(半導体基板2の裏面2b)側には接続電極6が設けられている。接続電極6は幅が1〜5mm程度であり、図1(b)のY軸方向に、表面1aに設けられたバスバー電極3とほぼ対向する位置に2〜5本程度配置される。また接続電極6は、例えば銀を主成分とした導電性ペーストを、所望の形状に塗布した後、焼成することによって形成される。この焼成後の接続電極6の厚みは10〜30μm程度である。 Further, as shown in FIG. 1B, a connection electrode 6 is provided on the back surface 1 b (the back surface 2 b of the semiconductor substrate 2) side of the solar cell element 1. The connection electrodes 6 have a width of about 1 to 5 mm, and about 2 to 5 are arranged at positions substantially opposite to the bus bar electrodes 3 provided on the surface 1a in the Y-axis direction of FIG. The connection electrode 6 is formed, for example, by applying a conductive paste mainly composed of silver in a desired shape and baking it. The thickness of the connection electrode 6 after firing is about 10 to 30 μm.
集電電極5は、太陽電池素子1の裏面1bにおいてキャリヤを収集して接続電極6に伝えるものである。集電電極5は、半導体基板2の裏面2bの外周部における0.5〜3mm幅の部分、および接続電極6の配置部分を除いた裏面2bの略全面に形成される。この集電電極5は、例えばアルミニウムを主成分とする導電性ペーストを所望の形状に塗布した後に焼成して形成することができる。集電電極5の厚みは、例えば15〜50μm程度である。 The collecting electrode 5 collects carriers on the back surface 1 b of the solar cell element 1 and transmits them to the connection electrode 6. The current collecting electrode 5 is formed on the substantially entire surface of the back surface 2 b excluding the 0.5 to 3 mm width portion in the outer peripheral portion of the back surface 2 b of the semiconductor substrate 2 and the arrangement portion of the connection electrode 6. The current collecting electrode 5 can be formed by, for example, applying a conductive paste mainly composed of aluminum in a desired shape and then baking it. The thickness of the collector electrode 5 is, for example, about 15 to 50 μm.
図2に示すBSF(Back-Surface-Field)領域10は、半導体基板2の裏面2b側に内部電界を形成し、裏面2bの近傍での少数キャリヤの再結合による変換効率の低下を低減させる役割を有している。また、BSF領域10は、半導体基板2の一導電型領域7と同一の導電型を有していて、一導電型領域7にドープされているドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。また、BSF領域10は、半導体基板2がp型を有する場合は、例えば、裏面2b側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって、これらドーパント元素の濃度が1×1018〜5×1021atoms/cm3程度となるように形成されるとよい。 A BSF (Back-Surface-Field) region 10 shown in FIG. 2 forms an internal electric field on the back surface 2b side of the semiconductor substrate 2 and reduces the decrease in conversion efficiency due to recombination of minority carriers in the vicinity of the back surface 2b. have. The BSF region 10 has the same conductivity type as the one conductivity type region 7 of the semiconductor substrate 2, and the dopant element is present at a concentration higher than the concentration of the dopant element doped in the one conductivity type region 7. To do. Further, when the semiconductor substrate 2 is p-type, the BSF region 10 has a concentration of these dopant elements of 1 × 10 18 to 5 ×, for example, by diffusing a dopant element such as boron or aluminum on the back surface 2b side. It may be formed so as to be about 10 21 atoms / cm 3 .
反射防止層9は、図2に示すように半導体基板2の1主面をなす逆導電型層8の上に配置されている。反射防止層9は、太陽電池素子1の表面1aにおける光の反射率を低減し
、光吸収によって生成する電子正孔対を増大させる役割を果たすことで、太陽電池素子1の光電変換効率の向上に寄与する。また、反射防止層9は半導体基板2の界面および粒界での少数キャリヤの再結合による変換効率の低下を低減する、パッシベーション膜としての効果も有する。反射防止層8の材料としては、パッシベーション膜としての効果に優れた窒化シリコン膜(SiNx膜;Si3N4ストイキオメトリを中心にして組成比(x)には幅がある)を好適に用いることができる。この窒化シリコン膜は、PECVD(plasma enhanced chemical vapor deposition)装置などを使用して作製することができる。
As shown in FIG. 2, the antireflection layer 9 is disposed on the reverse conductivity type layer 8 forming one main surface of the semiconductor substrate 2. The antireflection layer 9 improves the photoelectric conversion efficiency of the solar cell element 1 by reducing the reflectance of light on the surface 1a of the solar cell element 1 and increasing the number of electron-hole pairs generated by light absorption. Contribute to. Further, the antireflection layer 9 also has an effect as a passivation film that reduces a decrease in conversion efficiency due to recombination of minority carriers at the interface and grain boundary of the semiconductor substrate 2. As the material of the antireflection layer 8, a silicon nitride film (SiNx film; composition ratio (x) having a width centering on Si 3 N 4 stoichiometry) having an excellent effect as a passivation film is preferably used. be able to. This silicon nitride film can be produced using a PECVD (plasma enhanced chemical vapor deposition) apparatus or the like.
さらに、本実施形態における反射防止層9は、図3に示すように、半導体基板2の逆導電型層8上に配置された第1反射防止層9aと、第1反射防止層9aの上に配置された第2反射防止層9bとを有している。そして、第1反射防止層9aの酸素濃度は第2反射防止層9bの酸素濃度よりも低い。このように、反射防止層9は、酸素濃度の低い第1反射防止層9aと、第1反射防止層9aよりも酸素濃度の高い第2反射防止層9bとを有し、半導体基板2側から第1反射防止層9aおよび第2反射防止層9bがこの順で積層されている。 Further, as shown in FIG. 3, the antireflection layer 9 in the present embodiment is formed on the first antireflection layer 9a disposed on the reverse conductivity type layer 8 of the semiconductor substrate 2 and the first antireflection layer 9a. It has the 2nd antireflection layer 9b arranged. The oxygen concentration of the first antireflection layer 9a is lower than the oxygen concentration of the second antireflection layer 9b. As described above, the antireflection layer 9 has the first antireflection layer 9a having a low oxygen concentration and the second antireflection layer 9b having a higher oxygen concentration than the first antireflection layer 9a. The first antireflection layer 9a and the second antireflection layer 9b are laminated in this order.
大規模太陽光発電所におけるPID現象は、太陽電池モジュールのガラスより遊離したナトリウム(Na)の半導体基板2表面への移動に起因するものといわれている。上述のように、半導体基板2の上に酸素濃度の低い第1反射防止層9aを配置することによって、ナトリウムが半導体基板2の表面へ移動することを抑制することができ、PID現象の出現を抑制することができる。 The PID phenomenon in a large-scale solar power plant is said to be caused by the movement of sodium (Na) released from the glass of the solar cell module to the surface of the semiconductor substrate 2. As described above, by disposing the first antireflection layer 9a having a low oxygen concentration on the semiconductor substrate 2, it is possible to suppress the movement of sodium to the surface of the semiconductor substrate 2, and to prevent the appearance of the PID phenomenon. Can be suppressed.
また、第2反射防止層9bを設けているので、第2反射防止層9bにシリコンと酸素と窒素の結合(Si−O−N)ができる。これによって、第1反射防止層9aのみの層に比べ光透過率が高くなるため、太陽電池素子1の光電変換効率を向上させることができる。 In addition, since the second antireflection layer 9b is provided, the second antireflection layer 9b can be bonded to silicon, oxygen, and nitrogen (Si—O—N). As a result, the light transmittance is higher than that of the first antireflection layer 9a alone, so that the photoelectric conversion efficiency of the solar cell element 1 can be improved.
酸素濃度の低い第1反射防止層9aのみで所定の膜厚を成膜して反射防止層9を構成した場合、CVD装置の成膜室内の酸素濃度を低下させる必要がある。このため、成膜中の成膜室内におけるモノシランまたはアンモニアなどの流量を増やすとともに、成膜室内部の圧力を下げる必要がある。ところが、この場合は窒化シリコン膜のグロースレートが低下して、太陽電池素子の生産性が低下する。 When the antireflection layer 9 is formed by forming a predetermined film thickness only with the first antireflection layer 9a having a low oxygen concentration, it is necessary to reduce the oxygen concentration in the film forming chamber of the CVD apparatus. For this reason, it is necessary to increase the flow rate of monosilane, ammonia, or the like in the film formation chamber during film formation and to reduce the pressure in the film formation chamber. However, in this case, the growth rate of the silicon nitride film decreases, and the productivity of the solar cell element decreases.
一方、本実施形態では、第1反射防止層9aの上に第1反射防止層9aよりも酸素濃度の低い第2反射防止層2bを設けることによって、グロースレートの低下の影響を抑えることができる。このため、PID現象の発生を抑制できて、信頼性および生産性の高い太陽電池素子の提供が可能となる。 On the other hand, in this embodiment, by providing the second antireflection layer 2b having an oxygen concentration lower than that of the first antireflection layer 9a on the first antireflection layer 9a, it is possible to suppress the influence of the decrease in the growth rate. . For this reason, generation | occurrence | production of a PID phenomenon can be suppressed and it becomes possible to provide a solar cell element with high reliability and productivity.
さらに、本実施形態では半導体基板2の逆導電型層8上に第1反射防止層9aを配置している。これによって、後述する後工程の電極形成時の焼成などの加熱工程による反射防止層から半導体基板への酸素原子の拡散を抑制することができて、逆導電型層8内のキャリヤのライフタイムが短くなることを抑制することができる。 Further, in the present embodiment, the first antireflection layer 9 a is disposed on the reverse conductivity type layer 8 of the semiconductor substrate 2. As a result, diffusion of oxygen atoms from the antireflection layer to the semiconductor substrate due to a heating process such as firing during the later-described electrode formation can be suppressed, and the lifetime of carriers in the reverse conductivity type layer 8 can be reduced. Shortening can be suppressed.
第1反射防止層9aおよび第2反射防止層9bの酸素濃度は、二次イオン質量分析法(SIMS;Secondary Ion Mass Spectrometry)で測定することができる。この分析では、各層の厚み方向のほぼ中央部の複数の点(例えば2〜5箇所程度)の酸素濃度の平均で比較することができる。発明者らが繰り返し行ったテストでは、第1反射防止層9aの酸素濃度が、1×1020atoms/cm3以下とすることで、より確実にPID現象の出現を抑制することができることが判った。 The oxygen concentration of the first antireflection layer 9a and the second antireflection layer 9b can be measured by secondary ion mass spectrometry (SIMS). In this analysis, comparison can be made with an average of oxygen concentrations at a plurality of points (for example, about 2 to 5 points) in a substantially central portion of each layer in the thickness direction. In tests repeatedly conducted by the inventors, it has been found that the appearance of the PID phenomenon can be more reliably suppressed when the oxygen concentration of the first antireflection layer 9a is 1 × 10 20 atoms / cm 3 or less. It was.
また本実施形態においては、第2反射防止層9bの厚さが第1反射防止層9aの厚さよ
りも大きいことが望ましい。すなわち発明者らが繰り返し行ったテストでは、第1反射防止層9aの厚みが5〜15nm程度であればPID現象の出現を抑制できることが判明した。一方、反射防止層9全体では、屈折率は1.8〜2.5程度、厚みは35〜120nm程度であればよいので、第1反射防止層9aの厚みを必要最小限の5〜15nm程度として、残りを第2反射防止層9bとすればよい。これによって、グロースレートの低下の影響をより確実に抑えることができる。
In the present embodiment, it is desirable that the thickness of the second antireflection layer 9b is larger than the thickness of the first antireflection layer 9a. That is, it has been found by repeated tests by the inventors that the appearance of the PID phenomenon can be suppressed if the thickness of the first antireflection layer 9a is about 5 to 15 nm. On the other hand, since the refractive index of the entire antireflection layer 9 is about 1.8 to 2.5 and the thickness is about 35 to 120 nm, the thickness of the first antireflection layer 9a is about 5 to 15 nm which is the minimum necessary. The remainder may be the second antireflection layer 9b. Thereby, it is possible to more reliably suppress the influence of the decrease in the growth rate.
また本実施形態においては、第1反射防止層9aの屈折率が、第2反射防止層9bの屈折率よりも大きいことが望ましい。すなわちこのような構造によって、空気の屈折率(n=1.0)からシリコンの屈折率(n=4.2)まで段階的に屈折率を大きくできるため、各層間での光の反射率を低減することができる。これによって、太陽電池素子1に取り込まれる光量を増加させることができ、太陽電池素子1の光電変換効率を向上させることができる。またこの場合、第1反射防止層9aと第2反射防止層9bの屈折率の一例は、例えば第1反射防止層9aの屈折率が2.2以上、2.5以下であり、第2反射防止層9bの屈折率は1.8以上、2.2未満である。 In the present embodiment, it is desirable that the refractive index of the first antireflection layer 9a is larger than the refractive index of the second antireflection layer 9b. That is, with such a structure, the refractive index can be increased stepwise from the refractive index of air (n = 1.0) to the refractive index of silicon (n = 4.2). Can be reduced. Thereby, the amount of light taken into the solar cell element 1 can be increased, and the photoelectric conversion efficiency of the solar cell element 1 can be improved. In this case, an example of the refractive index of the first antireflection layer 9a and the second antireflection layer 9b is, for example, that the refractive index of the first antireflection layer 9a is 2.2 or more and 2.5 or less, and the second reflection The refractive index of the prevention layer 9b is 1.8 or more and less than 2.2.
なお、本実施形態は上記の内容に限定されるものでなく、種々の変更を加えることができる。例えば太陽電池素子1の裏面1bには、酸化アルミニウムなどから成るパッシベーション膜を具備していてもよく、またバスバー電極3や接続電極6は、上述の銀を主成分とした導電性ペーストの他に、銀と銅を主成分とした導電性ペーストで形成してもよい。 In addition, this embodiment is not limited to said content, A various change can be added. For example, the back surface 1b of the solar cell element 1 may be provided with a passivation film made of aluminum oxide or the like, and the bus bar electrode 3 and the connection electrode 6 may be other than the above-described conductive paste mainly composed of silver. Alternatively, a conductive paste mainly composed of silver and copper may be used.
<太陽電池素子の製造方法>
次に、太陽電池素子1の製造方法について説明する。
<Method for producing solar cell element>
Next, the manufacturing method of the solar cell element 1 is demonstrated.
まず、図4(a)に示すように半導体基板2を準備する。半導体基板2としては、比抵抗は0.2〜2.0Ω・cm程度の一導電型を有する多結晶シリコン基板である。なお、半導体基板2が単結晶シリコン基板の場合は、例えばFZ(フローティングゾーン)法またはCZ(チョクラルスキー)法などによって作製される。半導体基板2が多結晶シリコン基板の場合は、例えば鋳造法などによって作製される。以下では、p型の多結晶シリコン基板を半導体基板2として用いる例について説明する。 First, as shown in FIG. 4A, the semiconductor substrate 2 is prepared. The semiconductor substrate 2 is a polycrystalline silicon substrate having a one conductivity type with a specific resistance of about 0.2 to 2.0 Ω · cm. In addition, when the semiconductor substrate 2 is a single crystal silicon substrate, it is produced by, for example, the FZ (floating zone) method or the CZ (Czochralski) method. When the semiconductor substrate 2 is a polycrystalline silicon substrate, it is produced by, for example, a casting method. Hereinafter, an example in which a p-type polycrystalline silicon substrate is used as the semiconductor substrate 2 will be described.
半導体基板2の製法について説明する。まず、鋳造法によって多結晶シリコンのインゴットを作製する。次いで、そのインゴットをマルチワイヤーソー等を用いて、例えば150〜250μm程度の厚みにスライスして、p型の半導体基板2を作製する。その後、半導体基板2の切断面の機械的ダメージ層および汚染層を除去するために、表面をNaOH、KOHなどのアルカリ溶液、またはフッ酸と硝酸との混合液などの溶液で数μm程度エッチングして、洗浄し乾燥する。 A method for manufacturing the semiconductor substrate 2 will be described. First, an ingot of polycrystalline silicon is produced by a casting method. Next, the p-type semiconductor substrate 2 is manufactured by slicing the ingot to a thickness of, for example, about 150 to 250 μm using a multi-wire saw or the like. Thereafter, in order to remove the mechanical damage layer and the contamination layer on the cut surface of the semiconductor substrate 2, the surface is etched with an alkali solution such as NaOH or KOH, or a solution such as a mixed solution of hydrofluoric acid and nitric acid, by about several μm. Wash and dry.
その後、反応性イオンエッチング装置を用いて、半導体基板2の表面2aの略全面に、微細な凹凸を持つテクスチャ構造を形成してもよい。本実施形態では、例えば、三フッ化メタン(CHF3)を20sccm、塩素(Cl2)を50sccm、酸素(O2)を10sccm、および六フッ化イオウ(SF6)を80sccm流しながら、反応圧力7Pa、プラズマを発生させるRFパワーを500Wの条件で、3分間程度ドライエッチングする。その後、半導体基板2の表面2a上のシリコン残渣を洗浄し除去する。 Thereafter, a texture structure having fine irregularities may be formed on substantially the entire surface 2a of the semiconductor substrate 2 using a reactive ion etching apparatus. In the present embodiment, for example, a three 20sccm the trifluoromethane (CHF 3), chlorine (Cl 2) of 50 sccm, while flowing 80sccm oxygen (O 2) of 10 sccm, and sulfur hexafluoride (SF 6), reaction pressure Dry etching is performed for about 3 minutes under conditions of 7 Pa and RF power for generating plasma of 500 W. Thereafter, the silicon residue on the surface 2a of the semiconductor substrate 2 is washed and removed.
次に、図4(b)に示すように、半導体基板2の表面2a側の表層内にn型の逆導電型層8を形成する。このような逆導電型層8は、ペースト状態にした五酸化二リン(P2O5)を半導体基板2の表面2aに塗布して熱拡散させる塗布熱拡散法、または、ガス状態にしたオキシ塩化リン(POCl3)を拡散源とした気相熱拡散法などによって形成される。この逆導電型層8は、0.1〜1μm程度の厚みで、40〜150Ω/□程度のシー
ト抵抗を示すように形成される。気相熱拡散法などで逆導電型層8を形成時に、裏面2b側にも逆導電型層が形成された場合には、フッ酸と硝酸との混合液に半導体基板2の裏面2b側のみを浸して、裏面2b側の逆導電型層8をエッチングして除去して、p型の一導電型領域7を露出させる。以上によって、半導体基板2の内部に、p型の一導電型領域7とn型の逆導電型層8によって、pn接合を形成することができる。
Next, as shown in FIG. 4B, an n-type reverse conductivity type layer 8 is formed in the surface layer on the surface 2 a side of the semiconductor substrate 2. Such a reverse conductivity type layer 8 is formed by applying a thermal diffusion method in which paste 2 phosphorous pentoxide (P 2 O 5 ) is applied to the surface 2a of the semiconductor substrate 2 and thermally diffused, or in a gas state. It is formed by a vapor phase thermal diffusion method using phosphorus chloride (POCl 3 ) as a diffusion source. The reverse conductivity type layer 8 is formed to have a thickness of about 0.1 to 1 μm and a sheet resistance of about 40 to 150Ω / □. When the reverse conductivity type layer 8 is formed by the vapor phase thermal diffusion method or the like, if the reverse conductivity type layer is also formed on the back surface 2b side, only the back surface 2b side of the semiconductor substrate 2 is mixed in a mixed solution of hydrofluoric acid and nitric acid. And the reverse conductivity type layer 8 on the back surface 2b side is etched and removed to expose the p-type one conductivity type region 7. As described above, a pn junction can be formed in the semiconductor substrate 2 by the p-type one conductivity type region 7 and the n-type reverse conductivity type layer 8.
次に、図4(c)に示すように、半導体基板2の表面2a側に、上述のように第1反射防止層9aおよび第2反射防止層9bからなる反射防止層9を形成する。反射防止層9は、窒化シリコンなどからなる膜を、PECVD装置など用いて形成される。 Next, as shown in FIG. 4C, the antireflection layer 9 including the first antireflection layer 9a and the second antireflection layer 9b is formed on the surface 2a side of the semiconductor substrate 2 as described above. The antireflection layer 9 is formed of a film made of silicon nitride or the like using a PECVD apparatus or the like.
図5は、本実施形態に係る平行平板型PECVD装置の構造の一例を示したものである。これにおいて、pn接合が形成された半導体基板2が載置された搬送カート22は、搬送機構26で入口側からロードロック室23内部に搬入される。ここで、大気状態から減圧状態に排気されるとともに所定の温度の温度(例えば500℃程度)に昇温される。その後、成膜室24に搬送され、成膜室24で半導体基板2と搬送カート22が昇温された状態で窒化シリコン膜が成膜される。そして、アンロードロック室25に運ばれて真空状態から大気状態にパージされて出口側から搬出される。 FIG. 5 shows an example of the structure of a parallel plate type PECVD apparatus according to this embodiment. In this case, the transfer cart 22 on which the semiconductor substrate 2 on which the pn junction is formed is loaded into the load lock chamber 23 from the entrance side by the transfer mechanism 26. Here, the air is exhausted from the atmospheric state to the reduced pressure state, and the temperature is raised to a predetermined temperature (for example, about 500 ° C.). Thereafter, the silicon nitride film is transferred to the film forming chamber 24 and the semiconductor substrate 2 and the transfer cart 22 are heated in the film forming chamber 24. Then, it is carried to the unload lock chamber 25, purged from the vacuum state to the atmospheric state, and carried out from the outlet side.
引き続き連続して成膜処理を行うためには、出口側から搬出された搬送カート22は装置外部を通り入口側に戻される。このときロードロック室23の入口側に半導体基板2の供給機構を設けて、搬送カート22の上部側からロボットなどで成膜前の半導体基板2を搬送カート22の所定の位置に供給したり、アンロードロック室25の出口側に半導体基板2の回収機構を設けて薄膜を成膜した半導体基板2を回収する。または、入り口側で供給・回収を同時に行う。 In order to continuously perform the film forming process, the transport cart 22 carried out from the outlet side passes through the outside of the apparatus and is returned to the inlet side. At this time, a supply mechanism of the semiconductor substrate 2 is provided on the entrance side of the load lock chamber 23, and the semiconductor substrate 2 before film formation is supplied to a predetermined position of the transfer cart 22 by a robot or the like from the upper side of the transfer cart 22. A semiconductor substrate 2 recovery mechanism is provided on the outlet side of the unload lock chamber 25 to recover the semiconductor substrate 2 having a thin film formed thereon. Alternatively, supply and collection are performed at the entrance side at the same time.
本実施形態に係るPECVD装置に用いられる搬送カート22は、図6に示すように金属枠39にプレート37をはめ込んでプレート固定冶具40によって固定される構造である。そして、搬送カート22はPECVD装置の搬送機構によってその内部を移動し、ロードロック室23、成膜室24、アンロードロック室25の各チャンバー内の所定の位置で、搬送カート固定治具41によって固定されるようになっている。このような金属枠39、プレート固定冶具40および搬送カート固定治具41はステンレスなどから成る。 The transport cart 22 used in the PECVD apparatus according to the present embodiment has a structure in which a plate 37 is fitted into a metal frame 39 and fixed by a plate fixing jig 40 as shown in FIG. The transfer cart 22 is moved inside by the transfer mechanism of the PECVD apparatus, and is transferred by a transfer cart fixing jig 41 at predetermined positions in the load lock chamber 23, the film forming chamber 24, and the unload lock chamber 25. It is supposed to be fixed. The metal frame 39, the plate fixing jig 40, and the transport cart fixing jig 41 are made of stainless steel or the like.
多数の基板位置決めピン38は、搬送中の半導体基板2が振動などで動き、半導体基板2同士が重ならないように、また載置プレート37から半導体基板2が転落しないように設けられている。これら基板位置決めピン38は、互いに隣り合う基板位置決めピン38同士の間隔が半導体基板2の大きさに対し少し大きくなるように植設される。基板位置決めピン38は、カーボンもしくはアルミナなどのセラミックまたはステンレスなどから成る。 A large number of substrate positioning pins 38 are provided so that the semiconductor substrate 2 being transferred moves due to vibration or the like, so that the semiconductor substrates 2 do not overlap each other, and the semiconductor substrate 2 does not fall from the mounting plate 37. These substrate positioning pins 38 are implanted so that the distance between adjacent substrate positioning pins 38 is slightly larger than the size of the semiconductor substrate 2. The substrate positioning pins 38 are made of ceramic such as carbon or alumina, or stainless steel.
窒化シリコン膜の成膜は、半導体基板を載置した搬送カート22を成膜室内の所定の位置に固定した後、成膜室24内を真空ポンプ30で排気し、マスフローコントローラー29からガスを成膜室24内に導入しながら、RF電源などの電力供給手段28からRF電力を印加する。そして、導入したガスを活性状態に励起させて、電極板27とアース31側の搬送カート22との間でプラズマを発生させる。これによって半導体基板2の上面に窒化シリコン膜を成膜する。 In forming the silicon nitride film, the transport cart 22 on which the semiconductor substrate is placed is fixed at a predetermined position in the film forming chamber, and then the inside of the film forming chamber 24 is evacuated by the vacuum pump 30 and gas is generated from the mass flow controller 29. While being introduced into the membrane chamber 24, RF power is applied from a power supply means 28 such as an RF power source. Then, the introduced gas is excited into an active state, and plasma is generated between the electrode plate 27 and the transport cart 22 on the ground 31 side. Thereby, a silicon nitride film is formed on the upper surface of the semiconductor substrate 2.
このようなPECVD装置において、第1反射防止層9aを成膜するには、例えばモノシランガス(SiH4)の流量を2000sccm、アンモニアガス(NH3)の流量を10000sccm、窒素ガス(N2)の流量を6700sccm、成膜中の圧力を60Pa、RFパワーを2100wの条件で、所定の膜厚になるように成膜時間を調整して行
えばよい。第2反射防止層9bを成膜するには、例えばモノシランガス(SiH4)の流量を900sccm、アンモニアガス(NH3)の流量を4600sccm、窒素ガス(N2)の流量を3100sccm、成膜中の圧力を90Pa、RFパワーを1800wの条件で所定の膜厚になるように成膜時間を調整して行えばよい。
In such a PECVD apparatus, in order to form the first antireflection layer 9a, for example, the flow rate of monosilane gas (SiH 4 ) is 2000 sccm, the flow rate of ammonia gas (NH 3 ) is 10000 sccm, and the flow rate of nitrogen gas (N 2 ). The film formation time may be adjusted so as to obtain a predetermined film thickness under the conditions of 6700 sccm, pressure during film formation of 60 Pa, and RF power of 2100 w. In order to form the second antireflection layer 9b, for example, the flow rate of monosilane gas (SiH 4 ) is 900 sccm, the flow rate of ammonia gas (NH 3 ) is 4600 sccm, the flow rate of nitrogen gas (N 2 ) is 3100 sccm, The film formation time may be adjusted so that a predetermined film thickness is obtained under the conditions of pressure of 90 Pa and RF power of 1800 w.
なお、本実施形態に係るPECVD装置は、上記の内容に限定されるものでなく、種々の変更を加えることができる。例えば太陽電池素子1の量産に対応できるように、成膜室を2つ準備して、最初の成膜室で第1反射防止層9aを成膜し、2番目の成膜室で第2反射防止層9bを成膜するようにしてもよい。 The PECVD apparatus according to the present embodiment is not limited to the above contents, and various changes can be made. For example, two film forming chambers are prepared so as to correspond to mass production of the solar cell element 1, the first antireflection layer 9a is formed in the first film forming chamber, and the second reflection is performed in the second film forming chamber. The prevention layer 9b may be formed.
次に、図4(d)に示すように、半導体基板2の表面2aに、バスバー電極3およびフィンガー電極4となる表面側導電性ペースト13を塗布し配置する。表面側導電性ペースト13としては、銀を主成分として導電性ペースト中に70〜85質量%程度含有し、さらにガラスフリットおよび有機ビヒクル等を混練したものを用いる。有機ビヒクルは、例えばバインダーとして使用される樹脂成分を有機溶媒に添加して得られる。バインダーとしては、エチルセルロース等のセルロース系樹脂の他、アクリル樹脂またはアルキッド樹脂等が使用され、有機溶媒としては、例えばジエチレングリコールモノブチルエーテルアセテート、ターピネオールまたはジエチレングリコールモノブチルエーテル等が使用される。有機ビヒクルの含有質量は、導電性ペースト中に5〜20質量%程度含有していればよい。また、ガラスフリットの成分は、ガラス材料として例えばSiO2−Bi2O3−PbO系またはAl2O3−SiO2−PbO系などの鉛系ガラスを用いることができる。また、他のガラス材料としては、B2O3−SiO2−Bi2O3系またはB2O3−SiO2−ZnO系などの非鉛系ガラスも用いることができる。ガラスフリットは、導電性ペースト中に2〜15質量%程度であればよい。表面側導電性ペースト13を配置する方法としては、スクリーン製版を用いたプリント印刷法を用いて、第1テクスチャ構造領域11上にフィンガー電極4となる表面側導電性ペースト13が配置されるように塗布する。この塗布後、所定の温度で乾燥し、溶剤を蒸発させる。 Next, as shown in FIG. 4 (d), a surface-side conductive paste 13 to be the bus bar electrode 3 and the finger electrode 4 is applied and disposed on the surface 2 a of the semiconductor substrate 2. As the surface-side conductive paste 13, a paste containing silver as a main component and containing about 70 to 85% by mass in the conductive paste and further kneaded with glass frit, an organic vehicle and the like is used. The organic vehicle is obtained, for example, by adding a resin component used as a binder to an organic solvent. As the binder, an acrylic resin or an alkyd resin is used in addition to a cellulose resin such as ethyl cellulose, and as the organic solvent, for example, diethylene glycol monobutyl ether acetate, terpineol or diethylene glycol monobutyl ether is used. The organic vehicle may be contained in an amount of about 5 to 20% by mass in the conductive paste. As the glass frit component, for example, a lead glass such as SiO 2 —Bi 2 O 3 —PbO or Al 2 O 3 —SiO 2 —PbO can be used as a glass material. Further, as other glass materials, non-lead glass such as B 2 O 3 —SiO 2 —Bi 2 O 3 or B 2 O 3 —SiO 2 —ZnO can be used. Glass frit should just be about 2-15 mass% in an electrically conductive paste. As a method of arranging the surface-side conductive paste 13, the surface-side conductive paste 13 to be the finger electrode 4 is arranged on the first texture structure region 11 by using a printing method using screen plate making. Apply. After this application, the solvent is dried by drying at a predetermined temperature.
次に、図4(e)に示すように、半導体基板2の裏面2bに、接続電極6用の裏面側第1導電性ペースト14を配置する。裏面側第1導電性ペースト14は、上述の表面側導電性ペースト13と同様の導電性ペーストが使用可能である。裏面側第1導電性ペースト14を配置後、所定の温度で乾燥させて溶剤を蒸散させる。 Next, as shown in FIG. 4E, the back side first conductive paste 14 for the connection electrode 6 is disposed on the back side 2 b of the semiconductor substrate 2. As the back side first conductive paste 14, the same conductive paste as the above-described front side conductive paste 13 can be used. After arrange | positioning the back surface side 1st electrically conductive paste 14, it is made to dry at predetermined temperature and a solvent is evaporated.
次いで、図4(f)に示すように、裏面集電電極5用の裏面側第2導電性ペースト15を配置する。第2導電性ペースト15としては、例えばアルミニウムを主成分とする金属粉末と、ガラスフリットと、有機ビヒクルとを含有するアルミニウムペーストを用いる。塗布法としては、プリント印刷法などを用いることができる。このように導電性ペーストを塗布した後、所定の温度で乾燥させて溶剤を蒸散させる。 Next, as shown in FIG. 4 (f), the back side second conductive paste 15 for the back side collecting electrode 5 is disposed. As the second conductive paste 15, for example, an aluminum paste containing a metal powder containing aluminum as a main component, glass frit, and an organic vehicle is used. As the coating method, a printing method or the like can be used. After applying the conductive paste in this manner, the solvent is evaporated by drying at a predetermined temperature.
次に、表面側導電性ペースト13、裏面側第1導電性ペースト14および裏面側第2導電性ペースト15を配置した半導体基板2を焼成炉に投入し、これらを同時に600〜850℃程度の温度で数分間、焼成する。これによって、焼成中に溶融したガラスフリットが半導体基板2の最表面と反応した後に固着して、各電極と半導体基板2との電気的コンタクトを形成するとともに、機械的な接着強度を高めることができる。このとき、表面側導電性ペースト13は、反射防止層9をファイアースルーして、半導体基板2と直に接するバスバー電極3およびフィンガー電極4が形成される。また、この焼成によって、裏面側第1導電性ペースト14は接続電極6となり、裏面側第2導電性ペースト15は集電電極5となる。このとき、集電電極5の形成と同時に、アルミニウムが半導体基板2に拡散することによって、BSF領域10が形成される。以上の工程によって、図1および図2に示した太陽電池素子1が完成する。 Next, the semiconductor substrate 2 on which the front-side conductive paste 13, the back-side first conductive paste 14, and the back-side second conductive paste 15 are placed is put into a firing furnace, and these are simultaneously heated to a temperature of about 600 to 850 ° C. Bake for several minutes. As a result, the glass frit melted during firing reacts with the outermost surface of the semiconductor substrate 2 and adheres to form an electrical contact between each electrode and the semiconductor substrate 2 and increase the mechanical adhesive strength. it can. At this time, the surface-side conductive paste 13 fires through the antireflection layer 9 to form bus bar electrodes 3 and finger electrodes 4 that are in direct contact with the semiconductor substrate 2. Further, by this firing, the back side first conductive paste 14 becomes the connection electrode 6, and the back side second conductive paste 15 becomes the current collecting electrode 5. At this time, the BSF region 10 is formed by diffusing aluminum into the semiconductor substrate 2 simultaneously with the formation of the collecting electrode 5. The solar cell element 1 shown in FIGS. 1 and 2 is completed through the above steps.
なお、本実施形態に係る太陽電池素子1の製造方法は、上記のものに限定されるものではない。例えば、焼成工程は、表面側導電性ペースト13、裏面側第1導電性ペースト14および裏面側第2導電性ペースト15をそれぞれ配置した後に順次行なってもよい。ただし、表面側導電性ペースト13および裏面側第1導電性ペースト14を同時に行ない、裏面側第2導電性ペースト15配置後にさらに焼成してもよい。また、他の方法としては、表面側導電性ペースト13を焼成した後、裏面側第1導電性ペースト14および裏面側第2導電性ペースト15を同時に焼成してもよい。 In addition, the manufacturing method of the solar cell element 1 which concerns on this embodiment is not limited to said thing. For example, the firing step may be sequentially performed after the surface-side conductive paste 13, the back-side first conductive paste 14, and the back-side second conductive paste 15 are arranged. However, the surface-side conductive paste 13 and the back-side first conductive paste 14 may be performed simultaneously and further baked after the back-side second conductive paste 15 is arranged. As another method, after the front surface side conductive paste 13 is fired, the back side first conductive paste 14 and the back side second conductive paste 15 may be fired simultaneously.
<太陽電池モジュール>
図7(a)、(b)に示すように、本実施形態に係る太陽電池モジュール51は、複数の太陽電池素子1を有する太陽電池パネル53と、太陽電池パネル53の外周部に配置されたフレーム54を有する。太陽電池モジュール51は、主として光を受ける面である第1面51a(図7(a)を参照)、および、第1面51aの裏面に相当する第2面51bを有する(図7(b)を参照)。そして、太陽電池モジュール51は、図7(b)に示すように、第2面51bに端子箱55を有している。また、端子箱55には、太陽電池モジュール51の発生した電力を外部回路に供給するための出力ケーブル56が配線されている。
<Solar cell module>
As shown in FIGS. 7A and 7B, the solar cell module 51 according to this embodiment is disposed on the solar cell panel 53 having the plurality of solar cell elements 1 and the outer peripheral portion of the solar cell panel 53. It has a frame 54. The solar cell module 51 has a first surface 51a (see FIG. 7A) that is a surface that mainly receives light, and a second surface 51b that corresponds to the back surface of the first surface 51a (FIG. 7B). See). And the solar cell module 51 has the terminal box 55 in the 2nd surface 51b, as shown in FIG.7 (b). The terminal box 55 is wired with an output cable 56 for supplying power generated by the solar cell module 51 to an external circuit.
太陽電池モジュール51を構成する太陽電池素子1は、上述の実施形態のものであればよい。また、隣り合う太陽電池素子1同士は、図8(a),(b)に示すように、接続導体52で電気的に接続される。この接続導体52は、例えば、厚さが0.1〜0.3mm程度の銅またはアルミニウムの金属箔であればよい。この金属箔には、表面に半田がコーティングされている。この半田は、メッキまたはディピング等によって、例えば、5〜30μm程度の平均厚さになるように設けられる。この接続導体52の幅は、太陽電池素子のバスバー電極3の幅と同等もしくはバスバー電極3の幅よりも小さくすればよい。これによって、接続導体52によって太陽電池素子1の受光を妨げにくくできる。また接続導体52は、バスバー電極3および接続電極6の電極領域6aの略全表面に接続してもよい。これによって、太陽電池素子1の抵抗成分を小さくできる。ここで、接続導体52を150mm角程度の半導体基板2を使用する場合、接続導体52の幅は1〜3mm程度、その長さは260〜300mm程度であればよい。 The solar cell element 1 constituting the solar cell module 51 may be that of the above-described embodiment. Adjacent solar cell elements 1 are electrically connected by a connection conductor 52 as shown in FIGS. 8 (a) and 8 (b). The connection conductor 52 may be, for example, a copper or aluminum metal foil having a thickness of about 0.1 to 0.3 mm. The metal foil has a surface coated with solder. This solder is provided by plating or dipping so as to have an average thickness of about 5 to 30 μm, for example. The width of the connection conductor 52 may be equal to or smaller than the width of the bus bar electrode 3 of the solar cell element. As a result, the connection conductor 52 can make it difficult to prevent the solar cell element 1 from receiving light. The connection conductor 52 may be connected to substantially the entire surface of the electrode region 6 a of the bus bar electrode 3 and the connection electrode 6. Thereby, the resistance component of the solar cell element 1 can be reduced. Here, when the semiconductor substrate 2 having a connection conductor 52 of about 150 mm square is used, the connection conductor 52 may have a width of about 1 to 3 mm and a length of about 260 to 300 mm.
図8(a)に示すように、1つの太陽電池素子1に接続される接続導体52において、一方の接続導体52aは、太陽電池素子1の表面1aのバスバー電極3に半田付けされており、また他方の接続導体52bは、太陽電池素子1の裏面の接続電極6に半田付けされている。 As shown in FIG. 8A, in the connection conductor 52 connected to one solar cell element 1, one connection conductor 52a is soldered to the bus bar electrode 3 on the surface 1a of the solar cell element 1, The other connection conductor 52 b is soldered to the connection electrode 6 on the back surface of the solar cell element 1.
また、図8(b)に示すように、隣り合う太陽電池素子1(太陽電池素子1S、1T)は、太陽電池素子1Sの表面1aのバスバー電極3に接続した接続導体52の他端部を太陽電池素子1Tの裏面1bの接続電極6に半田付けされることによって接続される。このような接続を複数(例えば5〜10個程度)の太陽電池素子1に繰り返すことによって、複数の太陽電池素子1が直線状に直列接続されてなる太陽電池ストリングが形成される。 Moreover, as shown in FIG.8 (b), the adjacent solar cell element 1 (solar cell element 1S, 1T) connects the other end part of the connection conductor 52 connected to the bus-bar electrode 3 of the surface 1a of the solar cell element 1S. It connects by soldering to the connection electrode 6 of the back surface 1b of the solar cell element 1T. By repeating such connection to a plurality (for example, about 5 to 10) of solar cell elements 1, a solar cell string in which the plurality of solar cell elements 1 are linearly connected in series is formed.
次に、この太陽電池ストリングを複数(例えば2〜10本程度)用意して、1〜10mm程度の所定間隔をあけて略平行に整列させる。そして、太陽電池ストリングの各端部の太陽電池素子1同士を横方向配線65にて半田付けなどで接続する。また、両端側の太陽電池ストリングの横方向配線65を接続していない太陽電池素子1には、外部導出配線66を接続する。 Next, a plurality of solar cell strings (for example, about 2 to 10) are prepared and aligned approximately in parallel at a predetermined interval of about 1 to 10 mm. Then, the solar cell elements 1 at each end of the solar cell string are connected to each other by soldering or the like with the lateral wiring 65. Moreover, the external lead-out wiring 66 is connected to the solar cell element 1 to which the lateral wiring 65 of the solar cell strings on both ends is not connected.
次に、透光性基板61、表面側充填材62、裏面側充填材63および裏面材64を準備
する。透光性基板61としては、ガラスが用いられる。ここでガラスは、例えば、厚さ3〜5mm程度の白板ガラス、強化ガラス、倍強化ガラスまたは熱線反射ガラスなどが用いられる。
Next, the translucent substrate 61, the front surface side filler 62, the back surface side filler 63, and the back surface material 64 are prepared. As the translucent substrate 61, glass is used. Here, as the glass, for example, white plate glass, tempered glass, double tempered glass, or heat ray reflective glass having a thickness of about 3 to 5 mm is used.
表面側充填材62および裏面側充填材63は、それぞれエチレン−酢酸ビニル共重合体(以下EVAと略す)またはポリビニルブチラール(PVB)から成り、Tダイと押し出し機とによって、厚さ0.4〜1mm程度のシート状に成形されたものが用いられる。これらはラミネート装置によって減圧下にて加熱加圧を行うことで、軟化、融着して他の部材と一体化させる。 The front side filler 62 and the back side filler 63 are each made of an ethylene-vinyl acetate copolymer (hereinafter abbreviated as EVA) or polyvinyl butyral (PVB), and have a thickness of 0.4 to What was shape | molded in the sheet form of about 1 mm is used. These are heated and pressed under reduced pressure by a laminating apparatus, and are softened and fused to be integrated with other members.
裏面材64は、外部からの水分の浸入を低減する役割を有する。裏面材64は、例えば、アルミ箔を挟持した耐候性を有するフッ素系樹脂シート、アルミナまたはシリカを蒸着したポリエチレンテレフタレ−ト(PET)シート等が用いられる。裏面材64は、太陽電池モジュール51の第2面51b側からの光に入射を光発電に用いる場合は、ガラスまたはポリカーボネート樹脂を用いてもよい。 The back material 64 has a role of reducing moisture intrusion from the outside. As the back material 64, for example, a fluorine resin sheet having weather resistance with an aluminum foil sandwiched therebetween, a polyethylene terephthalate (PET) sheet on which alumina or silica is vapor-deposited, or the like is used. The back material 64 may be made of glass or polycarbonate resin when incident on light from the second surface 51b side of the solar cell module 51 is used for photovoltaic power generation.
次いで、図9に示すように、透光性基板61上に表面側充填材62を配置した後、上記のように接続した太陽電池素子1、裏面側充填材63および裏面材64を順次積層して積層体を作製する。 Next, as shown in FIG. 9, after the surface-side filler 62 is disposed on the translucent substrate 61, the solar cell element 1, the back-side filler 63, and the back-surface material 64 connected as described above are sequentially stacked. To produce a laminate.
次いで、この積層体をラミネート装置にセットする。そして、減圧下にて加圧しながら100〜200℃で例えば15分〜1時間程度加熱することによって、太陽電池パネル53を作製できる。 Next, this laminate is set in a laminating apparatus. And the solar cell panel 53 is producible by heating at 100-200 degreeC, for example for about 15 minutes-1 hour, pressurizing under reduced pressure.
最後に、図7に示すように、太陽電池パネル53の外周部にフレーム54や第2面51b側に端子箱55を必要に応じて取り付けることで、太陽電池モジュール51が完成する。このように、上述の太陽電池素子1を備えることによって、信頼性およびコストに優れた太陽電池モジュール51を提供できる。 Finally, as shown in FIG. 7, the solar cell module 51 is completed by attaching the terminal box 55 to the outer periphery of the solar cell panel 53 on the frame 54 or the second surface 51b side as required. Thus, the solar cell module 51 excellent in reliability and cost can be provided by providing the above-described solar cell element 1.
1 :太陽電池素子
1a:表面
1b:裏面
2 :半導体基板
2a:表面
2b:裏面
3 :バスバー電極
4 :フィンガー電極
5 :集電電極
6 :接続電極
7 :一導電型領域
8 :逆導電型層
9 :反射防止層
10 :BSF領域
13 :表面側導電性ペースト
14 :裏面側第1導電性ペースト
15 :裏面側第2導電性ペースト
22 :搬送カート
23 :ロードロック室
24 :成膜室
25 :アンロードロック室
26 :搬送機構
27 :電極板
28 :電力供給手段
29 :マスフローコントローラー
30 :真空ポンプ
31 :アース
32 :ヒーター
37 :プレート
38 :基板位置決めピン
39 :金属枠
40 :プレート固定冶具
41 :搬送カート固定治具
42 :プレート上の基板が載置されない部分
51 :太陽電池モジュール
51a:第1面
51b:第2面
52 :接続導体
53 :太陽電池パネル
54 :フレーム
55 :端子箱
56 :出力ケーブル
61 :透光性基板
62 :表面側充填材
63 :裏面側充填材
64 :裏面材
65 :横方向配線
66 :外部導出配線
DESCRIPTION OF SYMBOLS 1: Solar cell element 1a: Front surface 1b: Back surface 2: Semiconductor substrate 2a: Front surface 2b: Back surface 3: Busbar electrode 4: Finger electrode 5: Current collection electrode 6: Connection electrode 7: One conductivity type area | region 8: Reverse conductivity type layer 9: Antireflection layer 10: BSF region 13: Front side conductive paste 14: Back side first conductive paste 15: Back side second conductive paste 22: Transfer cart 23: Load lock chamber 24: Film formation chamber 25: Unload lock chamber 26: Transport mechanism 27: Electrode plate 28: Power supply means 29: Mass flow controller 30: Vacuum pump 31: Ground 32: Heater 37: Plate 38: Substrate positioning pin 39: Metal frame 40: Plate fixing jig 41: Transport cart fixing jig 42: portion 51 on which the substrate on the plate is not placed 51: solar cell module 51a: first surface 51b: Two surfaces 52: Connection conductor 53: Solar cell panel 54: Frame 55: Terminal box 56: Output cable 61: Translucent substrate 62: Front side filler 63: Back side filler 64: Back side material 65: Lateral wiring 66 : External lead-out wiring
Claims (5)
前記反射防止層は、酸素濃度の低い第1反射防止層と、該第1反射防止層よりも酸素濃度の高い第2反射防止層とを有し、前記半導体基板側から前記第1反射防止層および前記第2反射防止層がこの順で積層されている、請求項1に記載の太陽電池素子。 A solar cell element comprising a semiconductor substrate and an antireflection layer disposed on one main surface of the semiconductor substrate and containing silicon nitride,
The antireflection layer includes a first antireflection layer having a low oxygen concentration and a second antireflection layer having an oxygen concentration higher than that of the first antireflection layer, and the first antireflection layer from the semiconductor substrate side. The solar cell element according to claim 1, wherein the second antireflection layer is laminated in this order.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014035154A JP2015162488A (en) | 2014-02-26 | 2014-02-26 | Solar cell element and solar cell module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014035154A JP2015162488A (en) | 2014-02-26 | 2014-02-26 | Solar cell element and solar cell module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015162488A true JP2015162488A (en) | 2015-09-07 |
Family
ID=54185418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014035154A Pending JP2015162488A (en) | 2014-02-26 | 2014-02-26 | Solar cell element and solar cell module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015162488A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022718A (en) * | 2016-08-01 | 2018-02-08 | シャープ株式会社 | Back electrode type solar cell and solar cell module |
-
2014
- 2014-02-26 JP JP2014035154A patent/JP2015162488A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018022718A (en) * | 2016-08-01 | 2018-02-08 | シャープ株式会社 | Back electrode type solar cell and solar cell module |
JP7017848B2 (en) | 2016-08-01 | 2022-02-09 | シャープ株式会社 | Back electrode type solar cell and solar cell module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9608140B2 (en) | Solar cell and solar cell module | |
JP6648986B2 (en) | Solar cell element and solar cell module | |
CN104956495B (en) | Solar battery cell and its manufacture method | |
JP6495649B2 (en) | Solar cell element and solar cell module | |
WO2011052597A1 (en) | Solar cell element and solar cell module | |
TWI649884B (en) | Solar cell with high photoelectric conversion efficiency and manufacturing method of solar cell with high photoelectric conversion efficiency | |
JP2014011246A (en) | Solar cell element and solar cell module | |
JP5495777B2 (en) | Solar cell module | |
US20200176623A1 (en) | Solar cell element and solar cell module | |
WO2013100085A1 (en) | Solar cell element, method for manufacturing solar cell element, and solar cell module | |
KR101165915B1 (en) | Method for fabricating solar cell | |
JP4185332B2 (en) | Solar cell and solar cell module using the same | |
JP2005353851A (en) | Solar cell module | |
JP2015106585A (en) | Method for manufacturing solar cell element and solar cell module | |
JPWO2018083722A1 (en) | High photoelectric conversion efficiency solar cell and method for producing high photoelectric conversion efficiency solar cell | |
CN109041583B (en) | Solar cell element and solar cell module | |
US20170012144A1 (en) | Solar cell and solar cell module | |
JP5744202B2 (en) | Method for forming alumina film | |
JP5645734B2 (en) | Solar cell element | |
JP2015162488A (en) | Solar cell element and solar cell module | |
JP2016178280A (en) | Solar cell element and solar cell module using the same | |
US10700223B2 (en) | High photoelectric conversion efficiency solar battery cell and method for manufacturing high photoelectric conversion solar battery cell | |
WO2017057618A1 (en) | Solar cell element, method for manufacturing same and solar cell module | |
JP2012129407A (en) | Method for manufacturing solar cell element | |
JP2015106586A (en) | Method for manufacturing solar cell element and solar cell module |