JP2015156627A - Attenuator and effector - Google Patents
Attenuator and effector Download PDFInfo
- Publication number
- JP2015156627A JP2015156627A JP2014100181A JP2014100181A JP2015156627A JP 2015156627 A JP2015156627 A JP 2015156627A JP 2014100181 A JP2014100181 A JP 2014100181A JP 2014100181 A JP2014100181 A JP 2014100181A JP 2015156627 A JP2015156627 A JP 2015156627A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- power source
- base
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012636 effector Substances 0.000 title claims description 14
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000012986 modification Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910052793 cadmium Inorganic materials 0.000 description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
本発明は、音響信号などのアナログ信号を減衰させるアッテネータと、そのアッテネータを有するエフェクタに関する。 The present invention relates to an attenuator for attenuating an analog signal such as an acoustic signal, and an effector having the attenuator.
アッテネータとしては、特許文献1、2に示された技術が知られている。
As the attenuator, the techniques disclosed in
しかしながら、特許文献1のアッテネータはカドミウムを含有するフォトカプラを用いているので、環境保全の規制などで生産が制限され、入手が困難になっている。また、特許文献2の技術は、ダイオードを線形な特性の素子として扱える振幅しか入力できない。つまり、1つのダイオードに対して10mV程度の振幅の信号しか入力できない。したがって、特許文献2の図1のリニアライザー回路11のように多数のダイオードを直列に接続しなければならず、部品数が増えるという課題がある。例えば、数Vの振幅の信号を入力するためには、数100個のダイオードを直列につなぐ必要がある。
However, since the attenuator of Patent Document 1 uses a cadmium-containing photocoupler, production is restricted due to environmental protection regulations and the like, making it difficult to obtain. Further, the technique of
本発明は、容易に入手できる素子で、部品数を少なくできるアッテネータを提供することを目的とする。 An object of the present invention is to provide an attenuator that can be easily obtained and can reduce the number of components.
本発明のアッテネータは、一端が入力端子に、他端が出力端子に接続された入力抵抗と、出力端子に接続された可変抵抗部とを備える。可変抵抗部は、第1トランジスタ、第2トランジスタ、第1抵抗、第2抵抗、第3抵抗、第4抵抗、第1可変電圧源、第2可変電圧源、第1電源、第2電源、帰還点、出力点を有する。出力点は出力端子に接続される。帰還点と出力点とが接続される。第1電源の負極と前記第2電源の正極が接地される。第1可変電圧源と第2可変電圧源は、第1トランジスタのベース−エミッタ間のバイアス電圧と第2トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させられる。第1抵抗、第2抵抗、第3抵抗、第4抵抗、第1電源、第2電源は、入力端子に入力される電圧が0Vの場合には、出力点の電圧が0Vになるように定められている。 The attenuator of the present invention includes an input resistor having one end connected to the input terminal and the other end connected to the output terminal, and a variable resistance unit connected to the output terminal. The variable resistor unit includes a first transistor, a second transistor, a first resistor, a second resistor, a third resistor, a fourth resistor, a first variable voltage source, a second variable voltage source, a first power source, a second power source, and a feedback. It has a point and an output point. The output point is connected to the output terminal. The feedback point and the output point are connected. The negative electrode of the first power source and the positive electrode of the second power source are grounded. The first variable voltage source and the second variable voltage source are changed so that the bias voltage between the base and the emitter of the first transistor is the same as the bias voltage between the base and the emitter of the second transistor. The first resistor, the second resistor, the third resistor, the fourth resistor, the first power supply, and the second power supply are determined so that the voltage at the output point is 0 V when the voltage input to the input terminal is 0 V. It has been.
第1トランジスタがNPN型の場合は、第1トランジスタのコレクタが第1電源の正極に接続される。第1トランジスタのエミッタが出力点に接続される。第1トランジスタのベースとコレクタの間に、第1抵抗が接続される。第1トランジスタのベースと帰還点の間に、第2抵抗と第1可変電圧源が直列に接続される。第1トランジスタがPNP型の場合は、第1トランジスタのエミッタが第1電源の正極に接続される。第1トランジスタのコレクタが出力点に接続される。第1トランジスタのベースと帰還点の間に、第1抵抗が接続される。第1トランジスタのベースとエミッタの間に、第2抵抗と第1可変電圧源が直列に接続される。 When the first transistor is an NPN type, the collector of the first transistor is connected to the positive electrode of the first power source. The emitter of the first transistor is connected to the output point. A first resistor is connected between the base and collector of the first transistor. A second resistor and a first variable voltage source are connected in series between the base of the first transistor and the feedback point. When the first transistor is a PNP type, the emitter of the first transistor is connected to the positive electrode of the first power source. The collector of the first transistor is connected to the output point. A first resistor is connected between the base of the first transistor and the feedback point. A second resistor and a first variable voltage source are connected in series between the base and emitter of the first transistor.
第2のトランジスタがNPN型の場合は、第2トランジスタのエミッタが第2電源の負極に接続される。第2トランジスタのコレクタが出力点に接続される。第2トランジスタのベースと帰還点の間に、第3抵抗が接続される。第2トランジスタのベースとエミッタの間に、第4抵抗と第2可変電圧源が直列に接続される。第2トランジスタがPNP型の場合は、第2トランジスタのコレクタが第2電源の負極に接続される。第2トランジスタのエミッタが出力点に接続される。第2トランジスタのベースとコレクタの間に、第3抵抗が接続される。第2トランジスタのベースと帰還点の間に、第4抵抗と第2可変電圧源が直列に接続される。 When the second transistor is an NPN type, the emitter of the second transistor is connected to the negative electrode of the second power source. The collector of the second transistor is connected to the output point. A third resistor is connected between the base of the second transistor and the feedback point. A fourth resistor and a second variable voltage source are connected in series between the base and emitter of the second transistor. When the second transistor is a PNP type, the collector of the second transistor is connected to the negative electrode of the second power source. The emitter of the second transistor is connected to the output point. A third resistor is connected between the base and collector of the second transistor. A fourth resistor and a second variable voltage source are connected in series between the base of the second transistor and the feedback point.
本発明のアッテネータは、第1トランジスタのベース−エミッタ間のバイアス電圧VBE1と第2トランジスタのベース−エミッタ間のバイアス電圧VBE2とが同じなので、2つのトランジスタの特性を同等にできる。また、入力される電圧が0Vの場合には、出力点の電圧が0Vになるように抵抗値と電源電圧とを定めている。したがって、入力電圧が正の電圧の場合も負の電圧の場合も同じ減衰率にでき、減衰率を2つの可変電圧源で調整できる。そして、トランジスタと抵抗と電源で構成されているので、素子を入手しやすく、部品数を少なくできる。 Since the attenuator of the present invention has the same base-emitter bias voltage V BE1 of the first transistor and the base-emitter bias voltage V BE2 of the second transistor, the characteristics of the two transistors can be made equal. When the input voltage is 0V, the resistance value and the power supply voltage are determined so that the voltage at the output point is 0V. Therefore, the same attenuation rate can be obtained regardless of whether the input voltage is a positive voltage or a negative voltage, and the attenuation rate can be adjusted by two variable voltage sources. And since it is comprised with the transistor, the resistance, and the power supply, it is easy to acquire an element and can reduce the number of parts.
以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail. In addition, the same number is attached | subjected to the structure part which has the same function, and duplication description is abbreviate | omitted.
図1に、アッテネータの等価回路を示す。等価回路90は、直列に接続された入力抵抗190と可変抵抗910で構成される。入力抵抗190は、一端が入力端子191に、他端が出力端子192に接続される。可変抵抗910は、一端が出力端子192に接続され、他端が接地される。このような等価回路では、入力電圧VIと出力電圧VOとの関係は、
VO=VI・RA/(RO+RA)
となり、入力電圧VIが減衰された出力電圧VOが得られる。
FIG. 1 shows an equivalent circuit of the attenuator. The
V O = V I · R A / (R O + R A )
Thus, the output voltage V O in which the input voltage V I is attenuated is obtained.
図2は、実施例1のアッテネータの構成例を示す図である。アッテネータ10は、一端が入力端子191に接続され、他端が出力端子192に接続された入力抵抗190と、出力端子192に接続された可変抵抗部110を備える。可変抵抗部110は、NPN型の第1トランジスタ131、NPN型の第2トランジスタ132、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1可変電圧源121、第2可変電圧源122、第1電源101、第2電源102、帰還点182、出力点181を有する。なお、帰還点182と出力点181は、素子同士の接続関係を説明するために採用した表現上の点であり、実際のアッテネータにおいて明確な点が存在する必要はなく、配線内のいずれかの点を帰還点182もしくは出力点181と考えればよい。出力点181は出力端子192に接続される。帰還点182と出力点181とが接続される。第1電源101の負極と第2電源102の正極が接地される。
FIG. 2 is a diagram illustrating a configuration example of the attenuator according to the first embodiment. The
第1トランジスタ131のコレクタが第1電源101の正極に接続される。第2トランジスタ132のエミッタが第2電源102の負極に接続される。第1トランジスタ131のエミッタと第2トランジスタ132のコレクタとが出力点181に接続される。第1トランジスタ131のベースとコレクタの間に、第1抵抗111が接続される。第1トランジスタ131のベースと帰還点182の間に、第2抵抗112と第1可変電圧源121が直列に接続される。第2トランジスタ132のベースと帰還点182の間に、第3抵抗113が接続される。第2トランジスタ132のベースとエミッタの間に、第4抵抗114と第2可変電圧源122が直列に接続される。
The collector of the
第1可変電圧源121と第2可変電圧源122は、第1トランジスタ131のベース−エミッタ間のバイアス電圧VBE1と第2トランジスタ132のベース−エミッタ間のバイアス電圧VBE2とが同じになるように変化させる。言い換えると、入力端子191に入力される電圧が0Vの場合には、第1トランジスタ131のベース−エミッタ間の電圧と第2トランジスタ132のベース−エミッタ間の電圧とが同じになるように変化させる。そして、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1電源101、第2電源102は、入力端子191に入力される電圧が0Vの場合には、出力点の電圧が0Vになるように定められる。また、第1電源101の電圧Vccと第2電源102の電圧VEEとを同じにすれば、電源の設計が容易である。さらに、第1抵抗111の抵抗値R1と第3抵抗113の抵抗値R3とを同じにし、第2抵抗112の抵抗値R2と第4抵抗の抵抗値R4とを同じにしてもよい。
A first
例えば、第1電源101の電圧VCCと第2電源102の電圧VEEとを12V、第1抵抗111の抵抗値R1と第3抵抗113の抵抗値R3とを220kΩ、第2抵抗112の抵抗値R2と第4抵抗114の抵抗値R4とを4.7kΩ、入力抵抗190の抵抗値R0を100kΩとし、入力信号の振幅を5Vとする。そして、第1可変電圧源121の電圧VB1と第2可変電圧源122の電圧VB2とを0.1Vから0.6Vまで変化させると、入力電圧VIと出力電圧VOとの比(減衰率)VO/VIを、約1/2から1/100まで変化させることができる。これは、等価回路90の可変抵抗910に当てはめてみると、抵抗値を100kΩから1kΩまで変化させたことと等価である。
For example, the voltage V CC and 12V and a voltage V EE of the
アッテネータ10は、第1トランジスタ131のベース−エミッタ間のバイアス電圧VBE1と第2トランジスタ132のベース−エミッタ間のバイアス電圧VBE2とが同じなので、第1トランジスタ131と第2トランジスタ132の特性を同等にできる。また、入力端子191に入力される電圧が0Vの場合には、出力点の電圧が0Vになるように抵抗値と電源電圧とを定めている。したがって、入力電圧が正の電圧の場合も負の電圧の場合も同じ減衰率にでき、減衰率を第1可変電圧源121と第2可変電圧源122で調整できる。また、アッテネータ10は、トランジスタと抵抗と電源で構成されているので、素子を入手しやすく、部品数を少なくできる。
Since the
さらに、アッテネータ10は上述のような特性を持つので、入力信号に効果を付加するエフェクタにアッテネータ10を備えさせることも可能である。ここで言うエフェクタには、例えば、特許文献1で開示されている入力信号制限(回路)装置や、楽音信号の振幅を低周波信号で変調するトレモロ装置、フィルター回路の時定数を変調し音色の変化を得る電気・電子楽器用の効果付加装置などが含まれる。なお、従来のエフェクタとしては、電圧制御方式の可変抵抗素子としてカドミウムを含有するフォトカプラを用いた例が知られている。本発明のアッテネータは、カドミウムを含有するフォトカプラを用いた回路の代替回路としてエフェクタに備えることができる。
Furthermore, since the
[変形例]
図3に実施例1変形例のアッテネータの構成例を示す。アッテネータ20の可変抵抗部210は、アッテネータ10の可変抵抗部110に、増幅率が1のバッファ140を付加した構成である。バッファ140は、帰還点182と出力点181との間に、出力点181側が入力、帰還点182側が出力となるように挿入されている。その他の構成は、アッテネータ10と同じである。
[Modification]
FIG. 3 shows a configuration example of an attenuator according to a modification of the first embodiment. The
バッファ140によって、出力点181と帰還点182との電位を同じに保ちながら、出力点181から帰還点182側を見たインピーダンスを大きくし、帰還点182側には電流を供給できるようになる。したがって、アッテネータ20は、減衰率をアッテネータ10よりも幅広く変更できるようになる。実施例1と同じように、例えば、第1電源101の電圧VCCと第2電源102の電圧VEEとを12V、第1抵抗111の抵抗値R1と第3抵抗113の抵抗値R3とを220kΩ、第2抵抗112の抵抗値R2と第4抵抗114の抵抗値R4とを4.7kΩ、入力抵抗190の抵抗値R0を100kΩとし、入力信号の振幅を5Vとする。そして、第1可変電圧源121の電圧VB1と第2可変電圧源122の電圧VB2とを0.1Vから0.6Vまで変化させると、入力電圧VIと出力電圧VOとの比(減衰率)VO/VIを、ほぼ1から1/100まで変化させることができる。これは、等価回路90の可変抵抗910に当てはめてみると、抵抗値を10MΩ以上から1kΩ以下まで変化させたことと等価である。このように、アッテネータ20は、アッテネータ10と同様の効果が得られるほか、より幅広く減衰率を調整できる。また、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114の選択自由度が大きくなり、これらを実施例1に比べて小さい値にすることも可能となる。これによって、トランジスタのベースに低インピーダンスで信号を入力することが可能となり、S/N比が向上する。さらに、エフェクタに備えることも可能である。
The
図4は、実施例2のアッテネータの構成例を示す図である。アッテネータ30は、入力抵抗190と可変抵抗部310を備える。可変抵抗部310は、PNP型の第1トランジスタ331、PNP型の第2トランジスタ332、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1可変電圧源121、第2可変電圧源122、第1電源101、第2電源102、帰還点182、出力点181を有する。出力点181は出力端子192に接続される。帰還点182と出力点181とが接続される。第1電源101の負極と第2電源102の正極が接地される。
FIG. 4 is a diagram illustrating a configuration example of an attenuator according to the second embodiment. The
第1トランジスタ331のエミッタが第1電源101の正極に接続される。第2トランジスタ332のコレクタが第2電源102の負極に接続される。第1トランジスタ331のコレクタと第2トランジスタ332のエミッタとが出力点181に接続される。第1トランジスタ331のベースと帰還点182の間に、第1抵抗111が接続される。第1トランジスタ331のベースとエミッタの間に、第2抵抗112と第1可変電圧源121が直列に接続される。第2トランジスタ332のベースとコレクタの間に、第3抵抗が接続される。第2トランジスタ332のベースと帰還点182の間に、第4抵抗114と第2可変電圧源122が直列に接続される。
The emitter of the
第1可変電圧源121と第2可変電圧源122は、第1トランジスタ331のベース−エミッタ間のバイアス電圧VBE1と第2トランジスタ332のベース−エミッタ間のバイアス電圧VBE2とが同じになるように変化させる。そして、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1電源101、第2電源102は、入力端子191に入力される電圧が0Vの場合には、出力点の電圧が0Vになるように定められる。また、第1電源101の電圧Vccと第2電源102の電圧VEEとを同じにすれば、電源の設計が容易である。さらに、第1抵抗111の抵抗値R1と第3抵抗113の抵抗値R3とを同じにし、第2抵抗112の抵抗値R2と第4抵抗の抵抗値R4とを同じにしてもよい。アッテネータ30はこのような構成なので、アッテネータ10と同様の効果が得られる。また、エフェクタにアッテネータ30を備えさせることも可能である。
A first
[変形例]
図5に実施例2変形例のアッテネータの構成例を示す。アッテネータ40の可変抵抗部410は、アッテネータ30の可変抵抗部310に、増幅率が1のバッファ140を付加した構成である。バッファ140は、帰還点182と出力点181との間に、出力点181側が入力、帰還点182側が出力となるように挿入されている。その他の構成は、アッテネータ30と同じである。
[Modification]
FIG. 5 shows a configuration example of an attenuator according to a modification of the second embodiment. The
バッファ140によって、出力点181と帰還点182との電位を同じに保ちながら、出力点181から帰還点182側を見たインピーダンスを大きくし、帰還点182側には電流を供給できるようになる。したがって、アッテネータ40は、アッテネータ20と同様に、減衰率をアッテネータ30よりも幅広く変更できるようになり、S/N比を向上でき、かつ、アッテネータ30と同様の効果が得られる。また、エフェクタに備えることも可能である。
The
図6は、実施例3のアッテネータの構成例を示す図である。アッテネータ50は、入力抵抗190と可変抵抗部510を備える。可変抵抗部510は、PNP型の第1トランジスタ331、NPN型の第2トランジスタ132、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1可変電圧源121、第2可変電圧源122、第1電源101、第2電源102、帰還点182、出力点181を有する。出力点181は出力端子192に接続される。帰還点182と出力点181とが接続される。第1電源101の負極と第2電源102の正極が接地される。
FIG. 6 is a diagram illustrating a configuration example of an attenuator according to the third embodiment. The
第1トランジスタ331のエミッタが第1電源101の正極に接続される。第2トランジスタ132のエミッタが第2電源102の負極に接続される。第1トランジスタ331のコレクタと第2トランジスタ132のコレクタとが出力点181に接続される。第1トランジスタ331のベースと帰還点182の間に、第1抵抗111が接続される。第1トランジスタ331のベースとエミッタの間に、第2抵抗112と第1可変電圧源121が直列に接続される。第2トランジスタ132のベースと帰還点182の間に、第3抵抗113が接続される。第2トランジスタ132のベースとエミッタの間に、第4抵抗114と第2可変電圧源122が直列に接続される。
The emitter of the
第1可変電圧源121と第2可変電圧源122は、第1トランジスタ331のベース−エミッタ間のバイアス電圧VBE1と第2トランジスタ132のベース−エミッタ間のバイアス電圧VBE2とが同じになるように変化させる。そして、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1電源101、第2電源102は、入力端子191に入力される電圧が0Vの場合には、出力点の電圧が0Vになるように定められる。また、第1電源101の電圧Vccと第2電源102の電圧VEEとを同じにすれば、電源の設計が容易である。さらに、第1抵抗111の抵抗値R1と第3抵抗113の抵抗値R3とを同じにし、第2抵抗112の抵抗値R2と第4抵抗の抵抗値R4とを同じにしてもよい。アッテネータ50はこのような構成なので、アッテネータ10と同様の効果が得られる。また、エフェクタにアッテネータ50を備えさせることも可能である。
A first
[変形例]
図7に実施例3変形例のアッテネータの構成例を示す。アッテネータ60の可変抵抗部610は、アッテネータ50の可変抵抗部510に、増幅率が1のバッファ140を付加した構成である。バッファ140は、帰還点182と出力点181との間に、出力点181側が入力、帰還点182側が出力となるように挿入されている。その他の構成は、アッテネータ50と同じである。
[Modification]
FIG. 7 shows a configuration example of an attenuator according to a modification of the third embodiment. The
バッファ140によって、出力点181と帰還点182との電位を同じに保ちながら、出力点181から帰還点182側を見たインピーダンスを大きくし、帰還点182側には電流を供給できるようになる。したがって、アッテネータ60は、アッテネータ20と同様に、減衰率をアッテネータ50よりも幅広く変更できるようになり、S/N比を向上でき、かつ、アッテネータ50と同様の効果が得られる。また、エフェクタに備えることも可能である。
The
図8は、実施例4のアッテネータの構成例を示す図である。アッテネータ70は、入力抵抗190と可変抵抗部710を備える。可変抵抗部710は、NPN型の第1トランジスタ131、PNP型の第2トランジスタ332、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1可変電圧源121、第2可変電圧源122、第1電源101、第2電源102、帰還点182、出力点181を有する。出力点181は出力端子192に接続される。帰還点182と出力点181とが接続される。第1電源101の負極と第2電源102の正極が接地される。
FIG. 8 is a diagram illustrating a configuration example of an attenuator according to the fourth embodiment. The
第1トランジスタ131のコレクタが第1電源101の正極に接続される。第2トランジスタ332のコレクタが第2電源102の負極に接続される。第1トランジスタ131のエミッタと第2トランジスタ332のエミッタとが出力点181に接続される。第1トランジスタ131のベースとコレクタの間に、第1抵抗111が接続される。第1トランジスタ131のベースと帰還点182の間に、第2抵抗112と第1可変電圧源121が直列に接続される。第2トランジスタ332のベースとコレクタの間に、第3抵抗が接続される。第2トランジスタ332のベースと帰還点182の間に、第4抵抗114と第2可変電圧源122が直列に接続される。
The collector of the
第1可変電圧源121と第2可変電圧源122は、第1トランジスタ131のベース−エミッタ間のバイアス電圧VBE1と第2トランジスタ332のベース−エミッタ間のバイアス電圧VBE2とが同じになるように変化させる。そして、第1抵抗111、第2抵抗112、第3抵抗113、第4抵抗114、第1電源101、第2電源102は、入力端子191に入力される電圧が0Vの場合には、出力点の電圧が0Vになるように定められる。また、第1電源101の電圧Vccと第2電源102の電圧VEEとを同じにすれば、電源の設計が容易である。さらに、第1抵抗111の抵抗値R1と第3抵抗113の抵抗値R3とを同じにし、第2抵抗112の抵抗値R2と第4抵抗の抵抗値R4とを同じにしてもよい。アッテネータ70はこのような構成なので、アッテネータ10と同様の効果が得られる。また、エフェクタにアッテネータ70を備えさせることも可能である。
A first
[変形例]
図9に実施例4変形例のアッテネータの構成例を示す。アッテネータ80の可変抵抗部810は、アッテネータ70の可変抵抗部710に、増幅率が1のバッファ140を付加した構成である。バッファ140は、帰還点182と出力点181との間に、出力点181側が入力、帰還点182側が出力となるように挿入されている。その他の構成は、アッテネータ70と同じである。
[Modification]
FIG. 9 shows a configuration example of an attenuator according to a modification of the fourth embodiment. The
バッファ140によって、出力点181と帰還点182との電位を同じに保ちながら、出力点181から帰還点182側を見たインピーダンスを大きくし、帰還点182側には電流を供給できるようになる。したがって、アッテネータ80は、アッテネータ20と同様に、減衰率をアッテネータ70よりも幅広く変更できるようになり、S/N比を向上でき、かつ、アッテネータ70と同様の効果が得られる。また、エフェクタに備えることも可能である。
The
10、20、30、40、50、60、70、80 アッテネータ
90 等価回路 101、102 電源
110、210、310、410、510、610、710、810 可変抵抗部
111、112、113、114 抵抗
121、122 可変電圧源
131、132、331、332 トランジスタ
140 バッファ
181 出力点 182 帰還点
190 入力抵抗
191 入力端子 192 出力端子
910 可変抵抗
10, 20, 30, 40, 50, 60, 70, 80
Claims (8)
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
NPN型の第1トランジスタ、NPN型の第2トランジスタ、第1抵抗、第2抵抗、第3抵抗、第4抵抗、第1可変電圧源、第2可変電圧源、第1電源、第2電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第1電源の負極と前記第2電源の正極が接地され、
前記第1トランジスタのコレクタが前記第1電源の正極に接続され、
前記第2トランジスタのエミッタが前記第2電源の負極に接続され、
前記第1トランジスタのエミッタと前記第2トランジスタのコレクタとが前記出力点に接続され、
前記第1トランジスタのベースとコレクタの間に、前記第1抵抗が接続され、
前記第1トランジスタのベースと前記帰還点の間に、前記第2抵抗と前記第1可変電圧源が直列に接続され、
前記第2トランジスタのベースと前記帰還点の間に、前記第3抵抗が接続され、
前記第2トランジスタのベースとエミッタの間に、前記第4抵抗と前記第2可変電圧源が直列に接続され、
前記第1可変電圧源と前記第2可変電圧源は、前記第1トランジスタのベース−エミッタ間のバイアス電圧と前記第2トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第1抵抗、前記第2抵抗、前記第3抵抗、前記第4抵抗、前記第1電源、前記第2電源は、前記入力端子に入力される電圧が0Vの場合には、前記出力点の電圧が0Vになるように定められている
ことを特徴とするアッテネータ。 An input resistor with one end connected to the input terminal and the other end connected to the output terminal;
A variable resistor connected to the output terminal;
An attenuator with
The variable resistance portion is
NPN first transistor, NPN second transistor, first resistor, second resistor, third resistor, fourth resistor, first variable voltage source, second variable voltage source, first power source, second power source, It has a feedback point and an output point,
The output point is connected to the output terminal;
The feedback point and the output point are connected,
The negative electrode of the first power source and the positive electrode of the second power source are grounded,
A collector of the first transistor is connected to a positive electrode of the first power source;
An emitter of the second transistor is connected to a negative electrode of the second power source;
An emitter of the first transistor and a collector of the second transistor are connected to the output point;
The first resistor is connected between a base and a collector of the first transistor;
The second resistor and the first variable voltage source are connected in series between the base of the first transistor and the feedback point;
The third resistor is connected between the base of the second transistor and the feedback point,
The fourth resistor and the second variable voltage source are connected in series between a base and an emitter of the second transistor,
The first variable voltage source and the second variable voltage source are changed so that the bias voltage between the base and the emitter of the first transistor is the same as the bias voltage between the base and the emitter of the second transistor,
The first resistor, the second resistor, the third resistor, the fourth resistor, the first power source, and the second power source are connected to the output point when the voltage input to the input terminal is 0V. Attenuator characterized in that voltage is set to 0V.
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
PNP型の第1トランジスタ、PNP型の第2トランジスタ、第1抵抗、第2抵抗、第3抵抗、第4抵抗、第1可変電圧源、第2可変電圧源、第1電源、第2電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第1電源の負極と前記第2電源の正極が接地され、
前記第1トランジスタのエミッタが前記第1電源の正極に接続され、
前記第2トランジスタのコレクタが前記第2電源の負極に接続され、
前記第1トランジスタのコレクタと前記第2トランジスタのエミッタとが前記出力点に接続され、
前記第1トランジスタのベースと前記帰還点の間に、前記第1抵抗が接続され、
前記第1トランジスタのベースとエミッタの間に、前記第2抵抗と前記第1可変電圧源が直列に接続され、
前記第2トランジスタのベースとコレクタの間に、前記第3抵抗が接続され、
前記第2トランジスタのベースと前記帰還点の間に、前記第4抵抗と前記第2可変電圧源が直列に接続され、
前記第1可変電圧源と前記第2可変電圧源は、前記第1トランジスタのベース−エミッタ間のバイアス電圧と前記第2トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第1抵抗、前記第2抵抗、前記第3抵抗、前記第4抵抗、前記第1電源、前記第2電源は、前記入力端子に入力される電圧が0Vの場合には、前記出力点の電圧が0Vになるように定められている
ことを特徴とするアッテネータ。 An input resistor with one end connected to the input terminal and the other end connected to the output terminal;
A variable resistor connected to the output terminal;
An attenuator with
The variable resistance portion is
PNP type first transistor, PNP type second transistor, first resistor, second resistor, third resistor, fourth resistor, first variable voltage source, second variable voltage source, first power source, second power source, It has a feedback point and an output point,
The output point is connected to the output terminal;
The feedback point and the output point are connected,
The negative electrode of the first power source and the positive electrode of the second power source are grounded,
An emitter of the first transistor is connected to a positive electrode of the first power source;
A collector of the second transistor is connected to a negative electrode of the second power source;
A collector of the first transistor and an emitter of the second transistor are connected to the output point;
The first resistor is connected between the base of the first transistor and the feedback point;
The second resistor and the first variable voltage source are connected in series between a base and an emitter of the first transistor,
The third resistor is connected between a base and a collector of the second transistor;
The fourth resistor and the second variable voltage source are connected in series between the base of the second transistor and the feedback point,
The first variable voltage source and the second variable voltage source are changed so that the bias voltage between the base and the emitter of the first transistor is the same as the bias voltage between the base and the emitter of the second transistor,
The first resistor, the second resistor, the third resistor, the fourth resistor, the first power source, and the second power source are connected to the output point when the voltage input to the input terminal is 0V. Attenuator characterized in that voltage is set to 0V.
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
PNP型の第1トランジスタ、NPN型の第2トランジスタ、第1抵抗、第2抵抗、第3抵抗、第4抵抗、第1可変電圧源、第2可変電圧源、第1電源、第2電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第1電源の負極と前記第2電源の正極が接地され、
前記第1トランジスタのエミッタが前記第1電源の正極に接続され、
前記第2トランジスタのエミッタが前記第2電源の負極に接続され、
前記第1トランジスタのコレクタと前記第2トランジスタのコレクタとが前記出力点に接続され、
前記第1トランジスタのベースと前記帰還点の間に、前記第1抵抗が接続され、
前記第1トランジスタのベースとエミッタの間に、前記第2抵抗と前記第1可変電圧源が直列に接続され、
前記第2トランジスタのベースと前記帰還点の間に、前記第3抵抗が接続され、
前記第2トランジスタのベースとエミッタの間に、前記第4抵抗と前記第2可変電圧源が直列に接続され、
前記第1可変電圧源と前記第2可変電圧源は、前記第1トランジスタのベース−エミッタ間のバイアス電圧と前記第2トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第1抵抗、前記第2抵抗、前記第3抵抗、前記第4抵抗、前記第1電源、前記第2電源は、前記入力端子に入力される電圧が0Vの場合には、前記出力点の電圧が0Vになるように定められている
ことを特徴とするアッテネータ。 An input resistor with one end connected to the input terminal and the other end connected to the output terminal;
A variable resistor connected to the output terminal;
An attenuator with
The variable resistance portion is
PNP-type first transistor, NPN-type second transistor, first resistor, second resistor, third resistor, fourth resistor, first variable voltage source, second variable voltage source, first power source, second power source, It has a feedback point and an output point,
The output point is connected to the output terminal;
The feedback point and the output point are connected,
The negative electrode of the first power source and the positive electrode of the second power source are grounded,
An emitter of the first transistor is connected to a positive electrode of the first power source;
An emitter of the second transistor is connected to a negative electrode of the second power source;
A collector of the first transistor and a collector of the second transistor are connected to the output point;
The first resistor is connected between the base of the first transistor and the feedback point;
The second resistor and the first variable voltage source are connected in series between a base and an emitter of the first transistor,
The third resistor is connected between the base of the second transistor and the feedback point,
The fourth resistor and the second variable voltage source are connected in series between a base and an emitter of the second transistor,
The first variable voltage source and the second variable voltage source are changed so that the bias voltage between the base and the emitter of the first transistor is the same as the bias voltage between the base and the emitter of the second transistor,
The first resistor, the second resistor, the third resistor, the fourth resistor, the first power source, and the second power source are connected to the output point when the voltage input to the input terminal is 0V. Attenuator characterized in that voltage is set to 0V.
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
NPN型の第1トランジスタ、PNP型の第2トランジスタ、第1抵抗、第2抵抗、第3抵抗、第4抵抗、第1可変電圧源、第2可変電圧源、第1電源、第2電源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが接続され、
前記第1電源の負極と前記第2電源の正極が接地され、
前記第1トランジスタのコレクタが前記第1電源の正極に接続され、
前記第2トランジスタのコレクタが前記第2電源の負極に接続され、
前記第1トランジスタのエミッタと前記第2トランジスタのエミッタとが前記出力点に接続され、
前記第1トランジスタのベースとコレクタの間に、前記第1抵抗が接続され、
前記第1トランジスタのベースと前記帰還点の間に、前記第2抵抗と前記第1可変電圧源が直列に接続され、
前記第2トランジスタのベースとコレクタの間に、前記第3抵抗が接続され、
前記第2トランジスタのベースと前記帰還点の間に、前記第4抵抗と前記第2可変電圧源が直列に接続され、
前記第1可変電圧源と前記第2可変電圧源は、前記第1トランジスタのベース−エミッタ間のバイアス電圧と前記第2トランジスタのベース−エミッタ間のバイアス電圧とが同じになるように変化させ、
前記第1抵抗、前記第2抵抗、前記第3抵抗、前記第4抵抗、前記第1電源、前記第2電源は、前記入力端子に入力される電圧が0Vの場合には、前記出力点の電圧が0Vになるように定められている
ことを特徴とするアッテネータ。 An input resistor with one end connected to the input terminal and the other end connected to the output terminal;
A variable resistor connected to the output terminal;
An attenuator with
The variable resistance portion is
NPN-type first transistor, PNP-type second transistor, first resistor, second resistor, third resistor, fourth resistor, first variable voltage source, second variable voltage source, first power source, second power source, It has a feedback point and an output point,
The output point is connected to the output terminal;
The feedback point and the output point are connected,
The negative electrode of the first power source and the positive electrode of the second power source are grounded,
A collector of the first transistor is connected to a positive electrode of the first power source;
A collector of the second transistor is connected to a negative electrode of the second power source;
An emitter of the first transistor and an emitter of the second transistor are connected to the output point;
The first resistor is connected between a base and a collector of the first transistor;
The second resistor and the first variable voltage source are connected in series between the base of the first transistor and the feedback point;
The third resistor is connected between a base and a collector of the second transistor;
The fourth resistor and the second variable voltage source are connected in series between the base of the second transistor and the feedback point,
The first variable voltage source and the second variable voltage source are changed so that the bias voltage between the base and the emitter of the first transistor is the same as the bias voltage between the base and the emitter of the second transistor,
The first resistor, the second resistor, the third resistor, the fourth resistor, the first power source, and the second power source are connected to the output point when the voltage input to the input terminal is 0V. Attenuator characterized in that voltage is set to 0V.
前記可変抵抗部は、さらに、増幅率が1のバッファも有し、
前記帰還点と前記出力点との間に、前記出力点側が入力、前記帰還点側が出力となるように前記バッファが挿入されている
ことを特徴とするアッテネータ。 The attenuator according to any one of claims 1 to 4,
The variable resistance unit further includes a buffer with an amplification factor of 1,
The attenuator, wherein the buffer is inserted between the feedback point and the output point so that the output point side is an input and the feedback point side is an output.
前記第1電源と前記第2電源とは同じ電圧である
ことを特徴とするアッテネータ。 An attenuator according to any one of claims 1 to 5,
The first power source and the second power source have the same voltage.
前記第1抵抗と前記第3抵抗とは同じ抵抗値であり、
前記第2抵抗と前記第4抵抗とは同じ抵抗値である
ことを特徴とするアッテネータ。 The attenuator according to any one of claims 1 to 6,
The first resistor and the third resistor have the same resistance value,
The attenuator, wherein the second resistor and the fourth resistor have the same resistance value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014100181A JP6322046B2 (en) | 2014-01-14 | 2014-05-14 | Attenuator, effector |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014003860 | 2014-01-14 | ||
JP2014003860 | 2014-01-14 | ||
JP2014100181A JP6322046B2 (en) | 2014-01-14 | 2014-05-14 | Attenuator, effector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015156627A true JP2015156627A (en) | 2015-08-27 |
JP6322046B2 JP6322046B2 (en) | 2018-05-09 |
Family
ID=54775686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014100181A Active JP6322046B2 (en) | 2014-01-14 | 2014-05-14 | Attenuator, effector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6322046B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020102874A (en) * | 2020-03-16 | 2020-07-02 | 株式会社コルグ | compressor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49134252A (en) * | 1973-04-25 | 1974-12-24 | ||
JPS527532U (en) * | 1975-07-03 | 1977-01-19 | ||
JPS5387039U (en) * | 1976-12-17 | 1978-07-18 | ||
US4751455A (en) * | 1985-12-04 | 1988-06-14 | Analog Devices, Inc. | Low frequency noise measurement system using sliding pole for fast settling |
-
2014
- 2014-05-14 JP JP2014100181A patent/JP6322046B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS49134252A (en) * | 1973-04-25 | 1974-12-24 | ||
JPS527532U (en) * | 1975-07-03 | 1977-01-19 | ||
JPS5387039U (en) * | 1976-12-17 | 1978-07-18 | ||
US4751455A (en) * | 1985-12-04 | 1988-06-14 | Analog Devices, Inc. | Low frequency noise measurement system using sliding pole for fast settling |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020102874A (en) * | 2020-03-16 | 2020-07-02 | 株式会社コルグ | compressor |
Also Published As
Publication number | Publication date |
---|---|
JP6322046B2 (en) | 2018-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009049671A (en) | Output-limiting circuit, class d power amplifier, sound apparatus | |
JP2011155488A (en) | Differential input stage circuit, operational amplifier including the same, and voltage regulator circuit | |
US20060097709A1 (en) | Linear voltage regulator | |
CN102053646B (en) | Temperature and process driven reference voltage generation circuit | |
JP6253418B2 (en) | Voltage regulator and semiconductor device | |
TW201024956A (en) | Low voltage bandgap reference circuit | |
CN108709646B (en) | Temperature detection sampling circuit | |
JP6322046B2 (en) | Attenuator, effector | |
KR102278562B1 (en) | Method and apparatus for a floating current source | |
WO2014200027A1 (en) | Voltage generation circuit | |
CN110618725B (en) | Circuit arrangement for generating a regulated supply low voltage | |
JP2010178094A (en) | Semiconductor integrated circuit device | |
JP6322047B2 (en) | Attenuator, effector | |
JPH0321927B2 (en) | ||
US20130141152A1 (en) | Voltage controlled variable resistor suitable for large scale signal application | |
JP6713279B2 (en) | Attenuator | |
SE535440C2 (en) | Method and apparatus for forming an electrical signal representing a sound | |
JP6758029B2 (en) | Semiconductor device | |
JP6322060B2 (en) | Sensor interface device and method | |
US9350278B1 (en) | Circuit technique to integrate voice coil motor support elements | |
JP5190103B2 (en) | Voltage generator, current generator | |
RU2444115C1 (en) | Complementary buffer amplifier | |
JP2008271449A (en) | Attenuator | |
JP2010161595A (en) | Input bias voltage supply circuit | |
JP2007019850A (en) | Dc offset canceling circuit and display device using this |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6322046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |