JP6713279B2 - Attenuator - Google Patents

Attenuator Download PDF

Info

Publication number
JP6713279B2
JP6713279B2 JP2015253413A JP2015253413A JP6713279B2 JP 6713279 B2 JP6713279 B2 JP 6713279B2 JP 2015253413 A JP2015253413 A JP 2015253413A JP 2015253413 A JP2015253413 A JP 2015253413A JP 6713279 B2 JP6713279 B2 JP 6713279B2
Authority
JP
Japan
Prior art keywords
resistor
transistor
output
voltage source
point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015253413A
Other languages
Japanese (ja)
Other versions
JP2017118392A (en
Inventor
順一 池内
順一 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Korg Inc
Original Assignee
Korg Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Korg Inc filed Critical Korg Inc
Priority to JP2015253413A priority Critical patent/JP6713279B2/en
Publication of JP2017118392A publication Critical patent/JP2017118392A/en
Application granted granted Critical
Publication of JP6713279B2 publication Critical patent/JP6713279B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、音響信号などのアナログ信号が大きいときに減衰させるコンプレッサと、そのコンプレッサに備えるアッテネータに関する。 The present invention relates to a compressor that attenuates an analog signal such as an acoustic signal when it is large, and an attenuator provided in the compressor.

特許文献１には、音響信号などのアナログ信号を減衰させる電圧制御型のアッテネータと、そのアッテネータをエフェクタに用いることができることが示されている。 Patent Document 1 discloses that a voltage-controlled attenuator that attenuates an analog signal such as an acoustic signal and that the attenuator can be used as an effector.

特開２０１５−１５６６２７号公報JP, 2005-156627, A

特許文献１の段落００１６には「第１可変電圧源１２１の電圧ＶＢ１と第２可変電圧源１２２の電圧ＶＢ２とを０．１Ｖから０．６Ｖまで変化させると、入力電圧ＶＩと出力電圧ＶＯとの比（減衰率）ＶＯ／ＶＩを、約１／２から１／１００まで変化させることができる。これは、等価回路９０の可変抵抗９１０に当てはめてみると、抵抗値を１００ｋΩから１ｋΩまで変化させたことと等価である。」と示されており、電圧を６倍に変化させたときに抵抗値が１／１００に変化している。このことから、特許文献１のアッテネータは、電圧の変化に対して指数的に抵抗値が変化する特性を持っていることが分かる。しかしながら、特許文献１にはアッテネータをコンプレッサに適用した例は示されていない。 When the paragraph 0016 of Patent Document 1 is changed to the voltage V B1 of the "first variable voltage source 121 and a voltage V B2 of the second variable voltage source 122 from 0.1V to 0.6V, the input voltage V I and the output The ratio (attenuation rate) V O /V I to the voltage V O can be changed from about 1/2 to 1/100, which is the resistance value when applied to the variable resistor 910 of the equivalent circuit 90. Is equivalent to changing from 100 kΩ to 1 kΩ.”, and the resistance value changes to 1/100 when the voltage is changed 6 times. From this, it can be seen that the attenuator of Patent Document 1 has the characteristic that the resistance value changes exponentially with respect to the change of the voltage. However, Patent Document 1 does not show an example in which the attenuator is applied to a compressor.

本発明は、電圧制御型のアッテネータをコンプレッサに適用することを目的とする。 It is an object of the present invention to apply a voltage control type attenuator to a compressor.

本発明のコンプレッサは、強度検出部、制御電圧出力部、アッテネータを備える。強度検出部は、出力信号の包絡線の強度を検出し、当該強度を示す強度信号を出力する。制御電圧出力部は、強度信号に対応した制御電圧を出力する。アッテネータは、制御電圧に対して指数的に抵抗値が変化する可変抵抗部を有し、入力信号を直列に接続された固定抵抗と可変抵抗部に印加し、固定抵抗と可変抵抗部で分圧された電圧の一方を出力信号とすることで入力信号を減衰させる。コンプレッサは、強度信号が所定の値よりも高い強度であることを示すときに、出力信号の入力信号に対する比を所定の小さい範囲にすることを特徴とする。 The compressor of the present invention includes an intensity detector, a control voltage output unit, and an attenuator. The intensity detector detects the intensity of the envelope of the output signal and outputs an intensity signal indicating the intensity. The control voltage output unit outputs a control voltage corresponding to the intensity signal. The attenuator has a variable resistance part whose resistance value changes exponentially with respect to the control voltage, applies the input signal to the fixed resistance and the variable resistance part connected in series, and divides the voltage with the fixed resistance and the variable resistance part. The input signal is attenuated by using one of the generated voltages as the output signal. The compressor is characterized in that the ratio of the output signal to the input signal is within a predetermined small range when the intensity signal indicates an intensity higher than a predetermined value.

本発明のコンプレッサによれば、指数的に抵抗値が変化する可変抵抗部を有するアッテネータを用いることで、変化が減衰率にほとんど影響しない可変抵抗部の抵抗値と、変化が減衰率に大きく影響する可変抵抗部の抵抗値を利用できるので、電圧制御型のアッテネータをコンプレッサに適用できる。 According to the compressor of the present invention, by using the attenuator having the variable resistance portion whose resistance value changes exponentially, the resistance value of the variable resistance portion where the change hardly affects the attenuation rate and the change greatly affects the attenuation rate. Since the resistance value of the variable resistance unit can be used, the voltage control type attenuator can be applied to the compressor.

本発明のコンプレッサの構成を示す図。The figure which shows the structure of the compressor of this invention. 理想的なコンプレッサの特性を示す図。The figure which shows the characteristic of an ideal compressor. アッテネータの構成を示す図。The figure which shows the structure of an attenuator. 強度検出部の構成例を示す図。The figure which shows the structural example of an intensity|strength detection part. 制御電圧出力部の構成例を示す図。The figure which shows the structural example of a control voltage output part. 制御電圧出力部をアナログ回路で構成した例である図。The figure which is an example which comprised the control voltage output part by the analog circuit. １つ目のアッテネータの構成例を示す図。The figure which shows the structural example of the 1st attenuator. ２つめのアッテネータの構成例を示す図。The figure which shows the structural example of the 2nd attenuator. ３つ目のアッテネータの構成例を示す図。The figure which shows the structural example of the 3rd attenuator. ４つ目のアッテネータの構成例を示す図。The figure which shows the structural example of the 4th attenuator. ５つ目のアッテネータの構成例を示す図。The figure which shows the structural example of the 5th attenuator. ６つ目のアッテネータの構成例を示す図。The figure which shows the structural example of the 6th attenuator. ７つ目のアッテネータの構成例を示す図。The figure which shows the structural example of the 7th attenuator. ８つ目のアッテネータの構成例を示す図。The figure which shows the structural example of the 8th attenuator.

以下、本発明の実施の形態について、詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail. It should be noted that components having the same function are denoted by the same reference numerals, and redundant description will be omitted.

図１に本発明のコンプレッサの構成、図２に理想的なコンプレッサの特性、図３にアッテネータ１０の構成を示す。理想的なコンプレッサでは、閾値Ｔを超える入力信号の場合には出力信号を圧縮する。入力信号の強度と出力信号の強度の関係を図示すると図２のようになる。本発明のコンプレッサ１は、強度検出部９０、制御電圧出力部９５、アッテネータ１０を備える。強度検出部９０は、出力信号の包絡線の強度を検出し、当該強度を示す強度信号を出力する。制御電圧出力部９５は、強度信号に対応した制御電圧ＶＢを出力する。 FIG. 1 shows the structure of the compressor of the present invention, FIG. 2 shows the characteristics of the ideal compressor, and FIG. 3 shows the structure of the attenuator 10. An ideal compressor will compress the output signal for input signals above the threshold T. The relationship between the intensity of the input signal and the intensity of the output signal is illustrated in FIG. The compressor 1 of the present invention includes an intensity detector 90, a control voltage output unit 95, and an attenuator 10. The intensity detector 90 detects the intensity of the envelope of the output signal and outputs an intensity signal indicating the intensity. The control voltage output unit 95 outputs the control voltage V B corresponding to the intensity signal.

アッテネータ１０は、制御電圧ＶＢに対して指数的に抵抗値が変化する可変抵抗部１１０を有し、入力信号を直列に接続された固定抵抗１９０と可変抵抗部１１０に印加し、固定抵抗１９０と可変抵抗部１１０で分圧された電圧の一方を出力信号とすることで入力信号を減衰させる。例えば、図３に示すようにアッテネータ１０の出力信号を可変抵抗部１１０の電圧とすればよい。ここで「指数的」とは、制御電圧ＶＢと抵抗値との関係が、正確な指数関数で近似できる関係に限定するものではなく、制御電圧ＶＢの２倍から１０倍程度の変化に対して抵抗値の変化が数倍の変化から数十倍、数百倍の変化（または数分の一から数十分の一、数百分の一の変化）のように非線形に大きくなっていく関係を意味している。例えば、制御電圧ＶＢが１Ｖ変化したときの抵抗値の変化が１／２、制御電圧ＶＢが２Ｖ変化したときの抵抗値の変化が１／１０、制御電圧ＶＢが４Ｖ変化したときの抵抗値の変化が１／１００、制御電圧ＶＢが８Ｖ変化したときの抵抗値の変化が１／５００のような関係を含む意味である。 The attenuator 10 has a variable resistance part 110 whose resistance value changes exponentially with respect to the control voltage V B , applies an input signal to the fixed resistance 190 and the variable resistance part 110 connected in series, and fixes the fixed resistance 190. The input signal is attenuated by using one of the voltages divided by the variable resistance unit 110 as the output signal. For example, as shown in FIG. 3, the output signal of the attenuator 10 may be the voltage of the variable resistance unit 110. Here, "exponential" is not limited to a relationship in which the control voltage V B and the resistance value can be approximated by an accurate exponential function, and changes from 2 times to 10 times the control voltage V B. On the other hand, the resistance value changes non-linearly from several times to several tens of times to several hundreds of times (or from a few tenths to a few tenths to a few hundredths). It means going relationship. For example, when the control voltage V B changes by 1 V, the resistance value changes by 1/2, when the control voltage V B changes by 2 V, the resistance value changes by 1/10, and when the control voltage V B changes by 4 V. This means that the change in resistance is 1/100, and the change in resistance when the control voltage V B is changed by 8 V is 1/500.

コンプレッサ１は、強度信号が所定の値よりも高い強度であることを示すときに、出力信号の入力信号に対する比を所定の小さい範囲にすることを特徴とする。ここで、「アッテネータ１０が、制御電圧ＶＢに対して指数的に抵抗値が変化する可変抵抗部１１０を有し、入力信号を直列に接続された固定抵抗１９０と可変抵抗部１１０に印加し、固定抵抗１９０と可変抵抗部１１０で分圧された電圧の一方を出力信号とすることで入力信号を減衰させる。」と、「コンプレッサ１は、強度信号が所定の値よりも高い強度であることを示すときに、出力信号の入力信号に対する比が所定の小さい範囲となる」の関係について説明する。図３の構成の場合であれば、可変抵抗部１１０の抵抗値ＲＡの固定抵抗１９０と可変抵抗部１１０の合計の抵抗値（Ｒ０＋ＲＡ）に対する比ＲＡ／（Ｒ０＋ＲＡ）が、減衰率（入力信号ＶＩと出力信号ＶＯとの比ＶＯ／ＶＩ）である。ＲＡがＲ０よりも十分に大きいとき、
ＲＡ／（Ｒ０＋ＲＡ）≒１
であり、ＲＡが多少変化しても約１のままである。例えば、ＲＡ＝１０００Ｒ０がＲＡ＝１００Ｒ０のように１／１０に変化しても、減衰率は０．９９９から０．９９に変化するだけである。一方、ＲＡとＲ０の値が近いときにはＲＡの変化が減衰率に大きく影響する。例えば、ＲＡ＝２Ｒ０からＲＡ＝Ｒ０に１／２変化すると、減衰率は０．６７から０．５０に変化する。 The compressor 1 is characterized by setting the ratio of the output signal to the input signal within a predetermined small range when the intensity signal indicates that the intensity signal is higher than a predetermined value. Here, “the attenuator 10 has a variable resistance part 110 whose resistance value changes exponentially with respect to the control voltage V B , and applies an input signal to the fixed resistance 190 and the variable resistance part 110 connected in series. , The input signal is attenuated by using one of the voltages divided by the fixed resistance 190 and the variable resistance unit 110 as an output signal.", "In the compressor 1, the strength signal has a strength higher than a predetermined value. The relationship of "the ratio of the output signal to the input signal is within a predetermined small range" is described. In the case of the configuration of FIG. 3, the ratio R A /(R 0 +R A ) of the resistance value R A of the variable resistance unit 110 to the total resistance value (R 0 +R A ) of the fixed resistance 190 and the variable resistance unit 110. Is the attenuation rate (the ratio V O /V I of the input signal V I and the output signal V O ). When R A is sufficiently larger than R 0 ,
R A /(R 0 +R A )≈1
And even if R A changes a little, it remains about 1. For example, even if R A =1000R 0 changes to 1/10 such as R A =100R 0 , the attenuation rate only changes from 0.999 to 0.99. On the other hand, when the values of R A and R 0 are close to each other, the change of R A greatly affects the damping rate. For example, if R A =2R 0 changes to R A =R 0 by ½, the attenuation rate changes from 0.67 to 0.50.

つまり、強度信号が低い強度を示すあらかじめ定めた範囲ときには、可変抵抗部１１０の抵抗値を固定抵抗１９０の抵抗値よりもあらかじめ定めた十分大きい範囲とし、強度信号が所定の値よりも高い強度であることを示すときには、可変抵抗部１１０の抵抗値を固定抵抗１９０の抵抗値に近い値（あらかじめ定めた近い範囲）にするようにすれば、強度が高いときだけ入力信号に対して出力信号を減衰させることができる。また、コンプレッサ１は図１に示したように出力信号の包絡線の強度に基づいて減衰の程度を決めるフィードバックする方式なので、減衰させすぎると減衰させなくなる方向に調整され、結局、入力信号の強度が高い方が出力信号の強度も高くなる。よって、入力信号の強度が高いほど出力信号の強度が高い関係（単調増加の関係）は維持しながら、出力信号の強度が高いほどより減衰されるので、図２に近い特性を得ることができる。「所定の値」の強度とは、あらかじめ定めた図２の閾値Ｔよりも高い強度であり、「比が所定の小さい範囲」とは、所定の値の強度に対するあらかじめ定めた減衰率の範囲であり、コンプレッサ１の設計時に適宜定めればよい。また、「所定の値」は１つに限定する必要はなく、複数の「所定の値」と「比が所定の小さい範囲」の組を定めてもよい。 That is, when the intensity signal is in a predetermined range indicating low intensity, the resistance value of the variable resistance unit 110 is set to a range that is sufficiently larger than the resistance value of the fixed resistor 190, and the intensity signal is higher than a predetermined value. When it is indicated that the resistance value of the variable resistance unit 110 is set to a value close to the resistance value of the fixed resistance 190 (a close range determined in advance), the output signal is output with respect to the input signal only when the intensity is high. Can be attenuated. Further, as shown in FIG. 1, the compressor 1 is a feedback system that determines the degree of attenuation based on the intensity of the envelope of the output signal. The higher the value, the higher the output signal strength. Therefore, the higher the strength of the input signal, the higher the strength of the output signal (monotonically increasing relationship) is maintained, but the higher the strength of the output signal is, the more the signal is attenuated. .. The “predetermined value” intensity is higher than a predetermined threshold value T in FIG. 2, and the “ratio in which the ratio is a predetermined small value” is a predetermined attenuation rate range with respect to the predetermined value intensity. Yes, it may be appropriately determined when the compressor 1 is designed. Further, the “predetermined value” does not have to be limited to one, and a plurality of “predetermined values” and “a range in which the ratio is a predetermined small value” may be set.

なお、ＲＡがＲ０よりも十分に小さいときとＲＡとＲ０の値が近いときを利用するのであれば、固定抵抗１９０の分圧を出力信号にすればよい。ＲＡがＲ０よりも十分に小さいときの減衰率は、
Ｒ０／（Ｒ０＋ＲＡ）≒１
となり、ＲＡが多少変化しても約１のままだからである。 Incidentally, R A is equal to utilize when the value of the R A and R 0 when sufficiently smaller than R 0 is short, may be the partial pressure of the fixed resistor 190 to the output signal. The attenuation rate when R A is sufficiently smaller than R 0 is
R 0 /(R 0 +R A )≈1
This is because even if R A changes a little, it remains about 1.

図４に強度検出部９０の構成例を示す。強度検出部９０は、例えば、交流信号である出力信号を全波整流する全波整流部９１と、全波整流された信号から包絡線の強度を求める包絡線検出部９２を備えればよい。なお、全波整流部９１と包絡線検出部９２の具体的構成は従来技術を用いればよい。また、図４はアナログの回路で実現することを前提とした構成だが、強度検出部９０は、出力信号をデジタル信号に変換した上で、デジタル信号の処理によって強度信号を出力してもよい。 FIG. 4 shows a configuration example of the intensity detection unit 90. The intensity detection unit 90 may include, for example, a full-wave rectification unit 91 that full-wave rectifies an output signal that is an AC signal, and an envelope detection unit 92 that obtains the intensity of the envelope from the full-wave rectified signal. Conventional techniques may be used for the specific configurations of the full-wave rectification unit 91 and the envelope detection unit 92. Although FIG. 4 is configured on the assumption that it is realized by an analog circuit, the intensity detection unit 90 may output the intensity signal by processing the digital signal after converting the output signal into a digital signal.

図５に制御電圧出力部９５の構成例を示す。制御電圧出力部９５は、強度信号を入力として圧縮度調整信号を出力する圧縮度調整部９６、オフセット信号を出力するオフセット設定部９７、温度補償信号を出力する温度補償部９８、圧縮度調整信号とオフセット信号と温度補償信号を入力として制御電圧ＶＢを出力とする制御電圧生成部９９を備える。制御電圧ＶＢの範囲は、変化が減衰率にほとんど影響しない可変抵抗部１１０の抵抗値から、変化が減衰率に大きく影響する可変抵抗部１１０の抵抗値までを利用できるように定めればよい。このときに、オフセット設定部９７は、図２の閾値Ｔを決める役割を果たし、圧縮度調整部９６は閾値Ｔよりも入力信号の強度が高いときの傾きを決める役割を果たす。なお、温度が安定な環境で使用するのであれば、温度補償部９８はなくても構わない。また、制御電圧出力部９５はアナログ回路で実現してもよいし、全体的にはデジタル回路で実現し、最後にＤ／Ａ変換して制御電圧を出力してもよい。強度信号、圧縮度調整信号、オフセット信号、温度補償信号は、デジタルの信号でもよいし、アナログの信号でもよい。 FIG. 5 shows a configuration example of the control voltage output unit 95. The control voltage output unit 95 receives a strength signal as an input and outputs a compression degree adjusting signal as a compression degree adjusting section 96, an offset signal as an offset setting section 97, a temperature compensation signal as a temperature compensating section 98, and a compression degree adjusting signal. And a control voltage generation unit 99 that receives the offset signal and the temperature compensation signal and outputs the control voltage V B. The range of the control voltage V B may be set so that the range from the resistance value of the variable resistance part 110 in which the change hardly affects the attenuation rate to the resistance value of the variable resistance part 110 in which the change largely affects the attenuation rate is used. .. At this time, the offset setting unit 97 plays a role of determining the threshold value T in FIG. 2, and the compression degree adjusting unit 96 plays a role of determining the inclination when the intensity of the input signal is higher than the threshold value T. The temperature compensating unit 98 may be omitted if it is used in an environment where the temperature is stable. The control voltage output unit 95 may be realized by an analog circuit, or may be realized by a digital circuit as a whole, and finally D/A converted to output the control voltage. The intensity signal, the compression degree adjustment signal, the offset signal, and the temperature compensation signal may be digital signals or analog signals.

図６は、制御電圧出力部９５をアナログ回路で構成した例である。この例では、強度信号、圧縮度調整信号、オフセット信号、温度補償信号は、電圧（アナログ）である。この例の場合、強度検出部９０もアナログの回路とすれば組み合わせやすい。図６の例では、制御電圧生成部９９はオペアンプ９９１と抵抗９９２で構成された加算回路であり、圧縮度調整信号、オフセット信号、温度補償信号（電圧）を重み付き加算した結果に対応した電圧を出力する。圧縮度調整部９６は抵抗９６１である。オフセット設定部９７は直流電源９７１と抵抗９７２で構成される。温度補償部９８は直流電源９８１、抵抗９８２，９８４、ダイオード９８３で構成され、ダイオード９８３の温度特性を利用して温度補償信号を生成する。圧縮度調整信号、オフセット信号、温度補償信号（電圧）の重みと、増幅率は、抵抗９９２，９６１，９７２，９８４で決まる。増幅率の調整によって、アッテネータ１０の可変抵抗部１１０に入力する制御電圧ＶＢの範囲を決めることができる。よって、増幅率は、変化が減衰率にほとんど影響しない可変抵抗部１１０の抵抗値と、変化が減衰率に大きく影響する可変抵抗部１１０の抵抗値を利用できるように定めればよい。 FIG. 6 is an example in which the control voltage output unit 95 is configured by an analog circuit. In this example, the intensity signal, the compression degree adjustment signal, the offset signal, and the temperature compensation signal are voltages (analog). In the case of this example, if the intensity detector 90 is also an analog circuit, it is easy to combine. In the example of FIG. 6, the control voltage generation unit 99 is an addition circuit including an operational amplifier 991 and a resistor 992, and a voltage corresponding to the result of weighted addition of the compression degree adjustment signal, the offset signal, and the temperature compensation signal (voltage). Is output. The compression degree adjusting unit 96 is a resistor 961. The offset setting unit 97 includes a DC power source 971 and a resistor 972. The temperature compensating unit 98 includes a DC power supply 981, resistors 982 and 984, and a diode 983, and generates a temperature compensating signal using the temperature characteristic of the diode 983. The weights of the compression degree adjustment signal, the offset signal, the temperature compensation signal (voltage), and the amplification factor are determined by the resistors 992, 961, 972, 984. By adjusting the amplification factor, the range of the control voltage V B input to the variable resistance unit 110 of the attenuator 10 can be determined. Therefore, the amplification factor may be determined so that the resistance value of the variable resistance part 110 whose change hardly affects the attenuation factor and the resistance value of the variable resistance part 110 whose change greatly affects the attenuation factor can be used.

本発明のコンプレッサによれば、指数的に抵抗値が変化する可変抵抗部を有するアッテネータを用いることで、変化が減衰率にほとんど影響しない可変抵抗部の抵抗値と、変化が減衰率に大きく影響する可変抵抗部の抵抗値を利用できるので、電圧制御型のアッテネータをコンプレッサに適用できる。 According to the compressor of the present invention, by using the attenuator having the variable resistance portion whose resistance value changes exponentially, the resistance value of the variable resistance portion where the change hardly affects the attenuation rate and the change greatly affects the attenuation rate. Since the resistance value of the variable resistance unit can be used, the voltage control type attenuator can be applied to the compressor.

＜アテネータの可変抵抗部＞
アッテネータ１０の具体例としては、特許文献１に示されたアッテネータがある。その他に、以下に示す８つのアッテネータもアッテネータ１０として利用できる。 <Variable resistance part of attenuator>
A specific example of the attenuator 10 is the attenuator disclosed in Patent Document 1. In addition, the following eight attenuators can be used as the attenuator 10.

＜１つ目のアッテネータ＞
図７に１つ目のアッテネータの構成例を示す。アッテネータ１０は、一端が入力端子１９１に接続され、他端が出力端子１９２に接続された固定抵抗１９０と、出力端子１９２に接続された可変抵抗部１１０を備える。可変抵抗部１１０は、ＮＰＮ型の第１トランジスタ１３１、ＮＰＮ型の第２トランジスタ１３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１０１、第２可変電圧源１０２、帰還点１８２、出力点１８１を有する。なお、帰還点１８２と出力点１８１は、素子同士の接続関係を説明するために採用した表現上の点であり、実際のアッテネータにおいて明確な点が存在する必要はなく、配線内のいずれかの点を帰還点１８２もしくは出力点１８１と考えればよい。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１可変電圧源１０１の負極と第２可変電圧源１０２の正極が接地される。 <First attenuator>
FIG. 7 shows a configuration example of the first attenuator. The attenuator 10 includes a fixed resistor 190 having one end connected to the input terminal 191 and the other end connected to the output terminal 192, and a variable resistance unit 110 connected to the output terminal 192. The variable resistance unit 110 includes an NPN-type first transistor 131, an NPN-type second transistor 132, a first resistor 111, a second resistor 112, a third resistor 113, a fourth resistor 114, a first variable voltage source 101, and a first variable voltage source 101. It has a two-variable voltage source 102, a feedback point 182, and an output point 181. It should be noted that the feedback point 182 and the output point 181 are representational points adopted for explaining the connection relationship between the elements, and it is not necessary that there is a definite point in the actual attenuator, and either The point may be considered as the feedback point 182 or the output point 181. The output point 181 is connected to the output terminal 192. The feedback point 182 and the output point 181 are connected. The negative electrode of the first variable voltage source 101 and the positive electrode of the second variable voltage source 102 are grounded.

第１トランジスタ１３１のコレクタが第１可変電圧源１０１の正極に接続される。第２トランジスタ１３２のエミッタが第２可変電圧源１０２の負極に接続される。第１トランジスタ１３１のエミッタと第２トランジスタ１３２のコレクタとが出力点１８１に接続される。第１トランジスタ１３１のベースとコレクタの間に、第１抵抗１１１が接続される。第１トランジスタ１３１のベースと帰還点１８２の間に、第２抵抗１１２が接続される。第２トランジスタ１３２のベースと帰還点１８２の間に、第３抵抗１１３が接続される。第２トランジスタ１３２のベースとエミッタの間に、第４抵抗１１４が接続される。 The collector of the first transistor 131 is connected to the positive electrode of the first variable voltage source 101. The emitter of the second transistor 132 is connected to the negative electrode of the second variable voltage source 102. The emitter of the first transistor 131 and the collector of the second transistor 132 are connected to the output point 181. The first resistor 111 is connected between the base and collector of the first transistor 131. The second resistor 112 is connected between the base of the first transistor 131 and the feedback point 182. The third resistor 113 is connected between the base of the second transistor 132 and the feedback point 182. The fourth resistor 114 is connected between the base and the emitter of the second transistor 132.

第１可変電圧源１０１と第２可変電圧源１０２は同じ電圧である。コンプレッサ１の場合には、どちらも制御電圧ＶＢが印加される。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められている。 The first variable voltage source 101 and the second variable voltage source 102 have the same voltage. In the case of the compressor 1, the control voltage V B is applied to both. The first resistor 111, the second resistor 112, the third resistor 113, and the fourth resistor 114 are set so that the voltage at the output point becomes 0V when the voltage input to the input terminal 191 is 0V. ..

例えば、第１抵抗１１１の抵抗値Ｒ１と第３抵抗１１３の抵抗値Ｒ３とを２２０ｋΩ、第２抵抗１１２の抵抗値Ｒ２と第４抵抗１１４の抵抗値Ｒ４とを１０ｋΩ、固定抵抗１９０の抵抗値Ｒ０を４７ｋΩとする。そして、第１可変電圧源１０１と第２可変電圧源１０２とを３Ｖから１２Ｖまで変化させると、可変抵抗部１１０の抵抗値を１ＭΩ以上から１ｋΩ以下まで抵抗値を指数的に変化させることができる。固定抵抗１９０が４７ｋΩなので、可変抵抗部１１０の抵抗値が５００ｋΩ以上では減衰率は０．９以上であり、５０ｋΩで０．５程度にできる。したがって、上述のように図２に近似した特性のコンプレッサを実現できる。 For example, 220Keiomega a resistance value R 3 of the resistance value R 1 and the third resistor 113 of the first resistor 111, 10 k.OMEGA resistance value of the second resistor 112 R 2 and the resistance R 4 of the fourth resistor 114, fixed resistor The resistance value R 0 of 190 is 47 kΩ. When the first variable voltage source 101 and the second variable voltage source 102 are changed from 3V to 12V, the resistance value of the variable resistance part 110 can be exponentially changed from 1 MΩ or more to 1 kΩ or less. .. Since the fixed resistance 190 is 47 kΩ, the attenuation factor is 0.9 or more when the resistance value of the variable resistance unit 110 is 500 kΩ or more, and can be about 0.5 at 50 kΩ. Therefore, as described above, it is possible to realize a compressor having characteristics similar to those in FIG.

＜２つ目のアッテネータ＞
図８に２つめのアッテネータの構成例を示す。アッテネータ２０の可変抵抗部２１０は、アッテネータ１０の可変抵抗部１１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ１０と同じである。 <Second attenuator>
FIG. 8 shows a configuration example of the second attenuator. The variable resistance unit 210 of the attenuator 20 has a configuration in which a buffer 140 having an amplification factor of 1 is added to the variable resistance unit 110 of the attenuator 10. The buffer 140 is inserted between the feedback point 182 and the output point 181 such that the output point 181 side is the input and the feedback point 182 side is the output. Other configurations are the same as those of the attenuator 10.

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ２０は、減衰率をアッテネータ１０よりも幅広く変更できるようになり、かつ、アッテネータ１０と同様の効果が得られる。 With the buffer 140, while keeping the potentials of the output point 181 and the feedback point 182 the same, the impedance seen from the output point 181 to the feedback point 182 side is increased, and the current can be supplied to the feedback point 182 side. Therefore, the attenuator 20 can change the attenuation rate wider than the attenuator 10, and the same effect as the attenuator 10 can be obtained.

＜３つ目のアッテネータ＞
図９は、３つ目のアッテネータの構成例を示す図である。アッテネータ３０は、固定抵抗１９０と可変抵抗部３１０を備える。可変抵抗部３１０は、ＰＮＰ型の第１トランジスタ３３１、ＰＮＰ型の第２トランジスタ３３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１０１、第２可変電圧源１０２、帰還点１８２、出力点１８１を有する。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１可変電圧源１０１の負極と第２可変電圧源１０２の正極が接地される。 <Third attenuator>
FIG. 9 is a diagram showing a configuration example of the third attenuator. The attenuator 30 includes a fixed resistance 190 and a variable resistance unit 310. The variable resistance unit 310 includes a PNP first transistor 331, a PNP second transistor 332, a first resistor 111, a second resistor 112, a third resistor 113, a fourth resistor 114, a first variable voltage source 101, and a first variable voltage source 101. It has a two-variable voltage source 102, a feedback point 182, and an output point 181. The output point 181 is connected to the output terminal 192. The feedback point 182 and the output point 181 are connected. The negative electrode of the first variable voltage source 101 and the positive electrode of the second variable voltage source 102 are grounded.

第１トランジスタ３３１のエミッタが第１可変電圧源１０１の正極に接続される。第２トランジスタ３３２のコレクタが第２可変電圧源１０２の負極に接続される。第１トランジスタ３３１のコレクタと第２トランジスタ３３２のエミッタとが出力点１８１に接続される。第１トランジスタ３３１のベースと帰還点１８２の間に、第１抵抗１１１が接続される。第１トランジスタ３３１のベースとエミッタの間に、第２抵抗１１２が接続される。第２トランジスタ３３２のベースとコレクタの間に、第３抵抗が接続される。第２トランジスタ３３２のベースと帰還点１８２の間に、第４抵抗１１４が接続される。 The emitter of the first transistor 331 is connected to the positive electrode of the first variable voltage source 101. The collector of the second transistor 332 is connected to the negative electrode of the second variable voltage source 102. The collector of the first transistor 331 and the emitter of the second transistor 332 are connected to the output point 181. The first resistor 111 is connected between the base of the first transistor 331 and the feedback point 182. The second resistor 112 is connected between the base and the emitter of the first transistor 331. The third resistor is connected between the base and collector of the second transistor 332. The fourth resistor 114 is connected between the base of the second transistor 332 and the feedback point 182.

第１可変電圧源１０１と第２可変電圧源１０２は同じ電圧である。コンプレッサ１の場合には、どちらも制御電圧ＶＢが印加される。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められている。アッテネータ３０はこのような構成なので、アッテネータ１０と同様の効果が得られる。 The first variable voltage source 101 and the second variable voltage source 102 have the same voltage. In the case of the compressor 1, the control voltage V B is applied to both. The first resistor 111, the second resistor 112, the third resistor 113, and the fourth resistor 114 are set so that the voltage at the output point becomes 0V when the voltage input to the input terminal 191 is 0V. .. Since the attenuator 30 has such a configuration, the same effect as that of the attenuator 10 can be obtained.

＜４つ目のアッテネータ＞
図１０に４つ目のアッテネータの構成例を示す。アッテネータ４０の可変抵抗部４１０は、アッテネータ３０の可変抵抗部３１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ３０と同じである。 <Fourth Attenuator>
FIG. 10 shows a configuration example of the fourth attenuator. The variable resistance section 410 of the attenuator 40 has a configuration in which a buffer 140 having an amplification factor of 1 is added to the variable resistance section 310 of the attenuator 30. The buffer 140 is inserted between the feedback point 182 and the output point 181 such that the output point 181 side is the input and the feedback point 182 side is the output. Other configurations are the same as those of the attenuator 30.

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ４０は、アッテネータ２０と同様に、減衰率をアッテネータ３０よりも幅広く変更できるようになり、かつ、アッテネータ３０と同様の効果が得られる。 The buffer 140 increases the impedance of the output point 181 as seen from the feedback point 182 side while keeping the potentials of the output point 181 and the feedback point 182 the same, and can supply a current to the feedback point 182 side. Therefore, the attenuator 40, like the attenuator 20, can change the attenuation rate wider than the attenuator 30, and the same effect as the attenuator 30 can be obtained.

＜５つ目のアッテネータ＞
図１１は、５つ目のアッテネータの構成例を示す図である。アッテネータ５０は、固定抵抗１９０と可変抵抗部５１０を備える。可変抵抗部５１０は、ＰＮＰ型の第１トランジスタ３３１、ＮＰＮ型の第２トランジスタ１３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１０１、第２可変電圧源１０２、帰還点１８２、出力点１８１を有する。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１可変電圧源１０１の負極と第２可変電圧源１０２の正極が接地される。 <Fifth Attenuator>
FIG. 11 is a diagram showing a configuration example of the fifth attenuator. The attenuator 50 includes a fixed resistance 190 and a variable resistance unit 510. The variable resistance unit 510 includes a PNP first transistor 331, an NPN second transistor 132, a first resistor 111, a second resistor 112, a third resistor 113, a fourth resistor 114, a first variable voltage source 101, and a first variable voltage source 101. It has a two-variable voltage source 102, a feedback point 182, and an output point 181. The output point 181 is connected to the output terminal 192. The feedback point 182 and the output point 181 are connected. The negative electrode of the first variable voltage source 101 and the positive electrode of the second variable voltage source 102 are grounded.

第１トランジスタ３３１のエミッタが第１可変電圧源１０１の正極に接続される。第２トランジスタ１３２のエミッタが第２可変電圧源１０２の負極に接続される。第１トランジスタ３３１のコレクタと第２トランジスタ１３２のコレクタとが出力点１８１に接続される。第１トランジスタ３３１のベースと帰還点１８２の間に、第１抵抗１１１が接続される。第１トランジスタ３３１のベースとエミッタの間に、第２抵抗１１２が接続される。第２トランジスタ１３２のベースと帰還点１８２の間に、第３抵抗１１３が接続される。第２トランジスタ１３２のベースとエミッタの間に、第４抵抗１１４が接続される。 The emitter of the first transistor 331 is connected to the positive electrode of the first variable voltage source 101. The emitter of the second transistor 132 is connected to the negative electrode of the second variable voltage source 102. The collector of the first transistor 331 and the collector of the second transistor 132 are connected to the output point 181. The first resistor 111 is connected between the base of the first transistor 331 and the feedback point 182. The second resistor 112 is connected between the base and the emitter of the first transistor 331. The third resistor 113 is connected between the base of the second transistor 132 and the feedback point 182. The fourth resistor 114 is connected between the base and the emitter of the second transistor 132.

第１可変電圧源１０１と第２可変電圧源１０２は同じ電圧である。コンプレッサ１の場合には、どちらも制御電圧ＶＢが印加される。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められている。アッテネータ５０はこのような構成なので、アッテネータ１０と同様の効果が得られる。 The first variable voltage source 101 and the second variable voltage source 102 have the same voltage. In the case of the compressor 1, the control voltage V B is applied to both. The first resistor 111, the second resistor 112, the third resistor 113, and the fourth resistor 114 are set so that the voltage at the output point becomes 0V when the voltage input to the input terminal 191 is 0V. .. Since the attenuator 50 has such a configuration, the same effect as the attenuator 10 can be obtained.

＜６つ目のアッテネータ＞
図１２に６つ目のアッテネータの構成例を示す。アッテネータ６０の可変抵抗部６１０は、アッテネータ５０の可変抵抗部５１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ５０と同じである。 <Sixth Attenuator>
FIG. 12 shows a configuration example of the sixth attenuator. The variable resistance unit 610 of the attenuator 60 has a configuration in which a buffer 140 having an amplification factor of 1 is added to the variable resistance unit 510 of the attenuator 50. The buffer 140 is inserted between the feedback point 182 and the output point 181 such that the output point 181 side is the input and the feedback point 182 side is the output. Other configurations are the same as those of the attenuator 50.

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ６０は、アッテネータ２０と同様に、減衰率をアッテネータ５０よりも幅広く変更できるようになり、かつ、アッテネータ５０と同様の効果が得られる。 With the buffer 140, while keeping the potentials of the output point 181 and the feedback point 182 the same, the impedance seen from the output point 181 to the feedback point 182 side is increased, and the current can be supplied to the feedback point 182 side. Therefore, the attenuator 60, like the attenuator 20, can change the attenuation rate wider than the attenuator 50, and the same effect as the attenuator 50 can be obtained.

＜７つ目のアッテネータ＞
図１３は、７つ目のアッテネータの構成例を示す図である。アッテネータ７０は、固定抵抗１９０と可変抵抗部７１０を備える。可変抵抗部７１０は、ＮＰＮ型の第１トランジスタ１３１、ＰＮＰ型の第２トランジスタ３３２、第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４、第１可変電圧源１０１、第２可変電圧源１０２、帰還点１８２、出力点１８１を有する。出力点１８１は出力端子１９２に接続される。帰還点１８２と出力点１８１とが接続される。第１可変電圧源１０１の負極と第２可変電圧源１０２の正極が接地される。 <Seventh Attenuator>
FIG. 13 is a diagram showing a configuration example of the seventh attenuator. The attenuator 70 includes a fixed resistance 190 and a variable resistance unit 710. The variable resistance unit 710 includes an NPN first transistor 131, a PNP second transistor 332, a first resistor 111, a second resistor 112, a third resistor 113, a fourth resistor 114, a first variable voltage source 101, and a first variable voltage source 101. It has a two-variable voltage source 102, a feedback point 182, and an output point 181. The output point 181 is connected to the output terminal 192. The feedback point 182 and the output point 181 are connected. The negative electrode of the first variable voltage source 101 and the positive electrode of the second variable voltage source 102 are grounded.

第１トランジスタ１３１のコレクタが第１可変電圧源１０１の正極に接続される。第２トランジスタ３３２のコレクタが第２可変電圧源１０２の負極に接続される。第１トランジスタ１３１のエミッタと第２トランジスタ３３２のエミッタとが出力点１８１に接続される。第１トランジスタ１３１のベースとコレクタの間に、第１抵抗１１１が接続される。第１トランジスタ１３１のベースと帰還点１８２の間に、第２抵抗１１２が接続される。第２トランジスタ３３２のベースとコレクタの間に、第３抵抗が接続される。第２トランジスタ３３２のベースと帰還点１８２の間に、第４抵抗１１４が接続される。 The collector of the first transistor 131 is connected to the positive electrode of the first variable voltage source 101. The collector of the second transistor 332 is connected to the negative electrode of the second variable voltage source 102. The emitter of the first transistor 131 and the emitter of the second transistor 332 are connected to the output point 181. The first resistor 111 is connected between the base and collector of the first transistor 131. The second resistor 112 is connected between the base of the first transistor 131 and the feedback point 182. The third resistor is connected between the base and collector of the second transistor 332. The fourth resistor 114 is connected between the base of the second transistor 332 and the feedback point 182.

第１可変電圧源１０１と第２可変電圧源１０２は同じ電圧である。コンプレッサ１の場合には、どちらも制御電圧ＶＢが印加される。第１抵抗１１１、第２抵抗１１２、第３抵抗１１３、第４抵抗１１４は、入力端子１９１に入力される電圧が０Ｖの場合には、出力点の電圧が０Ｖになるように定められている。アッテネータ７０はこのような構成なので、アッテネータ１０と同様の効果が得られる。 The first variable voltage source 101 and the second variable voltage source 102 have the same voltage. In the case of the compressor 1, the control voltage V B is applied to both. The first resistor 111, the second resistor 112, the third resistor 113, and the fourth resistor 114 are set so that the voltage at the output point becomes 0V when the voltage input to the input terminal 191 is 0V. .. Since the attenuator 70 has such a configuration, the same effect as that of the attenuator 10 can be obtained.

＜８つ目のアッテネータ＞
図１４に８つ目のアッテネータの構成例を示す。アッテネータ８０の可変抵抗部８１０は、アッテネータ７０の可変抵抗部７１０に、増幅率が１のバッファ１４０を付加した構成である。バッファ１４０は、帰還点１８２と出力点１８１との間に、出力点１８１側が入力、帰還点１８２側が出力となるように挿入されている。その他の構成は、アッテネータ７０と同じである。 <8th attenuator>
FIG. 14 shows a configuration example of the eighth attenuator. The variable resistance unit 810 of the attenuator 80 has a configuration in which a buffer 140 having an amplification factor of 1 is added to the variable resistance unit 710 of the attenuator 70. The buffer 140 is inserted between the feedback point 182 and the output point 181 such that the output point 181 side is the input and the feedback point 182 side is the output. Other configurations are the same as those of the attenuator 70.

バッファ１４０によって、出力点１８１と帰還点１８２との電位を同じに保ちながら、出力点１８１から帰還点１８２側を見たインピーダンスを大きくし、帰還点１８２側には電流を供給できるようになる。したがって、アッテネータ８０は、アッテネータ２０と同様に、減衰率をアッテネータ７０よりも幅広く変更できるようになり、かつ、アッテネータ７０と同様の効果が得られる。 With the buffer 140, while keeping the potentials of the output point 181 and the feedback point 182 the same, the impedance seen from the output point 181 to the feedback point 182 side is increased, and the current can be supplied to the feedback point 182 side. Therefore, the attenuator 80 can change the attenuation rate wider than the attenuator 70, similarly to the attenuator 20, and the same effect as the attenuator 70 can be obtained.

１ コンプレッサ
１０，２０，３０，４０，５０，６０，７０，８０ アッテネータ
９０ 強度検出部 ９１ 全波整流部
９２ 包絡線検出部 ９５ 制御電圧出力部
９６ 圧縮度調整部 ９７ オフセット設定部
９８ 温度補償部 ９９ 制御電圧生成部
１０１ 第１可変電圧源 １０２ 第２可変電圧源
１１０，２１０，３１０，４１０，５１０，６１０，７１０，８１０ 可変抵抗部
１１１，１１２，１１３，１１４，９６１，９７２，９８２，９８４，９９２ 抵抗
１３１，１３２，３３１，３３２ トランジスタ
１４０ バッファ １８１ 出力点
１８２ 帰還点 １９０ 固定抵抗
１９１ 入力端子 １９２ 出力端子
９７１，９８１ 直流電源 ９８３ ダイオード
９９１ オペアンプ 1 Compressor 10, 20, 30, 40, 50, 60, 70, 80 Attenuator 90 Strength detection unit 91 Full wave rectification unit 92 Envelope detection unit 95 Control voltage output unit 96 Compressibility adjusting unit 97 Offset setting unit 98 Temperature compensation unit 99 control voltage generation section 101 first variable voltage source 102 second variable voltage source 110, 210, 310, 410, 510, 610, 710, 810 variable resistance section 111, 112, 113, 114, 961, 972, 982, 984 , 991 Resistance 131, 132, 331, 332 Transistor 140 Buffer 181 Output point 182 Feedback point 190 Fixed resistance 191 Input terminal 192 Output terminal 971, 981 DC power supply 983 Diode 991 Operational amplifier

Claims (4)

一端が入力端子に、他端が出力端子に接続された固定抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＮＰＮ型の第１トランジスタ、ＮＰＮ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが、直接、もしくは増幅率が１であり前記出力点側が入力、前記帰還点側が出力となるバッファを介して接続され、
前記第１可変電圧源の負極と前記第２可変電圧源の正極が接地され、
前記第１トランジスタのコレクタが前記第１可変電圧源の正極に接続され、
前記第２トランジスタのエミッタが前記第２可変電圧源負極に接続され、
前記第１トランジスタのエミッタと前記第２トランジスタのコレクタとが前記出力点に接続され、
前記第１トランジスタのベースとコレクタの間に、前記第１抵抗が接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第２抵抗が接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第３抵抗が接続され、
前記第２トランジスタのベースとエミッタの間に、前記第４抵抗が接続され、
前記第１可変電圧源と前記第２可変電圧源は同じ電圧であり、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。 A fixed resistor with one end connected to the input terminal and the other end connected to the output terminal,
A variable resistance portion connected to the output terminal,
An attenuator with
The variable resistance portion,
It has an NPN first transistor, an NPN second transistor, a first resistor, a second resistor, a third resistor, a fourth resistor, a first variable voltage source, a second variable voltage source, a feedback point, and an output point. ,
The output point is connected to the output terminal,
The feedback point and the output point are connected directly or via a buffer in which the amplification factor is 1 and the output point side is an input and the feedback point side is an output,
The negative electrode of the first variable voltage source and the positive electrode of the second variable voltage source are grounded,
A collector of the first transistor is connected to a positive electrode of the first variable voltage source,
An emitter of the second transistor is connected to the negative electrode of the second variable voltage source,
An emitter of the first transistor and a collector of the second transistor are connected to the output point,
The first resistor is connected between the base and collector of the first transistor,
The second resistor is connected between the base of the first transistor and the feedback point,
The third resistor is connected between the base of the second transistor and the feedback point,
The fourth resistor is connected between the base and the emitter of the second transistor,
The first variable voltage source and the second variable voltage source have the same voltage,
The first resistor, the second resistor, the third resistor, and the fourth resistor are defined such that the voltage at the output point becomes 0V when the voltage input to the input terminal is 0V. Attenuator characterized by being present. 一端が入力端子に、他端が出力端子に接続された固定抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＰＮＰ型の第１トランジスタ、ＰＮＰ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが、直接、もしくは増幅率が１であり前記出力点側が入力、前記帰還点側が出力となるバッファを介して接続され、
前記第１可変電圧源の負極と前記第２可変電圧源の正極が接地され、
前記第１トランジスタのエミッタが前記第１可変電圧源の正極に接続され、
前記第２トランジスタのコレクタが前記第２可変電圧源の負極に接続され、
前記第１トランジスタのコレクタと前記第２トランジスタのエミッタとが前記出力点に接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第１抵抗が接続され、
前記第１トランジスタのベースとエミッタの間に、前記第２抵抗が接続され、
前記第２トランジスタのベースとコレクタの間に、前記第３抵抗が接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第４抵抗が接続され、
前記第１可変電圧源と前記第２可変電圧源は同じ電圧であり、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。 A fixed resistor with one end connected to the input terminal and the other end connected to the output terminal,
A variable resistance portion connected to the output terminal,
An attenuator with
The variable resistance portion,
It has a PNP first transistor, a PNP second transistor, a first resistor, a second resistor, a third resistor, a fourth resistor, a first variable voltage source, a second variable voltage source, a feedback point, and an output point. ,
The output point is connected to the output terminal,
The feedback point and the output point are connected directly or via a buffer having an amplification factor of 1 and the output point side is an input and the feedback point side is an output,
The negative electrode of the first variable voltage source and the positive electrode of the second variable voltage source are grounded,
An emitter of the first transistor is connected to a positive electrode of the first variable voltage source,
A collector of the second transistor is connected to a negative electrode of the second variable voltage source,
A collector of the first transistor and an emitter of the second transistor are connected to the output point,
The first resistor is connected between the base of the first transistor and the feedback point,
The second resistor is connected between the base and the emitter of the first transistor,
The third resistor is connected between the base and collector of the second transistor,
The fourth resistor is connected between the base of the second transistor and the feedback point,
The first variable voltage source and the second variable voltage source have the same voltage,
The first resistor, the second resistor, the third resistor, and the fourth resistor are defined such that the voltage at the output point becomes 0V when the voltage input to the input terminal is 0V. Attenuator characterized by being present. 一端が入力端子に、他端が出力端子に接続された固定抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＰＮＰ型の第１トランジスタ、ＮＰＮ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが、直接、もしくは増幅率が１であり前記出力点側が入力、前記帰還点側が出力となるバッファを介して接続され、
前記第１可変電圧源の負極と前記第２可変電圧源の正極が接地され、
前記第１トランジスタのエミッタが前記第１可変電圧源の正極に接続され、
前記第２トランジスタのエミッタが前記第２可変電圧源の負極に接続され、
前記第１トランジスタのコレクタと前記第２トランジスタのコレクタとが前記出力点に接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第１抵抗が接続され、
前記第１トランジスタのベースとエミッタの間に、前記第２抵抗が接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第３抵抗が接続され、
前記第２トランジスタのベースとエミッタの間に、前記第４抵抗が接続され、
前記第１可変電圧源と前記第２可変電圧源は同じ電圧であり、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。 A fixed resistor with one end connected to the input terminal and the other end connected to the output terminal,
A variable resistance portion connected to the output terminal,
An attenuator with
The variable resistance portion,
PNP type first transistor, NPN type second transistor, first resistance, second resistance, third resistance, fourth resistance, first variable voltage source, second variable voltage source, feedback point, output point ,
The output point is connected to the output terminal,
The feedback point and the output point are connected directly or via a buffer in which the amplification factor is 1 and the output point side is an input and the feedback point side is an output,
The negative electrode of the first variable voltage source and the positive electrode of the second variable voltage source are grounded,
An emitter of the first transistor is connected to a positive electrode of the first variable voltage source,
An emitter of the second transistor is connected to a negative electrode of the second variable voltage source,
The collector of the first transistor and the collector of the second transistor are connected to the output point,
The first resistor is connected between the base of the first transistor and the feedback point,
The second resistor is connected between the base and the emitter of the first transistor,
The third resistor is connected between the base of the second transistor and the feedback point,
The fourth resistor is connected between the base and the emitter of the second transistor,
The first variable voltage source and the second variable voltage source have the same voltage,
The first resistor, the second resistor, the third resistor, and the fourth resistor are defined such that the voltage at the output point becomes 0V when the voltage input to the input terminal is 0V. Attenuator characterized by being present. 一端が入力端子に、他端が出力端子に接続された固定抵抗と、
前記出力端子に接続された可変抵抗部と、
を備えたアッテネータであって、
前記可変抵抗部は、
ＮＰＮ型の第１トランジスタ、ＰＮＰ型の第２トランジスタ、第１抵抗、第２抵抗、第３抵抗、第４抵抗、第１可変電圧源、第２可変電圧源、帰還点、出力点を有し、
前記出力点が前記出力端子に接続され、
前記帰還点と前記出力点とが、直接、もしくは増幅率が１であり前記出力点側が入力、前記帰還点側が出力となるバッファを介して接続され、
前記第１電源の負極と前記第２電源の正極が接地され、
前記第１トランジスタのコレクタが前記第１可変電圧源の正極に接続され、
前記第２トランジスタのコレクタが前記第２可変電圧源の負極に接続され、
前記第１トランジスタのエミッタと前記第２トランジスタのエミッタとが前記出力点に接続され、
前記第１トランジスタのベースとコレクタの間に、前記第１抵抗が接続され、
前記第１トランジスタのベースと前記帰還点の間に、前記第２抵抗が直列に接続され、
前記第２トランジスタのベースとコレクタの間に、前記第３抵抗が接続され、
前記第２トランジスタのベースと前記帰還点の間に、前記第４抵抗が直列に接続され、
前記第１可変電圧源と前記第２可変電圧源は同じ電圧であり、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗は、前記入力端子に入力される電圧が０Ｖの場合には、前記出力点の電圧が０Ｖになるように定められている
ことを特徴とするアッテネータ。 A fixed resistor with one end connected to the input terminal and the other end connected to the output terminal,
A variable resistance portion connected to the output terminal,
An attenuator with
The variable resistance portion,
It has an NPN type first transistor, a PNP type second transistor, a first resistor, a second resistor, a third resistor, a fourth resistor, a first variable voltage source, a second variable voltage source, a feedback point, and an output point. ,
The output point is connected to the output terminal,
The feedback point and the output point are connected directly or via a buffer in which the amplification factor is 1 and the output point side is an input and the feedback point side is an output,
The negative electrode of the first power source and the positive electrode of the second power source are grounded,
A collector of the first transistor is connected to a positive electrode of the first variable voltage source,
A collector of the second transistor is connected to a negative electrode of the second variable voltage source,
An emitter of the first transistor and an emitter of the second transistor are connected to the output point,
The first resistor is connected between the base and collector of the first transistor,
The second resistor is connected in series between the base of the first transistor and the feedback point,
The third resistor is connected between the base and collector of the second transistor,
The fourth resistor is connected in series between the base of the second transistor and the feedback point,
The first variable voltage source and the second variable voltage source have the same voltage,
The first resistor, the second resistor, the third resistor, and the fourth resistor are defined such that the voltage at the output point becomes 0V when the voltage input to the input terminal is 0V. Attenuator characterized by being present.
JP2015253413A 2015-12-25 2015-12-25 Attenuator Active JP6713279B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015253413A JP6713279B2 (en) 2015-12-25 2015-12-25 Attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015253413A JP6713279B2 (en) 2015-12-25 2015-12-25 Attenuator

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020045408A Division JP6875027B2 (en) 2020-03-16 2020-03-16 compressor

Publications (2)

Publication Number Publication Date
JP2017118392A JP2017118392A (en) 2017-06-29
JP6713279B2 true JP6713279B2 (en) 2020-06-24

Family

ID=59232311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015253413A Active JP6713279B2 (en) 2015-12-25 2015-12-25 Attenuator

Country Status (1)

Country Link
JP (1) JP6713279B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7427250B2 (en) 2020-12-10 2024-02-05 株式会社コルグ resonant circuit

Also Published As

Publication number Publication date
JP2017118392A (en) 2017-06-29

Similar Documents

Publication Publication Date Title
GB2458559A (en) Differential and symmetrical current source
KR101054573B1 (en) amplifier
JP6713279B2 (en) Attenuator
JP5735079B2 (en) Electronic circuit having a unit for attenuating at least one input signal of an amplifier in an automatic gain control loop
JP2020102874A (en) compressor
US20150092819A1 (en) Sensor signal output circuit and method for adjusting it
WO2010059281A1 (en) Logarithmic compression systems and methods for hearing amplification
KR101235433B1 (en) Signal processing circuit
US9117992B2 (en) Apparatus for driving piezo actuator and method of driving the same
US10447223B2 (en) Gain control amplification device
JP6322046B2 (en) Attenuator, effector
KR20220082048A (en) Digital Audio Power Amplifiers and Power Amplifier Loops
KR101904390B1 (en) Method of establishing of reference-voltage association in input-voltage, and analog-to-digital converter circuitry using the same
US9413297B2 (en) Constant transconductance bias circuit
US10686414B2 (en) Load-adaptive class-G amplifier for low-power audio applications
JPH0310413A (en) Voltage amplitude limiting circuit
JP4259729B2 (en) Automatic bias voltage adjustment circuit
JP2009247094A (en) Voltage clamp circuit
US20220052660A1 (en) Transconductor circuitry with adaptive biasing
JP6322047B2 (en) Attenuator, effector
JP2012120091A (en) Voltage generation device and current generation device
JP3109862U (en) Polyline circuit
JP2009055117A (en) Agc circuit
JPH0792204A (en) Comparator circuit
JPWO2018180111A1 (en) Noise removal circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200603

R150 Certificate of patent or registration of utility model

Ref document number: 6713279

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250