JP2015156481A - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP2015156481A JP2015156481A JP2015004974A JP2015004974A JP2015156481A JP 2015156481 A JP2015156481 A JP 2015156481A JP 2015004974 A JP2015004974 A JP 2015004974A JP 2015004974 A JP2015004974 A JP 2015004974A JP 2015156481 A JP2015156481 A JP 2015156481A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- resist mask
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims abstract description 265
- 239000002184 metal Substances 0.000 claims abstract description 156
- 229910052751 metal Inorganic materials 0.000 claims abstract description 156
- 239000011241 protective layer Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000000654 additive Substances 0.000 claims abstract description 12
- 238000007747 plating Methods 0.000 claims description 39
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 26
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 16
- 229910000077 silane Inorganic materials 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 14
- 238000010168 coupling process Methods 0.000 claims description 14
- 238000005859 coupling reaction Methods 0.000 claims description 14
- 238000010030 laminating Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 abstract 1
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 30
- 229910052802 copper Inorganic materials 0.000 description 30
- 239000010949 copper Substances 0.000 description 30
- 239000007864 aqueous solution Substances 0.000 description 18
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 16
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 14
- 239000000243 solution Substances 0.000 description 14
- 150000001412 amines Chemical class 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 239000006087 Silane Coupling Agent Substances 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000007788 roughening Methods 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 3
- 238000004090 dissolution Methods 0.000 description 3
- JWAZRIHNYRIHIV-UHFFFAOYSA-N 2-naphthol Chemical compound C1=CC=CC2=CC(O)=CC=C21 JWAZRIHNYRIHIV-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002500 effect on skin Effects 0.000 description 2
- BZOVBIIWPDQIHF-UHFFFAOYSA-N 3-hydroxy-2-methylbenzenesulfonic acid Chemical compound CC1=C(O)C=CC=C1S(O)(=O)=O BZOVBIIWPDQIHF-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- RCIVOBGSMSSVTR-UHFFFAOYSA-L stannous sulfate Chemical compound [SnH2+2].[O-]S([O-])(=O)=O RCIVOBGSMSSVTR-UHFFFAOYSA-L 0.000 description 1
- 229910000375 tin(II) sulfate Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明はプリント配線板およびその製造方法に関する。 The present invention relates to a printed wiring board and a manufacturing method thereof.
プリント配線板は、電子部品や半導体素子等を実装するために広く用いられている。そして、近年の電子機器の小型化、高機能化の要求に伴い、プリント配線板には、回路の高密度化や薄型化や高周波対応が望まれている。 Printed wiring boards are widely used for mounting electronic components, semiconductor elements, and the like. With recent demands for downsizing and higher functionality of electronic devices, printed wiring boards are desired to have higher circuit density, thinner thickness, and higher frequency response.
この高密度なプリント配線板を製造する方法として、ビルドアップ法を用いた多層ビルドアップ配線板が知られている。この方法は、絶縁基板上に配線層を形成したコア層の上に絶縁層を形成し、さらにその上に配線層を形成し、さらに絶縁層を形成するという工程を繰り返すことにより、多層ビルドアップ配線板を形成するというものである。 As a method for manufacturing this high-density printed wiring board, a multilayer build-up wiring board using a build-up method is known. In this method, a multilayer build-up is performed by repeating the steps of forming an insulating layer on a core layer having a wiring layer formed on an insulating substrate, further forming a wiring layer thereon, and further forming an insulating layer. A wiring board is formed.
多層ビルドアップ配線板の配線層を形成する従来方法として、例えば、セミアディティブ工法がある。以下に、このセミアディティブ工法を図5に基づいて説明する。 As a conventional method for forming a wiring layer of a multilayer build-up wiring board, for example, there is a semi-additive construction method. Below, this semi-additive construction method is demonstrated based on FIG.
まず、図5(a)に示すように絶縁樹脂を積層した絶縁基板1上に、無電解銅めっきにより第一金属層2を形成する。これは絶縁基板1に導電性を付与し、電解銅めっきにより第二金属層7の形成が可能となるようにするために行なうものである。次に図5(b)に示すように感光性レジスト5を絶縁基板1全面に塗布する。感光性レジスト5には厚みの均一性に優れているドライフィルムタイプをはじめとした材料が用いられる。そして図5(c)に示すように、フォトリソグラフィによりレジストパターン6’を形成する。そして図5(d)に示すように電解めっきによりレジストパターン6’で被覆されていない部分に金属膜を形成して、第二金属層7を形成する。次に図5(e)に示すように、レジストパターン6’を水酸化ナトリウムなどのアルカリ水溶液で剥離する。その後、図5(f)に示すように、露出した第一金属層2を過酸化水素/硫酸系などの水溶液で溶解除去し、最後に、図5(g)に示すように、パターニングされた配線層である第一金属層2と第二金属層7の表面に錫めっき層8を形成し、さらにシランカップリング剤で処理しシランカプリング処理層9を形成して配線層11’を得る。
First, as shown in FIG. 5A, a
しかしながら、従来のセミアディティブ工法では、露出した第一金属層2を過酸化水素/硫酸系などの水溶液で溶解除去する際に、第二金属層7の上面及び側面も溶解除去され、第一金属層2と第二金属層7とからなる金属配線層の幅が細くなってしまうという問題がある。
However, in the conventional semi-additive method, when the exposed
特許文献1には、第一金属層2のエッチング液として、過酸化水素0.1〜10重量%とリン酸0.5〜50重量%を含有し、かつ過酸化水素/リン酸の重量比が0.02〜0.2であるエッチング液を使用すると、配線層の幅の減少を抑制できることが記載されている。しかしながら、特許文献1のエッチング液の対象となる金属は、スパッタリング法、真空蒸着法、イオンプレーティング法、化学蒸着法等の物理的な方法により形成された銅またはニッケルとなっている。
また、特許文献2には、第二金属層7を形成後、レジストパターン6’を剥離する前に、第二金属層7の表面に、銅以外の金属保護層を形成することが記載されている。しかしながら、レジストパターン6’を剥離する前に、第二金属層7の表面に、銅以外の金属保護層を形成するために、第二金属層7の側面には、銅以外の金属保護層が形成されず、第一金属層2を過酸化水素/硫酸系などの水溶液で溶解除去する際に、第二金属層7の側面
が溶解除去されてしまう。
また、特許文献2には、レジストパターン6’を剥離後、露出した第一金属層2を溶解除去する前に、隣接する第二金属層7の間に、隣接する第二金属層7の間隔よりも幅が狭いマスクパターンを形成し、第二金属層7の上面及び側面に銅以外の金属保護層を形成した後に、このマスクパターンを剥離することが記載されている。
Further, in
しかしながら、隣接する第二金属層7の間に、隣接する第二金属層7の間隔よりも幅が狭いマスクパターンを形成することは、必ずしも容易とは言えない。
また、多層ビルドアップする場合、下地の配線層の表面を粗化し、その上に形成される絶縁層との密着力の増強を行うが、その配線層の表面粗化の状態が信号の伝達遅延の原因になる問題も無視できなくなっている。
However, it is not always easy to form a mask pattern having a width smaller than the interval between the adjacent
In addition, when multi-layer build-up is performed, the surface of the underlying wiring layer is roughened and adhesion to the insulating layer formed thereon is increased, but the surface roughening state of the wiring layer is a signal transmission delay. The problem that causes the problem is no longer negligible.
本発明は、このような事情を考慮してなされたもので、露出した第一金属層の溶解除去に起因して配線層の幅が狭くならないプリント配線板を容易に提供でき、また高周波信号に対する信号遅延の問題も解決することを課題とする。 The present invention has been made in consideration of such circumstances, and can easily provide a printed wiring board in which the width of the wiring layer does not become narrow due to dissolution and removal of the exposed first metal layer, and is suitable for high-frequency signals. It is an object to solve the problem of signal delay.
上記課題を解決する本発明の請求項1の発明は、セミアディティブ工法を使用して絶縁基板上に配線層を形成したプリント配線板であって、
前記配線層は、前記絶縁基板上に形成された第一金属層と、その第一金属層の上面に形成された第二金属層と、その第二金属層の上面と側面の一部に形成された保護層とを備えてなり、
前記保護層が形成された部分の前記第二金属層の幅は、前記第一金属層の幅および前記保護層が形成されていない部分の前記第二金属層の幅より広いことを特徴とするプリント配線板である。
The invention of
The wiring layer is formed on the first metal layer formed on the insulating substrate, the second metal layer formed on the upper surface of the first metal layer, and a part of the upper surface and side surface of the second metal layer. With a protective layer,
The width of the second metal layer in the portion where the protective layer is formed is wider than the width of the first metal layer and the width of the second metal layer in the portion where the protective layer is not formed. It is a printed wiring board.
また、本発明の請求項2は、前記保護層が錫めっき層からなることを特徴とする請求項1に記載のプリント配線板である。
Moreover,
また、本発明の請求項3は、前記錫めっき層からなる保護層上と前記第一金属層の側面と前記第二金属層の一部にシランカップリング処理層が形成されていることを特徴とする請求項2に記載のプリント配線板である。
According to a third aspect of the present invention, a silane coupling treatment layer is formed on the protective layer made of the tin plating layer, on the side surface of the first metal layer, and on a part of the second metal layer. The printed wiring board according to
また、本発明の請求項4は、絶縁基板に第一金属層を形成する工程と、
感光性レジスト層である第一レジストマスクを前記第一金属層に積層する工程と、
第一レジストマスクとは異なる感光性レジスト層である第二レジストマスクを前記第一レジストマスクに積層する工程と、
前記第一レジストマスク及び前記第二レジストマスクを露光及び現像する露光・現像工程と、
前記露光・現像工程後に露出する前記第一金属層に第二金属層を積層する工程と、
前記第二レジストマスクのみを選択的に剥離する工程と、
前記第二レジストマスクの剥離後に露出する前記第二金属層に保護層を形成する工程と
、
前記第一レジストマスクを剥離する剥離工程と、
前記第一レジストマスクの剥離後に露出する前記第一金属層を除去する工程とを備えており、
第一レジストマスクの剥離工程では第二レジストマスクは剥離されないことを特徴とするプリント配線板の製造方法である。
According to a fourth aspect of the present invention, the step of forming the first metal layer on the insulating substrate;
Laminating a first resist mask that is a photosensitive resist layer on the first metal layer;
Laminating a second resist mask, which is a photosensitive resist layer different from the first resist mask, on the first resist mask;
An exposure / development step for exposing and developing the first resist mask and the second resist mask;
Laminating a second metal layer on the first metal layer exposed after the exposure and development steps;
Selectively peeling only the second resist mask;
Forming a protective layer on the second metal layer exposed after peeling of the second resist mask;
A peeling step of peeling the first resist mask;
And a step of removing the first metal layer exposed after peeling of the first resist mask,
In the first resist mask peeling step, the second resist mask is not peeled off.
また、本発明の請求項5は、前記保護層を形成する工程が錫めっき層を形成する工程であることを特徴とする請求項4に記載のプリント配線板の製造方法である。
Moreover, Claim 5 of this invention is the manufacturing method of the printed wiring board of
また、本発明の請求項6は、絶縁基板に前記第一金属層を形成する工程と、
第一レジストマスクを前記第一金属層に積層する工程と、
第二レジストマスクを前記第一レジストマスクに積層する工程と、
前記第一レジストマスク及び前記第二レジストマスクを露光及び現像する露光・現像工程と、
前記露光・現像工程後に露出する前記第一金属層に第二金属層を積層する工程と、
前記第二レジストマスクのみを選択的に剥離する工程と、
前記第二レジストマスクの剥離後に露出する前記第二金属層に保護層を形成する工程と、
前記第一レジストマスクを剥離する剥離工程と、
前記第一レジストマスクの剥離後に露出する前記第一金属層を除去する工程と、
前記保護層と前記第一金属層の側面と前記第二金属層の一部にシランカプリング処理層を形成する工程とを備えており、第一レジストマスクの剥離工程では第二レジストマスクは剥離されないことを特徴とするプリント配線板の製造方法である。
According to a sixth aspect of the present invention, the step of forming the first metal layer on an insulating substrate;
Laminating a first resist mask on the first metal layer;
Laminating a second resist mask on the first resist mask;
An exposure / development step for exposing and developing the first resist mask and the second resist mask;
Laminating a second metal layer on the first metal layer exposed after the exposure and development steps;
Selectively peeling only the second resist mask;
Forming a protective layer on the second metal layer exposed after peeling of the second resist mask;
A peeling step of peeling the first resist mask;
Removing the first metal layer exposed after peeling of the first resist mask;
A step of forming a silane coupling treatment layer on a side surface of the protective layer, the first metal layer, and a part of the second metal layer, and the second resist mask is not peeled in the peeling step of the first resist mask. This is a method for manufacturing a printed wiring board.
本発明のプリント配線板およびその製造方法によれば、露出した第一金属層の溶解除去に起因して配線層の幅が狭くならないプリント配線板を容易に提供することができる。また、配線層の上に2層目の絶縁層を形成した場合に、密着力増強のために配線層の表面を粗化する必要が無くなるため、特に配線層の表面粗化の状態による高周波信号に対する伝送遅延を抑制できる効果を奏する。 According to the printed wiring board and the manufacturing method thereof of the present invention, it is possible to easily provide a printed wiring board in which the width of the wiring layer is not reduced due to dissolution and removal of the exposed first metal layer. In addition, when the second insulating layer is formed on the wiring layer, it is not necessary to roughen the surface of the wiring layer in order to increase the adhesion. The effect that the transmission delay with respect to can be suppressed is produced.
<第一の実施形態>
まず、以下に、本発明のプリント配線板の一実施形態を説明する。
<First embodiment>
First, an embodiment of the printed wiring board of the present invention will be described below.
本発明のプリント配線板は、図1に示すように、絶縁基板1上に配線層9が形成されているプリント配線板であって、配線層9は、第一金属層2と、第一金属層2に積層された第二金属層7と、第二金属層7の上面と側面の下端付近11よりも上の部分とに形成された保護層8とを有し、保護層8は、第二金属層7側から順に、錫層8a、シラン被覆層8
bを積層したものであり、保護層8が形成される側面の下端付近11よりも上の部分の第二金属層7の幅は、第一金属層2の幅及び保護層8が形成されない側面の下端付近11の部分の第二金属層7の幅より広いプリント配線板である。
As shown in FIG. 1, the printed wiring board of the present invention is a printed wiring board in which a
The width of the
後述するように、第二金属層7の側面の下端付近11の部分に、保護層8が形成されないのは、第一レジストマスク3に覆われていたためである。
As will be described later, the reason why the
次に、以下に、本発明のプリント配線板の製造方法の一実施形態を、図2に示す製造工程の流れに従って説明する。 Next, an embodiment of a method for manufacturing a printed wiring board according to the present invention will be described below in accordance with the manufacturing process flow shown in FIG.
まず、図2(a)に示すように絶縁樹脂を積層した絶縁基板1上に、無電解銅めっきにより第一金属層2を形成する。これは絶縁基板1に導電性を付与し、電解銅めっきにより第二金属層7の形成が可能となるようにするために行なうものである。
First, as shown in FIG. 2A, a
次に図2(b)に示すように感光性の第一レジストマスク3を第一金属層2上の絶縁基板1全面に塗布する。次に図2(c)に示すように感光性の第二レジストマスク4を第一レジストマスク3上の絶縁基板1全面に塗布する。
Next, as shown in FIG. 2B, a photosensitive first resist
この、第一レジストマスク3は水酸化ナトリウムなどのアルカリ水溶液では剥離できず、より剥離性の強いアミン系剥離液で剥離可能な材料からなるものであり、第二レジストマスク4は水酸化ナトリウムなどのアルカリ水溶液、より剥離性の強いアミン系剥離液で剥離可能な材料からなるものである。なお、感光性の第一レジストマスク3及び第二レジストマスク4には厚みの均一性に優れているドライフィルムタイプをはじめとした材料が用いられる。各レジストマスクの厚さは、第二レジストマスク4に比較して第一レジストマスク3が薄い方が、第二金属層7の側面に形成される保護膜8の範囲が、より下端に広がるので、望ましい。
The first resist
次に図2(d)に示すようにフォトリソグラフィ−により第一レジストマスク3及び第二レジストマスク4からなるレジストパターン6を形成する。そして図2(e)に示すように、電解めっきによりレジストパターン6で被覆されていない部分に銅膜を形成して、第二金属層7を形成する。
Next, as shown in FIG. 2D, a resist pattern 6 including a first resist
次に図2(f)に示すように、第二レジストマスク4を水酸化ナトリウムなどのアルカリ水溶液で剥離する。この時、第一レジストマスク3は水酸化ナトリウムなどのアルカリ水溶液で剥離されず残っている。
Next, as shown in FIG. 2F, the second resist
次に図2(g)に示すように、第二金属層7の第一レジストマスク3から露出している表面に、第三金属皮膜であるスズ層8aをめっきで形成し、さらにシランカップリング剤で処理しシラン被覆層8bを形成して、保護層8を形成する。この保護層8により、第二金属層7である銅配線とその上に積層される絶縁樹脂との密着性が確保出来る。
Next, as shown in FIG. 2G, a
ここで、多層ビルドアップ配線板において、セミアディティブ工法にてビルドアップ層の配線層を形成する場合、マイクロエッチング法での配線層の粗化では、粗化後の配線層表面は凹凸形状であるので、高周波信号に対して表皮効果により信号の伝送遅延が起きる。そのため、高周波対応では、配線層表面が平滑であることが重要である。マイクロエッチング法での粗化の代替として、配線層表面に錫層を形成し、シランカップリング剤で処理をする場合は、配線層表面が平滑であり、高周波信号伝送に対して有効である。 Here, in the multilayer build-up wiring board, when the wiring layer of the build-up layer is formed by the semi-additive method, the wiring layer surface after the roughening is uneven in the roughening of the wiring layer by the micro etching method. Therefore, a signal transmission delay occurs due to the skin effect on the high-frequency signal. Therefore, it is important that the surface of the wiring layer is smooth for high frequency applications. As an alternative to roughening by the microetching method, when a tin layer is formed on the surface of the wiring layer and treated with a silane coupling agent, the surface of the wiring layer is smooth and effective for high-frequency signal transmission.
よって、図2(g)に示すように、第二金属層7の第一レジストマスク3から露出している表面、図2(g)に示すように、第一金属層2と第二金属層7とからなる銅配線層の
表面に錫層を形成し、シランカップリング剤で処理し、上層の絶縁樹脂との密着性を確保することが好ましい。
Therefore, the surface of the
次に図2(h)に示すように、第一レジストマスク3を剥離性の強いアミン系剥離液で剥離する。
Next, as shown in FIG. 2 (h), the first resist
次に図2(i)に示すように、露出した第一金属層2である無電解めっき皮膜を過酸化水素/硫酸系などの水溶液で溶解除去して、第一金属層2と、第一金属層2に積層された第二金属層7と、第二金属層7の上面と側面の下端付近よりも上の部分とに形成された保護層8とを有する配線層9を形成する。
この時、配線層9の上面及び側面下端付近よりも上の部分が第三金属皮膜である錫層8aで保護されているので溶解除去されず配線層9の幅が細くならない。したがって、配線層9の間の第一金属層2の溶解除去に十分な時間を取れるので完全に除去でき、微細な銅配線パターンを形成することができる。
Next, as shown in FIG. 2 (i), the electroless plating film as the exposed
At this time, the upper portion of the
<第二の実施形態>
次に、本発明のプリント配線板の第二の実施形態を説明する
本発明のプリント配線板は、セミアディティブ工法を用いて絶縁基板上に配線層を形成したプリント配線基板である。
セミアディティブ工法を実施する際に、第一金属層として絶縁基板上に形成する無電解銅めっき層の表面に形成するレジストパターンが、通常のセミアディティブ工法とは異なる構成となっている。それは、水酸化ナトリウム水溶液などのレジスト剥離液で比較的に容易にレジスト剥離できるレジスト層と水酸化ナトリウム水溶液などのレジスト剥離液ではレジスト剥離できず、アミン系の剥離液でないとレジスト剥離できないレジスト層との2層構成のレジスト層を使用する点である。
<Second Embodiment>
Next, a second embodiment of the printed wiring board of the present invention will be described. The printed wiring board of the present invention is a printed wiring board in which a wiring layer is formed on an insulating substrate using a semi-additive construction method.
When carrying out the semi-additive method, the resist pattern formed on the surface of the electroless copper plating layer formed on the insulating substrate as the first metal layer has a configuration different from that of the normal semi-additive method. A resist layer that can be removed relatively easily with a resist remover such as an aqueous solution of sodium hydroxide, and a resist layer that cannot be removed with a resist remover such as an aqueous solution of sodium hydroxide, and can only be removed with an amine-based remover. And a two-layer resist layer.
具体的には、下地にアミン系の剥離液でないとレジスト剥離できないレジスト層を形成し、その上に水酸化ナトリウム水溶液などのレジスト剥離液で比較的に容易にレジスト剥離できるレジスト層を形成する。 Specifically, a resist layer that cannot be removed unless an amine-based stripping solution is used as a base is formed, and a resist layer that can be stripped relatively easily with a resist stripping solution such as an aqueous sodium hydroxide solution is formed thereon.
このように2層構成とすることで、その2層構成のレジスト層を露光・現像して所望の配線層のパターンを形成後に、第二金属層として電解銅めっき層を形成し、上の層のレジストパターンを剥離すると、電解銅めっき層による配線パターンが露出する。この時、剥離したレジストパターンの下には、第一レジスト層であるアミン系の剥離液でないとレジスト剥離できないレジスト層が残っている。その段階で、電解銅めっき層の配線パターンの全面に保護層を形成した後、アミン系の剥離液で残っていたレジストパターンを剥離すると、第一金属層である無電解銅めっき層が露出する。次に、この無電解銅めっき層を溶解除去することで、配線のパターニングは完了するが、次に、保護層と露出した第一金属層の側面と第二金属層の第一金属層に近い部分が一緒に溶解除去された部分に、シランカプリング剤を用いて処理することで、シランカプリング処理層を形成する。 By forming the two-layer resist layer in this manner by exposing and developing the two-layer resist layer to form a desired wiring layer pattern, an electrolytic copper plating layer is formed as the second metal layer. When the resist pattern is removed, the wiring pattern formed by the electrolytic copper plating layer is exposed. At this time, a resist layer that cannot be removed without an amine-based stripper as the first resist layer remains under the stripped resist pattern. At that stage, after forming a protective layer on the entire surface of the wiring pattern of the electrolytic copper plating layer, if the resist pattern remaining with the amine-based stripping solution is stripped, the electroless copper plating layer as the first metal layer is exposed. . Next, the patterning of the wiring is completed by dissolving and removing the electroless copper plating layer, but next, the protective layer, the exposed side surface of the first metal layer, and the first metal layer of the second metal layer are close to each other. The part from which the part has been dissolved and removed is treated with a silane coupling agent to form a silane coupling treatment layer.
このようにすることで、配線層の主な構成要素である第二金属層である電解銅めっき層が第一金属層の溶解除去工程で溶解されないため、線幅が細ることがない。また、シランカプリング処理層を配線層の全面に形成することで、その配線層の上に、2層目の絶縁層を形成する場合に、配線層と絶縁層の強い密着力を確保できるようになる。配線層の表面粗化が不要となる。 By doing in this way, since the electrolytic copper plating layer which is a 2nd metal layer which is a main component of a wiring layer is not melt | dissolved by the melt | dissolution removal process of a 1st metal layer, a line | wire width does not become thin. In addition, by forming the silane coupling treatment layer on the entire surface of the wiring layer, when forming a second insulating layer on the wiring layer, it is possible to ensure a strong adhesion between the wiring layer and the insulating layer. Become. It is not necessary to roughen the surface of the wiring layer.
図3に示すように、本発明のプリント配線板は、絶縁基板1上に配線層11が形成されているプリント配線板であって、配線層11は、第一金属層2と、第一金属層2に積層された第二金属層7と、第二金属層7の上面と側面の下端部12よりも上の部分とに形成さ
れた保護層8を有し、保護層8と側面の下端部12には表面に積層したシランカプリング処理層9を有しており、保護層8が形成される側面の下端部12よりも上の部分の第二金属層7の幅は、第一金属層2の幅及び保護層8が形成されない側面の下端部12の部分の第二金属層7の幅より広いプリント配線板である。
As shown in FIG. 3, the printed wiring board of the present invention is a printed wiring board in which a
後述するように、第二金属層7の側面の下端部12の部分に、保護層8が形成されないのは、第一レジストマスク3に覆われていたためである。なお、保護層8の材料としては、錫(Sn)が望ましい。
As described later, the reason why the
次に、以下に、本発明のプリント配線板の製造方法の一実施形態を、図2に示す製造工程の流れに従って説明する。 Next, an embodiment of a method for manufacturing a printed wiring board according to the present invention will be described below in accordance with the manufacturing process flow shown in FIG.
まず、図4(a)に示すように絶縁樹脂を積層した絶縁基板1上に、無電解銅めっきにより第一金属層2を形成する。これは絶縁基板1に導電性を付与し、電解銅めっきにより第二金属層7の形成が可能となるようにするために行なうものである。
First, as shown in FIG. 4A, a
次に図4(b)に示すように感光性の第一レジストマスク3を絶縁基板1上の第一金属層2全面に塗布する。次に図4(c)に示すように感光性の第二レジストマスク4を第一レジストマスク3上に塗布する。
Next, as shown in FIG. 4B, a photosensitive first resist
この第一レジストマスク3は水酸化ナトリウムなどのアルカリ水溶液では剥離できず、より剥離性の強いアミン系剥離液で剥離可能な材料からなるものであり、第二レジストマスク4は水酸化ナトリウムなどのアルカリ水溶液でも、より剥離性の強いアミン系剥離液でも剥離可能な材料からなるものである。なお、感光性の第一レジストマスク3及び第二レジストマスク4には厚みの均一性に優れているドライフィルムタイプをはじめとした材料が用いられる。各レジストマスクの厚さは、第二レジストマスク4に比較して第一レジストマスク3が薄い方が、第二金属層7の側面に形成される保護層8の範囲が、より下端に広がるので、望ましい。
The first resist
次に図4(d)に示すようにフォトリソグラフィにより第一レジストマスク3及び第二レジストマスク4からなるレジストパターン6を形成する。そして図4(e)に示すように、電解めっきによりレジストパターン6で被覆されていない部分に銅膜を形成して、第二金属層7を形成する。
Next, as shown in FIG. 4D, a resist pattern 6 including a first resist
次に図4(f)に示すように、第二レジストマスク4を水酸化ナトリウムなどのアルカリ水溶液で剥離する。この時、第一レジストマスク3は水酸化ナトリウムなどのアルカリ水溶液で剥離されず残っている。
Next, as shown in FIG. 4F, the second resist
次に図4(g)に示すように、第二金属層7の第一レジストマスク3から露出している表面に、第三金属皮膜である錫めっき層8を形成する。この時、第一レジストマスク3の表面には保護層8は形成されない。そのため、保護層8のめっきには、電解錫めっきを用いても良いし、無電解錫めっきを用いても良い。電解錫めっきを用いた場合は、第一金属層2に電流を流すことにより、第二金属層7に電解錫めっき被膜を形成することが可能である。また、無電解錫めっきを用いた場合は、置換めっきでも自己触媒的な無電解めっきでも使用可能である。
Next, as shown in FIG. 4G, a
次に図4(h)に示すように、第一レジストマスク3を剥離性の強いアミン系剥離液で剥離する。
Next, as shown in FIG. 4H, the first resist
次に図4(i)に示すように、露出した第一金属層2である無電解めっき皮膜を過酸化
水素/硫酸系などの水溶液で溶解除去して、第一金属層2と、第一金属層2に積層された第二金属層7と、第二金属層7の上面と側面の下端部よりも上の部分とに形成された錫めっき層8とを有する配線層10を形成する。この時、配線層10の上面及び側面の下端部よりも上の部分が第三金属皮膜である錫めっき層8で保護されているので溶解除去されず配線層10の幅が細くならない。したがって、配線層10の間の第一金属層2の溶解除去に十分な時間を取れるので完全に除去でき、微細な銅配線パターンを形成することができる。
Next, as shown in FIG. 4 (i), the electroless plating film as the exposed
次に図4(j)に示すように、表面をシランカップリング剤で処理し、シランカプリング処理層9を被覆した配線層11を形成する。この錫めっき層8とシランカプリング処理層9により、第二金属層7である銅配線とその上に積層される絶縁樹脂との密着性が確保出来る。
Next, as shown in FIG. 4J, the surface is treated with a silane coupling agent to form a
ここで、多層ビルドアップ配線板の製造工程において、セミアディティブ工法にてビルドアップ層の配線層を形成する場合、マイクロエッチング法での配線層の粗化では、粗化後の配線層表面は凹凸形状であるため、高周波信号に対して表皮効果により信号の伝送遅延の問題が起きる。そのため、高周波信号対応には、配線層表面が平滑であることが重要である。マイクロエッチング法での粗化の代替として、本発明のプリント配線板の製造方法により製造したプリント配線板では、配線層表面に保護層を形成し、その表面をシランカップリング剤で処理し、シランカップリング処理層を形成し、配線層表面を平滑に保つため、高周波信号の伝送遅延が生じない。 Here, in the manufacturing process of a multilayer build-up wiring board, when the wiring layer of the build-up layer is formed by the semi-additive method, the wiring layer surface after roughening is uneven when the wiring layer is roughened by the micro-etching method. Due to the shape, there is a problem of signal transmission delay due to the skin effect on high-frequency signals. For this reason, it is important that the surface of the wiring layer is smooth for high frequency signals. As an alternative to roughening by the micro-etching method, in the printed wiring board manufactured by the printed wiring board manufacturing method of the present invention, a protective layer is formed on the surface of the wiring layer, and the surface is treated with a silane coupling agent. Since the coupling processing layer is formed and the surface of the wiring layer is kept smooth, transmission delay of the high frequency signal does not occur.
次に、本発明の実施例について説明する。
図4(a)に示すように絶縁樹脂を積層した絶縁基板1上に、通常のプリント配線板の製造工程で使用している無電解銅めっきにより第一金属層2を1μmの厚さに形成した。次に図4(b)に示すように感光性の第一レジストマスク3として感光性レジスト、5μmを第一金属層2の表面に形成した。次に図4(c)に示すように感光性の第二レジストマスク4として感光性レジスト、15μmを第一レジストマスク3の表面に形成した。ここで使用した2種の感光性レジストは、何れもネガ型の感光性レジストである。
Next, examples of the present invention will be described.
As shown in FIG. 4A, a
次に図4(d)に示すようにフォトリソグラフィにより第一レジストマスク3及び第二レジストマスク4からなるレジストパターン6を形成した。そして図4(e)に示すように第二金属層7として、電解めっきによりレジストパターン6で被覆されていない部分に銅めっき被膜を18μm形成した。銅めっきは、通常のプリント配線板の製造工程で使用されている硫酸銅めっき工程を使用した。
Next, as shown in FIG. 4D, a resist pattern 6 composed of the first resist
次に図4(f)に示すように、第二レジストマスク4を、水酸化ナトリウムを主成分とした通常のプリント配線板製造工程で使用するアルカリ水溶液からなるレジスト剥離液で剥離した。
Next, as shown in FIG. 4F, the second resist
次に図4(g)に示すように、第二金属層7である銅配線の第一レジストマスク3から露出している表面に、第三金属皮膜である保護層8を電解錫めっきで形成した。使用した電解錫めっきには、市販の酸性錫めっき浴(硫酸第一錫:50g/L、硫酸:100g/L、クレゾールスルホン酸:100g/L、β−ナフトール:2g/L、浴温度:25℃、電流密度:2A/dm2)、を用いた。
次に図4(h)に示すように、第一レジストマスク3を剥離性の強いアミン系剥離液を50℃に加熱し、180秒浸漬して剥離した。
Next, as shown in FIG. 4G, a
Next, as shown in FIG. 4 (h), the first resist
次に図4(i)に示すように、露出した第一金属層2である無電解めっき皮膜を過酸化
水素/硫酸系などの水溶液で溶解除去して、第一金属層2と、第一金属層2に積層された第二金属層7と、第二金属層7の上面と側面の下端部よりも上の部分とに形成された保護層8を有する配線層10を形成した。
Next, as shown in FIG. 4 (i), the electroless plating film as the exposed
この時、配線層10の上面及び側面の下端部よりも上の部分が第三金属皮膜である保護層8で保護されているので溶解除去されず配線層10の幅が細くならなかった。さらに、十分な時間をかけて配線層10の間の第一金属層2を完全に溶解除去でき、微細な銅配線パターンを形成することができた。
At this time, the upper part of the
次に図4(j)に示すように、表面をシランカップリング剤に25℃で60秒間浸漬後、100℃の温風で60秒乾燥焼付け処理し、シランカプリング処理層9を形成した後、配線層11を形成した。
Next, as shown in FIG. 4 (j), after the surface was immersed in a silane coupling agent at 25 ° C. for 60 seconds and then dried and baked with 100 ° C. hot air for 60 seconds to form a silane
本発明を用いれば、微細な配線パターンを有する多層ビルドアップ配線板の製造をすることができる。 If this invention is used, the multilayer buildup wiring board which has a fine wiring pattern can be manufactured.
1…絶縁基板
2…第一金属層
3…第一レジストマスク
4…第二レジストマスク
5…感光性レジスト
6、6’…レジストパターン
7…第二金属層
8…保護層
8a…錫層
8b…シラン被覆層
9、9’、10、11’、13…配線層
11…下端付近
12…下端部
14…シランカプリング処理層
DESCRIPTION OF
Claims (6)
前記配線層は、前記絶縁基板上に形成された第一金属層と、その第一金属層の上面に形成された第二金属層と、その第二金属層の上面と側面の一部に形成された保護層とを備えてなり、
前記保護層が形成された部分の前記第二金属層の幅は、前記第一金属層の幅および前記保護層が形成されていない部分の前記第二金属層の幅より広いことを特徴とするプリント配線板。 A printed wiring board having a wiring layer formed on an insulating substrate using a semi-additive method,
The wiring layer is formed on the first metal layer formed on the insulating substrate, the second metal layer formed on the upper surface of the first metal layer, and a part of the upper surface and side surface of the second metal layer. With a protective layer,
The width of the second metal layer in the portion where the protective layer is formed is wider than the width of the first metal layer and the width of the second metal layer in the portion where the protective layer is not formed. Printed wiring board.
感光性レジスト層である第一レジストマスクを前記第一金属層に積層する工程と、
第一レジストマスクとは異なる感光性レジスト層である第二レジストマスクを前記第一レジストマスクに積層する工程と、
前記第一レジストマスク及び前記第二レジストマスクを露光及び現像する露光・現像工程と、
前記露光・現像工程後に露出する前記第一金属層に第二金属層を積層する工程と、
前記第二レジストマスクのみを選択的に剥離する工程と、
前記第二レジストマスクの剥離後に露出する前記第二金属層に保護層を形成する工程と、
前記第一レジストマスクを剥離する剥離工程と、
前記第一レジストマスクの剥離後に露出する前記第一金属層を除去する工程とを備えており、
第一レジストマスクの剥離工程では第二レジストマスクは剥離されないことを特徴とするプリント配線板の製造方法。 Forming a first metal layer on an insulating substrate;
Laminating a first resist mask that is a photosensitive resist layer on the first metal layer;
Laminating a second resist mask, which is a photosensitive resist layer different from the first resist mask, on the first resist mask;
An exposure / development step for exposing and developing the first resist mask and the second resist mask;
Laminating a second metal layer on the first metal layer exposed after the exposure and development steps;
Selectively peeling only the second resist mask;
Forming a protective layer on the second metal layer exposed after peeling of the second resist mask;
A peeling step of peeling the first resist mask;
And a step of removing the first metal layer exposed after peeling of the first resist mask,
A method of manufacturing a printed wiring board, wherein the second resist mask is not peeled in the peeling step of the first resist mask.
第一レジストマスクを前記第一金属層に積層する工程と、
第二レジストマスクを前記第一レジストマスクに積層する工程と、
前記第一レジストマスク及び前記第二レジストマスクを露光及び現像する露光・現像工程と、
前記露光・現像工程後に露出する前記第一金属層に第二金属層を積層する工程と、
前記第二レジストマスクのみを選択的に剥離する工程と、
前記第二レジストマスクの剥離後に露出する前記第二金属層に保護層を形成する工程と、
前記第一レジストマスクを剥離する剥離工程と、
前記第一レジストマスクの剥離後に露出する前記第一金属層を除去する工程と、
前記保護層と前記第一金属層の側面と前記第二金属層の一部にシランカプリング処理層を形成する工程とを備えており、第一レジストマスクの剥離工程では第二レジストマスクは剥離されないことを特徴とするプリント配線板の製造方法。 Forming the first metal layer on an insulating substrate;
Laminating a first resist mask on the first metal layer;
Laminating a second resist mask on the first resist mask;
An exposure / development step for exposing and developing the first resist mask and the second resist mask;
Laminating a second metal layer on the first metal layer exposed after the exposure and development steps;
Selectively peeling only the second resist mask;
Forming a protective layer on the second metal layer exposed after peeling of the second resist mask;
A peeling step of peeling the first resist mask;
Removing the first metal layer exposed after peeling of the first resist mask;
A step of forming a silane coupling treatment layer on a side surface of the protective layer, the first metal layer, and a part of the second metal layer, and the second resist mask is not peeled in the peeling step of the first resist mask. A printed wiring board manufacturing method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015004974A JP6511818B2 (en) | 2014-01-15 | 2015-01-14 | Method of manufacturing printed wiring board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014004987 | 2014-01-15 | ||
JP2014004987 | 2014-01-15 | ||
JP2015004974A JP6511818B2 (en) | 2014-01-15 | 2015-01-14 | Method of manufacturing printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015156481A true JP2015156481A (en) | 2015-08-27 |
JP6511818B2 JP6511818B2 (en) | 2019-05-15 |
Family
ID=54775610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015004974A Active JP6511818B2 (en) | 2014-01-15 | 2015-01-14 | Method of manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6511818B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022113985A1 (en) * | 2020-11-27 | 2022-06-02 | 京セラ株式会社 | Wiring board |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023239A (en) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | Circuit board and its manufacturing method and high output module |
JP2004063643A (en) * | 2002-07-26 | 2004-02-26 | Toppan Printing Co Ltd | Method for producing printed circuit board |
JP2012124408A (en) * | 2010-12-10 | 2012-06-28 | Mitsubishi Electric Corp | Printed wiring board, printed circuit board, and manufacturing method of the printed circuit board |
-
2015
- 2015-01-14 JP JP2015004974A patent/JP6511818B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023239A (en) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | Circuit board and its manufacturing method and high output module |
JP2004063643A (en) * | 2002-07-26 | 2004-02-26 | Toppan Printing Co Ltd | Method for producing printed circuit board |
JP2012124408A (en) * | 2010-12-10 | 2012-06-28 | Mitsubishi Electric Corp | Printed wiring board, printed circuit board, and manufacturing method of the printed circuit board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022113985A1 (en) * | 2020-11-27 | 2022-06-02 | 京セラ株式会社 | Wiring board |
JP7461505B2 (en) | 2020-11-27 | 2024-04-03 | 京セラ株式会社 | Wiring Board |
Also Published As
Publication number | Publication date |
---|---|
JP6511818B2 (en) | 2019-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003008199A (en) | Method for roughening copper surface of printed wiring board and printed wiring board and its producing method | |
TWI606765B (en) | Printed circuit board and method for manufacturing same | |
JP2009260216A (en) | Method for manufacturing wiring board | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP2005317836A (en) | Wiring circuit board and method of manufacturing the same | |
TW201247072A (en) | Method of manufacturing multilayer wiring substrate | |
JP2009283671A (en) | Method of manufacturing printed-wiring board | |
JP2023022267A (en) | printed circuit board | |
JP6065357B2 (en) | Method for manufacturing printed wiring board | |
WO2015029319A1 (en) | Wiring board and method for manufacturing same | |
JP6511818B2 (en) | Method of manufacturing printed wiring board | |
WO2020195526A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2013162007A (en) | Production method of fine wiring pattern | |
JP2011181640A (en) | Method of forming wiring conductor | |
JP5359821B2 (en) | Manufacturing method of build-up wiring board | |
KR100787385B1 (en) | Method of electrolytic gold plating for printed circuit board without lead | |
JP2004039771A (en) | Production of wiring circuit substrate | |
TWI514670B (en) | Method for making an antenna | |
KR101041130B1 (en) | Method for manufacturing printed circuit board using nickel plating | |
JP6098118B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2016012634A (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP2008021942A (en) | Method for manufacturing composite of copper and resin | |
KR101607821B1 (en) | Method for manufacturing fine pitch PCB | |
JP2006222217A (en) | Process for producing wiring circuit board | |
JP2010205803A (en) | Method of manufacturing wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6511818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |