JP2015156101A - ダンプシステムおよびダンプ処理方法 - Google Patents
ダンプシステムおよびダンプ処理方法 Download PDFInfo
- Publication number
- JP2015156101A JP2015156101A JP2014030678A JP2014030678A JP2015156101A JP 2015156101 A JP2015156101 A JP 2015156101A JP 2014030678 A JP2014030678 A JP 2014030678A JP 2014030678 A JP2014030678 A JP 2014030678A JP 2015156101 A JP2015156101 A JP 2015156101A
- Authority
- JP
- Japan
- Prior art keywords
- dump
- server
- memory
- bmc
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】本発明によるダンプシステムは、第1のサーバのダンプ処理の異常検出をする検出手段と、前記異常検出に基づいて前記第1のサーバのダンプ処理を代行する代行手段と、を有し、前記代行手段は、前記第1のサーバのOS(Operating System)とは独立し、前記第1のサーバのメモリにアクセスしてダンプファイルを採取する。
【選択図】 図1
Description
(第1の実施形態)
図1は、本発明の第1の実施形態のダンプシステムの構成を示すブロック図である。本実施形態のダンプシステム1000は、第1のサーバ1003のダンプ処理の異常検出をする検出手段1001と、前記異常検出に基づいて前記第1のサーバのダンプ処理を代行する代行手段1002と、を有し、前記代行手段は、前記第1のサーバのOSとは独立し、前記第1のサーバのメモリにアクセスしてダンプファイルを採取する、ダンプシステムである。
(第2の実施形態)
(構成の説明)
図2は、本発明の第2の実施形態のダンプシステムの構成を示すブロック図である。ダンプシステム10は、CPU1、メモリ2、BMC(Baseboard Management Controller)3、チップセットであるPCH(Platform Controller Hub)4、コプロセッサ5、PCI(Peripheral Component Interconnect)デバイス6、ストレージデバイス7を備える。
(動作の説明)
図3は、本実施形態のダンプシステム10の動作を示すフローチャートである。図3を用いて、ダンプシステム10の動作を説明する。
(第3の実施形態)
(構成の説明)
図4は、本発明の第3の実施形態のダンプシステムの構成を示すブロック図である。ダンプシステム20は、ネットワーク接続され、お互いにダンプ処理を代行し合えるサーバ100およびサーバ100’を備える。
(動作の説明)
図5は、本実施形態のダンプシステム20の動作を示すフローチャートである。図5を用いて、ダンプシステム20の動作を説明する。
(付記1)
第1のサーバのダンプ処理の異常検出をする検出手段と、
前記異常検出に基づいて前記第1のサーバのダンプ処理を代行する代行手段と、を有し、
前記代行手段は、前記第1のサーバのOS(Operating System)とは独立し、前記第1のサーバのメモリにアクセスしてダンプファイルを採取する、ダンプシステム。
(付記2)
前記検出手段は、BMC(Baseboard Management Controller)である、付記1記載のダンプシステム。
(付記3)
前記代行手段は、DMA(Direct Memory Access)コントローラにより前記第1のサーバのメモリにアクセスするコプロセッサである、付記1または2記載のダンプシステム。
(付記4)
前記BMCは、MMIO(Memory Mapped Input/Output)を用いて前記第1のサーバのメモリに保存されているレジスタ値を変更し、
前記コプロセッサは、変更された前記レジスタ値に基づいて前記ダンプ処理を代行する、付記3記載のダンプシステム。
(付記5)
前記BMCは、前記コプロセッサにソフトウェア割り込みし、
前記コプロセッサは、前記ソフトウェア割り込みに基づいて前記ダンプ処理を代行する、付記3記載のダンプシステム。
(付記6)
前記代行手段は、RDMA(Remote Direct Memory Access)対応NIC(Network Interface Card)を介して前記第1のサーバのメモリにアクセスする第2のサーバである、付記1または2記載のダンプシステム。
(付記7)
前記BMCは、前記第2のサーバのBMCに前記第1のサーバのダンプ処理の異常を通知する、付記6記載のダンプシステム。
(付記8)
前記第1と第2のサーバは、相互に前記ダンプ処理を代行する、付記6または7記載のダンプシステム。
(付記9)
第1のサーバのダンプ処理の異常検出をし、
前記異常検出に基づいて、前記第1のサーバのOSとは独立に、前記第1のサーバのメモリにアクセスして前記ダンプ処理を代行する、ダンプ処理方法。
(付記10)
前記異常検出は、BMCで行う、付記9記載のダンプ処理方法。
(付記11)
DMAコントローラを有し、前記DMAコントローラにより前記第1のサーバのメモリにアクセスするコプロセッサにより前記ダンプ処理を代行する、付記9または10記載のダンプ処理方法。
(付記12)
前記第1のサーバのメモリに保存されているレジスタ値を変更し、
変更された前記レジスタ値に基づいて前記コプロセッサが前記ダンプ処理を代行する、付記11記載のダンプ処理方法。
(付記13)
前記BMCは、前記コプロセッサにソフトウェア割り込みし、
前記コプロセッサは、前記ソフトウェア割り込みに基づいて前記ダンプ処理を代行する、付記11記載のダンプ処理方法。
(付記14)
前記第1のサーバと第2のサーバとがRDMA対応NICを有し、前記RDMA対応NICを介して前記第1のサーバのメモリにアクセスする第2のサーバにより前記ダンプ処理を代行する、付記9または10記載のダンプ処理方法。
(付記15)
前記BMCは、前記第2のサーバのBMCに前記第1のサーバのダンプ処理の異常を通知する、付記14記載のダンプ処理方法。
(付記16)
前記第1と第2のサーバは、相互に前記ダンプ処理を代行する、付記14または15記載のダンプ処理方法。
1、110、110’ CPU
2、120、120’ メモリ
3、130,130’ BMC
4、140、140’ PCH
5 コプロセッサ
6、160、160’ PCIデバイス
7、170、170’ ストレージデバイス
11、111、111’ コア
12、112、112’ メモリコントローラ
13、113、113’ PCIコントローラ
31、51、131、131’、114、114’ ソフトウェア
52 管理コントローラ
53 DMAコントローラ
100、100’、1003 サーバ
180、180’ RDMA対応NIC
1001 検出手段
1002 代行手段
Claims (10)
- 第1のサーバのダンプ処理の異常検出をする検出手段と、
前記異常検出に基づいて前記第1のサーバのダンプ処理を代行する代行手段と、を有し、
前記代行手段は、前記第1のサーバのOS(Operating System)とは独立し、前記第1のサーバのメモリにアクセスしてダンプファイルを採取する、ダンプシステム。 - 前記検出手段は、BMC(Baseboard Management Controller)である、請求項1記載のダンプシステム。
- 前記代行手段は、DMA(Direct Memory Access)コントローラにより前記第1のサーバのメモリにアクセスするコプロセッサである、請求項1または2記載のダンプシステム。
- 前記代行手段は、RDMA(Remote Direct Memory Access)対応NIC(Network Interface Card)を介して前記第1のサーバのメモリにアクセスする第2のサーバである、請求項1または2記載のダンプシステム。
- 前記BMCは、前記第2のサーバのBMCに前記第1のサーバのダンプ処理の異常を通知する、請求項4記載のダンプシステム。
- 前記第1と第2のサーバは、相互に前記ダンプ処理を代行する、請求項4または5記載のダンプシステム。
- 第1のサーバのダンプ処理の異常検出をし、
前記異常検出に基づいて、前記第1のサーバのOSとは独立に、前記第1のサーバのメモリにアクセスして前記ダンプ処理を代行する、ダンプ処理方法。 - 前記異常検出は、BMCで行う、請求項7記載のダンプ処理方法。
- DMAコントローラを有し、前記DMAコントローラにより前記第1のサーバのメモリにアクセスするコプロセッサにより前記ダンプ処理を代行する、請求項7または8記載のダンプ処理方法。
- 前記第1のサーバと第2のサーバとがRDMA対応NICを有し、前記RDMA対応NICを介して前記第1のサーバのメモリにアクセスする第2のサーバにより前記ダンプ処理を代行する、請求項7または8記載のダンプ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014030678A JP6256087B2 (ja) | 2014-02-20 | 2014-02-20 | ダンプシステムおよびダンプ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014030678A JP6256087B2 (ja) | 2014-02-20 | 2014-02-20 | ダンプシステムおよびダンプ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015156101A true JP2015156101A (ja) | 2015-08-27 |
JP6256087B2 JP6256087B2 (ja) | 2018-01-10 |
Family
ID=54775385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014030678A Active JP6256087B2 (ja) | 2014-02-20 | 2014-02-20 | ダンプシステムおよびダンプ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6256087B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112068980A (zh) * | 2020-09-18 | 2020-12-11 | 展讯通信(上海)有限公司 | 采样cpu挂死前信息的方法和装置、设备和存储介质 |
JP2021077068A (ja) * | 2019-11-08 | 2021-05-20 | Necプラットフォームズ株式会社 | 情報処理装置及び情報処理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011070655A (ja) * | 2009-08-24 | 2011-04-07 | Toshiba Corp | 情報処理装置、メモリダンプシステムおよびメモリダンプ方法 |
JP2012004854A (ja) * | 2010-06-17 | 2012-01-05 | Fujitsu Semiconductor Ltd | 無線受信装置およびその伝搬路推定方法 |
-
2014
- 2014-02-20 JP JP2014030678A patent/JP6256087B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011070655A (ja) * | 2009-08-24 | 2011-04-07 | Toshiba Corp | 情報処理装置、メモリダンプシステムおよびメモリダンプ方法 |
JP2012004854A (ja) * | 2010-06-17 | 2012-01-05 | Fujitsu Semiconductor Ltd | 無線受信装置およびその伝搬路推定方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021077068A (ja) * | 2019-11-08 | 2021-05-20 | Necプラットフォームズ株式会社 | 情報処理装置及び情報処理方法 |
CN112068980A (zh) * | 2020-09-18 | 2020-12-11 | 展讯通信(上海)有限公司 | 采样cpu挂死前信息的方法和装置、设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP6256087B2 (ja) | 2018-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI446161B (zh) | 處理一多處理器資訊處理系統之一故障處理器的裝置及方法 | |
US8365012B2 (en) | Arrangements detecting reset PCI express bus in PCI express path, and disabling use of PCI express device | |
JP5851503B2 (ja) | 高可用性仮想機械環境におけるアプリケーションの高可用性の提供 | |
JP4558519B2 (ja) | 情報処理装置およびシステムバス制御方法 | |
JP5726340B2 (ja) | プロセッサシステム | |
JP6032510B2 (ja) | 入出力エラー封じ込めイベント後のリカバリ | |
US8924779B2 (en) | Proxy responder for handling anomalies in a hardware system | |
US9021472B2 (en) | Virtualizing baseboard management controller operation | |
US20150220411A1 (en) | System and method for operating system agnostic hardware validation | |
TWI528155B (zh) | 在多核心處理系統中處理核心之重設 | |
US20130332922A1 (en) | Software handling of hardware error handling in hypervisor-based systems | |
US9342393B2 (en) | Early fabric error forwarding | |
JP2010140361A (ja) | コンピュータシステム及び異常検出回路 | |
US10379931B2 (en) | Computer system | |
US8898653B2 (en) | Non-disruptive code update of a single processor in a multi-processor computing system | |
US20210081234A1 (en) | System and Method for Handling High Priority Management Interrupts | |
JP6256087B2 (ja) | ダンプシステムおよびダンプ処理方法 | |
TWI772024B (zh) | 減少停機時間的方法及系統 | |
JP2005215809A (ja) | コンピュータシステム、バスコントローラ及びそれらに用いるバス障害処理方法 | |
JP2011186664A (ja) | バックアップシステム | |
JP2010146117A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
JP6133614B2 (ja) | 障害ログ採取装置、障害ログ採取方法、及び、障害ログ採取プログラム | |
TWI554876B (zh) | 節點置換處理方法與使用其之伺服器系統 | |
JP2014182676A (ja) | ログ採取装置、演算装置、およびログ採取方法 | |
JP2007004364A (ja) | デバッグシステム、デバッグ方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6256087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |