JP2015153448A - フラグメント終了マーカーに基づくデータアライメントのためのシステム及び方法 - Google Patents

フラグメント終了マーカーに基づくデータアライメントのためのシステム及び方法 Download PDF

Info

Publication number
JP2015153448A
JP2015153448A JP2014164099A JP2014164099A JP2015153448A JP 2015153448 A JP2015153448 A JP 2015153448A JP 2014164099 A JP2014164099 A JP 2014164099A JP 2014164099 A JP2014164099 A JP 2014164099A JP 2015153448 A JP2015153448 A JP 2015153448A
Authority
JP
Japan
Prior art keywords
sync
data
output
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014164099A
Other languages
English (en)
Other versions
JP5889974B2 (ja
Inventor
ヤン，ユーチュン
Yuqing Yang
ヤン，シャオファ
Shaohua Yan
ワン，レイ
Lei Wang
ツァオ，グー
Gu Zhao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of JP2015153448A publication Critical patent/JP2015153448A/ja
Application granted granted Critical
Publication of JP5889974B2 publication Critical patent/JP5889974B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59605—Circuits
    • G11B5/59616—Synchronisation; Clocking
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59633—Servo formatting
    • G11B5/59655—Sector, sample or burst servo format
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

【課題】データ同期及びデータ検出に関するシステム及び方法を提供する。【解決手段】ｓｙｎｃマーク識別回路は、第１の時間ウィンドウ内のデータ入力におけるｓｙｎｃマークパターンを特定して第１のｓｙｎｃ発見出力を得るように動作可能であり、第１の時間ウィンドウ内のｓｙｎｃマークは、比較メトリックが閾値未満であるときに特定され、第２の時間ウィンドウ内のデータ入力におけるｓｙｎｃマークパターンを特定して第２のｓｙｎｃ発見出力を得るように動作可能であり、第２の時間ウィンドウ内のｓｙｎｃマークは、比較メトリックが第２の時間ウィンドウ内の最低値でありかつ前記閾値未満である、データ入力におけるロケーションとして特定される。アライメント回路は、第１のｓｙｎｃ発見出力及び第２のｓｙｎｃ発見出力との組み合わせに基づいてデータ入力からアラインされた出力を得る。【選択図】なし

Description

本発明は、データ処理のためのシステム及び方法に関し、より詳細には、データ同期及びデータ検出のためのシステム及び方法に関する。
［関連出願の相互参照］
本願は、「Systems and Methods for End of Fragment Marker Based Data Alignment」と題する、２０１４年２月１０日にYang他によって出願された中国特許出願第２０１４１００４５８５６号の優先権を主張する。前述の仮特許出願の全体が、全ての目的において、引用することにより本願の一部をなす。
記憶システム、携帯電話システム、及び無線送信システムを含む、様々なデータ転送システムが開発されている。これらのシステムのそれぞれにおいて、データが何らかの媒体を介して送信機から受信機に転送される。例えば、記憶システムにおいて、データは、送信機（すなわち書き込み機能）から、記憶媒体を介して受信機（すなわち読み出し機能）に送信される。任意の転送の効率は、元々提供されたデータを復元する能力による影響を受ける。そのような復元は多くの場合に、復元されるユーザーデータのロケーション及びタイミングを示すｓｙｎｃマークの検出を伴う。場合によっては、ｓｙｎｃマークは適切に復元することができず、結果としてデータ損失が生じる。
したがって、少なくとも前述の理由から、当該技術分野においては、データ処理のための高度なシステム及び方法が必要とされている。
本発明は、データ処理のためのシステム及び方法に関し、より詳細には、データ同期及びデータ検出のためのシステム及び方法に関する。
本発明の幾つかの実施形態は、ｓｙｎｃマーク識別回路及びアライメント回路を備えるデータ処理システムを提供する。前記ｓｙｎｃマーク識別回路は、第１の時間ウィンドウ内のデータ入力におけるｓｙｎｃマークパターンを特定して第１のｓｙｎｃ発見出力を得るように動作可能であり、なお、前記第１の時間ウィンドウ内の前記ｓｙｎｃマークは、比較メトリックが閾値未満であるときに特定され、第２の時間ウィンドウ内の前記データ入力における前記ｓｙｎｃマークパターンを特定して第２のｓｙｎｃ発見出力を得るように動作可能であり、なお、前記第２の時間ウィンドウ内の前記ｓｙｎｃマークは、前記比較メトリックが前記第２の時間ウィンドウ内の最低値でありかつ前記閾値未満である、前記データ入力におけるロケーションとして特定される。前記アライメント回路は、前記第１のｓｙｎｃ発見出力及び前記第２のｓｙｎｃ発見出力との組み合わせに基づいて前記データ入力から取り出された処理入力をアラインして、アラインされた出力を得るように動作可能である。
本概要は、本発明の幾つかの実施形態の概要のみを提供する。「一実施形態において」、「一実施形態によれば」、「様々な実施形態において」、「１つ又は複数の実施形態において」、「特定の実施形態において」等の言い回しは、概して、その言い回しの後に続く特定の特徴、構造又は特性が本発明の少なくとも１つの実施形態に含まれ、本発明の２つ以上の実施形態に含まれる場合もあることを意味する。重要なことには、このような言い回しは必ずしも同じ実施形態を指すとは限らない。本発明の多くの他の実施形態は以下の詳細な説明、添付の特許請求の範囲、及び添付の図面からより完全に明白になる。
図面を参照することにより、本発明の様々な実施形態の更なる理解を実現することができ、これらの実施形態については本明細書の残りの部分で説明する。図面において、同様の参照符号が幾つかの図面の全てにわたって類似の構成要素を指すのに用いられている。幾つかの場合には、小文字からなるサブラベルが、複数の類似の構成要素のうちの１つを表すように参照符号に関連付けられている。存在するサブラベルを指定することなく参照符号が参照されるとき、そのような複数の類似の構成要素全てを指すことが意図される。
本発明の様々な実施形態に係る、フラグメント終了同期マーク処理回路部を有する読み出しチャネル回路を含む記憶デバイスを示す図である。 本発明の幾つかの実施形態に係る、フラグメント終了同期マークを含む磁気記憶媒体及びセクターデータ方式のブロック図である。 本発明の様々な実施形態に係る、フラグメント終了同期マーク処理回路部を有する受信機を含むデータ送信デバイスを示す図である。 本発明の幾つかの実施形態に係る、フラグメント終了同期マーク処理回路部を有するデータ処理回路を含むソリッドステートメモリ回路を示す図である。 本発明の１つ又は複数の実施形態に係る、二重ｓｙｎｃマーク検出及びデータアライメント回路部を含むデータ処理回路を示す図である。 本発明の様々な実施形態に係る、２つのｓｙｎｃマークをウィンドウ処理する一例を示すタイミング図である。 本発明の１つ又は複数の実施形態に係る、フラグメント終了同期マーク検出及びアライメントに依拠するデータ処理を含む方法を示す流れ図である。
本発明は、データ処理のためのシステム及び方法に関し、より詳細には、データ同期及びデータ検出のためのシステム及び方法に関する。
本発明の幾つかの実施の形態は、ｓｙｎｃマーク識別回路及びアライメント回路を備えるデータ処理システムを提供する。ｓｙｎｃマーク識別回路は、第１の時間ウィンドウ内のデータ入力におけるｓｙｎｃマークパターンを特定して第１のｓｙｎｃ発見出力を得るように動作可能であり、なお、第１の時間ウィンドウ内のｓｙｎｃマークは、比較メトリックが閾値未満であるときに特定され、第２の時間ウィンドウ内のデータ入力におけるｓｙｎｃマークパターンを特定して第２のｓｙｎｃ発見出力を得るように動作可能であり、なお、第２の時間ウィンドウ内のｓｙｎｃマークは、比較メトリックが第２の時間ウィンドウ内の最低値でありかつ閾値未満である、データ入力におけるロケーションとして特定される。アライメント回路は、第１のｓｙｎｃ発見出力及び第２のｓｙｎｃ発見出力との組み合わせに基づいてデータ入力から取り出された処理入力をアラインして、アラインされた出力を得るように動作可能である。幾つかの例において、データ処理システムは記憶デバイスの一部として実施される。他の例において、データ処理システムは通信デバイスの一部として実施される。様々な例において、データ処理システムは集積回路の一部として実施される。上述した実施形態の幾つかの事例において（In）、第１の時間ウィンドウは、データフラグメントに先行する一連のデータに対応し、第２の時間ウィンドウは、データフラグメントに続く一連のデータに対応する。
上述した実施形態の幾つかの事例において、データ処理システムは、アラインされた出力にデータ処理アルゴリズムを適用してデータ出力を得るように動作可能なデータ処理回路を更に備える。上述した実施形態の様々な事例において、データ処理システムは、データ入力を等化して処理入力を得るように動作可能な等化器回路を更に備える。他の事例において、処理入力はデータ入力と同じである。上述した実施形態の特定の事例において、ｓｙｎｃマーク識別回路は、ユークリッド距離計算回路を含む。他の特定の事例において、ｓｙｎｃマーク識別回路は、絶対値計算回路を含む。
上述した実施形態の１つ又は複数の事例において、第１のｓｙｎｃ発見出力は、発見されたｓｙｎｃのロケーションと、発見されたｓｙｎｃの品質とを示す。そのような事例において、発見されたｓｙｎｃの品質が高い場合、処理入力のアラインは発見されたｓｙｎｃのロケーションにのみ基づく。他のそのような事例において、発見されたｓｙｎｃの品質が低い場合、処理入力のアラインは第２のｓｙｎｃ発見出力と、第１のウィンドウの終了又は発見されたｓｙｎｃのロケーションの一方に定義済みのオフセットを加えたものとに基づく。上述した実施形態の様々な事例において、第１のｓｙｎｃ発見出力は発見されたｓｙｎｃがないことを示し、処理入力のアラインは、第１のウィンドウの終了と第２のｓｙｎｃ発見出力に基づく。
本発明の他の実施形態は、データ処理の方法を提供する。この方法は、データ入力をｓｙｎｃマークパターンと比較して、比較メトリックの複数のインスタンスを得ることと、第１の時間ウィンドウ内の比較メトリックの複数のインスタンスのうちの少なくとも１つを閾値と比較することと、比較メトリックの複数のインスタンスのうちの１つが第１の時間ウィンドウ内の閾値未満である場合、第１のｓｙｎｃ発見出力をアサートすることと、第２の時間ウィンドウ内の比較メトリックのインスタンスの最低値が閾値未満である場合、第２の時間ウィンドウ内の比較メトリックのインスタンスの最低値に対応するロケーションにおいて第２のｓｙｎｃ発見出力をアサートすることと、第１のｓｙｎｃ発見出力及び第２のｓｙｎｃ発見出力の組み合わせに基づいてアライメント回路を用いてデータ入力から取り出された処理入力をアラインし、アラインされた出力を得ることとを含む。
図１ａを参照すると、本発明の１つ又は複数の実施形態に係る、フラグメント終了同期マーク処理回路部を有する読み出しチャネル１１０を備える記憶システム１００が示されている。記憶システム１００は、例えば、ハードディスクドライブとすることができる。記憶システム１００は、前置増幅器１７０、インターフェースコントローラー１２０、ハードディスクコントローラー１６６、モーターコントローラー１６８、スピンドルモーター１７２、ディスクプラッター１７８、及び読み出し／書き込みヘッド１７６も備える。インターフェースコントローラー１２０は、ディスクプラッター１７８への／からのデータのアドレス指定及びタイムングを制御し、ホストコントローラー（図示せず）とインタラクトする。ディスクプラッター１７８上のデータは、読み出し／書き込みヘッドアセンブリ１７６がディスクプラッター１７８の上方に適切に位置決めされたときに、このアセンブリが検出することができる磁気信号の群からなる。１つの実施形態では、ディスクプラッター１７８は、長手記録方式又は垂直記録方式のいずれかに従って記録された磁気信号を含む。
通常の読み出し動作において、読み出し／書き込みヘッド１７６は、モーターコントローラー１６８によってディスクプラッター１７８上の所望のデータトラックの上方に正確に位置決めされる。モーターコントローラー１６８は、ハードディスクコントローラー１６６の指示の下で、ディスクプラッター１７８に対し読み出し／書き込みヘッド１７６を位置決めし、かつディスクプラッター１７８上の適切なデータトラックに読み出し／書き込みヘッドアセンブリ１７６を動かすことによってスピンドルモーター１７２を駆動する。スピンドルモーター１７２は、決定されたスピン速度（ＲＰＭ）でディスクプラッター１７８をスピンさせる。読み出し／書き込みヘッド１７６が適切なデータトラックに隣接して位置決めされると、ディスクプラッター１７８がスピンドルモーター１７２によって回転されるにつれて、ディスクプラッター１７８上のデータを表す磁気信号が読み出し／書き込みヘッド１７６によって検知される。これらの検知された磁気信号は、ディスクプラッター１７８上の磁気データを表す連続した微小アナログ信号として提供される。この微小アナログ信号は、読み出し／書き込みヘッド１７６から前置増幅器１７０を介して読み出しチャネル回路１１０に転送される。前置増幅器１７０は、ディスクプラッター１７８からアクセスされた微小アナログ信号を増幅するように動作可能である。そして、読み出しチャネル回路１１０は受信したアナログ信号を復号化及びデジタル化して、ディスクプラッター１７８に元々書き込まれた情報を再作成する。このデータは読み出しデータ１０３として受信回路に提供される。書き込み動作は実質的に、先行する読み出し動作の逆であり、書き込みデータ１０１が読み出しチャネル回路１１０に提供される。次に、このデータは符号化され、ディスクプラッター１７８に書き込まれる。
動作時に、ディスクプラッター１７８からアクセスされるデータが、データフラグメントに先行する第１の同期マークと、データフラグメントに続く第２の同期マークとの組み合わせを用いて同期される。同期マークのそれぞれを特定する試みが行われ、同期マークが特定されたか否か、及び特定された同期マークの品質に基づいて、データを処理のために同期マークの一方又は他方を用いてアラインすることができる。上述した同期マーク検出及びデータアライメント回路部を提供するデータ処理回路は、図４に関連して以下で論考するのと同様にして実施することができる。データ処理は、図６に関連して論考される方法等の方法を用いて完了することができる。
例えばＲＡＩＤ（安価なディスクの冗長アレイ又は独立ディスクの冗長アレイ）に基づく記憶システム等のより大型の記憶システムに、記憶システム１００を統合することができることに留意すべきである。このようなＲＡＩＤ記憶システムは、複数のディスクを論理ユニットとして結合し、冗長性を通じて安定性及び信頼性を増大させる。データは、種々のアルゴリズムに従って、ＲＡＩＤ記憶システムに含まれる複数のディスクにわたって拡散させることができ、ＲＡＩＤ記憶システムが単一のディスクであるかのようにオペレーティングシステムがアクセスすることができる。例えば、データはＲＡＩＤ記憶システム内の複数のディスクにミラーリングすることもできるし、複数の技法において複数のディスクにわたってスライスし分散させることもできる。ＲＡＩＤ記憶システム内の少数のディスクが故障するか又は利用不可能になる場合、誤り訂正技法を用いて、ＲＡＩＤ記憶システム内の他のディスクからのデータの残りの部分に基づいて、欠落データを再生することができる。ＲＡＩＤ記憶システム内のディスクは、限定ではないが、記憶システム１００等の個別の記憶システムとすることができ、互いに近接して配置することもできるし、セキュリティを増大させるために、より広範に分散させることもできる。書き込み動作において、書き込みデータがコントローラーに提供され、コントローラーは、例えば書き込みデータのミラーリング又はストライピングによって、ディスクにわたって書き込みデータを記憶する。読み出し動作において、コントローラーはディスクからデータを取り出す。次に、コントローラーは、ＲＡＩＤ記憶システムが単一のディスクであるかのように結果の読み出しデータを生成する。
読み出しチャネル回路１１０に関して用いられるデータ復号化器回路は、限定ではないが、当該技術分野で既知のような低密度パリティチェック（ＬＤＰＣ）復号化器回路とすることができる。そのような低密度パリティチェック技術は、実質的に任意のチャネルによる情報の送信又は実質的に任意の媒体への情報の記憶に適用可能である。送信に適用されるものには、光ファイバー、無線周波数チャネル、有線又は無線のローカルエリアネットワーク、デジタル加入者線技術、無線セルラー、銅ファイバー又は光ファイバー等の任意の媒体によるイーサネット登録商標、ケーブルテレビ等のケーブルチャネル、及び地球衛星通信が含まれるが、これらに限定されるものではない。記憶に適用されるものには、ハードディスクドライブ、コンパクトディスク、デジタルビデオディスク、磁気テープ、並びにＤＲＡＭ、ＮＡＮＤフラッシュ、ＮＯＲフラッシュ、他の不揮発性メモリ及びソリッドステートドライブ等のメモリデバイスが含まれるが、これらに限定されるものではない。
さらに、記憶システム１００を、ディスクプラッター１７８によって提供された記憶装置に加えてデータを記憶するのに用いられるソリッドステートメモリを含むように変更することができることに留意するべきである。このソリッドステートメモリは、ディスクプラッター１７８と並列に用いて追加の記憶装置を提供することができる。そのような場合、ソリッドステートメモリは情報を受信し、その情報を読み出しチャネル回路１１０に直接提供する。代替的に、ソリッドステートメモリはキャッシュとして用いることができ、この場合、ディスクプラッター１７８によって提供されるよりも高速のアクセス時間を提供する。そのような場合、ソリッドステートメモリはインターフェースコントローラー１２０と読み出しチャネル回路１１０との間に配置することができ、ここで、要求されたデータがソリッドステートメモリ内で利用可能でないとき、又はソリッドステートメモリが新たに書き込まれたデータセットを保持するのに十分な記憶装置を有していないとき、ソリッドステートメモリはディスクプラッター１７８へのパススルーとして機能する。本明細書において提供される開示に基づいて、当業者であれば、ディスクプラッター１７８及びソリッドステートメモリの双方を含む様々な記憶システムを認識するであろう。
図１ｂを参照すると、破線として示された２つの例示的なトラック２０、２２を有する記憶媒体１が示されている。記憶媒体１はディスクプラッター１７８の代わりに用いることができる。トラックはウェッジ１９、１８内に書き込まれたサーボデータによってセクターに分離される。これらのウェッジは、記憶媒体１上の所望のロケーションに対する読み出し／書き込みヘッドアセンブリの制御及び同期のために用いられるサーボデータ１０を含む。特に、このサーボデータは通常、プリアンブルパターン１１を含み、その後にセクターアドレスマーク１２（ＳＡＭ）を含む。セクターアドレスマーク１２は、ＳＡＭが後に続くウェッジ識別情報を含むことができる。セクターアドレスマーク１２の後にグレイコード１３が続き、グレイコード１３の後にバースト情報１４が続く。グレイコード１３はトラック識別情報を含むことができる。２つのトラック及び２つのウェッジが示されているが、通常、それぞれ数百個が所与の記憶媒体上に含まれることに留意するべきである。さらに、サーボデータセットは、バースト情報の２つ以上のフィールドを有する場合があることに留意するべきである。またさらに、例えばバースト情報１４の後に現れる場合がある周期的面振れ（ＲＲＯ：Repeatable Run-Out）情報等、異なる情報がサーボフィールドに含まれる場合があることに留意するべきである。
サーボデータビットパターン１０ａ及び１０ｂ間で、ユーザーデータ領域１６が提供される。ユーザーデータ領域１６は、１つ又は複数のフラグメントを含み、各フラグメントは、プリアンブル９１と、ｓｙｎｃ９２と、データフラグメント９３と、別のｓｙｎｃ９４を有する終了パターンとを含む。プリアンブル９１は、例えば一連の繰り返しデータ（例えば、「００１１１００１１１００１１１」）とすることができる。本発明の幾つかの実施形態において、プリアンブル９１は２Ｔパターン（すなわち、「１１００１１００１１００」）を含む。本明細書に提供される開示に基づいて、当業者であれば、プリアンブル９１のために用いることができる様々なパターンを認識するであろう。ｓｙｎｃ９２がプリアンブル９１に続き、所定のｓｙｎｃマークパターン９５にセットされた複数のビットを含む。本発明の幾つかの実施形態において、所定のｓｙｎｃマークパターン９５は特定の１４ビットパターンである。本明細書に提供される開示に基づいて、当業者であれば、ｓｙｎｃマークパターン９５のために用いることができる様々なパターンを認識するであろう。加えて、ユーザーデータ領域１６は、ｓｙｎｃ９２と終了パターンとの間のデータフラグメント９３を含む。データフラグメント９３は様々なユーザーデータを含む。終了パターンは、連続フラグメントをアラインするのに用いられるフォーマットビット９６と、別のｓｙｎｃマークパターン９７とを含む。本発明の幾つかの実施形態において、ｓｙｎｃマークパターン９７はｓｙｎｃマークパターン９５と同一である。
動作時に、記憶媒体１はセンサーに対して回転され、センサーは記憶媒体から情報を検知する。読み出し動作において、センサーはウェッジ１９から（すなわち、サーボデータ期間中）サーボデータを検知し、その後、ウェッジ１９とウェッジ１８との間のユーザーデータ領域から（すなわちユーザーデータ期間中）ユーザーデータを検知し、次にウェッジ１８からサーボデータを検知する。ユーザーデータ領域１６内のデータを読み出しているとき、データへの同期は、プリアンブル９１、ｓｙｎｃ９２及びｓｙｎｃ９４を用いることにより行われる。書き込み動作において、センサーはウェッジ１９からサーボデータを検知し、次にデータをウェッジ１９とウェッジ１８との間のユーザーデータ領域に書き込む。次に、センサーは、ユーザーデータ領域の残りの部分を検知し、その後ウェッジ１８からサーボデータを検知するように切り替わる。ウェッジ１８、１９は、アームの形状に対応する弧に従い、当該技術分野において既知のように旋回することに留意されたい。
図２を参照すると、本発明の１つ又は複数の実施形態に係る、フラグメント終了同期マーク処理回路部を有する受信機２２０を備えるデータ送信システム２００が示されている。送信機２１０は、当該技術分野において既知の転送媒体２３０を介して符号化データを送信する。符号化データは受信機２２０によって転送媒体２３０から受信される。
動作時に、受信機２２０によって受信されるデータが、データフラグメントに先行する第１の同期マークと、データフラグメントに続く第２の同期マークとの組み合わせを用いて同期される。同期マークのそれぞれを特定する試みが行われ、同期マークが特定されたか否か、及び特定された同期マークの品質に基づいて、データを処理のために同期マークの一方又は他方を用いてアラインすることができる。上述した同期マーク検出及びデータアライメント回路部を提供するデータ処理回路は、図４に関連して以下で論考するのと同様にして実施することができる。データ処理は、図６に関連して論考される方法等の方法を用いて完了することができる。
図３を参照すると、本発明の１つ又は複数の実施形態に係る、フラグメント終了同期マーク処理回路部を有するデータ処理回路３１０を備える別の記憶システム３００が示されている。ホストコントローラー回路３０５が、記憶されるデータ（すなわち書き込みデータ３０１）を受信する。ソリッドステートメモリアクセスコントローラー回路３４０は、ソリッドステートメモリへのアクセス及びソリッドステートメモリからのアクセスを制御することが可能な、当該技術分野において既知の任意の回路とすることができる。ソリッドステートメモリアクセスコントローラー回路３４０は、受信した符号化データを、ソリッドステートメモリ３５０に転送するためにフォーマット設定する。ソリッドステートメモリ３５０は、当該技術分野において既知の任意のソリッドステートメモリとすることができる。本発明の幾つかの実施形態において、ソリッドステートメモリ３５０はフラッシュメモリである。その後、以前に書き込まれたデータがソリッドステートメモリ３５０からアクセスされるとき、ソリッドステートメモリアクセスコントローラー回路３４０は、ソリッドステートメモリ３５０からデータを要求し、要求されたデータをデータ処理回路３１０に提供する。次に、データ処理回路３１０は、データフラグメントに先行する第１の同期マークと、データフラグメントに続く第２の同期マークとの組み合わせを用いて受信したデータを同期する。同期マークのそれぞれを特定する試みが行われ、同期マークが特定されたか否か、及び特定された同期マークの品質に基づいて、データを処理のために同期マークの一方又は他方を用いてアラインすることができる。上述した同期マーク検出及びデータアライメント回路部を提供するデータ処理回路は、図４に関連して以下で論考するのと同様にして実施することができる。データ処理は、図６に関連して論考される方法等の方法を用いて完了することができる。
図４を参照すると、本発明の１つ又は複数の実施形態に係る、二重ｓｙｎｃマーク検出及びデータアライメント回路部を含むデータ処理回路４００が示されている。データ処理回路４００は、アナログ入力４０８を受信するアナログフロントエンド回路４１０を含む。アナログ入力４０８は、例えば記憶媒体からのデータにアクセスする読み出し／書き込みヘッドアセンブリ（図示せず）から取り出すことができる。代替的に、アナログ入力４０８は、送信機から転送するデータ送信媒体から取り出すことができる。本明細書において提供される開示に基づいて、当業者であれば、アナログ入力４０８を取り出すことができる様々なソースを認識するであろう。アナログフロントエンド回路４１０はアナログ入力４０８を処理し、処理されたアナログ信号４１２をアナログ／デジタル変換器回路４２０に提供する。アナログフロントエンド回路４１０は、限定ではないが、当該技術分野において既知のアナログフィルター及び増幅器回路を含むことができる。本明細書において提供される開示に基づいて、当業者であれば、アナログフロントエンド回路４１０の一部として含めることができる様々な回路部を認識するであろう。
アナログ／デジタル変換器４２０は処理されたアナログ信号４１２を対応する一連のデジタルサンプル４２２に変換する。アナログ／デジタル変換器４２０は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な当該技術分野において既知の任意の回路とすることができる。本明細書において提供される開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる様々なアナログ／デジタル変換器回路を認識するであろう。デジタルサンプル４２２は、ｓｙｎｃマーク検出に用いられることに加えて、ダウンストリーム等化及びデータ処理回路部に提供される。そのようなダウンストリームデータ処理回路部は、第１のｓｙｎｃ発見出力４８４及び第２のｓｙｎｃ発見出力４８５に依拠することができる。
受信した入力に等化アルゴリズムを適用して等化出力４３６を得る等化器回路４３０にデジタルサンプル４２２が提供される。等化器回路４３０は、当該技術分野において既知のデジタル有限インパルス応答フィルターとして実施することができる。本明細書に提供される開示に基づいて、当業者であれば、本発明の様々な実施形態に従って等化器回路４３０の一部として実施することができる様々な等化アルゴリズムを認識するであろう。
加えて、デジタルサンプル４２２は２つの異なるパターン検出回路に提供され、これらのパターン検出回路はそれぞれｓｙｎｃマークパターン４９５を比較して比較値を得て、それにより、それぞれの比較メトリックを得る。特に、２つの異なるパターン検出回路は、絶対差計算回路４５０とユークリッド距離計算回路４６０とを含む。絶対差計算回路４５０は、以下の式に従って比較メトリック４５２を計算する。
Figure 2015153448
 式中、ｋはメトリックのインスタンスを示し、ｉはパターン４９５及びサンプル４２２内の特定のビットを示し、（ｎ−１）は比較に含まれるビット数である。ユークリッド距離計算回路４６０は、以下の式に従って比較メトリック４６２を計算する。
Figure 2015153448
 ここでも式中、ｋはメトリックのインスタンスを示し、ｉはパターン４９５及びサンプル４２２内の特定のビットを示し、（ｎ−１）は比較に含まれるビット数である。本発明の幾つかの実施形態において、２つの異なるパターン検出回路の一方又は他方のみが実施される。
比較メトリック４５２及び比較メトリック４６２の一方又は双方がｓｙｎｃマーク発見回路４４０に提供され、ｓｙｎｃマーク発見回路４４０において、それらを用いて、ｓｙｎｃマークが見つかったか否か、及び特定されたｓｙｎｃマークの品質が求められる。第１のｓｙｎｃマークウィンドウ回路４４４は、デジタルサンプル４２２においてプリアンブルパターンが特定されてから（プリアンブル発見信号４９７によって示される）、デジタルサンプル４２２のインスタンス数をカウントする。プリアンブルパターンの識別からのデジタルサンプル４２２のインスタンス数は、第１のｓｙｎｃマークが発見されることが予期されるウィンドウを定義する。第１のｓｙｎｃマークが予期されるウィンドウは、ｓｙｎｃマーク発見回路４４０に提供される第１のウィンドウ出力４４５のアサーション、及び第２のｓｙｎｃマークウィンドウ回路４４８に提供されるカウンター信号４４６の開始のアサーションによって示される。第２のｓｙｎｃマークウィンドウ回路４４８は、カウンター信号４４６の開始がアサートされてからデジタルサンプルの第１のインスタンス数をカウントし、次に、デジタルサンプル４２２の第２のインスタンス数について第２のウィンドウ出力４４９をアサートする。デジタルサンプル４２２の第２のインスタンス数は、第２のｓｙｎｃマークが発見されることが予期される期間に対応する。
図５は、第１のウィンドウ出力４４５及び第２のウィンドウ出力４４９をアサートする例５００を示している。示されるように、プリアンブルパターン５１０が受信され、特定される。示すように、プリアンブルパターンは２Ｔパターンであるが、他のプリアンブルパターンとすることもできる。プリアンブルが発見されると、第１のｓｙｎｃマーク５２０がプリアンブル５１０に続くことが予期されるときに対応する期間にわたって第１のｓｙｎｃマークウィンドウ４４５がアサートされる。第１のｓｙｎｃマーク５２０の後に、ユーザーデータ５３０が続く。ユーザーデータ５３０及びフォーマットビット５３５の後に、第２のｓｙｎｃマーク５４０が含まれる。第２のｓｙｎｃマークウィンドウ４４９は、第２のｓｙｎｃマーク５４０が予期される期間にわたってアサートされる。第２のｓｙｎｃマークウィンドウのロケーションは、第１のｓｙｎｃマークウィンドウ４４５の開始（すなわち、カウンター信号４４６の開始に対応する）からのデジタルサンプルの所定の数のインスタンス５５０である。所定の数のインスタンスは、ユーザーデータ５３０及び第１のｓｙｎｃマーク５２０の長さの受信の予期される遅延である。
図４を再び参照すると、ｓｙｎｃマーク発見回路４４０が、第１のウィンドウ出力４４５のアサート中に比較メトリック４５２又は比較メトリック４６２の一方を検出閾値４９９と比較し、第１のｓｙｎｃマークが発見されるか否かを判断する。加えて、比較メトリック４５２又は比較メトリック４６２の一方を品質閾値４９８と比較して、特定された第１のｓｙｎｃマークの品質を求める。検出閾値４９９は品質閾値４９８よりも高い。比較メトリック４５２又は比較メトリック４６２の選択された一方が検出閾値４９９未満でありかつ品質閾値４９８未満である場合、特定されたｓｙｎｃマークのロケーションと、識別が高品質識別であることとを示す第１のｓｙｎｃ発見出力４８４が提供される。代替的に、比較メトリック４５２又は比較メトリック４６２の選択された一方が検出閾値４９９未満でありかつ品質閾値４９８よりも大きい場合、特定されたｓｙｎｃマークのロケーションと、識別が低品質識別であることとを示す第１のｓｙｎｃ発見出力４８４が提供される。そうでない場合、ｓｙｎｃマークが発見されないことを示す第１のｓｙｎｃ発見出力４８４が提供される。
第２のｓｙｎｃマークの検出は、第１のｓｙｎｃマークの検出と異なる。特に、第２のｓｙｎｃマークの検出は、第２のウィンドウ出力４４９のアサート中に全ての順序位置について比較メトリック４５２、４６２の一方又は双方を計算することと、第２のウィンドウ出力４４９のアサート中に、第２のｓｙｎｃ発見出力４８５をアサートすることによって、検出閾値４９９よりも低い最低値の比較メトリックを呈する最後のロケーションを、第２のｓｙｎｃマークのロケーションとして選択することとを含む。選択された比較メトリックの値がいずれも検出閾値４９９未満でない場合、ｓｙｎｃマークは発見されず、これは第２のｓｙｎｃ発見出力４８５をアサートしないことによって示される。第２のｓｙｎｃマークの検出をより正確にするために、特定の実施態様に依拠して、２つの手法を別個に又は併せて用いることができる。精度の改善に向けた第１の手法は、第２のウィンドウ出力４４９中に用いるために検出閾値４９９を強化することを含み（includestightening）、これは、検出閾値の値を、その現在の値又は選択された比較メトリックのうちの小さい方に、定義済みのオフセット値を加えたものとして選択することによって行われる。検出閾値４９９を、選択された比較メトリックに定義済みのオフセット値を加えたものとして選択することは、選択された比較メトリックが現在の閾値未満であるときにしか行われない。精度の改善に向けた第２の手法は、別の近隣のデータセットにおけるｓｙｎｃマーク（すなわち、第１のｓｙｎｃマーク又は第２のｓｙｎｃマーク）ロケーションに基づいて第２のウィンドウ出力４４９のアサーションのロケーションを制御することを含む（includescontrolling）。第２のｓｙｎｃマークが発見されると、特定されたｓｙｎｃマークのロケーションを示す第２のｓｙｎｃ発見出力４８５が提供される。そうでない場合、ｓｙｎｃマークが発見されないことを示す第２のｓｙｎｃ発見出力４８５が提供される。
以下の疑似コードは、比較メトリック４５２が第１のｓｙｎｃマーク及び第２のｓｙｎｃマークの双方に用いられるｓｙｎｃマーク発見回路４４０の動作を説明している。そのような場合、ユークリッド距離計算回路４６０は省くことができる。
Ｉｆ（第１のウィンドウ出力４４５がアサートされる）｛
Ｉｆ（比較メトリック４５２＜検出閾値４９９）｛
Ｉｆ（比較メトリック４５２＜品質閾値４９８）｛
ロケーション及び高品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ロケーション及び低品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第１のｓｙｎｃ発見出力４８４を提供する
｝
｝
Ｅｌｓｅ ｉｆ（第２のウィンドウ出力４４９がアサートされる）｛
Ｉｆ（比較メトリック４５２＜検出閾値４９９）｛
ロケーションを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
｝
代替的に以下の疑似コードは、比較メトリック４６２が第１のｓｙｎｃマーク及び第２のｓｙｎｃマークの双方に用いられるｓｙｎｃマーク発見回路４４０の動作を説明している。そのような場合、絶対差計算回路（absolutedifference calculation circuit）４５０は省くことができる。
Ｉｆ（第１のウィンドウ出力４４５がアサートされる）｛
Ｉｆ（比較メトリック４６２＜検出閾値４９９）｛
Ｉｆ（比較メトリック４６２＜品質閾値４９８）｛
ロケーション及び高品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ロケーション及び低品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第１のｓｙｎｃ発見出力４８４を提供する
｝
｝
Ｅｌｓｅ ｉｆ（第２のウィンドウ出力４４９がアサートされる）｛
Ｉｆ（比較メトリック４６２＜検出閾値４９９）｛
ロケーションを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
｝
また別の代替として、以下の疑似コードは、比較メトリック４５２が第１のｓｙｎｃマークに用いられ、比較メトリック４６２が第２のｓｙｎｃマークに用いられるｓｙｎｃマーク発見回路４４０の動作を説明している。
Ｉｆ（第１のウィンドウ出力４４５がアサートされる）｛
Ｉｆ（比較メトリック４５２＜検出閾値４９９）｛
Ｉｆ（比較メトリック４５２＜品質閾値４９８）｛
ロケーション及び高品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ロケーション及び低品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第１のｓｙｎｃ発見出力４８４を提供する
｝
｝
Ｅｌｓｅ ｉｆ（第２のウィンドウ出力４４９がアサートされる）｛
Ｉｆ（比較メトリック４６２＜検出閾値４９９）｛
ロケーションを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
｝
また更なる代替として、以下の疑似コードは、比較メトリック４６２が第１のｓｙｎｃマークに用いられ、比較メトリック４５２が第２のｓｙｎｃマークに用いられるｓｙｎｃマーク発見回路４４０の動作を説明している。
Ｉｆ（第１のウィンドウ出力４４５がアサートされる）｛
Ｉｆ（比較メトリック４６２＜検出閾値４９９）｛
Ｉｆ（比較メトリック４６２＜品質閾値４９８）｛
ロケーション及び高品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ロケーション及び低品質を示す第１のｓｙｎｃ発見出力４８４を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第１のｓｙｎｃ発見出力４８４を提供する
｝
｝
Ｅｌｓｅ ｉｆ（第２のウィンドウ出力４４９がアサートされる）｛
Ｉｆ（比較メトリック４５２＜検出閾値４９９）｛
ロケーションを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
Ｅｌｓｅ｛
ｓｙｎｃマークがないことを示す第２のｓｙｎｃ発見出力４８５を提供する
｝
｝
本明細書に提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って比較メトリック４５２及び比較メトリック４６２を用いることができる他の組み合わせを認識するであろう。
第１のｓｙｎｃ発見出力４８４はフレーミング回路４３２に提供され、第２のｓｙｎｃ発見出力４８５はフレーミング調整回路４７６に提供される。フレーミング回路４３２は、第１のｓｙｎｃマークに続くユーザーデータの第１の要素に対応する等化出力４３６のインスタンスを特定し、このインスタンスを開始出力４３４として提供する。メモリ回路４７０は、開始出力４３４を用いて、特定された第１のｓｙｎｃマークとアラインされた等化出力４３６を記憶する。アラインされたデータは、メモリ回路４７０によって第１のｓｙｎｃアラインされた出力４７２として提供される。
フレーミング調整回路４７６は、第１のｓｙｎｃ発見出力４８４及び第２のｓｙｎｃ発見出力４８５の組み合わせに依拠して第１のｓｙｎｃアラインされた出力４７２を再調整するように動作可能である。上述した再調整は、以下の表に従って行うことができる。
Figure 2015153448
 ユーザーデータの既知の長さに、フォーマットビットの長さを加えたものに対応する量だけ第２のｓｙｎｃマークからオフセットすることによって、メモリ回路における第１のユーザーデータの新たなロケーションを選択し、標準処理を適用する。
なし
再調整なし、消去処理を適用する
第１のウィンドウ出力の終了ロケーションを開始点として（すなわちメモリにおける第１のユーザーデータとして）選択する。再調整により、等化出力を、開始点から第２のｓｙｎｃマークのロケーションを減算して計算された位置にアラインする。

上記の表において説明されるように、第１のｓｙｎｃマークが発見され、高品質である場合、第１のｓｙｎｃアラインされた出力４７２はフレーミング調整回路４７６によって調整されず、フレーミング調整回路４７６は第１のｓｙｎｃアラインされた出力４７２をアラインされた出力４８０として提供する。次に、このアラインされた出力４８０は入力バッファー回路４８６に記憶され、入力バッファー回路４８６において、ダウンストリームデータ処理回路４９０による標準処理を待つ。
代替的に、第１のｓｙｎｃマークが発見されたが低品質であり、かつ第２のｓｙｎｃマークが発見された場合、フレーミング調整回路４７６は、ユーザーデータの既知の長さ（例えば、図５の要素５３０を参照されたい）に、フォーマットビットの長さ（例えば、図５の要素５３５を参照されたい）を加えたものに対応する量だけ第２のｓｙｎｃマークからオフセットすることによって、メモリ回路４７０における第１のユーザーデータの新たなロケーションを選択する。フレーミング調整回路４７６は、メモリ回路４７０におけるデータを、メモリ回路４７０における第１のユーザーデータのこの新たなロケーションに再アラインし、再アラインされたデータをアラインされた出力４８０として提供する。次に、このアラインされた出力４８０は入力バッファー回路４８６に記憶され、入力バッファー回路４８６において、ダウンストリームデータ処理回路４９０による標準処理を待つ。
また別の代替として、第１のｓｙｎｃマークが発見されたが低品質であり、かつ第２のｓｙｎｃマークが発見されない場合、フレーミング調整回路４７６はデータを再調整せず、フレーミング調整回路４７６は第１のｓｙｎｃアラインされた出力４７２をアラインされた出力４８０として提供する。次に、このアラインされた出力４８０は入力バッファー回路４８６に記憶され、入力バッファー回路４８６において、ダウンストリームデータ処理回路４９０による消去処理を待つ。
更なる代替として、第１のｓｙｎｃマークがなく、かつ第２のｓｙｎｃマークが発見された場合、フレーミング調整回路４７６は、第１のウィンドウ出力４４５の終了ロケーションをメモリ回路４７０における第１のユーザーデータのロケーションとして選択する。フレーミング調整回路４７６は、メモリ回路４７０におけるデータを、メモリ回路４７０における第１のユーザーデータのこの新たなロケーションに再アラインし、再アラインされたデータをアラインされた出力４８０として提供する。次に、このアラインされた出力４８０は入力バッファー回路４８６に記憶され、入力バッファー回路４８６において、ダウンストリームデータ処理回路４９０による標準処理を待つ。
図６を参照すると、流れ図６００が、フラグメント終了同期マーク検出及びアライメントに依拠するデータ処理を含む、本発明の１つ又は複数の実施形態に係る方法を示している。流れ図６００に従って、アナログ入力信号が受信される（isreceived）（ブロック６０５）。受信されたアナログ入力は、例えば、記憶媒体からのデータにアクセスする読み出し／書き込みヘッドアセンブリ（図示せず）から取り出すことができる。代替的に、受信されたアナログ入力は、送信機から転送するデータ送信媒体から取り出すことができる。本明細書において提供される開示に基づいて、当業者であれば、受信されたアナログ入力を取り出すことができる様々なソースを認識するであろう。アナログ入力（Theanalog input）は増幅され、増幅信号が得られ（ブロック６１０）、増幅信号はフィルタリングされ、フィルタリングされた信号が得られる（ブロック６１５）。フィルタリングされた信号にアナログ／デジタル変換が適用され、一連のデジタルサンプルが得られる（ブロック６２０）。並行して、定義済みのｓｙｎｃマークパターンがチャネルに提供される（ブロック６２５）。定義済みのｓｙｎｃマークパターンは、受信したアナログ入力において発見されることが予期されるパターンである。
プリアンブルパターンがデジタルサンプルにおいて発見されたか否かが判断される（ブロック６３５）。プリアンブルパターンは、例えば一連の繰り返しデータ（例えば、「００１１１００１１１００１１１」）とすることができる。本発明の幾つかの実施形態において、プリアンブルパターンは２Ｔパターン（すなわち、「１１００１１００１１００」）である。本明細書に提供される開示に基づいて、当業者であれば、プリアンブルパターンのために用いることができる様々なパターンを認識するであろう。プリアンブルパターンが発見された場合（ブロック６３５）、第１のｓｙｎｃウィンドウがアサートされる（ブロック６４０）。この第１のｓｙｎｃウィンドウは、第１のｓｙｎｃマークが発見されることが予期されるデータの領域を定義する。代替的に、プリアンブルパターンが発見されない場合（ブロック６３５）、現在処理中のデータロケーションが第１のｓｙｎｃウィンドウの開始から所定の距離にあるか否かが判断される（ブロック６４５）。所定の距離を通過した場合（ブロック６４５）、第２のｓｙｎｃウィンドウがアサートされる（ブロック６５０）。この第２のｓｙｎｃウィンドウは、第２のｓｙｎｃマークが発見されることが予期されるデータの領域を定義する。
定義済みのｓｙｎｃマークパターンは、デジタルサンプルの現在処理中の部分と比較され、比較値が得られる（ブロック６５５）。本発明の幾つかの実施形態において、比較値はユークリッド距離として計算される。そのような実施形態において、比較値は以下の式に従って計算される。
Figure 2015153448
 式中、ｋはメトリックのインスタンスを示し、ｉは定義済みのパターン及び等化出力内の特定のビットを示し、（ｎ−１）は比較に含まれるビット数である。本発明の他の実施形態において、比較値は絶対値として計算される。そのような実施形態において、比較値は以下の式に従って計算される。
Figure 2015153448
 ここでも、式中、ｋはメトリックのインスタンスを示し、ｉは定義済みのパターン及び等化出力内の特定のビットを示し、（ｎ−１）は比較に含まれるビット数である。
比較値は検出閾値と比較され、ｓｙｎｃマークが第１のｓｙｎｃウィンドウ内で発見されたか否かが判断される（ブロック６６０）。これは、第１のｓｙｎｃウィンドウ中に比較値を検出閾値と比較することを伴う。第１のｓｙｎｃウィンドウ中に比較値が検出閾値未満である場合、第１のｓｙｎｃが発見されたと判断される。第１のｓｙｎｃウィンドウ中に第１のｓｙｎｃが発見された場合（ブロック６６０）、特定されたｓｙｎｃマークが高品質ｓｙｎｃマークであるか否かが判断される（ブロック６６５）。これは、比較値を品質閾値と比較することを含む。比較値が品質閾値未満である場合、特定されたｓｙｎｃマークは高品質ｓｙｎｃマークとして示される。そうでない場合、特定されたｓｙｎｃマークは低品質ｓｙｎｃマークとして示される。
第１のｓｙｎｃウィンドウ中にｓｙｎｃマークが特定され（is identified）（ブロック６６０）、かつ特定されたｓｙｎｃマークが高品質ｓｙｎｃマークである場合（ブロック６６５）、特定された第１のｓｙｎｃマークのロケーションにアラインされたデータは標準処理を用いて処理され（ブロック６９８）、本方法はプリアンブルの検索の再開に続く（ブロック６８５）。代替的に、第１のｓｙｎｃウィンドウ中にｓｙｎｃマークが特定され（isidentified）（ブロック６６０）、かつ特定されたｓｙｎｃマークが低品質ｓｙｎｃマークである場合（ブロック６６５）、ｓｙｎｃマークが第２のｓｙｎｃウィンドウにおいて発見されるか否かが判断される（ブロック６７０）。これは、第２のｓｙｎｃウィンドウ中に比較値を検出閾値と比較することを伴う。第２のｓｙｎｃウィンドウ中に比較値が検出閾値未満である場合、第２のｓｙｎｃが発見されたと判断される。第２のｓｙｎｃウィンドウ中にｓｙｎｃマークが発見されないと判断される場合（ブロック６７０）、データは消去され（ブロック６８０）、本方法はプリアンブルの検索の再開に続く（ブロック６８５）。そうではなく、ｓｙｎｃマークが第２のｓｙｎｃウィンドウ中に発見されたと判断される場合（ブロック６７０）、等化出力が第２のｓｙｎｃマークからの最小オフセットを用いて再アラインされ、処理される（ブロック６７５）。本方法はプリアンブルの検索の再開に続く（ブロック６８５）。
代替的に、第１のｓｙｎｃウィンドウにおいてｓｙｎｃが発見されない場合（ブロック６６０）、ｓｙｎｃが第２のｓｙｎｃウィンドウにおいて発見されるか否かが判断される（ブロック６９０）。ｓｙｎｃが第２のｓｙｎｃウィンドウにおいて発見されない場合（ブロック６９０）、処理は適用されず、本方法はプリアンブルの検索の再開に続く（ブロック６８５）。そうではなく、第２のｓｙｎｃウィンドウにおいてｓｙｎｃが発見される場合、等化出力が第２のｓｙｎｃマークからの最大オフセットを用いて再アラインされ、処理される（ブロック６９５）。本方法はプリアンブルの検索の再開に続く（ブロック６８５）。
上記のアプリケーションにおいて論述した様々なブロックは、他の機能とともに集積回路に実装することができることに留意すべきである。そのような集積回路は、所与のブロック、システム若しくは回路の機能の全て、又はブロック、システム若しくは回路のサブセットの機能の全てを含むことができる。また、ブロック、システム又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、当該技術分野において既知の任意のタイプの集積回路とすることができる。この任意のタイプの集積回路には、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路及び／又は混合信号集積回路が含まれるが、これらに限定されるものではない。本明細書において論述されたブロック、システム又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれかで実装することができることにも留意すべきである。そのような幾つかの場合には、システム全体、ブロック全体又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実装することができる。他の場合には、所与のシステム、ブロック又は回路の一部分をソフトウェア又はファームウェアで実装することができる一方、他の部分はハードウェアで実装される。
結論として、本発明は、データ処理のための新規なシステム、デバイス、方法及び構成を提供する。本発明の１つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨から逸脱することなく、様々な代替形態、変更形態及び均等物が当業者には明らかであろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって規定される。
図１ａ
１０１ Write Data 書き込みデータ
１０３ Read Data 読み出しデータ
１１０ Read Channel Circuit Having EOF Sync Mark Processing Circuitry ＥＯＦ ｓｙｎｃマーク処理回路部を有する読み出しチャネル回路
１２０ Interface Controller インターフェースコントローラー
１６６ Hard Disk Controller ハードディスクコントローラー
１６８ Motor Controller モーターコントローラー
１７０ Preamp 前置増幅器
１７２ Spindle Motor スピンドルモーター
１７６ Read/Write Head 読み出し／書き込みヘッド
１７８ Disk Platter ディスクプラッター

図１ｂ
１０ａ、１０ｂ Servo Data サーボデータ
１１、９１ａ、９１ｂ Preamble プリアンブル
１３ Gray Code グレイコード
１４ Burst バースト
１６ User Data ユーザーデータ
９３ａ、９３ｂ Data Fragment データフラグメント
９５、９７ Sync Mark Pattern ｓｙｎｃマークパターン
９６ Format Bits フォーマットビット

図２
２１０ Transmitter 送信機
２２０ Receiver Having EOF Sync Mark Processing Circuitry ＥＯＦ ｓｙｎｃマーク処理回路部を有する受信機
２３０ Transfer Medium 転送媒体

図３
３０１ Write Data 書き込みデータ
３０３ Read Data 読み出しデータ
３０５ Host Controller Circuit ホストコントローラー回路
３１０ Data Processing Circuit Having EOF Sync Mark Processing Circuitry ＥＯＦ ｓｙｎｃマーク処理回路部を有するデータ処理回路
３４０ Solid State Memory Access Controller Circuit ソリッドステートメモリアクセスコントローラー回路
３５０ Solid State Memory ソリッドステートメモリ

図４
４０８ Analog Input アナログ入力
４１０ Analog Front End Circuit アナログフロントエンド回路
４２０ Analog to Digital Converter Circuit アナログ／デジタル変換器回路
４３０ Equalizer Circuit 等化器回路
４３２ Framing Circuit フレーミング回路
４４０ Sync Mark Found Circuit ｓｙｎｃマーク発見回路
４４４ First Sync Mark Window Circuit 第１のｓｙｎｃマークウィンドウ回路
４４８ Second Sync Mark Window Circuit 第２のｓｙｎｃマークウィンドウ回路
４５０ Absolute Difference Calculation Circuit 絶対差計算回路
４６０ Euclidean Distance Calculation Circuit ユークリッド距離計算回路
４７０ Memory Circuit メモリ回路
４７６ Framing Adjustment Circuit フレーミング調整回路
４８６ Input Buffer Circuit 入力バッファー回路
４９０ Downstream Data Processing Circuit ダウンストリームデータ処理回路
４９４ Data Output データ出力
４９５ Sync Mark Pattern ｓｙｎｃマークパターン
４９７ Preamble Found プリアンブル発見
４９８ Quality Threshold 品質閾値
４９９ Detect Threshold 検出閾値

図５
４４５ First Sync Mark Window 第１のｓｙｎｃマークウィンドウ
４４９ Second Sync Mark Window 第２のｓｙｎｃマークウィンドウ
５１０ Preamble プリアンブル
５２０ First Sync Mark 第１のｓｙｎｃマーク
５３０ User Data ユーザーデータ
５４０ Second Sync Mark 第２のｓｙｎｃマーク
５５０ Expected Delay Based Upon User Data and Sync Mark Length ユーザーデータ及びｓｙｎｃマークの長さに基づいて予期される遅延
Sync Mark ｓｙｎｃマーク
Data データ

図６
６０５ Receive Analog Input Signal アナログ入力信号を受信
６１０ Amplify the Analog Input Signal to Yield an Amplified Signal アナログ入力信号を増幅して増幅信号を得る
６１５ Filter the Amplified Signal to Yield a Filtered Signal 増幅信号をフィルタリングして、フィルタリングされた信号を得る
６２０ Perform Analog to Digital Conversion of the Filtered Signal to Yielda Series of Digital Samples and Equalize the Digital Samples to Yield anEqualized Output フィルタリングされた信号のアナログ／デジタル変換を行って一連のデジタルサンプルを得て、デジタルサンプルを等化して等化出力を得る
６２５ Provide a Defined Sync Mark Pattern for the Channel チャネルに定義済みのｓｙｎｃマークパターンを提供する
６３５ Preamble Found？ プリアンブルが発見されたか？
６４０ Assert First Sync Window For Defined Period 定義済みの期間について第１のｓｙｎｃウィンドウをアサートする
６４５ Defined Distance from First Sync Window? 第１のｓｙｎｃウィンドウから定義済みの距離にあるか？
６５０ Assert Second Sync Window For Defined Period 定義済みの期間について第２のｓｙｎｃウィンドウをアサートする
６５５ Compare the Defined Sync Mark Pattern and the Current Portion of theEqualized Output to Yield a Comparison Value 定義済みのｓｙｎｃマークパターンと等化出力の現在の部分とを比較して比較値を得る
６６０ Sync Found in First Sync Window？ 第１のｓｙｎｃウィンドウにおいてｓｙｎｃが発見されたか？
６６５ High Quality First Sync? 第１のｓｙｎｃが高品質であるか？
６７０、６９０ Sync Found in Second Sync Window? 第２のｓｙｎｃウィンドウにおいてｓｙｎｃが発見されたか？
６７５ Process Data Re-Aligned With a Minimum Offset from Second Sync Mark 第２のｓｙｎｃマークからの最小オフセットを用いて再アラインされたデータを処理する
６８０ Apply Erasure 消去を適用する
６８５ Restart Looking for Preamble プリアンブルの検索を再開する
６９５ Process Data Re-Aligned With Maximum Offset from Second Sync Mark 第２のｓｙｎｃマークからの最大オフセットを用いて再アラインされたデータを処理する
６９８ Process Data Aligned to First Sync Mark 第１のｓｙｎｃマークにアラインされたデータを処理する

Claims (20)

  1. データ処理システムであって、該システムは、
    ｓｙｎｃマーク識別回路であって、
    第１の時間ウィンドウ内のデータ入力におけるｓｙｎｃマークパターンを特定して第１のｓｙｎｃ発見出力を得るように動作可能であり、なお、前記第１の時間ウィンドウ内の前記ｓｙｎｃマークは、比較メトリックが閾値未満であるときに特定され、
    第２の時間ウィンドウ内の前記データ入力における前記ｓｙｎｃマークパターンを特定して第２のｓｙｎｃ発見出力を得るように動作可能であり、なお、前記第２の時間ウィンドウ内の前記ｓｙｎｃマークは、前記比較メトリックが前記第２の時間ウィンドウ内の最低値でありかつ前記閾値未満である、前記データ入力におけるロケーションとして特定される、
    ｓｙｎｃマーク識別回路と、
    前記第１のｓｙｎｃ発見出力及び前記第２のｓｙｎｃ発見出力との組み合わせに基づいて前記データ入力から取り出された処理入力をアラインして、アラインされた出力を得るように動作可能なアライメント回路と、
    を備える、データ処理システム。
  2. 前記アラインされた出力にデータ処理アルゴリズムを適用してデータ出力を得るように動作可能なデータ処理回路を更に備える、請求項１に記載のデータ処理システム。
  3. 前記データ入力を等化して前記処理入力を得るように動作可能な等化器回路を更に備える、請求項１に記載のデータ処理システム。
  4. 前記処理入力は前記データ入力と同じである、請求項１に記載のデータ処理システム。
  5. 記憶デバイスと、通信デバイスとからなる群から選択されたデバイスの一部として実施される、請求項１に記載のデータ処理システム。
  6. 集積回路の一部として実施される、請求項１に記載のデータ処理システム。
  7. 前記ｓｙｎｃマーク識別回路は、ユークリッド距離計算回路及び絶対値計算回路の少なくとも一方を含む、請求項１に記載のデータ処理システム。
  8. 前記第２の時間ウィンドウの前記ロケーションは、
    前記第１の時間ウィンドウのロケーションと、
    前記第１の時間ウィンドウにおける前記ｓｙｎｃマークパターンと、前記第２の時間ウィンドウにおける前記ｓｙｎｃマークパターンとを含む前記データ入力の外側で発見されたｓｙｎｃマークのロケーションと、
    からなる群から選択される入力に基づく、請求項１に記載のデータ処理システム。
  9. 前記第１のｓｙｎｃ発見出力は、発見されたｓｙｎｃのロケーションと、前記発見されたｓｙｎｃの品質とを示し、前記発見されたｓｙｎｃの前記品質が高い場合、前記処理入力のアラインは前記発見されたｓｙｎｃの前記ロケーションにのみ基づく、請求項１に記載のデータ処理システム。
  10. 前記第１のｓｙｎｃ発見出力は、発見されたｓｙｎｃのロケーションと、前記発見されたｓｙｎｃの品質とを示し、前記発見されたｓｙｎｃの前記品質が低い場合、前記処理入力のアラインは前記第２のｓｙｎｃ発見出力と、前記第１のウィンドウの終了又は前記発見されたｓｙｎｃの前記ロケーションの一方に定義済みのオフセットを加えたものとに基づく、請求項１に記載のデータ処理システム。
  11. 前記第１のｓｙｎｃ発見出力は発見されたｓｙｎｃがないことを示し、前記処理入力のアラインは、前記第１のウィンドウの終了と前記第２のｓｙｎｃ発見出力に基づく、請求項１に記載のデータ処理システム。
  12. 前記第１の時間ウィンドウは、データフラグメントに先行する一連のデータに対応し、前記第２の時間ウィンドウは、前記データフラグメントの後に続く一連のデータに対応する、請求項１に記載のデータ処理システム。
  13. データ処理の方法であって、該方法は、
    データ入力をｓｙｎｃマークパターンと比較することであって、比較メトリックの複数のインスタンスを得ることと、
    第１の時間ウィンドウ内の前記比較メトリックの前記複数のインスタンスのうちの少なくとも１つを閾値と比較することと、
    前記比較メトリックの前記複数のインスタンスのうちの１つが前記第１の時間ウィンドウ内の前記閾値未満である場合、第１のｓｙｎｃ発見出力をアサートすることと、
    第２の時間ウィンドウ内の前記比較メトリックの前記インスタンスの最低値が前記閾値未満である場合、前記第２の時間ウィンドウ内の前記比較メトリックの前記インスタンスの前記最低値に対応するロケーションにおいて第２のｓｙｎｃ発見出力をアサートすることと、
    前記第１のｓｙｎｃ発見出力及び前記第２のｓｙｎｃ発見出力の組み合わせに基づいてアライメント回路を用いて前記データ入力から取り出された処理入力をアラインすることであって、アラインされた出力を得ることと、
    を含む、データ処理の方法。
  14. 前記処理入力にデータ処理アルゴリズムを適用することであって、データ出力を得ることを更に含む、請求項１３に記載の方法。
  15. 前記データ入力を等化することであって、前記処理入力を得ることを更に含む、請求項１３に記載の方法。
  16. 前記データ入力の第１の部分を前記第１のウィンドウ内の前記ｓｙｎｃマークパターンと比較することは、ユークリッド距離比較及び絶対値比較からなる群から選択される、請求項１３に記載の方法。
  17. 前記データ入力の第２の部分を前記第２のウィンドウ内の前記ｓｙｎｃマークパターンと比較することは、ユークリッド距離比較及び絶対値比較からなる群から選択される、請求項１３に記載の方法。
  18. 前記第１のｓｙｎｃ発見出力は、発見されたｓｙｎｃのロケーションと、前記発見されたｓｙｎｃの品質とを示し、前記発見されたｓｙｎｃの前記品質が高い場合、前記処理入力のアラインは前記発見されたｓｙｎｃの前記ロケーションにのみ基づく、請求項１３に記載の方法。
  19. 前記第１のｓｙｎｃ発見出力は、発見されたｓｙｎｃのロケーションと、前記発見されたｓｙｎｃの品質とを示し、前記発見されたｓｙｎｃの前記品質が低い場合、前記処理入力のアラインは前記第２のｓｙｎｃ発見出力と、前記第１のウィンドウの終了又は前記発見されたｓｙｎｃの前記ロケーションの一方に定義済みのオフセットを加えたものとに基づく、請求項１３に記載の方法。
  20. 前記第１のｓｙｎｃ発見出力は発見されたｓｙｎｃがないことを示し、前記処理入力のアラインは、前記第１のウィンドウの終了と前記第２のｓｙｎｃ発見出力に基づく、請求項１３に記載の方法。
JP2014164099A 2014-02-10 2014-08-12 フラグメント終了マーカーに基づくデータアライメントのためのシステム及び方法 Expired - Fee Related JP5889974B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201410045856.0 2014-02-10
CN201410045856.0A CN104834476B (zh) 2014-02-10 2014-02-10 基于段结束标记的数据对准的系统和方法
US14/177,496 US9142251B2 (en) 2014-02-10 2014-02-11 Systems and methods for end of fragment marker based data alignment
US14/177,496 2014-02-11

Publications (2)

Publication Number Publication Date
JP2015153448A true JP2015153448A (ja) 2015-08-24
JP5889974B2 JP5889974B2 (ja) 2016-03-22

Family

ID=53775468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014164099A Expired - Fee Related JP5889974B2 (ja) 2014-02-10 2014-08-12 フラグメント終了マーカーに基づくデータアライメントのためのシステム及び方法

Country Status (5)

Country Link
US (1) US9142251B2 (ja)
JP (1) JP5889974B2 (ja)
KR (1) KR101612634B1 (ja)
CN (1) CN104834476B (ja)
TW (1) TWI534699B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201313682D0 (en) * 2013-07-31 2013-12-18 Mbda Uk Ltd Method and apparatus for tracking an object
GB201313681D0 (en) 2013-07-31 2014-01-08 Mbda Uk Ltd Image processing
DE102014119705A1 (de) 2014-02-10 2015-08-13 Lsi Corporation Systeme und Verfahren für einen auf einem Ende eines Fragments anzeigendes Zeichen basierter Datenabgleich
US9224420B1 (en) * 2014-10-02 2015-12-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Syncmark detection failure recovery system

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844920A (en) * 1996-11-07 1998-12-01 Cirrus Logic, Inc. Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system
JPH11353818A (ja) * 1998-06-11 1999-12-24 Hitachi Ltd 同期信号補償機能
US20050243959A1 (en) * 2004-04-30 2005-11-03 Ashley Jonathan J Method and apparatus for synchronization mark detection with DC compensation
JP2007200393A (ja) * 2006-01-24 2007-08-09 Nec Electronics Corp 同期信号検出回路と検出方法
JP2011014223A (ja) * 2009-07-02 2011-01-20 Lsi Corp リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法
JP2011248990A (ja) * 2010-05-28 2011-12-08 Lsi Corp 極値距離メトリックの位置に基づく同期マーク検出のための方法および装置
JP2012507817A (ja) * 2008-10-31 2012-03-29 エルエスアイ コーポレーション ハードディスク・ドライブ内で同期用信号を検出する方法および装置
JP2012160229A (ja) * 2011-01-31 2012-08-23 Toshiba Corp 情報再生装置及び情報再生方法
US8576969B1 (en) * 2010-06-16 2013-11-05 Marvell International Ltd. Method and apparatus for detecting sync mark

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222069A (en) 1990-09-20 1993-06-22 Ampex Systems Corporation Miscorrection arrangement for the concealment of misdetected or miscorrected digital signals
JP2558994B2 (ja) 1992-07-06 1996-11-27 松下電器産業株式会社 デジタル画像信号の誤り補正方法及び誤り補正装置
US5589994A (en) 1992-08-21 1996-12-31 Mitsubishi Denki Kabushiki Kaisha Image recording method and apparatus with reduced error propagation
US5938790A (en) 1997-03-04 1999-08-17 Silicon Systems Research Ltd. Sequence error event detection and correction using fixed block digital sum codes
US6029264A (en) 1997-04-28 2000-02-22 The Trustees Of Princeton University System and method for error correcting a received data stream in a concatenated system
EP0945989A1 (en) 1998-03-12 1999-09-29 Hitachi Micro Systems Europe Limited Viterbi decoding
US6272659B1 (en) 1998-05-18 2001-08-07 Cirrus Logic, Inc. Error correction code processor employing adjustable correction power for miscorrection minimization
JP4324276B2 (ja) 1998-06-03 2009-09-02 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク誤り訂正方法及び装置
US6446234B1 (en) 1999-03-16 2002-09-03 International Business Machines Corporation Method and apparatus for updating cyclic redundancy check information for data storage
US6438724B1 (en) 1999-03-16 2002-08-20 International Business Machines Corporation Method and apparatus for deterministically altering cyclic redundancy check information for data storage
JP3584967B2 (ja) 2000-08-04 2004-11-04 インターナショナル・ビジネス・マシーンズ・コーポレーション データの再生装置及び再生方法
US6694477B1 (en) 2000-09-28 2004-02-17 Western Digital Technologies, Inc. Communication channel employing an ECC decoder enhanced by likely error events of a trellis sequence detector
CN1498470B (zh) * 2001-01-26 2011-06-15 艾科萨公司 数据对准的方法及装置
US7178086B2 (en) 2003-09-17 2007-02-13 Hitachi Global Storage Technologies Netherlands, B.V. Direct partial update of CRC/ECC check bytes
US7383487B2 (en) 2004-01-10 2008-06-03 Broadcom Corporation IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals
US7685497B2 (en) 2004-03-31 2010-03-23 Nxp B.V. Method and apparatus for efficient computation of check equations in periodical low density parity check (LDPC) codes
TWI241073B (en) 2005-01-03 2005-10-01 Sunplus Technology Co Ltd Decoding device for product code decoding and method thereof
JP4036338B2 (ja) 2005-03-04 2008-01-23 国立大学法人東京工業大学 誤りバイト数を制限したバイト内複数スポッティバイト誤り訂正・検出方法及び装置
KR100844985B1 (ko) * 2005-09-29 2008-07-10 주식회사 하이닉스반도체 반도체메모리소자의 데이터 입력장치
EP1989790A2 (en) 2006-02-17 2008-11-12 Nokia Corporation Apparatus, method and computer program product providing aimo receiver
KR100929845B1 (ko) * 2007-09-28 2009-12-04 주식회사 하이닉스반도체 동기식 반도체 메모리 소자 및 그의 구동방법
US9128868B2 (en) 2008-01-31 2015-09-08 International Business Machines Corporation System for error decoding with retries and associated methods
CN101803205B (zh) 2008-08-15 2013-12-18 Lsi公司 近码字的ram列表解码
US8321772B1 (en) 2008-10-20 2012-11-27 Link—A—Media Devices Corporation SOVA sharing during LDPC global iteration
US20110109773A1 (en) 2009-11-10 2011-05-12 General Electric Company System and method for adaptive nonlinear compressed visual sensing
KR20110073932A (ko) 2009-12-24 2011-06-30 주식회사 하이닉스반도체 Ｅｃｃ 회로를 포함하는 반도체 스토리지 시스템 및 그 제어 방법
US9548758B2 (en) 2010-01-05 2017-01-17 Alcatel-Lucent Usa Inc. Secure compressive sampling using codebook of sampling matrices
CN102714730B (zh) 2010-01-15 2016-05-04 汤姆森特许公司 使用压缩感测的视频编解码
US8458555B2 (en) 2010-06-30 2013-06-04 Lsi Corporation Breaking trapping sets using targeted bit adjustment
US8261171B2 (en) 2011-01-27 2012-09-04 Lsi Corporation Systems and methods for diversity combined data detection
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US20130024163A1 (en) 2011-07-19 2013-01-24 Lsi Corporation Systems and Methods for Early Stage Noise Compensation in a Detection Channel
US8683309B2 (en) * 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8850295B2 (en) * 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
WO2013119063A1 (en) * 2012-02-07 2013-08-15 Samsung Electronics Co., Ltd. Data transmission method and apparatus in network supporting coordinated transmission
US8949704B2 (en) * 2012-03-22 2015-02-03 Lsi Corporation Systems and methods for mis-correction correction in a data processing system
US8782487B2 (en) * 2012-04-18 2014-07-15 Lsi Corporation Systems and methods for locating and correcting decoder mis-corrections
US8782488B2 (en) * 2012-04-20 2014-07-15 Lsi Corporation Systems and methods for back step data decoding
US9104039B2 (en) * 2012-05-08 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and systems for performing vision-aided passive alignment during the assembly of an optical communications module
US9112539B2 (en) * 2012-10-18 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for iterative data processing using feedback iteration
US8810943B2 (en) * 2012-12-27 2014-08-19 Lsi Corporation Sync mark detection using branch metrics from data detector
US9094046B2 (en) * 2013-09-03 2015-07-28 Lsi Corporation Systems and methods for variable sector count spreading and de-spreading
US8976471B1 (en) * 2013-09-05 2015-03-10 Lsi Corporation Systems and methods for two stage tone reduction
US9436550B2 (en) * 2013-10-31 2016-09-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for internal disk drive data compression
US8976475B1 (en) * 2013-11-12 2015-03-10 Lsi Corporation Systems and methods for large sector dynamic format insertion

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844920A (en) * 1996-11-07 1998-12-01 Cirrus Logic, Inc. Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system
JPH11353818A (ja) * 1998-06-11 1999-12-24 Hitachi Ltd 同期信号補償機能
US20050243959A1 (en) * 2004-04-30 2005-11-03 Ashley Jonathan J Method and apparatus for synchronization mark detection with DC compensation
JP2007200393A (ja) * 2006-01-24 2007-08-09 Nec Electronics Corp 同期信号検出回路と検出方法
JP2012507817A (ja) * 2008-10-31 2012-03-29 エルエスアイ コーポレーション ハードディスク・ドライブ内で同期用信号を検出する方法および装置
JP2011014223A (ja) * 2009-07-02 2011-01-20 Lsi Corp リード・チャネルにおけるフォーマット効率の高いタイミング回復のためのシステムおよび方法
JP2011248990A (ja) * 2010-05-28 2011-12-08 Lsi Corp 極値距離メトリックの位置に基づく同期マーク検出のための方法および装置
US8576969B1 (en) * 2010-06-16 2013-11-05 Marvell International Ltd. Method and apparatus for detecting sync mark
JP2012160229A (ja) * 2011-01-31 2012-08-23 Toshiba Corp 情報再生装置及び情報再生方法

Also Published As

Publication number Publication date
JP5889974B2 (ja) 2016-03-22
CN104834476B (zh) 2016-10-19
TWI534699B (zh) 2016-05-21
KR20150094501A (ko) 2015-08-19
US9142251B2 (en) 2015-09-22
TW201535243A (zh) 2015-09-16
US20150228304A1 (en) 2015-08-13
CN104834476A (zh) 2015-08-12
KR101612634B1 (ko) 2016-04-14

Similar Documents

Publication Publication Date Title
JP5773385B2 (ja) ダイバーシティ組合せデータ検出のシステムおよび方法
US10152999B2 (en) Systems and methods for correlation based data alignment
US9286915B1 (en) Systems and methods for format efficient sector fragment processing
JP5889974B2 (ja) フラグメント終了マーカーに基づくデータアライメントのためのシステム及び方法
JP2013255221A (ja) 保持されたセクターの再処理を用いるデータ処理システム
US9094046B2 (en) Systems and methods for variable sector count spreading and de-spreading
JP2014059942A (ja) 硬判定に基づくｉｔｉキャンセレーションのためのシステム及び方法
US8564897B1 (en) Systems and methods for enhanced sync mark detection
US9298720B2 (en) Systems and methods for fragmented data recovery
JP2013186938A (ja) 前置等化器雑音抑圧を含むデータ処理のためのシステム及び方法
US8854757B2 (en) Systems and methods for old data inter-track interference compensation
US9804919B2 (en) Systems and methods for correlation based data alignment
US8976475B1 (en) Systems and methods for large sector dynamic format insertion
JP2013243653A (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
US9147429B1 (en) Systems and methods for skew tolerant multi-head data processing
US8773788B2 (en) Systems and methods for hardware assisted write pre-compensation enhancement
US9786320B2 (en) Systems and methods for missed media sector alignment
US9053217B2 (en) Ratio-adjustable sync mark detection system
US9548081B2 (en) Systems and methods for multi-track media defect detection
US9734860B2 (en) Systems and methods for a data processing using integrated filter circuit
US20140115431A1 (en) Systems and Methods for Positive Feedback Short Media Defect Detection
US9431051B1 (en) Systems and methods for acquisition phase gain modification
US9424876B2 (en) Systems and methods for sync mark mis-detection protection
US20140146413A1 (en) Systems and Methods for Enhanced Servo Data Processing

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150619

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150619

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160217

R150 Certificate of patent or registration of utility model

Ref document number: 5889974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees