JP2013255221A - 保持されたセクターの再処理を用いるデータ処理システム - Google Patents
保持されたセクターの再処理を用いるデータ処理システム Download PDFInfo
- Publication number
- JP2013255221A JP2013255221A JP2013093810A JP2013093810A JP2013255221A JP 2013255221 A JP2013255221 A JP 2013255221A JP 2013093810 A JP2013093810 A JP 2013093810A JP 2013093810 A JP2013093810 A JP 2013093810A JP 2013255221 A JP2013255221 A JP 2013255221A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sector
- processing system
- reprocessing
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1171—Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1883—Methods for assignment of alternate areas for defective areas
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
【解決手段】データブロックを処理し、対応する処理済みの出力データブロックを得て、要求される場合に再処理するためにデータブロックを保持するように動作可能なデータプロセッサと、保持されたデータブロックの再処理要求を受信し、データプロセッサにおいて、保持されたデータブロックの再処理動作を開始するように動作可能なスケジューラーと、を備えるデータ処理システム。
【選択図】図3
Description
102 Read Channel Including Data Processing System With Retained Sector Reprocessing 保持されたセクターの再処理を用いるデータ処理システムを含む読取りチャネル
104 Preamp プリアンプ
106 Interface Controller インターフェースコントローラー
110 Hard Disk Controller ハードディスクコントローラー
112 Motor Controller モーターコントローラー
114 Spindle Motor スピンドルモーター
116 Disk Platter ディスクプラッター
120 Read/Write Head 読取り/書込みヘッド
122 Read Data 読取りデータ
124 Write Data 書込みデータ
図2
202 Transmitter 送信機
204 Receiver Including Data Processing System With Retained Sector Reprocessing 保持されたセクターの再処理を用いるデータ処理システムを含む受信機
206 Transfer Medium 転送媒体
図3
302 Analog Front End アナログフロントエンド
304 Analog Input アナログ入力
310 Analog To Digital Converter アナログ/デジタル変換器
318 Y Queue Yキュー
320 Data Detector データ検出器
324 Local Interleaver ローカルインターリーバー
330 LE Queue LEキュー
334 Global Interleaver/Deinterleaver グローバルインターリーバー/デインターリーバー
340 LDPC Decoder LDPC復号化器
346 Local Deinterleaver ローカルデインターリーバー
356 Deinterleaver Circuit デインターリーバー回路
362 Hard Disk Controller ハードドライブコントローラー
370 Scheduler With Retained Sector Reprocessing Control 保持されたセクターの再処理の制御を用いるスケジューラー
図4
402 Read Channel 読取りチャネル
404 Hard Drive Controller ハードドライブコントローラー
図5
502 Process data sector normally データセクターを通常通り処理する
504 Did sector converge? セクターが収束したか?
506 Transfer sector to HDC Clear sector from buffer Set nrz_sector_fail=0 Set nrz_sector_retained=0 セクターをHDCに転送し、セクターをバッファーから消去し、nrz_sector_fail=0を設定し、nrz_sector_retained=0を設定する
510 Is sector retainable? セクターが保持可能?
512 Transfer sector to HDC Clear sector from buffer Set nrz_sector_fail=1 Set nrz_sector_retained=0 セクターをHDCに転送し、セクターをバッファーから消去し、nrz_sector_fail=1を設定し、nrz_sector_retained=0を設定する
514 Is there sufficient space in buffer for sector? バッファー内にセクターに十分な空間があるか?
516 Retain sector in buffer Transfer sector to HDC Set nrz_sector_fail=1 Set nrz_sector_retained=1 セクターをバッファー内に保持し、セクターをHDCに転送し、nrz_sector_fail=1を設定し、nrz_sector_retained=1を設定する
520 rdgate issued? rdgateを発行したか?
522 retrygate issued? retrygateを発行したか?
524 Reprocess the retained sector and then transfer the sector to HDC 保持されたセクターを再処理し、次に、セクターをHDCに転送する
Claims (20)
- データ処理システムであって、
データブロックを処理し、対応する処理済みの出力データブロックを得て、要求される場合に再処理するために前記データブロックを保持するように動作可能なデータプロセッサと、
前記保持されたデータブロックの再処理要求を受信し、前記データプロセッサにおいて、前記保持されたデータブロックの再処理動作を開始するように動作可能なスケジューラーと、
を備える、データ処理システム。 - 前記データプロセッサは、前記データブロック内のデータ値を反復的に検出するように動作可能なデータ検出器及びデータ復号化器を備える、請求項1に記載のデータ処理システム。
- 前記データ復号化器は低密度パリティチェック復号化器を含む、請求項2に記載のデータ処理システム。
- 前記データプロセッサは、前記データ検出器と前記データ復号化器との間にメモリを更に備え、保持されたデータブロックはメモリに記憶される、請求項2に記載のデータ処理システム。
- 前記スケジューラーは、前記データブロックを処理する場合よりも前記データブロックを再処理する場合に、前記データプロセッサにおいて、より多くの処理リソースを割り当てるように動作可能である、請求項1に記載のデータ処理システム。
- 前記処理リソースは、幾つかの処理反復及び少なくとも1つの再試行処理動作を含む、請求項5に記載のデータ処理システム。
- 前記スケジューラーは、前記データブロックの読取り要求及び前記データブロックの保持命令を受信するように更に動作可能である、請求項1に記載のデータ処理システム。
- 前記データプロセッサは、処理後に前記処理済みの出力データブロックをハードディスクコントローラーに転送し、対応するデータブロックが保持可能であるか否かを判断し、保持可能な場合には前記対応するデータブロックを保持するように動作可能である、請求項1に記載のデータ処理システム。
- 前記データプロセッサは、前記対応するデータブロックが保持されるか否かの指標を前記ハードディスクコントローラーに転送するように更に動作可能である、請求項8に記載のデータ処理システム。
- 前記データ処理システムは、集積回路として実装される、請求項1に記載のデータ処理システム。
- 前記データ処理システムは記憶デバイスに組み込まれる、請求項1に記載のデータ処理システム。
- 前記データ処理システムは、独立ディスクの冗長アレイを備える記憶システム内に組み込まれる、請求項1に記載のデータ処理システム。
- 前記データ処理システムは送信システムに組み込まれる、請求項1に記載のデータ処理システム。
- データ処理方法であって、
読取り要求を受信した場合、データセクターを処理することであって、データ値を検出する、処理することと、
前記データセクターの前記データ値を出力することと、
前記読取り要求とともに受信された保持命令に少なくとも部分的に基づいて、前記データセクターをメモリに保持すべきか否かを判断することと、
前記データセクターが保持されたか否かの指標を出力することと、
前記データセクターの再処理要求を受信した場合、前記データセクターを再処理することであって、新しいデータ値を生成する、再処理することと、
前記新しいデータ値を出力することと、
を含む、データ処理方法。 - 前記データセクターの前記データ値を出力する場合、前記データ値の検出に成功したか否かの指標を出力することを更に含む、請求項14に記載のデータ処理方法。
- 前記メモリが、前記データセクターの保持に十分な空き領域を有するか否かを判断することを更に含む、請求項14に記載のデータ処理方法。
- 前記データセクターを処理することは、前記データセクターが収束するまで、低密度パリティチェック復号化器において所定の反復数まで前記データセクターを復号化することを含む、請求項14に記載のデータ処理方法。
- 前記データセクターを再処理することは、前記データセクターが収束するまで、前記低密度パリティチェック復号化器においてより大きな第2の所定の反復数まで前記データセクターを復号化することを含む、請求項17に記載のデータ処理方法。
- 前記データセクターを再処理することは、前記低密度パリティチェック復号化器において少なくとも1つの再試行動作を実行することを更に含む、請求項18に記載のデータ処理方法。
- 記憶システムであって、
データセットを維持する記憶媒体と、
前記ストレージ媒体上の前記データセットを検知し、該データセットに対応するアナログ出力を提供するように動作可能な読取り/書込みヘッド組立体と、
連続信号をサンプリングしてデジタル出力を得るように動作可能なアナログ/デジタル変換器と、
データ処理システムであって、
前記デジタル出力内のデータブロックを処理し、対応する処理済みの出力データブロックを得て、再処理が要求される場合に再処理するために前記データブロックを保持するように動作可能なデータプロセッサと、
前記保持されたデータブロックの再処理要求を受信し、前記データプロセッサにおいて、前記保持されたデータブロックの再処理動作を開始するように動作可能なスケジューラーと、
を備える、データ処理システムと、
を備える、記憶システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/490,849 | 2012-06-07 | ||
US13/490,849 US9385756B2 (en) | 2012-06-07 | 2012-06-07 | Data processing system with retained sector reprocessing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013255221A true JP2013255221A (ja) | 2013-12-19 |
JP2013255221A5 JP2013255221A5 (ja) | 2016-06-16 |
Family
ID=48143504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013093810A Withdrawn JP2013255221A (ja) | 2012-06-07 | 2013-04-26 | 保持されたセクターの再処理を用いるデータ処理システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US9385756B2 (ja) |
EP (1) | EP2672483B1 (ja) |
JP (1) | JP2013255221A (ja) |
KR (1) | KR20130137527A (ja) |
CN (1) | CN103488545B (ja) |
TW (1) | TW201407968A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9098105B2 (en) * | 2012-08-24 | 2015-08-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Dynamic Y-buffer size adjustment for retained sector reprocessing |
US8886991B2 (en) * | 2012-10-26 | 2014-11-11 | Lsi Corporation | Sector failure prediction method and related system |
US8910005B2 (en) * | 2012-12-03 | 2014-12-09 | Lsi Corporation | Systems and methods for selective retry data retention processing |
US9202519B2 (en) | 2014-03-28 | 2015-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Adaptive calibration of noise predictive finite impulse response filter based on decoder convergence |
US8976476B1 (en) | 2014-04-11 | 2015-03-10 | Lsi Corporation | Storage device with read channel circuitry configured to provide continuity protection for subsector stitching |
US9785504B2 (en) * | 2015-11-23 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for overlapping parity sectors |
US10075192B2 (en) * | 2016-05-09 | 2018-09-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing with folded parity sector |
US10417089B2 (en) * | 2018-02-13 | 2019-09-17 | Western Digital Technologies, Inc. | Data storage device extending erasures for LDPC-type decoding |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274508A (en) * | 1990-03-09 | 1993-12-28 | Hewlett-Packard Company | Tape storage device for storing audio data in the amble frames of a DDS format tape |
JP3328093B2 (ja) | 1994-07-12 | 2002-09-24 | 三菱電機株式会社 | エラー訂正装置 |
US5701314A (en) | 1995-12-21 | 1997-12-23 | Cirrus Logic, Inc. | On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive |
GB2350531B (en) | 1999-05-26 | 2001-07-11 | 3Com Corp | High speed parallel bit error rate tester |
US6657803B1 (en) | 1999-11-22 | 2003-12-02 | Seagate Technology Llc | Method and apparatus for data error recovery using defect threshold detector and viterbi gain |
US6813742B2 (en) * | 2001-01-02 | 2004-11-02 | Icomm Technologies, Inc. | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture |
US7136244B1 (en) | 2002-02-22 | 2006-11-14 | Western Digital Technologies, Inc. | Disk drive employing data averaging techniques during retry operations to facilitate data recovery |
US7133228B2 (en) * | 2003-10-10 | 2006-11-07 | Seagate Technology Llc | Using data compression to achieve lower linear bit densities on a storage medium |
US7386754B2 (en) * | 2003-10-16 | 2008-06-10 | Seagate Technology Llc | Method and apparatus to improve magnetic disc drive reliability using excess un-utilized capacity |
US7213192B2 (en) | 2004-09-08 | 2007-05-01 | Fujitsu Limited | Methods and apparatus for correcting errors in data read from a disk drive |
US7730384B2 (en) | 2005-02-28 | 2010-06-01 | Agere Systems Inc. | Method and apparatus for evaluating performance of a read channel |
US8028214B2 (en) * | 2006-08-17 | 2011-09-27 | Mobile Techno Corp. | Low density parity check codes decoder and method thereof |
US7738201B2 (en) | 2006-08-18 | 2010-06-15 | Seagate Technology Llc | Read error recovery using soft information |
US7702989B2 (en) | 2006-09-27 | 2010-04-20 | Agere Systems Inc. | Systems and methods for generating erasure flags |
US7971125B2 (en) | 2007-01-08 | 2011-06-28 | Agere Systems Inc. | Systems and methods for prioritizing error correction data |
US7958427B1 (en) * | 2007-03-30 | 2011-06-07 | Link—A—Media Devices Corporation | ECC with out of order completion |
US8161357B2 (en) * | 2008-03-17 | 2012-04-17 | Agere Systems Inc. | Systems and methods for using intrinsic data for regenerating data from a defective medium |
US20110080211A1 (en) | 2008-11-20 | 2011-04-07 | Shaohua Yang | Systems and Methods for Noise Reduced Data Detection |
US7990642B2 (en) | 2009-04-17 | 2011-08-02 | Lsi Corporation | Systems and methods for storage channel testing |
US8176404B2 (en) | 2009-09-09 | 2012-05-08 | Lsi Corporation | Systems and methods for stepped data retry in a storage system |
US8688873B2 (en) | 2009-12-31 | 2014-04-01 | Lsi Corporation | Systems and methods for monitoring out of order data decoding |
US8578253B2 (en) * | 2010-01-04 | 2013-11-05 | Lsi Corporation | Systems and methods for updating detector parameters in a data processing circuit |
US8677218B2 (en) * | 2010-01-27 | 2014-03-18 | Sk Hynix Memory Solutions Inc. | LDPC decoding with on the fly error recovery |
CN102279776B (zh) * | 2010-06-11 | 2015-06-24 | 无锡中星微电子有限公司 | 一种错误检查与纠正能力的测试方法及装置 |
JP2012010108A (ja) * | 2010-06-24 | 2012-01-12 | Fujitsu Ltd | データ処理回路及びデータ処理方法 |
US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
US8843807B1 (en) * | 2011-04-15 | 2014-09-23 | Xilinx, Inc. | Circular pipeline processing system |
US8826105B2 (en) * | 2012-04-12 | 2014-09-02 | Lsi Corporation | Data processing system with out of order transfer |
-
2012
- 2012-06-07 US US13/490,849 patent/US9385756B2/en active Active
-
2013
- 2013-04-22 EP EP13164619.2A patent/EP2672483B1/en active Active
- 2013-04-26 JP JP2013093810A patent/JP2013255221A/ja not_active Withdrawn
- 2013-05-07 CN CN201310163457.XA patent/CN103488545B/zh active Active
- 2013-05-07 KR KR1020130051321A patent/KR20130137527A/ko not_active Application Discontinuation
- 2013-05-07 TW TW102116216A patent/TW201407968A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
CN103488545B (zh) | 2018-01-16 |
KR20130137527A (ko) | 2013-12-17 |
US20130332794A1 (en) | 2013-12-12 |
US9385756B2 (en) | 2016-07-05 |
EP2672483A2 (en) | 2013-12-11 |
EP2672483A3 (en) | 2015-09-09 |
TW201407968A (zh) | 2014-02-16 |
CN103488545A (zh) | 2014-01-01 |
EP2672483B1 (en) | 2017-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9230596B2 (en) | Systems and methods for variable rate coding in a data processing system | |
EP2672483B1 (en) | Data processing system with retained sector reprocessing | |
US9043684B2 (en) | Systems and methods for variable redundancy data protection | |
US8826105B2 (en) | Data processing system with out of order transfer | |
JP5415638B2 (ja) | バイナリ復号化及び非バイナリ復号化の二重処理のためのシステム及び方法 | |
US20130262788A1 (en) | Systems and Methods for External Priority Controlled Data Transfer | |
US9184954B1 (en) | Systems and methods for directed soft data perturbation in layered decoding | |
JP5680696B2 (ja) | シンボルの再グループ化による復号化処理のためのシステム及び方法 | |
US8762815B2 (en) | Systems and methods for data decoder state preservation during extended delay processing | |
US20130263147A1 (en) | Systems and Methods for Speculative Read Based Data Processing Priority | |
US9092368B2 (en) | Systems and methods for modified quality based priority scheduling during iterative data processing | |
EP2605121A2 (en) | Systems and methods for handling out of order reporting in a storage device | |
US9298369B2 (en) | Modify priority of dataset based on number of times the data set is processed by both a data detector circuit and a data decoder circuit | |
US8910005B2 (en) | Systems and methods for selective retry data retention processing | |
EP2637337A2 (en) | Systems and methods for out of order data reporting | |
US20150039978A1 (en) | Systems and Methods for Hybrid Priority Based Data Processing | |
US8416666B1 (en) | Systems and methods for local iteration determination during delay processing | |
US9245586B2 (en) | Systems and methods for short media defect detection using multi-iteration soft data feedback | |
US20160182083A1 (en) | Systems and Methods for Decoder Scheduling With Overlap and/or Switch Limiting | |
US20140229700A1 (en) | Systems and Methods for Accommodating End of Transfer Request in a Data Storage Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140716 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160426 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20160706 |