JP2013255221A - 保持されたセクターの再処理を用いるデータ処理システム - Google Patents

保持されたセクターの再処理を用いるデータ処理システム Download PDF

Info

Publication number
JP2013255221A
JP2013255221A JP2013093810A JP2013093810A JP2013255221A JP 2013255221 A JP2013255221 A JP 2013255221A JP 2013093810 A JP2013093810 A JP 2013093810A JP 2013093810 A JP2013093810 A JP 2013093810A JP 2013255221 A JP2013255221 A JP 2013255221A
Authority
JP
Japan
Prior art keywords
data
sector
processing system
reprocessing
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2013093810A
Other languages
English (en)
Other versions
JP2013255221A5 (ja
Inventor
Johnson Yen
イェン,ジョンソン
Shaohua Yan
ヤン,シャオフア
E Singleton Jefferson
イー. シングルトン,ジェファーソン
Wilson Bruce
ウィルソン,ブルース
Kalluri Madhusudan
カルーリ,マッドハサダン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Corp filed Critical LSI Corp
Publication of JP2013255221A publication Critical patent/JP2013255221A/ja
Publication of JP2013255221A5 publication Critical patent/JP2013255221A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/1171Parity-check or generator matrices with non-binary elements, e.g. for non-binary LDPC codes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1883Methods for assignment of alternate areas for defective areas
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63Joint error correction and other techniques
    • H03M13/6343Error control coding in combination with techniques for partial response channels, e.g. recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

【課題】保持されたセクターの再処理を用いたデータ処理システムのための装置及び方法を提供する。
【解決手段】データブロックを処理し、対応する処理済みの出力データブロックを得て、要求される場合に再処理するためにデータブロックを保持するように動作可能なデータプロセッサと、保持されたデータブロックの再処理要求を受信し、データプロセッサにおいて、保持されたデータブロックの再処理動作を開始するように動作可能なスケジューラーと、を備えるデータ処理システム。
【選択図】図3

Description

本発明は、保持されたセクターの再処理を用いるデータ処理システムに関する。
ストレージシステム、携帯電話システム、及び無線送信システム等の用途における使用のために、様々なデータ処理システムが開発されている。それらのシステムのそれぞれにおいて、データが何らかの媒体を介して送信機から受信機に転送される。例えば、ストレージシステムでは、データは、送信機(すなわち書込み機能)から、ストレージ媒体を介して受信機(すなわち読取り機能)に送信される。情報はデジタルデータの形態で格納及び送信されるので、誤りが生じ、この誤りは、訂正されない場合、データを破損し情報を使用不可能にする可能性がある。任意の転送の有効性は、様々な要因によって生じる、データ内の任意の損失によって影響される。デジタルデータ内の誤りを検出し補正するために、多くのタイプのデータプロセッサが開発されている。例えば、最大事後確率(MAP)検出器及び低密度パリティチェック(LDPC)復号化器等のデータ検出器及び復号化器を用いて、記憶システム又は送信システムから検索されたデータビット又はマルチビットシンボルの値を検出し復号化することができる。
記憶システムからのデータセクター又は他のデータブロックは、信号対雑音比(SNR)が変動する場合があり、このため、記憶又は送信の後に元のデータを復元する難しさが変動する場合がある。データが連続して検索又は受信されるので、処理されているデータを記憶するメモリバッファーをデータ処理システム内に設けることができる。一方、処理が完了すると、データはメモリバッファーから追い出されて、処理すべき新しいデータのための余地を作る。データがメモリバッファーから追い出される前に、データ処理システムにおいてデータの処理に成功していない場合、データを再び検索又は受信して、処理が次回に成功することを期待して、処理を繰り返すことができる。
本発明の様々な実施の形態は、保持されたセクターの再処理を用いたデータ処理システムのための装置及び方法に関する。データ処理システムは、データブロックに対し誤り検出及び誤り補正等の機能を実行し、通常の追い出し基準に達した後にデータセクターを保持することが可能である。それらの保持されたセクターは、幾つかの場合では、追加の処理リソース又は処理時間を用いてデータ処理システムで再処理することができる。幾つかの実施の形態では、データ処理システムは、ビタビ型検出器及び低密度パリティチェック(LDPC)復号化器を使用して、データを繰り返し処理する磁気ハードディスクドライブの読取りチャネルを備える。そのような場合、データセクターは一般に、データが復号化器において収束する場合、復号化器においてローカル復号化反復限度に達するか、若しくは検出器及び復号化器においてグローバル反復限度に達した場合、又はバッファーが満杯であり、処理するための新しいデータが受信される場合、中央メモリから追い出される。読取りチャネルに命令して、中央メモリに或る特定のデータセクターを保持し、チャネルが余剰帯域幅を有する場合、又はハードディスクドライブ内の読取りヘッドがトラック間を移動している間等の空き時間がある場合に再処理することができる。再処理される保持セクターは通常、読取りチャネルで、又は追加の処理リソース又は処理時間を用いて処理することができる。例えば、保持されたセクターを再処理する場合、目標シンボルフリップ(TSF:Targeted Symbol Flipping)、Y平均、同期マークなし再試行(NSM:No Syncmark Retry)等のチャネル又は復号化器の再試行機能をイネーブルすることができる。セクターは、再処理中に収束した場合、セクターを識別するセクタータグとともにハードディスクコントローラーに転送することができ、次に、中央メモリから消去することができる。
データ処理システムの幾つかの実施の形態では、制御信号が提供されて、それにより、データセクターの再処理が要求され、データセクターが、追い出し規則により通常、メモリから消去された後、データ処理システムのメモリに保持されるか否かを制御することが可能になる。
この概要は、本発明による幾つかの実施の形態の概略のみを提供するものである。本発明の多くの他の目的、特徴、利点、及び他の実施の形態は、以下の詳細な説明、添付の特許請求の範囲、及び添付の図面からより完全に明らかとなるであろう。
図を参照することにより、本発明の様々な実施の形態の更なる理解を実現することができ、これらの実施の形態については明細書の残りの部分で説明する。図において、同様の参照符号が幾つかの図面の全てにわたって類似の構成要素を指すのに用いられる場合がある。
本発明の幾つかの実施形態による、保持されたセクターの再処理を用いたデータ処理システムを含む記憶システムを示す図である。 本発明の幾つかの実施形態による、保持されたセクターの再処理を用いたデータ処理システムを含む無線通信システムを示す図である。 本発明の幾つかの実施形態による、保持されたセクターの再処理を用いたデータ処理システムのブロック図である。 本発明の幾つかの実施形態による、保持されたセクターの再処理を用いた例示的なデータ処理システムにおける読取りチャネルとハードディスクコントローラーとの間の入出力(I/O)ポート及び接続を示す図である。 本発明の幾つかの実施形態による、保持されたセクターの再処理を用いたデータ処理のための方法を示す流れ図である。
本発明の様々な実施形態は、保持されたセクターの再処理を用いたデータ処理システムのための装置及び方法に関する。データ処理システムは、データブロックに対し誤り検出及び誤り補正等の機能を実行し、通常の追い出し基準に達した後にデータセクターを保持することが可能である。それらの保持されたセクターは、幾つかの場合では、追加の処理リソース又は処理時間を用いてデータ処理システムで再処理することができる。幾つかの実施の形態では、データ処理システムは、ビタビ型検出器及び低密度パリティチェック(LDPC)復号化器を使用して、データを繰り返し処理する磁気ハードディスクドライブの読取りチャネルを備える。そのような場合、データセクターは一般に、データが復号化器において収束する場合、復号化器においてローカル復号化反復限度に達するか、若しくは検出器及び復号化器においてグローバル反復限度に達した場合、又はバッファーが満杯であり、処理するための新しいデータが受信される場合、中央メモリから追い出される。読取りチャネルに命令して、中央メモリに或る特定のデータセクターを保持し、チャネルが余剰帯域幅を有する場合、又はハードディスクドライブ内の読取りヘッドがトラック間を移動している間等の空き時間がある場合に再処理することができる。再処理される保持セクターは通常、読取りチャネルで、又は追加の処理リソース又は処理時間を用いて処理することができる。例えば、保持されたセクターを再処理する場合、目標シンボルフリップ(TSF:Targeted Symbol Flipping)、Y平均、同期マークなし再試行(NSM:No Syncmark Retry)等のチャネル又は復号化器の再試行機能をイネーブルすることができる。セクターは、再処理中に収束した場合、セクターを識別するセクタータグとともにハードディスクコントローラーに転送することができ、次に、中央メモリから消去することができる。
データ処理システムの幾つかの実施の形態では、制御信号が提供されて、それにより、データセクターの再処理が要求され、データセクターが、追い出し規則により通常、メモリから消去された後、データ処理システムのメモリに保持されるか否かを制御することが可能になる。
本明細書において開示される保持されたセクターの再処理を用いたデータ処理システムは、実質的に任意のチャネルに記憶されているか若しくはそのチャネルを介して送信されたデータの処理、又は実質的に任意の媒体への情報の記憶に適用可能である。送信に適用されるものには、光ファイバー、無線周波数チャネル、有線又は無線のローカルエリアネットワーク、デジタル加入者線技術、無線セルラー、銅ファイバー又は光ファイバー等の任意の媒体によるイーサネット、ケーブルテレビ等のケーブルチャネル、及び地球衛星通信が含まれるが、これらに限定されるものではない。記憶に適用されるものには、ハードディスクドライブ、コンパクトディスク、デジタルビデオディスク、磁気テープ、並びにDRAM、NANDフラッシュ、NORフラッシュ、他の不揮発性メモリ及びソリッドステートドライブ等のメモリデバイスが含まれるが、これらに限定されるものではない。例えば、データ処理システムは、磁気ハードディスクドライブ内の、このドライブからのデータセクターを検出し復号化する読取りチャネルとすることができるが、これに限定されるものではない。
「セクター」という用語は、本明細書において、幾つかの例示的な実施形態に関して用いられるが、データのソース又はフォーマットと無関係に、保持されたセクターの再処理を用いたデータ処理システムにおいて処理されるデータブロックを一般に指すものとみなすことができる。
本明細書に開示する保持されたセクターの再処理を用いたデータ処理システムはいかなる特定の用途にも限定されるものではないが、本発明の実施形態から利益を受ける応用形態の幾つかの例が図1及び図2に提示されている。図1を参照すると、本発明の幾つかの実施形態による保持されたセクターの再処理を用いたデータ処理システムの例示的な応用形態として、記憶システム100が示されている。記憶システム100は、本発明の幾つかの実施形態による保持されたセクターの再処理を用いたデータ処理システムを有する読取りチャネル回路102を備える。記憶システム100は、例えば、ハードディスクドライブとすることができる。記憶システム100は、前置増幅器104、インターフェースコントローラー106、ハードディスクコントローラー110、モーターコントローラー112、スピンドルモーター114、ディスクプラッター116、及び読取り/書込みヘッドアセンブリ120も備える。インターフェースコントローラー106はディスクプラッター116への/からのデータのアドレス指定及びタイミングを制御する。ディスクプラッター116上のデータは、アセンブリがディスクプラッター116上に適切に位置決めされているときに読取り/書込みヘッドアセンブリ120が検出することができる磁気信号群からなる。1つの実施形態では、ディスクプラッター116は、長手記録方式又は垂直記録方式のいずれかに従って記録される磁気信号を含む。
通常の読取り動作では、読取り/書込みヘッドアセンブリ120はモーターコントローラー112によって、ディスクプラッター116上の所望のデータトラックの上方に正確に位置決めされる。モーターコントローラー112は、ハードディスクコントローラー110の指示の下で読取り/書込みヘッドアセンブリ120をディスクプラッター116上の適切なデータトラックに移動させることによって、ディスクプラッター116に対して読取り/書込みヘッドアセンブリ120を位置決めし、かつスピンドルモーター114を駆動する。スピンドルモーター114は、決められたスピンレート(RPM)でディスクプラッター116をスピンさせる。読取り/書込みヘッドアセンブリ120が適切なデータトラックに近接して位置決めされると、ディスクプラッター116がスピンドルモーター114によって回転するのに応じてディスクプラッター116上のデータを表す磁気信号が読取り/書込みヘッドアセンブリ120によって感知される。感知された磁気信号は、ディスクプラッター116上の磁気データを表す連続した微小アナログ信号として与えられる。この微小アナログ信号は、読取り/書込みヘッドアセンブリ120から前置増幅器104を介して読取りチャネル回路102に転送される。前置増幅器104は、ディスクプラッター116からアクセスされた微小アナログ信号を増幅するように動作可能である。そして、読取りチャネル回路102は、受信したアナログ信号を復号化及びデジタル化し、ディスクプラッター116に最初に書き込まれた情報を再生する。このデータは、読取りデータ122として受信回路に与えられる。受信した情報の復号化の一部として、読取りチャネル回路102は保持されたセクターの再処理(正:retained sector reprocessing)を用いたデータ処理システムを用いて受信信号を処理する。保持されたセクターの再処理を用いたそのようなデータ処理システムは、図3及び図4に関して以下で開示されるデータ処理システムと一致するように実施することができる。幾つかの場合、データ処理は、図5に関連して以下で開示される流れ図と一致するように実行することができる。書込み動作は実質的に、先行する読取り動作の反対の動作であり、書込みデータ124が読取りチャネル回路102に与えられる。次にこのデータは符号化され、ディスクプラッター116に書き込まれる。
例えばRAID(安価なディスクの冗長アレイ又は独立ディスクの冗長アレイ)に基づく記憶システム等のより大型の記憶システムに、記憶システム100を統合することができることに留意すべきである。このようなRAID記憶システムは、複数のディスクを論理ユニットとして結合し、冗長性を通じて安定性及び信頼性を増大させる。データは、種々のアルゴリズムに従って、RAID記憶システムに含まれる複数のディスクにわたって拡散させることができ、RAID記憶システムが単一のディスクであるかのようにオペレーティングシステムがアクセスすることができる。例えば、データはRAID記憶システム内の複数のディスクにミラーリングすることもできるし、複数の技法において複数のディスクにわたってスライスし分散させることもできる。RAID記憶システム内の少数のディスクが故障するか又は利用不可能になる場合、誤り訂正技法を用いて、RAID記憶システム内の他のディスクからのデータの残りの部分に基づいて、欠落データを再生することができる。RAID記憶システム内のディスクは、限定ではないが、記憶システム100等の個別の記憶システムとすることができ、互いに近接して配置することもできるし、セキュリティを増大させるために、より広範に分散させることもできる。書込み動作において、書込みデータがコントローラーに提供され、コントローラーは、例えば書込みデータのミラーリング又はストライピングによって、ディスクにわたって書込みデータを記憶する。読取り動作において、コントローラーはディスクからデータを検索する。次に、コントローラーは、RAID記憶システムが単一のディスクであるかのように結果の読取りデータを生成する。
図2を参照すると、本発明の幾つかの実施形態による、保持されたセクターの再処理を用いたデータ処理システムを有する受信機204を備える無線通信システム200又はデータ送信デバイスが示されている。通信システム200は、符号化された情報を当該技術分野において既知の転送媒体206を介して送信するように動作可能な送信機202を備える。符号化されたデータは、受信機204によって転送媒体206から受信される。受信機204は、保持されたセクターの再処理(正:retained sector reprocessing)を用いたデータ処理システムを内蔵している。保持されたセクターの再処理を用いたそのようなデータ処理システムは、図3及び図4に関連して後述するデータ処理システムと一致するように実施することができる。幾つか場合、データ処理は、図5に関連して以下で開示される流れ図と一致するように実行することができる。
図3を参照すると、本発明の1つ又は複数の実施形態による保持されたセクターの再処理を用いたデータ処理システム300が示されている。データ処理システム300は、アナログ信号304を受信するアナログフロントエンド回路302を備える。アナログフロントエンド回路302はアナログ信号304を処理し、処理済みのアナログ信号306をアナログ/デジタル変換器回路310に与える。アナログフロントエンド回路302には、限定ではないが、当該技術分野において知られているようなアナログフィルター及び増幅器回路が含まれ得る。本明細書において提供される開示に基づくと、当業者であれば、アナログフロントエンド回路302の一部として含めることができる種々の回路部を認識するであろう。幾つかの場合には、アナログ信号304は記憶媒体(例えば116)に関連して配置される読取り/書込みヘッドアセンブリ(例えば120)から取り出される。他の場合には、アナログ信号304は伝送媒体(例えば206)から信号を受信するように動作可能な受信機回路(例えば204)から取り出される。伝送媒体は有線又は無線とすることができる。本明細書において提供される開示に基づくと、当業者であれば、アナログ入力304を取り出すことができる種々のソースを認識するであろう。
アナログ/デジタル変換器回路310は処理されたアナログ信号306を対応する一連のデジタルサンプル312に変換する。アナログ/デジタル変換器回路310は、アナログ入力信号に対応するデジタルサンプルを生成することが可能な当該技術分野において既知の任意の回路とすることができる。本明細書において提供される開示に基づいて、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々のアナログ/デジタル変換器回路を認識するであろう。デジタルサンプル312が等化器回路314に与えられる。等化器回路314はデジタルサンプル312に等化アルゴリズムを適用して、等化出力316を生成する。本発明の幾つかの実施形態では、等化器回路314は当該技術分野において既知のデジタル有限インパルス応答フィルター回路である。幾つかの場合、等化器314は、データ検出器回路320が処理に利用可能になるまで1つ又は複数の符号語を保持するのに十分なメモリを備える。等化出力316は、例えばソリッドステート記憶システム内の記憶デバイスから直接受信できることを可能とすることができる。そのような場合、アナログフロントエンド回路302、アナログ/デジタル変換器回路310、及び等化器回路314は、データがデジタルデータ入力として受信される場合に除去することができる。
データ検出器回路320は、受信した符号語又はデータセットにデータ検出アルゴリズムを適用するように動作可能であり、幾つかの場合、データ検出器回路320は2つ以上の符号語を並列に処理することができる。本発明の幾つかの実施形態では、データ検出器回路320は当該技術分野において知られているようなビタビアルゴリズムデータ検出器回路である。本発明の他の実施形態では、データ検出器回路320は当該技術分野において知られているような最大事後データ検出器回路である。一般的なフレーズ「ビタビデータ検出アルゴリズム」又は「ビタビアルゴリズムデータ検出器回路」は、任意のビタビ検出アルゴリズム若しくはビタビアルゴリズム検出器回路又はそれらの変形形態を意味するように最も広い意味で用いられることに留意されたい。それらの変形形態には、双方向ビタビ検出アルゴリズム又は双方向ビタビアルゴリズム検出器回路が含まれるが、これらに限定されるものではない。また、一般的なフレーズ「最大事後データ検出アルゴリズム」又は「最大事後データ検出器回路」は、任意の最大事後検出アルゴリズム若しくは最大事後検出器回路又はそれらの変形形態を意味するように最も広い意味で用いられる。それらの変形形態には、単純化された最大事後データ検出アルゴリズム及び最大対数最大事後データ検出アルゴリズム、又は対応する検出器回路が含まれるが、これらに限定されるものではない。本明細書において提供される開示に基づくと、当業者であれば、本発明の様々な実施形態に関連して用いることができる種々のデータ検出器回路を認識するであろう。データ検出器回路320は、等化器回路314又は中央メモリ回路330からのデータセットの入手可能性に基づいて始動される。
完了すると、データ検出器回路320は検出器出力322を与える。検出器出力322は軟データを含む。本明細書において用いられるとき、フレーズ「軟データ」は、信頼度データを意味するように最も広い意味で用いられ、この信頼度データの各インスタンスは、対応するビット位置又はビット位置群が正しく検出されている尤度を示す。本発明の幾つかの実施形態では、軟データ又は信頼度データは当該技術分野において知られているような対数尤度比データである。検出された出力322はローカルインターリーバー回路324に与えられる。ローカルインターリーバー回路324は、検出された出力322として含まれるデータセットの副部分(sub-portions)(すなわちローカルチャンク)をシャッフルするように動作可能であり、インターリーブされた符号語326を与え、このインターリーブされた符号語326は中央メモリ回路330に記憶される。インターリーバー回路324は、データセットをシャッフルして再配置されたデータセットを得ることが可能な当該技術分野において知られている任意の回路とすることができる。インターリーブされた符号語326は中央メモリ回路330に記憶される。インターリーブされた符号語326は、記憶された符号語332として中央メモリ回路330からアクセスされ、グローバルインターリーバー/デインターリーバー回路334によってグローバルにインターリーブされる。グローバルインターリーバー/デインターリーバー回路334は、符号語をグローバルに再配置することが可能な、当該技術分野において知られている任意の回路とすることができる。グローバルインターリーバー/デインターリーバー回路334は、低密度パリティチェック(LDPC)復号化器340に復号化器入力336を与える。本明細書において提供される開示に基づくと、当業者であれば、本発明の異なる実施形態に関連して用いることができる他の復号化アルゴリズムを認識するであろう。LDPC復号化器340は、可変数のローカル反復のデータ復号化アルゴリズムを復号化器入力336に適用する。
LDPC復号化器340が収束するのに失敗し(すなわち、最初に書き込まれたデータセットを得るのに失敗し)、LDPC復号化器340を通るローカル反復数がしきい値を超え、その結果の復号化された出力が、復号化された出力342として中央メモリ回路330に再び与えられる。この復号化された出力342は、中央メモリ330に記憶されて、データ検出器回路320及びLDPC復号化器340を通る別のグローバル反復を待つ。複数のセクターをデータ処理システム300内で同時に処理することができ、他のセクターがLDPC復号化器340内で収束し、Yキュー318及びLEキュー330から出力され消去されると、追加のセクターがデータ検出器320に入ることを許可される。
復号化された出力342を中央メモリ回路330に記憶する前に、復号化された出力342はグローバルにデインターリーブされ、グローバルにデインターリーブされた出力344が得られる。このグローバルにデインターリーブされた出力344は中央メモリ回路330に記憶される。グローバルデインターリーブは、記憶された符号語332に以前に適用されたグローバルインターリーブを逆に行い、復号化器入力336を得る。データ検出器回路320が利用可能になると、以前に記憶されたデインターリーブされた出力344が中央メモリ回路330からアクセスされ、デインターリーバー回路346によってローカルにデインターリーブされる。デインターリーバー回路346は復号化器出力350を再配置し、インターリーバー回路324によって最初に実行されたシャッフルを逆に行う。その結果のデインターリーブされた出力352はデータ検出器回路320に与えられ、データ検出器回路320において、デインターリーブされた出力352は、等化出力316として受信された対応するデータセットのその後の検出を誘導するのに用いられる。
代替的に、復号化された出力が非バイナリLDPC復号化器340において収束する(すなわち、元々書き込まれたデータセットが得られる)場合、結果として得られた復号化された出力は、デインターリーバー回路356に出力符号語354として提供される。デインターリーバー回路356は、データに適用されたグローバルインターリーブ及びローカルインターリーブの双方を逆にするようにデータを再配列し、デインターリーブされた出力360を得る。デインターリーブされた硬判定出力360はコントローラー362に提供される。幾つかの実施形態では、コントローラー362は、磁気記憶デバイスの読取り動作を開始し、結果として得られるデータを受信し、そのデータを汎用コンピューターシステム等の外部デバイスに提供するハードディスクコントローラー回路である。幾つかの実施形態では、ハードディスクコントローラー362は、読取りチャネル300外部の構成要素であり、読取りチャネル300と通信する別個の要素であると見なすことができる。
保持されたセクターの再処理の制御を用いたスケジューラー370は、例えば、検出され復号化されている各符号語の位置を配分し、実行される最大ローカル反復数及び最大グローバル反復数を管理し、出力制御信号372において出力データに関するステータスを提供することによって、データ処理システム300において検出器320及びLDPC復号化器340、並びに内部メモリキュー330を通るデータフローをスケジューリングするのに用いられる。
幾つかの実施形態において、スケジューラー370は、異なるデータブロック又はセクターに異なる処理能力を柔軟に提供するように動作可能である。スケジューラー370は、処理中に、入力制御信号372並びに処理能力管理方式及びセクター動作メトリック等の他の要素に基づいて、セクターに異なる優先度レベルを割り当てる。スケジューラー370は、データ処理システム300内のリソースを配分し、優先度レベルに従ってセクターに様々なレベルの処理性能を提供する。例えば、スケジューラー370は、LDPC復号化反復数、Y平均(Yaverage)、目標シンボルフリップ(TSF:Targeted SymbolFlipping)、同期マークなし再試行(NSM)等の再試行機能等を制御することができる。そのような再試行機能は、LDPC復号化器340における満たされていないパリティチェックの数等の診断尺度及び動作モード、例えば、通常処理/再処理に基づいてスケジューラー370により開始することができる。
図3に関して、アナログ入力304から、ハードディスクコントローラー362に提供される硬判定出力360への図示される読取りチャネル全体を指すのに、データ処理システムという用語が用いられる。しかしながら、保持されたセクターの再処理を用いたデータ処理システムは、この例示的な応用形態に限定されない。より一般的には、保持されたセクターの再処理を用いたデータ処理システムは、再処理のためにデータセクターを保持することができる任意の方法でデータを処理する任意のデバイス又はシステムを含むことができる。いくつかの実施形態では、保持されたセクターの再処理を用いるデータ処理システムは、ハードディスクコントローラー362等のコントローラーが、保持されているセクターの再処理を要求し、スケジューラー370に特定のセクターを保持するよう命令できるようにする制御インターフェースも含む。
スケジューラー370は、追い出し規則を実施して、データセクターがハードディスクコントローラー362にいつ出力され、データセクターが中央メモリ回路330からいつ消去されるかを制御する。幾つかの実施形態では、データセクターは、データセクターがLDPC復号化器340で収束する場合、又はLDPC復号化器340においてローカル復号反復限度に達した場合、又はデータ検出器320及びLDPC復号化器340においてグローバル反復限度に達した場合、又は中央メモリ回路330が満杯であり、アナログ入力304において処理するための新しいデータが受信される場合、中央メモリ回路330からハードディスクコントローラー362に追い出される(又は出力される)。幾つかの実施形態では、復号化反復中にパリティチェックが満たされる値になった場合、データセクターは収束する。ローカル復号化反復及びグローバル復号化反復を制限する追い出し規則をスケジューラー370にハードコードすることもできるし、例えば、最大ローカル復号化反復数を設定するMAX_LOCALレジスター、並びに最大グローバル検出及び復号化反復数を設定するMAX_GLOBALレジスターを使用してプログラム可能とすることもできる。
スケジューラー370は、再処理動作中に適用すべき追い出し規則も実施し、追加の時間及び/又は処理リソース又は技法を割り当てることができる。幾つかの実施形態では、スケジューラー370は、ハードコードされるか、又は、例えば再処理中の最大ローカル復号化反復数を設定するRSR_MAX_LOCALレジスター等のレジスター、並びに再処理中の最大グローバル検出及び復号化反復数を設定するRSR_MAX_GLOBALレジスター等のレジスターを使用するとともに、再処理中のY平均、目標シンボルフリップ、及び/又は同期マークなし再試行NSM等の再試行機能を可能にする、カスタマイズされた追い出し規則を用いてプログラム可能である。本明細書に提供される本開示に基づいて、ハードディスクコントローラー362により命令されるようにセクターを保持し、異なる追い出し基準を適用し、保持されたセクターを再処理しながら追加の処理リソースを割り当てるための、スケジューラー370に含めることができる様々な回路又はコードを当業者は認識するであろう。
そうして、通常の追い出し基準に達した後、ハードディスクコントローラー362に要求される場合、スケジューラー370により、データセクターを中央メモリ回路330に保持することができる。それらの保持されたセクターは、読取りチャネル300が余剰帯域幅を有する場合、又は読取り動作の間に空き時間がある場合、例えば、読取りヘッド120がデータプラッター116上のデータトラック間を移動しているときに、追加のローカル及び/又はグローバル復号化反復を用いて再処理することができる。
保持されたセクターの再処理により、読取りチャネル300は、より多くのローカル及び/又はグローバルな反復を収束が遅いセクターで実行することにより信号対雑音比(SNR)利得を達成することが可能になる。他の再試行機能を用いて保持されたセクターの再処理を組み合わせることにより、更なるSNR利得を達成することができる。LDPC復号化器340での復号化に失敗したセクターに対する自動再試行動作をスキップし、ハードディスクコントローラー362に再処理をいつ実行すべきかを判断させることにより、システムアクセス時間を低減することができる。したがって、LDPC復号化器340での時間のかかる再試行機能は、システムが余剰帯域幅又はアイドル時間を有するまで遅延することができる。幾つかの実施形態では、セクターが順に受信され、処理され、読取りチャネル300からの追い出され、システムが、本来ならアイドルであり得るときに困難なセクターの再処理をなお提供しながら、読取りチャネル300の設計を単純にする。再処理されたセクターは即座に、セクタータグとともにハードディスクコントローラー362に転送され、より長い反復処理又は再試行機能を用いて収束した後、中央メモリ回路330においてバッファー空間を解放することができる。これによって、他の入力データセクターのためにより早く読取りチャネル300内の中央メモリ回路330においてメモリ空間を解放することができ、全体のレイテンシが低減する。
図4を参照すると、本発明の幾つかの実施形態による、読取りチャネル402及びハードディスクコントローラー404を含む例示的なデータ処理システム400が示されている。外部ホスト(図示せず)が、ハードディスクコントローラー404と通信し、磁気記憶デバイスに格納されたデータを要求することができる。ハードディスクコントローラー404は、読取りチャネル402に、データを含むセクターを検出し復号化するように命令する。ハードディスクコントローラー404は、処理後、可能であれば保持すべきセクター及び保持すべきではないセクターを指定するとともに、余剰帯域幅が利用可能な場合、又は読取りヘッド120がディスクプラッター116上のトラック間を移動しているとき等の時間が許す場合、保持されたセクターの再処理を要求することもできる。幾つかの実施形態では、これらの命令は、図1に関連して上記で開示したように、読取り/書込みヘッドアセンブリによるディスクプラッター上の磁気信号の検知もトリガーすることができる。
セクターは、読取りチャネル402によって検出され復号化されると、送信時にそれらのセクターをタグ付けし、識別する信号とともにハードディスクコントローラー404に送信される。本発明の幾つかの実施形態による、読取りチャネル402とハードディスクコントローラー404との間で用いることができる制御信号406のうちの幾つかが、図4に示されている。ハードディスクコントローラー404は、rdgate信号410を用いて、読取りチャネル402に通常処理を用いた読取り動作を実行するように命令する。読取りチャネル402は、データセクターを検出及び復号化する上記で開示した処理機能等の処理機能を実行することができる。ハードディスクコントローラー404は、読取りチャネル402に、retrygate信号412を使用して、最後に読み取られた保持セクターを再処理するように命令し、retrygate信号412は、保持されたセクターを再処理しながら、追加の処理時間及び技法を適用させることもできる。
幾つかの実施形態では、rdgate信号410を使用して読み取られるすべてのセクターは、ハードディスクコントローラー404が、rdgate信号410とともに、セクターが読取りチャネル402内部に保持可能ではないことを示すmetacmd信号414をアサートしない限り、通常処理後、読取りチャネル402に保持される資格を有する。例えば、ハードディスクコントローラー404は、すぐに要求される可能性が高いセクターの投機的な読取りである先読み動作である場合、保持可能ではないものとしてセクターを識別することができる。投機的な読取りの場合、ハードディスクコントローラー404は、セクターが保持されないことを指定し、実際のデータ読取り動作を投機的な読取りよりも優先させることを可能にする。ハードディスクコントローラー404は、データセクター受信後、nrz_clear信号416をアサートし、読取りチャネル402に、ハードディスクコントローラー404においてセクターが再処理されないと判断された後、メモリから最後のセクターを消去するように命令することもできる。ハードディスクコントローラー404は、nrz_clear信号416を使用して、読取りチャネル402をフラッシュして、他のセクターを読み取る余地をメモリ内に作ることができる。
データセクターが、例えば、セクターのデータ値が復号化器において収束し、パリティチェックが満たされた場合に、読取りチャネル402により処理されると、読取りチャネル402はデータをハードディスクコントローラー404に送信する。読取りチャネル402からハードディスクコントローラー404へのdata_valid_r信号416は、有効なデータが送信されていることを示す。
セクターが、rdgate信号410又はretrygate信号412に応答して読取りチャネル402により検出され復号化され、対応する追い出し基準が満たされた場合、例えば、セクターのデータ値が復号化器において収束し、パリティチェックが満たされた場合に、セクターはハードディスクコントローラー404に転送される。セクターは、データを送信するためのnrz_data信号424、データをクロック制御するためのnrz_clk信号422、及びnrz_data信号424上のデータが有効であることを示すためのdata_valid_r信号420を使用して、読取りチャネル402からハードディスクコントローラー404に転送される。幾つかの実施形態では、データセクターは、非ゼロ復帰形式で転送される。読取りチャネル402からハードディスクコントローラー404へのsector_tag信号426を使用して、転送中のセクターを識別することができる。セクターは、セクター番号等の任意の適した様式で識別することができる。制御信号406は、処理されたセクターが、処理後にパリティチェック又は他の誤りチェックに合格したか否かを示す状態信号を含むこともできる。幾つかの実施形態では、読取りチャネル402は、要求され読み取られた順序でセクターをハードディスクコントローラー404に転送する。すなわち、読取りチャネル402は、復号化の収束結果に関わりなく、rdgateコマンドの順序に従って、フラグが関連付けられたセクターデータをハードディスクコントローラー404に順次転送する。
セクターが収束に失敗した場合、読取りチャネル402は、rdgate信号410中にそのセクターに対しmetacmd信号414がアサートされたか否か及びバッファー内に十分な空間があるか否かに基づいて、セクターを再処理のためにバッファー内に保持できるか否かを判断する。読取りチャネル402が失敗したセクターをバッファー内に保持することを決定した場合、セクターが読取りチャネル402からハードディスクコントローラー404に転送されている間、nrz_sector_retained信号430がアサートされる。転送中、nrz_sector_fail信号432又はnrz_sector_marginal信号434をアサートすることもでき、セクターの復号化状態についての測定基準がハードディスクコントローラー404に提供される。例えば、セクターが収束に失敗した場合、nrz_sector_fail信号432が転送中にアサートされる。セクターが完全には収束しなかった場合、例えば、パリティチェック違反の数がゼロよりも大きいが、所定の範囲内にある場合、nrz_sector_marginal信号434が転送中にアサートされる。セクターは、上記で開示される基準を満たす場合、保持され、ハードディスクコントローラー404がretrygate信号412を発行して、再処理動作を開始するか、又はnrz_clear信号416がハードディスクコントローラー404によりアサートされ、バッファーからセクターをフラッシュするまで、バッファー内に留まる。幾つかの実施形態では、rdgateコマンドに応答して他のセクターを処理するために空間が必要な場合、ハードディスクコントローラー404が保持されたセクターに対しretrygate信号412を発行しない場合であっても、保持されたセクターは最終的に、読取りチャネル402によりバッファーから消去することができる。保持するセクターの数は、読取りチャネル402のバッファーの空き空間に基づくことができ、又はバッファー及び各セクターのサイズに基づいて所定数のセクターに制限することもできる。
ハードディスクコントローラー404から読取りチャネル402への信号は、バス等の他のメカニズムを用いて結合又は送信することができる。信号は、単方向性又は双方向性とすることができる。例えば、nrz_clk信号422を、読取りチャネル402又はハードディスクコントローラー404のいずれかにおいて生成し、読取りチャネル402とハードディスクコントローラー404との間の両方向に他の信号を同期させるのに用いることもできるし、読取りチャネル402とハードディスクコントローラー404との間で別々のクロック信号を用いることもできる。
図5を参照すると、流れ図500は、本発明の幾つかの実施形態による、保持されたセクターの再処理を用いるデータ処理システムにおいてデータを処理する方法を示す。図5の方法は、例えば、図3及び図4に開示されるような回路により実行することができる。流れ図500に従い、データセクターがまず通常に処理される(ブロック502)。ハードディスクコントローラーから読取りチャネルへのデータセクターの読取り要求を使用して、例えば、rdgate信号を使用して、読取り動作及びデータセクターの処理を開始することができる。通常処理は、例えば、ビタビ又はMAP型検出器での検出及び読取りチャネルのLDPC復号化器での復号化を含むことができる。セクターが収束したか否かが判断される(ブロック504)。収束した場合、セクターはハードディスクコントローラーに転送され、セクターは読取りチャネル内のバッファーから消去され、nrz_sector_fail信号432が0に設定されて、セクターが収束したことを示し、nrz_sector_retained信号430が0に設定されて、セクターがバッファーから消去されたことを示す(ブロック506)。セクターが収束しなかった場合、セクターを読取りチャネルのバッファー内に保持可能であるか否かが判断される(ブロック510)。例えば、metacmd信号414が、rdgate信号410中にセクターに対しハードディスクコントローラー404によりアサートされた場合、そのセクターは保持可能ではない。セクターが保持可能ではない場合、そのセクターはハードディスクコントローラー404に転送され、読取りチャネルのバッファーから消去され、nrz_sector_fail信号432が1に設定されて、セクターが収束しなかったことを示し、nrz_sector_retained信号430が0に設定されて、セクターがバッファーから消去されたことを示す(ブロック512)。
セクターが収束せず(ブロック504)、かつ保持可能である(ブロック510)場合、セクターに十分な空間がバッファー内にあるか否かが判断される(ブロック514)。この判断は、バッファー内に残された自由空間に基づくとともに、幾つかの実施形態では、バッファー内のセクター数の限度にすでに達したか否かに基づくことができる。十分な空間がない場合、セクターはハードディスクコントローラー404に転送され、セクターは読取りチャネル内のバッファーから消去され、nrz_sector_fail信号432が1に設定されて、セクターが収束しなかったことを示し、nrz_sector_retained信号430が0に設定されて、セクターがバッファーから消去されたことを示す(ブロック512)。次に、処理は他のセクターに続く(ブロック502)。
セクターに十分な空間がバッファー内にある場合(ブロック514)、セクターはバッファー内に保持され、収束に失敗したセクターはハードディスクコントローラー404に転送され、nrz_sector_fail信号432が1に設定されて、セクターが収束しなかったことを示し、nrz_sector_retained信号430が1に設定されて、セクターがバッファー内に保持されたことを示す(ブロック516)。このプロセス中、rdgate信号410が別の信号に対してアサートされる場合(ブロック520)、処理はそのセクターに対して続く(ブロック502)。収束に失敗した元のセクターがなおバッファー内にある間、retrygate信号がセクターに対してアサートされる場合(ブロック522)、保持されたセクターは再処理され、次に、ハードディスクコントローラーに転送される(ブロック524)。
セクターが順序通りに転送される幾つかの実施形態では、retrygate信号412は、転送される最後のセクターを参照する。他の実施形態では、ハードディスクコントローラー404は、retrygate信号412がアサートされる場合に再処理される、保持されたセクターを識別することができる。
特に、図5のステップが実行される順序は、示されるものに限定されず、ステップは並列に実行することができる。
幾つかの実施形態では、retrygate信号412は、保持セクターに対して2回以上発行することができ、セクターを正確に復号化しようとして、各再処理動作間で読取りチャネルの動作特徴が調整される。
上記の応用形態において論述した様々なブロックは、他の機能とともに集積回路に実装することができることに留意すべきである。そのような集積回路は、所与のブロック、システム若しくは回路の機能の全て、又はブロック、システム若しくは回路の機能の一部のみを含むことができる。また、ブロック、システム又は回路の要素を複数の集積回路にわたって実装することができる。そのような集積回路は、モノリシック集積回路、フリップチップ集積回路、マルチチップモジュール集積回路及び/又は混合信号集積回路を含むが、これらに限定されるものではない、当該技術分野において知られている任意のタイプの集積回路とすることができる。本明細書において論述されたブロック、システム又は回路の様々な機能を、ソフトウェア又はファームウェアのいずれかで実装することができることにも留意すべきである。そのような幾つかの場合には、システム全体、ブロック全体又は回路全体を、そのソフトウェア等価物又はファームウェア等価物を用いて実装することができる。他の場合には、所与のシステム、ブロック又は回路の一部分をソフトウェア又はファームウェアで実装することもできる一方、他の部分はハードウェアで実装される。
本明細書に開示される保持されたセクターの再処理は、帯域幅及び処理リソースが利用可能な場合、問題のあるデータセクターが、通常よりもいくつかのセクターをより高速で追い出して、全体のレイテンシを低減しながら、通常よりも大きな処理リソースを受け取ることを可能にする。保持されたセクターに中央メモリ回路内の空間を割り当てることにより、ハードドライブコントローラーは、ハードディスクからデータを再び読み取ることになる読取り動作全体を繰り返す必要なく、セクターの追加の処理を要求することができる。
結論として、本発明は、非順序型転送を用いたデータ処理システムのための新規な装置、システム及び方法を提供する。本発明の1つ又は複数の実施形態の詳細な説明が上記で与えられたが、本発明の趣旨から逸脱することなく、様々な代替形態、修正形態及び均等物が当業者には明らかであろう。したがって、上記の説明は本発明の範囲を限定するものとして解釈されるべきではなく、本発明の範囲は添付の特許請求の範囲によって画定される。
図1
102 Read Channel Including Data Processing System With Retained Sector Reprocessing 保持されたセクターの再処理を用いるデータ処理システムを含む読取りチャネル
104 Preamp プリアンプ
106 Interface Controller インターフェースコントローラー
110 Hard Disk Controller ハードディスクコントローラー
112 Motor Controller モーターコントローラー
114 Spindle Motor スピンドルモーター
116 Disk Platter ディスクプラッター
120 Read/Write Head 読取り/書込みヘッド
122 Read Data 読取りデータ
124 Write Data 書込みデータ

図2
202 Transmitter 送信機
204 Receiver Including Data Processing System With Retained Sector Reprocessing 保持されたセクターの再処理を用いるデータ処理システムを含む受信機
206 Transfer Medium 転送媒体

図3
302 Analog Front End アナログフロントエンド
304 Analog Input アナログ入力
310 Analog To Digital Converter アナログ/デジタル変換器
318 Y Queue Yキュー
320 Data Detector データ検出器
324 Local Interleaver ローカルインターリーバー
330 LE Queue LEキュー
334 Global Interleaver/Deinterleaver グローバルインターリーバー/デインターリーバー
340 LDPC Decoder LDPC復号化器
346 Local Deinterleaver ローカルデインターリーバー
356 Deinterleaver Circuit デインターリーバー回路
362 Hard Disk Controller ハードドライブコントローラー
370 Scheduler With Retained Sector Reprocessing Control 保持されたセクターの再処理の制御を用いるスケジューラー

図4
402 Read Channel 読取りチャネル
404 Hard Drive Controller ハードドライブコントローラー

図5
502 Process data sector normally データセクターを通常通り処理する
504 Did sector converge? セクターが収束したか?
506 Transfer sector to HDC Clear sector from buffer Set nrz_sector_fail=0 Set nrz_sector_retained=0 セクターをHDCに転送し、セクターをバッファーから消去し、nrz_sector_fail=0を設定し、nrz_sector_retained=0を設定する
510 Is sector retainable? セクターが保持可能?
512 Transfer sector to HDC Clear sector from buffer Set nrz_sector_fail=1 Set nrz_sector_retained=0 セクターをHDCに転送し、セクターをバッファーから消去し、nrz_sector_fail=1を設定し、nrz_sector_retained=0を設定する
514 Is there sufficient space in buffer for sector? バッファー内にセクターに十分な空間があるか?
516 Retain sector in buffer Transfer sector to HDC Set nrz_sector_fail=1 Set nrz_sector_retained=1 セクターをバッファー内に保持し、セクターをHDCに転送し、nrz_sector_fail=1を設定し、nrz_sector_retained=1を設定する
520 rdgate issued? rdgateを発行したか?
522 retrygate issued? retrygateを発行したか?
524 Reprocess the retained sector and then transfer the sector to HDC 保持されたセクターを再処理し、次に、セクターをHDCに転送する

Claims (20)

  1. データ処理システムであって、
    データブロックを処理し、対応する処理済みの出力データブロックを得て、要求される場合に再処理するために前記データブロックを保持するように動作可能なデータプロセッサと、
    前記保持されたデータブロックの再処理要求を受信し、前記データプロセッサにおいて、前記保持されたデータブロックの再処理動作を開始するように動作可能なスケジューラーと、
    を備える、データ処理システム。
  2. 前記データプロセッサは、前記データブロック内のデータ値を反復的に検出するように動作可能なデータ検出器及びデータ復号化器を備える、請求項1に記載のデータ処理システム。
  3. 前記データ復号化器は低密度パリティチェック復号化器を含む、請求項2に記載のデータ処理システム。
  4. 前記データプロセッサは、前記データ検出器と前記データ復号化器との間にメモリを更に備え、保持されたデータブロックはメモリに記憶される、請求項2に記載のデータ処理システム。
  5. 前記スケジューラーは、前記データブロックを処理する場合よりも前記データブロックを再処理する場合に、前記データプロセッサにおいて、より多くの処理リソースを割り当てるように動作可能である、請求項1に記載のデータ処理システム。
  6. 前記処理リソースは、幾つかの処理反復及び少なくとも1つの再試行処理動作を含む、請求項5に記載のデータ処理システム。
  7. 前記スケジューラーは、前記データブロックの読取り要求及び前記データブロックの保持命令を受信するように更に動作可能である、請求項1に記載のデータ処理システム。
  8. 前記データプロセッサは、処理後に前記処理済みの出力データブロックをハードディスクコントローラーに転送し、対応するデータブロックが保持可能であるか否かを判断し、保持可能な場合には前記対応するデータブロックを保持するように動作可能である、請求項1に記載のデータ処理システム。
  9. 前記データプロセッサは、前記対応するデータブロックが保持されるか否かの指標を前記ハードディスクコントローラーに転送するように更に動作可能である、請求項8に記載のデータ処理システム。
  10. 前記データ処理システムは、集積回路として実装される、請求項1に記載のデータ処理システム。
  11. 前記データ処理システムは記憶デバイスに組み込まれる、請求項1に記載のデータ処理システム。
  12. 前記データ処理システムは、独立ディスクの冗長アレイを備える記憶システム内に組み込まれる、請求項1に記載のデータ処理システム。
  13. 前記データ処理システムは送信システムに組み込まれる、請求項1に記載のデータ処理システム。
  14. データ処理方法であって、
    読取り要求を受信した場合、データセクターを処理することであって、データ値を検出する、処理することと、
    前記データセクターの前記データ値を出力することと、
    前記読取り要求とともに受信された保持命令に少なくとも部分的に基づいて、前記データセクターをメモリに保持すべきか否かを判断することと、
    前記データセクターが保持されたか否かの指標を出力することと、
    前記データセクターの再処理要求を受信した場合、前記データセクターを再処理することであって、新しいデータ値を生成する、再処理することと、
    前記新しいデータ値を出力することと、
    を含む、データ処理方法。
  15. 前記データセクターの前記データ値を出力する場合、前記データ値の検出に成功したか否かの指標を出力することを更に含む、請求項14に記載のデータ処理方法。
  16. 前記メモリが、前記データセクターの保持に十分な空き領域を有するか否かを判断することを更に含む、請求項14に記載のデータ処理方法。
  17. 前記データセクターを処理することは、前記データセクターが収束するまで、低密度パリティチェック復号化器において所定の反復数まで前記データセクターを復号化することを含む、請求項14に記載のデータ処理方法。
  18. 前記データセクターを再処理することは、前記データセクターが収束するまで、前記低密度パリティチェック復号化器においてより大きな第2の所定の反復数まで前記データセクターを復号化することを含む、請求項17に記載のデータ処理方法。
  19. 前記データセクターを再処理することは、前記低密度パリティチェック復号化器において少なくとも1つの再試行動作を実行することを更に含む、請求項18に記載のデータ処理方法。
  20. 記憶システムであって、
    データセットを維持する記憶媒体と、
    前記ストレージ媒体上の前記データセットを検知し、該データセットに対応するアナログ出力を提供するように動作可能な読取り/書込みヘッド組立体と、
    連続信号をサンプリングしてデジタル出力を得るように動作可能なアナログ/デジタル変換器と、
    データ処理システムであって、
    前記デジタル出力内のデータブロックを処理し、対応する処理済みの出力データブロックを得て、再処理が要求される場合に再処理するために前記データブロックを保持するように動作可能なデータプロセッサと、
    前記保持されたデータブロックの再処理要求を受信し、前記データプロセッサにおいて、前記保持されたデータブロックの再処理動作を開始するように動作可能なスケジューラーと、
    を備える、データ処理システムと、
    を備える、記憶システム。
JP2013093810A 2012-06-07 2013-04-26 保持されたセクターの再処理を用いるデータ処理システム Withdrawn JP2013255221A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/490,849 2012-06-07
US13/490,849 US9385756B2 (en) 2012-06-07 2012-06-07 Data processing system with retained sector reprocessing

Publications (2)

Publication Number Publication Date
JP2013255221A true JP2013255221A (ja) 2013-12-19
JP2013255221A5 JP2013255221A5 (ja) 2016-06-16

Family

ID=48143504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013093810A Withdrawn JP2013255221A (ja) 2012-06-07 2013-04-26 保持されたセクターの再処理を用いるデータ処理システム

Country Status (6)

Country Link
US (1) US9385756B2 (ja)
EP (1) EP2672483B1 (ja)
JP (1) JP2013255221A (ja)
KR (1) KR20130137527A (ja)
CN (1) CN103488545B (ja)
TW (1) TW201407968A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9098105B2 (en) * 2012-08-24 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Dynamic Y-buffer size adjustment for retained sector reprocessing
US8886991B2 (en) * 2012-10-26 2014-11-11 Lsi Corporation Sector failure prediction method and related system
US8910005B2 (en) * 2012-12-03 2014-12-09 Lsi Corporation Systems and methods for selective retry data retention processing
US9202519B2 (en) 2014-03-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Adaptive calibration of noise predictive finite impulse response filter based on decoder convergence
US8976476B1 (en) 2014-04-11 2015-03-10 Lsi Corporation Storage device with read channel circuitry configured to provide continuity protection for subsector stitching
US9785504B2 (en) * 2015-11-23 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for overlapping parity sectors
US10075192B2 (en) * 2016-05-09 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing with folded parity sector
US10417089B2 (en) * 2018-02-13 2019-09-17 Western Digital Technologies, Inc. Data storage device extending erasures for LDPC-type decoding

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274508A (en) * 1990-03-09 1993-12-28 Hewlett-Packard Company Tape storage device for storing audio data in the amble frames of a DDS format tape
JP3328093B2 (ja) 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5701314A (en) 1995-12-21 1997-12-23 Cirrus Logic, Inc. On-the-fly error correction using thermal asperity erasure pointers from a sampled amplitude read channel in a magnetic disk drive
GB2350531B (en) 1999-05-26 2001-07-11 3Com Corp High speed parallel bit error rate tester
US6657803B1 (en) 1999-11-22 2003-12-02 Seagate Technology Llc Method and apparatus for data error recovery using defect threshold detector and viterbi gain
US6813742B2 (en) * 2001-01-02 2004-11-02 Icomm Technologies, Inc. High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture
US7136244B1 (en) 2002-02-22 2006-11-14 Western Digital Technologies, Inc. Disk drive employing data averaging techniques during retry operations to facilitate data recovery
US7133228B2 (en) * 2003-10-10 2006-11-07 Seagate Technology Llc Using data compression to achieve lower linear bit densities on a storage medium
US7386754B2 (en) * 2003-10-16 2008-06-10 Seagate Technology Llc Method and apparatus to improve magnetic disc drive reliability using excess un-utilized capacity
US7213192B2 (en) 2004-09-08 2007-05-01 Fujitsu Limited Methods and apparatus for correcting errors in data read from a disk drive
US7730384B2 (en) 2005-02-28 2010-06-01 Agere Systems Inc. Method and apparatus for evaluating performance of a read channel
US8028214B2 (en) * 2006-08-17 2011-09-27 Mobile Techno Corp. Low density parity check codes decoder and method thereof
US7738201B2 (en) 2006-08-18 2010-06-15 Seagate Technology Llc Read error recovery using soft information
US7702989B2 (en) 2006-09-27 2010-04-20 Agere Systems Inc. Systems and methods for generating erasure flags
US7971125B2 (en) 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US7958427B1 (en) * 2007-03-30 2011-06-07 Link—A—Media Devices Corporation ECC with out of order completion
US8161357B2 (en) * 2008-03-17 2012-04-17 Agere Systems Inc. Systems and methods for using intrinsic data for regenerating data from a defective medium
US20110080211A1 (en) 2008-11-20 2011-04-07 Shaohua Yang Systems and Methods for Noise Reduced Data Detection
US7990642B2 (en) 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8176404B2 (en) 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) * 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8677218B2 (en) * 2010-01-27 2014-03-18 Sk Hynix Memory Solutions Inc. LDPC decoding with on the fly error recovery
CN102279776B (zh) * 2010-06-11 2015-06-24 无锡中星微电子有限公司 一种错误检查与纠正能力的测试方法及装置
JP2012010108A (ja) * 2010-06-24 2012-01-12 Fujitsu Ltd データ処理回路及びデータ処理方法
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8843807B1 (en) * 2011-04-15 2014-09-23 Xilinx, Inc. Circular pipeline processing system
US8826105B2 (en) * 2012-04-12 2014-09-02 Lsi Corporation Data processing system with out of order transfer

Also Published As

Publication number Publication date
CN103488545B (zh) 2018-01-16
KR20130137527A (ko) 2013-12-17
US20130332794A1 (en) 2013-12-12
US9385756B2 (en) 2016-07-05
EP2672483A2 (en) 2013-12-11
EP2672483A3 (en) 2015-09-09
TW201407968A (zh) 2014-02-16
CN103488545A (zh) 2014-01-01
EP2672483B1 (en) 2017-12-27

Similar Documents

Publication Publication Date Title
US9230596B2 (en) Systems and methods for variable rate coding in a data processing system
EP2672483B1 (en) Data processing system with retained sector reprocessing
US9043684B2 (en) Systems and methods for variable redundancy data protection
US8826105B2 (en) Data processing system with out of order transfer
JP5415638B2 (ja) バイナリ復号化及び非バイナリ復号化の二重処理のためのシステム及び方法
US20130262788A1 (en) Systems and Methods for External Priority Controlled Data Transfer
US9184954B1 (en) Systems and methods for directed soft data perturbation in layered decoding
JP5680696B2 (ja) シンボルの再グループ化による復号化処理のためのシステム及び方法
US8762815B2 (en) Systems and methods for data decoder state preservation during extended delay processing
US20130263147A1 (en) Systems and Methods for Speculative Read Based Data Processing Priority
US9092368B2 (en) Systems and methods for modified quality based priority scheduling during iterative data processing
EP2605121A2 (en) Systems and methods for handling out of order reporting in a storage device
US9298369B2 (en) Modify priority of dataset based on number of times the data set is processed by both a data detector circuit and a data decoder circuit
US8910005B2 (en) Systems and methods for selective retry data retention processing
EP2637337A2 (en) Systems and methods for out of order data reporting
US20150039978A1 (en) Systems and Methods for Hybrid Priority Based Data Processing
US8416666B1 (en) Systems and methods for local iteration determination during delay processing
US9245586B2 (en) Systems and methods for short media defect detection using multi-iteration soft data feedback
US20160182083A1 (en) Systems and Methods for Decoder Scheduling With Overlap and/or Switch Limiting
US20140229700A1 (en) Systems and Methods for Accommodating End of Transfer Request in a Data Storage Device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140716

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160426

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160426

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160706