JP2015153022A - 電源制御回路および電子機器 - Google Patents
電源制御回路および電子機器 Download PDFInfo
- Publication number
- JP2015153022A JP2015153022A JP2014024630A JP2014024630A JP2015153022A JP 2015153022 A JP2015153022 A JP 2015153022A JP 2014024630 A JP2014024630 A JP 2014024630A JP 2014024630 A JP2014024630 A JP 2014024630A JP 2015153022 A JP2015153022 A JP 2015153022A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- power
- ups
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
Description
このように、突然の停電時にはACコンセントからの電力供給に変えてUPSから電力供給を受け、安全にデータを退避できるようにしている。
この技術は、電子部品への給電を極力止めて電力消費を抑える省電力モードの一つである。このモードでは現在の状態をSRAM(Static Random Access Memory)などのRAM(Random Access Memory)に一時的に退避させ、RAM以外のコンピュータ(CPUやMPUなどの中央演算処理装置)やHDD(ハードディスク)などのデバイスへの電源供給を一旦停止する。ACPI(Advanced Configuration and Power Interface)において「S3」ステートとして規定されている。OS(Operating System)が起動しているときの状態が給電によりRAMで保持されるため、復帰する時にOSは再起動することなく、サスペンド前の状態にそのまま復帰する。
この技術をその他の電子機器にも応用すれば、データをRAM上に一時的に退避させることによる省電力モードを実現できるようになる。
特に、電子機器に電源制御用の専用回路として組み込んで利用する電源制御ボードや、電源制御回路を一部に実装するマザーボードや、それらのボードを内蔵するまたはそれに替わる電源制御手段を内蔵する電子機器について説明する。
なお、以下においては「サスペンドモード」のことを便宜的に「サスペンド状態」とも示している。
図1は、第1の実施形態に係る電源制御回路のブロック図である。
図1の電源制御回路1は、電子機器に専用回路として組み込んで利用する電源制御ボードである。また、マザーボードに予め組み込まれた状態で提供し、電子機器に装着して利用するものにも適するものである。
電源制御回路1は、ACコンセントから電源をとって動作する電子機器において利用可能なものである。
なお、同図は、後述する第二のUPS制御手段の動作を理解しやすくするために、主要な部品のみを示している。特に図示しないが、マザーボードまたは専用回路の動作に必要とされる回路要素は全て実装されているものとする。例えば、電源制御回路1に、外付けの直流電源をケーブルで接続させる場合には、ケーブルを接続するためのコネクタが配設されているものとする。
また、電源制御回路1は、AC/DC部14、UPS15、およびバックアップ電源16を外付け用のものとして備えている。
AC/DC部14は、ACコンセントからの電力を直流に変換し、更に電圧レベルなどの変換を行った直流電力を、電源回路10へ供給する電源ユニットである。また、AC/DC部14は停電機能を備えており、常時入力電圧をモニタし、電圧が所定レベルを下回った場合に停電を示す信号を出力する。
電源回路10は、不図示であるが本回路1上のまたは別体のマザーボード上のCPU(中央演算処理装置)、ROM(Read Only Memory)、RAM(Random Access Memory)、チップセットなどの各電子部品を安定して動作させるための電源回路である。具体的には、電源ユニットであるAC/DC部14からの供給電圧を更に降圧するなどして所定の動作電圧に整合させ、各電子部品に安定した電圧を給電するよう構成されたものである。
電力投入手段13は、サスペンド状態検出手段130およびON/OFF回路131を備え、サスペンド状態を検出するとバックアップ電源16から第二のUPS制御手段12への電力の投入が可能になるように動作する。
サスペンド状態を含む省電力モードとして、例えばACPI(Advanced Configuration and Power Interface)では5段階のステート(ステートS1〜S5)を規定している。この内、ステートS3は、RAMにデータを一旦退避させ、RAM以外の電子部品への給電を停止するSuspend to RAMの状態を示すものである。このS3がいわゆるサスペンド状態(スリープとも言う)である。ステート4(S4)は、HDD(ハードディスク)にデータを退避させるSuspend to HDD、ステート5(S5)は完全な給電停止状態を表す。なお、サスペンド状態であってもサスペンド状態から復旧するための復旧機能に必要な最低限度の電力は供給される。例えば、電子機器のステートを示す信号を電源回路10に出力するための電力供給や、復旧ボタンが物理的に押されたことを検出して復旧動作を完了させるための電力供給などである。
同図に示す各実線矢印および各破線矢印は共に供給電力の流れを示し、二点鎖線で示す矢印は信号線の接続関係と信号の向きを示している。
電源回路10は、AC/DC部14からの電力供給系統V1と、第一のUPS制御手段11および第二のUPS制御手段12からの電力供給系統V2が接続されている。なお、電源回路10側においては電力供給系統V1と電力供給系統V2を1つの系統にまとめて電源回路10に接続する構成をとっても良い。
第一のUPS制御手段11は、電源回路10と電力供給系統V4で接続されており、電源回路10から電力供給系統V4を通じて動作電力をもらい動作する。
ON/OFF回路131は、バックアップ電源16からの電力供給系統に接続されている。
また、電源回路10は、不図示の信号線からの信号によりサスペンド状態時にRAM以外への給電を停止する。
サスペンド状態検出手段130は、ON/OFF回路131と信号線SI1で接続されており、電子機器がサスペンド状態であることを検出するとON/OFF回路131にその旨を知らせる信号を出力する。
先ず、電源制御回路1は、停電の生じていない正常時には、AC/DC部14から電力供給系統V1を通じた電源回路10への給電により動作する。
このとき電子機器がサスペンド状態になければ(このようにサスペンド状態にない状態を本明細書においては「非サスペンド状態」とも言う)、第一のUPS制御手段11は電源回路10からの電力供給系統V4を通じた給電により動作する。
この場合、AC/DC部14は内部で供給電圧が徐々に減少するため、それをモニタし、供給電圧が所定レベルを下回ると信号線SI0に停電を知らせるための信号を出力する。第一のUPS制御手段11は動作しているので、信号線SI0からその信号をもらい、即時に停電を検出し、内部のスイッチをONして補助電源動作に切り替える。これにより、第一のUPS制御手段11がUPS15の電力を電源回路10へ投入する。
電子機器がサスペンド状態にあるときには、RAM以外への給電は基本的に停止されるので、CPUやチップセットなどの設定データなどは全てRAMに一時的に退避させてそこで保持される。なお、先程も述べたように、サスペンド状態であってもサスペンド状態から復旧するための復旧機能に必要な最低限度の電力は供給される。例えば、電子機器のステートを示す信号を電源回路10に出力するための電力供給や、復旧ボタンが物理的に押されたことを検出して復旧動作を完了させるための電力供給などである。
さて、この状態で停電が発生した場合、先程と変わって第一のUPS制御手段11はその後も動作電圧をどこからも取得できないため、動作せず、UPS15からの電源回路10への給電は行われない。
図2は、第二のUPS制御手段12の構成図である。
同図に示されるように、第二のUPS制御手段12は、停電検出手段120としてのラッチ回路120Aと、第二のUPS制御手段12のスイッチ切換え部としてのUPS15の電源ON/OFF回路121とを備える。実線矢印は供給電力の流れを示し、2点鎖線の矢印は信号の流れを示している。
UPS15の電源ON/OFF回路121は、例えばFETなどの電子式スイッチで構成されるものである。UPS15の電源ON/OFF回路121は、ラッチ回路120Aから所定レベルの信号電圧(FETで構成したスイッチであれば、ゲート動作電圧を超える電圧)が印加されると、スイッチを閉じて、UPS15から電源回路10への給電を許可する。
特に、サスペンド状態で停電が発生した場合においても、第二のUPS制御手段12が起動するので、RAMに回避したデータはそのまま保持される。UPSの残りの電力で暫くの間電子機器を動かすことができるので、十分に余裕をもって、起動したプログラム等を正常に終了させることができる。
変形例1では、図1のバックアップ電源16による供給電力をUPS15からの供給電力で補うようにすることで、補助電源をUPS15のみに1本化した構成のものを説明する。
なお、ここでは図1と重複する説明は繰り返しとなるため適宜省略する。
図3の電源制御回路3は、図1の電源制御回路1において第一のUPS制御手段11、第二のUPS制御手段12、およびON/OFF回路131の電源側の電力供給系統が共通化された構成をとっている。
この構成では、図1の電力供給系統V2とON/OFF回路131の電力供給系統とを1本に集約し、外部の接続電源の数を減らしている。このため、外部電源との電源接続用コネクタの数や電力供給系統の配線が減少し、図1の構成に比べてコンパクトになる。
この構成においての停電時の動作は次の通りである。
このとき電子機器がサスペンド状態になければ、第一のUPS制御手段11は電源回路10からの電力供給系統V4を通じての給電により動作する。
電子機器がサスペンド状態にないときに停電すると、第一のUPS制御手段11は内部のスイッチをONして補助電源動作に切り替え、UPS15の電力を電源回路10へ投入する。
次に、電子機器がサスペンド状態にある場合において、停電が生じたときの電源制御回路3の動作を説明する。
また、バックアップ電源の交換が不要となり、UPSのみの交換となるため、交換等の管理が容易になる。
変形例2では、図3の電源制御回路3の第二のUPS制御手段12に更に擬似信号生成手段を追加した構成のものについて説明する。
なお、ここでも重複する説明は繰り返しとなるため適宜省略する。
図4は、変形例2の電源制御回路のブロック図である。
同図の電源制御回路4は、図3の電源制御回路3の第二のUPS制御手段12に、更に擬似信号生成手段400を追加したものである。
擬似信号生成手段400は、第二のUPS制御手段12が備えるものであるため、サスペンド状態のとき電力供給系統V3によりUPS15から給電を受けて動作する。
擬似信号生成手段400は、停電検出手段120により停電が検出されると電子機器をサスペンド状態から復帰させるための信号を擬似的に生成し、復帰用の信号の読み取り先に擬似信号を出力する。例えばLED(発光ダイオード)などの報知手段にサスペンド状態からの復帰をユーザに促す擬似信号を送信する。
同図に示されるように、擬似信号生成手段400を含む第二のUPS制御手段12は、停電検出手段120としてのラッチ回路120Bと、擬似信号生成手段400としてのパルス出力回路400Aと、第二のUPS制御手段12のスイッチ切換え部としてのUPS15の電源ON/OFF回路121とを備える。実線矢印は供給電力の流れを示し、2点鎖線の矢印は信号の流れを示している。
パルス出力回路400Aは、ラッチ回路120Bでラッチしたものから1パルスを出力する回路である。この回路により、ラッチ回路120Bでラッチしたものから復帰用の擬似信号として1パルスを生成し、復帰用の信号の所定の読み取り先に出力する。
なお、UPS15の電源ON/OFF回路121は、ラッチ回路120Bから信号電圧が印加されると内蔵のスイッチを閉じて、UPS15から電源回路10への給電を許可する。
例えば、復帰用の信号をLED(発光ダイオード)などの報知手段などに送り、LEDであれば点滅させることにより、ユーザにサスペンド状態からの即時復帰を促すことができる。このため、ユーザは電子機器の電源ボタンを押すことにより、電子機器をサスペンド状態から速やかに復帰させて、その後正常にプログラムを終了させることができる。
変形例3では、図4の電源制御回路4に電源ボタンからの入力とチップセットとを搭載した構成のものについて説明する。
なお、ここでも重複する説明は繰り返しとなるため適宜省略する。
同図の電源制御回路6は、図4の電源制御回路4に電源ボタン入力部60、論理積回路61、およびチップセット62を更に加えたものである。2点鎖線の矢印は信号の流れを示している。
論理積回路61は、電源ボタン入力部60からの入力信号と擬似信号生成手段400からの入力擬似信号とを論理積の演算を行って出力する論理ゲート回路である。
チップセット62は、電子機器のもつ各種機能を実装した回路である。変形例3の構成では特に、電子機器の状態を監視し、その状態を示す信号を電源回路10等の関係回路に常に出力する。例えば、電子機器がサスペンド状態になるときにはその旨を示す信号を電源回路10およびサスペンド状態検出手段130に出力する。また、サスペンド状態から復帰すると復帰の状態を示す信号を電源回路10およびサスペンド状態検出手段130に出力する。
ここでは、チップセット62が電子機器の状態として5ステート(S1〜S5)を示す信号を出力するものとして説明する。
ステートS3からS5は、サスペンド状態と復帰時とで次のように信号レベルが異なる。
サスペンド状態の解除時(復帰時)は、S4「1」、S5「1」はそのままで、サスペンド状態を示すS3が「0」に変わる。
従ってS3およびS4の信号の状態を見ればサスペンド状態かサスペンドの解除状態かを判定できる。
インバータ72はS3信号受信部70からの信号を反転させた信号を論理積回路73へ出力する。
FET74は、論理積回路73からの入力によりスイッチングをするFET(MOSFETなど)で構成された回路である。
図6に戻り、擬似信号生成手段400の擬似信号の処理の流れを説明する。
ここで停電が生じると、変形例2において図5を用いて説明したように、ラッチ回路120Bが、電源ON/OFF回路121およびパルス出力回路400Aに信号を送る。そして、パルス出力回路400Aは、1パルスを生成して、これをサスペンド状態からの復帰用の擬似信号として論理積回路61に出力する。
チップセット62は擬似的な信号の入力により、サスペンド状態からの復帰の合図であると判断し、電源回路10に復帰の状態を示す信号S3「1」、S4「1」を出力する。従って、電源回路10は直ちに各部への電源供給を再開し、サスペンド状態から復帰する。復帰後はユーザが正常にプログラムを終了させることができる。
変形例4では、図6の電源制御回路6にシャットダウン手段を搭載した構成のものについて説明する。
なお、ここでも重複する説明は繰り返しとなるため適宜省略する。
図8は、変形例4の電源制御回路のブロック図である。
シャットダウン手段80は、変形例3における各部への電源供給が再開するなどのサスペンド状態からの復帰の処理が行われ、システムが正常起動することにより自動実行される機能である。復帰後シャットダウン処理が開始されると、所定順序でシャットダウンのための処理を実行し、これまでに起動していた各種プログラムを全て正常に終了してシャットダウンを完了する。
本実施形態では、第1の実施形態の電源制御回路およびUPS等の電源を全て内蔵した電子機器の構成について説明する。
ここではPOS装置を例に電子機器の構成を説明する。
図9は第2の実施形態のPOS装置の概観斜視図である。
POS装置9は、POS装置9の正面側に、登録、点検、精算、設定などの各種業務モードを選択するためのモードキー90を備えている。更に、オペレータ(店員)が、例えば預かり金額などを置数するための置数キーや、1商取引として販売登録が行われた商品の合計出力を指示する小計キーなど、各種操作入力を行うための操作キーからなるキーボード91を備えている。キーボード91の右隣には、クレジットカードやデビットカードなどを読み取るためのカードリーダ92を備えている。
POS装置9は、CPU900と、メモリ901と、RAM902と、チップセット903と、電源回路904と、キーボードコントローラ905と、表示コントローラ906と、プリンタコントローラ907と、リーダコントローラ908と、HDDコントローラ909と、スキャナコントローラ910と、通信I/F(インタフェース)911とを備えており、これらがバスBLにより相互に接続されている。
更に、電源制御システムとして、第一のUPS制御手段11と、第二のUPS制御手段12と、電力投入手段13と、UPS15と、AC/DC部14と、論理積回路61と、電源ボタン入力部60とを備えている。
メモリ901は、EEPROMなどの不揮発性メモリであり、固定のプログラムや初期データなどが格納される。
表示コントローラ906は、CPU900の制御下で表示データを構成し、ディスプレイ94、95に表示させる。
プリンタコントローラ907は、CPU900から印刷の命令が出されたときにレシート等の印刷データを構成し、プリンタ96を制御してその印刷を行う。
HDDコントローラ909は、CPU900がOSを起動する場合に読み込むOSプログラムや、その他の各種プログラムを格納するHDDを制御する。
スキャナコントローラ910は、商品に付されたバーコード等のコードシンボルがスキャナ93により読み取られた場合に、読み取ったコードシンボル情報を解析してRAM902に転送する。
AC/DC部14は、ACコンセントからの電力を直流に変換し、更に電圧レベルなどの変換を行った直流電力を、電源回路904へ供給する電源ユニットである。また、AC/DC部14は停電機能を備えており、常時入力電圧をモニタし、電圧が所定レベルを下回った場合に停電を示す信号を第一のUPS制御手段11および第二のUPS制御手段12へ出力する。
論理積回路61は、第二のUPS制御手段12からの信号と電源ボタン入力部60からの信号を入力としてそれらの論理積の結果をチップセット903に出力する。
つまり、HDD909が記憶する各種プログラムをRAM902にロードして実行することでPOS装置9の起動処理や、販売登録などの各種の業務処理や、シャットダウン処理などの各種処理をCPUで実行できる。
図11(a)がサスペンドモード時に停電が発生した場合の電力の供給源を示す図Xである。図11(b)がその他のモード時に停電が発生した場合の電力供給源を示す図Yである。
各図に網掛けの領域Aで示されるように、いずれのモード時においても停電発生前はAC電源が動力源となっている。
また、図11(b)のその他のモード時では白抜き領域Cで示されるように第一のUPS制御手段11がAC電源からUPS15への切換えを行う。
AC電源の電力供給系統で停電が生じると、先ず、AC/DC部14から第二のUPS制御手段12および第一のUPS制御手段11に停電検出信号であるACFAIL信号が出力される(ST1)。
このとき、スタンバイ状態であるか否かの判定を行う(ST2)。この判定は、チップセット903からの出力信号により行う。チップセットからスタンバイ状態を示す信号が出力されていれば、電力投入手段13がONし、第二のUPS制御手段12に対してUPS15から動作電力が供給される。
また、このとき第二のUPS制御手段12から論理積回路61に向けて擬似スイッチパルス信号(第1実施の形態に示す擬似信号)が出力される(ST5)。
これにより、チップセット903に対してサスペンド状態からの復旧信号が入力し、電源回路904は各部に停止していた動作電力を供給するなどして、システムが起動する(ST6)。
一方、ステップST2でスタンバイ状態ではないその他のモードと判定された場合は、電源回路904により第一のUPS制御手段11が動作する(ST8)。第一のUPS制御手段11の制御により、AC電源からUPS電源に切り替わる(ST9)。
この場合、電源ボタンを押すことにより(ST10)、システムがシャットダウンする(ST11)。
上述した構成により、電子機器においてSuspend to RAMの技術を適用した場合においても、停電時にはRAMを給電し続け、データの消失を防ぐことができる。
また、自動で擬似パルススイッチ信号を生成し、サスペンド状態から復旧するので、即時にシャットダウンの処理を行うことができる。
この構成では、UPSを内蔵するが、停電を即時に検出してシャットダウンできる構成であるため、容量の小さなUPSを使用することができ、電子機器を小型化することができる。
しかし、それぞれの機能を備えていれば電源制御回路を2つに分けなくてもよい。つまり、それぞれの機能を備えた1つの電源制御回路として供給しても良い。
10 電源回路
11 第一のUPS制御手段
12 第二のUPS制御手段
13 電力投入手段
14 AC/DC部
15 UPS
16 バックアップ電源
130 サスペンド状態検出手段
131 ON/OFF回路
Claims (6)
- サスペンドモードにおいて停電を検出すると電源回路の電力源をAC電源からUPS電源に切替えるUPS制御手段を備える、
ことを特徴とする電源制御回路。 - 非サスペンドモードにおいて動作し、停電を検出すると電源回路の電源をAC電源からUPS電源に切替える第一のUPS制御手段と、
サスペンドモードにおいて動作し、停電を検出すると前記電源回路の電源を前記AC電源から前記UPS電源に切替える第二のUPS制御手段と、
を備えることを特徴とする電源制御回路。 - 前記第二のUPS制御手段は、
停電を検出すると前記サスペンドモードから復帰するための信号を擬似的に生成する擬似信号生成手段を、更に備える、
ことを特徴とする請求項2記載の電源制御回路。 - 電源ボタンからの復帰用の信号が入力するとサスペンドモードを解除するチップセットを、更に備え、
前記擬似信号生成手段は、前記電源ボタンからの復帰用の信号を擬似的に生成して前記チップセットに入力する、
ことを特徴とする請求項3記載の電源制御回路。 - 前記チップセットによりサスペンドモードが解除されると、コンピュータをシャットダウンするシャットダウン手段を、更に備える、
ことを特徴とする請求項4記載の電源制御回路。 - 電源ボタンを有しかつ電源回路への電力供給手段としてUPSを内蔵する電子機器において、
停電を検出するための停電検出手段と、
サスペンドモードを検出するためのサスペンドモード検出手段と、
非サスペンドモードにおいて前記停電検出手段により停電が検出されると前記UPSの電力を電源回路に供給する第一のUPS制御手段と、
前記サスペンドモード検出手段により前記サスペンドモードが検出されると前記UPSから給電を受けて動作が可能となり、更に停電が検出されると前記UPSの電力を前記電源回路に供給する第二のUPS制御手段と、
電源ボタンを押下することにより発生する電気信号により前記サスペンドモードを解除するチップセットと、
前記サスペンドモード検出手段により前記サスペンドモードが検出されると、前記電源ボタンを押下することにより発生する前記電気信号を擬似的に生成する擬似信号生成手段と、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024630A JP6166668B2 (ja) | 2014-02-12 | 2014-02-12 | 電源制御回路および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014024630A JP6166668B2 (ja) | 2014-02-12 | 2014-02-12 | 電源制御回路および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015153022A true JP2015153022A (ja) | 2015-08-24 |
JP6166668B2 JP6166668B2 (ja) | 2017-07-19 |
Family
ID=53895235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014024630A Expired - Fee Related JP6166668B2 (ja) | 2014-02-12 | 2014-02-12 | 電源制御回路および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6166668B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019070976A (ja) * | 2017-10-10 | 2019-05-09 | 東芝テック株式会社 | 商品販売データ処理装置、入力装置及びプログラム |
JP2021520536A (ja) * | 2018-04-30 | 2021-08-19 | オムロン株式会社 | 産業用パーソナルコンピュータ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003167654A (ja) * | 2001-11-30 | 2003-06-13 | Nec Access Technica Ltd | 無停電電源装置 |
JP2007114893A (ja) * | 2005-10-18 | 2007-05-10 | Casio Comput Co Ltd | 電源制御装置およびプログラム |
-
2014
- 2014-02-12 JP JP2014024630A patent/JP6166668B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003167654A (ja) * | 2001-11-30 | 2003-06-13 | Nec Access Technica Ltd | 無停電電源装置 |
JP2007114893A (ja) * | 2005-10-18 | 2007-05-10 | Casio Comput Co Ltd | 電源制御装置およびプログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019070976A (ja) * | 2017-10-10 | 2019-05-09 | 東芝テック株式会社 | 商品販売データ処理装置、入力装置及びプログラム |
JP2021520536A (ja) * | 2018-04-30 | 2021-08-19 | オムロン株式会社 | 産業用パーソナルコンピュータ |
JP7205544B2 (ja) | 2018-04-30 | 2023-01-17 | オムロン株式会社 | 産業用パーソナルコンピュータ |
US11662791B2 (en) | 2018-04-30 | 2023-05-30 | Omron Corporation | Automation network, industrial personal computer, housing module and method for manufacturing industrial personal computer |
Also Published As
Publication number | Publication date |
---|---|
JP6166668B2 (ja) | 2017-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102387280B (zh) | 成像装置、片上系统单元及其驱动方法 | |
CN104951041A (zh) | 动态电力供应单元轨道切换 | |
US20100306563A1 (en) | Computer system for saving power consumption of a stand-by/power-off state and method thereof | |
US9886079B2 (en) | Information processing apparatus and method for supplying power to information processing apparatus | |
US10162695B2 (en) | Information processing apparatus and fault diagnosis method | |
JP6166668B2 (ja) | 電源制御回路および電子機器 | |
CN104253920A (zh) | 图像形成装置 | |
TWI376592B (en) | Computer system | |
US9378441B2 (en) | Information processing apparatus, method for controlling the same, and program | |
JP2011034271A (ja) | 電源装置および制御方法 | |
JP5402964B2 (ja) | 相互監視システム、管理装置およびシステム | |
CN104253921A (zh) | 图像形成装置 | |
JP5367032B2 (ja) | 電子機器および電子機器の駆動方法 | |
TWI392315B (zh) | 網路介面裝置及相關省電方法 | |
JP5910746B2 (ja) | 管理装置、電力供給システム、管理方法、及び、プログラム | |
JP5214641B2 (ja) | ユニバーサルシリアルバスホスト装置およびプログラム | |
JP2013054580A (ja) | 商品販売データ処理装置 | |
JP2010073030A (ja) | 電子機器および終了処理プログラム | |
JP2013020516A (ja) | 電子機器 | |
KR102244643B1 (ko) | 전원공급장치 내장형 컴퓨터 시스템의 절전장치 및 방법 | |
US20120166297A1 (en) | Powering a point of sale printer and coupon printer from a shared power supply | |
JP2012238166A (ja) | 情報処理装置およびプログラム | |
JP2010280199A (ja) | プリンタ装置及びプログラム | |
JP4878740B2 (ja) | Usb機器、及びusb接続システム | |
CN111381659A (zh) | 计算机系统及电源管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170418 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6166668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |