JP2015150729A - 転送システムおよび印刷装置 - Google Patents

Abstract

【課題】複数の制御のタイミングを良好にする。【解決手段】駆動部を制御する複数の制御回路と、１のデータラインを介して接続した複数の制御回路に駆動部の制御を指示する第１データをシリアルに転送する第１コントローラーと、制御回路が駆動部に供給する電流を制御する第２コントローラーと、第１コントローラーおよび第２コントローラーを制御する第３コントローラーとを備える転送システムであって、第３コントローラーは、第１データと電流の制御に用いられる第２データとを対応する制御回路が共通するデータ同士で結合した結合データを生成し、制御回路の処理順に結合データを並べ替え、処理の順序が巡ってきた制御回路に対応する結合データから第１データと第２データとを抽出し、抽出した第１データを第１コントローラーに送信し第２データを第２コントローラーへ送信する。【選択図】図１

Description

本発明は、転送システムおよび印刷装置に関する。

従来からデータ転送に必要な配線を簡略化しつつ、効率的にデータ転送を行う手法が種々試みられている（特許文献１参照）。

特開２００１‐１２７８２７号公報

それぞれモーターの駆動を制御する複数のモータードライバーがシリアル通信のためのバスに接続されており、各モータードライバーを制御するコントローラーが、当該バスを通じて各モータードライバーを制御するためのデータ（コマンド、パラメーター、などとも表現する。）を転送する構成を想定する。モーターの制御には、モーターの回転速度（回転数）の制御や、回転方向や回生等の制御といったように複数種類の制御が存在し、これら各制御に同期性が求められることがある。しかし、上述したようなコントローラーとモータードライバーとが１対複数で接続する構成では、あるモータードライバーにおいて必要な複数の制御の同期性を保つことが出来ない場合がある。これは、あるモータードライバーへの前記データの転送が、他のモータードライバーへのデータ転送との関係で待機状態となったり、同時に転送すべき複数のデータとデータとの間に、他のモータードライバーを制御するためのデータ転送が割り込んだりするからである。

本発明は少なくとも上述の課題を解決するためになされたものであり、より適切なタイミングで制御を行なう転送システムおよび印刷装置を提供する。

本発明の態様の一つは、駆動部を制御する複数の制御回路と、１のデータラインを介して接続した複数の前記制御回路のそれぞれに前記駆動部の制御を指示する第１データをシリアルに転送する第１コントローラーと、複数の前記制御回路のそれぞれが前記駆動部に供給する電流を制御する第２コントローラーと、前記第１コントローラーおよび前記第２コントローラーを制御する第３コントローラーと、を備える転送システムであって、前記第３コントローラーは、前記第１データと前記電流の制御に用いられる第２データとを対応する前記制御回路が共通するデータ同士で結合した結合データを生成し、複数の前記制御回路の処理順に前記結合データを並べ替え、処理の順序が巡ってきた前記制御回路に対応する前記結合データから前記第１データと前記第２データとを抽出し、当該抽出した第１データを前記第１コントローラーに送信し、かつ、当該抽出した第２データを前記第２コントローラーへ送信する。

当該構成によれば、ある制御回路に関して、第１データが第１コントローラーに送信されて第１コントローラーから転送されるタイミングと、第２データが第２コントローラーへ送信されるタイミングとが合うため、当該制御回路における第１データに基づく駆動部の制御と、第２コントローラーが実行する第２データに基づく前記電流制御とのタイミングが適切なものとなる。

本発明の態様の一つは、前記第３コントローラーは、前記第１データを格納する第１レジスタと、前記第２データを格納する第２レジスタと、前記第２データの送信先を示す第３データを格納する第３レジスタと、を備え、前記第１レジスタから取得した前記第１データと、前記第２レジスタから取得した前記第２データと、前記第３レジスタから取得した前記第３データとを対応する前記制御回路が共通するデータ同士で結合した前記結合データを生成し、前記結合データに含まれる前記第３データが前記第２データの送信先が前記第２コントローラーであることを示す場合に、前記結合データから抽出した前記第１データを前記第１コントローラーに送信し、かつ、前記結合データから抽出した前記第２データを前記第２コントローラーへ送信し、前記結合データに含まれる前記第３データが前記第２データの送信先が前記第２コントローラーであることを示さない場合に、前記結合データから抽出した前記第１データを前記第１コントローラーに送信し、かつ、前記結合データから抽出した前記第２データを前記第２コントローラーへ送信しない、としてもよい。
当該構成によれば、第１データを第１コントローラーに送信することと同期して第２データを第２コントローラーへ送信することや、第２データを第２コントローラーへ送信しないことを、第３データに応じて容易に切替えることができる。

本発明の態様の一つは、前記制御回路は前記駆動部に供給する電流を制御する第４コントローラーを備え、前記第３コントローラーは、前記結合データに含まれる前記第３データが前記第２データの送信先が前記第４コントローラーであることを示す場合に、前記結合データから抽出した前記第１データと前記第２データとを結合した第２結合データを生成し、当該第２結合データを前記第１コントローラーへ送信し、前記第１コントローラーは、前記第２結合データを転送するとしてもよい。
当該構成によれば、第４コントローラーを備える制御回路へ、第１データおよび第２データを一括して転送することができ、当該制御回路における第１データに基づく駆動部の制御と、第４コントローラーが実行する第２データに基づく電流制御との同期性が保たれる。

なお、前記第２コントローラーや前記第４コントローラーは、前記第２データに応じてパルス幅変調（ＰＷＭ；Pulse Width Modulation）により前記電流を制御するとしてもよい。
当該構成によれば、第２データに応じたＰＷＭにより駆動部に供給される電流が制御され、このような電流制御と、第１データに基づく駆動部の制御とが同期して実行される。

本発明の技術的思想は、上述した転送システムのみによって実現されるものではない。例えば、前記転送システムに対応する処理工程を備える方法の発明や、当該方法の各工程をハードウェア（コンピューター）に実行させるコンピュータープログラム、さらには当該プログラムを記録したコンピューター読み取り可能な記録媒体、等の各種カテゴリーにて本発明が実現されてもよい。また、前記転送システムは、一台の独立した製品内に存在してもよいし、複数台の製品に跨って存在してもよい。また、具体的製品の一例として、前記転送システムを備える印刷装置を一つの発明として捉えることができる。

転送システムを含む構成を例示する図である。 ＳｏＣ内部の構成を例示する図である。 フラグの構成およびフラグに基づく処理を例示する図である。

本発明の実施形態を、図面を参照して説明する。
図１は、本実施形態にかかる転送システム５０を例示している。転送システム５０は、例えば、印刷装置（プリンター）１００に搭載されている。転送システム５０は、ＳｏＣ（System-on-a-Chip）１０、バス２０およびＳｏＣ１０とバス２０によって接続された複数のモータードライバー３０Ａ，３０Ｂ…を含む。つまり、ＳｏＣ１０とモータードライバー３０Ａ，３０Ｂ…との間の通信は、シリアルインターフェイス方式が採用され、バス２０が有するクロックライン（ＣＬＫ）、データライン（ＤＡＴＡ）およびロードライン（ＬＤ）の３線を使用する。これら３線は１系統のみであり、ＣＬＫ、ＤＡＴＡおよびＬＤの各線はそれぞれ分岐され、モータードライバー３０Ａ，３０Ｂ…に接続されている。

モータードライバー３０Ａ，３０Ｂ…は、特許請求の範囲における「制御回路」の一例である。図１では、モータードライバー３０Ａは、担当するキャリッジモーター４０、給紙モーター４１の駆動を、同時にあるいは個別に制御する。モータードライバー３０Ｂは、担当するスキャンモーター４２、ＡＤＦモーター４３の駆動を、同時にあるいは個別に制御する。キャリッジモーター４０は、印刷装置１００が備える不図示のキャリッジを移動させるためのモーターであり、給紙モーター４１は、キャリッジが搭載する印刷ヘッドから吐出される液体によって画像等が印刷される媒体（用紙等）を搬送するためのモーターである。スキャンモーター４２は、印刷装置１００が備える不図示のスキャナー（画像読取装置）を移動させるためのモーターであり、ＡＤＦモーター４３は、印刷装置１００が備える不図示のＡＤＦ（Auto Document Feeder）を稼働させるためのモーターである。

これら各モーターは、特許請求の範囲における「駆動部」の一例であり、ＤＣモーター、ステップモーター、リニアモーター等の電動機である。バス２０には、モータードライバー３０Ａ，３０Ｂ以外のモータードライバーがさらに接続されていてもよく、そのようなモータードライバーは、例えば、印刷装置１００が備える不図示の給紙トレイの開閉やインクの吸引ポンプ等を動かすためのモーターの駆動を制御する。

ＳｏＣ１０は、プロセッサーやメモリー等の電子部品が１チップ化されたコントローラーであり、その機能として、メインコントローラー１１、出力コントローラー１２およびＰＷＭコントローラー１３を含む。出力コントローラー１２は、１のデータライン（バス２０のＤＡＴＡ）を介して接続した複数の制御回路（モータードライバー３０Ａ，３０Ｂ…）のそれぞれに駆動部（モーター４０，４１，４２，４３…）の制御を指示する「第１データ」をシリアルに転送する「第１コントローラー」の一例である。
第１データは、例えば、モーター４０，４１，４２，４３…の回転方向や回生を指示するコマンドやパラメーターである。

ＰＷＭコントローラー１３は、複数の制御回路（モータードライバー３０Ａ，３０Ｂ…）のそれぞれが駆動部（モーター４０，４１，４２，４３…）に供給する電流を制御する「第２コントローラー」の一例である。メインコントローラー１１は、第１コントローラーおよび第２コントローラーを制御する「第３コントローラー」の一例である。

なお、出力コントローラー１２、ＰＷＭコントローラー１３、メインコントローラー１１と、第１，第２，第３コントローラーとの対応関係は一対一である必要はない。例えば、メインコントローラー１１および出力コントローラー１２が実質的に第３コントローラーとして機能し、出力コントローラー１２の一部が実質的に第１コントローラーとして機能してもよい。また、メインコントローラー１１、出力コントローラー１２およびＰＷＭコントローラー１３の全てが図１のようにＳｏＣ１０として１チップ化されていなくても良く、少なくともそれらの一部が別体のＩＣ（Integrated Circuit）で構成されてもよい。

モータードライバー３０Ａ，３０Ｂ…はそれぞれ、ＰＷＭコントローラー３１Ａ，３１Ｂ…を内蔵している。ＰＷＭコントローラー３１Ａ，３１Ｂ…は、駆動部（モーター４０，４１，４２，４３…）に供給する電流を制御する「第４コントローラー」の一例である。ＳｏＣ１０側のＰＷＭコントローラー１３や、モータードライバー３０Ａ，３０Ｂ…が内蔵するＰＷＭコントローラー３１Ａ，３１Ｂ…は、いずれも前記電流制御に用いられる「第２データ」に応じたＰＷＭによって電流を制御することにより、モーター４０，４１，４２，４３…の回転速度（回転数）を制御する。つまり、モーター４０，４１，４２，４３…の回転速度の制御は、ＳｏＣ１０側のＰＷＭコントローラー１３と、モータードライバー３０Ａ，３０Ｂ…が内蔵するＰＷＭコントローラー３１Ａ，３１Ｂ…とのいずれかによって実現される。

ＰＷＭコントローラー１３がモーター４０，４１，４２，４３…の回転速度を制御する場合、ＰＷＭコントローラー１３は、回転速度を指示するコマンドやパラメーターである第２データに基づくＰＷＭ制御信号を、バス２０とは別の信号線を介してモータードライバー３０Ａ，３０Ｂ…へ供給する（図１の“ＰＷＭ”参照）。ＰＷＭ制御信号はパルス波であり、モータードライバー３０Ａ，３０Ｂ…がモーター４０，４１，４２，４３…へ供給する電流の断続（オン／オフ）をデューティー比により切替えさせる。

一方、ＰＷＭコントローラー３１Ａ，３１Ｂ…がモーター４０，４１，４２，４３…の回転速度を制御する場合には、第２データが、ＳｏＣ１０からバス２０を介してモータードライバー３０Ａ，３０Ｂ…へ転送される。そして、モータードライバー３０Ａ，３０Ｂ…側において、モーター４０，４１，４２，４３…へ供給する電流の断続を、ＰＷＭコントローラー３１Ａ，３１Ｂ…が当該転送された第２データに応じて切替える（ＰＷＭ制御する）。

図２は、ＳｏＣ１０内部の構成を例示している。ＳｏＣ１０は、ＣＰＵ１１Ａと調停回路（アービター）１１Ｂとを含んでいる。ＣＰＵ１１Ａと調停回路１１Ｂとは、それぞれメインコントローラー１１の一部を構成する。ＣＰＵ１１Ａは、複数のレジスタＲ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２，Ｒ２３…を有する。所定のプログラム（例えば、印刷装置１００を稼働させるためのファームウェア）を実行するＣＰＵ１１Ａによって、第１データや第２データやフラグが各レジスタに記録され、また、各レジスタに記録された第１データや第２データやフラグは、次々に、後段の調停回路１１Ｂへ出力される。フラグは、特許請求の範囲における「第３データ」の一例である。

レジスタＲ１１，Ｒ１２，Ｒ１３へは、モータードライバー３０Ａに対応する情報が記録される。具体的には、レジスタＲ１１には、モータードライバー３０Ａにおけるモーター４０，４１の回転方向等の制御のための第１データが記録され、レジスタＲ１２には、モータードライバー３０Ａにおけるモーター４０，４１の回転速度の制御のための第２データが記録され、レジスタＲ１３には、これら第１データや第２データの送信先等を示すフラグＦ１が記録される。なお、第１データおよび第２データにはＩＤが付されている。ＩＤは、ＳｏＣ１０とバス２０を介して接続する複数のモータードライバー３０Ａ，３０Ｂ…を識別するための識別情報であり、複数のモータードライバー３０Ａ，３０Ｂ…毎に予め定められている。

以下では一例として、モータードライバー３０Ａを識別するＩＤを「ＩＤ１」、モータードライバー３０Ｂを識別するＩＤを「ＩＤ２」、とする。
また以下では、“第１データ（ＩＤ１付）”、のように、第１データや第２データを、それらが対応するモータードライバーがいずれのモータードライバーであるか判るように表記する。

レジスタＲ２１には、モータードライバー３０Ｂにおけるモーター４２，４３の回転方向等の制御のための第１データ（ＩＤ２付）が記録され、レジスタＲ２２には、モータードライバー３０Ｂにおけるモーター４２，４３の回転速度の制御のための第２データ（ＩＤ２付）が記録され、レジスタＲ２３には、第１データ（ＩＤ２付）や第２データ（ＩＤ２付）の送信先等を示すフラグＦ２が記録される。レジスタＲ１１，Ｒ２１は特許請求の範囲における「第１レジスタ」の一例であり、レジスタＲ１２，Ｒ２２は特許請求の範囲における「第２レジスタ」の一例であり、レジスタＲ１３，Ｒ２３は特許請求の範囲における「第３レジスタ」の一例である。むろん、バス２０にモータードライバー３０Ａ，３０Ｂ以外のモータードライバーがさらに接続されている場合には、そのようなモータードライバーに対応する情報を記録するためのレジスタが更に存在することとなる。

ＣＰＵ１１Ａは、各レジスタに記録された第１データや第２データやフラグを調停回路１１Ｂへ出力する際、対応するモータードライバーが共通するもの同士を結合した結合データを生成し、当該結合データを調停回路１１Ｂへ出力する。図２では、第１データ（ＩＤ１付）、第２データ（ＩＤ１付）およびフラグＦ１を結合した結合データＣＤ１と、第１データ（ＩＤ２付）、第２データ（ＩＤ２付）およびフラグＦ２を結合した結合データＣＤ２と、を例示している。調停回路１１Ｂは、これら複数の結合データを、複数のモータードライバーの処理順に並べ替え、処理の順序が巡ってきたモータードライバーに対応する結合データを後段の出力コントローラー１２へ出力する。

ここで言う処理順とは、たとえば１番目〜Ｎ番目までの複数のモータードライバーが存在し、１番目のモータードライバーから１つずつ処理（データ転送）の対象とし、最後のＮ番目のモータードライバーを処理対象とした後、再び１番目のモータードライバーから１つずつ処理対象とするような場合における処理順である。つまり、調停回路１１Ｂは、ＳｏＣ１０とバス２０で接続された複数のモータードライバー３０Ａ，３０Ｂ…へデータ転送を行う際には、各モータードライバー３０Ａ，３０Ｂ…へのデータ転送のタイミングを所定の規則に従って調停する。

出力コントローラー１２は、分岐処理部１２Ａと、パラレル／シリアル変換部１２Ｂとを含んでいる。出力コントローラー１２は、調停回路１１Ｂから入力した結合データ（例えば、結合データＣＤ１）を、第１データ、第２データおよびフラグ（第１データ（ＩＤ１付）、第２データ（ＩＤ１付）およびフラグＦ１）へ分解し、それらを分岐処理部１２Ａへ入力させる。分岐処理部１２Ａは、このように結合データから分解（抽出）された第１データおよび第２データの送信先を、これら第１データおよび第２データとともに結合データから抽出されたフラグを参照して分岐する。

図３Ａおよび図３Ｂは、前記フラグの構成およびフラグに基づく処理を例示している。図３Ａでは、フラグを符号「Ｆ」により示している。フラグＦは、３種類のトリガーＤ＿trg，Ｇ＿trg，Ｐ＿trgを含んでおり、各トリガーは「０」か「１」に設定されている。
Ｄ＿trgの設定「１」は、第１データを、対応するモータードライバー（ＭＤ）へ転送することを意味する（設定「０」は不実行を意味する）。
Ｇ＿trgの設定「１」は、第２データを、対応するモータードライバー（ＭＤ）のＰＷＭコントローラーへ転送することを意味する（設定「０」は不実行を意味する）。
Ｐ＿trgの設定「１」は、第２データを、ＰＷＭコントローラー１３（図３ではＰＷＭ１３と表記。）へ送信することを意味する（設定「０」は不実行を意味する）。

従って、フラグＦにおけるＤ＿trg，Ｇ＿trg，Ｐ＿trgの設定に応じた処理は、図３Ｂに示したようになる。下記（１）〜（７）では、一例として、フラグＦ１に応じた処理を記載している。

（１）フラグＦ１が（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（０，０，０）であれば、分岐処理部１２Ａは、第１データ（ＩＤ１付）および第２データ（ＩＤ１付）をどこにも送信せずアイドル状態とする（何もしない）。

（２）フラグＦ１が（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（０，０，１）であれば、分岐処理部１２Ａは、第２データ（ＩＤ１付）をＰＷＭコントローラー１３へ送信する。この場合、分岐処理部１２Ａは、第２データ（ＩＤ１付）の送信前に、第２データ（ＩＤ１付）の書き込みが発生する旨のトリガーをＰＷＭコントローラー１３へ送信した上で、第２データ（ＩＤ１付）をＰＷＭコントローラー１３へ送信する。第２データ（ＩＤ１付）の送信を受けたＰＷＭコントローラー１３は、第２データ（ＩＤ１付）により、それまでのモータードライバー３０Ａ（ＩＤ１で識別されるモータードライバー）に関するＰＷＭ制御の設定（回転速度の設定）を書き換える。そして、ＰＷＭコントローラー１３は、当該書き換え後の設定に応じたＰＷＭ制御信号を、モータードライバー３０Ａへ供給する。

（３）フラグＦ１が（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（０，１，０）であれば、分岐処理部１２Ａは、第２データ（ＩＤ１付）をパラレル／シリアル変換部１２Ｂへ送信する。パラレル／シリアル変換部１２Ｂは、分岐処理部１２Ａから適宜パラレル入力されるデータをシリアルデータに変換して、バス２０を介して転送する。バス２０によりシリアル転送された第２データ（ＩＤ１付）は、複数のモータードライバーのうちモータードライバー３０Ａによって受信される。これは、各モータードライバーは、転送されたデータに付されたＩＤが自己に設定済みのＩＤと一致するときのみ、当該転送されたデータを受信する（取り込む）からである。第２データ（ＩＤ１付）がモータードライバー３０Ａによって受信されると、モータードライバー３０Ａが内蔵するＰＷＭコントローラー３１Ａは、当該第２データ（ＩＤ１付）により、それまでのＰＷＭ制御の設定（回転速度の設定）を書き換える。そして、ＰＷＭコントローラー３１Ａは、当該書き換え後の設定に応じて、モータードライバー３０Ａがモーター４０，４１へ供給する電流をＰＷＭ制御する。

（４）フラグＦ１が（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（１，０，０）であれば、分岐処理部１２Ａは、第１データ（ＩＤ１付）をパラレル／シリアル変換部１２Ｂへ送信する。パラレル／シリアル変換部１２Ｂは、第１データ（ＩＤ１付）を、バス２０を介して転送する。バス２０によりシリアル転送された第１データ（ＩＤ１付）は、複数のモータードライバーのうちモータードライバー３０Ａによって受信される。第１データ（ＩＤ１付）がモータードライバー３０Ａによって受信されると、モータードライバー３０Ａは、当該第１データ（ＩＤ１付）により、それまでのモーター４０，４１の回転方向等の設定を書き換え、当該書き換え後の設定に応じて、モーター４０，４１の回転方向等を制御する。

（５）フラグＦ１が（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（１，０，１）であれば、分岐処理部１２Ａは、第１データ（ＩＤ１付）をパラレル／シリアル変換部１２Ｂへ送信して当該第１データ（ＩＤ１付）を、バス２０を介してモータードライバー３０Ａへ転送させるとともに、当該送信と同期して、第２データ（ＩＤ１付）をＰＷＭコントローラー１３へ送信する。これにより、モータードライバー３０Ａが駆動させるモーター４０，４１に対する、回転速度の制御（ＰＷＭコントローラー１３によるＰＷＭ制御）と、回転方向等の制御（モータードライバー３０Ａによる制御）とが同期して行われる。

（６）フラグＦ１が（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（１，１，０）であれば、分岐処理部１２Ａは、第１データ（ＩＤ１付）および第２データ（ＩＤ１付）をパラレル／シリアル変換部１２Ｂへ送信する。パラレル／シリアル変換部１２Ｂは、パラレル入力された第１データ（ＩＤ１付）と第２データ（ＩＤ１付）とを結合し、この結合したデータ（第２結合データ）を、バス２０を介してモータードライバー３０Ａへ転送する。これにより、第２結合データを受信したモータードライバー３０Ａ側で、第２結合データを構成する第２データ（ＩＤ１付）に応じた前記回転速度の制御と、第２結合データを構成する第１データ（ＩＤ１付）に応じた前記回転方向等の制御とが同期して行われる。

（７）フラグＦ１が（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（０，１，１）又は（１，１，１）である場合は、第２データ（ＩＤ１付）をＳｏＣ１０側のＰＷＭコントローラー１３に設定するか、モータードライバー３０Ａ側のＰＷＭコントローラー３１Ａに設定するかが定まらない。そのため、通常はあり得ないフラグであり、この場合は（Ｄ＿trg，Ｇ＿trg，Ｐ＿trg）＝（０，０，０）と同様の対応となる。

上述の説明に従えば、本実施形態は、第３レジスタ（レジスタＲ１３）から取得した第３データ（フラグＦ１）が、第２データの送信先が第２コントローラー（ＰＷＭコントローラー１３）であることを示す場合（前記（５）の場合）に、第１レジスタ（レジスタＲ１１）から取得した第１データを第１コントローラー（出力コントローラー１２のパラレル／シリアル変換部１２Ｂ）に送信し、かつ、第２レジスタ（レジスタＲ１２）から取得した第２データを第２コントローラー（ＰＷＭコントローラー１３）へ送信する構成を、開示していると言える。

また、上述の説明に従えば、本実施形態は、第３レジスタ（レジスタＲ１３）から取得した第３データ（フラグＦ１）が、第２データの送信先が第２コントローラー（ＰＷＭコントローラー１３）であることを示さない場合（前記（４），（６）の場合）に、第１レジスタ（レジスタＲ１１）から取得した第１データを第１コントローラー（出力コントローラー１２のパラレル／シリアル変換部１２Ｂ）に送信し、かつ、第２レジスタ（レジスタＲ１２）から取得した第２データを第２コントローラー（ＰＷＭコントローラー１３）へ送信しない構成を、開示していると言える。

さらに、上述の説明に従えば、本実施形態は、第３レジスタ（レジスタＲ１３）から取得した第３データ（フラグＦ１）が、第２データの送信先が第４コントローラー（モータードライバー３０Ａが内蔵するＰＷＭコントローラー３１Ａ）であることを示す場合（前記（６）の場合）に、第１レジスタ（レジスタＲ１１）から取得した第１データと第２レジスタ（レジスタＲ１２）から取得した第２データとを結合し、当該結合したデータ（第２結合データ）を第１コントローラー（出力コントローラー１２のパラレル／シリアル変換部１２Ｂ）に送信する構成を、開示していると言える。

むろん前記（１）〜（７）の説明に関して、フラグＦ１をフラグＦ２と読み替え、ＩＤ１をＩＤ２と読み替え、モータードライバー３０Ａをモータードライバー３０Ｂと読み替え、ＰＷＭコントローラー３１ＡをＰＷＭコントローラー３１Ｂと読み替え、モーター４０，４１をモーター４２，４３と読み替えてもよい。

このように本実施形態によれば、ＳｏＣ１０では、ＣＰＵ１１ＡはレジスタＲ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２，Ｒ２３…から取得した第１データ、第２データおよびフラグを、対応するモータードライバー３０Ａ，３０Ｂ…が共通するデータ同士で結合した結合データを生成し、調停回路１１Ｂは、複数のモータードライバー３０Ａ，３０Ｂ…の処理順にこれら結合データを並べ替え、処理の順序が巡ってきたモータードライバーに対応する結合データを出力コントローラー１２へ出力する。そして、出力コントローラー１２は、調停回路１１Ｂから入力された結合データから第１データと第２データとを抽出し、分岐処理部１２Ａは、当該結合データに含まれるフラグに応じて、第１データや第２データの送信先を分岐する。

従って、フラグに応じて、第１データや第２データの送信先を容易かつ確実に分岐でき、例えば、第２データに基づくＰＷＭ制御を実行する回路を、ＳｏＣ１０側のＰＷＭコントローラー１３と、モータードライバー３０Ａ，３０Ｂ…側のＰＷＭコントローラー３１Ａ，３１Ｂ…とで必要に応じて使い分けることができる。例えば、ＳｏＣ１０側のＰＷＭコントローラー１３と、モータードライバー側のＰＷＭコントローラーとでは、ＳｏＣ１０側のＰＷＭコントローラー１３の方が、ＰＷＭ制御の精度（内部クロックの精度）が高いと想定する。このような場合、印刷装置１００の中で、速度調整に高い精度が要求されるモーター（例えば、キャリッジモーター４０や給紙モーター４１）については、ＰＷＭコントローラー１３によるＰＷＭ制御を採用し、一方、速度調整について相対的に高い精度が要求されないモーター（例えば、給紙トレイの開閉に用いられるモーター等）については、モータードライバー側のＰＷＭコントローラーによるＰＷＭ制御を採用してＳｏＣ１０側の負担を軽減する、としてもよい。

そして、分岐処理部１２Ａが、例えば、第２データをＰＷＭコントローラー１３へ送信し、かつ、第１データをパラレル／シリアル変換部１２Ｂへ送信する（第１データがバス２０を介してモータードライバーへ転送される）ことにより、そのとき最先の処理順に該当するモータードライバーが駆動させるモーターについての複数の制御（第２データに基づく回転速度の制御、および第１データに基づく回転方向等の制御）が、同期性を保って実現される。従って、あるモータードライバー３０Ａについて、第２データ（ＩＤ１付）に基づくＰＷＭ制御がＰＷＭコントローラー１３によって実行される一方で、当該ＰＷＭ制御と同期して行われるべき第１データ（ＩＤ１付）に基づく回転方向の制御が、第１データ（ＩＤ１付）のモータードライバー３０Ａへのバス２０を介した転送が他のモータードライバー３０Ｂ向けのデータ転送によって待機されているために実行されない、といった不都合が起きない。

また、分岐処理部１２Ａが、例えば、第１データおよび第２データをパラレル／シリアル変換部１２Ｂへ送信した場合には、当該第１データおよび第２データが再び結合され、結合後のデータ（第２結合データ）がバス２０を介してモータードライバーへ転送される。従って、あるモータードライバー３０Ａへ向けた第１データ（ＩＤ１付）の転送と第２データ（ＩＤ１付）の転送との間に、他のモータードライバー３０Ｂ向けのデータ転送が割り込むことが無い。そのため、そのとき最先の処理順に該当するモータードライバーが駆動させるモーターについての複数の制御（第２データに基づく回転速度の制御、および第１データに基づく回転方向等の制御）が、同期性を保って実現される。

本発明は上述の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば後述するような実施形態を採用可能である。各実施形態を組み合わせた構成も、本発明の開示範囲に入る。

上述したフラグＦ（Ｆ１，Ｆ２）は、トリガーＤ＿trg，Ｇ＿trg，Ｐ＿trgを有する状態でそのまま出力コントローラー１２へ入力されるとは限らない。例えば、ＣＰＵ１１Ａや、調停回路１１Ｂが、トリガーＤ＿trg，Ｇ＿trg，Ｐ＿trgを他の形式に変換した情報を、第１データおよび第２データとともに（結合データとして）、出力コントローラー１２へ入力させてもよい。ここで言う他の形式の情報とは、例えば、分岐処理部１２Ａがより解釈しやすい形式の情報である。また、調停回路１１Ｂは、トリガーＤ＿trg，Ｇ＿trg，Ｐ＿trg＝（０，１，１）又は（１，１，１）といった本来あり得ないフラグを有した結合データについては、出力コントローラー１２へ入力させないとしてもよい。

転送システム５０の適用は印刷装置１００には限定されない。例えば、ファクシミリ装置、スキャナー、複合機（ファクシミリ、スキャナー、プリンター等の各機能を併せ持った装置）、プロジェクターといった種々の画像処理装置や情報処理装置等に適用しても良い。また、１つのモータードライバーが駆動させるモーターは、図１のように２台である必要はなく、１台でもよいし３台以上であってもよい。

１０…ＳｏＣ、１１…メインコントローラー、１１Ａ…ＣＰＵ、１１Ｂ…調停回路、１２…出力コントローラー、１２Ａ…分岐処理部、１２Ｂ…パラレル／シリアル変換部、１３…ＰＷＭコントローラー、２０…バス、３０Ａ，３０Ｂ…モータードライバー、３１Ａ，３１Ｂ…ＰＷＭコントローラー、４０…キャリッジモーター、４１…給紙モーター、４２…スキャンモーター、４３…ＡＤＦモーター、５０…転送システム、１００…印刷装置（プリンター）、ＣＤ１，ＣＤ２…結合データ、Ｄ＿trg，Ｇ＿trg，Ｐ＿trg…トリガー、Ｆ，Ｆ１，Ｆ２…フラグ、Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２，Ｒ２３…レジスタ

Claims (5)

1. 駆動部を制御する複数の制御回路と、
   １のデータラインを介して接続した複数の前記制御回路のそれぞれに前記駆動部の制御を指示する第１データをシリアルに転送する第１コントローラーと、
   複数の前記制御回路のそれぞれが前記駆動部に供給する電流を制御する第２コントローラーと、
   前記第１コントローラーおよび前記第２コントローラーを制御する第３コントローラーと、を備える転送システムであって、
   前記第３コントローラーは、前記第１データと前記電流の制御に用いられる第２データとを対応する前記制御回路が共通するデータ同士で結合した結合データを生成し、複数の前記制御回路の処理順に前記結合データを並べ替え、処理の順序が巡ってきた前記制御回路に対応する前記結合データから前記第１データと前記第２データとを抽出し、当該抽出した第１データを前記第１コントローラーに送信し、かつ、当該抽出した第２データを前記第２コントローラーへ送信する、ことを特徴とする転送システム。
2. 前記第３コントローラーは、
   前記第１データを格納する第１レジスタと、
   前記第２データを格納する第２レジスタと、
   前記第２データの送信先を示す第３データを格納する第３レジスタと、を備え、
   前記第１レジスタから取得した前記第１データと、前記第２レジスタから取得した前記第２データと、前記第３レジスタから取得した前記第３データとを対応する前記制御回路が共通するデータ同士で結合した前記結合データを生成し、
   前記結合データに含まれる前記第３データが前記第２データの送信先が前記第２コントローラーであることを示す場合に、前記結合データから抽出した前記第１データを前記第１コントローラーに送信し、かつ、前記結合データから抽出した前記第２データを前記第２コントローラーへ送信し、
   前記結合データに含まれる前記第３データが前記第２データの送信先が前記第２コントローラーであることを示さない場合に、前記結合データから抽出した前記第１データを前記第１コントローラーに送信し、かつ、前記結合データから抽出した前記第２データを前記第２コントローラーへ送信しない、ことを特徴とする請求項１に記載の転送システム。
3. 前記制御回路は前記駆動部に供給する電流を制御する第４コントローラーを備え、
   前記第３コントローラーは、前記結合データに含まれる前記第３データが前記第２データの送信先が前記第４コントローラーであることを示す場合に、前記結合データから抽出した前記第１データと前記第２データとを結合した第２結合データを生成し、当該第２結合データを前記第１コントローラーへ送信し、
   前記第１コントローラーは、前記第２結合データを転送する、ことを特徴とする請求項２に記載の転送システム。
4. 前記第２コントローラーおよび前記第４コントローラーは、前記第２データに応じてパルス幅変調により前記電流を制御することを特徴とする請求項３に記載の転送システム。
5. 請求項１〜請求項４のいずれか一項に記載の転送システムを備えることを特徴とする印刷装置。

Images