JP2015145997A - 薄膜トランジスタアレイ装置、ｅｌ装置、薄膜トランジスタアレイ装置の駆動方法、および、ｅｌ装置の駆動方法 - Google Patents

Abstract

【課題】保持トランジスタのオフ特性の確認を行うことの可能な薄膜トランジスタアレイ装置、ＥＬ装置、薄膜トランジスタアレイ装置の駆動方法、および、ＥＬ装置の駆動方法を提供する。
【解決手段】測定期間において設定動作と測定動作とを順に実行する測定回路を備え、前記測定回路は、前記設定動作において、前記第１選択線Ｌｓ１を第１非選択レベルＬ１に設定し、かつ、前記第２選択線Ｌｓ２を第２選択レベルＨ２に設定して、前記駆動トランジスタＴ１の閾値電圧を越える電圧を電源線Ｌａとデータ線Ｌｄとの間に印加し、前記測定動作において、前記データ線Ｌｄを緩和時間だけハイインピーダンス状態に設定してから前記データ線Ｌｄのレベルを測定する。
【選択図】図８

Description

本開示の技術は、駆動トランジスタを駆動させる電圧を保持容量に保持させる保持トランジスタを備える薄膜トランジスタアレイ装置、ＥＬ装置、薄膜トランジスタアレイ装置の駆動方法、および、ＥＬ装置の駆動方法に関する。

エレクトロルミネッセンス（ＥＬ）装置は、例えば、マトリックス状に並ぶ複数のＥＬ素子を備え、複数のＥＬ素子の各々は、相互に異なる画素回路に接続している。複数の画素回路の各々は、例えば、駆動トランジスタと、駆動トランジスタのゲート‐ソース間に接続する保持容量と、保持容量の一方の電極に接続する保持トランジスタと、保持容量の他方の電極に接続する選択トランジスタとを含む。

画素回路を構成する駆動トランジスタのドレインは、電源線を通じて電源ドライバに接続し、駆動トランジスタのソースに接続するＥＬ素子に、保持容量の保持する電圧に応じた駆動電流を流す。画素回路を構成する選択トランジスタは、保持容量の有する一方の電極とデータ線とに接続し、画素回路を構成する保持トランジスタは、保持容量の有する他方の電極と駆動トランジスタのドレインとに接続している。そして、１つの選択ドライバによって選択される保持トランジスタ、および、選択トランジスタは、電源線の書込レベルとデータ線の階調レベルとの差に応じた電圧をオン状態において保持容量に書き込み、オフ状態において保持容量に保持させる（例えば、特許文献１、および、特許文献２を参照）。

特開２００３−１９５８１０号公報 特開２０１３−１１４０７２号公報

ところで、ＥＬ装置の製造工程では、例えば、数十万個から数百万個という多数の薄膜トランジスタの各々の特性が、ＥＬ素子の発光に基づいてＥＬ装置ごとに測定されている。この際に、保持トランジスタのオフ特性のみを測定することが可能であれば、ＥＬ装置における輝点欠陥や暗点欠陥の要因を予め抽出できるため、ＥＬ装置の歩留まりを高めるうえで非常に有効である。

例えば、保持トランジスタにおいて所定のオフ特性が得られない場合には、保持トランジスタの製造に関わる工程や保持トランジスタの素子構造を見直すことが可能である。また、例えば、ＥＬ素子の形成に先駆けて画素回路が形成される製造方法であれば、所定のオフ特性が得られない画素回路に対して、ＥＬ素子の形成に先駆けて保持トランジスタの修復が可能でもある。それゆえに、ＥＬ素子を駆動させるための薄膜トランジスタアレイ装置においては、保持トランジスタのオフ特性の確認を行うことの可能な構成が求められている。

本開示の技術は、保持トランジスタのオフ特性の確認を行うことの可能な薄膜トランジスタアレイ装置、ＥＬ装置、薄膜トランジスタアレイ装置の駆動方法、および、ＥＬ装置の駆動方法を提供することにある。

本開示における薄膜トランジスタアレイ装置の一態様は、ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続するための第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、測定期間において設定動作と測定動作とを順に実行する測定回路と、を備える。そして、前記測定回路は、前記設定動作において、前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加し、前記測定動作において、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する。

本開示におけるＥＬ装置の一態様は、ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続する第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、測定期間において設定動作と測定動作とを順に実行する測定回路と、を備える。そして、前記測定回路は、前記設定動作において、前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加し、前記測定動作において、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する。

本開示における薄膜トランジスタアレイ装置の駆動方法の一態様は、ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続するための第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、を備える薄膜トランジスタアレイ装置を駆動させる方法である。そして、前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加する設定工程と、前記設定工程の後に、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する測定工程と、を含む。

本開示におけるＥＬ装置の駆動方法の一態様は、ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続する第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、を備えるＥＬ装置を駆動させる方法である。そして、前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加する設定工程と、前記設定工程の後に、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する測定工程と、を含む。

本開示の技術における上記一態様によれば、オフ特性の測定に際して、保持トランジスタはオフ状態に設定され、かつ、選択トランジスタはオン状態に設定される。この際に、保持トランジスタのオフ電流が十分に小さい構成では、駆動トランジスタがダイオード接続されない一方で、保持トランジスタが短絡していたり、それに相当する大きいオフ電流を保持トランジスタが流したりする構成では、駆動トランジスタがダイオード接続される。

ここで、駆動トランジスタにて閾値電圧以上の電圧が、電源線とデータ線との間に印加されるとき、保持トランジスタが正常に動作する構成であれば、駆動トランジスタがダイオード接続されないため、電源線とデータ線との間の電圧に応じた電圧が、保持容量に書き込まれることはない。そして、データ線がハイインピーダンス状態に設定された後のデータ線のレベルは、ハイインピーダンス状態に設定される前とほぼ同等に保たれる。

これに対して、保持トランジスタが短絡したり、それに相当する程度に保持トランジスタのオフ電流が流れたりする構成では、駆動トランジスタがダイオード接続されるため、電源線とデータ線との間の電圧に応じた電圧が、保持容量に書き込まれる。そして、データ線がハイインピーダンス状態に設定された後にも、依然として駆動トランジスタがダイオード接続されるため、データ線のレベルは、ハイインピーダンス状態に設定される前よりも電源線のレベルに近くなる。

結果として、測定動作によって得られるデータ線のレベルは、保持トランジスタにおけるオフ電流に応じて異なるため、保持トランジスタのオフ特性の確認を行うことが可能である。

本開示における薄膜トランジスタアレイ装置の他の態様において、前記測定回路は、前記測定動作において、前記データ線を緩和時間だけハイインピーダンス状態に設定してから前記データ線のレベルを測定する。そして、前記緩和時間は、前記保持トランジスタが短絡している場合に、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量が保持するまでの長さを有する。

本開示における薄膜トランジスタアレイ装置の他の態様によれば、保持トランジスタが短絡している場合には、駆動トランジスタの閾値電圧に対応する電圧を保持容量が保持する。そのため、保持トランジスタが短絡している場合、あるいは、これに相当する程度に保持トランジスタのオフ電流が大きい場合には、データ線のレベルとして、駆動トランジスタの閾値電圧と電源線のレベルとに基づく値が得られる。結果として、保持トランジスタのオフ特性の確認における結果の精度を高めることが可能である。

本開示における薄膜トランジスタアレイ装置の他の態様において、前記測定回路は、閾値電圧の測定期間において書込動作と測定動作とを順に実行する。そして、前記閾値電圧の測定期間における書込動作において、前記第１選択線を選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加する。また、前記閾値電圧の測定期間における測定動作において、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量が保持するまで前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する。

本開示における薄膜トランジスタアレイ装置の他の態様によれば、保持トランジスタのオフ特性の確認と、駆動トランジスタの閾値電圧の確認とを、共通する測定回路が実行する。それゆえに、薄膜トランジスタアレイ装置における装置構成の簡素化を図ることが可能でもある。

本開示の技術によれば、保持トランジスタのオフ特性の確認を行うことが可能である。

本開示の技術の一実施形態におけるＥＬ装置の構成を示すブロック図である。 一実施形態におけるＥＬパネルの構成を画素回路の構成と共に示す回路図である。 一実施形態におけるデータドライバの構成を示すブロック図である。 一実施形態における画素回路の各ノードにおけるレベルを画素回路と共に示す回路図であって、階調駆動期間における書込動作時のレベルを示す図である。 一実施形態における画素回路の各ノードにおけるレベルを画素回路と共に示す回路図であって、階調駆動期間における発光動作時のレベルを示す図である。 一実施形態における画素回路の各ノードにおけるレベルを画素回路と共に示す回路図であって、閾値電圧の測定期間における書込動作時と測定動作時とにおけるレベルを示す図である。 一実施形態における画素回路において経過時間に対するデータ線のレベルの推移を示すグラフであって、閾値電圧の測定期間における測定動作時の推移を示すグラフである。 一実施形態における画素回路の各ノードにおけるレベルを画素回路と共に示す回路図であって、オフ特性測定時の保持トランジスタにオフ電流が流れるときのレベルを示す図である。 一実施形態における画素回路において経過時間に対するデータ線のレベルの推移を示すグラフであって、オフ特性の測定期間の保持トランジスタにオフ電流が流れるときの測定動作時における推移を示すグラフである。 一実施形態における画素回路の各ノードにおけるレベルを画素回路と共に示す回路図であって、オフ特性の測定期間の保持トランジスタが正常に動作するときのレベルを示す図である。 一実施形態における画素回路において経過時間に対するデータ線のレベルの推移を示すグラフであって、オフ特性の測定期間の保持トランジスタが正常に動作するときの測定動作時における推移を示すグラフである。

図１から図１１を参照して、本開示の技術を具体化した一実施形態における薄膜トランジスタアレイ装置、ＥＬ装置、薄膜トランジスタアレイ装置の駆動方法、および、ＥＬ装置の駆動方法を説明する。

［ＥＬ装置の構成］
図１が示すように、ＥＬ装置は、システムコントローラ１１、パネルモジュール１２、アナログ電源１３、および、ロジック電源１４を備えている。パネルモジュール１２は、ＥＬパネル２１、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂを備えている。システムコントローラ１１、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂは、測定回路の一例を構成している。

システムコントローラ１１は、外部から入力される映像信号ＳＩＧに基づいて、映像信号ＳＩＧに含まれる階調成分を映像信号ＳＩＧから抽出し、階調成分をデジタル値である入力データＤｉｎに変換する。システムコントローラ１１は、パネルモジュール１２における１行分ごとの入力データＤｉｎを、列順にデータドライバ２２に出力する。システムコントローラ１１は、データドライバ２２の駆動を制御するためのスタートパルスＳＰ、ラッチパルスＰＬ、および、スイッチ制御信号Ｓ１〜Ｓ５を生成し、これらの制御信号を各別にデータドライバ２２に入力する。

システムコントローラ１１は、外部から入力される映像信号ＳＩＧに基づいて、電源ドライバ２３の駆動を制御するための電源制御信号ＳＣＯＮ１を生成し、その電源制御信号ＳＣＯＮ１を電源ドライバ２３に入力する。システムコントローラ１１は、第１選択ドライバ２４Ａの駆動を制御するための選択制御信号ＳＣＯＮ２を生成し、その選択制御信号ＳＣＯＮ２を第１選択ドライバ２４Ａに入力する。システムコントローラ１１は、第２選択ドライバ２４Ｂの駆動を制御するための選択制御信号ＳＣＯＮ３を生成し、その選択制御信号ＳＣＯＮ３を第２選択ドライバ２４Ｂに入力する。

ＥＬパネル２１は、１つの方向である列方向に沿って延びるｍ本（ｍは正の整数）のデータ線Ｌｄと、列方向と直交する行方向に沿って延びるｎ本（ｎは正の整数）の電源線Ｌａと、行方向に沿って延びるｎ本の第１選択線Ｌｓ１と、行方向に沿って延びるｎ本の第２選択線Ｌｓ２とを備えている。平面視において、ｎ本の第１選択線Ｌｓ１の各々、および、ｎ本の第２選択線Ｌｓ２の各々と、ｍ本のデータ線Ｌｄの各々との交差する部位の近傍には、画素ＰＩＸが位置している。画素ＰＩＸは、ＥＬパネル２１においてｎ行×ｍ列からなるマトリクス状に位置している。

ｍ本のデータ線Ｌｄの各々は、データドライバ２２に電気的接続し、マトリックス状に位置する複数の画素ＰＩＸは、１列分の画素ＰＩＸごとに１本のデータ線Ｌｄに接続している。ｎ本の電源線Ｌａの各々は、電源ドライバ２３に電気的接続し、マトリックス状に位置する複数の画素ＰＩＸは、１行分の画素ＰＩＸごとに１本の電源線Ｌａに接続している。ｎ本の第１選択線Ｌｓ１の各々は、第１選択ドライバ２４Ａに電気的接続し、マトリックス状に位置する複数の画素ＰＩＸは、１行分の画素ＰＩＸごとに１本の第１選択線Ｌｓ１に接続している。ｎ本の第２選択線Ｌｓ２の各々は、第２選択ドライバ２４Ｂに電気的接続し、マトリックス状に位置する複数の画素ＰＩＸは、１行分の画素ＰＩＸごとに１本の第２選択線Ｌｓ２に接続している。

データドライバ２２は、システムコントローラ１１から出力される画素ＰＩＸごとの入力データＤｉｎを１行分ずつ列順に保持する。データドライバ２２は、保持された１行分の入力データＤｉｎに基づいて、データ線Ｌｄごとの電位である階調レベルＶｄａｔａを生成し、ｍ本のデータ線Ｌｄの各々に階調レベルＶｄａｔａを一斉に設定する。システムコントローラ１１は、こうした階調レベルＶｄａｔａに基づく画素ＰＩＸの駆動を階調駆動期間においてデータドライバ２２に実行させる。

データドライバ２２は、ｍ本のデータ線Ｌｄの各々の電位であるレベルを測定して、ｍ本のデータ線Ｌｄの各々のレベルの測定結果をデジタル値である測定データＶｍｅａｓに変換する。データドライバ２２は、ｍ本のデータ線Ｌｄの各々における測定データＶｍｅａｓを出力データＤｏｕｔとしてシステムコントローラ１１に列番号順に出力する。システムコントローラ１１は、こうした測定データＶｍｅａｓを得るための画素ＰＩＸの駆動を非階調駆動期間においてデータドライバ２２に実行させる。

電源ドライバ２３は、電源制御信号ＳＣＯＮ１に基づいて駆動されるタイミングジェネレーター、および、出力バッファを備えている。タイミングジェネレーターは、ｎ本の電源線Ｌａの各々に対応するタイミング信号を生成する。出力バッファは、タイミングジェネレーターの生成したタイミング信号を所定のレベルに変換して、ｎ本の電源線Ｌａの各々に電源信号として出力する。

例えば、システムコントローラ１１は、上述の階調駆動期間においてｉ行目（ｉは１からｎまでの正の整数）の画素ＰＩＸに書込動作を実行させるため、電源ドライバ２３の駆動を通じて、ｉ行の電源線Ｌａに書込レベルＥＬＶＳＳを設定する。また、システムコントローラ１１は、階調駆動期間においてｉ行目の画素ＰＩＸに発光動作を実行させるため、電源ドライバ２３の駆動を通じて、ｉ行の電源線Ｌａに発光レベルＥＬＶＤＤを設定する。

また、例えば、システムコントローラ１１は、非階調駆動期間の一例である閾値電圧の測定期間において、ｉ行目（ｉは１からｎまでの正の整数）の画素ＰＩＸに書込動作を実行させるため、電源ドライバ２３の駆動を通じて、ｉ行の電源線Ｌａに書込レベルＥＬＶＳＳを設定する。また、例えば、システムコントローラ１１は、閾値電圧の測定期間において、ｉ行目（ｉは１からｎまでの正の整数）の画素ＰＩＸに測定動作を実行させるため、電源ドライバ２３の駆動を通じて、ｉ行の電源線Ｌａにこれもまた書込レベルＥＬＶＳＳを設定する。

また、例えば、システムコントローラ１１は、非階調駆動期間の一例であるオフ特性の測定期間において、ｉ行目（ｉは１からｎまでの正の整数）の画素ＰＩＸに設定動作を実行させるため、電源ドライバ２３の駆動を通じて、ｉ行の電源線Ｌａに書込レベルＥＬＶＳＳを設定する。また、例えば、システムコントローラ１１は、オフ特性の測定期間において、ｉ行目（ｉは１からｎまでの正の整数）の画素ＰＩＸに測定動作を実行させるため、電源ドライバ２３の駆動を通じて、ｉ行の電源線Ｌａにこれもまた書込レベルＥＬＶＳＳを設定する。

第１選択ドライバ２４Ａは、システムコントローラ１１から出力される選択制御信号ＳＣＯＮ２をスタートパルスとして順にシフトさせるシフトレジスタを備えている。シフトレジスタは、１行目の第１選択線Ｌｓ１に対応するシフト信号からｎ行目の第１選択線Ｌｓ１に対応するシフト信号までを行順に出力する。

第１選択ドライバ２４Ａは、シフト信号のレベルを第１選択レベルＨ１に変換した第１選択信号Ｖｓｅｌ１を生成する出力バッファを備えている。出力バッファは、シフト信号に対応する行の第１選択線Ｌｓ１に、第１選択レベルＨ１に設定された第１選択信号Ｖｓｅｌ１を出力し、シフト信号に対応しない行の第１選択線Ｌｓ１には、第１非選択レベルＬ１に設定された第１選択信号Ｖｓｅｌ１を出力する。

そして、第１選択ドライバ２４Ａは、ｎ本の第１選択線Ｌｓ１の各々に、第１選択レベルＨ１に設定された第１選択信号Ｖｓｅｌ１を行番号順に出力して、ｎ行×ｍ列の画素ＰＩＸの各々を行ごとに選択する。

第２選択ドライバ２４Ｂは、システムコントローラ１１から出力される選択制御信号ＳＣＯＮ３をスタートパルスとして順にシフトさせるシフトレジスタを備えている。シフトレジスタは、１行目の第２選択線Ｌｓ２に対応するシフト信号からｎ行目の第２選択線Ｌｓ２に対応するシフト信号までを行順に出力する。

第２選択ドライバ２４Ｂは、シフト信号のレベルを第２選択レベルＨ２に変換した第２選択信号Ｖｓｅｌ２を生成する出力バッファを備えている。出力バッファは、シフト信号に対応する行の第２選択線Ｌｓ２に、第２選択レベルＨ２に設定された第２選択信号Ｖｓｅｌ２を出力し、シフト信号に対応しない行の第２選択線Ｌｓ２には、第２非選択レベルＬ２に設定された第２選択信号Ｖｓｅｌ２を出力する。

そして、第２選択ドライバ２４Ｂは、ｎ本の第２選択線Ｌｓ２の各々に、第２選択レベルＨ２に設定された第２選択信号Ｖｓｅｌ２を行番号順に出力して、ｎ行×ｍ列の画素ＰＩＸの各々を行ごとに選択する。

アナログ電源１３は、ハイレベルのアナログ電源電圧ＤＶＳＳ、ローレベルのアナログ基準電圧ＶＤＤ、および、非階調レベルＶｒｅｆを生成する。アナログ電源電圧ＤＶＳＳは、書込レベルＥＬＶＳＳ、および、基準レベルＶｓｓよりもハイレベルに設定されている。非階調レベルＶｒｅｆは、書込レベルＥＬＶＳＳに対して負極性に設定され、かつ、書込レベルＥＬＶＳＳとの差が駆動トランジスタＴ１における閾値電圧Ｖｔｈを超えるように設定されている。

ロジック電源１４は、データドライバ２２の備える論理回路を駆動させるハイレベルのロジック電圧ＬＶＤＤ、および、ローレベルのロジック電圧ＬＶＳＳを生成する。ロジック電源１４は、ロジック電圧ＬＶＤＤ、および、ロジック電圧ＬＶＳＳをデータドライバ２２に供給する。

［画素回路ＤＣの構成］
図２が示すように、複数の画素ＰＩＸの各々は、電流駆動素子であるＥＬ素子ＯＥＬと、ＥＬ素子ＯＥＬを駆動するための画素回路ＤＣとを備えている。画素回路ＤＣは、駆動トランジスタＴ１と、保持トランジスタＴ２と、選択トランジスタＴ３と、保持容量Ｃｓとを備えている。なお、本実施形態では、ＥＬ装置の構成要素の中でＥＬ素子ＯＥＬ以外の構成要素によって薄膜トランジスタアレイ装置は構成されている。

駆動トランジスタＴ１は、ｎチャンネル型トランジスタであり、駆動トランジスタＴ１のゲートは、ノードＮ１を通じて保持トランジスタＴ２のソースに電気的接続している。駆動トランジスタＴ１のソースは、ノードＮ２を通じてＥＬ素子ＯＥＬのアノードに電気的接続し、駆動トランジスタＴ１のドレインは、ノードＮ３を通じて電源線Ｌａに電気的接続している。駆動トランジスタＴ１は、飽和領域においてゲート‐ソース間の電圧に応じた駆動電流を流す機能を有している。

ＥＬ素子ＯＥＬのアノードは、ノードＮ２を通じて駆動トランジスタＴ１のソースに電気的接続し、ＥＬ素子ＯＥＬのカソードには、書込レベルＥＬＶＳＳと同じレベルに設定された基準レベルＶｓｓのカソード電圧が印加されている。

保持容量Ｃｓの有する両電極の中で第１電極は、ノードＮ１を通じて駆動トランジスタＴ１のゲートに電気的接続し、保持容量Ｃｓの有する両電極の中で第２電極は、駆動トランジスタＴ１のソースに電気的接続している。保持容量Ｃｓは、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のソースとの間に形成される寄生容量であってもよいし、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のソースとの間に別途備えられる容量素子であってもよいし、これらの組み合わせであってもよい。保持容量Ｃｓは、駆動トランジスタＴ１のゲート‐ソース間の電圧を保持する機能を有している。

保持トランジスタＴ２は、ｎチャンネル型トランジスタであり、保持トランジスタＴ２のゲートは、第１選択線Ｌｓ１に電気的接続している。保持トランジスタＴ２のドレインは、ノードＮ３を通じて駆動トランジスタＴ１のドレインに電気的接続し、保持トランジスタＴ２のソースは、ノードＮ１を通じて駆動トランジスタＴ１のゲートに電気的接続している。

保持トランジスタＴ２は、第１選択線Ｌｓ１における第１選択信号Ｖｓｅｌ１のレベルに基づいて、駆動トランジスタＴ１をダイオード接続させるか否かを選択する機能を有している。また、保持トランジスタＴ２は、駆動トランジスタＴ１をダイオード接続させるときに、電源線Ｌａのレベルとデータ線Ｌｄのレベルとの差に応じた電圧を保持容量Ｃｓに保持させる機能を有している。

選択トランジスタＴ３は、ｎチャンネル型トランジスタであり、選択トランジスタＴ３のゲートは、第２選択線Ｌｓ２に電気的接続している。選択トランジスタＴ３のソースは、データ線Ｌｄに電気的接続し、選択トランジスタＴ３のドレインは、ノードＮ２を通じて駆動トランジスタＴ１のソースに電気的接続している。

選択トランジスタＴ３は、第２選択線Ｌｓ２における第２選択信号Ｖｓｅｌ２のレベルに基づいて、駆動トランジスタＴ１のソースとデータ線Ｌｄとを電気的接続させるか否かを選択する機能を有している。また、選択トランジスタＴ３は、駆動トランジスタＴ１、および、保持トランジスタＴ２と協働して、電源線Ｌａの書込レベルＥＬＶＳＳとデータ線Ｌｄの階調レベルＶｄａｔａとの差に応じた電圧を保持容量Ｃｓに保持させる機能を有している。

［データドライバ２２の構成］
図３に示されるように、データドライバ２２は、シフトレジスタ回路３１、データレジスタ回路３２、データラッチ回路３３、レベルシフタ回路３４、電圧変換回路３５、および、バッファ回路３６を備えている。電圧変換回路３５は、データ線ＬｄごとのＤＡＣ３５Ａと、データ線ＬｄごとのＡＤＣ３５Ｂとを備えている。バッファ回路３６は、データ線Ｌｄごとの出力用バッファ３６Ａと、データ線Ｌｄごとの測定用バッファ３６Ｂとを備えている。レベルシフタ回路３４は、ＤＡＣ３５ＡごとのレベルシフタＬＳと、ＡＤＣ３５ＢごとのレベルシフタＬＳとを備えている。

シフトレジスタ回路３１、データレジスタ回路３２、および、データラッチ回路３３は、低耐圧回路として構成され、ロジック電源１４は、ハイレベルのロジック電圧ＬＶＤＤ、および、ローレベルのロジック電圧ＬＶＳＳを、これらの回路に供給する。電圧変換回路３５、および、バッファ回路３６は、高耐圧回路として構成され、アナログ電源１３は、ハイレベルのアナログ電源電圧ＤＶＳＳ、ローレベルのアナログ基準電圧ＶＤＤ、および、非階調レベルＶｒｅｆの電圧を、これらの回路に供給する。

シフトレジスタ回路３１は、スタートパルスＳＰとシフトクロック信号ＣＬＫとをシステムコントローラ１１から受け入れる。シフトレジスタ回路３１は、スタートパルスＳＰの入力ごとに、ｍビットのパラレル信号を生成し、そのパラレル信号をシフト信号としてデータレジスタ回路３２に出力する。ｍビットのパラレル信号は、いずれか１つのビットを選択ビットに設定する信号であり、シフトレジスタ回路３１は、シフトクロック信号ＣＬＫの入力ごとに選択ビットを列順にシフトさせる。

データレジスタ回路３２は、入力データＤｉｎをシステムコントローラ１１から受入れる。入力データＤｉｎは、例えば、１つの画素ＰＩＸごとに８ビットから構成されるデジタルデータである。データレジスタ回路３２は、シフトレジスタ回路３１の出力するシフト信号の各ビットに対応づけられたｍ個のレジスタを備え、ｍ個のレジスタの各々は、画素ＰＩＸごとの１つの入力データＤｉｎを取り込む。データレジスタ回路３２は、選択ビットに対応する１つのレジスタに、その都度、画素ＰＩＸごとの１つの入力データＤｉｎを取り込む。データレジスタ回路３２は、選択ビットのシフトによってｍ個のレジスタの各々を列番号順に選択して、１行分の入力データＤｉｎをｍ個のレジスタに取り込む。

データラッチ回路３３は、ｍ個のデータラッチＬＴと、ｍ個のデータラッチＬＴの各々の入力端に接続する各別の入力用スイッチＳＷ１と、ｍ個のデータラッチＬＴの各々の出力端に接続する各別の転送用スイッチＳＷ２とを備えている。

入力用スイッチＳＷ１は、ｊ列目（ｊは１からｍ−１までの正の整数）のデータラッチＬＴの入力端の接続先を、データレジスタ回路３２におけるｊ列目のレジスタと、ｊ列目のＡＤＣ３５Ｂと、ｊ＋１列目のデータラッチＬＴの出力端とのいずれか１つに設定する。入力用スイッチＳＷ１は、システムコントローラ１１からのスイッチ制御信号Ｓ１に基づいて駆動される。なお、最後列であるｍ列目の入力用スイッチＳＷ１は、ｍ列目のデータラッチＬＴの入力端の接続先を、データレジスタ回路３２におけるｍ列目のレジスタと、ｍ列目のＡＤＣ３５Ｂと、ロジック電源１４の出力端とのいずれか１つに設定する。

データラッチＬＴの入力端とデータレジスタ回路３２とが接続するとき、ｍ個のデータラッチＬＴの各々は、ラッチパルスＰＬに同期したタイミングで、それの接続するレジスタでの入力データＤｉｎを保持する。データラッチＬＴの入力端とＡＤＣ３５Ｂとが、レベルシフタ回路３４を通じて接続するとき、ｍ個のデータラッチＬＴの各々は、ラッチパルスＰＬに同期したタイミングで、それの接続するＡＤＣ３５Ｂからのデータを、レベルシフタ回路３４を通じて、出力データＤｏｕｔとして保持する。

ｊ列目のデータラッチＬＴの入力端とｊ＋１列目のデータラッチＬＴの出力端とが接続するとき、ｊ列目のデータラッチＬＴは、ラッチパルスＰＬに同期したタイミングで、ｊ＋１列目のデータラッチＬＴの保持する出力データＤｏｕｔを保持する。なお、最後列であるｍ列目のデータラッチＬＴの入力端とロジック電源１４とが接続するとき、ｍ列目のデータラッチＬＴは、ラッチパルスＰＬに同期したタイミングで、ロジック電圧ＬＶＳＳを保持する。

転送用スイッチＳＷ２は、ｊ＋１列目のデータラッチＬＴの転送先を、ｊ＋１列目のＤＡＣ３５Ａと、ｊ列目のデータラッチＬＴとのいずれか１つに設定する。なお、最前列である１列目の転送用スイッチＳＷ２は、１列目のデータラッチＬＴの転送先を、１列目のＤＡＣ３５Ａと、システムコントローラ１１とのいずれか１つに設定する。これら転送用スイッチＳＷ２は、システムコントローラ１１からのスイッチ制御信号Ｓ２に基づいて駆動される。

データラッチＬＴの出力端とＤＡＣ３５Ａとが、レベルシフタ回路３４を通じて接続するとき、データラッチＬＴの保持する入力データＤｉｎは、ラッチパルスＰＬに同期したタイミングで、それの接続先となるＤＡＣ３５Ａに入力される。ｊ＋１列目のデータラッチＬＴの出力端とｊ列目のデータラッチＬＴの入力端とが接続するとき、ｊ＋１列目のデータラッチＬＴの保持する出力データＤｏｕｔは、ラッチパルスＰＬに同期したタイミングで、ｊ列目のデータラッチＬＴに保持される。なお、この際に、１列目のデータラッチＬＴの出力端とシステムコントローラ１１とが接続し、１列目のデータラッチＬＴの保持する出力データＤｏｕｔはシステムコントローラ１１へ出力される。

ｋ列目（ｋは１からｍまでの正の整数）のＤＡＣ３５Ａの各々は、ｋ列目の出力用バッファ３６Ａに接続している。ｋ列目のＤＡＣ３５Ａは、入力データＤｉｎに対応する電圧を、ｋ列目のデータラッチＬＴからレベルシフタ回路３４を通じて受け入れてアナログ電圧に変換し、変換後のアナログ電圧をｋ列目の出力用バッファ３６Ａに出力する。ｋ列目の出力用バッファ３６Ａは、ｋ列目のＤＡＣ３５Ａからのアナログ電圧を画素回路ＤＣの駆動レベルに増幅する。そして、ｋ列目の出力用バッファ３６Ａは、画素ＰＩＸの発光動作において、ｋ列目の入力データＤｉｎに対応する階調レベルＶｄａｔａを生成する。

ｋ列目のＡＤＣ３５Ｂは、ｋ列目の測定用バッファ３６Ｂに接続している。ｋ列目の測定用バッファ３６Ｂは、ｋ列目のデータ線Ｌｄの電圧を取り込み、取り込まれた電圧をＡＤＣ３５Ｂの駆動レベルに変換してｋ列目のＡＤＣ３５Ｂへ出力する。ｋ列目のＡＤＣ３５Ｂは、ｋ列目の測定用バッファ３６Ｂからアナログ電圧を受け入れてデジタルデータに変換し、変換後のデジタルデータをレベルシフタＬＳに出力する。レベルシフタＬＳは、ＡＤＣ３５Ｂから受け入れるデジタルデータをロジックレベルに変換し、変換後のデジタルデータを出力データＤｏｕｔとしてｋ列目のデータラッチＬＴに出力する。

なお、ＤＡＣ３５Ａは、レベルシフタＬＳから入力されるデジタルデータに対して、出力用バッファ３６Ａに出力するアナログ電圧に線形性を有している。ＡＤＣ３５Ｂは、測定用バッファ３６Ｂから入力されるアナログ電圧に対して、レベルシフタＬＳに出力するデジタルデータに線形性を有している。また、ＤＡＣ３５ＡとＡＤＣ３５Ｂとは、電圧変換時のデジタルデータのビット長として、同一のビット長である、例えば、８ビットを設定している。

バッファ回路３６は、データ線Ｌｄごとの出力用バッファ３６Ａと、データ線Ｌｄごとの測定用バッファ３６Ｂと、データ線Ｌｄと出力用バッファ３６Ａとの接続と切断とを切替えるデータ線Ｌｄごとの出力用スイッチＳＷ３とを備えている。また、バッファ回路３６は、データ線Ｌｄと出力用バッファ３６Ａとの接続と切断とを切替えるデータ線Ｌｄごとの測定用スイッチＳＷ４と、データ線Ｌｄとアナログ電源１３との接続と切断とを切替えるデータ線Ｌｄごとの非階調レベルスイッチＳＷ５とを備えている。出力用スイッチＳＷ３は、システムコントローラ１１からのスイッチ制御信号Ｓ３に基づいて駆動される。測定用スイッチＳＷ４は、システムコントローラ１１からのスイッチ制御信号Ｓ４に基づいて駆動される。非階調レベルスイッチＳＷ５は、システムコントローラ１１からのスイッチ制御信号Ｓ５に基づいて駆動される。

ｋ列目の出力用スイッチＳＷ３は、ｋ列目の出力用バッファ３６Ａとｋ列目のデータ線Ｌｄとを接続して、ｋ列目のデータ線Ｌｄを階調レベルＶｄａｔａに設定する。ｋ列目の測定用スイッチＳＷ４は、ｋ列目の測定用バッファ３６Ｂとｋ列目のデータ線Ｌｄとを接続して、ｋ列目のデータ線Ｌｄの電圧をｋ列目の出力用バッファ３６Ａに取り込む。ｋ列目の非階調レベルスイッチＳＷ５は、アナログ電源１３とｋ列目のデータ線Ｌｄとを接続して、ｋ列目のデータ線Ｌｄに非階調レベルＶｒｅｆを設定する。

［階調駆動期間］
システムコントローラ１１は、階調レベルＶｄａｔａに基づいて画素ＰＩＸを駆動するとき、入力用スイッチＳＷ１を駆動して、ｋ列目のデータラッチＬＴとｋ列目のレジスタとを接続する。また、システムコントローラ１１は、転送用スイッチＳＷ２、および、出力用スイッチＳＷ３を駆動して、ｋ列目のデータラッチＬＴとｋ列目のデータ線Ｌｄとを、レベルシフタＬＳ、ｋ列目のＤＡＣ３５Ａ、および、ｋ列目の出力用バッファ３６Ａを通じて接続する。なお、この際に、システムコントローラ１１は、ｋ列目の測定用スイッチＳＷ４を駆動して、ｋ列目のデータ線Ｌｄとｋ列目の測定用バッファ３６Ｂとを切断する。また、システムコントローラ１１は、ｋ列目の非階調レベルスイッチＳＷ５を駆動して、ｋ列目のデータ線Ｌｄとアナログ電源１３とを切断する。

そして、ｋ列目のデータラッチＬＴは、ｋ列目のレジスタに記憶された入力データＤｉｎを保持し、その保持をラッチパルスＰＬに同期させる。ｋ列目のデータラッチＬＴは、それが保持する入力データＤｉｎを、レベルシフタＬＳの増幅、ｋ列目のＤＡＣ３５Ａの変換、および、ｋ列目の出力用バッファ３６Ａの増幅を通じて、階調レベルＶｄａｔａに変換し、ｋ列目のデータ線Ｌｄに階調レベルＶｄａｔａを設定する。これによって、データドライバ２２は、データレジスタ回路３２に取り込まれた１行分の入力データＤｉｎを１行分の階調レベルＶｄａｔａに変換して、全てのデータ線Ｌｄに一斉に階調レベルＶｄａｔａを設定する。

［非階調駆動期間］
システムコントローラ１１は、非階調レベルＶｒｅｆに基づいて画素ＰＩＸを駆動するとき、まず、出力用スイッチＳＷ３、測定用スイッチＳＷ４、および、非階調レベルスイッチＳＷ５を駆動して、ｋ列目のデータ線Ｌｄをアナログ電源１３に接続する。これによって、データドライバ２２は、ｋ目のデータ線Ｌｄを非階調レベルＶｒｅｆに設定する。次いで、システムコントローラ１１は、ｋ列目の非階調レベルスイッチＳＷ５を駆動して、ｋ列目のデータ線Ｌｄとアナログ電源１３とを切断する。これによって、データドライバ２２は、ｋ列目のデータ線Ｌｄをハイインピーダンス状態に設定する。

システムコントローラ１１は、ｋ列目のデータ線Ｌｄとアナログ電源１３との切断から緩和時間ｔｒだけ経過すると、入力用スイッチＳＷ１を駆動して、ｋ列目のデータラッチＬＴとｋ列目の測定用バッファ３６Ｂとを、レベルシフタＬＳ、および、ｋ列目のＡＤＣ３５Ｂを通じて接続する。また、システムコントローラ１１は、ｊ列目の転送用スイッチＳＷ２を駆動して、ｊ＋１列目のデータラッチＬＴの転送先をｊ列目のデータラッチＬＴに設定する。次いで、システムコントローラ１１は、入力用スイッチＳＷ１を駆動して、ｊ列目のデータラッチＬＴとｊ＋１列目のデータラッチＬＴとを接続する。また、システムコントローラ１１は、１列目の転送用スイッチＳＷ２を駆動して、１列目のデータラッチＬＴの転送先をシステムコントローラ１１に設定する。そして、システムコントローラ１１は、測定用スイッチＳＷ４を駆動して、ｋ列目の測定用バッファ３６Ｂとｋ列目のデータ線Ｌｄとを接続する。なお、この際に、システムコントローラ１１は、出力用スイッチＳＷ３を駆動して、ｋ列目のデータ線Ｌｄとｋ列目の出力用バッファ３６Ａとを切断する。

この際に、ｋ列目のＡＤＣ３５Ｂは、ｋ列目のデータ線Ｌｄのレベルを測定データＶｍｅａｓに変換する。ｋ列目のデータラッチＬＴは、まず、ｋ列目のデータ線Ｌｄの測定データＶｍｅａｓを保持する。その後に、ｊ列目のデータラッチＬＴは、ｊ＋１列目の測定データＶｍｅａｓを保持し、その保持をラッチパルスＰＬに同期させる。１列目のデータラッチＬＴの出力端は、非階調駆動期間において、システムコントローラ１１に接続され、システムコントローラ１１は、１列目のデータラッチＬＴに保持される出力データＤｏｕｔを受け入れる。これによって、１列目のデータラッチＬＴは、ラッチパルスＰＬごとに、２列目からｍ列目までの測定データＶｍｅａｓを列順に保持し、その保持された測定データＶｍｅａｓを出力データＤｏｕｔとしてシステムコントローラ１１に出力する。

［書込動作と発光動作］
図４、および、図５を参照して、階調駆動期間における画素ＰＩＸの動作を説明する。
システムコントローラ１１は、階調駆動期間において、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂに、書込動作、および、発光動作を順に実行させる。図４、および、図５は、各ノードにおけるレベルを画素回路ＤＣと共に示す回路図であって、図４は、書込動作時における各ノードのレベルを示す図であり、図５は、発光動作時における各ノードのレベルを示す図である。

図４が示すように、書込動作において、第１選択ドライバ２４Ａは、第１選択線Ｌｓ１に第１選択レベルＨ１を設定して、保持トランジスタＴ２をオン状態に遷移させる。また、第２選択ドライバ２４Ｂは、第２選択線Ｌｓ２に第２選択レベルＨ２を設定して、選択トランジスタＴ３をオン状態に遷移させる。また、電源ドライバ２３は、電源線Ｌａを書込レベルＥＬＶＳＳに設定する。

この際に、データドライバ２２は、データ線Ｌｄに階調レベルＶｄａｔａを設定して、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして、書込レベルＥＬＶＳＳと階調レベルＶｄａｔａとの差に応じた電圧を保持容量Ｃｓに書き込む。データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂは、こうした保持容量Ｃｓへの書込動作を、１行目からｎ行目まで、行ごとの画素ＰＩＸに行番号順に繰り返させる。なお、第１選択レベルＨ１は、保持トランジスタＴ２にオン電流を流すレベルであればよく、また、第２選択レベルＨ２は、選択トランジスタＴ３にオン電流を流すレベルであればよく、これらは相互に同じであってもよいし、相互に異なってもよい。

図５が示すように、発光動作において、第１選択ドライバ２４Ａは、第１選択線Ｌｓ１に第１非選択レベルＬ１を設定して、保持トランジスタＴ２をオフ状態に遷移させる。また、第２選択ドライバ２４Ｂは、第２選択線Ｌｓ２に第２非選択レベルＬ２を設定して、選択トランジスタＴ３をオフ状態に遷移させる。また、電源ドライバ２３は、電源線Ｌａを発光レベルＥＬＶＤＤに設定する。

こうしたレベルの変更によって、駆動トランジスタＴ１は、保持容量Ｃｓの保持する電圧に応じた駆動電流Ｉｄｓを、発光レベルＥＬＶＤＤと基準レベルＶｓｓとの差に基づいてＥＬ素子ＯＥＬに流し、ＥＬ素子ＯＥＬを発光させる。そして、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂは、こうしたＥＬ素子ＯＥＬの発光動作を、１行目からｎ行目まで、書込動作の終了した画素ＰＩＸに実行させる。なお、第１非選択レベルＬ１は、保持トランジスタＴ２にオフ電流が流れないレベルであればよく、また、第２非選択レベルＬ２は、選択トランジスタＴ３にオフ電流が流れないレベルであればよく、これらは相互に同じであってもよいし、相互に異なってもよい。

［閾値電圧の測定期間］
図６、および、図７を参照して、閾値電圧の測定期間における画素ＰＩＸの動作である書込動作、および、測定動作を説明する。なお、閾値電圧の測定期間は、階調駆動期間と、それに続く階調駆動期間との間に設定されてもよいし、複数回の階調駆動期間ごとに設定されてもよい。さらには、ＥＬ装置の製造工程において、薄膜トランジスタアレイ装置にＥＬ素子ＯＥＬが形成される前の薄膜トランジスタアレイ装置の検査工程に設定されてもよいし、ＥＬ装置の検査工程に設定されてもよい。本実施形態では、これらの機会の中で、薄膜トランジスタアレイ装置の検査工程に閾値電圧の測定期間が設定される一例を示す。

閾値電圧の測定期間において、システムコントローラ１１は、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂに、書込動作、および、測定動作を順に実行させる。図６は、閾値電圧の測定期間における各ノードのレベルを画素回路ＤＣと共に示す回路図であり、図７は、測定動作時におけるデータ線Ｌｄのレベルの推移を経過時間Ｔに対して示すグラフである。

図６が示すように、書込動作において、まず、第１選択ドライバ２４Ａは、測定対象となる行の第１選択線Ｌｓ１に第１選択レベルＨ１を設定して、保持トランジスタＴ２をオン状態に遷移させる。また、第２選択ドライバ２４Ｂは、測定対象となる行の第２選択線Ｌｓ２に第２選択レベルＨ２を設定して、選択トランジスタＴ３をオン状態に遷移させる。また、電源ドライバ２３は、測定対象となる行の電源線Ｌａを書込レベルＥＬＶＳＳに設定する。

この際に、データドライバ２２は、まず、データ線Ｌｄに非階調レベルＶｒｅｆを設定して、駆動トランジスタＴ１にて閾値電圧Ｖｔｈを超える電圧を、電源線Ｌａとデータ線Ｌｄとの間に印加する。これによって、電源ドライバ２３から、電源線Ｌａ、駆動トランジスタＴ１、および、選択トランジスタＴ３を通じて、データ線Ｌｄに駆動電流Ｉｄｓが流れる。これに伴って、保持容量Ｃｓには、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして、書込レベルＥＬＶＳＳと非階調レベルＶｒｅｆとの差に応じた電圧が書き込まれて、書込動作が終了する。

次いで、測定動作において、データドライバ２２は、出力用スイッチＳＷ３、測定用スイッチＳＷ４、および、非階調レベルスイッチＳＷ５を開けて、データ線Ｌｄをハイインピーダンス（ＨＺ）状態に設定する。そして、ハイインピーダンス状態の設定からの経過時間Ｔが、緩和時間ｔｒに到達するまで、データドライバ２２は、データ線Ｌｄのハイインピーダンス状態を保つ。

図７が示すように、経過時間Ｔが０であるとき、データ線Ｌｄは非階調レベルＶｒｅｆに設定され、データ線ＬｄのレベルであるデータレベルＶＬｄは非階調レベルＶｒｅｆである。そして、データ線Ｌｄがハイインピーダンス状態に設定されると、駆動トランジスタＴ１のソースのレベルは、経過時間Ｔの増加とともに、駆動トランジスタＴ１のドレインのレベルに徐々に近づく。また、駆動トランジスタＴ１のドレイン‐ソース間に流れる駆動電流Ｉｄｓも徐々に減少し、これに伴って、保持容量Ｃｓに蓄積された電荷が徐々に放電される。

保持容量Ｃｓに蓄積された電荷が徐々に放電されると、保持容量Ｃｓの両電極間の電圧、すなわち、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓが徐々に減少する。結果として、駆動トランジスタＴ１のソースのレベルは、経過時間Ｔの増加とともに徐々に上昇し、データレベルＶＬｄも、経過時間Ｔの増加とともに徐々に上昇する。

データレベルＶＬｄの上昇は、駆動トランジスタＴ１のドレイン‐ソース間に駆動電流Ｉｄｓが流れなくなるまで続き、駆動電流Ｉｄｓが流れなくなるとき、保持容量Ｃｓの放電も停止する。これによって、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、駆動トランジスタＴ１における閾値電圧Ｖｔｈに設定される。

この際に、選択トランジスタＴ３のドレイン‐ソース間にも駆動電流Ｉｄｓが流れないため、選択トランジスタＴ３のドレイン‐ソース間電圧はほぼゼロである。そのため、データレベルＶＬｄは、書込レベルＥＬＶＳＳよりも閾値電圧Ｖｔｈだけ低いレベルとほぼ一致する。上述の緩和時間ｔｒは、駆動トランジスタＴ１のドレイン‐ソース間において駆動電流Ｉｄｓが十分に流れなくなるまでの経過時間Ｔであり、保持トランジスタＴ２が短絡している場合には、駆動トランジスタＴ１の閾値電圧Ｖｔｈに対応する電圧を保持容量Ｃｓが保持するまでの長さを有している。

そして、経過時間Ｔが緩和時間ｔｒに到達すると、データドライバ２２は、測定用スイッチＳＷ４を閉じて、ｋ列目の測定用バッファ３６Ｂとｋ列目のデータ線Ｌｄとを接続する。また、データドライバ２２は、入力用スイッチＳＷ１を駆動して、ｋ列目の測定用バッファ３６Ｂとｋ列目のデータラッチＬＴとを接続する。次いで、データドライバ２２は、転送用スイッチＳＷ２を駆動して、ｊ＋１列目のデータラッチＬＴの転送先をｊ列目のデータラッチＬＴに設定し、１列目のデータラッチＬＴの転送先をシステムコントローラ１１に設定する。そして、データドライバ２２は、ラッチパルスＰＬに同期させて、１列目のデータ線Ｌｄの測定データＶｍｅａｓからｍ列目のデータ線Ｌｄの測定データＶｍｅａｓまでを、出力データＤｏｕｔとして列順にシステムコントローラ１１に出力する。

これによって、システムコントローラ１１は、１行分の駆動トランジスタＴ１の閾値電圧Ｖｔｈを取得して１行分の画素ＰＩＸに対する測定動作を終了する。また、システムコントローラ１１、こうした閾値電圧測定を１行目の画素ＰＩＸからｎ行目の画素ＰＩＸまで行番号順に繰り返させて、全ての駆動トランジスタＴ１の閾値電圧Ｖｔｈを取得する。なお、システムコントローラ１１は、複数の駆動トランジスタＴ１の閾値電圧Ｖｔｈを記憶し、閾値電圧Ｖｔｈが所定値を超えるＥＬ装置を報知する機能を有してもよいし、また、閾値電圧Ｖｔｈに合わせて入力データＤｉｎを補正する機能を有してもよい。

［オフ特性の測定期間］
図８から図１１を参照して、オフ特性の測定期間における画素ＰＩＸの動作である設定動作、および、測定動作を説明する。なお、オフ特性の測定期間は、閾値電圧の測定期間と同じく、階調駆動期間と、それに続く次の階調駆動期間との間に設定されてもよいし、複数回の階調駆動期間ごとに設定されてもよい。さらには、ＥＬ装置の製造工程において、薄膜トランジスタアレイ装置にＥＬ素子ＯＥＬが形成される前の薄膜トランジスタアレイ装置の検査工程に設定されてもよいし、ＥＬ装置の検査工程に設定されてもよい。本実施形態では、閾値電圧の測定期間と同じく、これらの機会の中で、薄膜トランジスタアレイ装置の検査工程にオフ特性の測定期間が設定される一例を示す。

オフ特性の測定期間において、システムコントローラ１１は、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂに、設定測定、および、測定動作を順に実行させる。

図８は、オフ特性の測定期間における各ノードのレベルを画素回路ＤＣと共に示す回路図であって、例えば、保持トランジスタＴ２のオフ電流が大きいとき、あるいは、保持トランジスタＴ２のソース‐ドレイン間が短絡しているときの各ノードのレベルを示す。図９は、測定動作時におけるデータレベルＶＬｄの経過時間Ｔに対する推移の一例を示すグラフであって、例えば、保持トランジスタＴ２のオフ電流が大きいとき、あるいは、保持トランジスタＴ２のソース‐ドレイン間が短絡しているときの推移を示す。

これに対して、図１０は、オフ特性の測定期間における各ノードのレベルを画素回路ＤＣと共に示す回路図であって、保持トランジスタＴ２が正常に動作するときの各ノードのレベルを示す。また、図１１は、測定動作時におけるデータレベルＶＬｄの経過時間Ｔに対する推移の一例を示すグラフであって、保持トランジスタＴ２が正常に動作するときの推移を示す。

図８が示すように、設定動作において、まず、第１選択ドライバ２４Ａは、測定対象となる行の第１選択線Ｌｓ１に第１非選択レベルＬ１を設定して、保持トランジスタＴ２をオフ状態に遷移させる。一方で、第２選択ドライバ２４Ｂは、測定対象となる行の第２選択線Ｌｓ２に第２選択レベルＨ２を設定して、選択トランジスタＴ３をオン状態に遷移させる。また、電源ドライバ２３は、測定対象となる行の電源線Ｌａを書込レベルＥＬＶＳＳに設定する。

この際に、データドライバ２２は、まず、データ線Ｌｄに非階調レベルＶｒｅｆを設定して、駆動トランジスタＴ１にて閾値電圧Ｖｔｈを超える電圧を、電源線Ｌａとデータ線Ｌｄとの間に印加する。これによって、設定動作が終了する。

ここで、保持トランジスタＴ２のオフ電流が大きいとき、あるいは、保持トランジスタＴ２のソース‐ドレイン間が短絡しているときには、第１選択線Ｌｓ１に第１非選択レベルＬ１が設定されても、保持トランジスタＴ２のドレイン‐ソース間は導通し続ける。そして、保持トランジスタＴ２のドレイン‐ソース間にオフ電流ＩＬｋが流れ続けて、駆動トランジスタＴ１はダイオード接続される。

結果として、閾値電圧測定における書込動作と同じく、駆動トランジスタＴ１における閾値電圧Ｖｔｈを超える電圧が、駆動トランジスタＴ１のソース‐ドレイン間に印加されて、電源ドライバ２３から、電源線Ｌａ、駆動トランジスタＴ１、および、選択トランジスタＴ３を通じて、データ線Ｌｄに駆動電流Ｉｄｓが流れる。これに伴って、保持容量Ｃｓには、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして、書込レベルＥＬＶＳＳと非階調レベルＶｒｅｆとの差に応じた電圧が書き込まれる。

次いで、データドライバ２２は、出力用スイッチＳＷ３、測定用スイッチＳＷ４、および、非階調レベルスイッチＳＷ５を開けて、データ線Ｌｄをハイインピーダンス（ＨＺ）状態に設定する。そして、ハイインピーダンス状態の設定からの経過時間Ｔが緩和時間ｔｒに到達するまで、データドライバ２２は、データ線Ｌｄをハイインピーダンス状態に保つ。

図９が示すように、経過時間Ｔが０であるとき、閾値電圧の測定動作と同じく、データ線Ｌｄは非階調レベルＶｒｅｆに設定され、データ線ＬｄのレベルであるデータレベルＶＬｄは非階調レベルＶｒｅｆに設定されている。そして、保持トランジスタＴ２がオフ状態である一方で、保持トランジスタＴ２にはオフ電流ＩＬｋが流れる状態である。それゆえに、保持容量Ｃｓには、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして、書込レベルＥＬＶＳＳと非階調レベルＶｒｅｆとの差に応じた電圧が書き込まれている。

そして、経過時間Ｔが増加し始めるとき、これもまた閾値電圧の測定動作と同じく、駆動トランジスタＴ１のソースのレベルは、経過時間Ｔの増加とともに、駆動トランジスタＴ１のドレインのレベルに徐々に近づく。また、駆動トランジスタＴ１のドレイン‐ソース間に流れる駆動電流Ｉｄｓも徐々に減少し、これに伴って、保持容量Ｃｓに蓄積された電荷が徐々に放電される。結果として、経過時間Ｔが緩和時間ｔｒに到達するとき、データレベルＶＬｄは、閾値電圧の測定動作と同じく、書込レベルＥＬＶＳＳよりも閾値電圧Ｖｔｈだけ低いレベルとほぼ一致する。

これに対して、図１０が示すように、オフ特性の測定期間において、保持トランジスタＴ２が正常に動作するとき、第１選択ドライバ２４Ａが、第１選択線Ｌｓ１に第１非選択レベルＬ１を設定することによって、保持トランジスタＴ２のドレイン‐ソース間は、非導通に設定される。この際に、駆動トランジスタＴ１の閾値電圧Ｖｔｈを越える電圧を保持容量Ｃｓが保持していないため、駆動トランジスタＴ１のドレイン‐ソース間も非導通に設定されて、駆動トランジスタＴ１のソースは、非階調レベルＶｒｅｆに保たれる。結果として、電源ドライバ２３からデータ線Ｌｄに駆動電流Ｉｄｓは流れず、保持容量Ｃｓには、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして閾値電圧Ｖｔｈ未満の電圧が書き込まれる。

また、図１１が示すように、経過時間Ｔが増加し始めるとしても、保持トランジスタＴ２のドレイン‐ソース間、および、駆動トランジスタＴ１のドレイン‐ソース間は非導通に設定され続ける。そのため、駆動トランジスタＴ１のソースのレベルは、経過時間Ｔの増加に関わらず、ほぼ非階調レベルＶｒｅｆに保たれる。結果として、経過時間Ｔが緩和時間ｔｒに到達するとき、閾値電圧の測定動作とは異なり、データレベルＶＬｄは、非階調レベルＶｒｅｆとほぼ一致する。

そして、経過時間Ｔが緩和時間ｔｒに到達すると、閾値電圧の測定動作と同じく、データドライバ２２は、測定用スイッチＳＷ４を閉じて、ｋ列目の測定用バッファ３６Ｂとｋ列目のデータ線Ｌｄとを接続する。また、データドライバ２２は、入力用スイッチＳＷ１を駆動して、ｋ列目の測定用バッファ３６Ｂとｋ列目のデータラッチＬＴとを接続する。次いで、データドライバ２２は、転送用スイッチＳＷ２を駆動して、ｊ＋１列目のデータラッチＬＴの転送先をｊ列目のデータラッチＬＴに設定し、１列目のデータラッチＬＴの転送先をシステムコントローラ１１に設定する。そして、データドライバ２２は、ラッチパルスＰＬに同期させて、１列目のデータ線Ｌｄの測定データＶｍｅａｓからｍ列目のデータ線Ｌｄの測定データＶｍｅａｓまでを、出力データＤｏｕｔとして列順にシステムコントローラ１１に出力する。

これによって、システムコントローラ１１は、１行分の保持トランジスタＴ２のオフ特性を取得して１行分の画素ＰＩＸに対するオフ特性の測定動作を終了する。また、システムコントローラ１１、こうしたオフ特性測定を１行目の画素ＰＩＸからｎ行目の画素ＰＩＸまで行順に繰り返させて、全ての駆動トランジスタＴ１のオフ特性を取得する。なお、システムコントローラ１１は、オフ特性の測定動作によって得た測定データＶｍｅａｓを複数の駆動トランジスタＴ１の各々に対して記憶し、測定データＶｍｅａｓが所定値を超えるＥＬ装置を報知する機能を有してもよい。また、システムコントローラ１１は、測定データＶｍｅａｓが所定値を超える画素ＰＩＸに最低階調に相当する入力データＤｉｎを入力させる機能を有してもよい。

上記実施形態によれば、以下に列挙する効果が得られる。
（１）オフ特性の測定動作によって得られるデータ線Ｌｄのレベルは、保持トランジスタＴ２におけるオフ電流に応じて異なるため、保持トランジスタＴ２のオフ特性の確認を行うことが可能である。

発光動作において保持トランジスタＴ２にオフ電流が流れるとき、その保持トランジスタＴ２を有する画素ＰＩＸにおいて、例えば、黒表示では輝点欠陥が発生し、白表示では暗点欠陥が発生する。上述のように、保持トランジスタＴ２のオフ特性が確認できる構成、および、駆動方法であれば、こうした点欠陥の位置や頻度などに関する情報も得られる。

（２）オフ特性の測定期間において保持トランジスタＴ２が短絡している場合には、駆動トランジスタＴ１の閾値電圧Ｖｔｈに対応する電圧を保持容量Ｃｓが保持する。そのため、保持トランジスタＴ２が短絡している場合、あるいは、これに相当する程度に保持トランジスタＴ２のオフ電流が大きい場合には、データ線Ｌｄのレベルとして、駆動トランジスタＴ１の閾値電圧Ｖｔｈと電源線Ｌａのレベルである書込レベルＥＬＶＳＳとに基づく値が得られる。結果として、保持トランジスタＴ２のオフ特性の確認における結果の精度を高めることが可能である。

（３）保持トランジスタＴ２のオフ特性の確認と、駆動トランジスタＴ１の閾値電圧の確認とを、共通する測定回路が実行する。それゆえに、薄膜トランジスタアレイ装置における装置構成の簡素化を図ることが可能でもある。

上記実施形態は、以下のように変更して実施することもできる。
［選択レベル］
・第１選択レベルＨ１は、正常に動作する保持トランジスタＴ２においてオン電流を流すレベルであればよく、また、第２選択レベルＨ２は、正常に動作する選択トランジスタＴ３にオン電流を流すレベルであればよく、これらは相互に同じであってもよいし、相互に異なってもよい。

・第１非選択レベルＬ１は、正常に動作する保持トランジスタＴ２においてオフ電流を流さないレベルであればよく、また、第２非選択レベルＬ２は、正常に動作する選択トランジスタＴ３においてオフ電流を流さないレベルであればよく、これらは相互に同じであってもよいし、相互に異なってもよい。

・オフ特性の測定期間が、１つの保持トランジスタＴ２に対して複数回設定され、オフ特性の測定期間における第１非選択レベルＬ１が、測定期間ごとに異なるレベルに設定されてもよい。また、オフ特性の測定期間における電源線Ｌａが、測定期間ごとに異なるレベルに設定されてもよい。すなわち、オフ特性の測定期間が、１つの保持トランジスタＴ２に対して複数回設定され、保持トランジスタＴ２のゲート‐ドレイン間電圧が、オフ特性の測定期間ごとに異なっていてもよい。

薄膜トランジスタにおけるオフ電流は、通常、チャンネルに形成された欠陥などに起因する。そのため、薄膜トランジスタにおけるオフ電流の電流値と、薄膜トランジスタにおけるゲート‐ドレイン間電圧との関係は、薄膜トランジスタごとに異なることが少なくない。この点で、相互に異なる複数の第１非選択レベルＬ１、あるいは、書込レベルＥＬＶＳＳが設定される構成であれば、単にオフ電流が流れるか否かの確認のみならず、オフ電流の流れるゲート‐ドレイン間電圧の範囲に関する情報を得ることも可能である。

［画素回路ＤＣ］
・駆動トランジスタＴ１、保持トランジスタＴ２、および、選択トランジスタＴ３は、ｐチャンネル型の薄膜トランジスタであってもよい。この際に、駆動トランジスタＴ１のソースは、電源線Ｌａに電気的接続し、駆動トランジスタＴ１のドレインは、ＥＬ素子ＯＥＬに電気的接続する。保持トランジスタＴ２のソースは、駆動トランジスタＴ１のソースに電気的接続し、保持トランジスタＴ２のドレインは、駆動トランジスタＴ１のゲートに電気的接続する。そして、選択トランジスタＴ３のドレインは、データ線Ｌｄに電気的接続し、選択トランジスタＴ３のソースは、駆動トランジスタＴ１のドレインに電気的接続する。

［非階調レベルＶｒｅｆ］
・非階調レベルＶｒｅｆは、駆動トランジスタＴ１にて閾値電圧Ｖｔｈを超える電圧を、電源線Ｌａとデータ線Ｌｄとの間に設定するレベルであればよい。

・例えば、駆動トランジスタＴ１、保持トランジスタＴ２、および、選択トランジスタＴ３が、ｎチャンネル型の薄膜トランジスタであれば、上記実施形態に記載のように、書込レベルＥＬＶＳＳ、および、基準レベルＶｓｓに対して負極性に設定され、かつ、書込レベルＥＬＶＳＳとの差が駆動トランジスタＴ１にて閾値電圧Ｖｔｈを超えるように設定される。

・例えば、駆動トランジスタＴ１、保持トランジスタＴ２、および、選択トランジスタＴ３が、ｐチャンネル型の薄膜トランジスタであれば、書込レベルＥＬＶＳＳ、および、基準レベルＶｓｓに対して正極性に設定され、かつ、書込レベルＥＬＶＳＳとの差が駆動トランジスタＴ１にて閾値電圧Ｖｔｈを超えるように設定される。

［経過時間Ｔ］
・オフ特性の測定期間において、データ線Ｌｄがハイインピーダンス状態に設定される期間は、緩和時間ｔｒよりも長くてもよいし、緩和時間ｔｒよりも短くてもよい。

駆動トランジスタＴ１における閾値電圧Ｖｔｈは、駆動トランジスタＴ１の寸法公差に応じたばらつきを有することが少なくない。この点で、データ線Ｌｄをハイインピーダンス状態に設定する期間が、緩和時間ｔｒよりも長い構成であれば、上記（２）に準じた効果を、より高い確率で得られる。なお、データ線Ｌｄをハイインピーダンス状態に設定する期間が、緩和時間ｔｒよりも短い構成であっても、上記（１）に準じた効果は得られる。

［測定回路］
・オフ特性の測定期間において設定動作、および、測定動作を実行する測定回路は、システムコントローラ１１、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂの少なくとも１つと他の外部回路との組み合わせであってもよいし、外部回路のみから構成されてもよい。

・閾値電圧の測定期間において書込動作、および、測定動作を実行する測定回路は、システムコントローラ１１、データドライバ２２、電源ドライバ２３、第１選択ドライバ２４Ａ、および、第２選択ドライバ２４Ｂの少なくとも１つと他の外部回路との組み合わせであってもよいし、外部回路のみから構成されてもよい。さらに、測定回路は、閾値電圧の測定期間を有しない構成であってもよい。

要するに、測定回路は、第１選択線Ｌｓ１を非選択レベルに設定し、かつ、第２選択線Ｌｓ２を選択レベルに設定して、駆動トランジスタＴ１にて閾値電圧Ｖｔｈを越える電圧を電源線Ｌａとデータ線Ｌｄとの間に印加し、データ線Ｌｄをハイインピーダンス状態に設定してからデータ線Ｌｄのレベルを測定する構成であればよい。

・この際に、オフ特性の測定期間における設定動作、および、測定動作は、１行分の画素ごとに実行されず、１つの画素ごとに実行されてもよいし、複数の画素ごとにまとめて実行されてもよい。また、閾値電圧の測定期間における書込動作、および、測定動作もまた、１行分の画素ごとに実行されず、１つの画素ごとに実行されてもよいし、複数の画素ごとにまとめて実行されてもよい。オフ特性の測定期間や閾値電圧の測定期間が、薄膜トランジスタアレイ装置の製造工程やＥＬ装置の製造工程に設定される場合には、特定の画素に対する再度の測定を強いられることも少なくないため、こうした構成の方が好ましい。

［ＥＬ装置］
・画素回路ＤＣによって発光が制御されるＥＬ素子ＯＥＬは、例えば、有機ＥＬ素子であってもよいし、無機ＥＬ素子であってもよいし、発光ダイオードであってもよく、電流駆動素子であればよい。

・ＥＬ装置は、例えば、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯機器などの各種の電子機器の表示部に用いることができる。
・ＥＬ装置において画素の並ぶ方向は、２次元方向に限らず、１次元方向であってもよい。例えば、ＥＬ装置は、複数の画素ＰＩＸが１次元方向に沿って並ぶ発光素子アレイ基板として感光体ドラムに搭載されて、発光素子アレイ基板から出射した光を感光ドラムに照射して露光する露光装置として用いることも可能である。

Ｔ…経過時間、Ｃｓ…保持容量、ＤＣ…画素回路、Ｈ１…第１選択レベル、Ｈ２…第２選択レベル、Ｌ１…第１非選択レベル、Ｌ２…第２非選択レベル、Ｌａ…電源線、Ｌｄ…データ線、ＬＳ…レベルシフタ、ＬＴ…データラッチ、Ｎ１，Ｎ２，Ｎ３…ノード、ＰＬ…ラッチパルス、Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５…スイッチ制御信号、ＳＰ…スタートパルス、Ｔ１…駆動トランジスタ、Ｔ２…保持トランジスタ、Ｔ３…選択トランジスタ、ｔｒ…緩和時間、ＣＬＫ…シフトクロック信号、Ｄｉｎ…入力データ、Ｉｄｓ…駆動電流、ＩＬｋ…オフ電流、Ｌｓ１…第１選択線、Ｌｓ２…第２選択線、ＶＬｄ…データレベル、ＯＥＬ…ＥＬ素子、ＰＩＸ…画素、ＳＩＧ…映像信号、ＳＷ１…入力用スイッチ、ＳＷ２…転送用スイッチ、ＳＷ３…出力用スイッチ、ＳＷ４…測定用スイッチ、ＳＷ５…非階調レベルスイッチ、ＶＤＤ…アナログ基準電圧、Ｖｇｓ…ゲート‐ソース間電圧、Ｖｓｓ…基準レベル、Ｖｔｈ…閾値電圧、Ｄｏｕｔ…出力データ、ＤＶＳＳ…アナログ電源電圧、ＬＶＤＤ，ＬＶＳＳ…ロジック電圧、Ｖｒｅｆ…非階調レベル、ＥＬＶＤＤ…発光レベル、ＥＬＶＳＳ…書込レベル、ＳＣＯＮ１…電源制御信号、ＳＣＯＮ２，ＳＣＯＮ３…選択制御信号、Ｖｄａｔａ…階調レベル、Ｖｍｅａｓ…測定データ、Ｖｓｅｌ１…第１選択信号、Ｖｓｅｌ２…第２選択信号、１１…システムコントローラ、１２…パネルモジュール、１３…アナログ電源、１４…ロジック電源、２１…ＥＬパネル、２２…データドライバ、２３…電源ドライバ、２４Ａ…第１選択ドライバ、２４Ｂ…第２選択ドライバ、３１…シフトレジスタ回路、３２…データレジスタ回路、３３…データラッチ回路、３４…レベルシフタ、３５…電圧変換回路、３５Ａ…ＤＡＣ、３５Ｂ…ＡＤＣ、３６…バッファ回路、３６Ａ…出力用バッファ、３６Ｂ…測定用バッファ。

Claims (6)

1. ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続するための第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、
   第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、
   第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、
   オフ特性の測定期間において設定動作と測定動作とを順に実行する測定回路と、を備え、
   前記測定回路は、
   前記設定動作において、前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加し、
   前記測定動作において、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する
   薄膜トランジスタアレイ装置。
2. 前記測定回路は、
   前記測定動作において、前記データ線を緩和時間だけハイインピーダンス状態に設定してから前記データ線のレベルを測定し、
   前記緩和時間は、
   前記保持トランジスタが短絡している場合に、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量が保持するまでの長さを有する
   請求項１に記載の薄膜トランジスタアレイ装置。
3. 前記測定回路は、
   閾値電圧の測定期間において書込動作と測定動作とを順に実行し、
   前記閾値電圧の測定期間における書込動作において、前記第１選択線を選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加し、
   前記閾値電圧の測定期間における測定動作において、前記駆動トランジスタの閾値電圧に対応する電圧を前記保持容量が保持するまで前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する
   請求項１または２に記載の薄膜トランジスタアレイ装置。
4. ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続する第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、
   第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、
   第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、
   測定期間において設定動作と測定動作とを順に実行する測定回路と、を備え、
   前記測定回路は、
   前記設定動作において、前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加し、
   前記測定動作において、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する
   ＥＬ装置。
5. ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続するための第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、
   第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、
   第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、
   を備える薄膜トランジスタアレイ装置に対して、
   前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加する設定工程と、
   前記設定工程の後に、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する測定工程と、を含む
   薄膜トランジスタアレイ装置の駆動方法。
6. ゲートと、電源線に接続する第１端子と、ＥＬ素子に接続する第２端子とを有し、前記ゲートと前記第２端子とが保持容量を介して接続する駆動トランジスタと、
   第１選択線に接続するゲートを有し、前記第１選択線が選択レベルに設定されるときに前記駆動トランジスタのゲートと前記第１端子とを導通させる保持トランジスタと、
   第２選択線に接続するゲートを有し、前記第２選択線が選択レベルに設定されるときに前記第２端子とデータ線とを導通させる選択トランジスタと、
   を備えるＥＬ装置に対して、
   前記第１選択線を非選択レベルに設定し、かつ、前記第２選択線を選択レベルに設定して、前記駆動トランジスタにて閾値電圧を越える電圧を前記電源線と前記データ線との間に印加する設定工程と、
   前記設定工程の後に、前記データ線をハイインピーダンス状態に設定してから前記データ線のレベルを測定する測定工程と、を含む
   ＥＬ装置の駆動方法。

Images