WO2016009993A1 - 電流駆動装置、および、電流駆動装置の検査方法 - Google Patents

電流駆動装置、および、電流駆動装置の検査方法 Download PDF

Info

Publication number
WO2016009993A1
WO2016009993A1 PCT/JP2015/070049 JP2015070049W WO2016009993A1 WO 2016009993 A1 WO2016009993 A1 WO 2016009993A1 JP 2015070049 W JP2015070049 W JP 2015070049W WO 2016009993 A1 WO2016009993 A1 WO 2016009993A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
state
measurement
transistor
selection
Prior art date
Application number
PCT/JP2015/070049
Other languages
English (en)
French (fr)
Inventor
邦宏 松田
小倉　潤
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Publication of WO2016009993A1 publication Critical patent/WO2016009993A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B44/00—Circuit arrangements for operating electroluminescent light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source

Definitions

  • the present invention relates to a current driving device including a driving transistor for driving a current driving element, and a method for inspecting the current driving device.
  • An EL display device which is an example of an electroluminescence (Electro Luminescence) device, includes a plurality of EL elements arranged in a matrix and a plurality of thin film transistors for each EL element. Drive line-sequentially.
  • the EL display device described in Patent Document 1 switches a selection transistor to an on state by scanning a scanning line, and applies a voltage according to display data between the gate and the source of the driving transistor. Then, the EL display device causes a drain current based on the gate-source voltage of the driving transistor to flow through the EL element, and controls the luminance gradation value of the EL element for each EL element.
  • the characteristic values such as the threshold voltage and current amplification factor of the driving transistor vary depending on the accumulated driving time of the driving transistor, so that even if the gate-source voltage of the driving transistor is the same, the driving transistor The drain current flowing through the channel changes with time. Therefore, the EL device described in Patent Document 2 acquires the characteristic value of the driving transistor for the purpose of correcting the voltage applied between the gate and the source of the driving transistor.
  • a voltage exceeding the threshold voltage is applied between the source of the driving transistor, which is a terminal to which the EL element is connected, and the gate of the driving transistor. Then, the voltage between the gate and the source when the source of the driving transistor is set to the high impedance state and almost no current flows through the driving transistor is measured as the characteristic value.
  • An object of the present invention is to provide a current driving device capable of obtaining information on a characteristic value of a current driving element, and an inspection method for the current driving device.
  • a current driving apparatus that solves the above problem includes a current driving element, a data line, and a power supply line, and further includes a gate, a first terminal connected to the power supply line, and a second terminal connected to the current drive element.
  • a driving transistor having a terminal and a current path connecting the first terminal and the second terminal, an on state connecting the first terminal and the gate, and the first terminal and the gate are separated.
  • a holding transistor having an off state, an on state connecting the second terminal and the data line, a selection transistor having an off state separating the second terminal and the data line, the gate, and the first A storage capacitor connected to two terminals; a measurement unit that measures the voltage of the data line; and a setting unit that sequentially sets a drive period and a measurement period after the storage capacitor holds the voltage.
  • the setting unit sequentially sets an off state for the holding transistor, an on state for the selection transistor, a high impedance state for the data line, and a current driving element.
  • a current corresponding to the voltage held by the storage capacitor is caused to flow to the current drive element through the current path of the drive transistor by setting a power supply voltage to be a direction bias with respect to the power supply line, and in the measurement period, the selection transistor Is switched from the on state to the off state to cause the measurement unit to measure the voltage of the data line.
  • An inspection method for a current driving device that solves the above problem includes a current driving element, a data line, and a power supply line, and further includes a gate, a first terminal connected to the power supply line, and the current driving element.
  • a holding transistor having an off state for separating the second terminal, an on state for connecting the second terminal and the data line, a selection transistor having an off state for separating the second terminal and the data line, and the gate A storage capacitor connected to the second terminal; a measurement unit that measures the voltage of the data line; and a setting unit that sequentially sets a drive period and a measurement period after the storage capacitor holds the voltage.
  • the setting unit sequentially sets the off state for the holding transistor, the on state for the selection transistor, the high impedance state for the data line, and the current driving element.
  • a current corresponding to a voltage held by the storage capacitor is caused to flow through the current path of the drive transistor to the current drive element by setting a power supply voltage to be a direction bias to the power supply line; Switching the selection transistor from an on state to an off state and causing the measurement unit to measure a voltage of the data line in a measurement period.
  • the current driving device and the current driving device inspection method when a current flows through the current driving element, the data line set in the high impedance state and the second terminal of the driving transistor are electrically connected, A voltage corresponding to the voltage of the second terminal is set to the data line.
  • the selection transistor is switched from the on state to the off state, so that the data line and the second terminal are electrically disconnected, and a voltage corresponding to the voltage of the second terminal is measured through the data line. .
  • the characteristic value of the current driving element is obtained.
  • the setting unit of the current driver further includes a measurement switch having an ON state for connecting the measurement unit and the data line, and an OFF state for disconnecting the measurement unit and the data line.
  • the power supply voltage is continuously set to the power supply line when the measurement switch is in an on state during the measurement period.
  • a current flows to the current driving element through the driving transistor even during the period in which the measurement unit acquires the voltage of the data line. Therefore, it is possible to continue driving the current driving element in at least a part of the measurement period.
  • the current driver includes an element circuit row including a plurality of the data lines and further including a plurality of element circuits, and each of the element circuits includes the drive transistor, the holding transistor, the selection transistor, The element circuit row including the storage capacitor and the current driving element, wherein the selection transistors in the plurality of element circuits are connected to the different data lines, and the storage transistors in the plurality of element circuits You may provide the 1st selection line to which the gate was connected in parallel, and the 2nd selection line to which the gate of the selection transistor in a plurality of the element circuits was connected in parallel.
  • the setting unit sets an OFF state for the plurality of holding transistors through the first selection line and sets a plurality of the selection transistors through the second selection line in the driving period. An ON state is set, and in the measurement period, the plurality of selection transistors are switched from an ON state to an OFF state through the second selection line, and the voltage of each of the plurality of data lines is measured by the measurement unit. preferable.
  • the setting for obtaining information related to the characteristic value of the current drive element is the first selection line and the second selection line. Through at once. Therefore, it is possible to shorten the time required for setting for obtaining information on the characteristic value of the current driving element.
  • the current driver includes a plurality of element circuit rows, the plurality of data lines are connected to the element circuits different from each other in the plurality of element circuit rows, and the setting unit includes the drive period and It is preferable that the measurement period is set for each element circuit row.
  • the current driving device may further include a storage unit that stores a measurement result of the measurement unit.
  • the storage unit may further include storing the voltage of the data line as a measurement result in the measurement period.
  • the current driving device and the current driving device inspection method for example, since the measurement results performed when the current driving device is shipped or when the current driving device is started are stored in the storage unit, It is also possible to confirm the state of the current drive element at the time of starting thereafter.
  • FIG. 3 is a circuit diagram showing a circuit for driving an EL element in the first embodiment, and is a diagram showing voltage levels of respective nodes set in a writing period.
  • FIG. 3 is a circuit diagram illustrating a circuit for driving an EL element in the first embodiment, and is a diagram illustrating a voltage level of each node set in a driving period.
  • It is a circuit diagram which shows the circuit which drives an EL element in 1st Embodiment, Comprising: It is a figure shown with the voltage level of each node set to a measurement period.
  • FIG. 4 is a timing chart showing a transition of a voltage level of a control signal in a writing period, a light emission period, and a measurement period in the first embodiment. It is a block diagram which shows the structure of the EL apparatus in 2nd Embodiment. It is a block diagram which shows the structure of the data driver in 2nd Embodiment. It is a timing chart which shows transition of the voltage level of each control signal inputted into an EL panel in the last writing period of a 2nd embodiment. It is a timing chart which shows transition of the voltage level of each control signal inputted into an EL panel in the present writing period of a 2nd embodiment.
  • the EL device 10 includes an EL panel 11 including an EL element OEL that is an example of a current driving element, and a control unit 12 that controls driving of the EL element OEL included in the EL panel 11. .
  • EL panel 11 [EL panel 11]
  • the circuit for driving the EL element OEL includes three n-channel transistors, which are examples of thin film transistors, and one storage capacitor Cs.
  • the three n-channel transistors may be thin film transistors whose semiconductor film is an amorphous silicon film or thin film transistors whose semiconductor film is a polysilicon film, for example.
  • the gate of the driving transistor T1 is electrically connected to the node N1.
  • a source that is an example of the second terminal in the driving transistor T1 is electrically connected to the anode of the EL element OEL through the node N2, and a drain that is an example of the first terminal in the driving transistor T1 is electrically connected to the power supply line La through the node N3.
  • the driving transistor T1 is a transistor capable of controlling a current in a saturation region, and has a function of causing a current based on the gate-source voltage Vgs of the driving transistor T1 to flow between the source and the drain.
  • the drive transistor T1 has a function of flowing such a drain-source current Ids to the EL element OEL.
  • the anode of the EL element OEL is electrically connected to the node N2, and the reference voltage ELVSS is set as the cathode potential of the EL element OEL.
  • the characteristic values that contribute to light emission in the EL element OEL such as the resistance and dielectric constant of the EL element OEL, vary depending on the film quality in each of the plurality of layers of the EL element OEL.
  • the first electrode is electrically connected to the node N1
  • the second electrode is electrically connected to the node N2.
  • the storage capacitor Cs may be a parasitic capacitor formed between the gate of the driving transistor T1 and the source of the driving transistor T1, or may be a capacitive element provided separately between the node N1 and the node N2. Or a combination thereof.
  • the holding capacitor Cs has a function of holding the gate-source voltage Vgs of the driving transistor T1.
  • the gate of the holding transistor T2 is electrically connected to the first selection line Ls1 through the node N4.
  • the drain of the holding transistor T2 is electrically connected to the power supply line La through the node N3, and the source of the holding transistor T2 is electrically connected to the node N1.
  • the holding transistor T2 controls conduction between the drain of the driving transistor T1 and the gate of the driving transistor T1 based on the voltage level of the first selection line Ls1.
  • the holding transistor T2 connects the drain of the driving transistor T1 and the gate of the driving transistor T1.
  • the drive transistor T1 is diode-connected by conducting.
  • the holding transistor T2 includes the drain of the driving transistor T1 and the driving transistor T1.
  • the drive transistor T1 is disconnected from the gate by electrically disconnecting the gate.
  • the gate of the selection transistor T3 is electrically connected to the second selection line Ls2 through the node N5.
  • the source of the selection transistor T3 is electrically connected to the data line Ld, and the drain of the selection transistor T3 is electrically connected to the node N2.
  • the selection transistor T3 controls conduction between the source of the driving transistor T1 and the data line Ld based on the voltage level of the second selection line Ls2.
  • the selection transistor T3 connects the source of the driving transistor T1 and the data line Ld.
  • the voltage corresponding to the drive voltage VD input to the data line Ld is held in the holding capacitor Cs.
  • the selection transistor T3 connects the source of the driving transistor T1 and the data line Ld. Disconnect electrically.
  • a write switch Swd and a measurement switch Swm are connected in parallel to the data line Ld.
  • the control unit 12 includes an output terminal that outputs the drive voltage VD, and the write switch Swd is in an ON state that electrically connects the output terminal of the control unit 12 and the data line Ld, and the output terminal and data of the control unit 12 And an off state in which the line Ld is electrically disconnected.
  • the control unit 12 includes a measurement processing unit 12M that measures a measurement target Vout that is a voltage of the data line Ld, and the measurement switch Swm is in an on state that electrically connects the input terminal of the measurement processing unit 12M and the data line Ld. And an OFF state in which the input terminal of the measurement processing unit 12M and the data line Ld are electrically disconnected.
  • the EL panel 11 may include the driving transistor T1, the holding transistor T2, the selection transistor T3, the holding capacitor Cs, and the EL element OEL as one pixel which is an example of an element circuit. That is, the EL panel 11 may be configured to include one EL element OEL and one circuit for driving the EL element OEL, or may be configured to include a plurality of pixels.
  • the data line Ld is connected to one pixel.
  • One write switch Swd and one measurement switch Swm are provided for one data line Ld.
  • each of the first selection line Ls1 and the second selection line Ls2 is provided for one pixel.
  • the controller 12 is, for example, a processor including a CPU, a RAM, and a ROM, or a control circuit.
  • the control unit 12 includes an input interface through which the measurement target Vout is input.
  • the control unit 12 includes an output interface that outputs the power signal Va, the first selection signal Vsel1, the second selection signal Vsel2, the drive voltage VD, and the control signal SCON.
  • the control unit 12 includes a drive processing unit 12D that is an example of a setting unit, and a measurement processing unit 12M that is an example of a measurement unit.
  • the drive processing unit 12D generates a power signal Va, a first selection signal Vsel1, a second selection signal Vsel2, a drive voltage VD, and a control signal SCON, which are various signals for causing the EL element OEL to emit light.
  • the drive processing unit 12D accepts an input signal including the luminance gradation component of the EL element OEL and the light emission timing of the EL element OEL from the outside of the control unit 12, and various signals for causing the EL element OEL to emit light. Is generated.
  • the control signal SCON is a signal for controlling switching of the state of the EL panel 11, and is, for example, a signal for switching the state of the write switch Swd or the state of the measurement switch Swm.
  • the measurement processing unit 12M includes a measurement unit 12M1 that measures the measurement target Vout that is the voltage of the data line Ld.
  • the measurement target Vout is an analog value indicating the anode voltage of the EL element OEL as the voltage of the data line Ld, and indicates the anode voltage when a current flows through the EL element OEL.
  • the measurement target Vout indicates information related to the characteristic value of the EL element OEL, and the measurement processing unit 12M measures the measurement target Vout and converts it into a digital value.
  • the measurement unit 12M1 includes, for example, an analog / digital converter that converts the measurement target Vout into a digital value.
  • the measurement processing unit 12M measures. Further, when the EL panel 11 includes a plurality of data lines Ld, the measurement processing unit 12M measures a voltage in each of the plurality of data lines Ld. Then, every time each of the plurality of measurement switches Swm switches from the off state to the on state, the measurement processing unit 12M measures the voltage of the data line Ld connected to the measurement switch Swm.
  • the measurement processing unit 12M includes a measurement result storage unit 12M2 as an example of a storage unit that stores the measurement result of the measurement target Vout.
  • the measurement result storage unit 12M2 stores the measurement results of the measurement object Vout one by one in one storage area in association with the EL element OEL.
  • the measurement result storage unit 12M2 stores the latest measurement result every time the measurement result of the measurement target Vout is updated.
  • the measurement result storage unit 12M2 includes one storage area for storing the measurement result of the measurement target Vout. Then, every time the voltage of the data line Ld is measured, the measurement result storage unit 12M2 updates the measurement result stored in the storage area to the latest measurement result.
  • the measurement result storage unit 12M2 includes one storage area for storing the measurement results of the measurement target Vout, one for each EL element OEL. . Each time the voltage of the data line Ld is measured, the measurement result storage unit 12M2 changes the measurement result of the measurement target Vout to the latest measurement result in the storage area associated with the EL element OEL that is electrically connected to the data line Ld. Update to
  • control unit 12 may be embodied as one controller including the drive processing unit 12D and the measurement processing unit 12M.
  • the drive processing unit 12D may, for example, perform various signals for causing the EL element OEL to emit light.
  • the measurement processing unit 12M may be embodied as a measurement prober for measuring the voltage of the data line Ld.
  • the writing period in the period of the EL panel 11 is a period in which the driving voltage VD is set to the data line Ld and a voltage corresponding to the driving voltage VD is written to the storage capacitor Cs.
  • the drive voltage VD includes at least the measurement drive voltage VM set in order to obtain the above-described measurement target Vout, and other than the measurement drive voltage VM, gradation drive that is an analog value generated from the control gradation value
  • the voltage Vdata may be included.
  • the control gradation value is a control value for controlling the luminance gradation value of the EL element OEL.
  • the control unit 12 sets the measurement switch Swm in the off state and sets the writing switch Swd in the on state.
  • the control unit 12 sets the high level H1 to the first selection signal Vsel1 and sets the high level H2 to the second selection signal Vsel2. For example, the control unit 12 sets 15V, which is an example of the high level H1, to the first selection signal Vsel1, and sets 15V, which is an example of the high level H1, to the second selection signal Vsel2.
  • each of the holding transistor T2 and the selection transistor T3 is set to an on state.
  • the gate of the driving transistor T1 and the drain of the driving transistor T1 are diode-connected through the current path of the holding transistor T2.
  • the source of the driving transistor T1 and the data line Ld are electrically connected through the current path of the selection transistor T3.
  • the control unit 12 sets the write voltage WDVSS in the power supply signal Va and drives the data line Ld so that no current flows in the EL element OEL and the current flows in the current path of the driving transistor T1.
  • Set the voltage VD For example, the controller 12 is an example of the write voltage WDVSS, and sets 4 V, which is equal to the reference voltage ELVSS, to the power supply signal Va.
  • the control unit 12 sets 0 V, which is lower than the reference voltage ELVSS, as the drive voltage VD so that the EL element OEL has a reverse bias.
  • the voltage level of the source of the driving transistor T1 that is, the voltage level of the node N2
  • the voltage level of the gate of the driving transistor T1 is set equal to the voltage level of the drain of the driving transistor T1.
  • Vgs of the drive transistor T1 4V, which is a voltage corresponding to the difference between the write voltage WDVSS and the drive voltage VD, is written into the storage capacitor Cs.
  • the write voltage WDVSS and the reference voltage ELVSS have the same polarity and the same absolute value.
  • the high level H1 set for the first selection signal Vsel1 and the high level H2 set for the second selection signal Vsel2 have the same polarity and the same absolute value.
  • the control unit 12 can simplify the circuit configuration, such as sharing the power supply circuit for generating the high level H1 and the high level H2.
  • the gradation drive voltage Vdata is, for example, any voltage in the range of 0V to ⁇ 12V
  • the measurement drive voltage VM is also, for example, any voltage in the range of 0V to ⁇ 12V. It is.
  • the light emission period set in the EL panel 11 will be described with reference to FIG. Note that the light emission period in the period of the EL panel 11 is a period set after the writing period.
  • the control unit 12 controls the driving of the EL panel 11, sets the measurement switch Swm in the off state, and turns off the write switch Swd. Set to. As a result, the data line Ld is set to a high impedance state.
  • the control unit 12 sets the low level L1 to the first selection signal Vsel1 and sets the high level H2 to the second selection signal Vsel2. For example, the control unit 12 sets ⁇ 2V, which is an example of the low level L1, to the first selection signal Vsel1, and 15V, which is an example of the high level H1, to the second selection signal Vsel2.
  • the holding transistor T2 is set to an off state
  • the selection transistor T3 is set to an on state.
  • the gate of the driving transistor T1 and the drain of the driving transistor T1 are electrically disconnected, and the diode connection of the driving transistor T1 is released.
  • the source of the driving transistor T1 and the data line Ld are electrically connected through the current path of the selection transistor T3.
  • the control unit 12 drives the driving transistor T1 in the saturation region so that a current flows in the EL element OEL.
  • the control unit 12 is a forward bias for the EL element OEL, and is a light emission voltage ELVDD that is an example of a power supply voltage. Is set to the power signal Va.
  • the control unit 12 sets 19 V, which has a polarity opposite to that of the low level L1 and the low level L2, and is 15V higher than the reference voltage ELVSS, as the power supply signal Va. To do.
  • the voltage level of the drain of the driving transistor T1 that is, the voltage level of the node N3 is set higher than the voltage level of the source of the driving transistor T1.
  • the drain-source current Ids corresponding to 4V which is the gate-source voltage Vgs held in the holding capacitor Cs starts to flow between the drain-source which is the current path of the driving transistor T1, and the EL element OEL emits light. To do.
  • the voltage level at the source of the drive transistor T1 that is, the voltage level of the node N2, which is the anode of the EL element OEL
  • the element voltage Vel is a voltage between the cathode of the EL element OEL and the anode of the EL element OEL, and is a voltage that is actually applied to the EL element OEL when a current is passed through the EL element OEL. Since the selection transistor T3 is set to the on state and the data line Ld is set to the high impedance state, the voltage level of the data line Ld is also substantially the same as the voltage level of the node N2.
  • the element voltage Vel is set higher than the voltage ELVSS.
  • the light emission period that precedes the measurement period among the plurality of light emission periods and that has the measurement period subsequent to the light emission period is an example of a drive period.
  • a period in which a current corresponding to the voltage held by the holding capacitor Cs flows through the EL element OEL is included.
  • the data line Ld is set in a high impedance state, and the selection transistor T3 is set in an on state.
  • the light emission period following the measurement period includes a period in which a current corresponding to the voltage held by the storage capacitor Cs flows through the EL element OEL.
  • the selection transistor T3 may be set to the on state, the selection transistor T3 is set to the off state, and the next drive voltage VD is applied to the data line Ld. It may be set.
  • the measurement period set for the EL panel 11 will be described with reference to FIG.
  • the measurement period is set after the light emission period following the writing period is set. For example, when the EL device 10 is started up or when the EL device 10 is inspected for shipment, the measurement period is set after the first light emission period.
  • a measurement period is set between the current light emission period and the next write period while the writing period and the light emission period are alternately repeated a predetermined number of times.
  • the Note that the number of times that the measurement period is set may be plural for one EL element OEL or only once for one EL element OEL.
  • the measurement period is a period in which the data line Ld and the measurement processing unit 12M are connected and the anode voltage of the EL element OEL is measured as the measurement object Vout through the data line Ld.
  • the control unit 12 controls the driving of the EL panel 11, sets the measurement switch Swm to the on state, and turns off the write switch Swd. Set to. As a result, the data line Ld and the measurement processing unit 12M are connected.
  • the control unit 12 continues to set the low level L1 to the first selection signal Vsel1, and switches the second selection signal Vsel2 from the high level H2 to the low level L2. For example, the control unit 12 sets -14V, which is lower than the low level L1 of the first selection signal Vsel1, as the low level L2 of the second selection signal Vsel2.
  • the low level L1 set in the first selection signal Vsel1 is a voltage level at which no ON current and no OFF current flow in the holding transistor T2, and the low level L2 set in the second selection signal Vsel2 is also
  • the selection transistor T3 has a voltage level at which no on-current and no off-current flow.
  • the low level L1 and the low level L2 may be the same voltage level or different voltage levels, and are appropriately selected according to the characteristics of the thin film transistor.
  • the holding transistor T2 continues to be set in the off state, and the selection transistor T3 is switched from the on state to the off state.
  • the anode voltage when the source of the driving transistor T1 and the data line Ld are electrically disconnected and the EL element OEL emits light during the light emission period is measured as the measurement target Vout that is the voltage of the data line Ld. Part 12M is taken in.
  • the luminance variation of the EL element OEL greatly depends on the variation of the resistance Rel
  • the luminance variation of the EL element OEL is detected as the element voltage Vel variation. That is, since the element voltage Vel is proportional to the resistance Rel of the EL element OEL, when the variation of the resistance Rel of the EL element OEL has a strong correlation with the luminance variation of the EL element OEL, the variation of the element voltage Vel and the luminance is also Has a strong correlation.
  • the measurement drive voltage VM is set to the data line Ld.
  • the power anode voltage is estimated in advance.
  • the characteristic which the present EL element OEL has is grasped ascertained from the comparison of the estimated value of an anode voltage, and the measurement result of the element voltage Vel.
  • the EL element OEL to be measured has a comparison result between the representative value and the measurement result of the element voltage Vel. Characteristics are grasped relatively.
  • control unit 12 continues to set the light emission voltage ELVDD to the power supply signal Va in the measurement period described above. Even while the anode voltage of the EL element OEL is measured by the measurement processing unit 12M, the drain-source current Ids corresponding to 4V, which is the gate-source voltage Vgs held in the holding capacitor Cs, is applied to the driving transistor. The EL element OEL continues to emit light while continuing to flow between the drain and source, which is the current path of T1.
  • the control unit 12 sets the measurement switch Swm to an off state and sets the write switch Swd to an on state.
  • the control unit 12 sets the high level H1 to the first selection signal Vsel1 and sets the high level H2 to the second selection signal Vsel2.
  • the control unit 12 sets the write voltage WDVSS in the power supply signal Va and sets the measurement drive voltage VM as the drive voltage VD. Accordingly, the control unit 12 starts setting the writing period Twrt in the EL panel 11 and writes a voltage corresponding to the difference between the writing voltage WDVSS and the measurement driving voltage VM into the holding capacitor Cs.
  • the control unit 12 maintains the measurement switch Swm in the off state and switches the write switch Swd from the on state to the off state.
  • the control unit 12 sets the low level L1 to the first selection signal Vsel1 and sets the low level L2 to the second selection signal Vsel2.
  • the control unit 12 continues to set the write voltage WDVSS in the power supply signal Va.
  • the control unit 12 ends the setting of the writing period Twrt in the EL panel 11, and holds the voltage according to the difference between the writing voltage WDVSS and the measurement driving voltage VM in the holding capacitor Cs.
  • the control unit 12 maintains the measurement switch Swm in the off state and maintains the write switch Swd in the off state. Further, the control unit 12 maintains the first selection signal Vsel1 at the low level L1, and switches the second selection signal Vsel2 from the low level L2 to the high level H2. Then, the control unit 12 sets the light emission voltage ELVDD to the power supply signal Va. As a result, the control unit 12 starts setting the light emission period Tem in the EL panel 11, and causes the drain-source current Ids corresponding to the voltage held in the storage capacitor Cs to flow through the EL element OEL to emit light from the EL element OEL. Let
  • the control unit 12 maintains the first selection signal Vsel1 at the low level L1, and switches the second selection signal Vsel2 from the high level H2 to the low level L2.
  • the control unit 12 maintains the write switch Swd in the off state and switches the measurement switch Swm from the off state to the on state.
  • the control part 12 continues setting the light emission voltage ELVDD to the power supply signal Va.
  • the control unit 12 finishes setting the light emission period Tem in the EL panel 11 and starts setting the measurement period Tdet in the EL panel 11, and sets the anode voltage when the EL element OEL emits light as data.
  • the voltage is taken into the measurement processing unit 12M as the measurement target Vout that is the voltage of the line Ld.
  • the control part 12 measures the measuring object Vout taken in by the measurement process part 12M.
  • the control unit 12 maintains the first selection signal Vsel1 at the low level L1, and maintains the second selection signal Vsel2 at the low level L2. In addition, the control unit 12 maintains the write switch Swd in the off state, and switches the measurement switch Swm from the on state to the off state. Then, the control unit 12 sets the write voltage WDVSS in the power supply signal Va. Thereby, the control unit 12 ends the setting of the measurement period Tdet in the EL panel 11.
  • the effects listed below can be obtained.
  • the data line Ld set in the high impedance state and the source of the driving transistor T1 are brought into conduction, and a voltage corresponding to the anode voltage of the EL element OEL is applied to the data line Ld. Is set.
  • the selection transistor T3 is switched from the on state to the off state, so that the data line Ld and the anode of the EL element OEL are electrically disconnected, and a voltage corresponding to the anode voltage of the EL element OEL is obtained. It is measured through the data line Ld.
  • information on the anode voltage of the EL element OEL when a current is passed through the EL element OEL, and hence the characteristic value of the EL element OEL is obtained.
  • the first embodiment can be implemented with the following modifications.
  • the measurement processing unit 12M that measures the measurement target Vout in the measurement processing unit 12M may be omitted from the measurement processing unit 12M and mounted on the EL panel 11.
  • the function of storing the measurement result in the measurement processing unit 12M is omitted from the measurement processing unit 12M, and the measurement result of the measurement processing unit 12M is output from the control unit 12 to an external output unit connected to the control unit 12. Further, it may be output from the output unit.
  • the measurement drive voltage VM is set for measuring the element voltage Vel. Therefore, the difference between the measurement drive voltage VM and the write voltage WDVSS is small from the viewpoint of not causing the EL element OEL to emit excessive light during the current light emission period set prior to the measurement period and the measurement period. preferable.
  • the measurement period is a period for measuring the anode voltage when a current flows through the EL element OEL. Therefore, in view of preventing the EL element OEL from excessively emitting light after the measurement target Vout is taken into the measurement processing unit 12M and further after the data line Ld and the anode of the EL element OEL are electrically disconnected.
  • the power supply signal Va is preferably switched from the light emission voltage ELVDD to the write voltage WDVSS.
  • the length of the current light emission period Tem is such that the voltage of the data line Ld is stable and the EL element OEL It is sufficient that the voltage corresponding to the anode voltage is taken into the data line Ld.
  • the circuit for driving the EL element OEL is not limited to a 3T1C type circuit including three n-channel transistors and one storage capacitor Cs.
  • the circuit may be composed of four or more transistors each including a transistor having the above function.
  • the driving transistor T1, the holding transistor T2, and the selection transistor T3 are not limited to n-channel transistors but may be p-channel transistors.
  • the source of the driving transistor T1 is electrically connected to the power supply line La, and the drain of the driving transistor T1 is electrically connected to the node N2.
  • the source of the holding transistor T2 is electrically connected to the source of the driving transistor T1, and the drain of the holding transistor T2 is electrically connected to the gate of the driving transistor T1.
  • the drain of the selection transistor T3 is electrically connected to the data line Ld, and the source of the selection transistor T3 is electrically connected to the drain of the driving transistor T1.
  • the EL layer of the EL element OEL may be composed of, for example, only a light emitting layer that serves both hole transport and electron transport, or a laminated structure composed of a light emitting layer, a hole transporting light emitting layer, and an electron transport layer. It may be a laminated structure in which a charge transport layer is sandwiched between these layers.
  • the EL element OEL may be an organic EL element, an inorganic EL element, or a light emitting diode. In short, the EL element may be an element that emits light when a drain-source current of the driving transistor flows.
  • the EL device can be used in a display unit of various electronic devices such as a digital camera, a mobile personal computer, and a portable device.
  • the direction in which pixels are arranged may be a two-dimensional direction or a one-dimensional direction.
  • a plurality of pixels PX are mounted on a photosensitive drum as a light emitting element array substrate arranged in a one-dimensional direction, and light emitted from the light emitting element array substrate is irradiated onto the photosensitive drum to cause the photosensitive drum to be used.
  • the exposure apparatus which exposes may be sufficient.
  • FIGS. 1-10 A second embodiment of an EL device that is an example of a current driving device and an inspection method of an EL device that is an inspection method of the current driving device will be described with reference to FIGS.
  • the EL elements OEL in the first embodiment are arranged in a matrix on the EL panel 11, and a circuit for driving each of the plurality of EL elements OEL is provided for each EL element OEL. Therefore, the same components as those described in the first embodiment are denoted by the same reference numerals as those in the first embodiment, and the description thereof is omitted.
  • the EL panel 21 includes a plurality of first selection lines Ls1 extending along the row direction, which is one direction, and a plurality of second selection lines Ls2 extending along the row direction.
  • a plurality of power supply lines La extending along the direction and a plurality of data lines Ld extending along the column direction which is a direction orthogonal to the row direction are provided.
  • each of the plurality of first selection lines Ls1 and each of the plurality of second selection lines Ls2 and each of the plurality of data lines Ld are in the vicinity of a portion where the data lines Ld intersect.
  • Pixel PX is located.
  • the pixels PX are located in a matrix composed of n rows ⁇ m columns (n and m are arbitrary positive integers).
  • Each of the plurality of first selection lines Ls1 is electrically connected to the first selection driver 20A constituting the setting unit via the connection terminal Tms1, and the plurality of pixels PX located in a matrix form are pixels for one row. Each PX is connected to one first selection line Ls1.
  • Each of the plurality of second selection lines Ls2 is electrically connected to the second selection driver 20B constituting the setting unit via the connection terminal Tms2, and the plurality of pixels PX located in a matrix form are pixels for one row. Each PX is connected to one second selection line Ls2.
  • Each of the plurality of data lines Ld is electrically connected to the setting unit and the data driver 40 constituting the measurement unit via the connection terminal Tmd, and the plurality of pixels PX located in a matrix form are included in one column. Each pixel PX is connected to one data line Ld.
  • Each of the plurality of power supply lines La is electrically connected to the power supply driver 30 constituting the setting unit via the connection terminal Tma, and the plurality of pixels PX positioned in a matrix form one for each pixel PX for one row. It is connected to one power line La.
  • the first selection driver 20A includes a shift register that sequentially outputs a shift signal corresponding to each of the plurality of first selection lines Ls1 for each row based on a control signal SCON1 output from the system controller 50. . Further, the first selection driver 20A includes an output buffer that converts the voltage level of the shift signal to the high level H1 and sets the high level H1 to the first selection signal Vsel1 of the row corresponding to the shift signal. The first selection driver 20A sets the low level L1 as the first selection signal Vsel1 in the row where the high level H1 is not set as the first selection signal Vsel1.
  • the inspection controller 50 instead of the system controller 50 is used, and the first selection driver 20A is driven as described above based on a control signal output from the inspection controller. May be. Further, in the inspection process of the EL device 20, for example, the system controller 50 and an inspection controller instead of the first selection driver 20A are used, and the first selection signal Vsel1 as described above is input from the inspection controller. May be.
  • the second selection driver 20B includes a shift register that sequentially outputs a shift signal corresponding to each of the plurality of second selection lines Ls2 based on the control signal SCON2 output from the system controller 50. .
  • the second selection driver 20B includes an output buffer that converts the voltage level of the shift signal to the high level H2 and sets the high level H2 to the second selection signal Vsel2 of the row corresponding to the shift signal.
  • the second selection driver 20B sets the low level L2 as the second selection signal Vsel2 in the row where the high level H2 is not set as the second selection signal Vsel2.
  • the second selection driver 20B is driven as described above based on a control signal output from the inspection controller. May be. Further, in the inspection process of the EL device 20, for example, the system controller 50 and an inspection controller instead of the second selection driver 20B are used, and the second selection signal Vsel2 as described above is input from the inspection controller. May be.
  • the data driver 40 includes a shift register that sequentially fetches the control gradation value Din for each pixel PX output from the system controller 50, one row at a time, based on the control signal output from the system controller 50.
  • the data driver 40 includes a data latch unit that holds each of the plurality of control gradation values Din in association with different columns with respect to the control gradation value Din for one row captured in the shift register. .
  • the data driver 40 generates a gradation drive voltage Vdata from the control gradation value Din for each column held in the data latch unit, and outputs the gradation drive voltage Vdata to the data line Ld of the corresponding column. It has.
  • an inspection controller instead of the system controller 50 is used, and the data driver 40 is driven as described above based on a control signal output from the inspection controller. Good. Further, in the inspection process of the EL device 20, for example, an inspection controller in place of the system controller 50 and the data driver 40 is used, and the gradation drive voltage Vdata as described above is input from the inspection controller. Also good.
  • the power supply driver 30 includes a shift register that sequentially outputs a shift signal corresponding to each of the plurality of power supply lines La for each row.
  • the power supply driver 30 includes an output buffer that converts the voltage level of the shift signal to the write voltage WDVSS and sets the write voltage WDVSS to the power supply signal Va in the row corresponding to the shift signal.
  • the power supply driver 30 sets the light emission voltage ELVDD as the power supply signal Va in a row where the write voltage WDVSS is not set as the power supply signal Va.
  • an inspection controller instead of the system controller 50 is used, and the power supply driver 30 is driven as described above based on a control signal output from the inspection controller. Good. Furthermore, in the inspection process of the EL device 20, for example, an inspection controller that replaces the system controller 50 and the power supply driver 30 may be used, and the power supply signal Va as described above may be input from the inspection controller. .
  • the system controller 50 extracts timing components from the input signal SIG to generate control signals SCON1, SCON2, and SCON3.
  • the control signals SCON1, SCON2, and SCON3 are respectively converted into the first selection driver 20A, the second selection driver 20B, And it outputs to the driver corresponding to it from among the power supply drivers 30.
  • the system controller 50 extracts timing components from the input signal SIG, generates various control signals for controlling the driving of the data driver 40, and outputs the control signals to the data driver 40.
  • the system controller 50 includes a data conversion unit 50A.
  • the data conversion unit 50A receives the input signal SIG from the outside of the EL device 20, and extracts a gradation component included in the input signal SIG from the input signal SIG.
  • the data conversion unit 50A generates a control gradation value Din indicating the gradation value for each pixel PX from the gradation component extracted from the input signal SIG.
  • the system controller 50 outputs the control gradation value Din to the data driver 40 in the order of the column numbers for each row of the EL panel 21.
  • the system controller 50 includes a measurement processing unit 50M, and the measurement processing unit 50M receives the measurement data Dout that is a digital value from the data driver 40.
  • the measurement data Dout is information regarding the characteristic value for each EL element OEL, and is a digital value indicating the anode voltage in the EL element OEL when the EL element OEL emits light.
  • the measurement processing unit 50M has the same function as the measurement processing unit 12M described above, and stores the measurement data Dout for each pixel PX.
  • the data driver 40 includes a shift register 41, a data register 42, a data latch 43, converters 44a and 44b, buffers 45a and 45b, and level shifters 46a and 46b.
  • the shift register 41, the data register 42, and the data latch 43 are configured as a low withstand voltage circuit.
  • a logically high logic high voltage LVDD and a logically low logic low voltage LVSS are applied to the shift register 41, the data register 42, and the data latch 43 from the logic power supply 60.
  • the converters 44a and 44b and the buffers 45a and 45b are configured as a high voltage circuit.
  • a high level analog high voltage DVSS and a low level analog low voltage VEE are applied to the converters 44 a and 44 b and the buffers 45 a and 45 b from the analog power supply 70.
  • Analog high voltage DVSS is set to a voltage level substantially equal to write voltage WDVSS and reference voltage ELVSS.
  • the system controller 50 inputs a data start pulse SPd, which is one of the control signals, to the data driver 40, and inputs a data shift clock Clkd, which is one of the control signals, to the data driver 40.
  • the shift register 41 generates a parallel signal having a bit length of n bits from the data start pulse SPd.
  • the shift register 41 shifts the data start pulse SPd bit by bit according to the cycle of the data shift clock Clkd.
  • the n-bit parallel signal generated by the shift register 41 is a signal for selecting one data line Ld from the n columns of data lines Ld one column at a time in the column number order.
  • the shift register 41 generates a parallel signal for selecting the data line Ld according to the cycle of the data shift clock Clkd.
  • the data shift clock Clkd is a shift clock that assigns the control gradation value Din to all the pixels PX for one row during the period in which one first selection line Ls1 is selected.
  • the data register 42 includes n columns ⁇ k registers, and the n columns ⁇ k registers are configured by k registers for each bit of the parallel signal output from the shift register 41. For example, when the maximum gradation value in the control gradation value Din is 255, the control gradation value Din is an 8-bit digital value, and the data register 42 includes n columns ⁇ 8 registers. For the parallel signal output from the shift register 41, k registers are selected from the n columns ⁇ k registers in the order of the column numbers one column at a time. The data register 42 stores the control gradation value Din in the selected k registers, and shifts the k registers as the storage destination one column at a time in the order of the column number according to the cycle of the data shift clock Clkd.
  • the system controller 50 inputs the latch pulse LP to the data driver 40 which is one of the control signals.
  • the data latch 43 includes one data latch 43 for every k registers included in the data register 42, and the system controller 50 inputs a common latch pulse LP to each of the n columns of data latches 43.
  • the input end of the data latch 43 in the j-th column (1 ⁇ j ⁇ n) is connected to the register in the j-th column in the writing period and the light emission period.
  • the data latch 43 in the j-th column holds the control gradation value Din stored in the register in the j-th column and synchronizes the holding with the latch pulse LP.
  • the data latch 43 in the j-th column outputs the control gradation value Din held in the data latch 43 in the j-th column to the converter 44a. That is, the data latch 43 holds the control gradation value Din for one row stored in the data register 42 for each latch pulse LP, and the held control gradation value Din for one row to the converter 44a. Output all at once.
  • the data latch 43 includes a j-column input switch Sw1 connected to the input terminal of the j-th data latch 43 and a j-column output switch Sw2 connected to the output terminal of the j-th data latch 43. ing. Further, the data latch 43 includes an output switch Sw2 in the first column and a transfer switch Sw3 connected to the system controller 50.
  • the input switch Sw1 is driven by the control signal S1 from the system controller 50, and the input end of the data latch 43 in the p-th column (1 ⁇ p ⁇ n ⁇ 1) is connected to the p-th column register in the data register 42, p This is connected to one of the converter 44b in the column and the output terminal of the data latch 43 in the (p + 1) th column.
  • the input switch Sw1 in the (p + 1) th column is driven by the control signal S1 from the system controller 50, and the input terminal of the data latch 43 in the (p + 1) th column is connected to the register in the (p + 1) th column in the data register 42 and the converter in the (p + 1) th column. 44b and one of the output terminals of the logic power supply 60 are connected.
  • the data latch 43 When the input terminal of the data latch 43 and the data register 42 are connected, the data latch 43 holds the control gradation value Din stored in the data register 42 for each latch pulse LP. When the input terminal of the data latch 43 and the converter 44b are connected, the data latch 43 holds the data output from the converter 44b as the measurement data Dout for each latch pulse LP. When the input terminal of the data latch 43 in the p-th column and the output terminal of the data latch 43 in the p + 1-th column are connected, the data latch 43 in the p-th column is the measurement data Dout held by the data latch 43 in the p + 1-th column. Is held for each latch pulse LP.
  • the data latch 43 in the n-th column which is the last column, is connected to the logic power supply 60, and the data latch 43 in the n-th column uses a digital value corresponding to the logic low voltage LVSS as the measurement data Dout. Keep holding.
  • the output switch Sw2 is driven by the control signal S2 from the system controller 50, and the output terminal of the data latch 43 in the (p + 1) th column is used as the input terminal of the converter 44a in the (p + 1) th column or the data latch 43 in the pth column. Connect to.
  • the control gradation value Din held in the data latch 43 is input to the converter 44a for each latch pulse LP.
  • the measurement data Dout held by the data latch 43 in the p + 1 column is p columns for each latch pulse LP. It is held in the data latch 43 of the eye.
  • the transfer switch Sw3 is driven by a control signal S3 from the system controller 50, and controls conduction between the data latch 43 in the first column and the system controller 50.
  • the transfer switch Sw3 When the data latch 43 in the first column and the system controller 50 are connected by the transfer switch Sw3, the data held in the data latch 43 in the first column is output to the system controller 50.
  • Each of the n-row converters 44a is a linear voltage digital-analog converter in which an analog value output from the converter 44a has linearity with respect to a digital value input to the converter 44a.
  • the j-th column converter 44a converts the control gradation value Din held in the j-th column data latch 43 into an analog voltage.
  • Each of the n columns of converters 44 a sets the converted analog voltage to a voltage between the analog high voltage DVSS and the analog low voltage VEE applied from the analog power supply 70.
  • Each of the n columns of converters 44b is a linear voltage analog-to-digital converter in which the digital value output from the converter 44b has linearity with respect to the analog value input to the converter 44b.
  • the bit length of the digital value output from the converter 44b and the bit length of the digital value input to the converter 44a are equal to each other, for example, set to 8 bits.
  • the j-th column converter 44b converts the analog voltage output from the j-th column buffer 45b into measurement data Dout that is a digital value.
  • the converter 44b in the (p + 1) th column outputs the measurement data Dout, which is a digital value after conversion, to the data latch 43 in the pth column.
  • the level shifter 46a is a voltage adjustment circuit that adjusts the signal from the low breakdown voltage circuit according to the high breakdown voltage circuit
  • the level shifter 46b is a voltage adjustment circuit that adjusts the signal from the high breakdown voltage circuit according to the low breakdown voltage circuit.
  • the buffer 45a in the j-th column sets the drive voltage VD to the data line Ld in the j-th column
  • the buffer 45b in the j-th column takes in the voltage of the data line Ld in the j-th column as an analog signal.
  • Each of the write switches Swd in the n column is driven all at once by a control signal S4 from the system controller 50, and controls conduction between the output terminal of the buffer 45a in the j column and the data line Ld in the j column. .
  • the drive voltage VD corresponding to the control gradation value Din is applied to each of the n column data lines Ld. Set all at once.
  • Each of the n-column measurement switches Swm is simultaneously driven by a control signal S5 from the system controller 50 to control conduction between the input terminal of the buffer 45b in the j-th column and the data line Ld in the j-th column. .
  • the voltage level in each of the n columns of data lines Ld is simultaneously transmitted to the buffer 45b connected thereto. It is captured.
  • Each of the n-row measurement setting switches Sws is simultaneously driven by a control signal S6 from the system controller 50 to control conduction between the input terminal of the measurement drive voltage VM and the data line Ld in the analog power supply 70.
  • the voltages of the n column data lines Ld are simultaneously set to the measurement drive voltage VM.
  • the shift register 41, the data register 42, the data latch 43, the converter 44a, the buffer 45a, and the level shifter 46a are driven based on the control gradation value Din.
  • a voltage VD is generated for each data line Ld.
  • the data driver 40 makes the output terminal of the buffer 45a and the data line Ld conductive, and applies the drive voltage VD to each of the n columns of data lines Ld all at once.
  • the data driver 40 receives the measurement drive voltage VM input terminal of the analog power supply 70 and the data line Ld based on the control signal input from the system controller 50. And the measurement drive voltage VM is applied simultaneously to each of the n columns of data lines Ld.
  • the data driver 40 takes in the voltage of the data line Ld for each data line Ld and generates measurement data Dout.
  • the input terminal of the data latch 43 in the jth column is connected to the converter 44b in the jth column.
  • the j-th column data latch 43 holds the output from the j-th column converter 44b as the measurement data Dout for each latch pulse LP.
  • the input terminal of the data latch 43 in the p-th column is connected to the output terminal of the data latch 43 in the p + 1-th column.
  • Each of the data latches 43 in the p-th column holds the measurement data Dout in the p + 1-th column for each latch pulse LP.
  • the output terminal of the data latch 43 in the first column is connected to the system controller 50, and the measurement data Dout held in the data latch 43 in the first column is output to the system controller 50.
  • the data latch 43 in the first column holds the data held in the data latch 43 one column at a time in the column number order from the data latch 43 in the second column, and outputs the held data to the system controller 50 in the column number order. To do.
  • FIG. 8 shows each control signal in a writing period set for each pixel row. It is a timing chart which shows transition, and is a timing chart which shows transition of each control signal when gradation drive voltage Vdata is set as drive voltage VD.
  • FIG. 9 is a timing chart showing the transition of each control signal in the writing period set for each pixel row, and shows the control signal when the measurement drive voltage VM is set as the drive voltage VD. It is a timing chart which shows transition.
  • FIG. 10 is a timing chart showing the transition of the writing period, light emission period, and measurement period set for each pixel row.
  • the start pulse SP is input from the system controller 50 to each of the first selection driver 20A, the second selection driver 20B, the power supply driver 30, and the data driver 40, and the setting of the writing period Twrt is started. Is done.
  • the measurement switch Swm and the transfer switch Sw3 continue to be set to the off state. Further, the output switch Sw2 continues to set the DAC connection state for connecting the j-th column data latch 43 and the j-th column converter 44a, and the input switch Sw1 is connected to the j-th column data latch 43 and j-th column.
  • the state of DR connection for connecting the data register 42 in the column is continuously set.
  • the write switch Swd is turned on, and the shift register 41, the data register 42, the data latch 43, the converter 44a, the buffer 45a, and the data line Ld are connected in series.
  • a data start pulse SPd is input from the system controller 50 to the data driver 40
  • a shift signal is input from the shift register 41 to the data register 42, and the control gradation value Din of the first row is input from the system controller 50. It is taken into the data register 42.
  • the high level H1 is set to the first selection line Ls1 in the first row
  • the high level H2 is set to the second selection line Ls2 in the first row
  • the power supply line La in the first row is further set.
  • the write voltage WDVSS is set, and the selection transistor T3 in the first row and the holding transistor T2 in the first row are set in an on state.
  • the control gradation value Din of the first row is simultaneously held in the data latches 43 of the n columns.
  • the control gradation value Din of the first row held in the n-column data latch 43 is converted into an analog value through the n-column level shifter 46a and the n-column converter 44a, and the data is obtained as the n-column drive voltage VD.
  • the gate-source voltage Vgs of the driving transistor T1 in the first row is held in the holding capacitor Cs as a level according to the difference between the write voltage WDVSS and the driving voltage VD.
  • the writing period Twrt in each pixel PX in the first row ends.
  • the data start pulse SPd is output from the system controller 50 to the data driver 40 again, and the shift signal is input from the shift register 41 to the data register 42.
  • the control gradation value Din in the second row is fetched from the system controller 50 to the data register 42.
  • the low level L1 is set to the first selection line Ls1 in the first row
  • the low level L2 is set to the second selection line Ls2 in the first row
  • the power supply line La in the first row is further set.
  • the light emission voltage ELVDD is set
  • the selection transistor T3 in the first row and the holding transistor T2 in the first row are set in an off state.
  • the driving transistor T1 in the first row passes a drain-source current Ids corresponding to the voltage held in the holding capacitor Cs in the first row to the EL element OEL. Thereby, the light emission period Tem in the pixels PX in the first row is set.
  • the high level H2 is set to the first selection line Ls1 of the second row
  • the high level H2 is set to the second selection line Ls2 of the second row
  • the power supply line of the second row The write voltage WDVSS is set to La
  • the selection transistor T3 in the second row and the holding transistor T2 in the second row are set in the on state.
  • the latch pulse LP is again output from the system controller 50 to the data driver 40, whereby the control gradation value Din of the second row is held in the n-th column data latch 43.
  • the control gradation value Din of the second row held in the n-column data latch 43 is converted into an analog value through the level shifter 46a and the converter 44a, and the converted analog value is used as the drive voltage VD in the n-column.
  • the gate-source voltage Vgs of the driving transistor T1 in the second row is held in the holding capacitor Cs as a voltage corresponding to the difference between the write voltage WDVSS and the driving voltage VD.
  • the writing period Twrt and the light emission period Tem are set in order of the line numbers one by one, and these periods are performed from the first line to the nth line. As a result, an image is displayed as one frame.
  • the start pulse SP is output from the system controller 50, the high level H2 is set to the second selection line Ls2 in the first row, and the selection transistor T3 in the first row in the state where the EL element OEL emits light. Is set to the on state. As a result, the anode voltage of the EL element OEL in the first row is taken into the data line Ld.
  • the start pulse SP is input from the system controller 50 to each of the first selection driver 20A, the second selection driver 20B, the power supply driver 30, and the data driver 40, and the current writing period Twrt is set. Is started.
  • the write switch Swd, the measurement switch Swm, and the transfer switch Sw3 are continuously set in the off state. Further, the output switch Sw2 continues to set the DAC connection state for connecting the j-th column data latch 43 and the j-th column converter 44a, and the input switch Sw1 is connected to the j-th column data latch 43 and j-th column. The state of DR connection for connecting the data register 42 in the column is continuously set.
  • the measurement setting switch Sws is turned on, and the data line Ld is connected to the analog power supply 70.
  • the high level H1 is set to the first selection line Ls1 in the first row
  • the high level H2 is set to the second selection line Ls2 in the first row
  • the power supply line La in the first row is further set.
  • the write voltage WDVSS is set
  • the selection transistor T3 in the first row and the holding transistor T2 in the first row are set in an on state.
  • the gate-source voltage Vgs of the driving transistor T1 in the first row is held in the holding capacitor Cs as a voltage corresponding to the difference between the write voltage WDVSS and the measurement driving voltage VM.
  • the writing period Twrt in each pixel PX in the first row ends.
  • the low level L1 is set to the first selection line Ls1 in the first row
  • the low level L2 is set to the second selection line Ls2 in the first row
  • the power supply line La in the first row is further set.
  • the light emission voltage ELVDD is set
  • the selection transistor T3 in the first row and the holding transistor T2 in the first row are set in an off state.
  • the driving transistor T1 in the first row passes a drain-source current Ids corresponding to the voltage held in the holding capacitor Cs in the first row to the EL element OEL. Thereby, the light emission period Tem in the pixels PX in the first row is set.
  • the high level H2 is set to the first selection line Ls1 of the second row
  • the high level H2 is set to the second selection line Ls2 of the second row
  • the power supply line of the second row
  • the write voltage WDVSS is set to La
  • the selection transistor T3 in the second row and the holding transistor T2 in the second row are set in the on state.
  • the gate-source voltage Vgs of the driving transistor T1 in the second row is held in the holding capacitor Cs as a voltage corresponding to the difference between the write voltage WDVSS and the measurement driving voltage VM.
  • the writing period Twrt and the light emission period Tem are set in order of the line numbers one by one, and these periods are performed from the first line to the nth line. As a result, an image is displayed as one frame.
  • the start pulse SP is output from the system controller 50, the high level H2 is set to the second selection line Ls2 in the first row, and the selection transistor T3 in the first row in the state where the EL element OEL emits light. Is set to the on state. As a result, the anode voltage of the EL element OEL in the first row is taken into the data line Ld.
  • the start pulse SP is output from the system controller 50, the low level L2 is set to the second selection line Ls2 in the first row, and the measurement switch Swm is switched from the off state to the on state. Further, the input switch Sw1 is set to an ADC connection connected to the converter 44b, and the output switch Sw2 is set to an LT series connection connected to the data latch 43.
  • the setting of the measurement period is started following the setting of the current light emission period Tem, and the anode voltage taken into each of the plurality of data lines Ld is converted into a digital value.
  • the transfer switch Sw3 is set from the OFF state to the ON state, and the input switch Sw1 is set to the LT series connection connected to the data latch 43.
  • the measurement data Dout in the first row and the first column held in the data latch 43 in the first column is output to the system controller 50.
  • the data latch 43 in the first column holds the data held in the data latch 43 one column at a time in the column number order from the data latch 43 in the second column, and outputs the held data to the system controller 50 in the column number order.
  • the system controller 50 acquires measurement data Dout, which is a measurement result of the anode voltage, for each of the plurality of pixels PX constituting the first pixel row.
  • the start pulse SP is output from the system controller 50, and the setting of the writing period Twrt is started again. Then, the writing period Twrt and the light emission period Tem are set for each row in the order of the row numbers, and these periods are performed from the first row to the nth row. Each time the light emission period Tem is set for each of the first to nth rows, the row numbers of the pixel rows for which the measurement period Tdet is set are sequentially increased from the second row.
  • the measurement switch Swm continues to be set to the OFF state after the timing t5, and each of the plurality of data lines Ld.
  • the anode voltage taken in is taken in a prober for inspection.
  • the second embodiment can be implemented with the following modifications. Similar to the setting of the writing period Twrt for a plurality of pixel rows and the setting of the light emission period Tem for the plurality of pixel rows, the measurement period Tdet is continuously set for each of the plurality of pixel rows one pixel row at a time. Also good. The temperature of the environment where the EL element OEL is placed is often different each time the measurement period Tdet is set. In this regard, if the measurement period Tdet is continuously set for each pixel row for a plurality of pixel rows, the measurement period Tdet for one pixel row and the measurement period Tdet for other pixel rows The difference in environment can be suppressed. Particularly, in order to suppress luminance unevenness and color unevenness in an image displayed by the EL device, such setting in which the measurement periods Tdet for a plurality of pixel rows are set almost collectively is preferable.
  • the function of the data driver 40 as a measurement unit is, for example, by an up counter that counts clocks input from the system controller 50 to the data driver 40, and a sequential comparison between the count value of the up counter and the voltage of the data line Ld. It may be embodied in a converter that converts the anode voltage into a digital value.
  • the first embodiment and its modification examples, and further, the second embodiment and its modification examples can be modified as follows.
  • the current driving element through which current flows through the current path of the driving transistor T1 is not limited to the light emitting element, but various types of current values flowing through the sensor according to external influences, such as an illuminance sensor, a temperature sensor, and a concentration sensor. It may be a sensor element.
  • the element circuit including the driving transistor T1 may be a sensor circuit including a driving transistor T1, a holding transistor T2, a selection transistor T3, a holding capacitor Cs, and a sensor element.
  • the current driving device may be a sensor device including a sensor device in which a pixel in the EL panel 11 is changed to a sensor circuit, and the control unit 12 described above.
  • an example of the sensor device will be described.
  • the sensor device 80 includes an illuminance sensor PDS including a photodiode as an example of a current driving element.
  • the illuminance sensor PDS includes an anode connected to the node N2 and a cathode connected to the reference voltage SVSS.
  • the illuminance sensor PDS is configured so that light enters the detection window provided in the illuminance sensor PDS from the outside of the illuminance sensor PDS.
  • the higher the intensity of light incident on the detection window the larger the current flowing through the illuminance sensor PDS.
  • the lower the intensity of light incident on the detection window the smaller the current flowing through the illuminance sensor PDS. It is configured.
  • the writing period set in the sensor device 80 will be described with reference to FIG.
  • the writing period among the periods of the sensor device 80 is a period in which the driving voltage VD is set to the data line Ld and a voltage corresponding to the driving voltage VD is written to the storage capacitor Cs.
  • the drive voltage VD is a measurement drive voltage VM set to obtain at least the measurement target Vout.
  • the control unit 12 sets the measurement switch Swm to the off state and sets the writing switch Swd to the on state, similarly to the EL panel 11.
  • the control unit 12 sets the high level H1 to the first selection signal Vsel1 and sets the high level H2 to the second selection signal Vsel2.
  • each of the holding transistor T2 and the selection transistor T3 is set to an on state.
  • the gate of the driving transistor T1 and the drain of the driving transistor T1 are diode-connected through the current path of the holding transistor T2.
  • the source of the driving transistor T1 and the data line Ld are electrically connected through the current path of the selection transistor T3.
  • the control unit 12 sets the write voltage WDVSS equal to the reference voltage SVSS to the power supply signal Va so that no current flows through the illuminance sensor PDS and the current flows through the current path of the drive transistor T1.
  • a drive voltage VD that is a reverse bias is set to the data line Ld with respect to the illuminance sensor PDS.
  • the voltage level of the source of the driving transistor T1 that is, the voltage level of the node N2
  • the voltage level of the gate of the driving transistor T1 is set equal to the voltage level of the drain of the driving transistor T1.
  • a voltage corresponding to the difference between the write voltage WDVSS and the drive voltage VD is written to the storage capacitor Cs as the gate-source voltage Vgs of the drive transistor T1.
  • the control unit 12 controls the driving of the sensor device 80, sets the measurement switch Swm to the off state, and writes the same as in the EL panel 11.
  • the switch Swd is set to the off state.
  • the data line Ld is set to a high impedance state.
  • the control unit 12 sets the low level L1 to the first selection signal Vsel1 and sets the high level H2 to the second selection signal Vsel2.
  • the holding transistor T2 is set to an off state
  • the selection transistor T3 is set to an on state.
  • the gate of the driving transistor T1 and the drain of the driving transistor T1 are electrically disconnected, and the diode connection of the driving transistor T1 is released.
  • the source of the driving transistor T1 and the data line Ld are electrically connected through the current path of the selection transistor T3.
  • the controller 12 sets the power supply voltage Va to the power supply signal Va, which is a forward bias for the illuminance sensor PDS so that the drive transistor T1 is driven in the saturation region and current flows in the illuminance sensor PDS.
  • Va a forward bias for the illuminance sensor PDS
  • the voltage level of the drain of the driving transistor T1 that is, the voltage level of the node N3 is set higher than the voltage level of the source of the driving transistor T1.
  • the drain-source current Ids corresponding to the gate-source voltage Vgs held in the holding capacitor Cs starts to flow between the drain-source, which is the current path of the driving transistor T1, and the illuminance sensor 80.
  • the voltage level at the source of the drive transistor T1 that is, the voltage level of the node N2, which is the anode of the illuminance sensor PDS, is set higher by the sensor voltage Vpd than the reference voltage SVSS.
  • the sensor voltage Vpd is a voltage between the cathode of the illuminance sensor PDS and the anode of the illuminance sensor PDS, and is a voltage that is actually applied to the illuminance sensor PDS when a current is passed through the illuminance sensor PDS.
  • the selection transistor T3 is set to the on state and the data line Ld is set to the high impedance state, the voltage level of the data line Ld is also substantially the same as the voltage level of the node N2.
  • the sensor voltage Vpd is set higher than the voltage ELVSS.
  • the measurement period is set after the drive period following the writing period is set. For example, when the sensor device is inspected for shipment, the measurement period is set after the first driving period. Further, for example, when the sensor device is operated, a measurement period is set between the current driving period and the next writing period while the writing period and the driving period are alternately repeated a predetermined number of times. . Note that the number of measurement periods set may be plural for one illuminance sensor PDS or only once for one illuminance sensor PDS.
  • the measurement period is a period in which the data line Ld and the measurement processing unit 12M are connected and the anode voltage of the illuminance sensor PDS is measured as the measurement target Vout through the data line Ld.
  • the control unit 12 controls the driving of the sensor device 80, sets the measurement switch Swm to the on state, and sets the write switch Swd to the off state. Set. As a result, the data line Ld and the measurement processing unit 12M are connected.
  • the control unit 12 continues to set the low level L1 to the first selection signal Vsel1, and switches the second selection signal Vsel2 from the high level H2 to the low level L2.
  • the holding transistor T2 continues to be set to the off state, and the selection transistor T3 is switched from the on state to the off state.
  • the anode voltage when the source of the driving transistor T1 and the data line Ld are electrically disconnected and a current flows through the illuminance sensor 80 during the driving period is measured as the measurement target Vout that is the voltage of the data line Ld.
  • the data is taken into the processing unit 12M.
  • the resistance Rpd of the illuminance sensor PDS varies depending on the intensity of light incident on the illuminance sensor PDS. Therefore, the intensity of light detected by the illuminance sensor PDS is detected as the magnitude of the sensor voltage Vpd. Then, from the measurement result of the sensor voltage Vpd, information on the characteristic value of the illuminance sensor PDS corresponding to the intensity of light detected by the illuminance sensor PDS can be obtained.
  • the anode voltage to be obtained by setting the measurement drive voltage VM to the data line Ld is estimated in advance for each light intensity. Then, from the comparison between the estimated value of the anode voltage and the measurement result of the sensor voltage Vpd, the current characteristics of the illuminance sensor PDS, and hence the intensity of light detected by the illuminance sensor PDS, are grasped.
  • the control unit 12 may continue to set the power supply voltage SVDD to the power supply signal Va or may continue to set the reference voltage SVSS to the power supply signal Va in the measurement period described above.
  • OEL EL element
  • T1 driving transistor
  • T2 holding transistor
  • T3 selection transistor
  • Cs holding capacitor
  • La power line
  • Ld data line
  • Ls1 first selection line
  • Ls2 second selection line
  • PX ... Pixel
  • Swm ... Measurement switch Tem ... Light emission period, Tdet ... Measurement period, 10,20 ... EL device, 11,21 ... EL panel, 12 ... Control part, 12M1 ... Measurement part, 12M2 ... Storage part, 20A ... 1st selection driver, 20B ... 2nd selection driver, 30 ... power supply driver, 40 ... data driver, 50 ... system controller.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

　データ線の電圧を測定する測定部と、保持容量に電圧を保持させた後に駆動期間と測定期間とを順に設定する設定部とを備え、設定部は、駆動期間において、保持トランジスタに対するオフ状態の設定、選択トランジスタに対するオン状態の設定、データ線に対するハイインピーダンス状態の設定、および、電流駆動素子に対して順方向のバイアスになる電源電圧の前記電源線に対する設定によって、保持容量の保持する電圧に応じた電流を駆動トランジスタの電流路を通じて電流駆動素子に流し、測定期間において、選択トランジスタをオン状態からオフ状態に切り替えてデータ線の電圧を測定部に測定させる。

Description

電流駆動装置、および、電流駆動装置の検査方法
　本発明は、電流駆動素子を駆動する駆動トランジスタを備える電流駆動装置、および、電流駆動装置の検査方法に関する。
　エレクトロルミネッセンス（Electro Luminescence :EL ）装置の一例であるＥＬ表示装置は、マトリクス状に配置された複数のＥＬ素子と、ＥＬ素子ごとの複数の薄膜トランジスタとを備えて、走査線の走査によってＥＬ素子を線順次駆動する。例えば、特許文献１に記載されるＥＬ表示装置は、走査線の走査によって選択トランジスタをオン状態に切り替えて、表示データに応じた電圧を駆動トランジスタのゲート‐ソース間に印加する。そして、ＥＬ表示装置は、駆動トランジスタのゲート‐ソース間電圧に基づくドレイン電流をＥＬ素子に流して、ＥＬ素子における輝度の階調値をＥＬ素子ごとに制御する。
　一方で、駆動トランジスタにおけるしきい値電圧や電流増幅率などの特性値は、駆動トランジスタの駆動した累積の時間などによって変るため、駆動トランジスタのゲート‐ソース間電圧が同じであっても、駆動トランジスタに流れるドレイン電流は、経時的に変ってしまう。そこで、特許文献２に記載されるＥＬ装置は、駆動トランジスタのゲート‐ソース間に印加する電圧の補正を目的として、駆動トランジスタの特性値を取得している。
特開２００３－１９５８１０号公報 特開２０１０－１２８３９７号公報
　ところで、上述した特性値の取得に際しては、まず、ＥＬ素子が接続される端子である駆動トランジスタのソースと、その駆動トランジスタのゲートとの間に、しきい値電圧を越える電圧が印加される。そして、駆動トランジスタのソースがハイインピーダンス状態に設定されて、駆動トランジスタにほぼ電流が流れなくなるときのゲート‐ソース間の電圧が特性値として測定される。
　一方で、こうした特性値の取得の期間においては、駆動トランジスタに流れる電流がＥＬ素子に流れないように、ＥＬ素子に対しては逆方向のバイアスとなるゲート‐ソース間の電圧が予め設定される。結果として、駆動トランジスタ自体の特性値は得られるが、その特性値とは、結局のところ、ＥＬ素子が有する抵抗値や誘電率など、ＥＬ素子において発光に寄与する特性値までを反映するものではない。そして、ＥＬ素子が有する複数の層の各々における膜質のばらつきなどに起因したＥＬ素子の特性値のばらつきは、ＥＬ素子において発光色や輝度にばらつきを生じるため、上述したＥＬ装置においては、こうしたＥＬ素子の特性値に関する情報を得られることが望まれている。
　本発明は、電流駆動素子の特性値に関する情報を得ることの可能な電流駆動装置、および、電流駆動装置の検査方法を提供することを目的とする。
　上記課題を解決する電流駆動装置は、電流駆動素子と、データ線と、電源線とを備え、さらに、ゲート、前記電源線に接続された第１端子、前記電流駆動素子に接続された第２端子、および、前記第１端子と前記第２端子とを接続する電流路を備える駆動トランジスタと、前記第１端子と前記ゲートとを接続するオン状態と、前記第１端子と前記ゲートとを切り離すオフ状態とを有する保持トランジスタと、前記第２端子と前記データ線とを接続するオン状態と、前記第２端子と前記データ線とを切り離すオフ状態とを有する選択トランジスタと、前記ゲートと前記第２端子とに接続された保持容量と、前記データ線の電圧を測定する測定部と、前記保持容量に電圧を保持させた後に駆動期間と測定期間を順に設定する設定部と、を備える。そして、前記設定部は、前記駆動期間において、前記保持トランジスタに対するオフ状態の設定、前記選択トランジスタに対するオン状態の設定、前記データ線に対するハイインピーダンス状態の設定、および、前記電流駆動素子に対して順方向のバイアスになる電源電圧の前記電源線に対する設定によって、前記保持容量の保持する電圧に応じた電流を前記駆動トランジスタの前記電流路を通じて前記電流駆動素子に流し、前記測定期間において、前記選択トランジスタをオン状態からオフ状態に切り替えて前記データ線の電圧を前記測定部に測定させる。
　上記課題を解決する電流駆動装置の検査方法は、電流駆動素子と、データ線と、電源線とを備え、さらにゲート、前記電源線に接続された第１端子、前記電流駆動素子に接続された第２端子、および、前記第１端子と前記第２端子とを接続する電流路を備える駆動トランジスタと、前記第１端子と前記ゲートとを接続するオン状態と、前記第１端子と前記ゲートとを切り離すオフ状態とを有する保持トランジスタと、前記第２端子と前記データ線とを接続するオン状態と、前記第２端子と前記データ線とを切り離すオフ状態とを有する選択トランジスタと、前記ゲートと前記第２端子とに接続された保持容量と、前記データ線の電圧を測定する測定部と、前記保持容量に電圧を保持させた後に駆動期間と測定期間とを順に設定する設定部とを備える電流駆動装置の検査方法である。そして、前記設定部が、前記駆動期間において、前記保持トランジスタに対するオフ状態の設定、前記選択トランジスタに対するオン状態の設定、前記データ線に対するハイインピーダンス状態の設定、および、前記電流駆動素子に対して順方向のバイアスになる電源電圧の前記電源線に対する設定によって、前記保持容量の保持する電圧に応じた電流を前記駆動トランジスタの前記電流路を通じて前記電流駆動素子に流すことと、前記設定部が、前記測定期間において、前記選択トランジスタをオン状態からオフ状態に切り替えて前記測定部に前記データ線の電圧を測定させることとを含む。
　上記電流駆動装置、および、上記電流駆動装置の検査方法によれば、電流駆動素子に電流が流れる際に、ハイインピーダンス状態に設定されたデータ線と駆動トランジスタの第２端子とが導通して、第２端子の電圧に応じた電圧がデータ線に設定される。そして、測定期間においては選択トランジスタがオン状態からオフ状態に切り替るため、データ線と第２端子とが電気的に切り離されて、第２端子の電圧に応じた電圧がデータ線を通じて測定される。結果として、電流駆動素子に電流が流れるときの駆動トランジスタにおける第２端子の電圧、ひいては、電流駆動素子の特性値に関する情報が得られる。
　上記電流駆動装置の前記設定部は、前記測定部と前記データ線とを接続するオン状態と、前記測定部と前記データ線とを切り離すオフ状態とを有する測定用スイッチをさらに備え、前記設定部は、前記測定期間において前記測定用スイッチがオン状態であるときに前記電源電圧を前記電源線に設定し続けることが好ましい。
　上記電流駆動装置によれば、データ線の電圧を測定部が取得する期間も、駆動トランジスタを通じて電流駆動素子には電流が流れる。それゆえに、電流駆動素子の駆動を測定期間の少なくとも一部において継続させることが可能である。
　上記電流駆動装置は、複数の前記データ線を備え、さらに、複数の要素回路を含む要素回路行であって、複数の前記要素回路の各々が、前記駆動トランジスタ、前記保持トランジスタ、前記選択トランジスタ、前記保持容量、および、前記電流駆動素子を含み、複数の前記要素回路における前記選択トランジスタが相互に異なる前記データ線に接続される、前記要素回路行と、複数の前記要素回路における前記保持トランジスタのゲートが並列に接続された第１選択線と、複数の前記要素回路における前記選択トランジスタのゲートが並列に接続された第２選択線と、を備えてもよい。この際に、前記設定部は、前記駆動期間において、前記第１選択線を通じて複数の前記保持トランジスタに対してオフ状態を設定し、かつ、前記第２選択線を通じて複数の前記選択トランジスタに対してオン状態を設定し、前記測定期間において、前記第２選択線を通じて複数の前記選択トランジスタをオン状態からオフ状態に切り替えて、複数の前記データ線の各々の電圧を前記測定部に測定させることが好ましい。
　上記電流駆動装置によれば、複数の要素回路の各々の有する電流駆動素子に対して、その電流駆動素子の特性値に関する情報を得るための設定が、第１選択線、および、第２選択線を通じて一度に行われる。それゆえに、電流駆動素子の特性値に関する情報を得るための設定に要する時間を短くすることが可能でもある。
　上記電流駆動装置は、複数の前記要素回路行を備え、複数の前記データ線は、複数の前記要素回路行の各々において相互に異なる前記要素回路に接続され、前記設定部は、前記駆動期間と前記測定期間とを１つの前記要素回路行ずつ設定することが好ましい。
　上記電流駆動装置によれば、電流駆動素子の特性値に関する情報の取得に際し、複数の要素回路行の各々に対しては、共通するデータ線が用いられる。結果として、複数の要素回路の各々における上述した情報の取得に要する構成の簡素化が図られる。
　上記電流駆動装置は、前記測定部の測定結果を記憶する記憶部をさらに備えてもよい。
　上記電流駆動装置の検査方法において、記憶部が、前記測定期間において、測定結果である前記データ線の電圧を記憶することをさらに含んでもよい。
　上記電流駆動装置、および、上記電流駆動装置の検査方法によれば、例えば、電流駆動装置の出荷時や電流駆動装置の始動時に行われた測定結果が記憶部に記憶されるため、出荷時や始動時における電流駆動素子の状態をそれ以降において確認することが可能でもある。
　本発明によれば、電流駆動素子の特性値に関する情報が得られる。
第１実施形態におけるＥＬ装置の構成を示すブロック図である。 第１実施形態においてＥＬ素子を駆動する回路を示す回路図であって、書込期間に設定される各ノードの電圧レベルと共に示す図である。 第１実施形態においてＥＬ素子を駆動する回路を示す回路図であって、駆動期間に設定される各ノードの電圧レベルと共に示す図である。 第１実施形態においてＥＬ素子を駆動する回路を示す回路図であって、測定期間に設定される各ノードの電圧レベルと共に示す図である。 第１実施形態において書込期間、発光期間、および、測定期間における制御信号の電圧レベルの推移を示すタイミングチャートである。 第２実施形態におけるＥＬ装置の構成を示すブロック図である。 第２実施形態におけるデータドライバの構成を示すブロック図である。 第２実施形態の前回の書込期間においてＥＬパネルに入力される各制御信号の電圧レベルの推移を示すタイミングチャートである。 第２実施形態の今回の書込期間においてＥＬパネルに入力される各制御信号の電圧レベルの推移を示すタイミングチャートである。 第２実施形態の書込期間、発光期間、および、測定期間においてＥＬパネルに入力される各制御信号の電圧レベルの推移を示すタイミングチャートである。 変形例におけるセンサー装置の構成を示すブロック図である。 変形例においてセンサー素子を駆動する回路を示す回路図であって、書込期間に設定される各ノードの電圧レベルと共に示す図である。 変形例においてセンサー素子を駆動する回路を示す回路図であって、駆動期間に設定される各ノードの電圧レベルと共に示す図である。 変形例においてセンサー素子を駆動する回路を示す回路図であって、測定期間に設定される各ノードの電圧レベルと共に示す図である。
　［第１実施形態］
　図１～図５を参照して電流駆動装置の一例であるＥＬ装置、および、電流駆動装置の検査方法の一例であるＥＬ装置の検査方法の第１実施形態について説明する。
　［ＥＬ装置１０の構成］
　図１を参照してＥＬ装置の構成について説明する。
　図１が示すように、ＥＬ装置１０は、電流駆動素子の一例であるＥＬ素子ＯＥＬを備えるＥＬパネル１１と、ＥＬパネル１１の備えるＥＬ素子ＯＥＬの駆動を制御する制御部１２とを備えている。
　［ＥＬパネル１１］
　ＥＬ素子ＯＥＬを駆動する回路は、薄膜トランジスタの一例である３つのｎチャンネル型トランジスタと１つの保持容量Ｃｓとを備えている。３つのｎチャンネル型トランジスタは、例えば、半導体膜がアモルファスシリコン膜である薄膜トランジスタでもよいし、半導体膜がポリシリコン膜である薄膜トランジスタであってもよい。
　駆動トランジスタＴ１のゲートは、ノードＮ１に電気的接続されている。駆動トランジスタＴ１における第２端子の一例であるソースは、ノードＮ２を通じてＥＬ素子ＯＥＬのアノードに電気的接続され、駆動トランジスタＴ１における第１端子の一例であるドレインは、ノードＮ３を通じて電源線Ｌａに電気的接続されている。駆動トランジスタＴ１は、飽和領域において電流を制御することの可能なトランジスタであって、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓに基づく電流をソース‐ドレイン間に流す機能を有している。駆動トランジスタＴ１は、こうしたドレイン‐ソース間電流ＩｄｓをＥＬ素子ＯＥＬに流す機能を有している。
　ＥＬ素子ＯＥＬのアノードは、ノードＮ２に電気的接続されて、ＥＬ素子ＯＥＬのカソードの電位には、基準電圧ＥＬＶＳＳが設定されている。ＥＬ素子ＯＥＬが有する抵抗や誘電率など、ＥＬ素子ＯＥＬにおいて発光に寄与する特性値は、ＥＬ素子ＯＥＬが有する複数の層の各々における膜質によって変わる。
　保持容量Ｃｓの有する２つの電極のなかで第１電極は、ノードＮ１に電気的接続され、保持容量Ｃｓの有する２つの電極のなかで第２電極は、ノードＮ２に電気的接続されている。保持容量Ｃｓは、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のソースとの間に形成される寄生容量であってもよいし、ノードＮ１とノードＮ２との間に別途備えられる容量素子であってもよいし、これらの組み合わせであってもよい。保持容量Ｃｓは、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓを保持する機能を有している。
　保持トランジスタＴ２のゲートは、ノードＮ４を通じて第１選択線Ｌｓ１に電気的接続されている。保持トランジスタＴ２のドレインは、ノードＮ３を通じて電源線Ｌａに電気的接続されて、保持トランジスタＴ２のソースは、ノードＮ１に電気的接続されている。保持トランジスタＴ２は、駆動トランジスタＴ１のドレインと、駆動トランジスタＴ１のゲートとの導通を第１選択線Ｌｓ１の電圧レベルに基づいて制御する。
　例えば、第１選択線Ｌｓ１に入力された第１選択信号Ｖｓｅｌ１の電圧レベルが、論理的にハイレベルＨ１であるとき、保持トランジスタＴ２は、駆動トランジスタＴ１のドレインと、駆動トランジスタＴ１のゲートとを導通させて、駆動トランジスタＴ１をダイオード接続させる。これに対して、第１選択線Ｌｓ１に入力された第１選択信号Ｖｓｅｌ１の電圧レベルが、論理的にローレベルＬ１であるとき、保持トランジスタＴ２は、駆動トランジスタＴ１のドレインと、駆動トランジスタＴ１のゲートとを電気的に切り離して、駆動トランジスタＴ１にダイオード接続を解除させる。
　選択トランジスタＴ３のゲートは、ノードＮ５を通じて第２選択線Ｌｓ２に電気的接続されている。選択トランジスタＴ３のソースは、データ線Ｌｄに電気的接続され、選択トランジスタＴ３のドレインは、ノードＮ２に電気的接続されている。選択トランジスタＴ３は、駆動トランジスタＴ１のソースとデータ線Ｌｄとの導通を第２選択線Ｌｓ２の電圧レベルに基づいて制御する。
　例えば、第２選択線Ｌｓ２に入力された第２選択信号Ｖｓｅｌ２の電圧レベルが、論理的にハイレベルＨ２であるとき、選択トランジスタＴ３は、駆動トランジスタＴ１のソースとデータ線Ｌｄとを導通させて、データ線Ｌｄに入力された駆動電圧ＶＤに応じた電圧を保持容量Ｃｓに保持させる。これに対して、第２選択線Ｌｓ２に入力された第２選択信号Ｖｓｅｌ２の電圧レベルが、論理的にローレベルＬ２であるとき、選択トランジスタＴ３は、駆動トランジスタＴ１のソースとデータ線Ｌｄとを電気的に切り離す。
　データ線Ｌｄには、書込スイッチＳｗｄと測定用スイッチＳｗｍとが並列に接続されている。制御部１２は、駆動電圧ＶＤを出力する出力端子を備え、書込スイッチＳｗｄは、制御部１２の出力端子とデータ線Ｌｄとを電気的接続するオン状態と、制御部１２の出力端子とデータ線Ｌｄとを電気的に切り離すオフ状態とを有する。制御部１２は、データ線Ｌｄの電圧である測定対象Ｖｏｕｔを測定する測定処理部１２Ｍを備え、測定用スイッチＳｗｍは、測定処理部１２Ｍの入力端子とデータ線Ｌｄとを電気的接続するオン状態と、測定処理部１２Ｍの入力端子とデータ線Ｌｄとを電気的に切り離すオフ状態とを有する。
　ＥＬパネル１１は、駆動トランジスタＴ１、保持トランジスタＴ２、選択トランジスタＴ３、保持容量Ｃｓ、および、ＥＬ素子ＯＥＬを要素回路の一例である１つの画素として備えてもよい。すなわち、ＥＬパネル１１は、１つのＥＬ素子ＯＥＬとそのＥＬ素子ＯＥＬを駆動するための１つの回路とを備える構成であってもよいし、複数の画素を備える構成であってもよい。
　なお、１つの第１選択線Ｌｓ１に複数の画素が並列に接続され、かつ、複数の画素が１つの第２選択線Ｌｓ２に並列に接続される構成において、データ線Ｌｄは１つの画素に対して１本ずつ備えられ、書込スイッチＳｗｄと測定用スイッチＳｗｍとの各々は、１つのデータ線Ｌｄに対して１つずつ備えられる。また、１つのデータ線Ｌｄに複数の画素が並列に接続される構成において、第１選択線Ｌｓ１と第２選択線Ｌｓ２の各々は、１つの画素に対して１本ずつ備えられる。
　［制御部１２］
　制御部１２は、例えばＣＰＵ、ＲＡＭ、および、ＲＯＭを含むプロセッサ、または、制御回路である。制御部１２は、測定対象Ｖｏｕｔの入力される入力インターフェースを備えている。制御部１２は、電源信号Ｖａ、第１選択信号Ｖｓｅｌ１、第２選択信号Ｖｓｅｌ２、駆動電圧ＶＤ、および、制御信号ＳＣＯＮを出力する出力インターフェースを備えている。また、制御部１２は、設定部の一例である駆動処理部１２Ｄと、測定部の一例である測定処理部１２Ｍとを備えている。
　駆動処理部１２Ｄは、ＥＬ素子ＯＥＬを発光させるための各種の信号である電源信号Ｖａ、第１選択信号Ｖｓｅｌ１、第２選択信号Ｖｓｅｌ２、駆動電圧ＶＤ、および、制御信号ＳＣＯＮを生成する。例えば、駆動処理部１２Ｄは、ＥＬ素子ＯＥＬの輝度の階調成分やＥＬ素子ＯＥＬの発光するタイミングを含む入力信号を制御部１２の外部から受け入れて、ＥＬ素子ＯＥＬを発光させるための各種の信号を生成する。制御信号ＳＣＯＮは、ＥＬパネル１１の状態の切り替えを制御するための信号であって、例えば、書込スイッチＳｗｄの状態や測定用スイッチＳｗｍの状態を切り替える信号である。
　測定処理部１２Ｍは、データ線Ｌｄの電圧である測定対象Ｖｏｕｔを測定する測定部１２Ｍ１を備えている。測定対象Ｖｏｕｔは、ＥＬ素子ＯＥＬのアノード電圧をデータ線Ｌｄの電圧として示すアナログ値であって、ＥＬ素子ＯＥＬに電流が流れるときのアノード電圧を示す。測定対象Ｖｏｕｔは、ＥＬ素子ＯＥＬの特性値に関する情報を示し、測定処理部１２Ｍは、こうした測定対象Ｖｏｕｔを測定してデジタル値に変換する。測定部１２Ｍ１は、例えば、測定対象Ｖｏｕｔをデジタル値に変換するアナログデジタル変換器から構成される。データ線Ｌｄに接続する測定用スイッチＳｗｍが、オフ状態からオン状態に切り替るごとに、データ線Ｌｄの電圧である測定対象Ｖｏｕｔをデータ線Ｌｄから測定処理部１２Ｍは取得する。
　例えば、ＥＬパネル１１が１つのデータ線Ｌｄを備えるとき、１つのデータ線Ｌｄに接続する測定用スイッチＳｗｍが、オフ状態からオン状態に切り替るごとに、データ線Ｌｄの電圧である測定対象Ｖｏｕｔを測定処理部１２Ｍは測定する。また、ＥＬパネル１１が複数のデータ線Ｌｄを備えるとき、複数のデータ線Ｌｄの各々における電圧を測定処理部１２Ｍは測定する。そして、複数の測定用スイッチＳｗｍの各々が、オフ状態からオン状態に切り替るごとに、その測定用スイッチＳｗｍに接続されたデータ線Ｌｄの電圧を測定処理部１２Ｍは測定する。
　測定処理部１２Ｍは、測定対象Ｖｏｕｔの測定結果を記憶する記憶部の一例として測定結果記憶部１２Ｍ２を備えている。測定結果記憶部１２Ｍ２は、測定対象Ｖｏｕｔの測定結果をＥＬ素子ＯＥＬに対応づけて１つの記憶領域に１つずつ記憶する。また、測定結果記憶部１２Ｍ２は、測定対象Ｖｏｕｔの測定結果が更新されるごとに最新の測定結果を記憶する。
　例えば、ＥＬパネル１１が１つのＥＬ素子ＯＥＬを備えるとき、測定結果記憶部１２Ｍ２は、測定対象Ｖｏｕｔの測定結果を記憶するための１つの記憶領域を備えている。そして、データ線Ｌｄの電圧が測定されるごとに、測定結果記憶部１２Ｍ２は、記憶領域に記憶される測定結果を最新の測定結果に更新する。また、ＥＬパネル１１が複数のＥＬ素子ＯＥＬを備えるとき、測定結果記憶部１２Ｍ２は、測定対象Ｖｏｕｔの測定結果を記憶するための記憶領域を１つのＥＬ素子ＯＥＬに対して１つずつ備えている。そして、データ線Ｌｄの電圧が測定されるごとに、測定結果記憶部１２Ｍ２は、そのデータ線Ｌｄと導通したＥＬ素子ＯＥＬに対応付けられる記憶領域において、測定対象Ｖｏｕｔの測定結果を最新の測定結果に更新する。
　なお、制御部１２は、駆動処理部１２Ｄと測定処理部１２Ｍとを備える１つのコントローラとして具体化されてもよいし、駆動処理部１２Ｄは、例えば、ＥＬ素子ＯＥＬを発光させるための各種の信号を生成するドライバとして具体化され、測定処理部１２Ｍは、データ線Ｌｄの電圧を測定するための測定用のプローバとして具体化されてもよい。
　［書込期間］
　図２を参照してＥＬパネル１１に設定される書込期間を説明する。なお、ＥＬパネル１１の有する期間のなかで書込期間とは、駆動電圧ＶＤがデータ線Ｌｄに設定されて、駆動電圧ＶＤに応じた電圧が保持容量Ｃｓに書き込まれる期間である。駆動電圧ＶＤは、少なくとも上述した測定対象Ｖｏｕｔを得るために設定される測定用駆動電圧ＶＭを含み、測定用駆動電圧ＶＭ以外としては、制御階調値から生成されるアナログ値である階調駆動電圧Ｖｄａｔａを含んでもよい。なお、制御階調値とは、ＥＬ素子ＯＥＬの輝度の階調値を制御するための制御値である。
　図２が示すように、ＥＬパネル１１に設定される書込期間において、制御部１２は、測定用スイッチＳｗｍをオフ状態に設定し、かつ、書込スイッチＳｗｄをオン状態に設定する。
　制御部１２は、第１選択信号Ｖｓｅｌ１にハイレベルＨ１を設定し、かつ、第２選択信号Ｖｓｅｌ２にハイレベルＨ２を設定する。例えば、制御部１２は、第１選択信号Ｖｓｅｌ１にハイレベルＨ１の一例である１５Ｖを設定し、かつ、第２選択信号Ｖｓｅｌ２にハイレベルＨ１の一例である１５Ｖを設定する。これによって、保持トランジスタＴ２、および、選択トランジスタＴ３の各々はオン状態に設定される。そして、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のドレインとが、保持トランジスタＴ２の電流路を通じてダイオード接続される。また、駆動トランジスタＴ１のソースとデータ線Ｌｄとが、選択トランジスタＴ３の電流路を通じて電気的接続される。
　制御部１２は、ＥＬ素子ＯＥＬには電流が流れず、かつ、駆動トランジスタＴ１の電流路には電流が流れるように、電源信号Ｖａに書込電圧ＷＤＶＳＳを設定し、かつ、データ線Ｌｄに駆動電圧ＶＤを設定する。例えば、制御部１２は、書込電圧ＷＤＶＳＳの一例であって、基準電圧ＥＬＶＳＳと等しい４Ｖを電源信号Ｖａに設定する。また、制御部１２は、ＥＬ素子ＯＥＬに対しては逆方向のバイアスとなるように、基準電圧ＥＬＶＳＳよりも低い０Ｖを駆動電圧ＶＤとして設定する。これによって、駆動トランジスタＴ１のソースの電圧レベル、すなわち、ノードＮ２の電圧レベルが０Ｖに設定され、駆動トランジスタＴ１のゲートの電圧レベルが、駆動トランジスタＴ１のドレインの電圧レベルと等しく設定される。そして、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして、書込電圧ＷＤＶＳＳと駆動電圧ＶＤとの差に応じた電圧である４Ｖが保持容量Ｃｓに書き込まれる。
　なお、この際に、書込電圧ＷＤＶＳＳと基準電圧ＥＬＶＳＳとは、相互に等しい極性であって、かつ、絶対値が相互に等しいことが好ましい。また、第１選択信号Ｖｓｅｌ１に設定されるハイレベルＨ１と、第２選択信号Ｖｓｅｌ２に設定されるハイレベルＨ２とは、相互に等しい極性であって、かつ、絶対値が相互に等しいことが好ましい。こうした構成であれば、ハイレベルＨ１とハイレベルＨ２とを生成するための電源回路の共通化などのように、回路構成の簡素化が制御部１２において図られる。また、階調駆動電圧Ｖｄａｔａは、例えば、０Ｖから－１２Ｖの範囲のなかのいずれかの電圧であり、測定用駆動電圧ＶＭもまた、例えば、０Ｖから－１２Ｖの範囲のなかのいずれかの電圧である。
　［発光期間］
　図３を参照してＥＬパネル１１に設定される発光期間を説明する。なお、ＥＬパネル１１の有する期間のなかで発光期間とは、書込期間に続いて設定される期間である。
　図３が示すように、ＥＬパネル１１における発光期間において、制御部１２は、ＥＬパネル１１の駆動を制御して、測定用スイッチＳｗｍをオフ状態に設定し、かつ、書込スイッチＳｗｄをオフ状態に設定する。これによって、データ線Ｌｄは、ハイインピーダンス状態に設定される。
　制御部１２は、第１選択信号Ｖｓｅｌ１にローレベルＬ１を設定し、かつ、第２選択信号Ｖｓｅｌ２にハイレベルＨ２を設定する。例えば、制御部１２は、第１選択信号Ｖｓｅｌ１にローレベルＬ１の一例である－２Ｖを設定し、かつ、第２選択信号Ｖｓｅｌ２にハイレベルＨ１の一例である１５Ｖを設定する。これによって、保持トランジスタＴ２はオフ状態に設定され、選択トランジスタＴ３はオン状態に設定される。そして、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のドレインとが、電気的に切り離されて、駆動トランジスタＴ１のダイオード接続が解除される。一方で、駆動トランジスタＴ１のソースとデータ線Ｌｄとは、選択トランジスタＴ３の電流路を通じて電気的接続される。
　制御部１２は、駆動トランジスタＴ１が飽和領域において駆動して、ＥＬ素子ＯＥＬにおいて電流が流れるように、ＥＬ素子ＯＥＬに対しては順方向のバイアスであって、電源電圧の一例である発光電圧ＥＬＶＤＤを電源信号Ｖａに設定する。例えば、制御部１２は、発光電圧ＥＬＶＤＤの一例として、ローレベルＬ１やローレベルＬ２とは反対の極性であって、かつ、基準電圧ＥＬＶＳＳよりも１５Ｖだけ高い電圧である１９Ｖを電源信号Ｖａに設定する。これによって、駆動トランジスタＴ１のドレインの電圧レベル、すなわち、ノードＮ３の電圧レベルは、駆動トランジスタＴ１のソースの電圧レベルよりも高く設定される。そして、保持容量Ｃｓに保持されたゲート‐ソース間電圧Ｖｇｓである４Ｖに応じたドレイン‐ソース間電流Ｉｄｓが、駆動トランジスタＴ１の電流路であるドレイン‐ソース間に流れ始めて、ＥＬ素子ＯＥＬは発光する。
　こうしたドレイン‐ソース間電流Ｉｄｓの供給に伴い、駆動トランジスタＴ１のソースにおける電圧レベル、すなわち、ＥＬ素子ＯＥＬのアノードであるノードＮ２の電圧レベルは、基準電圧ＥＬＶＳＳよりも素子電圧Ｖｅｌだけ高く設定される。素子電圧Ｖｅｌは、ＥＬ素子ＯＥＬのカソードとＥＬ素子ＯＥＬのアノードとの間の電圧であって、ＥＬ素子ＯＥＬに電流を流すときに、実際にＥＬ素子ＯＥＬに印加されている電圧である。そして、選択トランジスタＴ３がオン状態に設定されているため、また、データ線Ｌｄがハイインピーダンス状態に設定されているため、データ線Ｌｄの電圧レベルもまた、ノードＮ２の電圧レベルとほぼ同じく、基準電圧ＥＬＶＳＳよりも素子電圧Ｖｅｌだけ高く設定される。
　なお、複数の発光期間のなかで測定期間に先行する発光期間であって、かつ、該発光期間に続いて測定期間が連続する発光期間は、駆動期間の一例であり、この発光期間では、上述したように、保持容量Ｃｓの保持する電圧に応じた電流がＥＬ素子ＯＥＬに流れる期間を含む。そして、電流がＥＬ素子ＯＥＬに流れる期間において、データ線Ｌｄがハイインピーダンス状態に設定されて、選択トランジスタＴ３がオン状態に設定される。一方で、複数の発光期間のなかで、例えば、測定期間に続く発光期間でも、保持容量Ｃｓの保持する電圧に応じた電流がＥＬ素子ＯＥＬに流れる期間を含む。そして、電流がＥＬ素子ＯＥＬに流れる期間においては、選択トランジスタＴ３がオン状態に設定されてもよいし、選択トランジスタＴ３がオフ状態に設定されて、かつ、データ線Ｌｄに次回の駆動電圧ＶＤが設定されてもよい。
　［測定期間］
　図４を参照してＥＬパネル１１に設定される測定期間を説明する。
　ＥＬパネル１１においては、書込期間に続く発光期間が設定された後に測定期間が設定される。例えば、ＥＬ装置１０の始動時やＥＬ装置１０の出荷の検査に際しては、１回目の発光期間の後に測定期間が設定される。また、例えば、ＥＬ装置１０の駆動に際しては、書込期間と発光期間とが所定の回数だけ交互に繰り返される間に、今回の発光期間と次回の書込期間との間に測定期間が設定される。なお、測定期間の設定される回数は、１つのＥＬ素子ＯＥＬに対して複数であってもよいし、１つのＥＬ素子ＯＥＬに対して１回のみであってもよい。
　ＥＬパネル１１の有する期間のなかで測定期間とは、データ線Ｌｄと測定処理部１２Ｍとが接続されて、ＥＬ素子ＯＥＬのアノード電圧がデータ線Ｌｄを通じて測定対象Ｖｏｕｔとして測定される期間である。
　図４が示すように、ＥＬパネル１１における測定期間において、制御部１２は、ＥＬパネル１１の駆動を制御して、測定用スイッチＳｗｍをオン状態に設定し、かつ、書込スイッチＳｗｄをオフ状態に設定する。これによって、データ線Ｌｄと測定処理部１２Ｍとが接続される。
　制御部１２は、第１選択信号Ｖｓｅｌ１にローレベルＬ１を設定し続け、かつ、第２選択信号Ｖｓｅｌ２をハイレベルＨ２からローレベルＬ２に切り替える。例えば、制御部１２は、第２選択信号Ｖｓｅｌ２のローレベルＬ２として、第１選択信号Ｖｓｅｌ１のローレベルＬ１よりもさらに低い－１４Ｖを設定する。
　なお、第１選択信号Ｖｓｅｌ１に設定されるローレベルＬ１は、保持トランジスタＴ２においてオン電流、および、オフ電流が流れない電圧レベルであり、第２選択信号Ｖｓｅｌ２に設定されるローレベルＬ２もまた、選択トランジスタＴ３においてオン電流、および、オフ電流が流れない電圧レベルである。そして、ローレベルＬ１とローレベルＬ２とは、同じ電圧レベルであってもよいし、相互に異なる電圧レベルであってもよく、薄膜トランジスタの特性に応じて適宜選択されるものである。
　これによって、保持トランジスタＴ２はオフ状態に設定され続け、選択トランジスタＴ３はオン状態からオフ状態に切り替わる。そして、駆動トランジスタＴ１のソースとデータ線Ｌｄとが電気的に切り離されて、発光期間においてＥＬ素子ＯＥＬが発光しているときのアノード電圧は、データ線Ｌｄの電圧である測定対象Ｖｏｕｔとして測定処理部１２Ｍに取り込まれる。
　ここで、ＥＬ素子ＯＥＬが抵抗Ｒｅｌを有し、ＥＬ素子ＯＥＬに発光電流Ｉｅｌが流れるとき、素子電圧Ｖｅｌは、Ｖｅｌ＝Ｉｅｌ×Ｒｅｌによって得られる。こうしたＥＬ素子ＯＥＬの輝度のばらつきが抵抗Ｒｅｌのばらつきに大きく依存するとき、ＥＬ素子ＯＥＬの輝度のばらつきは素子電圧Ｖｅｌばらつきとして検出される。すなわち、素子電圧ＶｅｌはＥＬ素子ＯＥＬの抵抗Ｒｅｌに比例するため、ＥＬ素子ＯＥＬの抵抗Ｒｅｌのばらつきが、ＥＬ素子ＯＥＬの輝度のばらつきと強い相関を有するとき、素子電圧Ｖｅｌと輝度のばらつきもまた強い相関を有する。それゆえに、素子電圧Ｖｅｌの測定結果からは、ＥＬ素子が有する複数の層の各々における膜質のばらつきなどに起因したＥＬ素子の特性値のばらつき、ひいては、ＥＬ素子の特性値に関する情報を得られる。
　例えば、測定期間に先行して設定された書込期間の階調駆動電圧Ｖｄａｔａが、所定の測定用駆動電圧ＶＭであるとき、測定用駆動電圧ＶＭがデータ線Ｌｄに設定されることによって得られるべきアノード電圧は予め推定される。そして、アノード電圧の推定値と素子電圧Ｖｅｌの測定結果との比較から、現在のＥＬ素子ＯＥＬの有する特性が把握される。また、例えば、複数のＥＬ素子ＯＥＬの各々に対応付けられた測定対象Ｖｏｕｔの測定結果から、これらの代表値と素子電圧Ｖｅｌの測定結果との比較から、測定の対象となるＥＬ素子ＯＥＬの有する特性が相対的に把握される。
　なお、制御部１２は、上述した測定期間において、発光電圧ＥＬＶＤＤを電源信号Ｖａに設定し続ける。そして、ＥＬ素子ＯＥＬのアノード電圧が測定処理部１２Ｍによって測定されている間も、保持容量Ｃｓに保持されたゲート‐ソース間電圧Ｖｇｓである４Ｖに応じたドレイン‐ソース間電流Ｉｄｓが、駆動トランジスタＴ１の電流路であるドレイン‐ソース間に流れ続けて、ＥＬ素子ＯＥＬは発光し続ける。
　［ＥＬ装置１０の動作］
　図５を参照してＥＬ装置１０の動作を説明する。
　タイミングｔ１において、制御部１２は、測定用スイッチＳｗｍをオフ状態に設定し、かつ、書込スイッチＳｗｄをオン状態に設定する。また、制御部１２は、第１選択信号Ｖｓｅｌ１にハイレベルＨ１を設定し、かつ、第２選択信号Ｖｓｅｌ２にハイレベルＨ２を設定する。そして、制御部１２は、電源信号Ｖａに書込電圧ＷＤＶＳＳを設定し、かつ、駆動電圧ＶＤとして測定用駆動電圧ＶＭを設定する。これによって、制御部１２は、ＥＬパネル１１において書込期間Ｔｗｒｔの設定を開始し、書込電圧ＷＤＶＳＳと測定用駆動電圧ＶＭとの差に応じた電圧を保持容量Ｃｓに書き込む。
　タイミングｔ２において、制御部１２は、測定用スイッチＳｗｍをオフ状態に維持し、かつ、書込スイッチＳｗｄをオン状態からオフ状態に切り替える。また、制御部１２は、第１選択信号Ｖｓｅｌ１にローレベルＬ１を設定し、かつ、第２選択信号Ｖｓｅｌ２にローレベルＬ２を設定する。そして、制御部１２は、電源信号Ｖａに書込電圧ＷＤＶＳＳを設定し続ける。これによって、制御部１２は、ＥＬパネル１１において書込期間Ｔｗｒｔの設定を終了し、書込電圧ＷＤＶＳＳと測定用駆動電圧ＶＭとの差に応じた電圧を保持容量Ｃｓに保持させる。
　タイミングｔ３において、制御部１２は、測定用スイッチＳｗｍをオフ状態に維持し、かつ、書込スイッチＳｗｄをオフ状態に維持する。また、制御部１２は、第１選択信号Ｖｓｅｌ１をローレベルＬ１に維持し、かつ、第２選択信号Ｖｓｅｌ２をローレベルＬ２からハイレベルＨ２に切り替える。そして、制御部１２は、電源信号Ｖａに発光電圧ＥＬＶＤＤを設定する。これによって、制御部１２は、ＥＬパネル１１において発光期間Ｔｅｍの設定を開始し、保持容量Ｃｓに保持された電圧に応じたドレイン‐ソース間電流ＩｄｓをＥＬ素子ＯＥＬに流してＥＬ素子ＯＥＬを発光させる。
　タイミングｔ４において、制御部１２は、第１選択信号Ｖｓｅｌ１をローレベルＬ１に維持し、かつ、第２選択信号Ｖｓｅｌ２をハイレベルＨ２からローレベルＬ２に切り替える。また、制御部１２は、書込スイッチＳｗｄをオフ状態に維持し、かつ、測定用スイッチＳｗｍをオフ状態からオン状態に切り替える。そして、制御部１２は、電源信号Ｖａに発光電圧ＥＬＶＤＤを設定し続ける。これによって、制御部１２は、ＥＬパネル１１において発光期間Ｔｅｍの設定を終了し、かつ、ＥＬパネル１１において測定期間Ｔｄｅｔの設定を開始し、ＥＬ素子ＯＥＬが発光しているときのアノード電圧をデータ線Ｌｄの電圧である測定対象Ｖｏｕｔとして測定処理部１２Ｍに取り込む。そして、制御部１２は、測定処理部１２Ｍに取り込まれた測定対象Ｖｏｕｔを測定する。
　タイミングｔ５において、制御部１２は、第１選択信号Ｖｓｅｌ１をローレベルＬ１に維持し、かつ、第２選択信号Ｖｓｅｌ２をローレベルＬ２に維持する。また、制御部１２は、書込スイッチＳｗｄをオフ状態に維持し、かつ、測定用スイッチＳｗｍをオン状態からオフ状態に切り替える。そして、制御部１２は、電源信号Ｖａに書込電圧ＷＤＶＳＳを設定する。これによって、制御部１２は、ＥＬパネル１１において測定期間Ｔｄｅｔの設定を終了する。
　以上、第１実施形態によれば、以下に列挙する効果が得られる。
　（１）ＥＬ素子ＯＥＬに電流を流す際に、ハイインピーダンス状態に設定されたデータ線Ｌｄと駆動トランジスタＴ１のソースとが導通して、ＥＬ素子ＯＥＬのアノード電圧に応じた電圧がデータ線Ｌｄに設定される。そして、測定期間Ｔｄｅｔにおいては選択トランジスタＴ３がオン状態からオフ状態に切り替るため、データ線ＬｄとＥＬ素子ＯＥＬのアノードとが電気的に切り離されて、ＥＬ素子ＯＥＬのアノード電圧に応じた電圧がデータ線Ｌｄを通じて測定される。結果として、ＥＬ素子ＯＥＬに電流を流すときのＥＬ素子ＯＥＬのアノード電圧、ひいては、ＥＬ素子ＯＥＬの特性値に関する情報が得られる。
　（２）データ線Ｌｄの電圧を測定処理部１２Ｍが取得する期間も、駆動トランジスタＴ１を通じてＥＬ素子ＯＥＬには電流が流れる。それゆえに、ＥＬ素子ＯＥＬの発光を測定期間の少なくとも一部において継続させることが可能である。
　上記第１実施形態は、以下のように変更して実施することもできる。
　［制御部１２］
　・測定処理部１２Ｍにおいて測定対象Ｖｏｕｔを測定する測定処理部１２Ｍは、測定処理部１２Ｍから割愛されて、ＥＬパネル１１に搭載されてもよい。
　・測定処理部１２Ｍにおいて測定結果を記憶する機能は、測定処理部１２Ｍから割愛されて、測定処理部１２Ｍの測定結果は、制御部１２に接続される外部の出力部に制御部１２から出力され、さらに出力部から出力されてもよい。
　［測定期間］
　・測定用駆動電圧ＶＭは、素子電圧Ｖｅｌを測定するために設定されるものである。そのため、測定期間に先行して設定される今回の発光期間、および、測定期間に、ＥＬ素子ＯＥＬを過度に発光させない観点において、測定用駆動電圧ＶＭと書込電圧ＷＤＶＳＳとの差は小さいことが好ましい。
　・測定期間は、ＥＬ素子ＯＥＬに電流が流れるときのアノード電圧を測定する期間である。それゆえに、測定処理部１２Ｍに測定対象Ｖｏｕｔが取り込まれて以降、さらには、データ線ＬｄとＥＬ素子ＯＥＬのアノードとが電気的に切り離されて以降は、ＥＬ素子ＯＥＬを過度に発光させない観点において、電源信号Ｖａを発光電圧ＥＬＶＤＤから書込電圧ＷＤＶＳＳに切り替えることが好ましい。
　・今回の発光期間Ｔｅｍとそれに続く測定期間Ｔｄｅｔとの両方においてＥＬ素子ＯＥＬが発光する構成において、今回の発光期間Ｔｅｍの有する長さは、データ線Ｌｄの電圧が安定して、ＥＬ素子ＯＥＬのアノード電圧に相当する電圧がデータ線Ｌｄに取り込まれる長さであれば足りる。
　［ＥＬ素子の駆動回路］
　・ＥＬ素子ＯＥＬを駆動する回路は、３つのｎチャンネル型トランジスタと１つの保持容量Ｃｓとを備える３Ｔ１Ｃ型の回路に限らず、例えば、駆動トランジスタ、保持トランジスタ、および、選択トランジスタに加えて、他の機能を有したトランジスタを備える４つ以上のトランジスタから構成される回路であってもよい。
　・駆動トランジスタＴ１、保持トランジスタＴ２、および、選択トランジスタＴ３は、ｎチャンネル型トランジスタに限らず、ｐチャンネル型トランジスタであってもよい。この際に、駆動トランジスタＴ１のソースは、電源線Ｌａに電気的接続し、駆動トランジスタＴ１のドレインは、ノードＮ２に電気的接続される。保持トランジスタＴ２のソースは、駆動トランジスタＴ１のソースに電気的接続され、保持トランジスタＴ２のドレインは、駆動トランジスタＴ１のゲートに電気的接続される。そして、選択トランジスタＴ３のドレインは、データ線Ｌｄに電気的接続され、選択トランジスタＴ３のソースは、駆動トランジスタＴ１のドレインに電気的接続される。
　［ＥＬ装置］
　・ＥＬ素子ＯＥＬの有するＥＬ層は、例えば、正孔輸送と電子輸送とを兼ねる発光層のみから構成されてもよいし、発光層と正孔輸送性発光層と電子輸送層とからなる積層構造であってもよいし、これらの層の間に電荷輸送層が挟まれた積層構造であってもよい。
　・ＥＬ素子ＯＥＬは、有機ＥＬ素子であってもよいし、無機ＥＬ素子であってもよいし、発光ダイオードであってもよい。要するに、ＥＬ素子は、駆動トランジスタのドレイン‐ソース間電流が流れることによって発光する素子であればよい。
　［ＥＬ装置］
　・ＥＬ装置は、例えば、デジタルカメラ、モバイル型のパーソナルコンピュータ、携帯機器などの各種の電子機器の表示部に用いることができる。
　・ＥＬ装置において画素の並ぶ方向は、２次元方向であってもよいし、１次元方向であってもよい。例えば、ＥＬ装置は、複数の画素ＰＸが１次元方向に沿って並ぶ発光素子アレイ基板として感光体ドラムに搭載されて、発光素子アレイ基板から出射された光が感光ドラムに照射されて感光ドラムを露光する露光装置であってもよい。
　［第２実施形態］
　図６から図９を参照して電流駆動装置の一例であるＥＬ装置、および、電流駆動装置の検査方法であるＥＬ装置の検査方法の第２実施形態を説明する。なお、第２実施形態は、第１実施形態におけるＥＬ素子ＯＥＬがＥＬパネル１１においてマトリックス状に配置され、複数のＥＬ素子ＯＥＬの各々を駆動する回路が１つのＥＬ素子ＯＥＬずつ備えられている。それゆえに、第１実施形態にて説明された構成と同様の構成に対しては、第１実施形態における構成と同じ符号を付して、その説明を割愛する。
　［ＥＬ装置２０の構成］
　図６を参照してＥＬ装置２０の構成について説明する。
　図６が示すように、ＥＬパネル２１は、１つの方向である行方向に沿って延びる複数の第１選択線Ｌｓ１と、同じく行方向に沿って延びる複数の第２選択線Ｌｓ２と、同じく行方向に沿って延びる複数の電源線Ｌａと、行方向と直交する方向である列方向に沿って延びる複数のデータ線Ｌｄとを備えている。平面視において、複数の第１選択線Ｌｓ１の各々、および、複数の第２選択線Ｌｓ２の各々と、複数のデータ線Ｌｄの各々との交差する部位の近傍には、要素回路の一例である画素ＰＸが位置している。画素ＰＸは、ｎ行×ｍ列（ｎ、ｍは、任意の正の整数）からなるマトリクス状に位置している。
　複数の第１選択線Ｌｓ１の各々は、接続端子Ｔｍｓ１を介して、設定部を構成する第１選択ドライバ２０Ａに電気的接続し、マトリックス状に位置する複数の画素ＰＸは、１行分の画素ＰＸごとに１つの第１選択線Ｌｓ１に接続している。
　複数の第２選択線Ｌｓ２の各々は、接続端子Ｔｍｓ２を介して、設定部を構成する第２選択ドライバ２０Ｂに電気的接続し、マトリックス状に位置する複数の画素ＰＸは、１行分の画素ＰＸごとに１つの第２選択線Ｌｓ２に接続している。
　複数のデータ線Ｌｄの各々は、接続端子Ｔｍｄを介して、設定部、および、測定部を構成するデータドライバ４０に電気的接続し、マトリックス状に位置する複数の画素ＰＸは、１列分の画素ＰＸごとに１つのデータ線Ｌｄに接続している。
　複数の電源線Ｌａの各々は、接続端子Ｔｍａを介して、設定部を構成する電源ドライバ３０に電気的接続し、マトリックス状に位置する複数の画素ＰＸは、１行分の画素ＰＸごとに１つの電源線Ｌａに接続している。
　第１選択ドライバ２０Ａは、システムコントローラ５０から出力される制御信号ＳＣＯＮ１に基づいて、複数の第１選択線Ｌｓ１の各々に対応するシフト信号を、１行ごとに順次出力するシフトレジスタを備えている。また、第１選択ドライバ２０Ａは、シフト信号の電圧レベルをハイレベルＨ１に変換して、シフト信号に対応する行の第１選択信号Ｖｓｅｌ１にハイレベルＨ１を設定する出力バッファを備えている。第１選択ドライバ２０Ａは、第１選択信号Ｖｓｅｌ１としてハイレベルＨ１の設定されていない行に、第１選択信号Ｖｓｅｌ１としてローレベルＬ１を設定する。
　なお、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０に代わる検査用コントローラが用いられ、検査用コントローラの出力する制御信号に基づいて、第１選択ドライバ２０Ａが上述のように駆動されてもよい。さらに、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０、および、第１選択ドライバ２０Ａに代わる検査用コントローラが用いられ、上述のような第１選択信号Ｖｓｅｌ１が、検査用コントローラから入力されてもよい。
　第２選択ドライバ２０Ｂは、システムコントローラ５０から出力される制御信号ＳＣＯＮ２に基づいて、複数の第２選択線Ｌｓ２の各々に対応するシフト信号を、１行ごとに順次出力するシフトレジスタを備えている。また、第２選択ドライバ２０Ｂは、シフト信号の電圧レベルをハイレベルＨ２に変換して、シフト信号に対応する行の第２選択信号Ｖｓｅｌ２にハイレベルＨ２を設定する出力バッファを備えている。第２選択ドライバ２０Ｂは、第２選択信号Ｖｓｅｌ２としてハイレベルＨ２の設定されていない行に、第２選択信号Ｖｓｅｌ２としてローレベルＬ２を設定する。
　なお、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０に代わる検査用コントローラが用いられ、検査用コントローラの出力する制御信号に基づいて、第２選択ドライバ２０Ｂが上述のように駆動されてもよい。さらに、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０、および、第２選択ドライバ２０Ｂに代わる検査用コントローラが用いられ、上述のような第２選択信号Ｖｓｅｌ２が、検査用コントローラから入力されてもよい。
　データドライバ４０は、システムコントローラ５０から出力される制御信号に基づいて、システムコントローラ５０から出力される画素ＰＸごとの制御階調値Ｄｉｎを１行分ずつ順次取り込むシフトレジスタを備えている。データドライバ４０は、シフトレジスタに取り込まれた１行分の制御階調値Ｄｉｎに対し、複数の制御階調値Ｄｉｎの各々を相互に異なる列に対応付けて保持するデータラッチ部を備えている。データドライバ４０は、データラッチ部に保持された列ごとの制御階調値Ｄｉｎから階調駆動電圧Ｖｄａｔａを生成して、階調駆動電圧Ｖｄａｔａをそれに対応する列のデータ線Ｌｄに出力する出力回路を備えている。
　なお、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０に代わる検査用コントローラが用いられ、検査用コントローラの出力する制御信号に基づいて、データドライバ４０が上述のように駆動されてもよい。さらに、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０、および、データドライバ４０に代わる検査用コントローラが用いられ、上述のような階調駆動電圧Ｖｄａｔａが、検査用コントローラから入力されてもよい。
　電源ドライバ３０は、複数の電源線Ｌａの各々に対応するシフト信号を、１行ごとに順次出力するシフトレジスタを備えている。また、電源ドライバ３０は、シフト信号の電圧レベルを書込電圧ＷＤＶＳＳに変換して、シフト信号に対応する行の電源信号Ｖａに書込電圧ＷＤＶＳＳを設定する出力バッファを備えている。電源ドライバ３０は、電源信号Ｖａとして書込電圧ＷＤＶＳＳの設定されていない行に、電源信号Ｖａとして発光電圧ＥＬＶＤＤを設定する。
　なお、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０に代わる検査用コントローラが用いられ、検査用コントローラの出力する制御信号に基づいて、電源ドライバ３０が上述のように駆動されてもよい。さらに、ＥＬ装置２０の検査の工程においては、例えば、システムコントローラ５０、および、電源ドライバ３０に代わる検査用コントローラが用いられ、上述のような電源信号Ｖａが、検査用コントローラから入力されてもよい。
　システムコントローラ５０は、入力信号ＳＩＧからタイミング成分を抽出して、制御信号ＳＣＯＮ１，ＳＣＯＮ２，ＳＣＯＮ３を生成し、制御信号ＳＣＯＮ１，ＳＣＯＮ２，ＳＣＯＮ３の各々を、第１選択ドライバ２０Ａ、第２選択ドライバ２０Ｂ、および、電源ドライバ３０の中から、それに対応するドライバに出力する。システムコントローラ５０は、入力信号ＳＩＧからタイミング成分を抽出して、データドライバ４０の駆動を制御するための各種の制御信号を生成し、その制御信号をデータドライバ４０に出力する。
　システムコントローラ５０は、データ変換部５０Ａを備え、データ変換部５０Ａは、ＥＬ装置２０の外部から入力信号ＳＩＧを受入れ、入力信号ＳＩＧに含まれる階調成分を入力信号ＳＩＧから抽出する。データ変換部５０Ａは、入力信号ＳＩＧから抽出した階調成分から画素ＰＸごとの階調値を示す制御階調値Ｄｉｎを生成する。システムコントローラ５０は、ＥＬパネル２１の１行分ずつ、制御階調値Ｄｉｎを列の番号順にデータドライバ４０に出力する。
　システムコントローラ５０は、測定処理部５０Ｍを備え、測定処理部５０Ｍは、データドライバ４０からデジタル値である測定データＤｏｕｔを受け取る。測定データＤｏｕｔは、ＥＬ素子ＯＥＬごとの特性値に関する情報であって、ＥＬ素子ＯＥＬが発光するときのＥＬ素子ＯＥＬにおけるアノード電圧を示すデジタル値である。測定処理部５０Ｍは、上述した測定処理部１２Ｍと同様の機能を備え、測定データＤｏｕｔを画素ＰＸごとに記憶する。
　［データドライバ４０］
　図７が示すように、データドライバ４０は、シフトレジスタ４１、データレジスタ４２、データラッチ４３、変換器４４ａ，４４ｂ、バッファ４５ａ，４５ｂ、および、レベルシフタ４６ａ，４６ｂを備えている。
　シフトレジスタ４１、データレジスタ４２、および、データラッチ４３は、低耐圧回路として構成されている。シフトレジスタ４１、データレジスタ４２、および、データラッチ４３には、ロジック電源６０から、論理的にハイレベルのロジック高電圧ＬＶＤＤと、論理的にローレベルのロジック低電圧ＬＶＳＳとが印加されている。
　変換器４４ａ，４４ｂ、および、バッファ４５ａ，４５ｂは、高耐圧回路として構成されている。変換器４４ａ，４４ｂ、および、バッファ４５ａ，４５ｂには、アナログ電源７０から、ハイレベルのアナログ高電圧ＤＶＳＳと、ローレベルのアナログ低電圧ＶＥＥとが印加されている。アナログ高電圧ＤＶＳＳは、書込電圧ＷＤＶＳＳ、および、基準電圧ＥＬＶＳＳとほぼ等しい電圧レベルに設定されている。
　システムコントローラ５０は、制御信号の１つであるデータスタートパルスＳＰｄをデータドライバ４０に入力し、また、制御信号の１つであるデータシフトクロックＣｌｋｄをデータドライバ４０に入力する。シフトレジスタ４１は、データスタートパルスＳＰｄから、ビット長がｎビットであるパラレル信号を生成する。データシフトクロックＣｌｋｄがシフトクロックとして入力されるとき、シフトレジスタ４１は、データシフトクロックＣｌｋｄの周期によってデータスタートパルスＳＰｄを１ビットずつシフトさせる。
　シフトレジスタ４１の生成するｎビットのパラレル信号は、ｎ列のデータ線Ｌｄの中から１つのデータ線Ｌｄを１列ずつ列番号順に選択するための信号である。シフトレジスタ４１は、データ線Ｌｄを選択するためのパラレル信号をデータシフトクロックＣｌｋｄの周期によって生成する。データシフトクロックＣｌｋｄは、１つの第１選択線Ｌｓ１が選択される期間に、１行分の画素ＰＸの全てに制御階調値Ｄｉｎを割り当てるシフトクロックである。
　データレジスタ４２は、ｎ列×ｋ個のレジスタを備え、ｎ列×ｋ個のレジスタは、シフトレジスタ４１の出力するパラレル信号のビットごとのｋ個のレジスタから構成されている。例えば、制御階調値Ｄｉｎにおける最高階調値が２５５であるとき、制御階調値Ｄｉｎは８ビットのデジタル値であって、データレジスタ４２はｎ列×８個のレジスタを備えている。シフトレジスタ４１の出力するパラレル信号は、こうしたｎ列×ｋ個のレジスタから、１列ずつ列番号順にｋ個のレジスタを選択する。データレジスタ４２は、選択されたｋ個のレジスタに制御階調値Ｄｉｎを格納して、格納先となるｋ個のレジスタをデータシフトクロックＣｌｋｄの周期によって１列ずつ列番号順にシフトさせる。
　システムコントローラ５０は、制御信号の１つであるデータドライバ４０にラッチパルスＬＰを入力する。データラッチ４３は、データレジスタ４２の備えるｋ個のレジスタごとに１つずつデータラッチ４３を備え、システムコントローラ５０は、ｎ列のデータラッチ４３の各々に対して共通するラッチパルスＬＰを入力する。
　ｊ列目（１≦ｊ≦ｎ）のデータラッチ４３の入力端は、書込期間、および、発光期間において、ｊ列目のレジスタに接続される。ｊ列目のデータラッチ４３は、ｊ列目のレジスタに格納された制御階調値Ｄｉｎを保持し、その保持をラッチパルスＬＰに同期させる。ｊ列目のデータラッチ４３は、ｊ列目のデータラッチ４３に保持される制御階調値Ｄｉｎを変換器４４ａへ出力する。すなわち、データラッチ４３は、データレジスタ４２に格納された１行分の制御階調値Ｄｉｎを、ラッチパルスＬＰごとに保持し、保持された１行分の制御階調値Ｄｉｎを変換器４４ａへ一斉に出力する。
　データラッチ４３は、ｊ列目のデータラッチ４３の入力端に接続されたｊ列の入力スイッチＳｗ１と、ｊ列目のデータラッチ４３の出力端に接続されたｊ列の出力スイッチＳｗ２とを備えている。また、データラッチ４３は、１列目の出力スイッチＳｗ２とシステムコントローラ５０とに接続された転送スイッチＳｗ３とを備えている。
　入力スイッチＳｗ１は、システムコントローラ５０からの制御信号Ｓ１によって駆動されて、ｐ列目（１≦ｐ≦ｎ－１）のデータラッチ４３の入力端を、データレジスタ４２におけるｐ列目のレジスタ、ｐ列目の変換器４４ｂ、および、ｐ＋１列目のデータラッチ４３の出力端の中のいずれか１つに接続する。ｐ＋１列目の入力スイッチＳｗ１は、システムコントローラ５０からの制御信号Ｓ１によって駆動されて、ｐ＋１列目のデータラッチ４３の入力端を、データレジスタ４２におけるｐ＋１列目のレジスタ、ｐ＋１列目の変換器４４ｂ、および、ロジック電源６０の出力端の中のいずれか１つに接続する。
　データラッチ４３の入力端とデータレジスタ４２とが接続されるとき、データラッチ４３は、データレジスタ４２に格納された制御階調値ＤｉｎをラッチパルスＬＰごとに保持する。データラッチ４３の入力端と変換器４４ｂとが接続されるとき、データラッチ４３は、変換器４４ｂから出力されるデータを測定データＤｏｕｔとしてラッチパルスＬＰごとに保持する。ｐ列目のデータラッチ４３の入力端とｐ＋１列目のデータラッチ４３の出力端とが接続されるとき、ｐ列目のデータラッチ４３は、ｐ＋１列目のデータラッチ４３が保持する測定データＤｏｕｔをラッチパルスＬＰごとに保持する。なお、この際に、最後列であるｎ列目のデータラッチ４３は、ロジック電源６０に接続されて、ｎ列目のデータラッチ４３は、ロジック低電圧ＬＶＳＳに相当するデジタル値を測定データＤｏｕｔとして保持し続ける。
　出力スイッチＳｗ２は、システムコントローラ５０からの制御信号Ｓ２によって駆動されて、ｐ＋１列目のデータラッチ４３の出力端を、ｐ＋１列目の変換器４４ａ、または、ｐ列目のデータラッチ４３の入力端に接続する。
　データラッチ４３の出力端と変換器４４ａとが接続されるとき、データラッチ４３に保持された制御階調値Ｄｉｎは、ラッチパルスＬＰごとに変換器４４ａに入力される。ｐ＋１列目のデータラッチ４３の出力端とｐ列目のデータラッチ４３の入力端とが接続されるとき、ｐ＋１列目のデータラッチ４３の保持する測定データＤｏｕｔは、ラッチパルスＬＰごとにｐ列目のデータラッチ４３に保持される。
　転送スイッチＳｗ３は、システムコントローラ５０からの制御信号Ｓ３によって駆動されて、１列目のデータラッチ４３とシステムコントローラ５０との導通を制御する。１列目のデータラッチ４３とシステムコントローラ５０とが転送スイッチＳｗ３によって接続されるとき、１列目のデータラッチ４３に保持されたデータはシステムコントローラ５０へ出力される。
　ｎ列の変換器４４ａの各々は、変換器４４ａに入力されるデジタル値に対して、変換器４４ａの出力するアナログ値が線形性を有するリニア電圧デジタル‐アナログ変換器である。ｊ列目の変換器４４ａは、ｊ列目のデータラッチ４３に保持された制御階調値Ｄｉｎをアナログ電圧に変換する。ｎ列の変換器４４ａの各々は、変換後のアナログ電圧を、アナログ電源７０から印加されるアナログ高電圧ＤＶＳＳとアナログ低電圧ＶＥＥとの間の電圧に設定する。
　ｎ列の変換器４４ｂの各々は、変換器４４ｂに入力されるアナログ値に対して、変換器４４ｂの出力するデジタル値が線形性を有するリニア電圧アナログ‐デジタル変換器である。変換器４４ｂから出力されるデジタル値のビット長と、変換器４４ａに入力されるデジタル値のビット長とは、相互に等しく、例えば、８ビットに設定されている。ｊ列目の変換器４４ｂは、ｊ列目のバッファ４５ｂから出力されるアナログ電圧をデジタル値である測定データＤｏｕｔに変換する。ｐ＋１列の変換器４４ｂは、変換後のデジタル値である測定データＤｏｕｔを、ｐ列目のデータラッチ４３に出力する。
　レベルシフタ４６ａは、低耐圧回路からの信号を高耐圧回路に合わせて調整する電圧調整回路であり、レベルシフタ４６ｂは、高耐圧回路からの信号を低耐圧回路に合わせて調整する電圧調整回路である。ｊ列目のバッファ４５ａは、ｊ列目のデータ線Ｌｄに駆動電圧ＶＤを設定し、ｊ列目のバッファ４５ｂは、ｊ列目のデータ線Ｌｄの電圧をアナログ信号として取り込む。
　ｎ列の書込スイッチＳｗｄの各々は、システムコントローラ５０からの制御信号Ｓ４によって一斉に駆動されて、ｊ列目のバッファ４５ａの出力端と、ｊ列目のデータ線Ｌｄとの導通を制御する。ｎ列の書込スイッチＳｗｄの各々が、バッファ４５ａの出力端とデータ線Ｌｄとを一斉に接続するとき、制御階調値Ｄｉｎに相当する駆動電圧ＶＤが、ｎ列のデータ線Ｌｄの各々に一斉に設定される。
　ｎ列の測定用スイッチＳｗｍの各々は、システムコントローラ５０からの制御信号Ｓ５によって一斉に駆動されて、ｊ列目のバッファ４５ｂの入力端と、ｊ列目のデータ線Ｌｄとの導通を制御する。ｎ列の測定用スイッチＳｗｍの各々が、バッファ４５ｂの入力端とデータ線Ｌｄとを一斉に接続するとき、ｎ列のデータ線Ｌｄの各々における電圧レベルは、それに接続されたバッファ４５ｂに一斉に取り込まれる。
　ｎ列の測定設定スイッチＳｗｓの各々は、システムコントローラ５０からの制御信号Ｓ６によって一斉に駆動されて、アナログ電源７０における測定用駆動電圧ＶＭの入力端とデータ線Ｌｄとの導通を制御する。ｎ列の測定設定スイッチＳｗｓの各々が、アナログ電源７０とｎ列のデータ線Ｌｄとを一斉に接続するとき、ｎ列のデータ線Ｌｄの各々の電圧は測定用駆動電圧ＶＭに一斉に設定される。
　測定期間以外の期間に先駈けて設定される書込期間において、シフトレジスタ４１、データレジスタ４２、データラッチ４３、変換器４４ａ、バッファ４５ａ、および、レベルシフタ４６ａは、制御階調値Ｄｉｎに基づく駆動電圧ＶＤをデータ線Ｌｄごとに生成する。そして、データドライバ４０は、バッファ４５ａの出力端とデータ線Ｌｄとを導通させて、ｎ列のデータ線Ｌｄの各々に対して駆動電圧ＶＤを一斉に印加する。一方で、測定期間に先駆けて設定される書込期間では、データドライバ４０は、システムコントローラ５０から入力される制御信号に基づき、アナログ電源７０における測定用駆動電圧ＶＭの入力端とデータ線Ｌｄとを導通させて、ｎ列のデータ線Ｌｄの各々に対して一斉に測定用駆動電圧ＶＭを印加する。
　測定期間において、データドライバ４０は、システムコントローラ５０から入力される制御信号に基づき、データ線Ｌｄの電圧をデータ線Ｌｄごとに取り込んで測定データＤｏｕｔを生成する。
　例えば、測定期間において、まず、ｊ列目のデータラッチ４３の入力端がｊ列目の変換器４４ｂに接続される。そして、ｊ列目のデータラッチ４３は、そのｊ列目の変換器４４ｂからの出力を測定データＤｏｕｔとしてラッチパルスＬＰごとに保持する。次いで、ｐ列目のデータラッチ４３の入力端は、ｐ＋１列目のデータラッチ４３の出力端に接続される。そして、ｐ列目のデータラッチ４３の各々は、ｐ＋１列目の測定データＤｏｕｔをラッチパルスＬＰごとに保持する。１列目のデータラッチ４３の出力端はシステムコントローラ５０に接続されて、１列目のデータラッチ４３に保持される測定データＤｏｕｔは、システムコントローラ５０へ出力される。そして、１列目のデータラッチ４３は、データラッチ４３に保持されるデータを２列目のデータラッチ４３から１列ずつ列番号順に保持し、保持されたデータを列番号順にシステムコントローラ５０へ出力する。
　［ＥＬ装置１０の動作］
　図８から１０を参照してＥＬ装置１０の動作の一例を説明する。１つのデータ線Ｌｄに接続された複数の画素から要素回路行の一例である１つの画素行が構成され、図８は、１つの画素行ごとに設定される書込期間での各制御信号の推移を示すタイミングチャートであって、駆動電圧ＶＤとして階調駆動電圧Ｖｄａｔａが設定されるときの各制御信号の推移を示すタイミングチャートである。図９は、１つの画素行ごとに設定される書込期間での各制御信号の推移を示すタイミングチャートであって、駆動電圧ＶＤとして測定用駆動電圧ＶＭが設定されるときの各制御信号の推移を示すタイミングチャートである。図１０は、画素行ごとに設定される書込期間、発光期間、および、測定期間の推移を示すタイミングチャートである。
　［書込期間Ｔｗｒｔ］
　図８が示すように、システムコントローラ５０から第１選択ドライバ２０Ａ、第２選択ドライバ２０Ｂ、電源ドライバ３０、および、データドライバ４０の各々にスタートパルスＳＰが入力されて書込期間Ｔｗｒｔの設定が開始される。
　書込期間Ｔｗｒｔにおいて、測定用スイッチＳｗｍ、および、転送スイッチＳｗ３は、オフ状態を設定され続ける。また、出力スイッチＳｗ２は、ｊ列目のデータラッチ４３と、ｊ列目の変換器４４ａとを接続するＤＡＣ接続の状態を設定され続け、入力スイッチＳｗ１は、ｊ列目のデータラッチ４３とｊ列目のデータレジスタ４２とを接続するＤＲ接続の状態を設定され続ける。
　タイミングｔ１において、書込スイッチＳｗｄがオン状態に切り替えられて、シフトレジスタ４１、データレジスタ４２、データラッチ４３、変換器４４ａ、バッファ４５ａ、および、データ線Ｌｄが直列に接続される。次いで、システムコントローラ５０からデータスタートパルスＳＰｄがデータドライバ４０に入力されることによって、シフト信号がシフトレジスタ４１からデータレジスタ４２に入力されて、１行目の制御階調値Ｄｉｎがシステムコントローラ５０からデータレジスタ４２へ取り込まれる。
　タイミングｔ２では、１行目の第１選択線Ｌｓ１にハイレベルＨ１が設定され、また、１行目の第２選択線Ｌｓ２にハイレベルＨ２が設定され、さらに、１行目の電源線Ｌａに書込電圧ＷＤＶＳＳが設定されて、１行目の選択トランジスタＴ３と１行目の保持トランジスタＴ２とがオン状態に設定される。
　この際に、システムコントローラ５０からラッチパルスＬＰがデータドライバ４０に入力されることによって、ｎ列のデータラッチ４３に１行目の制御階調値Ｄｉｎが一斉に保持される。ｎ列のデータラッチ４３に保持された１行目の制御階調値Ｄｉｎは、ｎ列のレベルシフタ４６ａとｎ列の変換器４４ａとを通じてアナログ値に変換されて、ｎ列の駆動電圧ＶＤとしてデータ線Ｌｄに設定される。そして、１行目の駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、書込電圧ＷＤＶＳＳと駆動電圧ＶＤとの差に応じたレベルとして保持容量Ｃｓに保持される。これによって、１行目の各画素ＰＸにおける書込期間Ｔｗｒｔが終了する。
　なお、この間に、システムコントローラ５０からデータスタートパルスＳＰｄが再びデータドライバ４０へ出力されて、シフト信号がシフトレジスタ４１からデータレジスタ４２に入力される。これによって、２行目の制御階調値Ｄｉｎがシステムコントローラ５０からデータレジスタ４２へ取り込まれる。
　タイミングｔ３において、１行目の第１選択線Ｌｓ１にローレベルＬ１が設定され、また、１行目の第２選択線Ｌｓ２にローレベルＬ２が設定され、さらに、１行目の電源線Ｌａに発光電圧ＥＬＶＤＤが設定されて、１行目の選択トランジスタＴ３と１行目の保持トランジスタＴ２とがオフ状態に設定される。そして、１行目の駆動トランジスタＴ１は、１行目の保持容量Ｃｓに保持された電圧に応じたドレイン‐ソース間電流Ｉｄｓを、ＥＬ素子ＯＥＬに流す。これによって、１行目の画素ＰＸにおける発光期間Ｔｅｍが設定される。
　なお、この際に、２行目の第１選択線Ｌｓ１にハイレベルＨ２が設定され、また、２行目の第２選択線Ｌｓ２にハイレベルＨ２が設定され、さらに、２行目の電源線Ｌａに書込電圧ＷＤＶＳＳが設定されて、２行目の選択トランジスタＴ３と２行目の保持トランジスタＴ２とがオン状態に設定される。また、システムコントローラ５０からラッチパルスＬＰが再びデータドライバ４０へ出力されることによって、ｎ列のデータラッチ４３に２行目の制御階調値Ｄｉｎが保持される。ｎ列のデータラッチ４３に保持された２行目の制御階調値Ｄｉｎは、レベルシフタ４６ａと変換器４４ａとを通じてアナログ値に変換されて、変換後のアナログ値がｎ列の駆動電圧ＶＤとしてデータ線Ｌｄに設定される。そして、２行目の駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、書込電圧ＷＤＶＳＳと駆動電圧ＶＤとの差に応じた電圧として保持容量Ｃｓに保持される。
　以降、書込期間Ｔｗｒｔと発光期間Ｔｅｍとが１行ずつ行番号順に設定されて、これらの期間が１行目からｎ行目まで行われる。これによって、１つのフレームとして画像が表示される。そして、タイミングｔ４において、システムコントローラ５０からスタートパルスＳＰが出力されて、１行目の第２選択線Ｌｓ２にハイレベルＨ２が設定され、ＥＬ素子ＯＥＬが発光する状態において１行目の選択トランジスタＴ３がオン状態に設定される。これによって、１行目のＥＬ素子ＯＥＬのアノード電圧がデータ線Ｌｄに取り込まれる。
　［書込期間Ｔｗｒｔ］
　図９が示すように、システムコントローラ５０から第１選択ドライバ２０Ａ、第２選択ドライバ２０Ｂ、電源ドライバ３０、および、データドライバ４０の各々にスタートパルスＳＰが入力されて今回の書込期間Ｔｗｒｔの設定が開始される。
　書込期間Ｔｗｒｔにおいて、書込スイッチＳｗｄ、測定用スイッチＳｗｍ、および、転送スイッチＳｗ３は、オフ状態を設定され続ける。また、出力スイッチＳｗ２は、ｊ列目のデータラッチ４３と、ｊ列目の変換器４４ａとを接続するＤＡＣ接続の状態を設定され続け、入力スイッチＳｗ１は、ｊ列目のデータラッチ４３とｊ列目のデータレジスタ４２とを接続するＤＲ接続の状態を設定され続ける。
　タイミングｔ１において、測定設定スイッチＳｗｓがオン状態に切り替えられて、データ線Ｌｄがアナログ電源７０に接続される。タイミングｔ２では、１行目の第１選択線Ｌｓ１にハイレベルＨ１が設定され、また、１行目の第２選択線Ｌｓ２にハイレベルＨ２が設定され、さらに、１行目の電源線Ｌａに書込電圧ＷＤＶＳＳが設定されて、１行目の選択トランジスタＴ３と１行目の保持トランジスタＴ２とがオン状態に設定される。そして、１行目の駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、書込電圧ＷＤＶＳＳと測定用駆動電圧ＶＭとの差に応じた電圧として保持容量Ｃｓに保持される。これによって、１行目の各画素ＰＸにおける書込期間Ｔｗｒｔが終了する。
　タイミングｔ３では、１行目の第１選択線Ｌｓ１にローレベルＬ１が設定され、また、１行目の第２選択線Ｌｓ２にローレベルＬ２が設定され、さらに、１行目の電源線Ｌａに発光電圧ＥＬＶＤＤが設定されて、１行目の選択トランジスタＴ３と１行目の保持トランジスタＴ２とがオフ状態に設定される。そして、１行目の駆動トランジスタＴ１は、１行目の保持容量Ｃｓに保持された電圧に応じたドレイン‐ソース間電流Ｉｄｓを、ＥＬ素子ＯＥＬに流す。これによって、１行目の画素ＰＸにおける発光期間Ｔｅｍが設定される。
　なお、この際に、２行目の第１選択線Ｌｓ１にハイレベルＨ２が設定され、また、２行目の第２選択線Ｌｓ２にハイレベルＨ２が設定され、さらに、２行目の電源線Ｌａに書込電圧ＷＤＶＳＳが設定されて、２行目の選択トランジスタＴ３と２行目の保持トランジスタＴ２とがオン状態に設定される。そして、２行目の駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓは、書込電圧ＷＤＶＳＳと測定用駆動電圧ＶＭとの差に応じた電圧として保持容量Ｃｓに保持される。
　以降、書込期間Ｔｗｒｔと発光期間Ｔｅｍとが１行ずつ行番号順に設定されて、これらの期間が１行目からｎ行目まで行われる。これによって、１つのフレームとして画像が表示される。そして、タイミングｔ４において、システムコントローラ５０からスタートパルスＳＰが出力されて、１行目の第２選択線Ｌｓ２にハイレベルＨ２が設定され、ＥＬ素子ＯＥＬが発光する状態において１行目の選択トランジスタＴ３がオン状態に設定される。これによって、１行目のＥＬ素子ＯＥＬのアノード電圧がデータ線Ｌｄに取り込まれる。
　［発光期間Ｔｅｍ、および、測定期間Ｔｄｅｔ］
　図１０が示すように、今回の発光期間Ｔｅｍにおけるタイミングｔ４において、１行目の第２選択線Ｌｓ２にハイレベルＨ２が設定され、１行目のＥＬ素子ＯＥＬのアノード電圧がデータ線Ｌｄに取り込まれる。
　タイミングｔ５において、システムコントローラ５０からスタートパルスＳＰが出力されて、１行目の第２選択線Ｌｓ２にローレベルＬ２が設定され、かつ、測定用スイッチＳｗｍがオフ状態からオン状態に切り替えられる。また、入力スイッチＳｗ１は、変換器４４ｂに接続されたＡＤＣ接続に設定され、出力スイッチＳｗ２は、データラッチ４３に接続されるＬＴ直列接続に設定される。これによって、今回の発光期間Ｔｅｍの設定に続いて測定期間の設定が開始されて、複数のデータ線Ｌｄの各々に取り込まれたアノード電圧はデジタル値に変換される。
　タイミングｔ６において、転送スイッチＳｗ３がオフ状態からオン状態に設定され、入力スイッチＳｗ１は、データラッチ４３に接続されたＬＴ直列接続に設定される。そして、１列目のデータラッチ４３に保持される１行１列目の測定データＤｏｕｔは、システムコントローラ５０へ出力される。また、１列目のデータラッチ４３は、データラッチ４３に保持されるデータを２列目のデータラッチ４３から１列ずつ列番号順に保持し、保持されたデータを列番号順にシステムコントローラ５０へ出力する。これによって、システムコントローラ５０は、１行目の画素行を構成する複数の画素ＰＸの各々に対して、アノード電圧の測定結果である測定データＤｏｕｔを取得する。
　タイミングｔ７において、システムコントローラ５０からスタートパルスＳＰが出力されて書込期間Ｔｗｒｔの設定が再び開始される。そして、書込期間Ｔｗｒｔと発光期間Ｔｅｍとが１行ずつ行番号順に設定されて、これらの期間が１行目からｎ行目まで行われる。そして、１行目からｎ行目までの各々に発光期間Ｔｅｍが設定されるごとに、測定期間Ｔｄｅｔの設定される画素行の行番号が２行目から順に増やされる。
　なお、ＥＬ装置２０の検査の工程において、接続端子Ｔｍｄに検査用のプローバが接続されるとき、タイミングｔ５以降においては、測定用スイッチＳｗｍがオフ状態に設定され続け、複数のデータ線Ｌｄの各々に取り込まれたアノード電圧は、検査用のプローバに取り込まれる。
　以上、第２実施形態によれば、以下に列挙する効果が得られる。
　（１）ＥＬ素子ＯＥＬの特性値に関する情報を得るための設定が、第１選択線Ｌｓ１、および、第２選択線Ｌｓ２を通じて一度に行われる。それゆえに、ＥＬ素子ＯＥＬの特性値に関する情報を得るための設定に要する時間を短くすることが可能でもある。
　（２）ＥＬ素子ＯＥＬの特性値に関する情報の取得に際し、複数の画素行の各々に対しては、共通するデータ線Ｌｄが用いられる。結果として、複数の画素ＰＸの各々における上述した情報の取得に要する構成の簡素化が図られる。
　上記第２実施形態は、以下のように変更して実施することもできる。
　・複数の画素行に対する書込期間Ｔｗｒｔの設定や、複数の画素行に対する発光期間Ｔｅｍの設定と同じく、測定期間Ｔｄｅｔは、複数の画素行に対して１つの画素行ずつ連続的に設定されてもよい。ＥＬ素子ＯＥＬのおかれる環境の温度は、測定期間Ｔｄｅｔが設定されるごとに異なることが少なくない。この点で、複数の画素行に対して１つの画素行ずつ連続的に測定期間Ｔｄｅｔが設定される構成であれば、１つの画素行に対する測定期間Ｔｄｅｔと、他の画素行に対する測定期間Ｔｄｅｔとの環境の差を抑えられる。特に、ＥＬ装置の表示する画像において画像内の輝度のむらや色のむらを抑えるうえでは、複数の画素行に対する測定期間Ｔｄｅｔがほぼまとめて設定されるこうした設定が好ましい。
　なお、複数の画素行に対する測定期間Ｔｄｅｔがほぼまとめて設定され、かつ、駆動電圧ＶＤとして測定用駆動電圧ＶＭが用いられるとき、単色画像などのように測定に特化した画像が視認されやすくなる。一方で、ＥＬ装置の始動時やＥＬ装置の出荷時には、入力信号ＳＩＧの示す画像とは異なる画像の表示が許容されやすい。それゆえに、上述した機会における測定であれば、測定期間の設定に特化した画像の表示も許容されやすい。
　・データドライバ４０の有する測定部としての機能は、例えば、システムコントローラ５０からデータドライバ４０に入力されるクロックをカウントするアップカウンタと、アップカウンタのカウント値とデータ線Ｌｄの電圧との逐次比較によってアノード電圧をデジタル値に変換する変換器とに具体化されてもよい。
　上記第１実施形態およびその変形例、さらには、第２実施形態およびその変形例は、以下のように変更して実施することもできる。
　・駆動トランジスタＴ１の電流路を通じて電流が流れる電流駆動素子は、発光素子に限らず、照度センサー、温度センサー、濃度センサー等のように、外部の影響に応じてセンサーに流れる電流値を変える各種のセンサー素子であってもよい。
　・駆動トランジスタＴ１を含む要素回路は、駆動トランジスタＴ１、保持トランジスタＴ２、選択トランジスタＴ３、保持容量Ｃｓ、および、センサー素子から構成されるセンサー回路であってもよい。そして、電流駆動装置は、ＥＬパネル１１における画素をセンサー回路に変えたセンサー機器と、上述した制御部１２とを含むセンサー装置であってもよい。以下に、センサー装置の一例を説明する。
　図１１が示すように、センサー機器８０は、電流駆動素子の一例としてフォトダイオードを含む照度センサーＰＤＳを備えている。照度センサーＰＤＳは、ノードＮ２に接続されるアノードと、基準電圧ＳＶＳＳに接続されるカソードとを備えている。照度センサーＰＤＳは、照度センサーＰＤＳの外部から、照度センサーＰＤＳの備える検知窓に光が入射するように構成されている。照度センサーＰＤＳは、検知窓に入射した光の強度が高いほど、照度センサーＰＤＳに流れる電流が大きく、反対に、検知窓に入射した光の強度が低いほど、照度センサーＰＤＳに流れる電流が小さいように構成されている。
　図１２を参照してセンサー機器８０に設定される書込期間を説明する。なお、センサー機器８０の有する期間のなかで書込期間とは、駆動電圧ＶＤがデータ線Ｌｄに設定されて、駆動電圧ＶＤに応じた電圧が保持容量Ｃｓに書き込まれる期間である。駆動電圧ＶＤは、少なくとも測定対象Ｖｏｕｔを得るために設定される測定用駆動電圧ＶＭである。
　図１２が示すように、センサー装置に設定される書込期間において、制御部１２は、ＥＬパネル１１と同じく、測定用スイッチＳｗｍをオフ状態に設定し、かつ、書込スイッチＳｗｄをオン状態に設定する。また、制御部１２は、第１選択信号Ｖｓｅｌ１にハイレベルＨ１を設定し、かつ、第２選択信号Ｖｓｅｌ２にハイレベルＨ２を設定する。これによって、保持トランジスタＴ２、および、選択トランジスタＴ３の各々はオン状態に設定される。そして、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のドレインとが、保持トランジスタＴ２の電流路を通じてダイオード接続される。また、駆動トランジスタＴ１のソースとデータ線Ｌｄとが、選択トランジスタＴ３の電流路を通じて電気的接続される。
　制御部１２は、照度センサーＰＤＳには電流が流れず、かつ、駆動トランジスタＴ１の電流路には電流が流れるように、例えば、基準電圧ＳＶＳＳと等しい書込電圧ＷＤＶＳＳを電源信号Ｖａに設定し、かつ、照度センサーＰＤＳに対しては逆方向のバイアスとなる駆動電圧ＶＤをデータ線Ｌｄに設定する。これによって、駆動トランジスタＴ１のソースの電圧レベル、すなわち、ノードＮ２の電圧レベルが０Ｖに設定され、駆動トランジスタＴ１のゲートの電圧レベルが、駆動トランジスタＴ１のドレインの電圧レベルと等しく設定される。そして、駆動トランジスタＴ１のゲート‐ソース間電圧Ｖｇｓとして、書込電圧ＷＤＶＳＳと駆動電圧ＶＤとの差に応じた電圧が保持容量Ｃｓに書き込まれる。
　図１３が示すように、センサー装置における駆動期間において、制御部１２は、センサー機器８０の駆動を制御して、ＥＬパネル１１と同じく、測定用スイッチＳｗｍをオフ状態に設定し、かつ、書込スイッチＳｗｄをオフ状態に設定する。これによって、データ線Ｌｄは、ハイインピーダンス状態に設定される。
　制御部１２は、第１選択信号Ｖｓｅｌ１にローレベルＬ１を設定し、かつ、第２選択信号Ｖｓｅｌ２にハイレベルＨ２を設定する。これによって、保持トランジスタＴ２はオフ状態に設定され、選択トランジスタＴ３はオン状態に設定される。そして、駆動トランジスタＴ１のゲートと、駆動トランジスタＴ１のドレインとが、電気的に切り離されて、駆動トランジスタＴ１のダイオード接続が解除される。一方で、駆動トランジスタＴ１のソースとデータ線Ｌｄとは、選択トランジスタＴ３の電流路を通じて電気的接続される。
　制御部１２は、駆動トランジスタＴ１が飽和領域において駆動して、照度センサーＰＤＳにおいて電流が流れるように、照度センサーＰＤＳに対しては順方向のバイアスである電源電圧ＳＶＤＤを電源信号Ｖａに設定する。これによって、駆動トランジスタＴ１のドレインの電圧レベル、すなわち、ノードＮ３の電圧レベルは、駆動トランジスタＴ１のソースの電圧レベルよりも高く設定される。そして、保持容量Ｃｓに保持されたゲート‐ソース間電圧Ｖｇｓに応じたドレイン‐ソース間電流Ｉｄｓが、駆動トランジスタＴ１の電流路であるドレイン‐ソース間、および、照度センサー８０に電流が流れ始める。
　こうしたドレイン‐ソース間電流Ｉｄｓの供給に伴い、駆動トランジスタＴ１のソースにおける電圧レベル、すなわち、照度センサーＰＤＳのアノードであるノードＮ２の電圧レベルは、基準電圧ＳＶＳＳよりもセンサー電圧Ｖｐｄだけ高く設定される。センサー電圧Ｖｐｄは、照度センサーＰＤＳのカソードと照度センサーＰＤＳのアノードとの間の電圧であって、照度センサーＰＤＳに電流を流すときに、実際に照度センサーＰＤＳに印加されている電圧である。そして、選択トランジスタＴ３がオン状態に設定されているため、また、データ線Ｌｄがハイインピーダンス状態に設定されているため、データ線Ｌｄの電圧レベルもまた、ノードＮ２の電圧レベルとほぼ同じく、基準電圧ＥＬＶＳＳよりもセンサー電圧Ｖｐｄだけ高く設定される。
　センサー装置においては、書込期間に続く駆動期間が設定された後に測定期間が設定される。例えば、センサー装置の出荷の検査に際しては、１回目の駆動期間の後に測定期間が設定される。また、例えば、センサー装置の稼働に際しては、書込期間と駆動期間とが所定の回数だけ交互に繰り返される間に、今回の駆動期間と次回の書込期間との間に測定期間が設定される。なお、測定期間の設定される回数は、１つの照度センサーＰＤＳに対して複数であってもよいし、１つの照度センサーＰＤＳに対して１回のみであってもよい。
　センサー装置の有する期間のなかで測定期間とは、データ線Ｌｄと測定処理部１２Ｍとが接続されて、照度センサーＰＤＳのアノード電圧がデータ線Ｌｄを通じて測定対象Ｖｏｕｔとして測定される期間である。
　図１４が示すように、センサー装置における測定期間において、制御部１２は、センサー機器８０の駆動を制御して、測定用スイッチＳｗｍをオン状態に設定し、かつ、書込スイッチＳｗｄをオフ状態に設定する。これによって、データ線Ｌｄと測定処理部１２Ｍとが接続される。
　制御部１２は、第１選択信号Ｖｓｅｌ１にローレベルＬ１を設定し続け、かつ、第２選択信号Ｖｓｅｌ２をハイレベルＨ２からローレベルＬ２に切り替える。これによって、保持トランジスタＴ２はオフ状態に設定され続け、選択トランジスタＴ３はオン状態からオフ状態に切り替わる。そして、駆動トランジスタＴ１のソースとデータ線Ｌｄとが電気的に切り離されて、駆動期間において照度センサー８０に電流が流れているときのアノード電圧は、データ線Ｌｄの電圧である測定対象Ｖｏｕｔとして測定処理部１２Ｍに取り込まれる。
　ここで、照度センサーＰＤＳが抵抗Ｒｐｄを有し、照度センサーＰＤＳに駆動電流Ｉｐｄが流れるとき、センサー電圧Ｖｐｄは、Ｖｐｄ＝Ｉｐｄ×Ｒｐｄによって得られる。上述したように、照度センサーＰＤＳの有する抵抗Ｒｐｄは、照度センサーＰＤＳに入射する光の強度に応じて変わるものである。それゆえに、照度センサーＰＤＳの検出する光の強度は、センサー電圧Ｖｐｄの大きさとして検出される。そして、センサー電圧Ｖｐｄの測定結果からは、照度センサーＰＤＳの検出した光の強度に応じた照度センサーＰＤＳの特性値に関する情報を得られる。
　例えば、測定用駆動電圧ＶＭがデータ線Ｌｄに設定されることによって得られるべきアノード電圧は、光の強度ごとに予め推定される。そして、アノード電圧の推定値とセンサー電圧Ｖｐｄの測定結果との比較から、現在の照度センサーＰＤＳの有する特性、ひいては、照度センサーＰＤＳの検出する光の強度が把握される。なお、制御部１２は、上述した測定期間において、例えば、電源電圧ＳＶＤＤを電源信号Ｖａに設定し続けてもよいし、基準電圧ＳＶＳＳを電源信号Ｖａに設定し続けてもよい。
　ＯＥＬ…ＥＬ素子、Ｔ１…駆動トランジスタ、Ｔ２…保持トランジスタ、Ｔ３…選択トランジスタ、Ｃｓ…保持容量、Ｌａ…電源線、Ｌｄ…データ線、Ｌｓ１…第１選択線、Ｌｓ２…第２選択線、ＰＸ…画素、Ｓｗｍ…測定用スイッチ、Ｔｅｍ…発光期間、Ｔｄｅｔ…測定期間、１０，２０…ＥＬ装置、１１，２１…ＥＬパネル、１２…制御部、１２Ｍ１…測定部、１２Ｍ２…記憶部、２０Ａ…第１選択ドライバ、２０Ｂ…第２選択ドライバ、３０…電源ドライバ、４０…データドライバ、５０…システムコントローラ。

Claims (7)

  1. 　電流駆動素子と、
    　データ線と、
    　電源線と、
    　ゲート、前記電源線に接続された第１端子、前記電流駆動素子に接続された第２端子、および、前記第１端子と前記第２端子とを接続する電流路を備える駆動トランジスタと、
    　前記第１端子と前記ゲートとを接続するオン状態と、前記第１端子と前記ゲートとを切り離すオフ状態とを有する保持トランジスタと、
    　前記第２端子と前記データ線とを接続するオン状態と、前記第２端子と前記データ線とを切り離すオフ状態とを有する選択トランジスタと、
    　前記ゲートと前記第２端子とに接続された保持容量と、
    　前記データ線の電圧を測定する測定部と、
    　前記保持容量に電圧を保持させた後に駆動期間と測定期間とを順に設定する設定部と、
    　を備え、
    　前記設定部は、
    　前記駆動期間において、前記保持トランジスタに対するオフ状態の設定、前記選択トランジスタに対するオン状態の設定、前記データ線に対するハイインピーダンス状態の設定、および、前記電流駆動素子に対して順方向のバイアスになる電源電圧の前記電源線に対する設定によって、前記保持容量の保持する電圧に応じた電流を前記駆動トランジスタの前記電流路を通じて前記電流駆動素子に流し、
    　前記測定期間において、前記選択トランジスタをオン状態からオフ状態に切り替えて前記データ線の電圧を前記測定部に測定させる
    　電流駆動装置。
  2. 　前記測定部と前記データ線とを接続するオン状態と、前記測定部と前記データ線とを切り離すオフ状態とを有する測定用スイッチをさらに備え、
    　前記設定部は、
    　前記測定期間において前記測定用スイッチがオン状態であるときに前記電源電圧を前記電源線に設定し続ける
    　請求項１に記載の電流駆動装置。
  3. 　複数の前記データ線と、
    　複数の要素回路を含む要素回路行であって、複数の前記要素回路の各々が、前記駆動トランジスタ、前記保持トランジスタ、前記選択トランジスタ、前記保持容量、および、前記電流駆動素子を含み、複数の前記要素回路における前記選択トランジスタが相互に異なる前記データ線に接続される、前記要素回路行と、
    　複数の前記要素回路における前記保持トランジスタのゲートが並列に接続された第１選択線と、
    　複数の前記要素回路における前記選択トランジスタのゲートが並列に接続された第２選択線と、をさらに備え、
    　前記設定部は、
    　前記駆動期間において、前記第１選択線を通じて複数の前記保持トランジスタに対してオフ状態を設定し、かつ、前記第２選択線を通じて複数の前記選択トランジスタに対してオン状態を設定し、
    　前記測定期間において、前記第２選択線を通じて複数の前記選択トランジスタをオン状態からオフ状態に切り替えて、複数の前記データ線の各々の電圧を前記測定部に測定させる
    　請求項１または２に記載の電流駆動装置。
  4. 　複数の前記要素回路行を備え、
    　複数の前記データ線は、複数の前記要素回路行の各々において相互に異なる前記要素回路に接続され、
    　前記設定部は、
    　前記駆動期間と前記測定期間とを１つの前記要素回路行ずつ設定する
    　請求項３に記載の電流駆動装置。
  5. 　前記測定部の測定結果を記憶する記憶部をさらに備える
    　請求項１から４のいずれか１つに記載の電流駆動装置。
  6. 　電流駆動素子と、
    　データ線と、
    　電源線と、
    　ゲート、前記電源線に接続された第１端子、前記電流駆動素子に接続された第２端子、および、前記第１端子と前記第２端子とを接続する電流路を備える駆動トランジスタと、
    　前記第１端子と前記ゲートとを接続するオン状態と、前記第１端子と前記ゲートとを切り離すオフ状態とを有する保持トランジスタと、
    　前記第２端子と前記データ線とを接続するオン状態と、前記第２端子と前記データ線とを切り離すオフ状態とを有する選択トランジスタと、
    　前記ゲートと前記第２端子とに接続された保持容量と、
    　前記データ線の電圧を測定する測定部と、
    　前記保持容量に電圧を保持させた後に駆動期間と測定期間とを順に設定する設定部と、
    　を備える電流駆動装置の検査方法であって、
    　前記設定部が、前記駆動期間において、前記保持トランジスタに対するオフ状態の設定、前記選択トランジスタに対するオン状態の設定、前記データ線に対するハイインピーダンス状態の設定、および、前記電流駆動素子に対して順方向のバイアスになる電源電圧の前記電源線に対する設定によって、前記保持容量の保持する電圧に応じた電流を前記駆動トランジスタの前記電流路を通じて前記電流駆動素子に流すことと、
    　前記設定部が、前記測定期間において、前記選択トランジスタをオン状態からオフ状態に切り替えて前記測定部に前記データ線の電圧を測定させることと、
    　を含む電流駆動装置の検査方法。
  7. 　記憶部が、前記測定期間において、測定結果である前記データ線の電圧を記憶することをさらに含む
    　請求項６に記載の電流駆動装置の検査方法。
PCT/JP2015/070049 2014-07-15 2015-07-13 電流駆動装置、および、電流駆動装置の検査方法 WO2016009993A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014145138 2014-07-15
JP2014-145138 2014-07-15

Publications (1)

Publication Number Publication Date
WO2016009993A1 true WO2016009993A1 (ja) 2016-01-21

Family

ID=55078485

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/070049 WO2016009993A1 (ja) 2014-07-15 2015-07-13 電流駆動装置、および、電流駆動装置の検査方法

Country Status (1)

Country Link
WO (1) WO2016009993A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284716A (ja) * 2005-03-31 2006-10-19 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP2010541014A (ja) * 2007-10-05 2010-12-24 ケンブリッジ ディスプレイ テクノロジー リミテッド 画素回路
JP2011002605A (ja) * 2009-06-18 2011-01-06 Oki Semiconductor Co Ltd 表示駆動装置及びその駆動方法
JP2014115392A (ja) * 2012-12-07 2014-06-26 Toppan Printing Co Ltd 表示装置、および、表示方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284716A (ja) * 2005-03-31 2006-10-19 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法
JP2010541014A (ja) * 2007-10-05 2010-12-24 ケンブリッジ ディスプレイ テクノロジー リミテッド 画素回路
JP2011002605A (ja) * 2009-06-18 2011-01-06 Oki Semiconductor Co Ltd 表示駆動装置及びその駆動方法
JP2014115392A (ja) * 2012-12-07 2014-06-26 Toppan Printing Co Ltd 表示装置、および、表示方法

Similar Documents

Publication Publication Date Title
TWI660337B (zh) 電激發光顯示裝置及其驅動方法
JP6654363B2 (ja) 有機発光表示装置
KR102182129B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR101932744B1 (ko) 픽셀 회로, 이를 위한 구동 방법 및 능동형 유기 발광 디스플레이
US9035976B2 (en) Organic light emitting diode display device for sensing pixel current and pixel current sensing method thereof
JP5073547B2 (ja) 表示駆動回路と表示駆動方法
TWI537922B (zh) Display device
JP4979772B2 (ja) 電流駆動型表示装置
JP2011138036A (ja) 画素駆動装置、発光装置及びその駆動制御方法、並びに、電子機器
JPWO2008108024A1 (ja) 表示装置およびその駆動方法
US11176882B2 (en) Display device and method for driving same
US11158257B2 (en) Display device and driving method for same
WO2016086627A1 (zh) 一种像素驱动电路、像素驱动方法和显示装置
JP2008242323A (ja) 発光表示装置
US20170018224A1 (en) Apparatus and method for compensating for luminance difference of organic light-emitting display device
KR20150017287A (ko) 유기전계 발광표시장치 및 이의 구동방법
TWI540555B (zh) Display device
JP2010281874A (ja) 発光装置及びその駆動制御方法、並びに電子機器
KR20150071546A (ko) 유기 발광 표시 장치
TWI665653B (zh) 資料驅動器及有機發光顯示裝置
KR101520584B1 (ko) 유기발광다이오드 표시장치
JP2010281872A (ja) 発光装置及びその駆動制御方法、並びに電子機器
KR20210058233A (ko) 표시 장치
KR20160069986A (ko) 표시 장치 및 표시 방법
JP5218222B2 (ja) 画素駆動装置、発光装置及び発光装置の駆動制御方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15821784

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15821784

Country of ref document: EP

Kind code of ref document: A1