JP2015135814A - オフセットヒューズ要素を有するセラミックチップヒューズ - Google Patents

Abstract

【課題】ヒューズは破壊することなく高い信頼性で高電圧を遮断する。【解決手段】複数の非導電層３２０と、ヒューズ３００の垂直軸に関して、ヒューズ要素３１０の上にある非導電層が、ヒューズ要素の下にある非導電層より、多くなるように複数の非導電層のうちの２つの間に配置されたヒューズ要素と、ヒューズが保護すべき回路と電源に接続されるように、ヒューズ要素と電気的に接続される第１の導電端子３３２と第２の導電端子３３４とを備える、オフセットされたヒューズ要素を有する、改良されたセラミックチップヒューズ。【選択図】図３

Description

（関連出願のクロスリファレンス）
この出願は、２０１４年１月１０日に出願された米国特許仮出願６１／９２５，８６２の利益を主張するものとし、その全開示事項は参照により本出願に組み込まれるものとする。

本開示は、概して回路保護装置の分野に関し、より具体的にはセラミックチップヒューズに関する。

ヒューズは、回路保護装置として広く使用されており、電源と保護すべき回路部品との間の電気的接続を提供する。チップヒューズは、薄膜ヒューズ、表面実装ヒューズ、又はＳＭＤヒューズとして知られ、非導電材料の層の間に配置されたヒュージブルエレメントを含むヒューズの種類の１つである。導電端子は、回路内にヒューズを接続する手段を提供するためにヒュージブルエレメントの両端それぞれに接続される。過電流状態等の回路内において特定の障害の状態がおきると、このヒュージブルエレメントは、溶断し、または別の方法で分離することができ、回路経路における電流を遮断する。このため、回路の保護される部分は電気的に分離され、このような部分への損傷は防止され又は少なくとも軽減される。

チップヒューズは、プリント基板上の部品を保護するために使用されることが多い。理解されるように、プリント基板上のスペースは非常に限られている。さらに、チップヒューズは安定性及び性能の信頼性を必要とする高電圧、大電流、及び／または高温の環境において使用されることが多い。

いくつかのチップヒューズは、硬質基板（例えば、ＦＲ４、又は同種のもの）に載せるか及び／またはその中に囲まれ、これによりヒューズが支持され、障害状態に応えてヒューズリンクを遮断するときにヒューズ本体が確実に破壊（ｒｕｐｔｕｒｅ）しないようにする。ヒューズ本体の破壊は保護すべき部品及びプリント基板上の隣接する部品への損傷の原因となり得る。硬質基板により、チップヒューズに追加の寸法及び追加のコストも必要となる。

したがって、高電圧及び大電流を遮断する能力を提供し、かつ高温環境での使用に対して信頼性が高く、しかもプリント基板における使用に対する設計上の制約を満たすのに十分なほど小さいチップヒューズの必要性が存在する。

本開示によれば、ヒューズが開示される。このヒューズは、複数の非導電層と、第１の方向に対して前記ヒューズ要素より上の非導電層が前記ヒューズ要素より下の非導電層よりも多いように、前記複数の非導電層のうちの２つの間に配置されたヒューズ要素と、前記ヒューズを保護すべき回路と電源とに接続するために前記ヒューズ要素に電気的に接続される第１の導電端子及び第２の導電端子とを含み得る。

いくつかの例では、ヒューズ要素が垂直軸において中心位置から外れて位置する複数のセラミック層を具備するセラミックチップヒューズが提供される。いくつかの例では、この要素より上のセラミックの厚さがこの要素より下のセラミックの厚さよりも大きくなるように、このヒューズ要素は垂直軸に関してヒューズの中心線より下に位置する。この要素より上の追加のセラミックの厚さにより、ヒューズが高電圧を高信頼性で遮断し得ることを実現し得る。特に、この要素の上の追加のセラミック厚さにより、ヒューズは破壊することなく高い信頼性で高電圧を遮断することが可能となる。

一例として、開示されるデバイスの特定の実施形態が添付される以下の図面を参照して説明される。

図１はチップヒューズのブロック図である。

図２は過電圧状態のために破壊した図１のチップヒューズの例である。

図３−５はヒューズの垂直軸の中心線の下に配置されたヒューズ要素を有するチップヒューズを説明する図である。

図６は本開示の少なくともいくつかの実施形態にしたがって構成されるチップヒューズを製造する方法のフローチャートである。

図７は本開示の少なくともいくつかの実施形態にしたがって構成されるチップヒューズを製造する追加の方法のフローチャートである。

図１は硬質基板なしに製造されたチップヒューズ１００の側面図である。このチップヒューズ１００は、複数の非導電層１２０の間に配置され電気的に導電端子１３０と接続されるヒューズ要素１１０を含む。説明されるように、このヒューズ要素１１０は第１の方向１４０（ここでは垂直方向として言及される）に関し複数の非導電層１２０の間の中央に位置し、この方向はヒューズの垂直軸１４２に対応する。ヒューズ要素１１０は、２つの導電端子１３０それぞれに接触するような形で非導電層１２０を水平方向に横切って延在し得る。このヒューズ要素１１０は導電端子１３０に接触してチップヒューズ１００を貫く電気的接続を形成する。チップヒューズ１００は、又はヒューズ要素１１０は、導電材料の１つ又は複数の層から形成され得る。さらに、非導電層１２０は第１の層等の１つ又は複数の内側の層を含むことができ、これは銀又は銀合金のコーティングを具備し得る。ヒューズ要素１１０は、電流や電圧に所定の応答をするように所望の直径、幅及び構成を有するように選択され得る。あるいは、ヒューズ要素１１０は堆積膜又は所定の特性を有する他の適切な材料であり得る。

図２は、チップヒューズ１００の例の平面図（例えば、第１の方向１４０はページの表面から上方に延出する方向）である。非導電層１２０（例えば、最上層）の１つは導電端子１３０と共に示される。しかし、チップヒューズ１００は、高電圧で信頼性の高い保護を提供できない可能性がある。より具体的には、高電圧はチップヒューズ１００が破壊（ｒｕｐｔｕｒｅ）（例えば、１５０）する原因となることがあり、これは周囲の部品と共に、保護される回路を損傷する原因となり得る。例えば、チップヒューズ１００と類似するチップヒューズは６３ボルト超で破壊し得る。このため、これらのヒューズは電圧が６３ボルトより高い環境で使用するのには適さない。

一般に、本開示はヒューズ要素が垂直軸上で中心の位置を外れた状態で配置される複数のセラミック層を備えるセラミックチップヒューズを提供する。言い換えれば、本開示は、ヒューズ要素が積層の垂直方向において中心の位置を外れて配置された状態で、積み重ねられた非導電材料（例えば、セラミック）の層を提供する。いくつかの例では、ヒューズ要素の上のセラミックの厚さがその要素の下のセラミックの厚さよりも大きくなるように、ヒューズ要素は垂直軸に関してヒューズの中心線の下に位置している。ヒューズ要素の上の追加のセラミックの厚さにより、ヒューズが高電圧を確実に遮断することを可能とする。

図３は本開示の少なくともいくつかの実施形態により構成されたチップヒューズ３００の側面図である。このチップヒューズ３００は、非導電層３２０の間に配置されるヒューズ要素３１０を含む。いくつかの例では、複数の非導電層３２０はセラミック、セラミック・ガラス・コンパウンド、又はＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：低温同時焼成セラミックス）セラミック／ガラスの混合物であり得る。いくつかの例では、複数の非導電層３２０は「グリーンテープセラミック層」と呼ばれることがあり、これは製造中にヒューズ要素３１０と同時焼成される（例えば、図５および６を参照のこと）。

チップヒューズ３００は、層３２０−１〜層３２０−８を含むと説明され、ヒューズ要素３１０は層３２０−６と層３２０−７の間に配置される（例えば、間に挟まれる）。言い換えれば、ヒューズ要素３１０は、ヒューズ要素３１０の下よりもその上により多くの非導電層３２０が存在するように複数の非導電層３２０の間に配置される。すなわち、ヒューズ要素３１０はチップヒューズ３００の垂直軸３４２の中心線の下に配置される。

図４は本開示の少なくともいくつかの実施形態により構成されるチップヒューズ３０１の側面図である。このチップヒューズ３０１は、ヒューズ要素３１０と、複数の非導電層３２０と、端子３３０（例えば、第１の端子３３２及び第２の端子３３４）とを含む。説明されるように、ヒューズ要素３１０は層３２０−７と層３２０−８の間に配置される。言い換えれば、ヒューズ要素３１０はヒューズ要素３１０の下よりもその上の方により多くの非導電層３２０が存在するように複数の非導電層３２０の間に配置される。すなわち、ヒューズ要素３１０はチップヒューズ３０１の垂直軸３４２の中心線の下に配置される。

一般に、ヒューズ要素３１０は望ましい導電性を有する任意の材料であり得る。いくつかの例では、ヒューズ要素３１０は、ニッケル、銅、銀、金、スズ、又は、ニッケル、銅、銀、金、もしくはスズを含む合金または混合物であり得る。いくつかの例によれば、ヒューズ要素３１０は０．０２ミルから５ミルまでの厚さを有する。さらに、いくつかの例によれば、複数の非導電層３２０は例えば、アルミナ等のセラミックであり得る。いくつかの例によれば、複数の非導電層３２０は０．５ミルから２０ミルまでの厚さを有し得て、端子は、例えば、銀、銅、スズ、ニッケル、又はこれらの材料の任意の組み合わせ等の任意の複数の導体材料から形成され得る。

図３および図４にて描かれた層の数は理解を容易にするために示されており限定することを意図するものではないことは理解される。より具体的には、様々な実施形態は描かれているものより多かれ少なかれ非導電層３２０を含み得る。さらに、製造されたデバイスにおいて複数の非導電層３２０を区別することは可能でないこともあることが理解される。より具体的には、いくつかの例は非導電層３２０が低温同時焼成セラミック（ＬＴＣＣ）材料から形成されることを示している。このＬＴＣＣ材料はヒューズ要素と共に焼成され、いったん焼成されるとこれらの非導電層３２０はこれらが互いに区別できないように結合して本質的に単一の層になる。しかし、既述のように、ヒューズ要素の上にある複数の非導電層３２０に対応するＬＴＣＣ材料がヒューズ要素の下にある複数の非導電層３２０に対応するＬＴＣＣ材料よりも多くなるように、ヒューズ要素は垂直軸（例えば、３４２）に対して配置される。いくつかの例では、複数の層に対応する材料の６５％以上が、ヒューズ要素の下ではなくヒューズ要素の上にある。いくつかの例によれば、層に対応する材料の６５％から９９％までがヒューズ要素の下ではなくヒューズ要素の上にある。

図５は、複数の非導電層３２０とヒューズ要素３１０とを焼成することにより形成されたヒューズ本体３６０の例を示す。見て分かるように、ヒューズ本体はヒューズ要素３１０の下に配置された非導電材料３２２の第１の部分と、ヒューズ要素３１０の上に配置された非導電材料３２４の第２の部分とを含む。非導電材料３２２のこの第１の部分は第１の方向１４０においてヒューズ要素３１０の下に配置された複数の層（例えば、複数の層３２０−７〜３２０−８、複数の層３２０−８、又は同様のもの）に対応する一方、非導電材料３２４の第２の部分は第１の方向１４０においてヒューズ要素の上に配置された（複数の）層（例えば、複数の層３２０−１〜３２０−６、複数の層３２０−１〜３２０−７、又は同様のもの）に対応する。

図６は本開示のいくつかの実施形態によるヒューズを製造する方法６００のフローチャートを示す。この方法６００は、ブロック６１０で始まり得る。ブロック６１０において、ヒューズ要素は、非導電材料の第１の層の上に配置され得る。例えば、ヒューズ要素３１０は、複数の非導電層３２０（例えば、層３２０−７、又は層３２０−８）のうちの１つの上にプリントされ得る。

続いてブロック６２０では、複数の他の層は第１の層の上に積み重ねられ得る。例えば、層３２０−１〜３２０−６は層３２０−７の上面の上に積み重ねられる。さらに、第１の層は１つ又は複数の層の上に積み重ねられ得る。

続いてブロック６３０では、これらの層とヒューズ要素は焼成されてヒューズ本体を形成する。例えば、複数の非導電層３２０とヒューズ要素３１０は、焼成されて図５で示されるヒューズ本体３６０を形成し得る。いくつかの例では、複数の層とヒューズはセ氏５００度から１０００度までの温度で１分から９０分までの時間で焼成される。さらに、他の焼成処理（例えば、焼結、バーンアウト（ｂｕｒｎ ｏｕｔ）等）も実行され得る。

続いてブロック６４０では、第１のヒューズ端子及び第２のヒューズ端子がヒューズ本体に形成され得る。例えば、第１の導電端子３３２及び第２の導電端子３３４がヒューズ本体３６０に形成され得る。いくつかの例では、その複数の材料（例えば、この複数の材料はディッピング法及び／またはめっきにより形成される第１のヒューズ端子及び第２のヒューズ端子である）は、ヒューズ本体の端部をディッピング及び／またはめっきすることにより形成され得る。

図７は本開示のいくつかの実施形態によりヒューズを製造する方法７００のフローチャートである。この方法７００はブロック７１０で始まる。ブロック７１０において、ヒューズ要素は非導電材料の第１の層に配置され得るし、この第１の層は非導電材料の少なくとも１つの又は複数の層である。例えば、ヒューズ要素３１０は１つ又は複数の非導電層３２０（例えば、層３２０−７及び／または層３２０−８）にプリントされ得る。

続いてブロック７２０では、（第２の層を形成する）複数の追加の層は、第２の層の非導電材料の厚さ／幅が非導電材料の第１の部分の厚さ／幅よりも大きくなるように、ヒューズ要素及び第１の層の上に積み重ねられ得る。この追加の複数の第２の層（第２の層）及び第１の層はヒューズ要素を囲み保護する。例えば、層３２０−１〜３２０−６は図４において層３２０−７の上部の上に積み重ねられる。さらに、第１の層は１つ又は複数の層の上に積み重ねられ得る。

続いてブロック７３０では、複数の層とヒューズ要素が様々な焼成プロセスの一つを使用して温度が摂氏５００度から１０００度で１０分から９０分の間同時焼成されてヒューズ本体を形成する。例えば、非導電層３２０及びヒューズ要素３１０は、同時焼成されて図５で示されるヒューズ本体３６０を形成する。この温度および時間は変動しヒューズ要素及び非導電材料の材料に依存し得る。この焼成プロセスは焼結、バーンアウト、又は同種のものを含み得る。

続いてブロック７４０では、第１のヒューズ端子及び第２のヒューズ端子はヒューズ本体に形成され得る。例えば、第１の導電端子３３２および第２の導電端子３３４はヒューズ本体３６０に形成され得る。いくつかの例では、材料はヒューズ本体の端部にディッピング及び／またはめっきすることにより形成され得る。

上述を考慮すると、ヒューズ要素が垂直軸の中心から外れた位置に配置された複数のセラミック層を備えるセラミックチップヒューズを提供することは、高電圧を確実に遮断し得るヒューズを提供することになることは明らかである。言い換えれば、ヒューズ要素より上のセラミックの厚さがヒューズ要素より下のセラミックの厚さよりも大きいように垂直軸に関してヒューズの中心線より下にヒューズ要素を配置する等のように、その積層の垂直方向の中心からはずれた位置に配置されたヒューズ要素とともに積み重ねられた非導電材料（例えば、セラミック）の複数の層を提供することにより、ヒューズは障害の状態に応答してヒューズリンクを遮断する時にヒューズ本体を確実に破壊させないようにすることが可能となる。さらに、ここで説明されるセラミックチップヒューズは、チップヒューズへのさらなるサイズやコストを追加することなしにヒューズ本体が破壊することを防ぐ。したがって、セラミックチップヒューズは大きな電圧及び電流を遮断する能力を提供し、高い温度環境での使用の場合に信頼性が高く、しかもプリント基板使用の場合の設計の制限を満たすのに十分に小さい。

本開示は、ここで説明する特定の実施形態によりその範囲を限定されるものではない。実際には、ここに記載された実施形態に加えて本開示の実施形態の変形例や他の様々な実施形態は、前述の説明及び添付する図面から当業者にとって明らかである。したがって、このような他の実施形態や変形例は本開示の範囲内に収まるように意図される。さらに、本開示は特定の目的のために特定の周囲の状況において特定の実施例の文脈で説明されているが、当業者の方々は、この有用性がこれらに限られず本開示はいくつの環境でもいくつの目的に対しても有益に実施され得ることを理解されるであろう。したがって、以下に示す特許請求の範囲は、ここに説明される本開示の全容と主旨を考慮して解釈されるべきである。

Claims (19)

1. ヒューズであって、
   複数の非導電層と
   ヒューズの垂直軸に対して前記ヒューズ要素より上の非導電層が前記ヒューズ要素より下の非導電層よりも多くなるように、前記複数の非導電層のうちの２つの間に配置されたヒューズ要素と、
   前記ヒューズを保護すべき回路と電源とに接続するために前記ヒューズ要素に電気的に接続される第１の導電端子及び第２の導電端子とを具備するヒューズ。
2. 前記ヒューズ要素は前記ヒューズの垂直軸の中心線の下に配置されている、請求項１に記載のヒューズ。
3. 前記非導電層の少なくとも６５％は前記ヒューズ要素の上にある、請求項１に記載のヒューズ。
4. 前記複数の非導電層は０．５ミルから２０ミルまでの厚さを有する、請求項１に記載のヒューズ。
5. 前記ヒューズ要素は０．０２ミルから５ミルまでの厚さを有する、請求項１に記載のヒューズ。
6. 前記第１の導電端子と前記第２の導電端子は銀、銅、スズ、ニッケル又はこれらの材料の組み合わせのうち少なくとも１つを備える、請求項１に記載のヒューズ。
7. 前記非導電層は少なくとも１つのセラミック、セラミック・ガラス・コンパウンド、低温同時焼成セラミック（ＬＴＣＣ）材料、又はこれらの材料の組み合わせからなる、請求項１に記載のヒューズ。
8. 複数の非導電層と前記ヒューズ要素は、同時焼成されて単一層になる、請求項１に記載のヒューズ。
9. ヒューズであって、
   ヒューズ要素の上に配置された非導電材料の第１の部分と、前記ヒューズ要素の下に配置された非導電材料の第２の部分とを備えるヒューズ本体であって、非導電材料の前記第１の部分が非導電材料の前記第２の部分よりも大きい、前記ヒューズ本体と、
   前記ヒューズ本体の上に配置され、前記ヒューズ要素に電気的に接続される第１の端子と第２の端子と、
   を備える、ヒューズ。
10. 前記ヒューズ要素はヒューズの垂直軸の中心線の下に配置される、請求項９に記載のヒューズ。
11. 前記第１の部分は前記ヒューズ要素の上に配置される前記非導電材料の少なくとも６５％以上であり、前記第２の部分は前記ヒューズ要素の下に配置される前記非導電材料のせいぜい３５％かそれ未満である、請求項９に記載のヒューズ。
12. 前記第１の端子と前記前記第２の端子は、銀、銅、スズ、ニッケル又はこれらの材料の組み合わせのうちの少なくとも１つを備える、請求項９に記載の前記ヒューズ。
13. 前記非導電材料は、セラミック、セラミック・ガラス・コンパウンド、低温同時焼成セラミック（ＬＴＣＣ）材料、又はこれらの材料の組み合わせのうちの少なくとも１つを備える、請求項９に記載の前記ヒューズ。
14. 前記非導電材料と前記ヒューズ要素は、同時焼成されて単一層になる、請求項９に記載の前記ヒューズ。
15. ヒューズの製造方法であって、
    複数の非導電材料層の少なくとも１つにヒューズ要素を配置するステップと、
    １つ又は複数の追加の非導電材料の層を前記複数の非導電材料層と前記ヒューズ要素のうちの前記少なくとも１つに積み重ねるステップと、
    前記複数の非導電材料層、前記１つ又は複数の追加の非導電材料、前記ヒューズ要素のうちの少なくとも１つを同時焼成してヒューズ本体を形成するステップと、
    第１の導電端子と第２の導電端子を前記ヒューズ本体の端部に追加するステップであって、前記第１の端子と第２の端子は前記ヒューズ要素に電気的に接続されている、前記追加するステップとを備える、
    ヒューズの製造方法。
16. 複数の層と前記１つ又は複数の追加の層と前記ヒューズ要素とのうち少なくとも１つを摂氏５００度から１０００度までの温度で同時焼成して前記ヒューズ本体を形成するステップをさらに備える、請求項１５に記載の製造方法。
17. 前記ヒューズ本体をディッピング又はめっきのいずれかを実施することにより前記ヒューズ本体の前記端部に前記第１の導電端子と第２の導電端子を追加するステップをさらに備える、請求項１５に記載の製造方法。
18. 前記ヒューズの垂直軸に対する中心線の下に前記ヒューズ要素を配置するステップを、さらに備える請求項１５に記載の製造方法。
19. 前記第１の導電端子と第２の導電端子は銀、銅、スズ、ニッケル又はこれらの材料の組み合わせのうちの少なくとも１つを備え、前記非導電材料はセラミック、セラミック・ガラス・コンパウンド、低温同時焼成セラミック（ＬＴＣＣ）材料、又はこれらの材料の組み合わせのうちの少なくとも１つを備える、請求項１５に記載の製造方法。

Images