JP2015132738A - 駆動回路 - Google Patents

Abstract

【課題】
高精細有機ＥＬに利用でき、ＴＦＴの数を減らして微細化を可能にする駆動回路を提供する。
【解決手段】
有機ＥＬ素子のカソードと基準電位点との間に接続されるｎチャネル駆動用ＴＦＴと、データ線に接続されるｎチャネル選択用ＴＦＴと、選択用ＴＦＴと駆動用ＴＦＴのゲートとの間に接続される第１容量と、駆動用ＴＦＴのゲート及び第１容量と基準電位点との間に接続される第２容量と、第１容量、第２容量、及び駆動用ＴＦＴのゲートと有機ＥＬ素子のカソード及び駆動用ＴＦＴとの間に接続されるｎチャネル設定用ＴＦＴとを含み、データ線を基準電位にして選択用及び設定用ＴＦＴをオンして有機ＥＬ素子を介して第１及び第２容量を充電し、充電後にデータ線を基準電位にして有機ＥＬ素子への電力を遮断して選択用及び設定用ＴＦＴをオンにして第１及び第２容量の充電電力で駆動用ＴＦＴをダイオード駆動して駆動用ＴＦＴの閾値電圧を設定する。
【選択図】図１

Description

本発明は、有機ＥＬ(Electro Luminescence)ディスプレイをアクティブマトリクス駆動するための駆動回路に関する。

従来より、テレビやPC(Personal Comuputer)用モニター、あるいは携帯電話やタブレット端末の画面をはじめとする各種表示装置では、多数の画素をマトリクス上に並べて高精細な画像を表示することが一般的に行われており、用いられる表示素子に応じて適切な駆動方式を適用することが求められる。

自発光型であり視認性に優れ動画表示にも適した有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、薄膜トランジスタ（ＴＦＴ: Thin Film Transistor）を用いたアクティブマトリクス駆動方式を適用することにより、高輝度で高精細、かつ長寿命なディスプレイの実現が可能となる。

有機ＥＬ素子は電流により発光強度が制御されるため、基本的には各画素は選択用ＴＦＴと駆動用ＴＦＴの二つのＴＦＴで駆動される。駆動用ＴＦＴのゲート・ソース間には容量が接続されており、そこに選択用ＴＦＴから画素データに応じた電圧を書込み、駆動用ＴＦＴの電流値を一定に制御することにより、有機ＥＬ素子を輝度一定で発光させることが可能となる。

その際、駆動用ＴＦＴ特性にバラツキが生じると電流値が大きく変動するため、補償回路を用いてＴＦＴ特性のバラツキによる影響を抑制することが必要になる。特に駆動用ＴＦＴを飽和領域で駆動する場合には、電流がＴＦＴの閾値電圧の二乗にも依存するため、閾値電圧の変動をいかに抑制するかが重要になる。

有機ＥＬ素子では、各種材料や作製プロセスなどの制約により、有機ＥＬ素子のアノード側に駆動用ＴＦＴが接続される構成をとることが一般的であり、これまで各種補償回路が提案されている。例えば電圧プログラムと呼ばれる補償方式としては、R.M.DawsonらはｐチャネルのＴＦＴを用いて補償回路を構成し、発光輝度のバラツキを大幅に低減できることを示した先行例がある（例えば、非特許文献１及び特許文献１参照）。

さらに、nチャネルにも適用できる補償回路に関する各種技術も提案されている（例えば、特許文献２、３参照）。

また、近年、プロセス技術が向上して有機ＥＬのカソードとＴＦＴを接続する試みも行われ始めており、そのための補償回路も提案されている（例えば、特許文献４参照）。

Society for Information Display 1998, p.11

特表2002-514320号公報 特開2005-345722号公報 特開2006-215213号公報 特開2010-160407号公報

しかし、上述のような補償回路には、以下に述べるような課題がある。

ｐチャネルＴＦＴ用の補償回路では、近年研究・開発が進められている酸化物半導体材料であるInGaZnO4(IGZO)等のようなｎチャネルＴＦＴに適用することができない。

また、ｎチャネルＴＦＴに適用可能な補償回路においては、駆動ＴＦＴのソースがアノード側に接続されているため、選択用ＴＦＴで印加する電圧が容量と有機ＥＬ素子の両方にかかり、入力信号を適切に制御することが難しい。

その解決策として、例えば、有機ＥＬ素子のアノードとカソードに新たなＴＦＴを接続して、書き込む際の電圧をキャンセルすることも可能である。しかしその場合には、補償回路に加えてさらに１個ＴＦＴを余分に形成する必要があるため、回路構成や駆動方法がより複雑になるだけでなく、プロセスが煩雑になり歩留まりにも影響を及ぼす。

さらに上述の有機ＥＬ素子のアノードとカソードにＴＦＴを接続する回路においては、ディスプレイ全体で見ると新たなＴＦＴが画素数分必要になり、多数のＴＦＴを形成する必要があるため、ディスプレイとしての開口率の減少や作製プロセスの歩留まり低下や高コスト化など、実用性の面で多くの課題がある。

特に、小型で高精細なディスプレイにおいては、微細化のためにはＴＦＴの個数を少なくすることが必須となる。

そこで、高精細な有機ＥＬディスプレイに利用可能で、ＴＦＴの個数を低減することにより、さらなる微細化を可能にする駆動回路を提供することを目的とする。

本発明の実施の形態の駆動回路は、有機ＥＬ素子のカソードにドレインが接続され、ソースが基準電位点に接続されるｎチャネル型の駆動用ＴＦＴと、ドレイン又はソースの一方がデータ線に接続されるｎチャネル型の選択用ＴＦＴと、前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、前記駆動用ＴＦＴのゲートに他端が接続される第１キャパシタと、前記駆動用ＴＦＴのゲートと前記第１キャパシタの他端とに一端が接続され、他端が前記基準電位点に接続される第２キャパシタと、ドレイン又はソースの一方が前記第１キャパシタの他端、前記第２キャパシタの一端、及び前記駆動用ＴＦＴのゲートに接続され、ドレイン又はソースの他方が前記有機ＥＬ素子のカソードと前記駆動用ＴＦＴのドレインとに接続される、ｎチャネル型の設定用ＴＦＴとを含み、前記データ線の電位を基準電位に設定した状態で、前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして前記有機ＥＬ素子を介して前記第１キャパシタ及び前記第２キャパシタを充電する充電期間と、前記充電期間の後に、前記データ線の電位を基準電位に設定した状態で、前記有機ＥＬ素子への電力供給を遮断するとともに前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして、前記第１キャパシタ及び前記第２キャパシタの前記充電で得られた電力で前記駆動用ＴＦＴをダイオード駆動して前記駆動用ＴＦＴのゲート・ソース間電圧を閾値電圧に設定する設定期間とによる駆動を行う。

高精細な有機ＥＬディスプレイに利用可能で、ＴＦＴの個数を低減することにより、さらなる微細化を可能にする駆動回路を提供することができる。

実施の形態１の有機ＥＬディスプレイに含まれる駆動回路１００の構成を示す図である。 実施の形態１の駆動回路の駆動方法を表すタイミングチャートを示す図である。 有機ＥＬ素子１０のカソード側に接続される駆動回路１を示す図である。 実施の形態２の駆動回路４００を示す図である。 実施の形態３の駆動回路５００を示す図である。 実施の形態４の駆動回路６００を示す図である。 実施の形態４の駆動回路６００を駆動するためのタイミングチャートを示す図である。 実施の形態５の駆動回路８００を示す図である。 実施の形態６の駆動回路９００を示す図である。 実施の形態６の駆動回路９００を駆動するタイミングチャートを示す図である。 実施の形態６の駆動回路９００の変形例による駆動回路１１００を示す図である。 実施の形態７の駆動回路１２００を示す図である。 実施の形態７の変形例による駆動回路１３００を示す図である。 実施の形態１乃至７の駆動回路を用いた有機ＥＬディスプレイにおける補償期間、画素データ書き込み期間、発光期間の関係を概略的に示すタイミングチャートである。 実施の形態１乃至７の駆動回路を用いた有機ＥＬディスプレイにおける補償期間、画素データ書き込み期間、発光期間の関係を概略的に示すタイミングチャートである。

以下、本発明の駆動回路を適用した実施の形態について説明する。

＜実施の形態１＞
図１は、実施の形態１の有機ＥＬディスプレイに含まれる駆動回路１００の構成を示す図であり、図２は、実施の形態１の駆動回路の駆動方法を表すタイミングチャートを示す図である。なお、実施の形態１の有機ＥＬディスプレイの１画素に対応する部分は、駆動回路１００と有機ＥＬ素子(OLED)１０を含む部分である。すなわち、有機ＥＬディスプレイの各画素には、１つの有機ＥＬ素子１０と、１つの駆動回路１００が配設される。

実施の形態の駆動回路１００は、選択用ＴＦＴ１０１、容量Ｃ１（１０２）、容量Ｃ２（１０３）、駆動用ＴＦＴ１０４、及び設定用ＴＦＴ１０５を含む。なお、ここでは、選択用ＴＦＴ１０１と設定用ＴＦＴ１０５については、左右の端子のどちらがドレイン又はソースであっても構わないが、説明の便宜上、図中左側に位置する端子がドレインで、図中右側に位置する端子がソースであることとして説明を行う。

選択用ＴＦＴ１０１は、ドレインが端子１００Ａに接続され、データ線を介してデータ電圧Ｖｉｎが入力される。また、選択用ＴＦＴ１０１のソースは容量Ｃ１（１０２）に接続される。また、選択用ＴＦＴ１０１のゲートは選択線に接続され、選択電圧Ｖｓｅｌが入力される。

容量Ｃ１（１０２）は、一端が選択用ＴＦＴ１０１のソースに接続され、他端が接続点Ａに接続される。

容量Ｃ２（１０３）は、一端が接続点Ａに接続され、他端が端子１００Ｂに接続される。端子１００Ｂは、基準電位点に接続されており、電圧Ｖｂが入力される。電圧Ｖｂは、一例として、０Ｖである。すなわち、ここでは、基準電位は接地電位である。

駆動用ＴＦＴ１０４は、ドレインが接続点Ｂに接続され、ソースが端子１００Ｂに接続され、ゲートが接続点Ａに接続される。駆動用ＴＦＴ１０４は、有機ＥＬ素子１０に電流を流すために設けられている。

設定用ＴＦＴ１０５は、ドレインが接続点Ａに接続され、ソースが接続点Ｂに接続され、ゲートには設定電圧Ｖｃが入力される。

接続点Ａは、容量Ｃ１（１０２）の他端、容量Ｃ２（１０３）の一端、及び設定用ＴＦＴ１０５のドレインの接続点である。また、接続点Ｂは、有機ＥＬ素子１０のカソード、駆動用ＴＦＴ１０４のドレイン、及び設定用ＴＦＴ１０５のソースの接続点である。

なお、絶縁体である有機ＥＬ素子１０は、電極に挟まれた構造を取るため、実際にはダイオードの記号に容量が並列に接続された等価回路の構成を有するが、ここでは簡易的に有機ＥＬ素子１０に付随する容量に関する図中の表記は全て省略するものとする。

次に、図２のタイミングチャートを用いて、実施の形態１の駆動回路１００による有機ＥＬ素子１０の駆動について説明する。ここでは時刻Ｔ１〜Ｔ８を補償期間、時刻Ｔ９〜Ｔ１２を画素データ書き込み期間、時刻Ｔ１３以降を発光期間と称す。

全期間においてＶｂ＝Ｖｏｆｆ（０Ｖ）で一定とし、まず時刻Ｔ１でＶｓｅｌ＝Ｖｈにして選択用ＴＦＴ１０１をオンにすると、容量Ｃ１（１０２）と選択用ＴＦＴ１０１の接続点の電位はＶ１＝Ｖｏｆｆとなる。

ここで、時刻Ｔ２でＶｄ＝ＶｏｆｆからＶｄ＝Ｖｈ１に変化させ、さらにＴ３でＶｃの電圧をＶＬからＶＨにして設定用ＴＦＴ１０５をオン状態にすると、有機ＥＬ素子を通じて接続点Ｂから接続点Ａに電流が流れて容量Ｃ１（１０２）とＣ２（１０３）により電位が保持され接続点Ａの電位Ｖａ及び接続点Ｂの電位Ｖｂは、Ｖａ＝Ｖｂとなる。

その際、駆動用ＴＦＴ１０４の閾値電圧Ｖｔｈより大きな電圧となるようＶｈ１（＞Ｖｔｈ）を予め設定しておく。

時刻Ｔ４でＶｃ＝ＶＬにし、さらに時刻Ｔ５でＶｄ＝Ｖｏｆｆにすると、接続点Ａの電位は保持されるが接続点Ｂの電位は有機ＥＬ素子の両端の容量の影響により下降する。

その後、時刻Ｔ６でＶｃ＝ＶＨにして設定用ＴＦＴ１０５をオンにすると、接続点Ａから接続点Ｂに電流が流れて再びＶａ＝Ｖｂとなるが、このときＴＦＴ２０４がオンになるため、ＴＦＴ２０４のドレインＤからソースＳ側に電流が流れ、駆動用ＴＦＴ１０４のゲート・ソース間の電圧Ｖｇｓが閾値電圧Ｖｔｈとなるまで流れ続ける。

ここで、駆動用ＴＦＴ１０４の閾値電圧Ｖｔｈは容量Ｃ１及びＣ２に保持されることとなり、駆動用ＴＦＴ１０４の閾値電圧Ｖｔｈの補償を実現することができる。

時刻Ｔ７でＶｃ＝ＶＬ、時刻Ｔ８でＶｓｅｌ＝Ｖｌとして、それぞれ、設定用ＴＦＴ１０５と選択用ＴＦＴ１０１をオフにした後、時刻Ｔ９〜Ｔ１２でＶｉｎに容量Ｃ１と容量Ｃ２の容量分割を考慮した画素データ信号として電位Ｖｘを入力し、時刻Ｔ１０〜Ｔ１１にＶｓｅｌ＝Ｖｈとして選択用ＴＦＴ１０１をオンにすると、容量Ｃ１と選択用ＴＦＴ１０１の接続点の電圧がＶｘとなる。ここで容量Ｃ１と容量Ｃ２の容量分割により接続点Ａには画素データ（電圧Ｖｉｎ）に対応した電位Ｖｙが書き込まれ、Ｖａ＝Ｖｙ＋Ｖｔｈとなる。

最後に、時刻Ｔ１３にＶｄ＝Ｖｈ２とすると駆動用ＴＦＴ１０４がオンになり、駆動用ＴＦＴ１０４のＶｇｓ（＝Ｖｙ＋Ｖｔｈ）に応じた電流が流れ、Ｖｄ＝Ｖｏｆｆとなるまで有機ＥＬ素子１０が電流一定のまま発光する。

ここで、駆動用ＴＦＴ１０４の飽和電流Ｉは一般的に係数αを用いて次の式（１）によって表される。
Ｉ＝α（Ｖｇｓ−Ｖｔｈ）^２ …（１）
このため、駆動用ＴＦＴ１０４の閾値電圧Ｖｔｈが画素毎（各有機ＥＬ素子１０に接続される駆動回路１００毎）にばらついても、Ｖｇｓ＝Ｖｙ＋Ｖｔｈを代入するとＶｔｈの項が消えるため、閾値電圧Ｖｔｈのばらつきの影響をキャンセルすることができる。

実施の形態１の駆動回路１００において適切な補償機能を得るためには、選択用ＴＦＴ１０１及び設定用ＴＦＴ１０５がオフの状態において、できるだけ漏れ電流を低減することが必要となり、選択用ＴＦＴ１０１及び設定用ＴＦＴ１０５の特性に応じて確実にオフするために、電圧Ｖｓｅｌ及び電圧Ｖｃを適切な電圧値に設定することが必要となる。

そのため、電圧Ｖｓｅｌ及び電圧Ｖｃのロウレベル電圧である電圧ＶＬ、Ｖｌは、全ての期間において一定値となる必要はなく、例えば、時刻Ｔ５〜Ｔ６の期間においては接続点Ｂの電位の低下に対応して電圧ＶＬを他のオフ状態（例えばＴ７以降）より低い値に設定することも可能である。

また、電圧Ｖｄに印加するパルス信号の電圧Ｖｈ１は、閾値補償のために必要な値に設定されるが、消費電力を抑制するためにはできるだけ低く設定することが好ましく、電源の回路構成の単純化や、特に大型ディスプレイにおける低消費電力化の観点からは、Ｖｈ１＝Ｖｈ２とすることが望ましい。

また、時刻Ｔ６において設定用ＴＦＴ１０５をオンにした際にＶａ＝Ｖｂとなるが、閾値補償のためには駆動用ＴＦＴ１０４がオンになり電流が流れるに十分な電位であることが不可欠である。そのため、容量Ｃ１と容量Ｃ２の合成容量を十分大きく設定して時刻Ｔ３〜Ｔ４の期間に、十分な電荷を蓄積することが重要である。

ここで、図３を用いて、比較用の駆動回路１について説明する。

図３は、有機ＥＬ素子１０のカソード側に接続される駆動回路１を示す図である。図３に示す比較用の駆動回路１は、端子１Ａ、１Ｂ、選択用ＴＦＴ３０１、容量３０２、及び駆動用ＴＦＴ３０３を含む。端子１Ａ、１Ｂは、それぞれ、図１に示す実施の形態１の駆動回路１００の端子１００Ａ、１００Ｂに対応する端子である。また、選択用ＴＦＴ３０１と駆動用ＴＦＴ３０３は、それぞれ、図１に示す実施の形態１の駆動回路１００の選択用ＴＦＴ１０１と駆動用ＴＦＴ１０４に対応する。

選択用ＴＦＴ３０１に入力画像に応じた電圧Ｖｉｎが印加されると、容量１０２に電圧Ｖｉｎが書き込まれ、駆動用ＴＦＴ３０３のソース・ゲート間電圧Ｖｇｓが容量１０２により一定に保たれる。

このとき、有機ＥＬ素子１０のアノード側は電源電圧Ｖｄが供給されており、Ｖｇｓにより駆動用ＴＦＴ３０３及び有機ＥＬ素子１０に流れる電流が一定に制御され、有機ＥＬ素子１０が発光する。

その際、駆動用ＴＦＴ３０３の閾値電圧Ｖｔｈにばらつきが生じていると、同じＶｇｓでも画素ごとに駆動用ＴＦＴ３０３に流れる電流が異なるため、有機ＥＬ素子１０の発光強度にもばらつきが生じることになる。

すなわち、比較用の駆動回路１では、駆動用ＴＦＴ３０３の閾値電圧の補償を行うことはできないため、有機ＥＬディスプレイを全体として見ると、各有機ＥＬ素子１０の発光強度にばらつきが生じた状態になる。従って、実施の形態１の駆動回路１００のように、適切な補償機能を有することが必要となる。

また、駆動用ＴＦＴの閾値電圧を補償するための回路としては、ＴＦＴの数を増やすほど閾値電圧の補償（補正）を容易に行えるようになると考えられる。しかしながら、ＴＦＴの個数を増やすと、配線やＴＦＴに要する面積が増えて微細化が困難になるほか、有機ＥＬディスプレイのパネルの歩留まりが下がるなどの問題が生じるため、駆動回路に含まれるＴＦＴの数は、できるだけ少なくすることが重要である。

この点において、図１に示す実施の形態１の駆動回路１００は、比較用の駆動回路１に比べてＴＦＴと容量が１つずつ増えているだけであるため、微細化や小型化の要求に十分に応えることができる。

また、実施の形態１の駆動回路１００（図１参照）では、駆動用ＴＦＴ１０４のソースは基準電位Ｖｂとなる配線（端子１００Ｂ）に接続されており、ソース電位が変動しない。このため、画素データの入力は電位Ｖｉｎにより容易に制御することができる。これは、後述するすべての実施の形態において同様である。

＜実施の形態２＞
図４は、実施の形態２の駆動回路４００を示す図である。駆動回路４００は、実施の形態１の駆動回路１００（図１参照）に、選択用ＴＦＴ１０１及び容量１０２、１０３の接続関係を変えた回路構成を有する。実施の形態２の駆動回路４００は、実施の形態１の駆動回路１００を変形した回路構成を有するため、実施の形態１の駆動回路１００の構成要素に対応する構成要素は、４００番台の同様の符号で示し、重複説明を省略する。

駆動回路４００は、端子４００Ａ、４００Ｂ、選択用ＴＦＴ４０１、容量Ｃ１（４０２）、容量Ｃ２（４０３）、駆動用ＴＦＴ４０４、及び設定用ＴＦＴ４０５を含む。

接続点Ａは、容量Ｃ２（４０３）の一端、駆動用ＴＦＴ４０４のゲート、及び設定用ＴＦＴ４０５のドレインの接続点である。接続点Ｂは、有機ＥＬ素子１０のカソード、駆動用ＴＦＴ４０４のドレイン、及び設定用ＴＦＴ４０５のソースの接続点である。また、接続点Ｒは、選択用ＴＦＴ４０１のソース、容量Ｃ１（４０２）の他端、及び容量Ｃ２（４０３）の一端の接続点である。

容量Ｃ１（４０２）と容量Ｃ２（４０３）は、接続点Ａと端子４００Ｂとの間に直列に接続され、容量Ｃ１と容量Ｃ２との間の接続点Ｒにおいて、選択用ＴＦＴ４０１のソースが接続されている点を除くと、駆動用ＴＦＴ４０４、設定用ＴＦＴ４０５、有機ＥＬ素子１０については実施の形態１の駆動回路１００と同様な構成となっている。

従って、実施の形態２の駆動回路４００は、図２に示す駆動タイミングチャートによって駆動することが可能である。

実施の形態１の駆動回路１００（図１参照）と異なる動作機構としては、容量Ｃ１とＣ２に保持される電位に関する部分である。即ち、閾値電圧Ｖｔｈが補正される期間（Ｔ１〜Ｔ８）において、閾値電圧Ｖｔｈが容量Ｃ２（４０３）に書き込まれ、画素データ書き込み期間（Ｔ９〜Ｔ１２）においてＶｘが容量Ｃ１（４０２）に書き込まれる。

従って、実施の形態１の駆動回路１００と異なり、駆動用ＴＦＴ４０４のゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ＝Ｖｘ＋Ｖｔｈで表され、Ｖｉｎの電位をそのまま書きこむことが可能となる。即ち実施の形態１に駆動回路１００と比較すると、駆動電圧の設定が容易に行える利点を有する。

このゲート・ソース間電圧Ｖｇｓを式（１）に代入すると、閾値電圧Ｖｔｈの項が消えるため、駆動用ＴＦＴ４０４の閾値電圧Ｖｔｈにばらつきが生じても、有機ＥＬ素子１０に流れる電流を一定に制御することが可能となる。

＜実施の形態３＞
図５は、実施の形態３の駆動回路５００を示す図である。駆動回路５００は、図１に示す有機ＥＬ素子１０と接続点Ｂとの間に、整流用ＴＦＴ５０７を挿入した回路構成を有する。駆動回路５００では、整流用ＴＦＴ５０７のゲートとドレインを接続して、ＴＦＴをダイオードとして機能させている他は、実施の形態１の駆動回路１００と同様である。従って、実施の形態３の駆動回路５００は、図２に示すタイミングチャートで動作させることができる。

なお、実施の形態１の駆動回路１００の構成要素に対応する構成要素は、５００番台の同様の符号で示し、重複説明を省略する。

駆動回路５００は、選択用ＴＦＴ５０１、容量Ｃ１（５０２）、容量Ｃ２（５０３）、駆動用ＴＦＴ５０４、設定用ＴＦＴ５０５、及び整流用ＴＦＴ５０７を含む。

実施の形態３の駆動回路５００は、例えば、図１に示す駆動回路１００において、図２に示す時刻Ｔ５で接続点Ｂの電位が比較的大きく低下するような場合に、接続点Ｂの電位の低下を抑制することに有効である。これ以外は実施の形態１の駆動回路１００の動作機構とほぼ同様に動作させることが可能である。

整流用ＴＦＴ５０７を図４に示す実施の形態２の有機ＥＬ素子１０と接続点Ｂの間に挿入することも可能であり、その場合も同様な効果を実施の形態２に付与することが可能である。

実施の形態３では整流用ＴＦＴ５０７がダイオード接続しているため、ゲートを制御するための配線を駆動回路５００の外部に取り出す必要がなく、また外部から信号を特別に印加する必要も生じない。

但し、整流用ＴＦＴ５０７の特性に応じて漏れ電流を低減する目的においては、整流用ＴＦＴ５０７のゲート端子を独立させて外部からの信号により駆動させてもよい。なお整流用ＴＦＴ５０７は、有機ＥＬの容量への充電を抑制する目的で、以下の実施形態４，５，６，７に適用することも可能である。

＜実施の形態４＞
図６は、実施の形態４の駆動回路６００を示す図である。駆動回路６００は、図１の実施の形態１の駆動回路１００の接続点Ｂに、ゲートとドレインを接続してダイオードとして機能させた電力供給用ＴＦＴ６０８を接続した回路構成であり、その他の部分は実施の形態１の回路構成と同様である。実施の形態１の駆動回路１００の構成要素に対応する構成要素は、６００番台の同様の符号で示し、重複説明を省略する。

駆動回路６００は、端子６００Ａ、６００Ｂ、選択用ＴＦＴ６０１、容量Ｃ１（６０２）、容量Ｃ２（６０３）、駆動用ＴＦＴ６０４、設定用ＴＦＴ６０５、及び電力供給用ＴＦＴ６０８を含む。

実施の形態４では、実施の形態１に比べてＴＦＴを１個多く形成する必要があるが、閾値電圧Ｖｔｈの補償期間において有機ＥＬ素子１０に電流を流さないため、有機ＥＬ素子１０の長寿命化に有効なほか、駆動動作をより単純化できる。

また、補正電源の電圧Ｖｐを必要とするが、有機ＥＬ素子１０の電源電圧Ｖｄとは別系統であり、また低電圧でかつ一定であるため、外部ドライバにより容易に駆動することができる。

図７は、実施の形態４の駆動回路６００を駆動するためのタイミングチャートを示す図である。図７において、時刻Ｔ２１〜Ｔ２６が補償期間であり、Ｔ２７〜Ｔ３０を画素データ書き込み期間、Ｔ３１以降を発光期間と呼ぶこととし、全期間においてＶｂ＝Ｖｏｆｆで一定とする。

まず時刻Ｔ２１でＶｓｅｌ＝Ｖｈとすると、接続点Ａは容量Ｃ１（６０２）と容量Ｃ２（６０３）が並列に接続された回路構成となる。ここで、時刻Ｔ２２でＶｐ＝Ｖｈ１とすると接続点Ｂの電位が上昇し、さらに時刻Ｔ２３でＶｃ＝ＶＨとすると接続点Ａ及び接続点Ｂの電位（各々Ｖａ、Ｖｂ）が等しくなり、容量Ｃ１及びＣ２に電位Ｖａ＝Ｖｂが書き込まれ、駆動用ＴＦＴ６０４はオン状態となり電流が流れる。

このとき、時刻Ｔ２２と時刻Ｔ２３における回路動作は、時刻Ｔ２２の動作（Ｖｐ＝Ｖｈ１）が先に設定されているが、機能上は時刻Ｔ２３と逆または同じタイミングに設定してもよい。

次に、時刻Ｔ２４でＶｐ＝Ｖｏｆｆにすると、Ｖａ＝Ｖｂを維持したまま接続点Ａに書き込まれた電荷により、駆動用ＴＦＴ６０４のゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなるまで流れ続ける。ここで駆動用ＴＦＴ６０４の閾値電圧Ｖｔｈは、容量Ｃ１及びＣ２に保持され、駆動用ＴＦＴ６０４の閾値電圧Ｖｔｈの補償が行われる。

時刻Ｔ２７以降の画素データ書き込み期間や発光期間については、実施の形態１と同様な動作機構であるため、ここでは省略する。

また、実施の形態４の駆動回路６００は、実施の形態２の駆動回路４００（図４参照）と同様に接続点Ａと電位Ｖｂのラインとの間に容量Ｃ１及びＣ２を直列に接続し、容量Ｃ１及びＣ２の接続部に選択用ＴＦＴ６０１を接続する構成としてもよい。即ち、実施の形態２の駆動回路４００（図４参照）の構成における接続点Ｂに電力供給用ＴＦＴ６０８を接続した構成であり、この場合も図７のタイミングチャートに従って駆動することができる。

なお、電力供給用ＴＦＴ６０８は、ゲートとドレインが接続されてダイオード構成となっているため、時刻Ｔ２２〜Ｔ２４で補正電源の電圧Ｖｐの（振幅Ｖｐの）パルスを印加する際には、電圧Ｖｐの電圧値で電力供給用ＴＦＴ６０８の駆動制御を行うことが可能である。

電力供給用ＴＦＴ６０８のゲートをドレインから独立させて別ラインから信号を印加することで時刻Ｔ２２〜Ｔ２４のパルスのタイミングを内部駆動とすることも可能であるが、その場合には配線が増えるなど回路構成が複雑になるため、基本的にはダイオード接続とする方が好ましい。

＜実施の形態５＞
図８は、実施の形態５の駆動回路８００を示す図である。駆動回路８００は、図１に示す実施の形態１の駆動回路１００の接続点Ａに、ゲートとドレインを接続してダイオードとして機能させた電力供給用ＴＦＴ８０８を接続した回路構成であり、その他の部分は実施の形態１の回路構成と同様である。実施の形態１の駆動回路１００の構成要素に対応する構成要素は、８００番台の同様の符号で示し、重複説明を省略する。

駆動回路８００は、端子８００Ａ、８００Ｂ、選択用ＴＦＴ８０１、容量Ｃ１（８０２）、容量Ｃ２（８０３）、駆動用ＴＦＴ８０４、設定用ＴＦＴ８０５、及び電力供給用ＴＦＴ８０８を含む。

図８では電力供給用ＴＦＴ８０８を見やすいようにＡ'点で接続した形で記載されているが、実質的には接続点ＡとＡ'点は同じ接点と考えてよく、以下の説明では接続点Ａに統一して説明する。

実施の形態５の駆動回路８００は、実施の形態４の駆動回路６００の電力供給用ＴＦＴ６０８の接続点を接続点Ｂから接続点Ａに変えた構成を有する。従って、実施の形態４の駆動回路６００と同様に、実施の形態１に比べてＴＦＴを１個多くに形成する必要があるが、閾値電圧Ｖｔｈの補償期間において有機ＥＬ素子１０に電流を流さないため有機ＥＬ素子１０の長寿命化に有効なほか、駆動動作をより単純化できる。

また、実施の形態４の駆動回路６００と同様に、補正電源の電圧Ｖｐを必要とするが、有機ＥＬ素子１０の電源電圧Ｖｄとは別系統であり、また低電圧でかつ一定のため、外部ドライバにより容易に駆動することができる。

実施の形態５の駆動回路８００の動作は、基本的には実施の形態４の駆動回路６００（図６参照）の動作と同様であり、図７に示すタイミングチャートによって説明できるものである。以下、図７を援用する。

まず、時刻Ｔ２１でＶｓｅｌ＝Ｖｈとすると、接続点Ａは容量Ｃ１（６０２）と容量Ｃ２（６０３）が並列に接続された回路構成となる。ここで、時刻Ｔ２２でＶｐ＝Ｖｈ１とすると接続点Ａの電位が上昇し、容量Ｃ１及びＣ２に書き込まれる。

さらに、時刻Ｔ２３でＶｃ＝ＶＨとすると、接続点Ａ及び接続点Ｂの電位（各々Ｖａ、Ｖｂ）が等しくなり、容量Ｃ１及びＣ２に書き込まれる電位はＶａ＝Ｖｂとなる。これにより駆動用ＴＦＴ６０４はオンになり電流が流れる。

このとき、時刻Ｔ２２と時刻Ｔ２３における回路動作は、時刻Ｔ２２が先に設定されているが、実施の形態５の駆動回路８００においても、機能上は逆または同じタイミングに設定してもよい。

次に、時刻Ｔ２４でＶｐ＝ＶｏｆｆとするとＶａ＝Ｖｂを維持したまま接続点Ａに書き込まれた電荷により、駆動用ＴＦＴ６０４のゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなるまで、ドレイン・ソース間に電流が流れ続ける。ここで、駆動用ＴＦＴ６０４の閾値電圧Ｖｔｈは容量Ｃ１及びＣ２に保持されることにより、駆動用ＴＦＴ６０４の閾値電圧Ｖｔｈの補償が行われる。

なお、実施の形態５の駆動回路８００の場合、実施の形態４の駆動回路６００（図６参照）と異なり、設定ＴＦＴ８０５がオフの状態で電力供給用ＴＦＴ８０８をオンにすると接続点Ａに接続した容量Ｃ１及びＣ２に電位が書き込まれるため、図７において時刻Ｔ２３と時刻Ｔ２４における回路動作を逆にすることができる。

即ち、時刻Ｔ２４のＶｐ＝Ｖｏｆｆにするタイミングが、時刻Ｔ２３のＶｃ＝ＶＨにするタイミングより早くても、閾値電圧Ｖｔｈを補償する効果を得ることが可能であり、実施の形態４の駆動回路６００に比べると、駆動時間の設定マージンを広く取ることが可能である。

なお、時刻Ｔ２７以降の画素データ書き込み期間や発光期間については、実施の形態１と同様な動作機構であるため、ここでは省略する。

また、実施の形態５の駆動回路８００は、実施の形態２の駆動回路４００（図４参照）と同様に、接続点Ａと端子８００Ｂとの間に容量Ｃ１及びＣ２を直列に接続し、容量Ｃ１及びＣ２の接続部に選択用ＴＦＴ８０１を接続する構成としてもよい。即ち、実施の形態２の回路構成の接続点Ａに電力供給用ＴＦＴ８０８を接続した構成であり、この場合も図７の駆動タイミングチャートで駆動することができる。

なお、電力供給用ＴＦＴ８０８は、ゲートとドレインが接続されてダイオード構成となっているため、時刻Ｔ２２〜Ｔ２４で電圧パルスを印加する際には、電圧Ｖｐで電力供給用ＴＦＴ８０８の駆動制御を行うことが可能である。電力供給用ＴＦＴ８０８のゲートをドレインから独立させて別ラインから信号を印加し、内部駆動とすることも可能であるが、その場合には配線が増えるなど回路構成が複雑になるため、基本的にはダイオード接続とする方が好ましい。

＜実施の形態６＞
図９は、実施の形態６の駆動回路９００を示す図である。図１０は、実施の形態６の駆動回路９００を駆動するタイミングチャートを示す図である。

実施の形態６の駆動回路９００では、閾値電圧Ｖｔｈを補償するために接続点Ａに電位を書き込む際に、有機ＥＬ素子１０（図１参照）への電源供給用のライン（Ｖｄ）ではなく、選択用ＴＦＴ９０１から書き込む方法を適用したものである。即ち、実施の形態６の駆動回路９００では、データ線（Ｖｉｎ）を通じて閾値電圧Ｖｔｈの補償に必要な電流を供給する。

このような点以外は、実施の形態６の駆動回路９００は、実施の形態１、２の駆動回路１００、４００を変形した回路構成を有するため、実施の形態１、２の駆動回路１００、４００の構成要素に対応する構成要素は、９００番台の同様の符号で示し、重複説明を省略する。

駆動回路９００は、端子９００Ａ、９００Ｂ、選択用ＴＦＴ９０１、容量Ｃ１（９０２）、容量Ｃ２（９０３）、駆動用ＴＦＴ９０４、設定用ＴＦＴ９０５、及び調整用ＴＦＴ９０９を含む。

実施の形態６の駆動回路９００では、閾値電圧Ｖｔｈの補償のために書き込む電圧はＶｔｈより大きければ低い電圧でよく、補償期間に駆動用ＴＦＴ９０４に流れる電流は有機ＥＬ素子１０の発光に要する最大電流に比べると小さく設定することができるが、十分な電流容量を確保するため、適切な外部ドライバで駆動することが好ましい。

この場合、一つの走査線に書き込む際には全てのデータ線に電流を流すことになるため、例えば補正用の低い電圧の電源を外部ドライバで切り替えてデータ線に接続するような手法を適用することができる。

実施の形態６の駆動回路９００は、図４に示す実施の形態２の駆動回路４００における接続点ＡとＲ点の間に調整用ＴＦＴ９０９を接続した構成である。なお、図９ではＲ'点と記載しているが実質的に同じ点であるので、以下ではＲ点と記す。

またＴ４１〜Ｔ４８を補償期間、Ｔ４９〜Ｔ５２を画素データ書き込み期間、Ｔ５３以降を発光期間と呼ぶこととし、全期間においてＶｂ＝Ｖｏｆｆで一定（通常は０Ｖ）とする。駆動回路９００の動作は次の通りである。

まず、時刻Ｔ４１にＶｉｎ＝Ｖｚに設定し、時刻Ｔ４２にＶｓｅｌ＝Ｖｈに設定した状態で、時刻Ｔ４３〜Ｔ４４にＶｑ＝Ｖｈ１に設定すると、選択用ＴＦＴ９０１及び調整用ＴＦＴ９０９がオンになり、接続点Ａの電圧Ｖａ及びＲ点の電圧Ｖｒは、Ｖａ＝Ｖｒ＝Ｖｚとなり、容量Ｃ１（９０２）及びＣ２（９０３）に書き込まれる。ここで電圧Ｖｚは、駆動用ＴＦＴ９０４の閾値電圧Ｖｔｈより大きな電圧に設定しておく。

ここでは、時刻Ｔ４２及び時刻Ｔ４３の動作はどちらが先であっても同じタイミングであっても構わない。

時刻Ｔ４５でＶｃ＝ＶＨに設定してＴＦＴ９０５がオンになると、選択用ＴＦＴ９０１はオンの状態であるため、Ｒ点の電圧は、Ｖｒ＝Ｖｚの状態を保持したまま、駆動用ＴＦＴ９０４がオンになり、Ｖａ＝Ｖｂ＝Ｖｔｈとなるまで電流が流れる。このときＶｒ＞Ｖａの状態となる。

この後、時刻Ｔ４６でＶｃ＝ＶＬに設定して設定用ＴＦＴ９０５をオフにし、さらに時刻Ｔ４７でＶｓｅｌ＝Ｖｌに設定し、かつ、時刻Ｔ４８でＶｉｎ＝Ｖｏｆｆに設定して選択用ＴＦＴ９０１をオフにすると、容量Ｃ１及びＣ２の直列容量に閾値電圧Ｖｔｈが書き込まれた状態になる。

なお、時刻Ｔ２９以降の画素データ書き込み期間や発光期間については、実施の形態４と同様な動作機構であるためここでは省略するが、式（１）において閾値電圧Ｖｔｈの項が消えるため、実施の形態１乃至５と同様に、閾値電圧Ｖｔｈの補償を行うことが可能である。なお、入力電圧の大きさは基本的にＶｉｎ≧Ｖｒに設定される。

図１１は、実施の形態６の駆動回路９００の変形例による駆動回路１１００を示す図である。駆動回路１１００は、端子１１００Ａ、１１００Ｂ、選択用ＴＦＴ１１０１、容量Ｃ１（１１０２）、容量Ｃ２（１１０３）、駆動用ＴＦＴ１１０４、設定用ＴＦＴ１１０５、及び調整用ＴＦＴ１１０９を含む。

図１１に示す駆動回路１１００は、図９の調整用ＴＦＴ９０９を容量Ｃ２（９０３）の両端に接続するのではなく、接続点Ａと端子１１００Ａとの間に接続した回路構成を有する。このため、図９と接続は異なるが、基本的に同様な動作を実現する。従って、図１０に示した駆動タイミングチャートによって動作させることが可能であり、補償するための原理も図９と同様なためここでは省略する。

＜実施の形態７＞
図１２は実施の形態７の駆動回路１２００を示す図である。図１２において、図１に示した実施の形態１の駆動回路１００の接続点Ａと端子１００Ａとの間に並列に調整用ＴＦＴ１２０９を追加したものである。なお、図１２には接続点Ａ'を示すが、実質的に接続点Ａと同じ接続点であるため、以下では接続点Ａと称す。

実施の形態７の駆動回路１２００は、実施の形態１の回路における閾値電圧Ｖｔｈを補償するために接続点Ａに電位を書き込む際に、有機ＥＬ素子１０を介してではなく、選択用ＴＦＴ１２０１の入力側（端子１２００Ａ）からデータ電圧を利用して直接的に電位を書き込む構成としたものである。即ち、実施の形態７の駆動回路１２００では、データ線を通じて電圧補償に必要な電流が供給される。

このような点以外は、実施の形態７の駆動回路１２００は、実施の形態１の駆動回路１００を変形した回路構成を有するため、実施の形態１の駆動回路１００の構成要素に対応する構成要素は、１２００番台の同様の符号で示し、重複説明を省略する。

駆動回路１２００は、端子１２００Ａ、１２００Ｂ、選択用ＴＦＴ１２０１、容量Ｃ１（１２０２）、容量Ｃ２（１２０３）、駆動用ＴＦＴ１２０４、設定用ＴＦＴ１２０５、及び調整用ＴＦＴ１２０９を含む。

実施の形態７では、閾値電圧Ｖｔｈを補償するために容量Ｃ１（１２０２）及びＣ２（１２０３）に書き込む電圧は、Ｖｔｈより大きければ低い電圧で良く、補償期間に駆動用ＴＦＴ１２０４に流れる電流は、有機ＥＬ素子１０の発光に要する最大電流に比べると小さく設定することができる。しかしながら、データ電圧Ｖｉｎによる容量Ｃ１（１２０２）及びＣ２（１２０３）への書き込みにおいて、十分な電流容量を確保するために、必要に応じてデータ線に適切な外部ドライバを設ける等の対応策を行いながら、容量Ｃ１（１２０２）及びＣ２（１２０３）への書き込みを行うことが好ましい。

この場合、一つの走査線に書き込む際には全てのデータ線に電流を流すことになるため、例えば補正用の低い電圧の電源を外部ドライバで切り替えてデータ線に接続するような手法を適用することができる。

また、図１２に示す駆動回路１２００は、図１３に示す駆動回路１３００のように変形することが可能である。

図１３は、実施の形態７の変形例による駆動回路１３００を示す図である。

図１３に示す駆動回路１３００は、図１２に示す駆動回路１２００の調整用ＴＦＴ１２０９のドレインの接続先を、端子１２００Ａから、選択用ＴＦＴ１３０１のソースに切り替えたものである。

駆動回路１３００は、端子１３００Ａ、１３００Ｂ、選択用ＴＦＴ１３０１、容量Ｃ１（１３０２）、容量Ｃ２（１３０３）、駆動用ＴＦＴ１３０４、設定用ＴＦＴ１３０５、及び調整用ＴＦＴ１３０９を含む。なお、選択用ＴＦＴ１３０１のソース、容量Ｃ１（１３０２）の一端、及び調整用ＴＦＴ１３０９のドレインの接続点を接続点Ｓと称す。

図１３に示す駆動回路１３００は、実施の形態６の駆動回路９００（図９参照）と同様に、図１０に示した駆動タイミングチャートによって動作させることが可能である。なお、実質的には図１２に示す駆動回路１２００も同様な動作原理で説明できるため、ここでは図１３に示す駆動回路１３００の動作について説明する。また、ここでは、図１０を援用する。

まず、図１０において時刻Ｔ４１にＶｉｎ＝Ｖｚに設定し、時刻Ｔ４２にＶｓｅｌ＝Ｖｈに設定した状態で、時刻Ｔ４３〜Ｔ４４にＶｑ＝Ｖｈ１に設定すると、選択用ＴＦＴ１３０１及びＴＦＴ１３０９がオンになり、接続点Ａの電位Ｖａは、Ｖａ＝Ｖｚとなる。これにより、容量Ｃ１（１３０２）と容量Ｃ２（１３０３）に電圧Ｖｚが書き込まれる。ここでＶｚは駆動用ＴＦＴ１３０４の閾値電圧Ｖｔｈより大きな電圧に設定する。

ここでは、実施の形態６と同様に、時刻Ｔ４２及びＴ４３の動作はどちらが先であっても同じタイミングであっても構わない。

時刻Ｔ４５でＶｃ＝ＶＨに設定してＴＦＴ１３０５をオンにすると、選択用ＴＦＴ１３０１はオンの状態であるため、Ｓ点の電位はＶｓ＝Ｖｚの状態を保持したまま駆動用ＴＦＴ１３０４がオンになり、Ｖａ＝Ｖｂ＝Ｖｔｈとなるまで電流が流れる。このときＶｓ＞Ｖａの状態となる。

その後、時刻Ｔ４６でＶｃ＝ＶＬに設定して調整用ＴＦＴ１３０５をオフにし、さらに時刻Ｔ４７でＶｓｅｌ＝Ｖｌに設定し、時刻Ｔ８でＶｉｎ＝Ｖｏｆｆに設定して選択用ＴＦＴ９０１をオフにすると、容量Ｃ１及びＣ２によりＶｔｈが書き込まれた状態で維持される。

なお、時刻Ｔ２９以降の画素データ書き込み期間や発光期間については、実施の形態１と同様な動作機構であるためここでは省略するが、式（１）において閾値電圧Ｖｔｈの項が消えるため、閾値電圧Ｖｔｈの補償を行うことが可能となる。なお、データ電圧Ｖｉｎの大きさは、基本的にＶｉｎ≧Ｖｓに設定される。

［実施の形態１乃至７の共通の駆動方法］
実施の形態１乃至７の駆動回路（１００、４００、５００、６００、８００、９００、１１００、１２００、１３００）は、１画素内におけるＴＦＴの数が３個または４個程度で構成されるため、画素の微細化に有利であり、さらに作製プロセスの簡略化などに伴い歩留まり低下を抑制できるなど、有機ＥＬディスプレイの微細化や高速駆動に効果的な回路構成を有する。

実施の形態１乃至７において、駆動用ＴＦＴ（１０４、４０４、５０４、６０４、８０４、９０４、１１０４、１２０４、１３０４）のソースは基準電位Ｖｂとなる配線（を介して端子１００Ｂ、４００Ｂ、５００Ｂ、６００Ｂ、８００Ｂ、９００Ｂ、１１００Ｂ、１２００Ｂ、１３００Ｂ）に接続されており、ソース電位が変動しない。このため、画素データの入力は（端子１００Ａ、４００Ａ、５００Ａ、６００Ａ、８００Ａ、９００Ａ、１１００Ａ、１２００Ａ、１３００Ａを介して）電圧Ｖｉｎによって容易に制御することができる。

実施の形態１乃至７は、駆動用ＴＦＴのゲートに電流を流入させて容量に電荷を保持させるとともに、駆動用ＴＦＴをダイオード接続させて蓄積させた容量から電流を流出させることにより機能するが、それを効率よく行うための回路構成を有し、かつ適切な駆動タイミングチャートにより動作する。

また、実施の形態１乃至７においては、駆動用ＴＦＴの閾値電圧Ｖｔｈの補償（補正）をした後に画素データが書き込まれ、最後に電源電圧Ｖｄをオンにするタイミングで発光期間となり有機ＥＬ素子１０が発光する。即ち、補償期間、画素データ書き込み期間、発光期間を独立に設定することができる。

従って、実施の形態１乃至７の駆動回路では、補償期間と画素データ書き込み期間とが終了した後に、様々な発光期間の設け方を実現することができる。ここで、図１４及び図１５を用いて、すべての走査線についての補償期間、画素データ書き込み期間、発光期間の設定の仕方について説明する。

図１４及び図１５は、実施の形態１乃至７の駆動回路を用いた有機ＥＬディスプレイにおける補償期間、画素データ書き込み期間、発光期間の関係を概略的に示すタイミングチャートである。図１４及び図１５に示すタイミングチャートは、図２、７、１０に示す走査線毎のタイミングチャートを時間軸方向にずらしながら、有機ＥＬディスプレイに含まれるすべての走査線分だけ縦方向に並べたものである。

図１４（Ａ）に示すように、補償期間、画素データ書き込み期間、発光期間をすべての走査線に対して、順次時間をずらしながら行ってもよい。この場合は、各走査線に対応する有機ＥＬ素子１０は、順次発光されることになる。

また、図１４（Ｂ）に示すように、すべての走査線を複数のブロックに分けて、補償期間と画素データ書き込み期間は、図１４（Ａ）と同様に、すべての走査線に対して、順次時間をずらしながら行い、発光期間は、ブロック毎に同時に行うようにしてもよい。この場合は、ブロック毎に発光が同時に行われることになる。

また、図１４（Ｃ）に示すように、補償期間と画素データ書き込み期間は、すべての走査線に対して順次時間をずらしながら行い、発光期間は、すべての走査線について同時に行うようにしてもよい。この場合は、すべての走査線について発光が同時に行われることになる。

なお、図１４（Ａ）及び（Ｂ）については、全画素データの書き込み時間を１フィールド分費やす場合を示すが、書き込み期間や発光期間については自由に設定してよい。

また、実施の形態１乃至７の駆動回路を用いた有機ＥＬディスプレイに、ブロックで発光させる方式や、すべての走査線について同時発光させる方式を適用する場合には、図１５に示すように、閾値電圧の補償期間をブロック毎に設け、又は、全ての走査線について同時に設け、その後に、画素データ書き込み期間をブロック毎に設け、又は、全ての走査線について同時に設け、その後に発光期間をブロック毎に設け、又は、全ての走査線について同時に設けることも可能である。この場合は図１４（Ａ）に示す順次発光方式に比べて閾値電圧の補償期間を短縮できるという大きな利点を持つため、閾値補正にかける時間を長く設定できるだけでなく、現状のテレビ方式で用いられている６０Ｈｚ駆動より高フレームレートで駆動する場合、例えば１２０Ｈｚ駆動や２４０Ｈｚ駆動に適用する際には特にその効果が発揮される。

特に、走査線４０００本級のスーパーハイビジョンにおいても実施の形態１乃至７を適用することが可能であり、図１４及び図１５に示す駆動方式を用いて高画質な動画表示を行うことができる。また、高フレームレート（１２０Ｈｚ以上）においては同時発光方式のみならず、上述のようにブロックごと、あるいは前画素を一斉に閾値電圧補償する手法を有効に適用することも有効となる。

また、上述のように実施の形態１乃至７をスーパーハイビジョンに適用する場合には、走査線数が増えて１ラインあたりに要する時間が短くなるため、画面内をブロックに分割して各ブロックごとに捜査する分割方式を導入することも可能である。

また、実施の形態１乃至７においては、従来の駆動方式と同様に、黒挿入を効果的に適用するなど、１フレーム内の発光時間を自由に設定してよい。特に動画特性を向上させるためには、有機ＥＬ素子１０の発光時間が１フレームあたり５０％以下であることが望ましいが、有機ＥＬ素子１０の寿命や発光効率などを考慮すると、２５％から７５％程度であることが望ましい。

このような黒挿入は、電源電圧Ｖｄのオン時間で容易に制御可能であるが、基本的には走査線１本単位で外部回路によってオン・オフ設定を行うことができ、特に図１４（Ｂ）及び（Ｃ）の駆動方法では、電源ラインをブロック毎、又は、すべての走査線でまとめて同時に駆動することが可能である。

また、実施の形態４乃至７の駆動回路（６００、８００、９００、１１００、１２００、１３００）では、電源電圧Ｖｄは補償期間においてパルス電圧の印加などのオン・オフ動作を一切行う必要がない。従って、発光期間にオン・オフの二値動作のみ制御すればよいため、消費電力を低減できるとともに簡単な外部ドライバのみで構成可能である。

さらに、実施の形態１乃至７においては、従来の駆動方式と同様に、発光期間後に前フィールドの各電位や電流を初期状態に戻すリセット期間を適用させてもよい。その場合、発光期間終了時にＶｄ＝Ｖｏｆｆにした後、各ＴＦＴにパルス電圧を印加して各ＴＦＴを初期状態にリセットさせてもよい。

特に、図１４（Ｂ）及び（Ｃ）においては、リセットを複数の走査線でまとめて行うため、リセット時間を長く設定することもできる。

また、実施の形態１乃至７においては、リセットを発光期間の終了後に直ぐに行うことが好ましいが、閾値電圧の補償直前に行ってもよい。また、発光期間の終了後にリセット及び閾値電圧補償を行った後に待機時間を設け、次のフィールドの始まるタイミングで書き込みを始めてもよい。即ち本方式では、閾値電圧Ｖｔｈの補償期間、画素データ書込み時間、発光期間を独立に制御できるため、リセット期間を含めて、各フィールドの中で各々の期間のタイミングや時間配分は自由に設定することができる。

なお、実施の形態１乃至７において、Ｖｓｅｌ＝Ｖｌを印加する際に応答速度を速くするためには、Ｖｉｎに接続する配線（データ配線）の抵抗をなるべく小さくすることが望ましいが、ＶｓｅｌとコンデンサＣ１との接続点、及び基準電圧Ｖｂとなる配線とをソース・ドレインとして接続するＴＦＴを設け、Ｖｂ＝ＶｌをＶｃのタイムチャートと同期して供給することも可能である。

また、実施の形態１乃至７の駆動タイミングチャート例（図２、図７、図１０）においては、閾値電圧の補償期間の終了時に選択用ＴＦＴのＶｉｎ＝Ｖｏｆｆ及びＶｓｅｌ＝Ｖｌの状態にしてから画素データ書込み期間に入るが、補償後すぐに書き込みを行う場合においては、Ｖｓｅｌ＝Ｖｌの状態に保持したままＶｉｎ＝Ｖｘを入力することも可能である。その場合、図１０におけるＶｉｎもＶｚからＶｏｆｆの状態を取らずにＶｘを書き込んでもよい。

＜実施例＞
本発明の実施例として、実施の形態１乃至７に示した各々の駆動回路に含まれるＴＦＴのモデルとしてｎチャネルのポリシリコンを適用してシミュレーションを行った。

図１、図４、図５、図６、図８、図９、図１１、図１２及び図１３に示した各駆動回路（１００、４００、５００、６００、８００、９００、１１００、１２００、１３００）において、Ｖｄ、Ｖｓｅｌ、Ｖｃ、Ｖｄ、Ｖｐ、ＶｑをＴＦＴモデルの特性に合わせて適切に設定し、有機ＥＬ素子１０に流れる電流を一定として実験を行った。また、ＴＦＴモデルはＴＦＴ特性の実測値に基づきフィッティングにより構成した。また、比較用の駆動回路１（図３参照）についてもシミュレーションを行った。

まず図３の比較用の駆動回路１においては、駆動ＴＦＴ３０３の閾値電圧が０．１Ｖ変動しただけで電流値が２０％以上変動するのに対し、補償回路を適用した本実施例（駆動回路１００、４００、５００、６００、８００、９００、１１００、１２００、１３００）では、適切な回路設計を行うことにより電流変動を１％未満に抑制できることが確認された。

さらに走査線４０００本をフレーム周波数１２０Ｈｚ（発光アパーチャー５０％）で駆動する場合を考慮し、「閾値電圧の補償期間の直後に画素データ書き込み期間を設け、４ｍｓ保持した後に発光期間（４ｍｓ）を設けた場合（条件（１））」と、「閾値電圧の補償期間の終了後４ｍｓ保持した後に、画素データ書き込み期間及び発光期間（４ｍｓ）を順次設けた場合（条件（２））」をシミュレーションし、各々の有機ＥＬ素子１０に流れる電流値を比較した。

これらは一斉（同時）書き込みを行い同時発光させる方式に対応し、条件（１）は１ライン目の各画素、また条件（２）は４０００線本目の各画素に対応する。シミュレーションの結果、実施の形態１乃至７の全ての駆動回路（１００、４００、５００、６００、８００、９００、１１００、１２００、１３００）について電流値の変動は１％未満となり、スーパーハイビジョン級においてもフレームレート１２０Ｈｚで同時発光させる手法にも適用できることが分かった。また、これらは有機ＥＬ素子１０の設定最大電流を２、１０、１００、２５６で単純に割った電流についても同様な結果が得られ、８ビットで階調表現した場合にも適用できる可能性がシミュレーション実験により確認された。

以上説明したように、本発明によれば、駆動用ＴＦＴのソース側を基準電位点に直結させ、ソース電位の変動が生じない状態で閾値電圧補正が可能となり、有機ＥＬ素子１０の発光輝度のばらつきを大幅に抑制することが可能となる。

従って、本発明の駆動回路を有機ＥＬディスプレイに適用すれば、同時発光方式やブロック発光方式など種々の発光方式にも対応でき、スーパーハイビジョンの高フレーム化技術の実現など、高画質なディスプレイパネルへの応用が期待できる。

本発明は、有機ＥＬ素子のカソード側に駆動用のｎチャネルＴＦＴを接続する構成において、駆動用ＴＦＴの閾値電圧が変動しても自己補償可能な回路を構成するものである。即ち本発明では、駆動用のｎチャネルＴＦＴのゲートとドレイン間に少なくともＴＦＴを一つ追加し、かつゲートとソース間に容量を接続した基本構成を有し、ゲートに適切な電流を入出力させる回路構成を持つ。駆動用ＴＦＴのソース側は基準電位となる配線に直結させることにより、ソース電位の変動が生じず、さらに各入力端子に適切なタイミングで信号を印加させる手段が適用される。これにより駆動用ＴＦＴのゲートには選択用ＴＦＴによる電圧制御が容易になるのみならず、駆動用ＴＦＴの閾値電圧の変動・ばらつきにも適切な電流補償が行えるため、有機ＥＬの発光輝度のばらつきを大幅に抑制することが可能となる。

以上、本発明の例示的な実施の形態の駆動回路について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１００、４００、５００、６００、８００、９００、１１００、１２００、１３００ 駆動回路
１００Ａ、１００Ｂ、４００Ａ、４００Ｂ、５００Ａ、５００Ｂ、６００Ａ、６００Ｂ、８００Ａ、８００Ｂ、９００Ａ、９００Ｂ、１１００Ａ、１１００Ｂ、１２００Ａ、１２００Ｂ、１３００Ａ、１３００Ｂ 端子
１０１、４０１、５０１、６０１、８０１、９０１、１１０１、１２０１、１３０１ 選択用ＴＦＴ
１０２、４０２、５０２、６０２、８０２、９０２、１１０２、１２０２、１３０２ 容量Ｃ１
１０３、４０３、５０３、６０３、８０３、９０３、１１０３、１２０３、１３０３ 容量Ｃ２
１０４、４０４、５０４、６０４、８０４、９０４、１１０４、１２０４、１３０４ 駆動用ＴＦＴ
１０５、４０５、５０５、６０５、８０５、９０５、１１０５、１２０５、１３０５ 設定用ＴＦＴ
５０７ 整流用ＴＦＴ
６０８、８０８ 電力供給用ＴＦＴ
９０９、１１０９、１２０９、１３０９ 調整用ＴＦＴ

Claims (9)

1. 有機ＥＬ素子のカソードにドレインが接続され、ソースが基準電位点に接続されるｎチャネル型の駆動用ＴＦＴと、
   ドレイン又はソースの一方がデータ線に接続されるｎチャネル型の選択用ＴＦＴと、
   前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、前記駆動用ＴＦＴのゲートに他端が接続される第１キャパシタと、
   前記駆動用ＴＦＴのゲートと前記第１キャパシタの他端とに一端が接続され、他端が前記基準電位点に接続される第２キャパシタと、
   ドレイン又はソースの一方が前記第１キャパシタの他端、前記第２キャパシタの一端、及び前記駆動用ＴＦＴのゲートに接続され、ドレイン又はソースの他方が前記有機ＥＬ素子のカソードと前記駆動用ＴＦＴのドレインとに接続される、ｎチャネル型の設定用ＴＦＴと
   を含み、
   前記データ線の電位を基準電位に設定した状態で、前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして前記有機ＥＬ素子を介して前記第１キャパシタ及び前記第２キャパシタを充電する充電期間と、
   前記充電期間の後に、前記データ線の電位を基準電位に設定した状態で、前記有機ＥＬ素子への電力供給を遮断するとともに前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして、前記第１キャパシタ及び前記第２キャパシタの前記充電で得られた電力で前記駆動用ＴＦＴをダイオード駆動して前記駆動用ＴＦＴのゲート・ソース間電圧を閾値電圧に設定する設定期間と
   による駆動を行う、駆動回路。
2. 有機ＥＬ素子のカソードにドレインが接続され、ソースが基準電位点に接続されるｎチャネル型の駆動用ＴＦＴと、
   ドレイン又はソースの一方がデータ線に接続されるｎチャネル型の選択用ＴＦＴと、
   前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、基準電位点に他端が接続される第１キャパシタと、
   前記駆動用ＴＦＴのゲートに一端が接続され、前記第１キャパシタの前記一端と前記選択用ＴＦＴのドレイン又はソースの他方とに他端が接続される第２キャパシタと、
   ドレイン又はソースの一方が前記第２キャパシタの一端と前記駆動用ＴＦＴのゲートとに接続され、ドレイン又はソースの他方が前記有機ＥＬ素子のカソードと前記駆動用ＴＦＴのドレインとの間に接続される、ｎチャネル型の設定用ＴＦＴと
   を含み、
   前記データ線の電位を基準電位に設定した状態で、前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして前記有機ＥＬ素子を介して前記第１キャパシタ及び前記第２キャパシタを充電する充電期間と、
   前記充電期間の後に、前記データ線の電位を基準電位に設定した状態で、前記有機ＥＬ素子への電力供給を遮断するとともに前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして、前記第２キャパシタの前記充電で得られた電力で前記駆動用ＴＦＴをダイオード駆動して前記第２キャパシタの充電電圧を前記駆動用ＴＦＴの閾値電圧に設定する設定期間と
   による駆動を行う、駆動回路。
3. ドレインが前記有機ＥＬ素子のカソードと自己のゲートとに接続され、ソースが前記駆動用ＴＦＴのドレインと、前記ｎチャネル型の設定用ＴＦＴのドレイン又はソースの他方とに接続される、ｎチャネル型の整流用ＴＦＴをさらに含む、請求項１又は２記載の駆動回路。
4. ドレインが自己のゲートと電源とに接続され、ソースが前記有機ＥＬ素子のカソードに接続される、ｎチャネル型の電力供給用ＴＦＴをさらに含み、
   前記充電期間では、前記有機ＥＬ素子を介して前記第１キャパシタ及び前記第２キャパシタを充電する代わりに、前記電力供給用ＴＦＴを介して前記第１キャパシタ及び前記第２キャパシタを充電する、請求項１又は２記載の駆動回路。
5. ドレインが自己のゲートと電源とに接続され、ソースが前記設定用ＴＦＴのドレイン又はソースの前記一方に接続される、ｎチャネル型の電力供給用ＴＦＴをさらに含み、
   前記充電期間では、前記有機ＥＬ素子を介して前記第１キャパシタ及び前記第２キャパシタを充電する代わりに、前記電力供給用ＴＦＴを介して前記第１キャパシタ及び前記第２キャパシタを充電する、請求項１又は２記載の駆動回路。
6. 有機ＥＬ素子のカソードにドレインが接続され、ソースが基準電位点に接続されるｎチャネル型の駆動用ＴＦＴと、
   ドレイン又はソースの一方がデータ線に接続されるｎチャネル型の選択用ＴＦＴと、
   前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、基準電位点に他端が接続される第１キャパシタと、
   前記駆動用ＴＦＴのゲートに一端が接続され、前記第１キャパシタの前記一端と前記選択用ＴＦＴのドレイン又はソースの他方とに他端が接続される第２キャパシタと、
   ドレイン又はソースの一方が前記第２キャパシタの前記一端に接続され、ドレイン又はソースの他方が前記第２キャパシタの前記他端に接続される調整用ＴＦＴと、
   ドレイン又はソースの一方が前記第２キャパシタの一端と前記駆動用ＴＦＴのゲートとに接続され、他方が前記有機ＥＬ素子のカソードと前記駆動用ＴＦＴのドレインとの間に接続される、ｎチャネル型の設定用ＴＦＴと
   を含み、
   前記データ線の電位を基準電位よりも高い所定データ電位に設定した状態で、前記選択用ＴＦＴ及び前記調整用ＴＦＴをオンにして前記データ線から前記第１キャパシタを充電する充電期間と、
   前記充電期間の後に、前記データ線の電位を前記所定データ電位に設定するとともに、前記有機ＥＬ素子への電力供給を遮断した状態で、前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして、前記駆動用ＴＦＴをダイオード駆動して前記第１キャパシタと第２キャパシタにより前記駆動用ＴＦＴのゲート・ソース間電圧を閾値電圧に設定する設定期間と
   による駆動を行う、駆動回路。
7. 前記調整用ＴＦＴのドレイン又はソースの他方が前記第２キャパシタの前記他端の代わりに、前記データ線に接続される、請求項６記載の駆動回路。
8. 有機ＥＬ素子のカソードにドレインが接続され、ソースが基準電位点に接続されるｎチャネル型の駆動用ＴＦＴと、
   ドレイン又はソースの一方がデータ線に接続されるｎチャネル型の選択用ＴＦＴと、
   前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、前記駆動用ＴＦＴのゲートに他端が接続される第１キャパシタと、
   前記駆動用ＴＦＴのゲートと前記第１キャパシタの他端とに一端が接続され、他端が前記基準電位点に接続される第２キャパシタと、
   ドレイン又はソースの一方がデータ線に接続され、他方が前記第１キャパシタの他端と前記第２キャパシタの一端とに接続されるｎチャネル型の調整用ＴＦＴと、
   ドレイン又はソースの一方が前記第１キャパシタの他端、前記第２キャパシタの一端、前記調整用ＴＦＴのドレイン又はソースの他方、及び前記駆動用ＴＦＴのゲートに接続され、ドレイン又はソースの他方が前記有機ＥＬ素子のカソードと前記駆動用ＴＦＴのドレインとに接続される、ｎチャネル型の設定用ＴＦＴと
   を含み、
   前記データ線の電位を基準電位よりも高い所定データ電位に設定した状態で、前記選択用ＴＦＴ及び前記調整用ＴＦＴをオンにして前記データ線から前記第２キャパシタを充電する充電期間と、
   前記充電期間の後に、前記データ線の電位を前記所定データ電位に設定するとともに、前記有機ＥＬ素子への電力供給を遮断した状態で、前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして、前記第２キャパシタの前記充電で得られた電力で前記駆動用ＴＦＴをダイオード駆動して前記駆動用ＴＦＴのゲート・ソース間電圧を閾値電圧に設定する設定期間と
   による駆動を行う、駆動回路。
9. 有機ＥＬ素子のカソードにドレインが接続され、ソースが基準電位点に接続されるｎチャネル型の駆動用ＴＦＴと、
   ドレイン又はソースの一方がデータ線に接続されるｎチャネル型の選択用ＴＦＴと、
   前記選択用ＴＦＴのドレイン又はソースの他方に一端が接続され、前記駆動用ＴＦＴのゲートに他端が接続される第１キャパシタと、
   前記駆動用ＴＦＴのゲートと前記第１キャパシタの他端とに一端が接続され、他端が前記基準電位点に接続される第２キャパシタと、
   ドレイン又はソースの一方が前記選択用ＴＦＴのドレイン又はソースの他方に接続され、ドレイン又はソースの他方が前記第１キャパシタの他端と前記第２キャパシタの一端とに接続されるｎチャネル型の調整用ＴＦＴと、
   ドレイン又はソースの一方が前記第１キャパシタの他端、前記第２キャパシタの一端、前記調整用ＴＦＴのドレイン又はソースの他方、及び前記駆動用ＴＦＴのゲートに接続され、ドレイン又はソースの他方が前記有機ＥＬ素子のカソードと前記駆動用ＴＦＴのドレインとに接続される、ｎチャネル型の設定用ＴＦＴと
   を含み、
   前記データ線の電位を基準電位よりも高い所定データ電位に設定した状態で、前記選択用ＴＦＴ及び前記調整用ＴＦＴをオンにして前記データ線から前記第２キャパシタを充電する充電期間と、
   前記充電期間の後に、前記データ線の電位を前記所定データ電位に設定するとともに、前記有機ＥＬ素子への電力供給を遮断した状態で、前記選択用ＴＦＴ及び前記設定用ＴＦＴをオンにして、前記第２キャパシタの前記充電で得られた電力で前記駆動用ＴＦＴをダイオード駆動して前記駆動用ＴＦＴのゲート・ソース間電圧を閾値電圧に設定する設定期間と
   による駆動を行う、駆動回路。

Images