JP2015121450A - 治具 - Google Patents
治具 Download PDFInfo
- Publication number
- JP2015121450A JP2015121450A JP2013264898A JP2013264898A JP2015121450A JP 2015121450 A JP2015121450 A JP 2015121450A JP 2013264898 A JP2013264898 A JP 2013264898A JP 2013264898 A JP2013264898 A JP 2013264898A JP 2015121450 A JP2015121450 A JP 2015121450A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- probe
- substrate
- jig
- probes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】基板の外形の公差によらず、基板上に形成されたパッドにプローブを精度良く接触させることが可能な治具を提供する。【解決手段】本発明に係る本発明に係る治具(100〜300)は、半導体チップ(6〜8)が実装され、半導体チップと電気的に接続されるパッド(61、81)が形成された基板(63)を載置するための窪み(10、11)を有する第1部材(1、13)と、第1部材上に設けられた第2部材(2、30)と、第2部材を第1部材に固定する第1固定部材(3、32)と、第2部材に支持され、外部の機器(9)からパッドに電圧を供給するための第1プローブ(4、12)と、を備え、前記第1プローブは、対応する一つのパッドに対して一方向に複数本配列され、一つのパッドに対して設けられた複数本の第1プローブの間隔は、対応するパッドの第1プローブの配列方向に沿った辺の長さよりも短いことを特徴とする。【選択図】図1
Description
本発明は、電子部品の電気的特性を測定するための治具に関するものである。
半導体基板(半導体チップ)に回路素子等が形成された半導体装置などの電子部品の多くは、半導体チップが基板(インターポーザ)に実装されてパッケージングされる。例えば、半導体チップを基板に実装する方法としては、例えば、ワイヤによってICチップと基板とを電気的に接続するワイヤボンディング実装や、基板上に並んだバンプ(はんだボール)と呼ばれる突起状の端子によって電子部品と基板とを電気的に接続するフリップチップ実装等が従来から知られている。
中でも、フリップチップ実装は、実装に必要となる面積が小さいので、小型化や薄型化が要求される携帯機器用の半導体装置に多く用いられている。また、フリップチップ実装は、配線を短くすることができることから、電気的特性が良い。そのため、高周波用の半導体装置等に多く用いられている。更に、電子部品の熱を基板に伝えやすいので、発熱が問題となる素子の実装にも用いられている。例えば、非特許文献1に記載されているような通信用のフォトダイオード(以下、「PD」とも称する。)が複数形成された半導体チップをセラミック等の絶縁基板に実装したパッケージ形態(チップオンキャリア(Chip−on−Carrier))には、フリップチップ実装が用いられている。
中でも、フリップチップ実装は、実装に必要となる面積が小さいので、小型化や薄型化が要求される携帯機器用の半導体装置に多く用いられている。また、フリップチップ実装は、配線を短くすることができることから、電気的特性が良い。そのため、高周波用の半導体装置等に多く用いられている。更に、電子部品の熱を基板に伝えやすいので、発熱が問題となる素子の実装にも用いられている。例えば、非特許文献1に記載されているような通信用のフォトダイオード(以下、「PD」とも称する。)が複数形成された半導体チップをセラミック等の絶縁基板に実装したパッケージ形態(チップオンキャリア(Chip−on−Carrier))には、フリップチップ実装が用いられている。
このような半導体装置においては、使用前(例えば製品出荷の前)に、特性の安定化を図り、且つ初期段階での不良を取り除くことを目的として、所謂バーンイン試験という通電負荷試験が行われている。具体的に、バーンイン試験とは、温度や電圧などのストレスを加えることにより、潜在的な不良個所の顕在化を加速させ、その後の作動試験などにより不良製品を排除しようとするものである。
バーンイン試験時には、半導体チップに通電するために、半導体チップと外部電源とが配線によって電気的に接続される。この配線方法としては、例えば、半導体チップを測定用の仮の基板にワイヤボンディングした簡易実装を行い、仮の基板を介して半導体チップと外部電源とを電気的に接続する方法が知られている。しかしながら、この方法では、仮の基板と半導体チップとをワイヤで接続する工程と、ワイヤを外す工程とが必要になるので、手間とコストが掛かるという問題がある。
そこで、半導体チップと外部電源とを接続する別の方法として、基板の周縁を枠に挟み込み、所定の位置に固定する治具を用いる方法が知られている。この治具の構成を図12〜図18に示す。
図12に示されるように、治具500は、平面視略矩形の板状の下部部材110と、この下部部材110上に配設され、下部部材110と同等の形状を有する板状の上部部材120と、下部部材110上面において上部部材120が所定の方向に移動可能にするとともに、上部部材120を下部部材110に固定する移動部130とを備えている。
ここで、下部部材110の上面には、平面視略矩形の凹部111が形成されている。
また、上部部材120には、凹部111と同等の形状の開口部121が形成されている。
また、上部部材120には、凹部111と同等の形状の開口部121が形成されている。
また、移動部130は、上部部材120に形成された矩形の開口からなるガイド131と、このガイド131を介して下部部材110に螺着されたネジ132とから構成されている。このガイド131は、図12および図14を正面視した状態において、上部部材120の対角線と略一致する方向、すなわち右下方向から左上方向に亘って、下部部材110および上部部材120の各側部に対して斜めに延在している。したがって、上部部材120は、下部部材110に対して右下方向から左上方向に沿った斜めの方向に移動することとなる。
このような治具100の使用方法は次の通りである。なお、以下において、凹部111と開口部121の各内側面の位置を示すための上下左右方向は、図12または図14を正面視した状態における上下左右方向を示している。
先ず、図12に示すように、鉛直上方から見た状態において、凹部111と開口部121の縁部が略一致するように、下部部材110と上部部材120との位置を調整する。次に、半導体チップ701を実装した基板700を、開口部121を介して凹部111の底面に載置する。そして、開口部121から露出する凹部111の面積が小さくなるように、図12に示す矢印Cの方向、すなわち、上部部材120をガイド131に沿って右下方向から左上方向に向かって移動させる。すると、基板700は、開口部121内面の右側面および下側面により凹部111底面上を左上方向に移動させられ、図14,図15に示すように、それらの側面と凹部111内面の左側面および上側面に挟持される。この状態でネジ132を下部部材110に螺着させると、基板700は、治具500に固定されることとなる。
基板700が治具500に固定されたら、基板700上面に形成されたパッド端子702に、外部電源に接続されたプローブの先端(以下、「プローブ端子」とも称する。)を接触させる。これにより、基板700に実装された半導体チップ701と外部電源とが電気的に接続されることになる。
このような治具100を用いることにより、ワイヤボンディングする場合のように、ワイヤを接続したり、ワイヤを外したりする工程が不要となるので、手間やコストを削減することができる。
S.Tsunashima et. al., "Silica-based, compact and variable-optical-attenuator integrated coherent receiver with stable optoelectronic coupling system",OPTICS EXPRESS, 20(24), pp.27174-27179, 2012
しかしながら、上述した方法では、半導体チップ701を実装した基板700の外形の公差(基板の形状のばらつき)により、基板700上のパッド端子702の位置が、基板700毎にばらつくことがある。すなわち、上述した方法では、治具500が基板700の周縁を固定することにより、基板700の外形を基準にパッド端子702の位置を決定しているので、基板700の外形に誤差があると、基板700毎にパッド端子702の位置がずれ、プローブ端子をパッド端子700に精度良く接触させることができないという問題があった。
例えば、図16に示すように外形が設計値通りに形成された基板700_1の場合には、プローブ端子400がちょうどパッド端子702上に位置することになる。これに対し、図17に示すように外形が設計値よりも大きく形成された基板700_2の場合や、図18に示すように外形が設計値よりも小さく形成された基板700_3の場合、プローブ端子400が接触する位置がパッド端子702からずれてしまうため、パッド端子702とプローブとが電気的に接続されず、半導体チップと外部電源とが電気的に接続されないため、バーンイン試験を実施することができない。
上記の問題を解決するための方法として、基板700上のパッド端子702のサイズを基板の公差を考慮して大きくすることが考えられる。しかしながら、当該方法では、パッドの寄生容量が大きくなってしまうため、できるだけ寄生容量を小さくしたい高周波用の半導体装置、例えば、通信用のPDが形成された半導体装置等には向かない。
特に、近年のPDの多機能化の要請により、PDを備えた半導体チップの外部端子数が増加傾向にあるため、その外部端子と接続される基板上のパッド端子の数も多くなってきていること(非特許文献1を参照)や、更なる低コスト化の要求に応えるためにパッド端子間の距離(ピッチ)が狭くして集積密度の向上を図る傾向があること等から、パッド端子のサイズを大きくすることは現実的ではない。
そこで、本発明は、基板の外形の公差によらず、基板上に形成されたパッドにプローブを精度良く接触させることが可能な治具を提供することを目的とする。
上述したような課題を解決するために、本発明に係る治具は、半導体チップが実装され、前記半導体チップと電気的に接続されるパッドが形成された基板を載置するための窪みを有する第1部材と、前記第1部材上に設けられた第2部材と、前記第2部材を前記第1部材に固定する第1固定部材と、前記第2部材に支持され、外部に設けられた機器から前記パッドに電圧を供給するための第1プローブと、を備え、前記第1プローブは、対応する一つの前記パッドに対して一方向に複数本配列され、一つの前記パッドに対して設けられた複数本の前記第1プローブの間隔は、対応する前記パッドの前記第1プローブの配列方向に沿った辺の長さよりも短いことを特徴とするものである。
上記治具において、前記パッド毎に対応して配置された複数本の前記第1プローブから成るプローブ群を複数組有し、夫々のプローブ群が共通に接続されてもよい。
上記治具において、前記第2部材は、前記窪みの少なくとも一部を覆うように前記第1部材上に配置され、前記第1プローブは、前記第2部材の前記第1部材と接する主面における平面視で前記窪みと重なりを有する部分から、前記窪みの底面に向かって前記主面に垂直な方向に延在するようにしてもよい。更に、上記治具は、外部に設けられた機器から対応する前記パッドに電圧および電流を供給するとともに当該パッドに発生した電圧および電流を測定するための第2プローブを更に備え、前記第2プローブは、対応する前記パッド毎に一本ずつ設けられ、前記第2部材の前記主面における平面視で前記窪みと重なりを有する部分から、前記窪みの底面に向かって前記主面に垂直な方向に延在するようにしてもよい。
また、上記治具において、前記第2部材は、前記窪み内において、平面視で前記基板が載置される側の前記窪みの第1辺と対向する前記窪みの第2辺の側に設けられ、平面視で前記第1辺および前記第2辺に直交する方向に移動可能にされ、前記第1プローブは、前記第2部材の前記第1部材と接触する面を底面としたときの前記第1辺に対向する側の側面から、平面視で前記第1辺と直交する方向に延在するようにしてもよい。更に、上記治具は、外部に設けられた機器から対応する前記パッドに電圧および電流を供給するとともに当該パッドに発生した電圧および電流を測定するための第2プローブと、前記窪みの少なくとも一部を覆うように前記第1部材上に配置され、前記第2プローブを支持する第3部材と、前記第3部材を前記第1部材に固定する第2固定部材と、を更に備え、前記第2プローブは、対応する前記パッド毎に一本ずつ設けられ、前記第3部材の前記第1部材と接する主面における平面視で前記窪みと重なりを有する部分から、前記窪みの底面に向かって前記主面に垂直な方向に延在するようにしてもよい。
また、上記治具において、前記パッドの幅の設計値をLとし、当該パッドの幅のばらつき幅をdLとした場合に、前記第2プローブの間隔は、(L−2dL)以下としてもよい。
また、上記治具において、前記パッドの幅の設計値をLとし、当該パッドの幅のばらつき幅をdLとし、前記基板の外形の公差と前記治具の外形の公差とを含むばらつき幅をDとした場合に、一つの前記パッドに対応する複数本の前記第2プローブから成るプローブ群における両端のプローブ同士の間隔は、(L+2dL+2D)以上としてもよい。
本発明によれば、治具における第1プローブが、半導体チップを搭載した基板に形成された一つのパッドに対してパッド幅より狭い間隔で複数本配置されるので、前記基板の外形公差に起因して前記パッドの位置が設計値からずれた場合であっても、複数本の第1プローブの何れかを前記パッドに接触させることが可能となる。これにより、例えば、治具の第1部材の窪みにおける上記基板を載置する位置や第1プローブの位置等を、測定する基板を変更する毎に調整したりする必要がないので、効率良く、且つ正確に測定を行うことが可能となる。
以下、本発明の実施の形態について図を参照して説明する。
≪実施の形態1≫
図1に、本発明の一実施の形態に係る治具100の概略を示す。
治具100は、半導体装置6の電気的特性等の測定を行う際に、測定機器9と半導体装置6とを電気的に接続するための器具である。
図1に、本発明の一実施の形態に係る治具100の概略を示す。
治具100は、半導体装置6の電気的特性等の測定を行う際に、測定機器9と半導体装置6とを電気的に接続するための器具である。
半導体装置6は、例えば、基板(チップオンキャリア基板)63と、基板63に実装された半導体チップ60と、基板63上に形成され、半導体チップ60と電気的に接続される外部端子(パッド)61、62とを含む。
半導体チップ60は、例えば複数の通信用のフォトダイオード620が複数個並んで形成されたPDアレイを備える半導体集積回路(IC:Integrated Circuit)である。夫々のフォトダイオード620のアノードは対応するパッド61に接続され、夫々のフォトダイオード620のカソードは対応するパッド62に接続される。
パッド62は、固定電位供給用の電極である。パッド61は、高周波信号が伝搬する電極である。パッド61および62は、例えば平面視矩形状に形成される。パッド61は、当該パッドの表面積に起因して形成される寄生容量を小さくするため、平面視において、パッド62よりも小さな形状(小さなパッド面積)を有する。なお、半導体装置6のより詳細な構成については後述する。
測定機器9は、例えば、治具100に設けられたプローブ4,5を介して、被測定素子(半導体装置6)に対する電圧の印加および電流のシンク・ソースを行うとともに、電圧や電流等の電気的な特性の測定を行う検査装置(テスタ)である。
治具100は、半導体装置6のパッド61に接触するプローブ4が、対応する一つのパッド61に対してパッド61の幅より狭い間隔で複数本設けられることを一つの特徴としている。以下、治具100の具体的な構成について、図2乃至4を用いて詳細に説明する。
図2は、実施の形態1に係る治具100の模式的な平面を示す図である。図3は、図2に示される治具のI−I’線による断面を模式的に示す図である。図4は、図2に示される治具のII−II’線による断面を模式的に示す図である。
図2乃至4に示されるように、治具100は、基材1と、上部部材2と、固定部材3と、プローブ4,5と、を備える。
基材1は、例えばアルミを主成分とする金属材料で形成される。基材1は、上面に、半導体装置6を載置するための平面視矩形状の窪み10を有する。窪み10は、半導体装置6を窪み10内に載置して上部部材2を基材1に固定したときに、半導体装置6を構成する半導体チップ60の上面が上部部材2の下面に接触しない程度の十分な深さを有する。また、窪み10は、半導体装置6を載置することができれば、平面視における窪み10の長辺および短辺の長さに特に制限はない。なお、図2には、基材1に2つの窪み10が形成され、被測定素子として2つの半導体装置6が夫々の窪み10に載置される場合が図示されているが、基材1における窪み10の個数や位置はこれに限定されず、適宜、変更可能である。
なお、基材1はアルミ以外の金属材料で形成されても機能することはいうまでもない。
なお、基材1はアルミ以外の金属材料で形成されても機能することはいうまでもない。
上部部材2は、断面視において、基材1の上部に設けられる。具体的に、上部部材2は、基材1の窪み10の少なくとも一部を覆うように基材1の上面に設置される。特に制限されないが、図2乃至4では、上部部材2が窪み10の全体を覆うように、基材1の上面に配置された場合が例示されている。なお、図2では、説明の便宜上、上部部材2の図示を省略し、上部部材2が配置される平面上の領域2Aを点線で図示している。
固定部材3は、上部部材2を基材1に固定する。例えば、固定部材3は、外面にねじ山を有するおねじ形状を有し、上部部材2を基材1にねじ止めする。
プローブ4,5は、測定機器9と半導体装置6のパッド61、62とを電気的に接続し、パッド61、62に発生した電圧および電流を測定するための器具である。プローブ4、5は、導電性を有する金属部材から構成される。プローブ4,5は、上部部材2の基材1と接する主面(下面)における平面視で窪み10と重なりを有する部分から、窪み10の底面に向かって上部部材2の下面に垂直な方向に延在している。具体的には、プローブ4,5は、一方において上部部材2に支持されるとともにパッド22、23と接続され、他方においてプローブ4,5の先端がパッド61、62に向かって延在している。プローブ4,5は、上部部材2を基材1に固定したときに、プローブ4,5の先端が半導体装置6のパッド61、62に接触するのに十分な長さを有している。
プローブ5は、半導体装置6の固定電位供給用のパッド62に対応して設けられる。例えば、プローブ5は、対応するパッド62毎に一本ずつ設けられる。半導体装置6の電気的特性の測定時(例えばバーンイン試験時)において、プローブ5は、上部部材2に形成されたパッド23を介して、測定機器9における、例えば電圧の印加および電流のシンク・ソースと電圧および電流の測定が可能なSMU(Source Mesurement Unit)端子90に接続される。パッド23とSMU端子90とは、例えば配線ケーブル(図示せず)によって接続される。なお、当該配線ケーブルとパッド23とは、例えば半田を介して接続される。
プローブ4は、半導体装置6の高周波信号が発生するパッド61に対応して設けられる。具体的に、プローブ4は、対応する一つのパッド61に対して、冗長な本数が設けられる。すなわち、プローブ4は、対応する一つのパッド61に対して、パッド61の幅より狭い間隔で複数本設けられる。一群を構成する複数のプローブ4(以下、「プローブ群40」と表記する。)は、対応するパッド61毎に複数組設けられる。例えば、図1乃至4には、基板63の長手方向に沿って配列された4本のプローブ4からなるプローブ群40が、パッド61毎に対応して配置された構成が例示されている。
半導体装置6の電気的特性の測定時(例えばバーンイン試験時)において、プローブ4は、上部部材2上に形成されたパッド22を介して、測定機器9における固定電圧(例えばグラウンド電圧)を供給する端子に接続される。パッド22と測定機器9の端子とは、例えば配線ケーブル(図示せず)によって接続される。なお、当該配線ケーブルとパッド22とは、例えば半田を介して接続される。
半導体装置6の電気的特性の測定時(例えばバーンイン試験時)において、プローブ4は、上部部材2上に形成されたパッド22を介して、測定機器9における固定電圧(例えばグラウンド電圧)を供給する端子に接続される。パッド22と測定機器9の端子とは、例えば配線ケーブル(図示せず)によって接続される。なお、当該配線ケーブルとパッド22とは、例えば半田を介して接続される。
プローブ群40を構成する夫々のプローブ4は、対応するパッド61に確実に接触するように、狭い間隔で配列される。具体的には、一つのパッド61に対して設けられた複数本のプローブ4の間隔は、対応するパッド61のプローブ4の配列方向に沿った辺の長さ(パッドの幅)よりも短い。例えば、パッド61の幅の設計値をLとし、パッド61の幅のばらつき幅をdLとした場合に、プローブ4の間隔Xは、(L−2dL)以下とされる。例えば、L=100μm、dL=10μm(Lのプラスマイナス10%)としたとき、プローブ4の間隔は80μm以下とされる。
また、基板63の外形の公差(例えば基板63の長手方向の公差)と治具の外形の公差(例えば窪み10の長手方向の公差)とを含むばらつき幅をDとした場合に、プローブ群40の幅W、すなわち、一つのプローブ群を構成する両端のプローブ4同士の間隔は、(L+2dL+2D)以上とされる。例えば、L=100μm、dL=10μm(Lのプラスマイナス10%)、D=50μmとしたとき、プローブ群40の幅Wは220μm以上とされる。
なお、本実施の形態のように、複数のプローブ4を纏めて固定電位ノード(グラウンドノードGND)に接続する場合には、プローブ群40同士の間隔を図2乃至4に示される長さよりも短くしてもよい。例えば、プローブ4の間隔Xと等しい間隔でプローブ群40を配置してもよい。また、本実施の形態では、パッド61の平面視における断面線I−I’と平行な辺の長さは、2D以上としている。
次に、半導体装置6について詳細に説明する。
図5は、半導体装置6における半導体チップ60の模式的な断面を示す図である。同図に示される半導体チップ60は、例えば、InPフォトダイオードチップである。以下、同図に示される半導体チップ60の製造方法について簡単に説明する。
図5は、半導体装置6における半導体チップ60の模式的な断面を示す図である。同図に示される半導体チップ60は、例えば、InPフォトダイオードチップである。以下、同図に示される半導体チップ60の製造方法について簡単に説明する。
先ず、MOVPE法等のエピタキシャル成長法を利用して、InP基板600に、n型InP層601、ノンドープInGaAsP層602、およびp型InGaAs層603を順次積層させて形成する。その後、例えばフォトリソグラフィおよびエッチングにより、n型InP層601、ノンドープInGaAsP層602、およびp型InGaAs層603をメサ型に加工する。その後、n型InP層601およびp型InGaAs層603に、夫々オーミック接触となる半導体−金属接合部(図示せず)を設ける。その後、基板60とフリップチップ接続するための金属配線604、605を、n型InP層601およびp型InGaAs層603の半導体−金属接合部に接触させて形成する。最後に、金属配線604、605上にパッド606、607を形成する。パッド606、607は、例えばAuを主成分とする金属から構成される。パッド606、607の厚み(InP基板600の平面の垂直方向の長さ)は、例えば約4μmである。上記のような工程を経た半導体ウェハ(InP基板600)はダイシングされ、個別の半導体チップとなる。
次に、半導体チップ60を実装する基板63について説明する。
図6は、半導体装置6における基板63の平面的な構造を示す図である。
同図に示される基板63は、例えば絶縁性を有するセラミック基板64と、半導体チップ60のパッド606、607とフリップチップ接続するための複数のパッド65と、半導体装置6の外部電極としてのパッド61、62と、当該パッド61、62と対応するパッド65とを接続するための金属配線66と、を備える。パッド61、62、および65は、セラミック基板64上に、例えばフォトリソグラフィおよびエッチングによりパターニングされた金属(例えばAuを主成分とする金属)から構成される。前述したように、半導体チップ60の高周波信号が伝搬するパッド61は、高周波の伝送特性の低下を抑制するため、寄生容量ができるだけ小さくなるように可能な限り小さく形成する。一方、固定電圧が供給されるパッド62は、高周波の伝送特性に影響を与えないので、基板60の公差を考慮して可能な限り大きく形成する。
図6は、半導体装置6における基板63の平面的な構造を示す図である。
同図に示される基板63は、例えば絶縁性を有するセラミック基板64と、半導体チップ60のパッド606、607とフリップチップ接続するための複数のパッド65と、半導体装置6の外部電極としてのパッド61、62と、当該パッド61、62と対応するパッド65とを接続するための金属配線66と、を備える。パッド61、62、および65は、セラミック基板64上に、例えばフォトリソグラフィおよびエッチングによりパターニングされた金属(例えばAuを主成分とする金属)から構成される。前述したように、半導体チップ60の高周波信号が伝搬するパッド61は、高周波の伝送特性の低下を抑制するため、寄生容量ができるだけ小さくなるように可能な限り小さく形成する。一方、固定電圧が供給されるパッド62は、高周波の伝送特性に影響を与えないので、基板60の公差を考慮して可能な限り大きく形成する。
図7は、基板63に半導体チップ60を実装した半導体装置6の模式的な断面を示す図である。同図に示されるように、基板63のパッド65上に、図示されない半田ボール等を介してパッド61、62が接続されることにより、半導体チップ60が基板63に実装される。これにより、フリップチップ実装素子としての半導体装置6が実現される。
次に、治具100を用いた電気的特性の測定方法について簡単に説明する。
先ず、治具100に、被検査素子としての半導体装置6を載置する。具体的には、基板63の角を窪み10の角に合わせて半導体装置6を窪み10内に配置する。換言すれば、基板63の一つの短辺が窪み10の一つの短辺に沿うように、且つ基板63の一つの長辺が窪み10の一つの長辺に沿うように、半導体装置6を窪み10内に配置する。
先ず、治具100に、被検査素子としての半導体装置6を載置する。具体的には、基板63の角を窪み10の角に合わせて半導体装置6を窪み10内に配置する。換言すれば、基板63の一つの短辺が窪み10の一つの短辺に沿うように、且つ基板63の一つの長辺が窪み10の一つの長辺に沿うように、半導体装置6を窪み10内に配置する。
その後、固定部材3によって上部部材2を基材1に固定する。これにより、上部部材2に支持されたプローブ4、5が、基板63上に形成されたパッド61、62に夫々接触する。特に、プローブ4は、上記のように高周波信号が伝搬するパッド61の一つに対して複数本設けられるので、基板63の外形公差に起因してパッド61の位置が設計値からずれた場合であっても、何れかのプローブ4をパッド61に接触させることが可能となる。また、プローブ5は、上記のようにパッド62を基板63の公差を考慮して形成していることから、パッド61の位置がばらついた場合であっても、一本のプローブ5を対応する一つのパッド62に接触させることが可能となる。また、プローブ4,5を、弾性を有する金属部材を用いて形成すれば、上部部材2を固定することで、基板63や基板63上のパッド62を破壊しない程度の力で窪み10内における半導体装置6の位置を固定することが可能となる。
その後、上部部材2の上面に形成されたパッド22、23と測定機器9の端子とを配線ケーブル等によって接続する。これにより、半導体装置6の電気的特性等の測定や負荷試験等を行うことが可能となる。例えば、半導体装置6のバーンイン試験を行う場合、パッド61に接続されるプローブ4にはグラウンド電圧が供給される。一方、半導体装置6のパッド62には、プローブ5を介して、測定機器9のSMU端子90から個別に電圧が印加される。このときのパッド62の電圧およびパッド62に流れる電流を測定機器9で測定することで、4つのフォトダイオード620の電流−電圧特性を夫々測定することができる。なお、本実施の形態では、4つのフォトダイオード620の夫々のカソード端子を別々のSMU端子90に接続する場合を例示したが、バーンイン試験のみを低コストで実施する場合には、夫々のカソード端子を一つのSMU端子に接続するようにしてもよい。例えば、プローブ4と同様に、夫々のプローブ5を一つのパッド23に共通に接続してもよいし、夫々のパッド23と測定機器9とを接続するための配線ケーブルを共通に接続して一つのSMU端子に接続してもよい。
以上説明したように、本実施の形態に係る治具100によれば、プローブ4が、基板63に形成された一つのパッド61に対してそのパッド幅より狭い間隔で複数本配置されるので、基板63の外形公差等に起因してパッドの位置が設計値からずれた場合であっても、何れかのプローブ4をパッド61に接触させることが可能となる。これによれば、例えば治具100の窪み10内の半導体装置6を載置する位置やプローブ4の位置等を、測定する基板を変更する毎に調整したりする必要がないので、効率良く、且つ正確に測定を行うことが可能となる。
また、上述したように、プローブ4の間隔Xを(L−2dL)以下とし、プローブ群40の幅Wを(L+2dL+2D)以上とすることで、プローブ4とパッド61との接触不良が更に起こり難くなるから、半導体装置6と測定機器9との間の電気的接続をより確実なものとすることが可能となる。
≪実施の形態2≫
図8は、実施の形態2に係る治具の概略を示す図である。
同図に示される治具200は、プローブ4がスイッチ素子SWを介して、固定電位ノードに接続される点で実施の形態1に係る治具100と相違し、その他の構成は治具100と同様である。以下の説明においては、実施の形態1に係る治具100と共通する構成要素については同一の符号を用いて表し、その詳細な説明を省略する。
図8は、実施の形態2に係る治具の概略を示す図である。
同図に示される治具200は、プローブ4がスイッチ素子SWを介して、固定電位ノードに接続される点で実施の形態1に係る治具100と相違し、その他の構成は治具100と同様である。以下の説明においては、実施の形態1に係る治具100と共通する構成要素については同一の符号を用いて表し、その詳細な説明を省略する。
治具200には、被測定素子として半導体装置7が載置される。半導体装置7は、実施の形態1に係る半導体装置6と同様に、半導体チップ70が基板73に実装されたフリップチップ実装素子である。
半導体チップ70は、例えば通信用のフォトダイオード(PD)720と、一端がフォトダイオード720のカソードに接続された容量素子721とを一組としたものをアレイ上に集積化した半導体集積回路である。容量素子721は、例えば、MIM(Metal−Insulator−Metal)容量である。
基板73は、半導体装置7の外部端子となるパッド71、72、77、および78を備える。なお、図示はしないが、実施の形態1に係る基板63と同様に、基板73は、半導体チップ70と基板73とをフリップチップ接続するためのパッドや、当該パッドとパッド71、72、77、および78とを接続するための金属配線等も備えている。
パッド71は、対応するフォトダイオード720のアノードに接続される。パッド72は、対応するフォトダイオード720のカソードおよび容量素子721の一端に接続される。パッド77は、夫々の容量素子721の他端に共通に接続され、例えばグラウンド電圧が供給される。パッド77とパッド71とは、基板73の長手方向に、交互に並んで配置される(コプレーナ線路構成)。また、パッド78も、パッド77と同様に、夫々の容量素子721の他端に共通に接続され、グラウンド電圧が供給される。パッド78は、基板73の長手方向に並んで配置されたパッド72の列を両端において挟むように、配置される。
次に、治具200を用いた電気的特性の測定方法について説明する。
先ず、治具200に、被検査素子としての半導体装置7を載置する。具体的な載置の方法は、実施の形態1と同様である。これにより、上部部材2に支持されたプローブ4、5が、基板73上の対応するパッド71、72、77、および78に接触する。特に、プローブ4は、上記のように高周波信号が伝搬するパッド71の一つに対して複数本設けられるので、基板73の外形公差に起因してパッド71の位置が設計値からずれた場合であっても、何れかのプローブ4をパッド61に接触させることが可能となる。また、プローブ4が複数設けられていることから、パッド71と並んで配置されたパッド77にもプローブ4を接触させることが可能となる。
先ず、治具200に、被検査素子としての半導体装置7を載置する。具体的な載置の方法は、実施の形態1と同様である。これにより、上部部材2に支持されたプローブ4、5が、基板73上の対応するパッド71、72、77、および78に接触する。特に、プローブ4は、上記のように高周波信号が伝搬するパッド71の一つに対して複数本設けられるので、基板73の外形公差に起因してパッド71の位置が設計値からずれた場合であっても、何れかのプローブ4をパッド61に接触させることが可能となる。また、プローブ4が複数設けられていることから、パッド71と並んで配置されたパッド77にもプローブ4を接触させることが可能となる。
その後、実施の形態1と同様に、上部部材2の上面に形成されたパッド22、23と測定機器9の端子とを配線ケーブル等によって接続する。これにより、半導体装置7の電気的特性等の測定や負荷試験等を行うことが可能となる。
例えば、半導体装置7のバーンイン試験を行う場合、パッド71および77に接続されるプローブ4には、スイッチ素子SWを介して測定機器9からグラウンド電圧が供給される。また、半導体装置7のパッド78には、プローブ5を介して、測定機器9からグラウンド電圧が供給される。更に、半導体装置7の夫々のパッド72には、プローブ5を介して、測定機器9のSMU端子90から個別に電圧が印加される。
パッド72の電圧およびパッド72に流れる電流を測定機器9で測定することで、4つのフォトダイオード720と容量素子721の夫々の電流−電圧特性を測定することができる。例えば、容量素子721の電流−電圧特性を測定する場合、スイッチ素子SWをオフ(開放)させた状態で、SMU端子90から電圧を印加する。これにより、容量素子721の両端にのみ電圧が印加されるので、容量素子721単体の電流−電圧特性を測定することができる。一方、フォトダイオード720の電流−電圧特性を測定する場合、先ず、スイッチ素子SWをオン(短絡)させた状態で、SMU端子90から電圧を印加する。これにより、容量素子721とフォトダイオード720の両端に電圧が印加されるので、容量素子721とフォトダイオード720との並列回路の電流−電圧特性を測定することができる。その後、上記並列回路の電流−電圧特性から、事前に測定しておいた容量素子721単体の電流−電圧特性を減ずることにより、フォトダイオード720単体の電流−電圧特性を推測することが可能となる。
なお、本実施の形態では、4つのフォトダイオード720の夫々のカソード端子を別々のSMU端子に接続する場合を例示したが、夫々のカソード端子を一つのSMU端子に接続すれば、4つのフォトダイオード720を同時に測定することが可能となる。また、4つの容量素子721を同時に測定することも可能となる。
以上説明したように、実施の形態2に係る治具200によれば、実施の形態1に係る治具100と同様に、基板73の外形公差等に起因してパッドの位置が設計値からずれた場合であっても、何れかのプローブ4をパッド71に接触させることが可能となる。また、パッド71と並んで配置されたパッド77にもプローブ4を接触させることができるので、バーンイン試験時に、パッド71とパッド77の双方に固定電圧(グラウンド電圧)を印加することが容易となる。
≪実施の形態3≫
図9は、実施の形態3に係る治具の構成の平面を模式的に示す図である。図10は、図9に示される治具のIII−III’線による断面を模式的に示す図である。図11は、図9に示される治具のIV−IV’線による断面を模式的に示す図である。
図9は、実施の形態3に係る治具の構成の平面を模式的に示す図である。図10は、図9に示される治具のIII−III’線による断面を模式的に示す図である。図11は、図9に示される治具のIV−IV’線による断面を模式的に示す図である。
治具300には、被測定素子として半導体装置8が載置される。半導体装置8は、高周波信号が伝搬するパッドが基板63の上面のみならず側面にも延在する点で、実施の形態1に係る半導体装置6と相違し、その他の構成は半導体装置6と同様である。以下の説明においては、実施の形態1に係る半導体装置6と共通する構成要素については同一の符号を用いて表し、その詳細な説明を省略する。
図10に示されるように、半導体装置8において、フォトダイオード620のアノード端子に接続されるパッド81は、基板63の上面63Aから側面63Bまで延在して形成される。換言すれば、パッド81は、基板63の上面63Aに接するように形成され、且つ側面63Bの少なくとも一部に接するように形成される。
治具300は、被測定対象の半導体チップを搭載した基板の側面方向からプローブを押し当て可能な構成を有する点で、実施の形態1に係る治具100と相違し、その他の構成は治具100と同様である。以下の説明においては、実施の形態1に係る治具100と共通する構成要素については同一の符号を用いて表し、その詳細な説明を省略する。
図9乃至11に示されるように、治具300は、基材13と、上部部材20と、固定部材3、32と、プローブ5、12と、移動部材30と、スライダー35とを備える。
基材13は、実施の形態1の基材1と同様に、例えばアルミを主に含む金属部材から構成され、上面に窪み11を有する。窪み11は、図9に示されるように、平面視において、凸状形状を有する。窪み11の平面視における凸状の下部領域11Bには、移動部材30が配置され、窪み11の平面視における凸状の上部領域11Aには、半導体装置8が載置される。窪み11の上部領域11Aは、半導体装置7を窪み11内に載置して上部部材2を基材13に固定したときに、半導体チップ60の上面が上部部材2の下面に接触しない程度の十分な深さと、半導体装置8を窪み11内に配置することが可能な程度の底面積を有する。なお、窪み11は、半導体装置8を窪み11内に載置することができれば、平面視における上部領域11Aの長辺および短辺の長さに特に制限はない。また、図10では、断面視において窪み11の上部領域11Aの高さと下部領域11Bの高さが相違する構成が例示されているが、後述する移動部材30の形状(例えば高さ)やプローブ12の形状等によっては、上部領域11Aの高さと下部領域11Bの高さを等しくしてもよいし、反対に、上部領域11Aを下部領域11Bよりも低くしてもよい。なお、図9には、基材13に2つの窪み11が形成され、被測定素子として2つの半導体装置8が夫々の窪み11に載置される場合が図示されているが、基材13における窪み11の個数や位置はこれに限定されず、適宜、変更可能である。
上部部材20は、実施の形態1に係る上部部材2と同様に、半導体装置8のパッド62に対応して設けられたプローブ5を支持するとともに、固定部材3によって基材13の上面に固定される。具体的に、上部部材20は、窪み11の少なくとも一部を覆うように基材13の上面に設置される。例えば、図10および11では、上部部材2が窪み11の上部領域11Aを覆うように、基材13の上面に配置された場合が例示されている。なお、図9では、説明の便宜上、上部部材20Aの図示を省略し、上部部材20Aが配置される平面上の領域20Aを点線で図示している。
移動部材30は、図9に示されるように、窪み11内において、平面視で半導体装置8の基板63が載置される側の辺11Pと対向する辺11Qの側に設けられる。具体的には、図9および10に示されるように、窪み11の下部領域11Bに配置される。なお、以下の説明では、移動部材30における端子13と接触する面を底面とし、底面と直交する面を側面として説明する。
移動部材30は、平面視で辺11P、11Qに直交するA方向に移動可能にされる。移動部材30は、断面視において上面と底面を貫通する貫通穴31と、貫通穴31を貫通する固定部材32とを有する。貫通穴31は、A方向を長辺とする矩形状に形成される。固定部材32は、例えば固定部材3と同様に、外面にねじ山を有するおねじ形状を有し、移動部材2を端子13にねじ止めする。貫通穴31と固定部材32により、移動部材30をA方向に移動させ、A方向の任意の位置で固定させることが可能となる。また、移動部材30は、移動部材30のA方向と反対方向の側面において支持され、A方向と反対方向に延長して形成されたスライダー35を備える。これにより、容易に、移動部材30をA方向に移動させることができる。
プローブ12は、実施の形態1に係るプローブ4と同様に、導電性を有する金属部材から構成され、測定装置8と半導体装置8のパッド81とを電気的に接続する。プローブ12は、プローブ4と同様に、半導体装置8の高周波信号が発生するパッド81に対応して設けられる。すなわち、プローブ12は、対応する一つのパッド81に対して、パッド81の幅より狭い間隔で複数本設けられる。プローブ12の間隔Xは、実施の形態1に係るプローブ4と同様に、(L−2dL)以下とされる。また、図9乃至12には、基板63の長手方向に等間隔で複数のプローブ12を配列する場合が例示されているが、実施の形態1のプローブ4のように、プローブ群毎に纏めて形成してもよい。この場合には、夫々のプローブ群の幅Wは、(L+2dL+2D)以上とされる。
プローブ12は、移動部材30のA方向の側面(窪み11の辺11Pに対向する側面)において支持され、プローブ12の先端がA方向に向かって延長されて形成される。具体的に、夫々のプローブ12は、図10および11に示されるように、一端が移動部材30のA方向の側面から突出し、他端が移動部材30に形成されたパッド34に共通に接続される。プローブ12は、半導体装置8の電気的特性の測定時(例えばバーンイン試験時)には、移動部材30に形成されたパッド34を介して、測定機器9における固定電圧(例えばグラウンド電圧)を供給する端子に接続される。パッド34と測定機器9の端子とは、例えば配線ケーブル(図示せず)によって接続される。特に制限されないが、当該配線ケーブルとパッド34とは、例えば半田を介して接続される。
次に、治具300を用いた電気的特性の測定方法について簡単に説明する。
先ず、治具300に、被検査素子としての半導体装置8を載置する。具体的には、基板63の角が窪み11の上部領域11Aの角に合うように半導体装置8を上部領域11A内に配置する。換言すれば、基板63の一つの短辺が上部領域11Aの一つの短辺に沿うように、且つ基板63の一つの長辺が上部領域11Aの一つの長辺に沿うように、半導体装置8を窪み11内に配置する。
先ず、治具300に、被検査素子としての半導体装置8を載置する。具体的には、基板63の角が窪み11の上部領域11Aの角に合うように半導体装置8を上部領域11A内に配置する。換言すれば、基板63の一つの短辺が上部領域11Aの一つの短辺に沿うように、且つ基板63の一つの長辺が上部領域11Aの一つの長辺に沿うように、半導体装置8を窪み11内に配置する。
その後、移動部材30を、プローブ12と半導体装置8のパッド81とが接触する位置まで移動させ、固定部材32によって固定する。これにより、プローブ12と半導体装置8とを電気的に接続させ、且つ半導体装置8をA方向から窪み11の側面に押し付けて保持することができる。
その後、実施の形態1の治具100の場合と同様に、固定部材3によって上部部材2を基材1に固定する。これにより、上部部材2に支持されたプローブ5が、基板63上の対応するパッド62に接触する。また、プローブ5を弾性を有する金属部材を用いて形成することにより、基板63や基板63上のパッド62を破壊しない程度の力で、半導体装置8を図10のB方向から上面領域11Aの底面に押し付けて保持することが可能となる。
その後、上部部材2の上面に形成されたパッド23および移動部材30の上面に形成されたパッド34と、測定機器9の端子とを夫々配線ケーブル等によって接続する。これにより、半導体装置8の電気的特性等の測定や負荷試験等を行うことが可能となる。例えば、半導体装置8のバーンイン試験を行う場合、パッド81には、プローブ12を介してグラウンド電圧が供給され、パッド62には、プローブ5を介して測定機器9のSMU端子90から個別に電圧が印加される。これにより、実施の形態1と同様に、半導体チップ60に形成された夫々のフォトダイオードの電流−電圧特性を測定することができる。
以上説明したように、本実施の形態に係る治具300によれば、実施の形態1の治具100と同様に、基板63の上面から側面にまで延在する形状を有するパッド81を備えた半導体装置8において、基板63の外形公差等に起因してパッド81の位置が設計値からずれた場合であっても、何れかのプローブ12を基板63の側面側からパッド81に接触させることができるので、効率良く、且つ正確に半導体装置8の電気的特性等の測定を行うことが可能となる。
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、実施の形態1において、プローブ群40同士の間隔を、各プローブ群40を構成するプローブ同士の間隔よりも短くした場合を例示したが、これに限られず、プローブ群40同士の間隔をプローブ同士の間隔と等しくしてもよい。すなわち、プローブ4を、実施の形態2に係るプローブ12のように、一方向に等間隔で配列してもよい。
また、実施の形態3において、窪み11を平面視凸状の形状に構成する場合を例示したが、半導体装置8を窪み11の一つの角に沿って配置することができ、且つ移動部材がA方向に移動可能にされる構成であれば、凸状の形状に限定されない。
また、実施の形態1乃至3において、基材1、13がアルミを主成分とする金属材料で形成される場合を例示したが、絶縁性を有する材料で形成してもよい。
100、200、300…治具、1、13…基材、2…上部部材、3、32…固定部材、4、5、12…プローブ、10、11…窪み、11A…窪み11の上部領域、11B…窪み11の下部領域、11P、11Q…窪み11の辺、40…プローブ群、6…半導体装置、60…半導体チップ、61、62、81…基板63上のパッド、22、23…上部部材2上のパッド、31…貫通穴、34…移動部材34上のパッド、35…スライダー、63…基板、63A…基板63の上面、63B…基板63の側面。
Claims (8)
- 半導体チップが実装され、前記半導体チップと電気的に接続されるパッドが形成された基板を載置するための窪みを有する第1部材と、
前記第1部材上に設けられた第2部材と、
前記第2部材を前記第1部材に固定する第1固定部材と、
前記第2部材に支持され、外部に設けられた機器から前記パッドに電圧を供給するための第1プローブと、
を備え、
前記第1プローブは、対応する一つの前記パッドに対して、一方向に複数本配列され、
一つの前記パッドに対して設けられた複数本の前記第1プローブの間隔は、対応する前記パッドの前記第1プローブの配列方向に沿った辺の長さよりも短い
ことを特徴とする治具。 - 請求項1記載の治具において、
前記パッド毎に対応して配置された複数本の前記第1プローブから成るプローブ群を複数組有し、
夫々のプローブ群が共通に接続される
ことを特徴とする治具。 - 請求項1または2記載の治具において、
前記第2部材は、前記窪みの少なくとも一部を覆うように前記第1部材上に配置され、
前記第1プローブは、前記第2部材の前記第1部材と接する主面における平面視で前記窪みと重なりを有する部分から、前記窪みの底面に向かって前記主面に垂直な方向に延在する
ことを特徴とする治具。 - 請求項3記載の治具において、
外部に設けられた機器から対応する前記パッドに電圧及び電流を供給するとともに当該パッドに発生した電圧及び電流を測定するための第2プローブを更に備え、
前記第2プローブは、対応する前記パッド毎に一本ずつ設けられ、前記第2部材の前記主面における平面視で前記窪みと重なりを有する部分から、前記窪みの底面に向かって前記主面に垂直な方向に延在する
ことを特徴とする治具。 - 請求項1または2記載の治具において、
前記第2部材は、前記窪み内において、平面視で前記基板が載置される側の前記窪みの第1辺と対向する前記窪みの第2辺の側に設けられ、平面視で前記第1辺及び前記第2辺に直交する方向に移動可能にされ、
前記第1プローブは、前記第2部材の前記第1部材と接触する面を底面としたときの前記第1辺に対向する側の側面から、平面視で前記第1辺と直交する方向に延在する
ことを特徴とする治具。 - 請求項5記載の治具において、
外部に設けられた機器から対応する前記パッドに電圧及び電流を供給するとともに当該パッドに発生した電圧及び電流を測定するための第2プローブと、
前記窪みの少なくとも一部を覆うように前記第1部材上に配置され、前記第2プローブを支持する第3部材と、
前記第3部材を前記第1部材に固定する第2固定部材と、
を更に備え、
前記第2プローブは、対応する前記パッド毎に一本ずつ設けられ、前記第3部材の前記第1部材と接する主面における平面視で前記窪みと重なりを有する部分から、前記窪みの底面に向かって前記第主面に垂直な方向に延在する
ことを特徴とする治具。 - 請求項1乃至6のいずれか一項記載の治具において、
前記パッドの幅の設計値をLとし、当該パッドの幅のばらつき幅をdLとした場合に、
前記第2プローブの間隔は、(L−2dL)以下である
ことを特徴とする治具。 - 請求項1乃至7のいずれか一項記載の治具において、
前記パッドの幅の設計値をLとし、当該パッドの幅のばらつき幅をdLとし、前記基板の外形の公差と前記治具の外形の公差とを含むばらつき幅をDとした場合に、
一つの前記パッドに対応する複数本の前記第2プローブから成るプローブ群における両端のプローブ同士の間隔は、(L+2dL+2D)以上である
ことを特徴とする治具。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013264898A JP2015121450A (ja) | 2013-12-24 | 2013-12-24 | 治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013264898A JP2015121450A (ja) | 2013-12-24 | 2013-12-24 | 治具 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015121450A true JP2015121450A (ja) | 2015-07-02 |
Family
ID=53533189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013264898A Pending JP2015121450A (ja) | 2013-12-24 | 2013-12-24 | 治具 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015121450A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110045185A (zh) * | 2019-04-17 | 2019-07-23 | 深圳振华富电子有限公司 | 贴片产品直流电阻测试治具 |
-
2013
- 2013-12-24 JP JP2013264898A patent/JP2015121450A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110045185A (zh) * | 2019-04-17 | 2019-07-23 | 深圳振华富电子有限公司 | 贴片产品直流电阻测试治具 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100502119B1 (ko) | 접촉 구조물 및 그 조립 기구 | |
US7262613B2 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
JP5486866B2 (ja) | 半導体装置の製造方法 | |
US9733299B2 (en) | Inspection jig | |
JP2009192309A (ja) | 半導体検査装置 | |
US11199578B2 (en) | Testing apparatus and testing method | |
US10006940B2 (en) | Method of manufacturing semiconductor device, and probe card | |
KR20130063263A (ko) | 프로브카드 | |
JP2010025765A (ja) | 検査用接触構造体 | |
JP2009270835A (ja) | 半導体部品の検査方法及び装置 | |
KR101199016B1 (ko) | 엘이디 검사용 프로브 카드 | |
JP2015121450A (ja) | 治具 | |
TW201820575A (zh) | 用於探針卡之空間轉換器及相關之系統及方法 | |
JP2681850B2 (ja) | プローブボード | |
JP5836872B2 (ja) | 半導体装置の特性評価装置 | |
JP2020017713A (ja) | 中間接続部材、および検査装置 | |
KR102243839B1 (ko) | 중간 접속 부재, 및 검사 장치 | |
US10309987B2 (en) | Probe and probe card including the same | |
JP2006170700A (ja) | プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置 | |
US9535108B2 (en) | Inspection apparatus and inspection method | |
KR20090108791A (ko) | 탐침 부재 및 이를 포함하는 프로브 카드 | |
JP2010091314A (ja) | 基板検査治具及び検査用プローブ | |
KR100868635B1 (ko) | 반도체 소자 검사 장치 | |
JPS59208469A (ja) | プロ−ブカ−ド | |
JP2023175292A (ja) | プローブシート、検査装置、検査方法および検査プログラム |