JP2015115923A - 誘導性負荷制御装置 - Google Patents

誘導性負荷制御装置 Download PDF

Info

Publication number
JP2015115923A
JP2015115923A JP2013259096A JP2013259096A JP2015115923A JP 2015115923 A JP2015115923 A JP 2015115923A JP 2013259096 A JP2013259096 A JP 2013259096A JP 2013259096 A JP2013259096 A JP 2013259096A JP 2015115923 A JP2015115923 A JP 2015115923A
Authority
JP
Japan
Prior art keywords
drive
current
current detection
mos transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013259096A
Other languages
English (en)
Other versions
JP6102715B2 (ja
Inventor
紀康 小塩
Noriyasu Koshio
紀康 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013259096A priority Critical patent/JP6102715B2/ja
Publication of JP2015115923A publication Critical patent/JP2015115923A/ja
Application granted granted Critical
Publication of JP6102715B2 publication Critical patent/JP6102715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

【課題】負荷電流による電流検出抵抗の損失を低減する。【解決手段】負荷2と電流検出抵抗13との直列回路に対しダイオード7を並列に設け、電流検出抵抗13と並列にMOSトランジスタ6を設ける。検出回路10は、電流検出抵抗13の端子間電圧に応じた電圧を持つ検出信号Scを出力する。マイコン11は、負荷電流の目標値と検出電流の平均値が一致するようにMOSトランジスタ5をオンオフ駆動するとともに、その逓倍周波数でMOSトランジスタ6をオンオフ駆動する。マイコン11は、MOSトランジスタ6をオフ駆動している期間に検出信号Scを入力し、当該検出信号Scに基づいて負荷電流を検出する。【選択図】図1

Description

本発明は、誘導性負荷と直列にスイッチング素子と電流検出抵抗を備えた誘導性負荷制御装置に関する。
ソレノイドなどの誘導性負荷に流れる電流を制御する制御装置は、誘導性負荷と直列にスイッチング素子と電流検出抵抗を備えている。スイッチング素子がオフしたときに負荷電流を還流させるため、誘導性負荷と電流検出抵抗との直列回路に対し並列にダイオードを備えている。このダイオードの接続形態を採用すると、スイッチング素子のオン期間のみならずオフ期間でも電流検出抵抗に負荷電流が流れる。
制御装置は、電流検出抵抗の端子間電圧を十分に平均化するフィルタ回路を備えている。マイコンは、スイッチング素子の駆動状態とは無関係に、一定周期で上記平均電圧をサンプルホールドおよびA/D変換することにより入力する。マイコンは、その入力電圧に基づいて負荷電流を求め、負荷電流が目標電流と一致するようにスイッチング素子に与える駆動信号のデューティ比を制御する。
特開2002−176346号公報
上記従来構成では、電流検出抵抗に常に負荷電流が流れるので、負荷電流による電流検出抵抗の損失(=負荷電流×電流検出抵抗の抵抗値)が大きくなる。近年、制御装置の小型化が進む一方で、制御装置に収容される素子数が増加しており、制御装置内で発生する総発熱量が増える傾向にある。このため、制御装置の熱設計が難しくなっている。
本発明は上記事情に鑑みてなされたもので、その目的は、負荷電流による電流検出抵抗の損失を低減可能な誘導性負荷制御装置を提供することにある。
請求項1に記載した誘導性負荷制御装置は、スイッチング素子、検出回路、還流回路、バイパス回路および電流検出手段を備えている。スイッチング素子は、誘導性負荷への通電経路に当該誘導性負荷と直列に設けられている。通電経路には、誘導性負荷と隣接して直列に電流検出抵抗が設けられている。検出回路は、当該電流検出抵抗の電圧に応じた検出信号を出力する。還流回路は、誘導性負荷と電流検出抵抗との直列回路に対し並列に設けられており、誘導性負荷に流れる電流を還流させる。
バイパス回路は、電流検出抵抗と並列に設けられており、オン駆動により通電状態となり、オフ駆動により断電状態となる。電流検出手段は、バイパス回路のオン駆動とオフ駆動を繰り返すオンオフ駆動を行い、バイパス回路をオフ駆動している期間に検出回路が出力する検出信号を入力し、当該入力した検出信号に基づいて誘導性負荷に流れる電流を検出する。
この構成によれば、誘導性負荷に流れる負荷電流は、バイパス回路がオフ駆動されている期間では電流検出抵抗に流れ、バイパス回路がオン駆動されている期間ではバイパス回路に流れる。このため、電流検出抵抗に常に負荷電流が流れる従来構成と比べ、負荷電流による電流検出抵抗の損失を低減することができる。電流検出手段は、検出信号の入力を必要とする所望のタイミングに合わせてバイパス回路をオフ駆動することにより、支障なく負荷電流を検出することができる。
請求項2記載の手段によれば、電流検出手段は、スイッチング素子のオン駆動期間およびオフ駆動期間よりも短いオンオフ駆動周期でバイパス回路をオンオフ駆動する。この構成によれば、電流検出手段は、スイッチング素子のオン駆動期間とオフ駆動期間のそれぞれにおいて、少なくとも1回の検出信号を入力できる。従って、これら入力した検出信号に基づいて、スイッチング素子のオン駆動とオフ駆動に応じて増加と減少を繰り返す負荷電流を精度よく検出できる。
請求項3記載の手段によれば、電流検出手段は、バイパス回路のオンオフ駆動周波数を、スイッチング素子のオンオフ駆動周波数のn逓倍(nは2以上の整数)の値に設定する。この構成によれば、電流検出手段は、スイッチング素子のオンオフ駆動周期内の定まった位置で検出信号を入力できる。その結果、負荷電流の状態が不変であるにもかかわらず、スイッチング素子のオンオフ駆動周期ごとに負荷電流の検出値が変動することがなくなる。これにより、平均値の算出に用いる検出信号を入力するスイッチング素子のオンオフ駆動周期の数が少ない場合でも、その入力した少ない検出信号に基づいて負荷電流の平均値を精度よく演算できる。また、入力した検出信号を補間して精度のよい検出電流を得られる。
請求項4記載の手段によれば、電流検出手段は、スイッチング素子のオン駆動期間にバイパス回路をオンオフ駆動し、スイッチング素子のオフ駆動期間にバイパス回路をオフ駆動する。この構成によれば、誘導性負荷とスイッチング素子との間に電流検出抵抗を設ける場合、バイパス回路の駆動用電源(例えばゲート駆動用電源)の電圧を、スイッチング素子の駆動用電源(例えばゲート駆動用電源)の電圧と同程度の電圧値に抑えることができる。その結果、昇圧回路等を新たに設ける必要がなくなる。
請求項5記載の手段によれば、電流検出手段は、バイパス回路をオンオフ駆動しているとき、バイパス回路のオフ駆動期間をオン駆動期間よりも短く設定する。バイパス回路のオフ駆動期間は、安定した検出信号を入力できる時間幅があれば十分である。本構成によれば、安定した検出信号を入力するのに必要なオフ駆動期間を確保しつつ、負荷電流による電流検出抵抗の損失を一層低減することができる。
請求項6記載の手段によれば、電流検出手段は、バイパス回路をオンオフ駆動しているとき、バイパス回路をオフ駆動からオン駆動に切り替える時またはその直前に検出回路が出力する検出信号を入力する。この構成によれば、切り替えに伴うノイズや過渡的な変動のない安定した検出信号を入力することができる。
請求項7記載の手段によれば、電流検出手段は、バイパス回路をオンオフ駆動しているとき、検出回路が出力する検出信号を入力すると直ちにバイパス回路をオン駆動する。この構成によれば、検出信号を入力した後のバイパス回路のオフ駆動期間がなくなるので、負荷電流による電流検出抵抗の損失を一層低減することができる。
第1の実施形態を示す負荷制御装置の構成図 駆動信号、負荷電流および検出信号の波形図 第2の実施形態を示す図2相当図
(第1の実施形態)
第1の実施形態について図1および図2を参照しながら説明する。負荷制御装置1は、例えば車両のECU(Electronic Control Unit)に搭載されており、誘導性負荷2(以下、負荷2と称す)に流れる電流を制御する。負荷2は、例えば自動変速機や油圧コントロールバルブのアクチュエータとして用いられるリニアソレノイドなどである。負荷2は、バッテリ(図示せず)に繋がる電源線3と負荷制御装置1の出力端子4との間に接続されている。
負荷制御装置1は、Nチャネル型のMOSトランジスタ5、6、還流用のダイオード7、ゲート抵抗8、9、検出回路10およびマイクロコンピュータ11(以下、マイコン11と称す)を備えている。負荷制御装置1は、バッテリ電圧VBと、図示しない電源回路により生成される制御用電源電圧VDDにより動作する。
電源線3から出力端子4を介してグランドに至る負荷2への通電経路12において、出力端子4とグランドとの間に電流検出抵抗13とMOSトランジスタ5とが直列に接続されている。電源線3とMOSトランジスタ5のドレインとの間には、負荷2と電流検出抵抗13との直列回路に対し並列となるように還流用のダイオード7が接続されている。電流検出抵抗13には、バイパス回路として動作するMOSトランジスタ6が並列に接続されている。マイコン11の出力ポートとMOSトランジスタ5、6の各ゲートとの間には、それぞれゲート抵抗8、9が設けられている。
検出回路10は、電流検出抵抗13と差動増幅回路14とから構成されている。差動増幅回路14は、オペアンプ15と抵抗16〜19から構成されており、マイコン11に対し電流検出抵抗13の端子間電圧に応じた電圧を持つ検出信号Scを出力する。マイコン11は、A/Dコンバータ20を内蔵しており、検出信号Scをサンプルホールドした後A/D変換して取り込む。マイコン11は、本発明でいう電流検出手段として機能する。
次に、本実施形態の作用について図2を参照しながら説明する。図2に示す波形図は、上から順に、マイコン11からMOSトランジスタ5のゲートに与える駆動信号G1、マイコン11からMOSトランジスタ6のゲートに与える駆動信号G2、負荷2に流れる電流(負荷電流)、検出回路10が出力する検出信号Scを表している。検出信号Scに示したドットは、マイコン11が検出信号Scをサンプリングする位置である。
マイコン11は、負荷電流の目標値と検出した負荷電流(検出電流)の平均値が一致するようにフィードバック制御を行う。すなわち、マイコン11は、目標値から後述する手段により得られた検出電流の平均値を減算して電流偏差を求め、その電流偏差を例えばPI制御器に入力してデューティ比を得る。マイコン11は、一定のオンオフ駆動周波数(PWM周波数)でPWM制御を行い、上記算出したデューティ比を持つ駆動信号G1を生成する。図2に示す波形例では、オンオフ駆動周波数が300Hz、デューティ比が50%の場合を示している。
マイコン11は、MOSトランジスタ6についてオン駆動とオフ駆動を繰り返すオンオフ駆動を行う。このときのMOSトランジスタ6のオンオフ駆動周波数は、MOSトランジスタ5のオンオフ駆動周波数のn逓倍(nは2以上の整数)の値に設定されている。図2に示す波形例では6逓倍とされており、そのオンオフ駆動周波数は1.8kHzである。オンオフ駆動しているときの駆動信号G2のデューティ比は50%よりも大きく設定されており、図2に示す波形例では80%とされている。駆動信号G1、G2は、LレベルからHレベルへの立ち上がりタイミングが一致するように同期している。
駆動信号G1がHレベル(オン駆動状態)になると、MOSトランジスタ5がオン(通電状態)となり、電源線3から負荷2、電流検出抵抗13またはMOSトランジスタ6、MOSトランジスタ5を通してグランドに至る通電経路12に流れる負荷電流が増加する。このとき、駆動信号G1がHレベルになってからの経過時間をt、負荷2や電流検出抵抗13などの通電経路12上のインピーダンスで決まる時定数をτ1とすると、負荷電流は1−exp(−t/τ1)の波形に従って増加する。
一方、駆動信号G1がLレベル(オフ駆動状態)になると、MOSトランジスタ5がオフ(断電状態)となり、電源線3から負荷2、電流検出抵抗13またはMOSトランジスタ6、ダイオード7を通して負荷電流が還流しながら減少する。このとき、駆動信号G1がLレベルになってからの経過時間をt、負荷2、電流検出抵抗13、ダイオード7などの還流経路上のインピーダンスで決まる時定数をτ2とすると、負荷電流はexp(−t/τ2)の波形に従って減少する。
MOSトランジスタ6がオフ駆動されている期間では、負荷電流は電流検出抵抗13を通して流れるので、検出信号Scは負荷電流に応じた電圧を持つ。このとき、電流検出抵抗13で損失が発生して発熱する。これに対し、MOSトランジスタ6がオン駆動されている期間では、負荷電流は電流検出抵抗13をバイパスしてMOSトランジスタ6を通して流れるので、検出信号Scはほぼ0Vとなる。このとき、電流検出抵抗13での損失はほぼゼロとなる。
マイコン11は、MOSトランジスタ6がオフ駆動されている期間に検出信号Scをサンプルホールドし、A/D変換を実行して負荷電流を検出する。図2に示す波形例では、MOSトランジスタ6のオフ駆動期間ごとに、各期間の中央位置において検出信号Scをサンプリングしている。マイコン11は、MOSトランジスタ5のオンオフ駆動周期(PWM周期)のm周期分(m=1、2、…)である6m個のA/D変換値から平均値を算出して負荷電流の平均値を求める。
本実施形態によれば、負荷電流は、MOSトランジスタ6がオフ駆動されている期間に電流検出抵抗13に流れ、MOSトランジスタ6がオン駆動されている期間には電流検出抵抗13に流れない。このため、電流検出抵抗13に常に負荷電流が流れる従来構成と比べ、負荷電流による電流検出抵抗13における損失(発熱)を低減することができる。その結果、小型化や集積化が進むECUに負荷制御装置1を搭載すれば、ECU内での発熱量を抑制することができ、ECUの熱設計を容易に行えるようになる。本実施形態ではMOSトランジスタ6のオフ駆動期間をオン駆動期間よりも短く設定したので、負荷電流による電流検出抵抗13の損失が一層低減される。
マイコン11は、MOSトランジスタ6のオン駆動とオフ駆動を繰り返し行うので、MOSトランジスタ6をオフ駆動している期間に検出信号Scを入力することにより、負荷電流を継続的に検出することができる。MOSトランジスタ6をオン駆動からオフ駆動に切り替えた時、検出信号Scにノイズやリンギングが重畳する場合も考えられる。そこで、マイコン11は、MOSトランジスタ6がオフ駆動された時点から検出信号Scが安定する時間を待って検出信号Scを入力することが好ましい。
具体的には、図2に示すようにオフ駆動期間が比較的長い場合には、オフ駆動期間の中央位置付近またはそれ以降に検出信号Scを入力すればよい。オフ駆動期間が比較的短い場合には、MOSトランジスタ6をオフ駆動からオン駆動に切り替える時、すなわち駆動信号G2をLレベルからHレベルに変化させた時、またはその直前に検出信号Scを入力すればよい。駆動信号G2がLレベルからHレベルに変化しても、MOSトランジスタ6が実際にターンオン動作を開始するまでの間、電流検出抵抗13に負荷電流が流れ続けるからである。その結果、スイッチングノイズやリンギング等の変動がない安定した検出信号Scを入力することができる。
MOSトランジスタ6のオンオフ駆動周波数は、MOSトランジスタ5のオンオフ駆動周波数(PWM周波数)のn逓倍に設定されているので、マイコン11は、PWM周期内の定まった位置で検出信号Scを入力できる。これにより、駆動信号G1のデューティ比が一定に制御されて負荷電流の状態も変化していない場合、PWM周期ごとに負荷電流の検出値が変動することがなくなる。従って、平均値の算出に用いる検出信号Scを入力するPWM周期数が少ない場合、すなわち平均値の算出に用いる検出信号Scのサンプル数が少ない場合でも、負荷電流の平均値を精度よく演算できる。また、入力した検出信号Scを補間して検出電流を得る場合でも、PWM周期ごとの変動がない精度のよい補間処理を行うことができる。
負荷電流は、MOSトランジスタ5のオン駆動期間に増加し、オフ駆動期間に減少する。このため、MOSトランジスタ6のオンオフ駆動周期は、MOSトランジスタ5のオン駆動期間とオフ駆動期間よりも短いことが好ましい。例えば、マイコン11は、駆動信号G1のデューティ比を算出するとともに、MOSトランジスタ6のオンオフ駆動周期を、駆動信号G1のHレベル期間とLレベル期間のうち短い方の期間よりも短く設定する。或いは、駆動信号G1のHレベル期間とLレベル期間の最小期間を予め予測し、MOSトランジスタ6のオンオフ駆動周期をその最小期間よりも短く設定すればよい。この設定により、マイコン11は、負荷電流の増加期間と減少期間のそれぞれにおいて少なくとも1つの検出信号Scを入力できる。従って、この入力した検出信号Scに基づいて、負荷電流の平均値または補間値を高精度に得ることができる。
(第2の実施形態)
第2の実施形態について図3を参照しながら説明する。本実施形態の回路構成は、図1に示した負荷制御装置1と同じである。マイコン11は、MOSトランジスタ5のオン駆動期間にMOSトランジスタ6をオンオフ駆動し、MOSトランジスタ5のオフ駆動期間にMOSトランジスタ6をオフ駆動状態に維持する。図3は、MOSトランジスタ5のオンオフ駆動周波数が300Hz、デューティ比が50%、MOSトランジスタ6のオンオフ駆動周波数が1.8kHz、デューティ比が80%の場合を示している。
マイコン11は、MOSトランジスタ5のオン駆動期間では、MOSトランジスタ6のオフ駆動期間の中央位置において検出信号Scをサンプリングする。MOSトランジスタ5のオフ駆動期間でも、MOSトランジスタ5のオン駆動期間でのサンプリング時点を基点として、MOSトランジスタ6のオンオフ駆動周期(0.55msec)ごとに検出信号Scをサンプリングする。
MOSトランジスタ5のオフ駆動期間では、負荷電流がダイオード7を通して還流するため、MOSトランジスタ6のソース電位はVB+Vf(Vf:ダイオードの順方向電圧)まで上昇する。この期間にMOSトランジスタ6をオン駆動するには、上昇したソース電位よりも更にMOSトランジスタのしきい値電圧Vth以上高い駆動信号G2が必要となる。このため、チャージポンプ回路などの昇圧回路が必要となる。また、MOSトランジスタ6に、当該昇圧電圧以上のゲート耐圧が必要となる。
本実施形態の負荷制御装置は、MOSトランジスタ5のオフ駆動期間にMOSトランジスタ6をオフ駆動し、MOSトランジスタ5のオン駆動期間に限りMOSトランジスタ6をオンオフ駆動する。従って、昇圧回路を新たに設ける必要がなくなる。また、MOSトランジスタ6に必要なゲート耐圧を、MOSトランジスタ5のゲート耐圧と同程度に下げることができ、素子選定の自由度が高まる。その他、第1の実施形態と同様の効果を得ることができる。また、第1の実施形態で説明した検出信号Scの入力タイミング、MOSトランジスタ6のオンオフ駆動周波数(オンオフ駆動周期)についても同様に適用できる。
(その他の実施形態)
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
電源線3とグランドとの間にMOSトランジスタ5、負荷2および電流検出抵抗13が順に直列接続された構成、または電源線3とグランドとの間にMOSトランジスタ5、電流検出抵抗13および負荷2が順に直列接続された構成としてもよい。これらの構成でも、負荷2と電流検出抵抗13との直列回路に対しダイオード7が並列に設けられる。この場合、Pチャネル型のMOSトランジスタ5を用いてもよい。スイッチング素子およびバイパス回路はMOSトランジスタに限られない。
MOSトランジスタ6のオンオフ駆動周期に下限を設けてもよい。これにより、MOSトランジスタ6のスイッチング損失の増大を抑えることができる。
MOSトランジスタ6のオンオフ駆動周波数は、必ずしもMOSトランジスタ5のオンオフ駆動周波数と逓倍関係になくてもよい。
MOSトランジスタ6のオフ駆動期間をオン駆動期間よりも長く設定してもよい。ただし、MOSトランジスタ6のオフ駆動期間を短く設定するほど、電流検出抵抗13での損失低減効果が大きくなる。
マイコン11は、MOSトランジスタ6をオンオフ駆動しているとき、検出信号Scを入力すると直ちにMOSトランジスタ6をオン駆動する構成としてもよい。この構成によれば、検出信号Scを入力した後のMOSトランジスタ6のオフ駆動期間がなくなるので、負荷電流による電流検出抵抗13の損失を一層低減することができる。
マイコン11による検出信号Scのサンプリングタイミングにおける信号電圧に影響を及ぼさない限りにおいて、検出回路とマイコン11との間にフィルタ回路を備えてもよい。これにより、スイッチングに伴い生じるサージ電圧を除去することができる。
図面中、1は負荷制御装置(誘導性負荷制御装置)、2は誘導性負荷、5はMOSトランジスタ(スイッチング素子)、6はMOSトランジスタ(バイパス回路)、7はダイオード(還流回路)、10は検出回路、11はマイクロコンピュータ(電流検出手段)、12は通電経路、13は電流検出抵抗である。

Claims (7)

  1. 誘導性負荷(2)への通電経路(12)に当該誘導性負荷と直列に設けられたスイッチング素子(5)と、
    前記通電経路に前記誘導性負荷と隣接して直列に電流検出抵抗(13)を有し、当該電流検出抵抗の電圧に応じた検出信号を出力する検出回路(10)と、
    前記誘導性負荷と前記電流検出抵抗との直列回路に対し並列に設けられ、前記誘導性負荷に流れる電流を還流させる還流回路(7)と、
    前記電流検出抵抗と並列に設けられ、オン駆動により通電状態となり、オフ駆動により断電状態となるバイパス回路(6)と、
    前記バイパス回路のオン駆動とオフ駆動を繰り返すオンオフ駆動を行い、前記バイパス回路をオフ駆動している期間に前記検出回路が出力する検出信号を入力し、当該入力した検出信号に基づいて前記誘導性負荷に流れる電流を検出する電流検出手段(11)とを備えていることを特徴とする誘導性負荷制御装置。
  2. 前記電流検出手段は、前記スイッチング素子のオン駆動期間およびオフ駆動期間よりも短いオンオフ駆動周期で前記バイパス回路をオンオフ駆動することを特徴とする請求項1記載の誘導性負荷制御装置。
  3. 前記電流検出手段は、前記バイパス回路のオンオフ駆動周波数を、前記スイッチング素子のオンオフ駆動周波数のn逓倍(nは2以上の整数)の値に設定することを特徴とする請求項1または2記載の誘導性負荷制御装置。
  4. 前記電流検出手段は、前記スイッチング素子のオン駆動期間に前記バイパス回路をオンオフ駆動し、前記スイッチング素子のオフ駆動期間に前記バイパス回路をオフ駆動することを特徴とする請求項1から3の何れか一項に記載の誘導性負荷制御装置。
  5. 前記電流検出手段は、前記バイパス回路をオンオフ駆動しているとき、前記バイパス回路のオフ駆動期間をオン駆動期間よりも短く設定することを特徴とする請求項1から4の何れか一項に記載の誘導性負荷制御装置。
  6. 前記電流検出手段は、前記バイパス回路をオンオフ駆動しているとき、前記バイパス回路をオフ駆動からオン駆動に切り替える時またはその直前に前記検出回路が出力する検出信号を入力することを特徴とする請求項1から5の何れか一項に記載の誘導性負荷制御装置。
  7. 前記電流検出手段は、前記バイパス回路をオンオフ駆動しているとき、前記検出回路が出力する検出信号を入力すると直ちに前記バイパス回路をオン駆動することを特徴とする請求項1から5の何れか一項に記載の誘導性負荷制御装置。
JP2013259096A 2013-12-16 2013-12-16 誘導性負荷制御装置 Active JP6102715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013259096A JP6102715B2 (ja) 2013-12-16 2013-12-16 誘導性負荷制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013259096A JP6102715B2 (ja) 2013-12-16 2013-12-16 誘導性負荷制御装置

Publications (2)

Publication Number Publication Date
JP2015115923A true JP2015115923A (ja) 2015-06-22
JP6102715B2 JP6102715B2 (ja) 2017-03-29

Family

ID=53529308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013259096A Active JP6102715B2 (ja) 2013-12-16 2013-12-16 誘導性負荷制御装置

Country Status (1)

Country Link
JP (1) JP6102715B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109659A (ja) * 2010-11-15 2012-06-07 Denso Corp 負荷駆動回路
JP2013012902A (ja) * 2011-06-29 2013-01-17 Denso Corp 負荷駆動回路
WO2013111954A1 (ko) * 2012-01-25 2013-08-01 숭실대학교산학협력단 전력 절감 전류 측정 장치 및 이를 이용한 전력 변환기
JP2013178495A (ja) * 2012-01-30 2013-09-09 Semiconductor Energy Lab Co Ltd 電源回路、及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109659A (ja) * 2010-11-15 2012-06-07 Denso Corp 負荷駆動回路
JP2013012902A (ja) * 2011-06-29 2013-01-17 Denso Corp 負荷駆動回路
WO2013111954A1 (ko) * 2012-01-25 2013-08-01 숭실대학교산학협력단 전력 절감 전류 측정 장치 및 이를 이용한 전력 변환기
JP2013178495A (ja) * 2012-01-30 2013-09-09 Semiconductor Energy Lab Co Ltd 電源回路、及びその駆動方法

Also Published As

Publication number Publication date
JP6102715B2 (ja) 2017-03-29

Similar Documents

Publication Publication Date Title
US7138786B2 (en) Power supply driver circuit
JP5119894B2 (ja) ドライバ回路
KR20080009156A (ko) 양방향 mos 전류 감지 회로
JP5506281B2 (ja) 電源回路及び電子機器
JP5609821B2 (ja) 負荷駆動装置
JP6978952B2 (ja) 半導体装置、負荷駆動システムおよびインダクタ電流の検出方法
CN107769554B (zh) 开关电源装置的控制电路和开关电源装置
US10491119B2 (en) Combined high side and low side current sensing
JP2009075957A (ja) 電源回路および半導体装置
TWI509968B (zh) 電壓轉換電路以及電壓轉換控制器與應用於其中的參數設定方法
US11303210B2 (en) Current sense circuit topology
JP6102715B2 (ja) 誘導性負荷制御装置
JP2017532945A (ja) 電圧コンバータのためのアダプティブコントローラ
JP5626175B2 (ja) 過電圧保護回路
US7148741B2 (en) Current supply circuit and method for supplying current to a load
CA2541592C (en) Circuit arrangement and method for controlling a pulsed power supply
EP1657726A1 (en) Control circuit and method for a proportional solenoid valve, particularly for use on motor vehicles
JP6213381B2 (ja) スイッチング電源装置
JP6919920B2 (ja) 電圧コンバータのためのアダプティブコントローラ
JP2012185709A (ja) 電源装置
US7498794B1 (en) Method and system for sensing current independently of variations in operating conditions
JP6610522B2 (ja) スイッチングレギュレータ
JP6699426B2 (ja) 負荷駆動装置
JP2020038786A (ja) 照明装置
US8368372B2 (en) Switch mode regulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R151 Written notification of patent or utility model registration

Ref document number: 6102715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250