JP2015115394A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015115394A
JP2015115394A JP2013255021A JP2013255021A JP2015115394A JP 2015115394 A JP2015115394 A JP 2015115394A JP 2013255021 A JP2013255021 A JP 2013255021A JP 2013255021 A JP2013255021 A JP 2013255021A JP 2015115394 A JP2015115394 A JP 2015115394A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
adhesive tape
main surface
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013255021A
Other languages
English (en)
Other versions
JP6221710B2 (ja
Inventor
弘之 北林
Hiroyuki Kitabayashi
弘之 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013255021A priority Critical patent/JP6221710B2/ja
Priority to PCT/JP2014/077939 priority patent/WO2015087622A1/ja
Priority to DE112014005614.6T priority patent/DE112014005614T5/de
Priority to US15/102,375 priority patent/US9646834B2/en
Publication of JP2015115394A publication Critical patent/JP2015115394A/ja
Application granted granted Critical
Publication of JP6221710B2 publication Critical patent/JP6221710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0485Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】半導体基板と電極との接触抵抗を低減可能な半導体装置の製造方法を提供する。【解決手段】第1の主面16aおよび第2の主面16bを有し、かつ第1の主面16aの最大径が100mm以上である半導体基板16と、第3の主面1aおよび第4の主面1bを有する粘着テープ1とが準備される。粘着テープ1の第3の主面1aに固定された半導体基板16が収容室31内に配置される。粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。半導体基板16の温度を低減する工程後に半導体基板16の第2の主面16b上に電極15が形成される。収容室31を排気する工程は、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程を含む。【選択図】図1

Description

本発明は、半導体装置の製造方法に関するものであり、より特定的には、半導体基板と電極との接触抵抗を低減可能な半導体装置の製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として採用した半導体装置としては、たとえばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)など、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断を行う半導体装置がある。
たとえば、国際公開第2012/035880号(特許文献1)には、炭化珪素基板を用いた半導体装置の製造方法が記載されている。当該半導体装置の製造方法によれば、複数の炭化珪素基板が支持層により接続された複合ウエハを準備された後、複合ウエハの一方面側に表面電極が形成され、当該表面電極と接するように粘着テープが貼り付けられる。複数の炭化珪素基板を粘着テープにて支持しつつ支持層が研削されることにより支持層が除去される。次に、炭化珪素基板が粘着テープにより固定された状態で、炭化珪素基板に裏面電極が形成される。
国際公開第2012/035880号
しかしながら、半導体基板が粘着テープにより固定された状態で半導体基板に電極が形成されると、半導体基板と電極との接触抵抗が大きくなる場合があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体基板と電極との接触抵抗を低減可能な半導体装置の製造方法を提供することである。
本発明に係る半導体装置の製造方法は以下の工程を有している。第1の主面および第1の主面と反対側の第2の主面を有し、かつ第1の主面の最大径が100mm以上である半導体基板と、第3の主面および第3の主面と反対側の第4の主面を有する粘着テープと、半導体基板を保持可能に設けられた基板保持部とが準備される。半導体基板の第1の主面が粘着テープの第3の主面に固定される。粘着テープの第3の主面に固定された半導体基板が収容室内に配置される。粘着テープの温度を100℃以上に保持しながら収容室が排気される。収容室を排気する工程後に半導体基板の温度が低減される。半導体基板の温度を低減する工程後に半導体基板の第2の主面上に電極が形成される。収容室を排気する工程は、粘着テープの第4の主面と、基板保持部との間に隙間を設けた状態で、粘着テープの温度を100℃以上に保持しながら収容室を排気する工程を含む。
本発明によれば、半導体基板と電極との接触抵抗を低減可能な半導体装置の製造方法を提供することができる。
本発明の一実施の形態に係る半導体装置の構成を概略的に示す断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法を概略的に示すフロー図である。 本発明の一実施の形態に係る半導体装置の製造方法の第1の脱ガス加熱処理工程を概略的に示すフロー図である。 本発明の一実施の形態に係る半導体装置の製造方法の上面素子構造形成工程を概略的に示すフロー図である。 本発明の一実施の形態に係る半導体装置の製造方法の第1の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第2の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第3の工程を概略的説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第4の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第5の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第6の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第7の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第8の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第8の工程を概略的に説明するための斜視模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第9の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第10の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第11の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第12の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第13の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第14の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る半導体装置の製造方法の第15の工程を概略的に説明するための断面模式図である。 本発明の一実施の形態に係る炭化珪素半導体装置の製造装置の構成を概略的に示す模式図である。 粘着テープを介して半導体基板を基板保持部に固定した状態で脱ガス加熱処理を行った場合にガスが抜ける状態を概略的に示す模式図である。 粘着テープおよび半導体基板を基板保持部から離間した状態で脱ガス加熱処理を行った場合にガスが抜ける状態を概略的に示す模式図である。 基板保持部と粘着テープとの隙間を変化させた場合における半導体基板の温度と加熱時間との関係を示すデータである。
[本願発明の実施形態の説明]
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また、負の指数については、結晶学上、”−”(バー)を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を360度とする系を用いている。
発明者は、粘着テープに半導体基板を固定しながら当該半導体基板に電極を形成する場合に、半導体基板と電極との接触抵抗が大きくなる原因について鋭意研究した結果、以下の知見を得て本発明を見出した。
粘着テープに半導体基板を固定しながら、たとえばスパッタリングなどによって半導体基板上に金属膜を形成する際に、半導体基板を固定している粘着テープの温度が上昇する。粘着テープの温度が上昇すると、粘着テープから不純物ガスが発生し、当該不純物ガスにより半導体基板上に形成された金属膜が酸化する。その後、金属膜をアニールして電極を形成すると、半導体基板と電極との接触抵抗が増大することが判明した。
また、当該電極上に保護電極を形成する場合においても、当該不純物ガスにより電極と保護電極との界面が酸化することにより、電極と保護電極との密着性が悪化する場合があることが判明した。当該不純物ガスの成分を分析したところ、不純物ガスの主成分はH2O(水蒸気)であることが分かった。当該水蒸気が金属膜と反応することにより金属膜が酸化すると考えられる。そこで、発明者は、粘着テープに固定された半導体基板を収容室に配置し、粘着テープの温度を100℃以上に保持しながら収容室を排気することを考え付いた。これにより、粘着テープに含有または付着している水分を蒸発させて水蒸気とし、当該水蒸気を収容室から排気することにより、半導体基板周辺の水蒸気が除去される。結果として、水蒸気により電極が酸化されることを抑制することができるので、半導体基板と電極との接触抵抗を低減することができる。また、電極と保護電極との密着性を向上することができる。
さらに研究を続けていくと、粘着テープに固定された半導体基板を100℃以上に加熱する際に、半導体基板が割れる場合があること分かってきた。また半導体基板は、径が大きくなると割れやすくなり、径が100mm以上で特に顕著に割れやすくなる。発明者は、半導体基板が割れる原因について詳細に調査すると、粘着テープを介して半導体基板を基板保持部に固定しながら粘着テープおよび半導体基板の各々を加熱することが、半導体基板が割れる主要因であると考えた。
図22を参照して、粘着テープ1を介して半導体基板16が基板保持部3に吸着される。基板保持部3には加熱部3bが含まれている。加熱部3bを用いて基板保持部3を加熱すると、基板保持部3から熱が粘着テープ1および半導体基板16に伝導されることにより、粘着テープ1および半導体基板16が加熱される。粘着テープ1および半導体基板16の各々がたとえば100℃以上の温度に加熱されると、粘着テープ1と半導体基板16との間にガスGが発生する。ガスGの主成分は水蒸気である。発生したガスGは、粘着テープ1と半導体基板16との隙間を通って半導体基板16の第1の主面16aの中心から外周に向かう方向に逃げ出す。
図22に示すように、半導体基板16が粘着テープ1を介して基板保持部3に固定されている場合、半導体基板16と粘着テープ1との間から間欠的に発生するガスにより、半導体基板16が部分的に矢印Fの方向に押し上げられる。その結果、半導体基板16の一部が部分的に振動し、半導体基板16が激しく変形する。結果として、半導体基板16の割れが発生する。また半導体基板16の第1の主面16aの径が大きくなると、発生するガスGの量も多くなる。さらに半導体基板16の第1の主面16aの径が大きくなると、中心から外周までの距離が長くなるためガスGが抜けづらくなる。そのため、半導体基板16の第1の主面16aの径が大きくなると、半導体基板16の割れが特に発生しやすくなる。
一方、図23に示すように、粘着テープ1に固定された半導体基板16が基板保持部3の基板保持面3aから離間して設けられている場合は、ガスGが半導体基板16と粘着テープ1との間から逃げ出す際、ガスGは半導体基板16よりも可撓性の高い粘着テープ1を押し下げるように作用する。そのため、粘着テープ1が変形するので、半導体基板16を大きく変形させることなくガスGを半導体基板16の第1の主面16aおよび粘着テープ1の第3の主面1aの間から排出することができる。結果として、半導体基板16の割れが発生することを抑制することができると考えられる。
(1)実施の形態に係る半導体装置の製造方法は以下の工程を備えている。第1の主面16aおよび第1の主面16aと反対側の第2の主面16bを有し、かつ第1の主面16aの最大径が100mm以上である半導体基板16と、第3の主面1aおよび第3の主面1aと反対側の第4の主面1bを有する粘着テープ1と、半導体基板16を保持可能に設けられた基板保持部3とが準備される。半導体基板16の第1の主面16aが粘着テープ1の第3の主面1aに固定される。粘着テープ1の第3の主面1aに固定された半導体基板16が収容室31内に配置される。粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。収容室31を排気する工程後に半導体基板16の温度が低減される。半導体基板16の温度を低減する工程後に半導体基板16の第2の主面16b上に電極15が形成される。収容室31を排気する工程は、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程を含む。
上記実施の形態に係る半導体装置の製造方法によれば、粘着テープ1の第3の主面1aに固定された半導体基板16が収容室31内に配置され、かつ粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。これにより、粘着テープ1に含有または付着している水分が蒸発して水蒸気になり、当該水蒸気が収容室31から排気されることにより、半導体基板16周辺の水蒸気は除去される。そのため、当該水蒸気により半導体基板16上に形成される電極15が酸化されることを抑制することができる。結果として、半導体基板16と電極15との接触抵抗を低減することができる。また、収容室31を排気する工程では、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。それゆえ、半導体基板16を大きく変形させることなく水蒸気を半導体基板16の第1の主面16aおよび粘着テープ1の第3の主面1aの間から排出することができる。結果として、半導体基板16の割れが発生することを抑制することができる。
(2)上記(1)に係る半導体装置の製造方法において好ましくは、収容室31を排気する工程は、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程後、粘着テープ1の第4の主面1bを基板保持部3に接触させた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程を含む。これにより、粘着テープ1が半導体基板16に押されながら加熱されるので、半導体基板16の第1の主面16aおよび粘着テープ1の第3の主面1aの間に残っていた水蒸気を効果的に除去することができる。
(3)上記(1)または(2)に係る半導体装置の製造方法において好ましくは、基板保持部3は、半導体基板16および粘着テープ1を昇温可能に設けられた加熱部3bを含む。粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程において、隙間tは0.5mm以上2.0mm以下に維持される。当該隙間tが0.5mm以上であれば、粘着テープ1が十分に変形するので、半導体基板16の第1の主面16aおよび粘着テープ1の第3の主面1aの水分を効果的に除去することができる。また当該隙間tが2.0mm以下であれば、粘着テープ1および半導体基板16の各々の温度を、水を蒸発可能な温度にまで上昇させることができる。
(4)上記(1)〜(3)のいずれかに係る半導体装置の製造方法において好ましくは、半導体基板16の第1の主面16aを粘着テープ1の第3の主面1aに固定する工程後、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程前に、半導体基板16の第2の主面16bを研削する工程をさらに備える。これにより、半導体基板16を所望の厚みにまで低減することができる。
(5)上記(4)に係る半導体装置の製造方法において好ましくは、半導体基板16の第2の主面16bを研削する工程では、半導体基板16の厚みが200μm以下になるまで半導体基板16が研削される。半導体基板16の厚みが小さくなると、半導体基板16が特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、厚みが200μm以下と非常に薄い半導体基板16に対して、特に効果的に半導体基板16の割れの発生を抑制することができる。
(6)上記(1)〜(5)のいずれかに係る半導体装置の製造方法において好ましくは、収容室31を排気する工程において、収容室31内のH2O分圧は5×10-4Pa以下まで低減される。これにより、効率的に収容室31内の水蒸気を除去することができる。
(7)上記(1)〜(6)のいずれかに係る半導体装置の製造方法において好ましくは、収容室31を排気する工程において、粘着テープ1の温度は120℃以上200℃以下に保持される。粘着テープ1の温度を120℃以上にすることにより効率的に粘着テープに含まれている水を除去することができる。また、粘着テープ1の温度を200℃以下にすることにより、粘着テープの変質を防止することができる。
(8)上記(1)〜(7)のいずれかに係る半導体装置の製造方法において好ましくは、半導体基板は炭化珪素を含む。炭化珪素は珪素よりも硬くて脆い材料であり、厚みが小さくなると特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、硬くて脆い炭化珪素を含む半導体基板16に対して、特に効果的に半導体基板16の割れの発生を抑制することができる。
(9)上記(1)〜(8)のいずれかに係る半導体装置の製造方法において好ましくは、電極15を形成する工程は、半導体基板16上に金属層14を形成する工程と、金属層14をアニールする工程とを含む。これにより、金属層14が合金化して半導体基板16と電極15との接触抵抗を低減することができる。
(10)上記(9)に係る半導体装置の製造方法において好ましくは、金属層14を形成する工程において、収容室31のH2O分圧は1×10-4Pa以下まで低減される。これにより、効率的に収容室31内の水蒸気を除去することができる。
(11)上記(10)に係る半導体装置の製造方法において好ましくは、金属層14を形成する工程は、スパッタリング法により行われる。これにより、金属層14を精度よく作製することができる。
(12)上記(9)〜(11)のいずれかに係る半導体装置の製造方法において好ましくは、金属層14を形成する工程では、半導体基板16を冷却しながら金属層14が形成される。これにより、半導体基板16が固定されている粘着テープ1が冷却されるために、粘着テープ1から水蒸気が発生することを抑制することができる。
(13)上記(9)〜(12)のいずれかに係る半導体装置の製造方法において好ましくは、金属層14を形成する工程は、半導体基板16が収容室31と連結して設けられている成膜室32へ搬送される工程と、成膜室32において半導体基板16上に金属層14が形成される工程とを含む。成膜室32と収容室31とを分離することで、より確実に、粘着テープ1から発生した水蒸気によって金属層14が酸化することを抑制することができる。
(14)上記(9)〜(13)のいずれかに係る半導体装置の製造方法において好ましくは、金属層14を形成する工程では、面内膜厚分布が6%未満である金属層14が形成される。面内膜厚分布の小さい金属層14を形成することにより、接触抵抗のばらつきを低減し、半導体装置の歩留まりを向上させることが出来る。
[本願発明の実施形態の詳細]
まず、本発明の一実施の形態に係る製造方法によって製造される半導体装置100の一例としてのMOSFETの構成について説明する。
図1を参照して、実施の形態に係るMOSFET100は、基板10と、上部電極構造80と、ドレイン電極15と、裏面保護電極17とを主に有している。基板10は、たとえば炭化珪素からなる炭化珪素基板10である。炭化珪素基板10は、たとえばベース半導体基板11と、エピタキシャル層20とを有している。ベース半導体基板11は、たとえばポリタイプ4Hの六方晶炭化珪素単結晶からなる。ベース半導体基板11は、たとえば窒素などの不純物を含んでおり、n型(第1導電型)の導電型を有する。基板10は、たとえば珪素よりもバンドギャップの大きいワイドギャップ半導体からなっていてもよい。基板10は、たとえばGaN(窒化ガリウム)またはダイアモンドであってもよい。
炭化珪素基板10は、表面10aと、表面10aとは反対側の裏面10bとを有している。炭化珪素基板10の表面10aは、たとえばC(炭素)面、つまり(000−1)面であり、炭化珪素基板10の裏面10bはSi(シリコン)面、つまり(0001)面である。炭化珪素基板10の表面10aは、上記C面から8°以下程度オフした面であって、裏面10bは、上記Si面から8°以下程度オフした面であってもよい。また炭化珪素基板10の表面10aはSi面であり、かつ炭化珪素基板10の裏面10bはC面であってもよい。炭化珪素基板10の表面10aは、上記Si面から8°以下程度オフした面であり、かつ裏面10bは、上記C面から8°以下程度オフした面であってもよい。ベース半導体基板11は、炭化珪素基板10の裏面10bを構成し、かつエピタキシャル層20は、炭化珪素基板10の表面10aを構成する。
エピタキシャル層20は、ベース半導体基板11上に設けられ、たとえば炭化珪素からなる。エピタキシャル層20は、ドリフト領域21と、ボディ領域22と、ソース領域23と、コンタクト領域24とを有している。ドリフト領域21は、たとえば窒素などの不純物を含んでおり、導電型がn型の領域である。ドリフト領域21における不純物濃度は、ベース半導体基板11の不純物濃度よりも低い。ボディ領域22はp型(第2導電型)の導電型を有する。ボディ領域22に含まれる不純物は、たとえばAl(アルミニウム)またはB(ホウ素)などである。ボディ領域22が含むアルミニウムなどの不純物濃度は、たとえば1×1017cm-3である。
ソース領域23はn型の導電型を有する。ソース領域23は、ボディ領域22によってドリフト領域21と隔てられている。ソース領域23は、炭化珪素基板10の表面10aの一部を形成し、かつボディ領域22に取り囲まれるように設けられている。ソース領域23は、たとえばP(リン)などの不純物を含んでいる。ソース領域23の不純物濃度は、ドリフト領域21の不純物濃度よりも高い。ソース領域23が含むリンなどの不純物の濃度は、たとえば1×1020cm-3である。
コンタクト領域24はp型の導電型を有する。コンタクト領域24は、ソース領域23を貫通して炭化珪素基板10の表面10aおよびボディ領域22の各々に接するように設けられている。コンタクト領域24は、たとえばAlまたはBなどの不純物を含んでいる。コンタクト領域24の不純物濃度は、ボディ領域22の不純物濃度よりも高い。コンタクト領域24が含むAlまたはBなどの不純物の濃度は、たとえば1×1020cm-3である。
上部電極構造80は、ゲート酸化膜30と、ゲート電極40と、ソース電極50と、層間絶縁膜60と、表面保護電極70と、パッシベーション膜90とを主に有している。ゲート酸化膜30は、一方のソース領域23の上部表面から他方のソース領域23の上部表面にまで延在するように炭化珪素基板10の表面10a上に形成されている。ゲート酸化膜30は、ソース領域23、ボディ領域22およびドリフト領域21の各々に接して形成されている。ゲート酸化膜30は、たとえば二酸化珪素からなっている。
ゲート電極40は、一方のソース領域23上から他方のソース領域23上にまで延在するように、ゲート酸化膜30に接触して配置されている。ゲート電極40は、ソース領域23、ボディ領域22およびドリフト領域21の各々に対向する位置においてゲート酸化膜30と接して設けられている。ゲート電極40は、不純物が導入されたポリシリコンまたはAlなどの導電体からなっている。
ソース電極50は、炭化珪素基板10の表面10aにおいて、ソース領域23およびコンタクト領域24に接して設けられている。ソース電極50は、ゲート酸化膜30に接し、かつゲート酸化膜30から離れる向きにコンタクト領域24上にまで延在するように設けられている。ソース電極50は、たとえばTi、AlおよびSiを含む材料からなり、炭化珪素基板10のソース領域23とオーミック接合している。
層間絶縁膜60は、ゲート電極40を覆うように、ゲート電極40およびゲート酸化膜30と接して設けられている。層間絶縁膜60は、ゲート電極40とソース電極50とを電気的に絶縁している。表面保護電極70は、層間絶縁膜60を覆い、かつソース電極50に接して設けられている。表面保護電極は、たとえばAlを含む材料からなる。表面保護電極70上には、たとえば二酸化珪素からなるパッシベーション膜90が設けられている。
ドレイン電極15は、炭化珪素基板10の裏面10bに接して設けられている。ドレイン電極15は、たとえばNiSiを含む材料からなり、ベース半導体基板11とオーミック接合している。ドレイン電極15は、ベース半導体基板11と電気的に接続されている。裏面保護電極17は、ベース半導体基板11とは反対側のドレイン電極15の主面に接して形成されている。裏面保護電極17は、たとえばTi層と、Pt層と、Au層とからなる積層構造を有している。裏面保護電極17は、ドレイン電極15と電気的に接続されている。
次に、本発明の一実施の形態に係るMOSFETの製造方法について説明する。
まず、基板準備工程(S10:図2)が実施される。具体的には、たとえばポリタイプ4Hを有する炭化珪素単結晶からなるインゴット(図示しない)をスライスすることにより、六方晶炭化珪素単結晶からなり、かつ導電型がn型のベース半導体基板11が準備される。ベース半導体基板11上にエピタキシャル成長によりn型のエピタキシャル層20が形成される。エピタキシャル層20にはたとえば窒素イオンなどの不純物が含まれている。炭化珪素基板10の表面10aの最大径は100mm以上であり、好ましくは150mm以上であり、より好ましくは200mm以上である。炭化珪素基板10の表面10aは、たとえば(000−1)面から8°以下程度オフした面であってもよいし、(0001)面から8°以下程度オフした面であってもよい(図5参照)。
次に、上面素子構造形成工程(S20:図2)が実施される。上面素子構造は、たとえば以下の工程を実施することにより行われる。
まず、イオン注入工程(S21:図4)が実施される。図6を参照して、まず、たとえばAl(アルミニウム)イオンが、炭化珪素基板10の表面10aに対して注入されることにより、エピタキシャル層20内に導電型がp型のボディ領域22が形成される。次に、たとえばP(リン)イオンが、上記Alイオンの注入深さよりも浅い深さでボディ領域22内に注入されることにより、導電型がn型のソース領域23が形成される。次に、たとえばAlイオンが、ソース領域23に対してさらに注入されることにより、ソース領域23と隣接しつつソース領域23と同等の深さを有し、導電型がp型のコンタクト領域24が形成される。エピタキシャル層20において、ボディ領域22、ソース領域23およびコンタクト領域24のいずれも形成されない領域は、ドリフト領域21となる。
次に、活性化アニール工程(S22:図4)が実施される。具体的には、炭化珪素基板10を、たとえば1700℃の温度下で30分間程度加熱することにより、イオン注入工程(S21:図4)にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、ゲート酸化膜形成工程(S23:図4)が実施される。図7を参照して、たとえば酸素を含む雰囲気中において炭化珪素基板10を加熱することにより、炭化珪素基板10の表面10aに接して二酸化珪素からなるゲート酸化膜30が形成される。炭化珪素基板10は、たとえば1300℃程度の温度下において60分程度加熱される。ゲート酸化膜30は、炭化珪素基板10の表面10aにおいて、ドリフト領域21、ボディ領域22、ソース領域23およびコンタクト領域24の各々と接するように形成される。
次に、ゲート電極形成工程(S24:図4)が実施される。図8を参照して、たとえばLPCVD(Low Pressure Chemical Vapor Deposition)法により、ゲート酸化膜30上に不純物を含むポリシリコンからなるゲート電極40が形成される。ゲート電極40は、ゲート酸化膜30を介してソース領域23、ボディ領域22およびドリフト領域21の各々と対向する位置に形成される。
次に、層間絶縁膜形成工程(S25:図4)が実施される。図9を参照して、たとえばプラズマCVD法により、ゲート電極40を覆い、かつゲート酸化膜30に接する層間絶縁膜60が形成される。層間絶縁膜60は、たとえば二酸化珪素からなる。
次に、ソース電極形成工程(S26:図4)が実施される。具体的には、たとえばエッチングにより、ソース電極50を形成すべき領域における層間絶縁膜60およびゲート酸化膜30が除去され、ソース領域23およびコンタクト領域24が露出した領域が形成される。次に、図10を参照して、たとえばスパッタリングにより、ソース領域23およびコンタクト領域24が露出した領域において、たとえばNiSi(ニッケルシリコン)またはTiAlSi(チタンアルミニウムシリコン)を含む金属層が形成される。上記金属層がたとえば1000℃程度に加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、ソース領域23とオーミック接合するソース電極50が形成される。
次に、表面保護電極形成工程(S27:図4)が実施される。具体的には、たとえばスパッタリング法により、ソース電極50に接し、かつ層間絶縁膜60を覆うように表面保護電極70が形成される。表面保護電極70は、たとえばアルミニウムを含む材料からなる。
次に、パッシベーション膜形成工程(S28:図4)が実施される。具体的には、たとえばCVD法により、表面保護電極70を覆うようにパッシベーション膜90が形成される。パッシベーション膜90は、たとえば二酸化珪素からなる。以上により、上面素子形成工程(S20:図2)が完了する。これにより、第1の主面16aおよび第1の主面16aと反対側の第2の主面16bと有し、かつ第1の主面16aの最大径が100mm以上である半導体基板16が準備される。半導体基板16は、ベース半導体基板11と、上部素子構造12とを含む。上部素子構造12は、エピタキシャル層20と、上部電極構造80とを含む(図11参照)。好ましくは、半導体基板16は炭化珪素を含む。半導体基板16を構成するベース半導体基板11およびエピタキシャル層20の少なくとも一方は、たとえばGaNまたはダイアモンドを含んでいてもよい。
次に、保護テープ貼付工程(S30:図2)が実施される。まず、保護テープとしての粘着テープ1が準備される。粘着テープ1は、第3の主面1aと、第3の主面1aと反対側の第4の主面1bとを有している。粘着テープ1は、たとえば、第3の主面1aを構成する粘着部と、第4の主面1bを構成するベース部とを含んでいる。粘着部としては、たとえば、粘着性を有するアクリル粘着剤が使用可能である。ベース部としては、たとえばポリエステルなどの有機化合物が使用可能である。粘着部として、紫外線などのエネルギー線を照射することにより粘着力が低下する材料が用いられる。紫外線などのエネルギー線を照射することにより粘着力が低下する材料としては、たとえば紫外線硬化型樹脂が挙げられる。また、粘着部として、加熱されることにより粘着力が低下する材料が用いられても構わない。加熱されることにより粘着力が低下する材料としては、たとえば熱硬化型樹脂が挙げられる。
次に、図12および図13を参照して、半導体基板16の上部素子構造12側の第1の主面16aが粘着テープ1の第3の主面1aに貼り付けられることにより、半導体基板16が粘着テープ1によって支持される。粘着テープ1の第3の主面1aに上部素子構造12側の第1の主面16aが接触するように半導体基板16が粘着テープ1に貼り付けられる。以上のようにして、半導体基板16の第1の主面16aが粘着テープ1の第3の主面1aに固定される。なお、粘着テープ1の第3の主面1aは、上部素子構造12のパッシベーション膜90に接し設けられてもよいし、表面保護電極70に接して設けられてもよい。
次に、裏面研削工程(S40:図2)が実施される。具体的には、半導体基板16が粘着テープ1にて支持されつつ、半導体基板16のベース半導体基板11側の第2の主面16bが研削される。図14を参照して、粘着テープ1の第4の主面1bが基板保持部13に対向するようにして半導体基板16が基板保持部13に配置される。次に、研削部(図示しない)により半導体基板16の第2の主面16bが研削される。図15を参照して、半導体基板16の第2の主面16bが研削されることで、ベース半導体基板11が薄板化される。ベース半導体基板11は、たとえば500μmの厚みから200μmの厚みにまで研削される。好ましくは、半導体基板16は200μm以下の厚みにまで研削される。半導体基板16の第2の主面16bを研削する工程では、半導体基板16および粘着テープ1の各々が研削水に浸漬された状態で、半導体基板16の第2の主面16bが研削されてもよい。
次に、炭化珪素半導体基板配置工程(S50:図2)が実施される。具体的には、図23を参照して、粘着テープ1の第3の主面1aに固定された半導体基板16が収容室31内に配置される。収容室31にはたとえば真空ポンプが接続されており、収容室31内の気体を排気可能に設けられている。
次に、第1の脱ガス加熱処理工程(S60:図2)が実施される。第1の脱ガス加熱処理工程(S60:図2)は、離間加熱処理工程(S61:図3)と、接触加熱処理工程(S62:図3)とを含んでいる。
まず、離間加熱処理工程(S61:図3)が実施される。図16を参照して、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の第3の主面1aに固定された半導体基板16が基板保持部3の基板保持面3aに対向して配置される。基板保持部3は、半導体基板16および粘着テープ1を昇温可能に設けられた加熱部3bを含む。加熱部3bを起動することにより、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、半導体基板16および粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。隙間tは、たとえば1mm程度である。好ましくは、隙間tは、0.5mm以上2.0mm以下程度に維持される。具体的には、粘着テープ1および半導体基板16を、たとえば基板保持部3の内部に配置された加熱部3bによって100℃以上に加熱しながら収容室31を排気することにより、収容室31内に存在する気体が排気される。好ましくは、収容室内のH2O分圧は5×10-4Pa以下まで低減され、より好ましくは1.5×10-4Pa以下まで低減される。これにより、粘着テープ1に含まれている水が除去される。粘着テープ1および半導体基板16の温度は120℃以上200℃以下に保持されることが好ましく、140℃以上180℃以下に保持されることがより好ましく、150℃以上170℃以下に保持されることがさらに好ましい。
次に、接触加熱処理工程(S62:図3)が実施される。具体的には、図17を参照して、粘着テープ1の第4の主面1bが基板保持部3の基板保持面3aに接するように、粘着テープ1の第3の主面1aに固定された半導体基板16が基板保持部3の基板保持面3aに対向して配置される。半導体基板16は、粘着テープ1を介して基板保持部3の基板保持面3aにたとえば静電吸着により固定される。離間加熱処理工程(S61:図3)において、粘着テープ1の第3の主面1aおよび半導体基板16の第1の主面16aの間の水蒸気の大部分は抜けている。粘着テープ1を介して半導体基板16を基板保持部3の基板保持面3aに吸着させることにより、粘着テープ1が半導体基板16および基板保持部3の両側からプレスされる。これにより、粘着テープ1の第3の主面1aおよび半導体基板16の第1の主面16aの間に残っていた水蒸気が粘着テープ1の第3の主面1aおよび半導体基板16の第1の主面16aの間から排出される。加熱部3bを起動することにより、粘着テープ1の第4の主面1bが基板保持部3の基板保持面3aに吸着された状態で、半導体基板16および粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。粘着テープ1および半導体基板16を、たとえば基板保持部3の内部に配置された加熱部3bによって100℃以上に加熱しながら収容室31を排気することにより、収容室31内に存在する気体が排気される。好ましくは、収容室内のH2O分圧は5×10-4Pa以下まで低減され、より好ましくは1.5×10-4Pa以下まで低減される。粘着テープ1および半導体基板16の温度は120℃以上200℃以下に保持されることが好ましく、140℃以上180℃以下に保持されることがより好ましく、150℃以上170℃以下に保持されることがさらに好ましい。
次に、炭化珪素半導体基板冷却工程(S70:図2)が実施される。具体的には、半導体基板16および粘着テープ1を100℃以上に保持しながら収容室31を排気する工程の後に、半導体基板16および粘着テープ1の加熱を停止し、半導体基板16および粘着テープ1の温度が100℃以上の温度から室温にまで低減される。半導体基板16および粘着テープ1は、冷却機構(図示せず)により強制的に冷却されてもよいし、自然冷却によって冷却されてもよい。
次に、逆スパッタリング工程が実施されてもよい。逆スパッタリング工程では、半導体基板16の第2の主面16bの一部が除去される。具体的には、10PaのAr雰囲気下において、800WのRFパワーを印加する条件で、半導体基板16の第2の主面16bに対して逆スパッタリングが実施される。
次に、ドレイン電極を形成する工程が実施される。ドレイン電極を形成する工程は、金属層形成工程(S80:図2)と、アニール工程(S90:図2)とを含んでいる。まず、金属層形成工程(S80:図2)が実施される。図18を参照して、半導体基板16が成膜装置34の収容室31から、収容室31と連結部33により連結して設けられている成膜室32に移動する。なお、収容室31、連結部33および成膜室32が排気された状態で半導体基板16が収容室31から連結部33を通って成膜室32へ移動することが好ましい。図21を参照して、半導体基板16が配置されている収容室31または成膜室32内のH2O分圧は1×10-4Pa以下まで低減される。半導体基板16が粘着テープ1にて支持された状態で、半導体基板16の第2の主面16b上に、たとえばNiSiからなる金属層14が形成される。なお、金属層14は、たとえばTiAlSiなどであっても構わない。金属層14の形成は、好ましくはスパッタリング法により実施される。金属層14の形成は蒸着法により実施されても構わない。好ましくは、半導体基板16を冷却しながら金属層14が形成される。金属層14の面内膜厚分布は、好ましくは6%未満であり、より好ましくは5%以下であり、さらに好ましくは3.5%以下である。なお、金属層の面内膜厚分布とは、金属層の最大膜厚と最小膜厚との差を平均膜厚で除して計算した百分率値である。
次に、アニール工程(S90:図2)が実施される。半導体基板16の第2の主面16bに接して形成された金属層14を加熱することにより、金属層14が合金化してドレイン電極15となる。たとえばレーザー照射を用いて金属層14を局所的に加熱することにより、金属層14の少なくとも一部がシリサイド化する。これにより、半導体基板16のベース半導体基板11とオーミック接合するドレイン電極15が形成される。ドレイン電極15の面内膜厚分布は、好ましくは6%未満であり、より好ましくは5%以下であり、さらに好ましくは3.5%以下である。金属層14を加熱する方法としてレーザー照射を用いることにより、上記金属層14に隣接する領域の温度上昇を抑制しつつ、上記金属層14を局所的に加熱することがより容易になる。以上のように、半導体基板16の第2の主面16b上にドレイン電極15が形成される(図19参照)。
次に、第2の脱ガス加熱処理工程(S100:図2)が実施されてもよい。第2の脱ガス加熱処理工程(S100:図2)では、上述した離間加熱処理工程(S61:図3)および接触加熱処理工程(S62:図3)が実際される。上記アニール工程において、半導体基板16が一旦真空状態から常圧の空気に晒されると、再び粘着テープ1に水が付着する場合がある。そのため、次の裏面保護電極形成工程前に第2の脱ガス加熱処理工程を実施することにより、粘着テープ1に再度付着した水を除去し、ドレイン電極15と裏面保護電極17との密着性を向上することができる。
次に、裏面保護電極形成工程(S110:図2)が実施される。図20を参照して、半導体基板16が粘着テープ1によって支持された状態において、ドレイン電極15に接する裏面保護電極17が形成される。裏面保護電極17は、たとえばTi/Pt/Auからなる。具体的には、まず、たとえばスパッタリングにより、Ti、TiN、TiWまたはNiCrからなる第1電極層(図示しない)がドレイン電極15上に接触するように形成される。次に、同様にスパッタリングにより、PtまたはNiからなる第2電極層(図示しない)が第1電極層上に形成される。そして、同様にスパッタリングにより、AuまたはAgからなる第3電極層(図示しない)が第2電極層上に形成される。このようにして、上記電極層の積層構造を有する裏面保護電極17がドレイン電極15上に形成される。
次に、保護テープ剥離工程(S120:図2)が実施される。具体的には、半導体基板16の第1の主面16aに貼り付けられている保護テープとしての粘着テープ1が剥離される。次に、ダイシングテープ貼付工程(S130:図2)が実施される。具体的には、ドレイン電極15が配置されている側とは反対側の裏面保護電極17の表面を覆うように新しい粘着テープ1が貼り付けられる。次に、ダイシング工程(S140:図2)が実施される。半導体基板16が粘着テープ1にて支持された状態で、半導体基板16が厚み方向に切断され、複数個のMOSFET100が得られる。半導体基板16の切断は、たとえばレーザーダイシングやスクライブにより実施されてもよい。
なお、上記実施の形態において、n型とp型とが入れ替えられた構成のMOSFETが製造されてもよい。また上記においては、半導体装置の一例として、プレーナ型のMOSFETについて説明したがこれに限られない。半導体装置は、たとえばトレンチ型のMOSFETやIGBT(Insulated Gate Bipolar Transistor、絶縁ゲートバイポ-ラトランジスタ)などであっても構わない。
次に、本実施の形態に係るMOSFETの製造方法の作用効果について説明する。
本実施の形態に係るMOSFET100の製造方法によれば、粘着テープ1の第3の主面1aに固定された半導体基板16が収容室31内に配置され、かつ粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。これにより、粘着テープ1に含有または付着している水分が蒸発して水蒸気になり、当該水蒸気が収容室31から排気されることにより、半導体基板16周辺の水蒸気は除去される。そのため、当該水蒸気により半導体基板16上に形成されるドレイン電極15が酸化されることを抑制することができる。結果として、半導体基板16とドレイン電極15との接触抵抗を低減することができる。また、収容室31を排気する工程では、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31が排気される。そのため、半導体基板16を大きく変形させることなく水蒸気を半導体基板16の第1の主面16aおよび粘着テープ1の第3の主面1aの間から排出することができる。結果として、半導体基板16の割れが発生することを抑制することができる。
また本実施の形態に係るMOSFET100の製造方法によれば、収容室31を排気する工程は、粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程後、粘着テープ1の第4の主面1bを基板保持部3に接触させた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程を含む。これにより、粘着テープ1が半導体基板16に押されながら加熱されるので、半導体基板16の第1の主面16aおよび粘着テープ1の第3の主面1aの間に残っていた水蒸気を効果的に除去することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、基板保持部3は、半導体基板16および粘着テープ1を昇温可能に設けられた加熱部3bを含む。粘着テープ1の第4の主面1bと、基板保持部3との間に隙間を設けた状態で、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程において、隙間tは0.5mm以上2.0mm以下に維持される。当該隙間tが0.5mm以上であれば、粘着テープ1が十分に変形するので、半導体基板16の第1の主面16aおよび粘着テープ1の第3の主面1aの水分を効果的に除去することができる。また当該隙間tが2.0mm以下であれば、粘着テープ1および半導体基板16の各々の温度を、水を蒸発可能な温度にまで上昇させることができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、半導体基板16の第1の主面16aを粘着テープ1の第3の主面1aに固定する工程後、粘着テープ1の温度を100℃以上に保持しながら収容室31を排気する工程前に、半導体基板16の第2の主面16bを研削する工程をさらに備える。これにより、半導体基板16を所望の厚みにまで低減することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、半導体基板16の第2の主面16bを研削する工程では、半導体基板16の厚みが200μm以下になるまで半導体基板16が研削される。半導体基板16の厚みが小さくなると、半導体基板16が特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、厚みが200μm以下と非常に薄い半導体基板16に対して、特に効果的に半導体基板16の割れの発生を抑制することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、収容室31を排気する工程において、収容室31内のH2O分圧は5×10-4Pa以下まで低減される。これにより、効率的に収容室31内の水蒸気を除去することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、収容室31を排気する工程において、粘着テープ1の温度は120℃以上200℃以下に保持される。粘着テープ1の温度を120℃以上にすることにより効率的に粘着テープに含まれている水を除去することができる。また、粘着テープ1の温度を200℃以下にすることにより、粘着テープの変質を防止することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、半導体基板は炭化珪素を含む。炭化珪素は珪素よりも硬くて脆い材料であり、厚みが小さくなると特に割れやすくなる。上記炭化珪素半導体装置の製造方法によれば、硬くて脆い炭化珪素を含む半導体基板16に対して、特に効果的に半導体基板16の割れの発生を抑制することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、ドレイン電極15を形成する工程は、半導体基板16上に金属層14を形成する工程と、金属層14をアニールする工程とを含む。これにより、金属層14が合金化して半導体基板16とドレイン電極15との接触抵抗を低減することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、金属層14を形成する工程において、収容室31のH2O分圧は1×10-4Pa以下まで低減される。これにより、効率的に収容室31内の水蒸気を除去することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、金属層14を形成する工程は、スパッタリング法により行われる。これにより、金属層14を精度よく作製することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、金属層14を形成する工程では、半導体基板16を冷却しながら金属層14が形成される。これにより、半導体基板16が固定されている粘着テープ1が冷却されるために、粘着テープ1から水蒸気が発生することを抑制することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、金属層14を形成する工程は、半導体基板16が収容室31と連結して設けられている成膜室32へ搬送される工程と、成膜室32において半導体基板16上に金属層14が形成される工程とを含む。成膜室32と収容室31とを分離することで、より確実に、粘着テープ1から発生した水蒸気によって金属層14が酸化することを抑制することができる。
さらに本実施の形態に係るMOSFET100の製造方法によれば、金属層14を形成する工程では、面内膜厚分布が6%未満である金属層14が形成される。面内膜厚分布の小さい金属層14を形成することにより、接触抵抗のばらつきを低減し、半導体装置の歩留まりを向上させることが出来る。
本実施例では、基板保持部3としてのステージ3および粘着テープ1の隙間tと、半導体基板16の第2の主面16bの温度との関係を調査した。
まず、図16を参照して、粘着テープ1の第4の主面1bと、基板保持部3としてのステージ3との間に隙間を設けた状態で、粘着テープ1の第3の主面1aに固定された半導体基板16を、ステージ3の基板保持面3aに対向して配置した。加熱部3bを起動することにより、粘着テープ1の第3の主面1aに固定されている半導体基板16を加熱した。基板保持部3としてのステージ3の基板保持面3aと、粘着テープ1の第4の主面1bとの隙間tを、1.0mm、1.5mmおよび2.0mmとした。上記各隙間を隔てた状態で、半導体基板16の第2の主面16bの温度を測定した。半導体基板16の第2の主面16bの温度は、1分おきに10分間測定された。
図24を参照して、半導体基板16の第2の主面16bの温度と半導体基板16の加熱時間との関係について説明する。当該隙間tが1.0mmの場合、加熱時間が1分間、2分間、3分間および4分間で、半導体基板16の温度が90℃、118℃、135℃および140℃となった。加熱時間が4分間以降は、半導体基板16の温度は140℃と一定であった。当該隙間tが1.5mmの場合、加熱時間が1分間、2分間、3分間および4分間で、半導体基板16の温度が85℃、115℃、123℃および129℃となった。加熱時間が5分間以降は、半導体基板16の温度は130℃と一定であった。当該隙間tが2.0mmの場合、加熱時間が1分間、2分間、3分間および4分間で、半導体基板16の温度が80℃、113℃、122℃および130℃となった。加熱時間が4分間以降は、半導体基板16の温度は130℃と一定であった。
以上の結果より、基板保持部3としてのステージ3と、粘着テープ1の第4の主面1bとの隙間tが1.0mmの場合は、当該隙間tが1.5mmおよび2.0mmの場合と比較して、半導体基板16の温度が早く上昇し、かつ最終的な温度も高かった。基板保持部3としてのステージ3と、粘着テープ1の第4の主面1bとの隙間tが1.5mmの場合は、当該隙間tが2.0mmの場合と比較して、半導体基板16の温度は急速に上昇するが、最終的な温度は当該隙間tが2.0mmの場合と同等であった。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
1 粘着テープ
1a 第3の主面
1b 第4の主面
3 基板保持部(ステージ)
3a 基板保持面
3b 加熱部
10 基板(炭化珪素基板)
10a 表面
10b 裏面
11 ベース半導体基板
12 上部素子構造
13 基板保持部
14 金属層
15 電極(ドレイン電極)
16 半導体基板
16a 第1の主面
16b 第2の主面
17 裏面保護電極
20 エピタキシャル層
21 ドリフト領域
22 ボディ領域
23 ソース領域
24 コンタクト領域
30 ゲート酸化膜
31 収容室
32 成膜室
33 連結部
34 成膜装置
40 ゲート電極
50 ソース電極
60 層間絶縁膜
70 表面保護電極
80 上部電極構造
90 パッシベーション膜
100 半導体装置(MOSFET)
G ガス
t 隙間

Claims (14)

  1. 第1の主面および前記第1の主面と反対側の第2の主面と有し、かつ前記第1の主面の最大径が100mm以上である半導体基板と、第3の主面および前記第3の主面と反対側の第4の主面を有する粘着テープと、前記半導体基板を保持可能に設けられた基板保持部とを準備する工程と、
    前記半導体基板の前記第1の主面を前記粘着テープの前記第3の主面に固定する工程と、
    前記粘着テープの前記第3の主面に固定された前記半導体基板を収容室内に配置する工程と、
    前記粘着テープの温度を100℃以上に保持しながら前記収容室を排気する工程と、
    前記収容室を排気する工程後に前記半導体基板の温度を低減する工程と、
    前記半導体基板の温度を低減する工程後に前記半導体基板の前記第2の主面上に電極を形成する工程とを備え、
    前記収容室を排気する工程は、前記粘着テープの前記第4の主面と、前記基板保持部との間に隙間を設けた状態で、前記粘着テープの温度を100℃以上に保持しながら前記収容室を排気する工程を含む、半導体装置の製造方法。
  2. 前記収容室を排気する工程は、前記粘着テープの前記第4の主面と、前記基板保持部との間に隙間を設けた状態で、前記粘着テープの温度を100℃以上に保持しながら前記収容室を排気する工程後、前記粘着テープの前記第4の主面を前記基板保持部に接触させた状態で、前記粘着テープの温度を100℃以上に保持しながら前記収容室を排気する工程を含む、請求項1に記載の半導体装置の製造方法。
  3. 前記基板保持部は、前記半導体基板および前記粘着テープを昇温可能に設けられた加熱部を含み、
    前記粘着テープの前記第4の主面と、前記基板保持部との間に隙間を設けた状態で、前記粘着テープの温度を100℃以上に保持しながら前記収容室を排気する工程において、前記隙間は0.5mm以上2.0mm以下に維持される、請求項1または請求項2に記載の半導体装置の製造方法。
  4. 前記半導体基板の前記第1の主面を前記粘着テープの前記第3の主面に固定する工程後、前記粘着テープの温度を100℃以上に保持しながら前記収容室を排気する工程前に、前記半導体基板の前記第2の主面を研削する工程をさらに備えた、請求項1〜請求項3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記半導体基板の前記第2の主面を研削する工程では、前記半導体基板の厚みが200μm以下になるまで前記半導体基板が研削される、請求項4に記載の半導体装置の製造方法。
  6. 前記収容室を排気する工程において、前記収容室内のH2O分圧は5×10-4Pa以下まで低減される、請求項1〜請求項5のいずれか1項に記載の半導体装置の製造方法。
  7. 前記収容室を排気する工程において、前記粘着テープの温度は120℃以上200℃以下に保持される、請求項1〜請求項6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記半導体基板は炭化珪素を含む、請求項1〜請求項7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記電極を形成する工程は、前記半導体基板上に金属層を形成する工程と、前記金属層をアニールする工程とを含む、請求項1〜請求項8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記金属層を形成する工程において、前記収容室のH2O分圧は1×10-4Pa以下まで低減される、請求項9に記載の半導体装置の製造方法。
  11. 前記金属層を形成する工程は、スパッタリング法により行われる、請求項9または請求項10に記載の半導体装置の製造方法。
  12. 前記金属層を形成する工程では、前記半導体基板を冷却しながら前記金属層が形成される、請求項9〜請求項11のいずれか1項に記載の半導体装置の製造方法。
  13. 前記金属層を形成する工程は、前記半導体基板が前記収容室と連結して設けられている成膜室へ搬送される工程と、前記成膜室において前記半導体基板上に前記金属層が形成される工程とを含む、請求項9〜請求項12のいずれか1項に記載の半導体装置の製造方法。
  14. 前記金属層を形成する工程では、面内膜厚分布が6%未満である前記金属層が形成される、請求項9〜請求項13のいずれか1項に記載の半導体装置の製造方法。
JP2013255021A 2013-12-10 2013-12-10 半導体装置の製造方法 Active JP6221710B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013255021A JP6221710B2 (ja) 2013-12-10 2013-12-10 半導体装置の製造方法
PCT/JP2014/077939 WO2015087622A1 (ja) 2013-12-10 2014-10-21 半導体装置の製造方法
DE112014005614.6T DE112014005614T5 (de) 2013-12-10 2014-10-21 Verfahren zur Herstellung einer Halbleitervorrichtung
US15/102,375 US9646834B2 (en) 2013-12-10 2014-10-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013255021A JP6221710B2 (ja) 2013-12-10 2013-12-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015115394A true JP2015115394A (ja) 2015-06-22
JP6221710B2 JP6221710B2 (ja) 2017-11-01

Family

ID=53370940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255021A Active JP6221710B2 (ja) 2013-12-10 2013-12-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9646834B2 (ja)
JP (1) JP6221710B2 (ja)
DE (1) DE112014005614T5 (ja)
WO (1) WO2015087622A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019206750A (ja) * 2018-04-06 2019-12-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 金属ケイ素化合物層を形成する方法及びそこから形成された金属ケイ素化合物層
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018133505A (ja) * 2017-02-17 2018-08-23 株式会社ディスコ プラズマエッチング方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012035880A1 (ja) * 2010-09-16 2012-03-22 住友電気工業株式会社 半導体装置の製造方法
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2013011759A1 (ja) * 2011-07-15 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
WO2013080584A1 (ja) * 2011-12-02 2013-06-06 住友電気工業株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012035880A1 (ja) * 2010-09-16 2012-03-22 住友電気工業株式会社 半導体装置の製造方法
WO2012124190A1 (ja) * 2011-03-14 2012-09-20 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2013011759A1 (ja) * 2011-07-15 2013-01-24 住友電気工業株式会社 半導体装置の製造方法
WO2013080584A1 (ja) * 2011-12-02 2013-06-06 住友電気工業株式会社 半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11705337B2 (en) 2017-05-25 2023-07-18 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US11462417B2 (en) 2017-08-18 2022-10-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11469113B2 (en) 2017-08-18 2022-10-11 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11694912B2 (en) 2017-08-18 2023-07-04 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11527421B2 (en) 2017-11-11 2022-12-13 Micromaterials, LLC Gas delivery system for high pressure processing chamber
US11756803B2 (en) 2017-11-11 2023-09-12 Applied Materials, Inc. Gas delivery system for high pressure processing chamber
US11610773B2 (en) 2017-11-17 2023-03-21 Applied Materials, Inc. Condenser system for high pressure processing system
US11881411B2 (en) 2018-03-09 2024-01-23 Applied Materials, Inc. High pressure annealing process for metal containing materials
JP2019206750A (ja) * 2018-04-06 2019-12-05 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated 金属ケイ素化合物層を形成する方法及びそこから形成された金属ケイ素化合物層
US10916433B2 (en) 2018-04-06 2021-02-09 Applied Materials, Inc. Methods of forming metal silicide layers and metal silicide layers formed therefrom
US11581183B2 (en) 2018-05-08 2023-02-14 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US11361978B2 (en) 2018-07-25 2022-06-14 Applied Materials, Inc. Gas delivery module
US11749555B2 (en) 2018-12-07 2023-09-05 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Also Published As

Publication number Publication date
DE112014005614T5 (de) 2016-11-03
WO2015087622A1 (ja) 2015-06-18
US9646834B2 (en) 2017-05-09
JP6221710B2 (ja) 2017-11-01
US20170018429A1 (en) 2017-01-19

Similar Documents

Publication Publication Date Title
JP6221710B2 (ja) 半導体装置の製造方法
US9449823B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5343984B2 (ja) 化合物半導体基板およびその製造方法
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
EP2787526B1 (en) Semiconductor device fabrication method
WO2014002603A1 (ja) 半導体装置の製造方法
JP6237489B2 (ja) 炭化珪素半導体装置の製造方法
TW201201285A (en) Semiconductor device, bonded substrate and method for manufacturing the same
US8524585B2 (en) Method of manufacturing semiconductor device
WO2016132987A1 (ja) 炭化珪素半導体装置
JP6119564B2 (ja) 炭化珪素半導体装置の製造方法
US8765617B2 (en) Method of manufacturing semiconductor device
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP2009188100A (ja) 炭化珪素半導体装置の製造方法
JP2013026247A (ja) 半導体装置の製造方法
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP2012104746A (ja) 炭化珪素半導体装置およびその製造方法
JP2013118247A (ja) 炭化珪素半導体装置の製造方法
JP2013118246A (ja) 炭化珪素半導体装置の製造方法
JP2016046459A (ja) 電界効果型トランジスタおよびその製造方法
JP2015115571A (ja) 炭化珪素半導体装置の製造方法
JP2013118248A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170918

R150 Certificate of patent or registration of utility model

Ref document number: 6221710

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250