JP2015115383A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2015115383A JP2015115383A JP2013254683A JP2013254683A JP2015115383A JP 2015115383 A JP2015115383 A JP 2015115383A JP 2013254683 A JP2013254683 A JP 2013254683A JP 2013254683 A JP2013254683 A JP 2013254683A JP 2015115383 A JP2015115383 A JP 2015115383A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- coating film
- semiconductor device
- heat transfer
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
Abstract
Description
本発明は、電力制御に用いられるパワー半導体素子を有する半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device having a power semiconductor element used for power control and a method for manufacturing the same.
パワー半導体素子を用いた半導体装置は、半導体素子をエポキシ樹脂などの熱硬化性樹脂を封止樹脂材として用いたモールド封止型のものと、ゲル状樹脂を封止樹脂材として用いた封止型のものがある。特に、モールド封止型の半導体装置は小型で信頼性に優れており、取り扱いが容易であることから、空調機器の制御などに広く用いられている。また、近年は、モーター駆動を行う自動車の動力制御などにも使用されている。 A semiconductor device using a power semiconductor element includes a mold sealing type using a thermosetting resin such as an epoxy resin as a sealing resin material, and a sealing using a gel resin as a sealing resin material. There is a type. In particular, a mold-sealed semiconductor device is small and excellent in reliability, and is easy to handle. Therefore, it is widely used for controlling air-conditioning equipment. In recent years, it is also used for power control of automobiles driven by motors.
通常、半導体素子は、半導体結晶基板に多数個形成された半導体デバイスをダイシング工程で個片に切り分けて作製される。数百Ｖを超える高電圧で用いられる半導体素子は、主電極となる主面側の電極パッド（主面電極）と裏面側の電極（裏面電極）間の絶縁を図るため、主面電極の外周を囲むように樹脂材料からなる絶縁保護膜が形成される。しかし、ダイシング工程で用いられるダイシングブレードの目詰まりを防ぐため、保護膜はダイシング領域には形成されない。このようにして形成された半導体素子を金属フレームに接合後、配線等によって回路体を形成し、封止樹脂材として熱硬化性樹脂を用いて回路体を封止することで半導体装置が完成する。 Usually, a semiconductor element is manufactured by cutting a large number of semiconductor devices formed on a semiconductor crystal substrate into individual pieces by a dicing process. A semiconductor element used at a high voltage exceeding several hundred volts has an outer periphery of the main surface electrode in order to insulate between the main surface side electrode pad (main surface electrode) and the back surface side electrode (back surface electrode). An insulating protective film made of a resin material is formed so as to surround the substrate. However, in order to prevent clogging of the dicing blade used in the dicing process, the protective film is not formed in the dicing region. After the semiconductor element thus formed is bonded to a metal frame, a circuit body is formed by wiring or the like, and the circuit body is sealed using a thermosetting resin as a sealing resin material, thereby completing the semiconductor device. .
上記半導体装置では、動作時に半導体素子が発熱することから、半導体素子と封止体との間に熱応力が発生する。この熱応力は、半導体素子と封止体との熱膨張係数の差異のほか、封止体の硬化収縮にも起因している。通常、半導体素子は板状をなし、主面と側部との角状部に応力と歪みの集中が生じるが、この部分には上述したように保護膜が形成されていない。そのため、角状部の接着界面で剥離欠陥が発生し、主電極と裏面電極間で短絡が生じるおそれがある。また、裏面電極と同電位の伝熱板と、絶縁基板を介して接続される放熱板の間においても、絶縁基板の接着界面で剥離欠陥が発生し、裏面電極と放熱板の間で短絡が生じるおそれがある。 In the semiconductor device, since the semiconductor element generates heat during operation, thermal stress is generated between the semiconductor element and the sealing body. This thermal stress is caused not only by the difference in thermal expansion coefficient between the semiconductor element and the sealing body, but also by the curing shrinkage of the sealing body. Usually, the semiconductor element has a plate shape, and stress and strain are concentrated in the corner portion between the main surface and the side portion, but the protective film is not formed in this portion as described above. Therefore, a peeling defect may occur at the bonding interface of the square portion, and a short circuit may occur between the main electrode and the back electrode. In addition, a peeling defect may occur at the bonding interface of the insulating substrate between the heat transfer plate having the same potential as the back electrode and the heat sink connected via the insulating substrate, and there is a possibility that a short circuit may occur between the back electrode and the heat sink. .
そこで、半導体装置を構成する回路体全体を覆うシラン系樹脂の被覆膜を設け、熱硬化性樹脂による封止体と回路体との間に被覆膜を介在させることで、封止体との接着力を向上させた半導体装置が提案されている（例えば、特許文献１参照。）。 Therefore, by providing a coating film of a silane-based resin that covers the entire circuit body constituting the semiconductor device, and interposing the coating film between the sealing body and the circuit body with the thermosetting resin, A semiconductor device with improved adhesive strength has been proposed (see, for example, Patent Document 1).
しかしながら、上記の半導体装置では、領域に応じた膜厚みの制御が考慮されていない。そのため、例えば、被覆膜が回路体全体にわたって均一に形成されており、応力と歪みが集中する端部の応力緩和と、封止体と半導体素子の密着性の向上を両立させることができず、封止体の剥離とクラックの発生をともに抑制することは困難であった。 However, in the semiconductor device described above, control of the film thickness according to the region is not considered. Therefore, for example, the coating film is uniformly formed over the entire circuit body, and it is impossible to achieve both stress relaxation at the end where stress and strain are concentrated and improvement in adhesion between the sealing body and the semiconductor element. It was difficult to suppress both peeling of the sealing body and generation of cracks.
この発明は、上記のような問題点を解決するためになされたものであり、封止体の剥離とクラックの発生を抑制した信頼性の高い半導体装置を得ることを目的としている。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a highly reliable semiconductor device in which peeling of a sealing body and generation of cracks are suppressed.
本発明にかかる半導体装置は、主面に配線部材を接合するための電極が形成された板状の半導体素子と、一方の面が前記半導体素子の裏面に接合された伝熱板と、外周に沿って余白が形成されるように、前記伝熱板の他方の面が接着された絶縁基板と、前記半導体素子の主面を包むように、前記絶縁基板の側部から前記伝熱板が接着された面側の部材を封止する封止体と、前記半導体素子および前記絶縁基板の少なくともいずれかを被覆対象とするとともに、前記被覆対象と前記封止体との間に介在し、前記封止体を構成する材料よりも弾性率が低い材料で形成された被覆膜と、を備え、前記被覆膜は、前記被覆対象に形成された角状部を覆う厚みが、前記被覆対象の他の領域を覆う厚みよりも厚いことを特徴とする。 A semiconductor device according to the present invention includes a plate-shaped semiconductor element having an electrode for bonding a wiring member on a main surface, a heat transfer plate having one surface bonded to the back surface of the semiconductor element, and an outer periphery. The heat transfer plate is bonded from the side of the insulating substrate so as to wrap the main surface of the semiconductor element and the insulating substrate to which the other surface of the heat transfer plate is bonded so that a margin is formed along A sealing body that seals a member on the surface side, and at least one of the semiconductor element and the insulating substrate is a covering target, and is interposed between the covering target and the sealing body, and the sealing A coating film formed of a material having a lower elastic modulus than the material constituting the body, and the coating film has a thickness that covers a square portion formed on the coating target, It is characterized by being thicker than the thickness covering the area.
本発明にかかる半導体装置の製造方法は、主面に配線部材を接合するための電極が形成された板状の半導体素子の裏面を、伝熱板の一方の面に接合する工程と、絶縁基板の一方の面に、前記伝熱板の他方の面を接着する工程と、前記半導体素子の主面を包むように、前記絶縁基板の側部から前記伝熱板が接着された面側の部材を封止する封止体を形成する工程と、前記半導体素子および前記絶縁基板の少なくともいずれかを被覆対象とするとともに、前記被覆対象に形成された角状部において、前記被覆対象と前記封止体との間に介在させるように、前記封止体を構成する材料よりも弾性率が低い樹脂を用いて被覆膜を形成する工程と、を含み、前記被覆膜を形成する工程では、前記樹脂が流動性を失う前から、前記角状部に電気力線が集中するように電場をかけることを特徴とする。 A method of manufacturing a semiconductor device according to the present invention includes a step of bonding a back surface of a plate-like semiconductor element on which an electrode for bonding a wiring member is formed on a main surface to one surface of a heat transfer plate, and an insulating substrate A step of adhering the other surface of the heat transfer plate to one surface of the substrate, and a member on the surface side to which the heat transfer plate is bonded from the side of the insulating substrate so as to wrap the main surface of the semiconductor element. A step of forming a sealing body to be sealed, and at least one of the semiconductor element and the insulating substrate is to be covered, and in the square portion formed on the covering target, the covering target and the sealing body Forming a coating film using a resin having a lower elastic modulus than the material constituting the sealing body, and in the step of forming the coating film, Before the resin loses its fluidity, the lines of electric force concentrate on the corners. Characterized in that applying an electric field to so that.
この発明によれば、応力が集中する角状部の被覆厚みをそれ以外の部分よりも厚くするようにしたので、動作時の熱応力にともなう封止体の剥離やクラック発生を抑制し、信頼性の高い半導体装置を得ることができる。 According to the present invention, since the coating thickness of the angular portion where stress is concentrated is made thicker than the other portions, it is possible to suppress the peeling of the sealing body and the generation of cracks due to the thermal stress during operation. A highly reliable semiconductor device can be obtained.
実施の形態１．
図１〜図３は、本発明の実施の形態１にかかる半導体装置の構成について説明するためのもので、図１は半導体装置の特徴的な構成を示す断面模式図、図２は半導体素子を被覆する被覆膜の形状を説明するための半導体素子の角状部周辺部分の拡大断面図であり、図３（ａ）と（ｂ）は、それぞれ被覆膜の変形例の形状を説明するための拡大断面図である。一方、図４〜図６は本発明の各実施の形態にかかる半導体装置と従来の半導体装置との違いを説明するためのもので、図４（ａ）と（ｂ）は、それぞれ従来の半導体装置の被覆膜の形状を説明するための拡大断面図、図５（ａ）と（ｂ）は、それぞれ封止体４にフィラーが含まれる場合の、従来の半導体装置の拡大断面図、図６（ａ）と（ｂ）は、それぞれ封止体にフィラーが含まれる場合の、従来の半導体装置および本発明の各実施の形態にかかる半導体装置の拡大断面図である。また、図７は変形例にかかる半導体装置の構成を説明するための断面模式図である。
1 to 3 are diagrams for explaining a configuration of a semiconductor device according to a first embodiment of the present invention. FIG. 1 is a schematic cross-sectional view showing a characteristic configuration of the semiconductor device. FIG. 2 shows a semiconductor element. FIGS. 3A and 3B are enlarged cross-sectional views of a peripheral portion of a corner portion of a semiconductor element for explaining the shape of a coating film to be coated, and FIGS. 3A and 3B illustrate shapes of modifications of the coating film, respectively. FIG. On the other hand, FIGS. 4 to 6 are for explaining the difference between the semiconductor device according to each embodiment of the present invention and the conventional semiconductor device. FIGS. Enlarged sectional views for explaining the shape of the coating film of the device, FIGS. 5 (a) and 5 (b) are enlarged sectional views of a conventional semiconductor device when a filler is included in the
本発明の実施の形態１にかかる半導体装置は、図１に示すように、放熱板１０に対して絶縁基板３を介して一方の面が接合された伝熱板２の他方の面（回路面２ａ）に、半導体素子１を実装し、伝熱板２の回路面２ａ、および半導体素子１の（伝熱板２に接合された面（裏面）の反対側の面である）主面１ａにリードフレーム７等の配線部材を接合し、少なくとも回路面２ａ側を封止体４で封止したものであって、半導体素子１と封止体４との間には、主面１ａと側面（側部１ｓ）との境である角状部１ｃを覆う厚みの方が、他の部分を覆う厚みよりも厚くなるように封止体４よりも弾性率が低い材料で被覆膜９が形成されているものである。
As shown in FIG. 1, the semiconductor device according to the first embodiment of the present invention has the other surface (circuit surface) of the
伝熱板２と半導体素子１とは、半導体素子１から生じる熱を拡散させ、かつ半導体素子の裏面とのコンタクト（電気接合および伝熱接合）を実現するため、はんだ８を用いて接合されている。半導体素子１内を流れる電流が所望の経路外に流れ出ることを防ぐため、伝熱板２の回路面２ａの反対側には、絶縁基板３が加圧プレスなどにより接着されている。なお、絶縁基板３は、絶縁距離を保つために伝熱板２よりも広く、伝熱板２の外周に沿って余白が形成されている。また、伝熱板２に伝わった熱を半導体装置外部に逃すため、絶縁基板３の伝熱板２が接着された面の反対側には、加圧プレスなどにより放熱板１０が接着されている。
The
一方、半導体装置に電圧を印加し電流を流すため、リードフレーム７は伝熱板２上と半導体素子１上の主面１ａに形成された電極５にはんだ８を介して電気的にそれぞれ接続される。また、半導体素子１上の電極５の端部には絶縁保護用に絶縁保護膜６が形成されている。耐圧特性を向上するために絶縁保護膜６を有することが好ましいが、無くても良い。一方、半導体素子１の封止体４に封止されている部分は、本発明の実施の形態１の特徴である被覆膜９で被覆されている。このように構成された回路体が封止体４で封止されている。
On the other hand, the
封止体４を構成する樹脂材（封止樹脂材）は、エポキシ樹脂などの硬い樹脂であり、これで封止することにより、内容物の応力と歪みを分散、低減する効果がある。また、被覆膜９が被覆された箇所は、半導体素子１の角状部１ｃを被覆していればよく、半導体素子１が回路体において封止体４に封止された部分全てを被覆する必要はない。
The resin material (sealing resin material) which comprises the sealing
そして、半導体素子１の角状部１ｃを被覆する被覆膜９は、図２に示すように、角状部１ｃを覆う部分の膜厚Ｄ１が、角状部１ｃ以外の半導体素子１を覆う部分の膜厚ｄ１よりも厚くなっている。この条件を満足していれば、角状部１ｃにおける膜形状は問わず、例えば、図３（ａ）に示すように、先鋭に突出しているような形状になっていてもよい。また、例えば、主面１ａ、側部１ｓのうち、角状部１ｃから離れた、半導体素子１の角状部１ｃ以外の部分については、図３（ｂ）に示すように被覆していなくてもよい。しかし、半導体素子１のうち、絶縁保護膜６等が施されていない露出部分については、被覆膜９で全面的に被覆されていることが好ましい。
Then, as shown in FIG. 2, the
このように、半導体素子１と封止体４との間に、被覆膜９を形成することにより、半導体素子１と封止体４の間の密着強度より、半導体素子１と被覆膜９の間および被覆膜９と封止体４の間の密着強度を高めることができる。さらに、応力と歪みが集中する半導体素子１の角状部１ｃに他の部分よりも厚みが厚くなるように被覆膜９を形成することにより、緩衝材の役割を担うことができる。そのため、封止体４で分散するに足りない半導体素子の角状部１ｃに集中する応力と歪みが封止体４に伝わることを防ぎ、剥離とクラックをともに抑制することができる。これは、後述する高温動作において応力と歪みが集中する半導体素子１の角状部１ｃが動く際に特に有効に働く。
In this way, by forming the
一方、開示された従来の方法で形成した被覆膜９Ｘでは、例えば、図４（ａ）に示すように半導体素子１の主面１ａのみが被覆されている。あるいは、図４（ｂ）のように半導体素子１の主面１ａと側部１ｓを被覆しても、角状部１ｃが被覆されていないか、角状部１ｃ以外の部分と比べて角状部１ｃを覆う厚みの方が極めて薄くなっていた。これでは、応力と歪みが集中する角状部１ｃでの被覆膜９Ｘの効果を得ることができず、剥離とクラックを抑制する効果を十分に得ることができなかった。
On the other hand, in the
また、封止体４中にフィラー４ｆが含まれている場合、図５（ａ）や図５（ｂ）に示すように角状部１ｃにフィラー４ｆが存在することがある。その場合、高温動作において応力と歪みが集中して半導体素子１の角状部１ｃが動く際に、フィラー４ｆが半導体素子１の角状部１ｃに接触することにより、その接触点から剥離が発生して剥離進行につながっていた。また、図６（ａ）に示すように、半導体素子１の主面１ａに絶縁保護膜６を形成したままダイシングを行い、半導体素子１の主面１ａにのみ、被覆膜９の代わりに、均一膜厚の絶縁保護膜６を形成したものでは、半導体素子１の主面１ａ側でのフィラー４ｆの接触を防ぐことはできるが、ダイシング面である半導体素子１の角状部１ｃの側部１ｓ側でのフィラー４ｆの接触を防ぐことはできなかった。
Moreover, when the
しかし、本発明の各実施の形態にかかる半導体装置では、図６（ｂ）に示すように、半導体素子１の角状部１ｃが他の部分よりも厚い被覆膜９により被覆されているので、フィラー４ｆが半導体素子１の角状部１ｃに接触することはなく、フィラー４ｆが半導体素子１の角状部１ｃに接触することによる剥離発生を抑制することができる。
However, in the semiconductor device according to each embodiment of the present invention, as shown in FIG. 6B, the
上述のように、応力と歪みが集中する半導体素子１の角状部１ｃに被覆膜９を形成することにより、半導体素子１と封止体４の間の密着強度の向上とともに、半導体素子１の角状部１ｃに集中する応力と歪みを緩和する事ができ、剥離とクラックを抑制することができる。ここで、例えば、半導体素子１の角状部１ｃの被覆膜９の膜厚として必要とされる、Ｄ１相当の厚い膜厚で、半導体素子１の角状部１ｃ以外の部分も覆うと、上述の封止体４による内容物の封止効果自体も緩和してしまう。その結果、封止体４による封止効果が弱くなり、逆に剥離やクラックを発生させる恐れがある。
As described above, by forming the
逆に、被覆膜９の角状部１ｃの膜厚を、角状部以外の部分と同様に、角状部以外の部分に適した、例えばｄ１相当の薄い膜厚に形成すると、上述の半導体素子１の角状部１ｃに集中する応力と歪みを緩和する事ができなくなる。その結果、角状部１ｃを起点として剥離やクラックを発生させる恐れがある。そこで、本発明の各実施の形態にかかる半導体装置では、半導体素子１の角状部１ｃでの密着強度の向上および応力と歪みの緩和と共に封止体４の効果を損なわないために、半導体素子１の角状部１ｃの被覆膜９の膜厚Ｄ１を半導体素子１の角状部１ｃに集中する応力と歪みの緩和が可能になる膜厚に厚くし、かつ、半導体素子１の角状部１ｃ以外の部分での被覆膜９の膜厚を封止体４による内容物の封止効果自体が緩和されないよう、Ｄ１より薄い膜厚ｄ１になるようにしている。
On the contrary, when the film thickness of the
なお、上述した被覆膜９を設ける構成は、図７に示すように、半導体装置内に放熱板１０を有しない構造に適用してもよく、その場合も上述した作用効果と同様の作用効果を発揮する。つまり、半導体素子１の角状部１ｃの膜厚Ｄ１が、主面１ａおよび側部１ｓ上の角状部１ｃから離れた部分の膜厚ｄ１より厚くなるように、封止体４よりも弾性率の低い材料で被覆膜９を形成する。これにより、封止体４の効果を損なうことなく、半導体素子１と封止体４の間の密着強度の向上と、半導体素子１の角状部１ｃに集中する応力と歪みを緩和による剥離欠陥とクラックを抑制し、半導体素子１の主面１ａの主電極と裏面電極間の絶縁耐性向上を実現することができる。
In addition, as shown in FIG. 7, the structure which provides the
つぎに、上述した半導体装置の製造方法および各部材の材料等について説明する。図８〜図１０は、本発明の実施の形態１にかかる半導体装置の製造方法について説明するためのもので、図８は半導体装置を製造する工程のうち被覆膜９を形成する工程における、半導体装置（回路体）の断面と電場を形成するための配線を示す図、図９は被覆膜を形成する工程のうち、電場を形成した直後の角状部周辺部分の拡大断面図、図１０は電場によって被覆膜の厚みを所望の分布に変化させた状態を示す角状部周辺部分の拡大断面図である。なお、被覆膜を形成する前までの工程については図１を参照する。
Next, a manufacturing method of the above-described semiconductor device and materials of each member will be described. FIGS. 8-10 is for demonstrating the manufacturing method of the semiconductor
半導体素子１は、ウェハ上でデバイス構造を形成し、ダイシングなどで分割し、四角形の板状に切り出したものである。デバイス構造の形成は目的の半導体デバイスを構成するプロセスにより実施され、限定されるものではない。この工程において半導体素子１上の電極５および電極５の外周部（端部）に、絶縁保護用の絶縁保護膜６が形成される。絶縁保護膜６は絶縁性が確保されていれば材質は限定されるものではないが、耐熱性などに優れたポリイミドやポリアミドを用いることが好ましい。ダイシング工程は、ウェハから半導体素子を四角形に切り出すことが出来ればよく、ダイヤモンドカッターやレーザーなどを用いてウェハ分割が実施されることが好ましいが、限定されるものではない。
The
半導体素子１は、パワーデバイス用材料として知られるシリコン（Ｓｉ）または炭化ケイ素（ＳｉＣ）または窒化ガリウム（ＧａＮ）系材料を用いることが好ましい。中でも、バンドギャップが３.２５ｅＶと従来のＳｉ半導体に比べて３倍と広く、その分絶縁破壊にいたる電界強度が３ＭＶ／ｃｍと１０倍程度大きく、また、熱伝導性、耐熱性、耐薬品性に優れ、放射線に対する耐性もＳｉ半導体より高いという特徴を持つＳｉＣがより好ましい。なお、ＳｉＣのほか、窒化ガリウム系材料やダイヤモンドもワイドバンドギャップ半導体材料と称されており、Ｓｉ半導体よりもバンドギャップが広く、耐熱性にも優れている。そのため、半導体装置のさらなる高性能化には、これらワイドバンドギャップ半導体材料を用いた半導体素子１が欠かせない存在となっている。
The
その半導体素子１を、接着により絶縁基板３を介して放熱板１０と一体となった伝熱板２上に、はんだ８を用いて接合する。伝熱板２への絶縁基板３の接着は、上述のように半導体素子１を接合する前に行っていても良いし、半導体素子１を接合した後に行っても良い。半導体素子１を接合する前に伝熱板２へ絶縁基板３を接着する場合、伝熱板２と絶縁基板３と放熱板１０を加圧プレスなどで接着し、一体化しておくことが好ましい。伝熱板２と放熱板１０には熱伝導率が高く安価な銅（Ｃｕ）やアルミニウム（Ａｌ）、またはその複合材を用いることが好ましい。絶縁基板３は絶縁性が確保できていればよく、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、アルミナ（Ａｌ２Ｏ３）、または窒化アルミニウム（ＡｌＮ）などのＨｉｇｈ−ｋ材料、あるいはそれらを用いた複合物を用いることが好ましい。中でも、高い熱伝導率と高い強度を兼ね備えたＳｉＮを用いることがより好ましい。
The
次に、半導体装置に電圧を印加し電流を流すため、配線部材としてリードフレーム７を伝熱板２の回路面２ａと半導体素子１の主面１ａの電極５に、はんだ８を介してそれぞれ接続する。なお、リードフレーム７は電気接続を行うために用いたのであって、電気接続ができるのであれば、リードフレーム７に限定されることはなく、ボンディングによる接続でもよい。
Next, in order to apply a voltage to the semiconductor device and cause a current to flow, the
ここで、半導体素子１の露出部（そのまま封止されると封止体４に接する部分）に被覆膜９の形成を行う。半導体素子１の露出部に被覆膜９の形成を行う工程は、上述のリードフレーム７の接続の前に実施してもよい。被覆膜９の形成は、任意の箇所に被覆膜９を塗布する事ができればよく、静電塗布方式やディスペンス方式、インクジェット方式、噴霧塗布方式、ディッピング方式等の方法を用いることができ、限定されるものではない。また、被覆膜９にはポリイミドまたはポリアミドまたはシリコーンを主成分とする樹脂を用いることが好ましい。被覆膜９の材料はこれらに限定されることはないが、封止体４の効果を損なうこと無く、かつ、半導体装置にかかる応力と歪みの緩和層の役割を果たすため、物性値として、例えば、弾性率が８ＧＰａ以下、あるいは破断伸び率が３０％以上を示す樹脂が好ましい。
Here, the
上述した条件の樹脂は半導体素子１に用いられるＳｉＣやＳｉ、封止体４に用いられるエポキシ樹脂、絶縁基板３に用いられるＳｉＮやＡｌＮ、および伝熱板２などの各部材との良好な密着性を確認している。したがって、上述した条件の樹脂で、半導体素子１と封止体４との間に被覆膜９を形成することにより、半導体素子１と封止体４の間の密着強度より、半導体素子１と被覆膜９の間および被覆膜９と封止体４の間の密着強度が高くなり、剥離とクラックを抑制することができる。
The resin under the above-described conditions is excellent adhesion with each member such as SiC or Si used for the
ディッピング方式を用いて塗布を行う場合、リードフレーム７の接続後、被覆膜９を構成する樹脂材料中に回路体（封止体４を除く半導体装置）を浸け込み、回路体の全面に被覆膜９が塗布されるようにする。この塗布後、回路体全体または任意の箇所に電場を生じさせることにより、半導体素子１の角状部１ｃにおける被覆膜９の膜厚を厚くしている。電場を加えること無く上述などの方法で塗布を行った場合、図４（ａ）、（ｂ）で説明したように、角状部１ｃにおいては膜厚が極めて薄い、または膜が存在しない状態の被覆膜９Ｘになる。
When coating using the dipping method, after connecting the
そこで、本実施の形態１にかかる半導体装置の製造方法では、図８に示すように、回路体全体が同電位になるように、回路体を構成する各導電部材（放熱板１０、伝熱板２、リードフレーム７）を接地電極２０ｅに接続する。一方、対向電極２０ｃを半導体装置から適当に距離をおいた位置に配置し、接地電極２０ｅに対して所定の電位の電圧を印加する。
Therefore, in the method of manufacturing the semiconductor device according to the first embodiment, as shown in FIG. 8, each conductive member (
このように電極配置して電圧を印加すると、図９に示すように、角状部１ｃに電気力線Ｌｅが集中するような電場が発生する。すると、図１０に示すように、集中した電場により、被覆膜９の表面電荷が角状部１ｃに向かって引き寄せられ、それに伴い被覆膜９を構成する樹脂材料自体が角状部１ｃに引き寄せられる。その結果、半導体素子１の角状部１ｃを被覆する被覆膜９の膜厚を厚くすることができる。
When the electrodes are arranged in this way and a voltage is applied, as shown in FIG. 9, an electric field is generated so that the electric lines of force Le are concentrated on the
この電場発生は、被覆膜９を構成する樹脂材料が流動性を有するときから、流動性を失い、電場外においても形状を保持できる状態になるまでを通じて行っておれば、いつでもよい。そのため、上述のように塗布後電場内にさらしても、塗布を行う工程全てを電場内で行っても良く、限定されるものではない。
The generation of the electric field may be performed at any time as long as the resin material constituting the
電場を発生させるための印加電圧は被覆膜９を構成する樹脂材料を引き寄せ、かつ放電を防ぐため、４ｋＶ以上１５０ｋＶ以下で行うことが好ましい。４ｋＶより低い電圧の場合、樹脂材料を角状部１ｃに引き寄せることが難しく、角状部１ｃでの膜厚を十分に厚くすることができない。一方、１５０ｋＶより高い電圧の場合、放電を生じ、半導体素子１の不良を引き起こす事がある。印加電圧は使用する樹脂材料により選択する必要があり、限定されるものではない。
The applied voltage for generating the electric field is preferably 4 kV or more and 150 kV or less in order to attract the resin material constituting the
また、電場の強度および電場にさらす時間によって、半導体素子１の角状部１ｃを被覆する被覆膜９の膜厚を調節することができる。上述の封止体４の効果を損なうことを防ぐため、半導体素子１の角状部１ｃ以外の箇所での被覆膜９の膜厚は５μｍ以下が好ましい。被覆膜９の膜厚を５μｍまで厚くしていったところ、剥離抑制効果を得ることができたが、６μｍより厚くするとその効果が弱まり、剥離の発生が見られた。
In addition, the film thickness of the
なお、被覆厚を５μｍ以下にする範囲としては、主面１ａや側部１ｓのような面内において、一端を角状部１ｃとし、他端を被覆膜９が形成された端部としたときに、端部よりも中央に近い領域として定義できる。例えば、図１における、主面１ａを覆う範囲では、角状部１ｃと絶縁保護膜６との間において、角状部１ｃあるいは絶縁保護膜６よりも、その中央に近い領域を厚みが５μｍ以下になる領域とする。あるいは、側部１ｓを覆う範囲では、角状部１ｃと伝熱板２との接合部分（はんだ８）との間において、角状部１ｃあるいははんだ８よりも、その中央に近い領域を厚みが５μｍ以下になる領域とする。つまり、被覆膜９は、角状部１ｃを含むひとつの面（例えば、主面１ａ）を覆う部分において、角状部１ｃを一端とし、角状部１ｃから離れた端（絶縁保護膜６との境）を他端とすると、両端よりも中央に近い領域の厚みが５μｍ以下になるように形成されている。
In addition, as a range which makes coating |
なお、被覆膜９を形成する工程において、硬化前の樹脂材料中に気泡が存在する場合、減圧雰囲気下に晒すことにより、被覆膜９中の気泡を除去することができる。上記減圧雰囲気は大気圧以下であればよく、ロータリーポンプなどの簡易な減圧装置で到達可能な０．１Ｐａ以上１００Ｐａ以下であることが好ましい。簡易な減圧装置であるので、コスト増加を抑えることができ、かつ、十分な脱泡効果を得ることができる。気泡の除去には０．１Ｐａで十分であり、また、０．１Ｐａより低い圧力を得ようとすると、油拡散ポンプやターボ分子ポンプなどの装置が追加で必要となり、コスト増加につながる。また、１００Ｐａより高い圧力の場合、気泡を除去するのに十分でなく、気泡残りを生じる。
In the step of forming the
上記のように、被覆膜９の膜厚を所望の膜厚にした後、被覆膜９の加熱処理を行い、硬化する。この時の加熱処理条件は用いる被覆膜９に用いる樹脂材料により異なり、限定されるものではない。また、被覆膜９は封止体４より弾性率の低い材質のものであれば、複数膜で構成されていてもよい。
As described above, after the
最後に、上記処理を施したものを封止体４で封止する。封止は、熱硬化性の樹脂材料を用い、トランスファー成形により行う。封止用の樹脂材料としては、エポキシ樹脂またはフィラーなどを含むエポキシ樹脂の複合材を用いることが好ましい。
Finally, what has been subjected to the above treatment is sealed with a sealing
なお、リードフレーム７および放熱板１０には、封止体４から外部に出る、または外部に面することで封止体４から露出し、外部と電気接続あるいは伝熱接続する必要がある部分が存在する。しかし、被覆膜９の樹脂材料を塗布する工程において、回路体の全体に樹脂材料を塗布した場合、リードフレーム７および放熱板１０のうち、露出すべき部分にも、余分な被覆膜９が形成される。そこで、封止体４による封止後、リードフレーム７および放熱板１０の露出すべき部分に形成された余分な被覆膜９を除去するため、酸素プラズマ処理やブラスト処理や物理研磨などのエッチングを行う。これにより、リードフレーム７および放熱板１０の露出すべき部分を露出させることができ、半導体装置外との電気的接続や熱的接続が可能になる。
Note that the
被覆膜９を除去する方法については、露出すべき部分に形成された被覆膜９を除去することができれば、上述した方法に限定されることはなく、どのような方法でもよい。また、容易に除去ができるよう、露出すべき部分を予め離型材等で覆っておくようにしてもよい。なお、上述した製造方法は、以降の実施の形態２、３にかかる半導体装置にも適用できるものであることは言うまでもない。
The method for removing the
以上のように、本発明の実施の形態１にかかる半導体装置によれば、主面１ａに配線部材（リードフレーム７）を接合するための電極５が形成された板状の半導体素子１と、一方の面（回路面２ａ）が半導体素子１の裏面に接合された伝熱板２と、伝熱板２の他方の面が接着された絶縁基板３と、半導体素子１の主面１ａを包むように、絶縁基板３の側部３ｓから伝熱板２が接着された面側の部材を封止する封止体４と、半導体素子１と封止体４との間に介在し、封止体４を構成する材料よりも弾性率が低い材料で形成された被覆膜９と、を備え、被覆膜９は、半導体素子１に形成された（主面１ａと側部１ｓとの角である）角状部１ｃを覆う厚みＤ１が、半導体素子１の他の領域を覆う厚みｄ１よりも厚くなるように構成した。そのため、封止体４の効果を損なうことなく、半導体素子１と封止体４の間の密着強度の向上と、半導体素子１の角状部１ｃに集中する応力と歪みの緩和により、剥離欠陥とクラックを抑制し、半導体素子１の主面１ａの電極５と裏面電極間の絶縁耐性を向上させることができる。その結果、封止体４の剥離とクラックの発生を抑制した信頼性の高い半導体装置を得ることができる。
As described above, according to the semiconductor device according to the first embodiment of the present invention, the plate-
また、被覆膜９は、角状部１ｃを覆う部分から端部までの中間部分（例えば、主面１ａを覆う部分のうち、角状部１ｃを覆う部分を一端とし、角状部１ｃから離れた端部を他端とすると、両端よりも中央に近い領域の部分）が５μｍ以下の厚みになるように形成されているので、封止体４による応力緩和効果を損ねることがなく、剥離欠陥とクラックを抑制することができる。
Further, the covering
被覆膜９がポリイミド、ポリアミド、およびシリコーンのいずれかを主成分とする樹脂で形成されているので、より剥離欠陥とクラックの抑制効果が高い。
Since the
さらに、被覆膜９の弾性率が８ＧＰａ以下に設定すれば、確実に応力と歪みを緩和する。
Furthermore, if the elastic modulus of the
あるいは、被覆膜９の破断伸び率３０％以上に設定しても、確実に応力と歪みを緩和する。
Alternatively, even if the elongation at break of the
また、本実施の形態１にかかる半導体装置の製造方法によれば、主面１ａに配線部材（リードフレーム７）を接合するための電極５が形成された板状の半導体素子１の裏面を、伝熱板２の一方の面（回路面２ａ）に接合する工程と、絶縁基板３の一方の面に、伝熱板２の他方の面を接着する工程と、半導体素子１の主面１ａを包むように、絶縁基板３の側部３ｓから伝熱板２が接着された面側の部材を封止する封止体４を形成する工程と、半導体素子１に形成された（主面１ａと側部１ｓとの角である）角状部１ｃにおいて、半導体素子１と封止体４との間に介在するように、封止体４を構成する材料よりも弾性率が低い樹脂を用いて被覆膜９を形成する工程と、を含み、被覆膜９を形成する工程では、被覆膜の９の樹脂が流動性を失う前から、角状部１ｃに電気力線Ｌｅが集中するように電場をかけるようにしたので、角状部１ｃを覆う厚みＤ１が、他の領域を覆う厚みｄ１よりも厚くなるように被覆膜９を形成することができ、上述した特徴の半導体装置を製造することができる。
Moreover, according to the manufacturing method of the semiconductor device concerning this
電場をかけるための印加電圧を４ｋＶ以上、１５０ｋＶ以下の範囲に設定すれば、半導体素子１等の故障を引き起こすことなく、角状部１ｃを覆う厚みＤ１が、他の領域を覆う厚みｄ１よりも確実に厚くなるように被覆膜９を形成することができる。
If the applied voltage for applying the electric field is set in the range of 4 kV or more and 150 kV or less, the thickness D1 covering the
被覆膜９を形成する工程が減圧雰囲気で行われたなら、気泡の発生を抑えることができる。
If the step of forming the
減圧雰囲気が、０．１Ｐａ以上、１００Ｐａ以下の範囲であれば、大掛かりな装置も不要で、脱泡効果を確実に得ることができる。 If the reduced-pressure atmosphere is in the range of 0.1 Pa or more and 100 Pa or less, a large-scale apparatus is unnecessary and the defoaming effect can be obtained with certainty.
実施の形態２．
本実施の形態２にかかる半導体装置は、実施の形態１と異なり、被覆膜を設ける対象を絶縁基板にしたものである。図１１〜図１３は本発明の実施の形態２にかかる半導体装置の構成を説明するためのもので、図１１は半導体装置の断面模式図、図１２は変形例にかかる半導体装置の断面模式図、図１３は被覆膜の形状を説明するための絶縁基板の角状部、および絶縁基板と伝熱板との接着面の端部（接着面端）周辺の拡大断面図である。
The semiconductor device according to the second embodiment differs from the first embodiment in that an object to be provided with a coating film is an insulating substrate. 11 to 13 are diagrams for explaining the configuration of the semiconductor device according to the second embodiment of the present invention. FIG. 11 is a schematic sectional view of the semiconductor device. FIG. 12 is a schematic sectional view of the semiconductor device according to the modification. FIG. 13 is an enlarged cross-sectional view around a corner portion of the insulating substrate for explaining the shape of the coating film, and an end portion (adhesive surface end) of the bonding surface between the insulating substrate and the heat transfer plate.
本発明の実施の形態２にかかる半導体装置は、図１１に示すように、放熱板１０に対して絶縁基板３を介して一方の面が接合された伝熱板２の回路面２ａに、半導体素子１を実装し、伝熱板２の回路面２ａ、および半導体素子１の主面１ａにリードフレーム７等の配線部材を接合し、少なくとも回路面２ａ側を樹脂による封止体４で封止している。さらに、絶縁基板３と封止体４との間には、絶縁基板３の平面部３ｆと側面（側部３ｓ）との境である角状部３ｃを覆う厚みの方が、他の部分を覆う厚みよりも厚くなるように封止体４よりも弾性率が低い材料で被覆膜９が形成されているものである。
As shown in FIG. 11, the semiconductor device according to the second embodiment of the present invention includes a semiconductor on the
伝熱板２と半導体素子１とは、半導体素子１から生じる熱を拡散させ、かつ半導体素子の裏面とのコンタクトを実現するため、はんだ８を用いて接合されている。半導体素子１内を流れる電流が所望の経路外に流れ出ることを防ぐため、伝熱板２の回路面２ａの反対側には、伝熱板２よりも面積が大きな絶縁基板３が加圧プレスなどにより接着されている。また、伝熱板２に伝わった熱を半導体装置外部に逃すため、絶縁基板３の伝熱板２が接着された面の反対側には、加圧プレスなどにより放熱板１０が接着されている。
The
一方、半導体装置に電圧を印加し電流を流すため、リードフレーム７は伝熱板２の回路面２ａと半導体素子１の主面１ａに形成された電極５にはんだ８を介して電気的にそれぞれ接続される。また、半導体素子１の電極５の端部には絶縁保護用に絶縁保護膜６が形成されている。耐圧特性を向上するために絶縁保護膜６を有することが好ましいが、無くても良い。一方、絶縁基板３の伝熱板２あるいは放熱板１０からはみ出し、封止体４に対して露出する部分は、本発明の実施の形態２の特徴である被覆膜９で被覆されている。このように構成された回路体が封止体４で封止されている。
On the other hand, in order to apply a voltage to the semiconductor device and cause a current to flow, the
封止体４を構成する封止樹脂材は、エポキシ樹脂などの硬い樹脂であり、これで封止することにより、内容物の応力と歪みを分散、低減する効果がある。また、被覆膜９が被覆された箇所は、絶縁基板３の角状部３ｃおよび伝熱板２と絶縁基板３との接着面Ｐｊの端部（接着面端Ｅｊ）を被覆していればよく、絶縁基板３の封止体４に封止される部分全てを被覆する必要はない。また、本実施の形態２においても、実施の形態１で説明したのと同様に、図１５に示すように、半導体装置内に放熱板１０を有しない構造に適用してもよい。
The sealing resin material which comprises the sealing
そして、絶縁基板３を被覆する被覆膜９は、図１３に示すように、封止体４に封止されている部分のうち、角状部３ｃおよび伝熱板２との接着面端Ｅｊ部分を覆うように形成されていればよい。そして、角状部３ｃを覆う部分の膜厚Ｄ２が、角状部３ｃ以外の部分を覆うように形成された膜厚ｄ２よりも厚くなっている。この条件を満足していれば、実施の形態１で説明したように角状部３ｃにおける膜形状は問わない。
And the
このように、絶縁基板３と封止体４との間に、被覆膜９を形成することにより、絶縁基板３と封止体４の間の密着強度より、絶縁基板３と被覆膜９の間および被覆膜９と封止体４の間の密着強度を高めることができる。さらに、応力と歪みが集中する絶縁基板３の角状部３ｃに他の部分よりも厚みが厚くなるように被覆膜９を形成することにより、緩衝材の役割を担うことができる。そのため、封止体４で分散するに足りない絶縁基板３の角状部３ｃに集中する応力と歪みが封止体４に伝わることを防ぎ、剥離とクラックをともに抑制する。これにより、半導体素子１の裏面と同電位の伝熱板２と放熱板１０の間の絶縁耐性を向上することができる。これは、上述の高温動作において応力と歪みが集中する絶縁基板３の角状部３ｃが動く際に特に有効に働く。
In this way, by forming the
また、伝熱板２または放熱板１０と絶縁基板３の接着面端Ｅｊには、動作時の印加電圧により電界が集中するので、剥離やクラックが発生した場合、空隙にコロナが発生し、絶縁不良を生じる恐れがある。コロナ発生を防ぐためには、電界強度を下げる必要があり、そのためには動作電圧を下げるか、絶縁基板３の厚さを厚くする必要がある。動作電圧を確保するために絶縁基板３を厚くすると、動作時に発生する熱を半導体装置外に拡散しにくくなる。そこで、上述したように、伝熱板２または放熱板１０と絶縁基板３の接着面端Ｅｊに被覆膜９を被覆すると、剥離やクラックを防ぐことができ、また、クラックが生じた場合でも伝熱板２または放熱板１０と絶縁基板３の接着面端Ｅｊを被覆膜９で被覆しているので空隙ができること無く、コロナ発生を防ぐことができる。コロナ発生を防ぐことができるので、動作電圧を保ちながら、絶縁基板３の膜厚を維持または薄くすることができ、熱的により優位な半導体装置の作製が可能となる。
Further, the electric field concentrates on the bonding surface edge Ej between the
上述のように、応力と歪みが集中する絶縁基板３の角状部３ｃに被覆膜９を形成することにより、絶縁基板３と封止体４の間の密着強度の向上と、絶縁基板３の角状部３ｃに集中する応力と歪みを緩和する事ができ、剥離とクラックを抑制することができる。しかし、絶縁基板３の角状部３ｃの被覆膜９の膜厚と同じ膜厚で絶縁基板３の角状部３ｃおよび伝熱板２と絶縁基板３の接着面端Ｅｊ以外の箇所の膜厚も均一に厚くすると、上述の封止体４による内容物の封止効果自体も緩和してしまい、封止体４の封止効果が弱くなり、逆に剥離やクラックを発生させる恐れがある。
As described above, by forming the
そこで、本実施の形態２においても、角状部３ｃでの密着強度の向上および応力と歪みの緩和と共に封止体４の効果を損なわないために、絶縁基板３の角状部３ｃおよび伝熱板２との接着面端Ｅｊ以外の箇所での被覆膜９を角状部３ｃおよび接着面端Ｅｊ部分よりも薄くしている。角状部３ｃおよび接着面端Ｅｊ以外の部分については、実施の形態１で説明したように、ある面における被覆膜９が形成された範囲の両端よりも中央に近い領域の膜厚を５μｍ以下とすることが好ましい。
Therefore, in the present second embodiment as well, in order to improve the adhesion strength at the
以上のように、本発明の実施の形態２にかかる半導体装置によれば、主面１ａに配線部材（リードフレーム７）を接合するための電極５が形成された板状の半導体素子１と、一方の面（回路面２ａ）が半導体素子１の裏面に接合された伝熱板２と、外周に沿って余白が形成されるように、伝熱板２の他方の面が接着された絶縁基板３と、半導体素子１の主面１ａを包むように、絶縁基板３の側部３ｓから伝熱板２が接着された面側の部材を封止する封止体４と、絶縁基板３と封止体４との間に介在し、封止体４を構成する材料よりも弾性率が低い材料で形成された被覆膜９と、を備え、被覆膜９は、絶縁基板３に形成された（平面部３ｆと側部３ｓとの角である）角状部３ｃを覆う厚みＤ２が、絶縁基板３の他の領域を覆う厚みｄ２よりも厚くなるように構成した。そのため、封止体４の効果を損なうことなく、絶縁基板３と封止体４の間の密着強度の向上と、絶縁基板３の角状部３ｃに集中する応力と歪みの緩和により、剥離欠陥とクラックを抑制し、半導体素子１の裏面電極と同電位の伝熱板２と放熱板１０の間の絶縁耐性向上を実現することができる。
As described above, according to the semiconductor device according to the second embodiment of the present invention, the plate-
また、絶縁基板３と伝熱板２（あるいは放熱板１０）との接着面Ｐｊの端部（接着面端Ｅｊ）が、被覆膜９で覆われているように構成すれば、伝熱板２または放熱板１０と絶縁基板３の接着面端Ｅｊにおけるコロナ発生の抑制を実現することができる。
Further, if the end portion (bonding surface end Ej) of the bonding surface Pj between the insulating
実施の形態３．
本実施の形態３にかかる半導体装置は、上述した実施の形態１および２を組み合わせたものに相当し、半導体素子と絶縁基板の両方に被覆膜を形成したものである。図１４〜図１６は本発明の実施の形態３にかかる半導体装置の構成を説明するためのもので、図１４は半導体装置の断面模式図、図１５は変形例にかかる半導体装置の断面模式図、図１６は別の変形例に半導体装置の断面模式図である。
The semiconductor device according to the third embodiment corresponds to a combination of the first and second embodiments described above, and is formed by forming a coating film on both the semiconductor element and the insulating substrate. 14 to 16 are diagrams for explaining the configuration of the semiconductor device according to the third embodiment of the present invention. FIG. 14 is a schematic sectional view of the semiconductor device. FIG. 15 is a schematic sectional view of the semiconductor device according to the modification. FIG. 16 is a schematic cross-sectional view of a semiconductor device as another modification.
本発明の実施の形態３にかかる半導体装置は、図１４に示すように、放熱板１０に対して絶縁基板３を介して一方の面が接合された伝熱板２の回路面２ａに、半導体素子１を実装し、伝熱板２の回路面２ａ、および半導体素子１の主面１ａにリードフレーム７等の配線部材を接合し、少なくとも回路面２ａ側を封止体４で封止している。さらに、半導体素子１と封止体４との間、および絶縁基板３と封止体４との間には、それぞれ角状部１ｃ、３ｃを覆う厚みの方が、他の部分を覆う厚みよりも厚くなるように封止体４よりも弾性率が低い材料で被覆膜９が形成されているものである。
As shown in FIG. 14, the semiconductor device according to the third embodiment of the present invention includes a semiconductor on the
伝熱板２と半導体素子１とは、半導体素子１から生じる熱を拡散させ、かつ半導体素子の裏面とのコンタクトを実現するため、はんだ８を用いて接合されている。半導体素子１内を流れる電流が所望の経路外に流れ出ることを防ぐため、伝熱板２の回路面２ａの反対側には、伝熱板２よりも面積が大きな絶縁基板３が加圧プレスなどにより接着されている。また、伝熱板２に伝わった熱を半導体装置外部に逃すため、絶縁基板３の伝熱板２が接着された面の反対側には、加圧プレスなどにより放熱板１０が接着されている。
The
一方、半導体装置に電圧を印加し電流を流すため、リードフレーム７は伝熱板２の回路面２ａと半導体素子１の主面１ａに形成された電極５にはんだ８を介して電気的にそれぞれ接続される。また、半導体素子１上の電極５の端部には絶縁保護用に絶縁保護膜６が形成されている。耐圧特性を向上するために絶縁保護膜６を有することが好ましいが、無くても良い。そして、半導体素子１および絶縁基板３の封止体４に対して露出する部分は、本発明の実施の形態３の特徴である被覆膜９で被覆されている。
On the other hand, in order to apply a voltage to the semiconductor device and cause a current to flow, the
封止体４を構成する封止樹脂材は、エポキシ樹脂などの硬い樹脂であり、これで封止することにより、内容物の応力と歪みを分散、低減する効果がある。また、被覆膜９が被覆された箇所は、半導体素子１の角状部１ｃ、絶縁基板３の角状部３ｃおよび伝熱板２との接着面端Ｅｊを被覆していればよく、半導体素子１および絶縁基板３が回路体において封止体４に封止されている部分全てを被覆する必要はない。また、本実施の形態３においても、上述した実施の形態１あるいは２で説明したのと同様に、図１５に示すように、半導体装置内に放熱板１０を有しない構造に適用してもよい。さらに、図１６に示すように、封止体４で封止される面全面を覆うように被覆膜９を形成してもよい。
The sealing resin material which comprises the sealing
その際、半導体素子１、および絶縁基板３を被覆する被覆膜９は、実施の形態１および実施の形態２でそれぞれ説明したように、封止体４で封止されている部分のうち、角状部１ｃ、角状部３ｃおよび伝熱板２との接着面端Ｅｊ部分を覆うように形成されていればよい。そして、実施の形態１の図２および実施の形態２の図１３で説明したように、角状部１ｃを覆う部分の膜厚Ｄ１が角状部１ｃ以外の部分を覆うように形成された膜厚ｄ１よりも厚く、角状部３ｃを覆う部分の膜厚Ｄ２が、角状部３ｃ以外の部分を覆うように形成された膜厚ｄ２よりも厚くなっている。この条件を満足していれば、実施の形態１あるいは実施の形態２で説明したように角状部３ｃにおける膜形状は問わない。また、角状部１ｃ、角状部３ｃおよび接着面端Ｅｊ以外の部分については、実施の形態１あるいは２で説明したように、ある面における被覆膜９が形成された範囲の両端よりも中央に近い領域の膜厚を５μｍ以下とすることが好ましい。
At that time, the
このように、半導体素子１の角状部１ｃと絶縁基板３の角状部３ｃが被覆膜９で覆われることにより、実施の形態１および実施の形態２で説明した効果をともに発揮することができる。さらに、応力と歪みが集中する半導体素子１と絶縁基板３の両方の角状部１ｃ、３ｃにおける剥離欠陥とクラックの抑制および伝熱板２または放熱板１０と絶縁基板３の接着面端Ｅｊにおけるコロナ発生の抑制を抑制することにより半導体装置全体の絶縁耐性向上が可能となり、半導体装置のさらなる長寿命化と高信頼性を得ることができる。
As described above, when the
以上のように、本発明の実施の形態３にかかる半導体装置によれば、主面１ａに配線部材（リードフレーム７）を接合するための電極５が形成された板状の半導体素子１と、一方の面（回路面２ａ）が半導体素子１の裏面に接合された伝熱板２と、外周に沿って余白が形成されるように、伝熱板２の他方の面が接着された絶縁基板３と、半導体素子１の主面１ａを包むように、絶縁基板３の側部３ｓから伝熱板２が接着された面側の部材を封止する封止体４と、半導体素子１および絶縁基板３を被覆対象とするとともに、被覆対象と封止体４との間に介在し、封止体４を構成する材料よりも弾性率が低い材料で形成された被覆膜９と、を備え、被覆膜９は、それぞれ被覆対象に形成された（主面１ａと側部１ｓ、平面部３ｆと側部３ｓとの角である）角状部１ｃ、３ｃを覆う厚みＤ１、Ｄ２が、被覆対象の他の領域を覆う厚みｄ１、ｄ２よりも厚くなるように構成した。そのため、封止体４の効果を損なうことなく、被覆対象と封止体４の間の密着強度の向上と、被覆対象の角状部１ｃ、３ｃに集中する応力と歪みの緩和により、剥離欠陥とクラックの抑制、あるいは、半導体素子１の裏面電極と同電位の伝熱板２と放熱板１０の間の絶縁耐性向上を実現することができる。
As described above, according to the semiconductor device according to the third embodiment of the present invention, the plate-
以上のように、本発明の実施の形態１〜３にかかる半導体装置によれば、主面１ａに配線部材（リードフレーム７）を接合するための電極５が形成された板状の半導体素子１と、一方の面（回路面２ａ）が半導体素子１の裏面に接合された伝熱板２と、外周に沿って余白が形成されるように、伝熱板２の他方の面が接着された絶縁基板３と、半導体素子１の主面１ａを包むように、絶縁基板３の側部３ｓから伝熱板２が接着された面側の部材を封止する封止体４と、半導体素子１および絶縁基板３の少なくともいずれかを被覆対象とするとともに、被覆対象と封止体４との間に介在し、封止体４を構成する材料よりも弾性率が低い材料で形成された被覆膜９と、を備え、被覆膜９は、被覆対象に形成された（主面１ａと側部１ｓ、平面部３ｆと側部３ｓとの角である）角状部１ｃ、３ｃを覆う厚みＤ１、Ｄ２が、被覆対象の他の領域を覆う厚みｄ１、ｄ２よりも厚くなるように構成した。そのため、封止体４の効果を損なうことなく、被覆対象と封止体４の間の密着強度の向上と、被覆対象の角状部１ｃ、３ｃに集中する応力と歪みの緩和により、剥離欠陥とクラックを抑制し、半導体素子１の裏面電極と同電位の伝熱板２と放熱板１０の間の絶縁耐性向上を実現することができる。
As described above, according to the semiconductor device according to the first to third embodiments of the present invention, the plate-
また、半導体素子１に、ワイドバンドギャップ半導体材料を用いると、上述したように従来の半導体材料と比べて、動作温度が高くなり、より高い耐電圧性が要求される。そのため、本発明による効果がさらに顕著に顕れる。
In addition, when a wide band gap semiconductor material is used for the
１：半導体素子、 １ａ：主面、 １ｃ：角状部、 １ｓ：側部、 ２：伝熱板、 ２ａ：回路面、 ３：絶縁基板、 ３ｓ：角状部、 ３ｆ：平面部、 ３ｓ：側部、 ４：封止体、 ４ｆ：フィラー、 ５：素子電極、 ６：絶縁保護膜、 ７：リードフレーム、 ８：はんだ、 ９：被覆膜、 １０：放熱板、
Ｄ１：半導体素子の角状部を覆う被覆膜の厚み、 ｄ２：半導体素子の角状部以外の箇所を覆う被覆膜の厚み、 Ｄ２：絶縁基板の角状部を覆う被覆膜の厚み、 ｄ２：絶縁基板の角状部および伝熱板と絶縁基板の接着面端以外の箇所を覆う被覆膜の厚み、 Ｌｅ：電気力線、 Ｅｊ：接着面の端部（接着面端）、 Ｐｊ：伝熱板または放熱板と絶縁基板との接着面。
DESCRIPTION OF SYMBOLS 1: Semiconductor element, 1a: Main surface, 1c: Square part, 1s: Side part, 2: Heat transfer plate, 2a: Circuit surface, 3: Insulating substrate, 3s: Square part, 3f: Plane part, 3s: Side part, 4: Sealed body, 4f: Filler, 5: Element electrode, 6: Insulating protective film, 7: Lead frame, 8: Solder, 9: Coating film, 10: Heat sink,
D1: thickness of the coating film covering the corner portion of the semiconductor element, d2: thickness of the coating film covering a portion other than the corner portion of the semiconductor element, D2: thickness of the coating film covering the corner portion of the insulating substrate D2: the thickness of the coating film covering the corners of the insulating substrate and the portions other than the bonding surface edge of the heat transfer plate and the insulating substrate, Le: lines of electric force, Ej: the edge of the bonding surface (bonding surface edge), Pj: Adhesive surface between the heat transfer plate or the heat radiating plate and the insulating substrate.
Claims (12)
一方の面が前記半導体素子の裏面に接合された伝熱板と、
外周に沿って余白が形成されるように、前記伝熱板の他方の面が接着された絶縁基板と、
前記半導体素子の主面を包むように、前記絶縁基板の側部から前記伝熱板が接着された面側の部材を封止する封止体と、
前記半導体素子および前記絶縁基板の少なくともいずれかを被覆対象とするとともに、前記被覆対象と前記封止体との間に介在し、前記封止体を構成する材料よりも弾性率が低い材料で形成された被覆膜と、を備え、
前記被覆膜は、前記被覆対象に形成された角状部を覆う厚みが、前記被覆対象の他の領域を覆う厚みよりも厚いことを特徴とする半導体装置。 A plate-like semiconductor element in which an electrode for joining a wiring member to the main surface is formed;
A heat transfer plate having one surface bonded to the back surface of the semiconductor element;
An insulating substrate to which the other surface of the heat transfer plate is bonded so that a margin is formed along the outer periphery; and
A sealing body for sealing a member on a surface side to which the heat transfer plate is bonded from a side portion of the insulating substrate so as to wrap the main surface of the semiconductor element;
At least one of the semiconductor element and the insulating substrate is to be covered, and is formed of a material having an elastic modulus lower than that of the material constituting the sealing body, interposed between the covering target and the sealing body. A coated film,
The semiconductor device according to claim 1, wherein the coating film has a thickness that covers a corner portion formed on the coating target, and is thicker than a thickness that covers another region of the coating target.
絶縁基板の一方の面に、前記伝熱板の他方の面を接着する工程と、
前記半導体素子の主面を包むように、前記絶縁基板の側部から前記伝熱板が接着された面側の部材を封止する封止体を形成する工程と、
前記半導体素子および前記絶縁基板の少なくともいずれかを被覆対象とするとともに、前記被覆対象に形成された角状部において、前記被覆対象と前記封止体との間に介在させるように、前記封止体を構成する材料よりも弾性率が低い樹脂を用いて被覆膜を形成する工程と、を含み、
前記被覆膜を形成する工程では、前記樹脂が流動性を失う前から、前記角状部に電気力線が集中するように電場をかけることを特徴とする半導体装置の製造方法。 Bonding the back surface of the plate-like semiconductor element on which the electrode for bonding the wiring member is formed on the main surface to one surface of the heat transfer plate;
Adhering the other surface of the heat transfer plate to one surface of the insulating substrate;
Forming a sealing body for sealing a member on a surface side to which the heat transfer plate is bonded from a side portion of the insulating substrate so as to wrap the main surface of the semiconductor element;
The sealing is performed so that at least one of the semiconductor element and the insulating substrate is an object to be covered, and is interposed between the object to be covered and the sealing body in a square portion formed on the object to be covered. Forming a coating film using a resin having a lower elastic modulus than the material constituting the body,
In the step of forming the coating film, a method of manufacturing a semiconductor device is characterized in that an electric field is applied so that lines of electric force are concentrated on the square portions before the resin loses fluidity.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013254683A JP6150718B2 (en) | 2013-12-10 | 2013-12-10 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013254683A JP6150718B2 (en) | 2013-12-10 | 2013-12-10 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015115383A true JP2015115383A (en) | 2015-06-22 |
| JP6150718B2 JP6150718B2 (en) | 2017-06-21 |
Family
ID=53528944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013254683A Expired - Fee Related JP6150718B2 (en) | 2013-12-10 | 2013-12-10 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6150718B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924889A (en) * | 2016-03-31 | 2018-04-17 | 富士电机株式会社 | The manufacture method of semiconductor device and semiconductor device |
| CN109585385A (en) * | 2017-09-29 | 2019-04-05 | 三菱电机株式会社 | Semiconductor device |
| WO2019171666A1 (en) * | 2018-03-06 | 2019-09-12 | 三菱電機株式会社 | Semiconductor device, electric power converter and method for producing semiconductor device |
| JP7411748B2 (en) | 2018-07-20 | 2024-01-11 | ローム株式会社 | semiconductor equipment |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821849A (en) * | 1981-07-31 | 1983-02-08 | Nec Home Electronics Ltd | Resin-sealed semiconductor device |
| JPH02105446A (en) * | 1988-10-13 | 1990-04-18 | Nec Corp | Hybrid integrated circuit |
| US5536970A (en) * | 1992-09-29 | 1996-07-16 | Kabushiki Kaisha Toshiba | Resin-encapsulated semiconductor device |
| JP2006179538A (en) * | 2004-12-21 | 2006-07-06 | Hitachi Ltd | Semiconductor power module |
| JP2012164796A (en) * | 2011-02-07 | 2012-08-30 | Mitsubishi Electric Corp | Power semiconductor device |
-
2013
- 2013-12-10 JP JP2013254683A patent/JP6150718B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821849A (en) * | 1981-07-31 | 1983-02-08 | Nec Home Electronics Ltd | Resin-sealed semiconductor device |
| JPH02105446A (en) * | 1988-10-13 | 1990-04-18 | Nec Corp | Hybrid integrated circuit |
| US5536970A (en) * | 1992-09-29 | 1996-07-16 | Kabushiki Kaisha Toshiba | Resin-encapsulated semiconductor device |
| JP2006179538A (en) * | 2004-12-21 | 2006-07-06 | Hitachi Ltd | Semiconductor power module |
| JP2012164796A (en) * | 2011-02-07 | 2012-08-30 | Mitsubishi Electric Corp | Power semiconductor device |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107924889A (en) * | 2016-03-31 | 2018-04-17 | 富士电机株式会社 | The manufacture method of semiconductor device and semiconductor device |
| JPWO2017169857A1 (en) * | 2016-03-31 | 2018-07-26 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| US10199305B2 (en) | 2016-03-31 | 2019-02-05 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN107924889B (en) * | 2016-03-31 | 2021-02-12 | 富士电机株式会社 | Semiconductor device and method for manufacturing semiconductor device |
| CN109585385A (en) * | 2017-09-29 | 2019-04-05 | 三菱电机株式会社 | Semiconductor device |
| CN109585385B (en) * | 2017-09-29 | 2022-12-09 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
| WO2019171666A1 (en) * | 2018-03-06 | 2019-09-12 | 三菱電機株式会社 | Semiconductor device, electric power converter and method for producing semiconductor device |
| JP6639740B1 (en) * | 2018-03-06 | 2020-02-05 | 三菱電機株式会社 | Semiconductor device, power conversion device, and method of manufacturing semiconductor device |
| JP7411748B2 (en) | 2018-07-20 | 2024-01-11 | ローム株式会社 | semiconductor equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6150718B2 (en) | 2017-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5804203B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2018181236A1 (en) | Semiconductor device, and method for manufacturing same | |
| JP2016012741A (en) | Semiconductor device and formation method of the same | |
| JP6150718B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2016018866A (en) | Power module | |
| JP2011228336A (en) | Semiconductor device and method for manufacturing the same | |
| WO2015166737A1 (en) | Semiconductor device | |
| JP5759744B2 (en) | Power module and manufacturing method thereof | |
| JP6125089B2 (en) | Power semiconductor module and power unit | |
| US20160268154A1 (en) | Insulating substrate and semiconductor device | |
| WO2020136810A1 (en) | Semiconductor device, manufacturing method for semiconductor device, and power conversion equipment | |
| JP5921723B2 (en) | Semiconductor device | |
| CN114078790A (en) | Power semiconductor module device and method for manufacturing the same | |
| JP7175095B2 (en) | semiconductor equipment | |
| JP2008078555A (en) | Semiconductor device and method of manufacturing same | |
| JP6101507B2 (en) | Manufacturing method of semiconductor device | |
| US20160148865A1 (en) | Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same | |
| JP7203214B2 (en) | Power semiconductor device with floating mounting | |
| JP2014116333A (en) | Semiconductor device | |
| JP5826443B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP6317178B2 (en) | Circuit board and electronic device | |
| JP2014107519A (en) | Semiconductor device and manufacturing method of the same | |
| JP2015162645A (en) | Semiconductor device and manufacturing method of the same | |
| JP2017063168A (en) | Circuit board and electronic apparatus | |
| JP2015090884A (en) | Power semiconductor device, power semiconductor module, and manufacturing method of power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170523 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6150718 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |