JP2012164796A - Power semiconductor device - Google Patents
Power semiconductor device Download PDFInfo
- Publication number
- JP2012164796A JP2012164796A JP2011023753A JP2011023753A JP2012164796A JP 2012164796 A JP2012164796 A JP 2012164796A JP 2011023753 A JP2011023753 A JP 2011023753A JP 2011023753 A JP2011023753 A JP 2011023753A JP 2012164796 A JP2012164796 A JP 2012164796A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power semiconductor
- semiconductive layer
- heat spreader
- insulating sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000011888 foil Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 21
- 238000007789 sealing Methods 0.000 claims abstract description 19
- 239000011231 conductive filler Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229920001940 conductive polymer Polymers 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 15
- 230000005684 electric field Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 8
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000006229 carbon black Substances 0.000 description 2
- 150000001875 compounds Chemical group 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、パワー半導体素子を実装したパワー半導体装置に関するものである。 The present invention relates to a power semiconductor device mounted with a power semiconductor element.
パワー半導体装置は、電気的な絶縁を確保しながら、パワー半導体素子から発生した熱を効率よく放出することが必要である。従来、回路配線の形成されたセラミックス基板や金属芯基板上にパワー半導体素子を搭載したものを熱可塑性樹脂からなる枠ケースに固定し、シリコーンゲルまたはエポキシ樹脂を注入してそれを封止することが一般的であった。しかし、このパワー半導体装置は製造コストが高いことが課題であり、製造コストを下げるために、パワー半導体素子を接続するリードフレームを用い、高熱伝導性の封止樹脂でモールドするパワー半導体装置が開発されている(例えば特許文献1)。このような封止樹脂でモールドするトランスファーモールド型パワー半導体装置は、生産性に優れているため、製造コストを安くすることができる。また、シリコーンゲルとは異なり、弾性率の高い樹脂で全体を覆うことから、ヒートサイクル性やパワーサイクル性などの信頼性も高い。 The power semiconductor device needs to efficiently release the heat generated from the power semiconductor element while ensuring electrical insulation. Conventionally, a power semiconductor element mounted on a ceramic substrate or metal core substrate on which circuit wiring is formed is fixed to a frame case made of thermoplastic resin, and silicone gel or epoxy resin is injected to seal it. Was common. However, this power semiconductor device has the problem of high manufacturing cost, and in order to reduce the manufacturing cost, a power semiconductor device that uses a lead frame to connect the power semiconductor elements and molds with a high thermal conductive sealing resin has been developed. (For example, Patent Document 1). Since a transfer mold type power semiconductor device molded with such a sealing resin is excellent in productivity, the manufacturing cost can be reduced. In addition, unlike silicone gel, since the whole is covered with a resin having a high elastic modulus, reliability such as heat cycle property and power cycle property is also high.
特許文献1には、半導体素子を搭載した電子モジュールに関し、放熱性を向上するために、金属板上に、リードフレームを、絶縁層を介して設けたことを特徴とする樹脂モールド用回路基板と電子パッケージが提案されている。予めリードフレームを金属板上に絶縁層を介して配設して、一度の樹脂封止操作(トランスファー成形)することにより、半導体素子から金属板への熱放散性が優れた電子モジュールを安価に提供しようとしていた。
最近では、低消費電力化の視点から、パワー半導体装置の印加電圧及び動作温度は高くなりつつある。特許文献1に示された技術にあっては、一度のトランスファー成形によって樹脂封止されているので、パワー半導体素子から金属板への熱放散性が優れたパワー半導体装置を安価に提供することができるものの、印加電圧及び動作温度が高くなると上記絶縁層の耐電圧性をさらに向上させることが求められる。
Recently, from the viewpoint of reducing power consumption, the applied voltage and operating temperature of power semiconductor devices are increasing. In the technique disclosed in
絶縁層の放熱性と耐電圧性はトレードオフの関係にあり、必ずしも高放熱性と高耐電圧性が両立しない。例えば、高い耐電圧性を持たせるには絶縁層の厚さを厚くする必要があるが、高放熱性が得られなくなる恐れがある。逆の場合も言える。従って、パワー半導体装置の信頼性を確保するために、絶縁層の物性や構造の改良に留まらず、高い電界にも耐えられるようなパワー半導体装置の封止構造が求められる。 The heat dissipation and voltage resistance of the insulating layer are in a trade-off relationship, and high heat dissipation and high voltage resistance are not always compatible. For example, in order to provide high voltage resistance, it is necessary to increase the thickness of the insulating layer, but there is a possibility that high heat dissipation cannot be obtained. The reverse is also true. Therefore, in order to ensure the reliability of the power semiconductor device, there is a need for a power semiconductor device sealing structure that can withstand a high electric field as well as improving the physical properties and structure of the insulating layer.
本発明は、十分な放熱性を維持するとともに、耐電圧性を向上させることのできるパワー半導体装置を得ることを目的としている。 An object of the present invention is to obtain a power semiconductor device capable of maintaining sufficient heat dissipation and improving voltage resistance.
本発明に係るパワー半導体装置は、半導体素子と、半導体素子が実装されたヒートスプレッダと、ヒートスプレッダに半導電層及び絶縁シートを介して配置された金属箔とが、封止樹脂で封止された。金属箔は露出しており、半導電層は、ヒートスプレッダにおける
半導体素子が実装された実装面の反対側と、絶縁シートとの間に配置された。
In the power semiconductor device according to the present invention, a semiconductor element, a heat spreader on which the semiconductor element is mounted, and a metal foil disposed on the heat spreader via a semiconductive layer and an insulating sheet are sealed with a sealing resin. The metal foil was exposed, and the semiconductive layer was disposed between the insulating sheet and the opposite side of the mounting surface on which the semiconductor element was mounted in the heat spreader.
本発明によれば、半導電層がヒートスプレッダと、絶縁シートとの間に配置されたので、十分な放熱性を維持するとともに、耐電圧性を向上させることができる。 According to the present invention, since the semiconductive layer is disposed between the heat spreader and the insulating sheet, it is possible to maintain sufficient heat dissipation and improve the voltage resistance.
実施の形態1.
図1は、本発明の実施の形態1によるパワー半導体装置を示す断面図であり図2は、実施の形態1によるパワー半導体装置の要部を示す図である。図2(a)は側断面図であり、図2(b)は半導体素子1側から見た上面図である。パワー半導体装置20は、トランスファーモールド型パワー半導体装置である。半導体素子1は、例えば、IGBTやダイオードなどのパワー半導体素子である。半導体素子1は、ヒートスプレッダ2に実装されている。ヒートスプレッダ2は、リードフレーム6bに接続されている。半導体素子1は、複数の電極を有する。例えば、半導体素子1の表面に形成された第1の電極はボンディングワイヤ7によりリードフレーム6aに接続され、半導体素子1の裏面に形成された第2の電極はヒートスプレッダ2を介してリードフレーム6bに接続される。半導体素子1は、従来から用いられてきたケイ素(Si)で形成された素子や、ケイ素(Si)で形成された素子よりも高温動作が可能な炭化ケイ素(SiC)で形成された素子を用いることができる。
FIG. 1 is a sectional view showing a power semiconductor device according to the first embodiment of the present invention, and FIG. 2 is a diagram showing a main part of the power semiconductor device according to the first embodiment. 2A is a side sectional view, and FIG. 2B is a top view as seen from the
ヒートスプレッダ2における半導体素子1が実装されている実装面と反対側の面には、外部と電気的に絶縁することを目的とした金属箔4付き絶縁シート3が半導電層8を介して配置される。絶縁シート3は、金属箔4と密着して配置されている。半導電層8は、ヒートスプレッダ2と絶縁シート3との間に密着して配置されている。
On the surface of the
トランスファーモールド型のパワー半導体装置20は、これらの半導体素子1やリードフレーム6a、6b、ボンディングワイヤ7、ヒートスプレッダ2、半導電層8、絶縁シート3、金属箔4を封止するように封止樹脂5で封止された構造を有する。金属箔4は外部に露出している。パワー半導体装置20において、半導体素子1からの熱は、ヒートスプレッダ2、絶縁性シート3と金属箔4を通じて外部に放出される。図1に示した例では、半導電層8は、半導体素子1が実装されない側の表面において、ヒートスプレッダ2との界面12と、封止樹脂5との界面13を有する。図2(b)に示したように、半導電層8は、その周辺部がヒートスプレッダ2よりも外側に延伸しており、ヒートスプレッダ2よりも面積が広い。また、絶縁シート3は、その周辺部がヒートスプレッダ2よりも外側に延伸しており、ヒートスプレッダ2よりも面積が広い。ここで、半導電層の端部とヒートスプレッダ2の端部との長さを、半導電層端部長Mと呼び、絶縁シート3の端部とヒートスプレッダ2の端部との間の長さを、絶縁シート端部長Lと呼ぶことにする。図2の例
では、絶縁シート3の4つの端部において、半導電層端部長M及び絶縁シート端部長Lが異なる場合を示している。それぞれの半導電層端部長MはM1、M2、M3、M4であり、それぞれの絶縁シート端部長はL1、L2、L3、L4である。
The transfer mold type
絶縁シート3は、熱伝導フィラーがエポキシ樹脂に充填されたコンパウンド構造体である。熱伝導フィラーは、シリカ、アルミナなどの酸化物あるいは、最近ではより熱伝導率を向上させるため、窒化アルミニウムや窒化硼素等の窒化物が用いられる。半導電層8としては、導電性フィラーが絶縁性高分子に充填された複合体、またはπ電子系導電性高分子のいずれかを用いることができる。
The
半導電層8の役割について、図2乃至図4を参照しつつ説明する。図3は本発明の実施の形態1によるパワー半導体装置の電圧印加部を示す図であり、図4は図3に対応した比較の形態によるパワー半導体装置の電圧印加部を示す図である。図3は、高い電圧が印加される電圧印加部となるヒートスプレッダ2から金属箔4との間の構造を示している。図4は、図3において半導電層8のみを外した構造である。なお、いずれの場合においても、長期使用した際に微小な空隙9、10(剥離、クラックなど)が発生した場合を示している。空隙9はヒートスプレッダ2と半導電層8との界面12において発生したものであり、空隙10はヒートスプレッダ2と絶縁シート3との界面14において発生したものである。
The role of the
図4に示した比較の形態の構造では、ヒートスプレッダ2は金属材料であり、絶縁シート3は熱伝導フィラーがエポキシ樹脂に充填されたコンパウンド構造体であることから、それぞれの熱膨張係数や、弾性率などの物性値が異なる。長期高温の環境下や、高温高湿環境下で使用する場合には、応力によって界面14において微小の欠陥10が生じる場合がある。ヒートスプレッダ2と金属箔4との間に高い電圧が印加した場合、すなわち絶縁シート3に印加する電界が高い場合、微小な空隙10において部分放電が発生する恐れがある。部分放電が発生すると、絶縁シート3が劣化し、極端な場合には絶縁シート3が絶縁破壊することにより、パワー半導体装置20が破壊されることが考えられる。
In the comparative structure shown in FIG. 4, the
これに対して、図3に示した実施の形態1の構造では、ヒートスプレッダ2と金属箔4との間に半導電層8が介在することにより、半導電層8内部で電界が緩くなる電界緩和の作用が働く。ヒートスプレッダ2と金属箔4との間に高い電圧が印加した場合、長期使用により、ヒートスプレッダ2と半導電層8との界面12において微小な空隙9が発生しても、この空隙9には半導電層8における電界緩和の作用によって、空隙9において高い電界が印加されることがない。これについて説明する。半導電層8の体積抵抗が絶縁シート3に比べてかなり低いので、金属箔4と絶縁シート3における半導体素子1側の面との電位差が、金属箔4とヒートスプレッダ2との電位差の大部分となり、ヒートスプレッダ2と半導電層8との電位差は非常に小さくなる。即ち、空隙9にかかる電界が低くなる。従って、空隙9においては、部分放電が殆ど発生しない。部分放電が殆ど発生しないことにより、絶縁シート3は、比較の形態とは異なり、放電によって劣化することがなく、パワー半導体装置20の寿命を延ばすことができる。
On the other hand, in the structure of the first embodiment shown in FIG. 3, the electric field is relaxed by the
半導電層8は、導電性フィラーが絶縁性高分子に充填された複合体、またはπ電子系導電性高分子を用いる場合は、ある程度薄くしても電界緩和の効果がある。したがって、半導電層8の厚さを極端に厚くすることなく、十分薄くできるので、ヒートスプレッダ2と金属箔4との間の放熱性を大きく損なうことがない。
When the
以上のように、実施の形態1のパワー半導体装置20は、十分な放熱性を維持するとともに、その耐電圧性を向上させることができる。また、実施の形態1のパワー半導体装置20は、トランスファーモールド型パワー半導体装置なので、従来と同様に生産性に優れ
ているため、製造コストを安くすることができる。また、シリコーンゲルとは異なり、弾性率の高い樹脂で全体を覆うことから、ヒートサイクル性やパワーサイクル性などの信頼性も高い。
As described above, the
半導電層8として、第1の例である導電性フィラーが絶縁性高分子に充填された複合体を用いる場合、導電性フィラーとしては、カーボンブラック(炭素の微粒子)や金属粒子などが良い。絶縁性高分子としては、ポリイミドやエポキシ樹脂などを使用すると良い。一例として、絶縁高分子は絶縁シート3と同じ組成でも良い。半導電層8は、予め絶縁シート3の上に載せておいても良い。金属箔4、絶縁シート3及び半導電層8の積層体の上に、ヒートスプレッダ2に実装され、リードフレーム6aにボンディングワイヤ7でワイヤリングされた半導体素子1を載せて、モールドする。
In the case where the composite in which the conductive filler as the first example is filled with the insulating polymer is used as the
半導電層8として、第2の例である導電性高分子を用いる場合、例えばポリアニリン、ポリアセチレン、ポリピロール、ポリチオフェン、ポリアルキルチオフェンなどが用いられる。これらの導電性高分子自体は体積抵抗率が高いが、ヨウ素などの電子受容体(アクセプタ)やアルカリ金属などの電子供与体(ドナー)等をドーピングによって、体積抵抗率が制御でき、電界緩和の効果を奏することができる。上記と同様に、導電性高分子層である半導電層8は、予め絶縁シート3の上に載せておいても良い。金属箔4、絶縁シート3及び半導電層8の積層体の上に、ヒートスプレッダ2に実装され、リードフレーム6aにボンディングワイヤ7でワイヤリングされた半導体素子1を載せて、モールドする。
When the conductive polymer as the second example is used as the
また、半導電層8としては、その体積抵抗率を10−1〜1010Ω・cmにすることが望ましい。体積抵抗率が大きすぎる場合、電界緩和効果が低減する。
The
半導電層8の厚さについては、以下の内容を考慮し決定した。電界緩和の観点から、厚さの影響は少ないが、放熱性の観点から薄いほうが好ましい。しかし、プレス時の変形はミクロてきに均一でないため、薄すぎると、ヒートスプレッダ2の表面粗さなどの状況や、モールド時の圧力などの状況から、ヒートスプレッダ2と絶縁シート3とが直接接触する場合が考えられる。ヒートスプレッダ2と絶縁シート3とが直接接触すると、半導電層8による電界緩和の効果がなくなる。従って、電界緩和と放熱性のバランスを考慮して、厚さを5〜30μmにすることが好ましい。
The thickness of the
半導電層8の面積の大きさについては、以下の内容を考慮して決定した。半導電層8の面積がヒートスプレッダ2の面積より小さい場合、電界緩和の効果が殆どないので、半導電層8はヒートスプレッダ2から少しはみ出したほうが良い。しかし、半導電層8の面積が大き過ぎると、絶縁シート3の表面における半導電層8の端部から金属箔4まで距離が短くなり、絶縁性が低下する可能性がある。従って、界面13の長さ、すなわち半導電層端部長M(M1、M2、M3、M4)は、それぞれの端部において、5μm以上、図2に示した絶縁シート端部長L(L1、L2、L3、L4)の半分以下であることが好ましい。
The size of the area of the
実施の形態1のパワー半導体装置20によれば、半導体素子1と、半導体素子1が実装されたヒートスプレッダ2と、ヒートスプレッダ2に半導電層8及び絶縁シート3を介して配置された金属箔4とが、封止樹脂5で封止され、金属箔4は露出しており、半導電層8は、ヒートスプレッダ2における半導体素子1が実装された実装面の反対側と、絶縁シート3との間に配置されたので、十分な放熱性を維持するとともに、その耐電圧性を向上させることができる。
According to the
なお、パワー半導体装置20(20a)における半導電層8を絶縁シート3の上に平面的に形成する例で説明したが、図5及び図6に示すように、半導電層8をヒートスプレッ
ダ2に形成しても良い。図5は実施の形態1によるパワー半導体装置の半導電層の他の例を示す図であり、図6は実施の形態1による他のパワー半導体装置を示す断面図である。図6に示したパワー半導体装置20(20b)の場合は、半導電層8においてヒートスプレッダ2の外周面(側面)に延伸した延伸部を有する。パワー半導体装置20bは、半導電層8の延伸部により、空隙9ができやすいヒートスプレッダ2の角部(界面12が存在するヒートスプレッダ2の下面の周辺部)を半導電層8で覆うので、パワー半導体装置20aよりも、空隙9の発生を抑えることができる。したがって、パワー半導体装置20bは、パワー半導体装置20aよりも、部分放電の発生確率が小さくなり、さらに寿命を延ばすことができる。
In addition, although the example which forms the
また、半導体素子1は、炭化ケイ素(SiC)以外に、窒化ガリウム系材料又はダイヤモンドを用いることができる。たとえば、スイッチング素子や整流素子として機能する半導体素子1に、炭化ケイ素(SiC)や、窒化ガリウム系材料又はダイヤモンドを用いた場合、従来から用いられてきたケイ素(Si)で形成された素子よりも電力損失が低いため、電力用半導体装置等の半導体装置の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、パワー半導体装置の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、パワー半導体装置の一層の小型化が可能になる。
The
ワイドバンドギャップ半導体素子の性能を発揮するには、半導体素子1で発生した熱を効率よく放熱する必要がある。そのため、本発明の実施の形態に記載した構造のパワー半導体装置20は、放熱特性が優れるとともに、耐電圧性を向上させることができるので、信頼性の高いパワー半導体装置やパワー半導体モジュールを得ることができる。
In order to exhibit the performance of the wide band gap semiconductor element, it is necessary to efficiently dissipate the heat generated in the
以下、実施例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。図7は、本発明の実施例1及び比較例1の結果を示した図である。 EXAMPLES Hereinafter, although an Example demonstrates the detail of this invention, this invention is not limited by these. FIG. 7 is a diagram showing the results of Example 1 and Comparative Example 1 of the present invention.
[実施例1]
本実施例は実施の形態1に基づいて、実施している。サイズ20mm×30mm×3mmの銅からなるヒートスプレッダ2の上に、チップ状にダイシングされた半導体素子1をはんだ材を用いて実装する。この際、リードフレーム6bとヒートスプレッダ2とも、はんだ材を用いて接合を行う。リードフレーム6aと半導体素子1とを電気的に接続するために、ボンディングワイヤ7にて接続を行う。
[Example 1]
This example is implemented based on the first embodiment. The
銅の金属箔(銅箔)4(サイズ25mm×35mm×0.1mm)の上に、エポキシ樹脂に高熱伝導性無機充填材を含有した半硬化状態の絶縁シート3を形成した後、その上に半導電層8を載せる。半導電層8のサイズは21mm×31mm×0.02mmである。体積抵抗率は104Ω・cmである。半導電層8の材料はガラス転移温度が160℃のエポキシ樹脂にカーボンブラックを添加したものである。トランスファーモールド成型機において、半導電層8と絶縁シート3と金属箔4とを一体化した積層体を金型上に設置し、その上に半導体素子1を実装したヒートスプレッダ2及びリードフレーム6a、6bを設置し、封止樹脂5にて全体を覆うように封止を行う。その後、トランスファーモールド成型機において、封止樹脂5の後硬化を行う。
On the copper metal foil (copper foil) 4 (size 25 mm × 35 mm × 0.1 mm), after forming the semi-cured
封止樹脂5はガラス転移温度160℃、熱膨張係数14×10−6/Kの特性を有する
樹脂である。最終的なパワー半導体装置20のパッケージサイズは、30mm×40mm×8mmとなる。
The sealing
[比較例1]
比較例1のパワー半導体装置として、実施例1のパワー半導体装置から半導電層8を設置せずに封止樹脂5により封止を行った状態のものを作成した。
[Comparative Example 1]
As a power semiconductor device of Comparative Example 1, a power semiconductor device of Example 1 in a state of being sealed with a sealing
実施例1および比較例1のパワー半導体装置を、それぞれ3個作成し、これらを高温バイアス試験に投入した。なお、高温バイアス試験は150℃で実施しており、絶縁シート3には1000Vの直流電圧を印加し、具体的には、上述の電圧印加部となる金属箔4とリードフレーム6bとの間に1000Vの直流電圧を印加し、破壊するまで評価を行った。図7に試験結果を示す。図7に示した数値は、絶縁破壊寿命比であり、比較例1の絶縁破壊寿命の平均値に対して、個々の絶縁破壊寿命の比率を示したものである。比較例1のパワー半導体装置の絶縁破壊寿命比は、1.11、0.94、0.85であった。これに対して、実施例1のパワー半導体装置は、全ての絶縁破壊寿命比は5以上となり、比較例1のパワー半導体装置に比べて絶縁破壊寿命が長いことが検証された。
Three power semiconductor devices of Example 1 and Comparative Example 1 were prepared, respectively, and these were put into a high temperature bias test. The high-temperature bias test was performed at 150 ° C., and a DC voltage of 1000 V was applied to the insulating
1…半導体素子、2…ヒートスプレッダ、3…絶縁シート、4…金属箔、5…封止樹脂、6a…リードフレーム、6b…リードフレーム、7…ボンディングワイヤ、8…半導電層、9…ヒートスプレッダと半導電層との界面の空隙、10…ヒートスプレッダと絶縁シートとの界面の空隙、12…ヒートスプレッダと絶縁シートとの界面、13…封止樹脂と半導電層との界面、14…封止樹脂と絶縁シートとの界面、L、L1、L2、L3、L4…絶縁シート端部長、M、M1、M2、M3、M4…半導電層端部長。
DESCRIPTION OF
Claims (8)
前記金属箔は露出しており、
前記半導電層は、前記ヒートスプレッダにおける前記半導体素子が実装された実装面の反対側と、前記絶縁シートとの間に配置されたことを特徴とするパワー半導体装置。 A power semiconductor device in which a semiconductor element, a heat spreader on which the semiconductor element is mounted, and a metal foil disposed on the heat spreader via a semiconductive layer and an insulating sheet are sealed with a sealing resin,
The metal foil is exposed,
The power semiconductor device, wherein the semiconductive layer is disposed between a side opposite to a mounting surface on which the semiconductor element is mounted in the heat spreader and the insulating sheet.
前記ヒートスプレッダの端部と前記半導電層の端部との長さである半導電層端部長は、5μm以上であり、かつ前記絶縁シートの端部と前記ヒートスプレッダの端部との長さである絶縁シート端部長の半分以下であることを特徴とする請求項1乃至5のいずれか1項に記載のパワー半導体装置。 The semiconductive layer has a peripheral portion extending outward from the heat spreader,
The semiconductive layer end length, which is the length between the end of the heat spreader and the end of the semiconductive layer, is 5 μm or more, and is the length of the end of the insulating sheet and the end of the heat spreader. 6. The power semiconductor device according to claim 1, wherein the power semiconductor device is not more than half of an end length of the insulating sheet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011023753A JP5368492B2 (en) | 2011-02-07 | 2011-02-07 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011023753A JP5368492B2 (en) | 2011-02-07 | 2011-02-07 | Power semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012164796A true JP2012164796A (en) | 2012-08-30 |
JP5368492B2 JP5368492B2 (en) | 2013-12-18 |
Family
ID=46843904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011023753A Active JP5368492B2 (en) | 2011-02-07 | 2011-02-07 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5368492B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
JP2015115383A (en) * | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | Semiconductor device and manufacturing method of the same |
JP2015207731A (en) * | 2014-04-23 | 2015-11-19 | 三菱電機株式会社 | semiconductor device |
JP2016192497A (en) * | 2015-03-31 | 2016-11-10 | 日立化成株式会社 | Semiconductor device and power module having the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031732A (en) * | 2001-07-19 | 2003-01-31 | Hitachi Ltd | Insulated semiconductor device |
JP2010186789A (en) * | 2009-02-10 | 2010-08-26 | Hitachi Ltd | Insulating circuit board, inverter device, and power semiconductor device |
-
2011
- 2011-02-07 JP JP2011023753A patent/JP5368492B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003031732A (en) * | 2001-07-19 | 2003-01-31 | Hitachi Ltd | Insulated semiconductor device |
JP2010186789A (en) * | 2009-02-10 | 2010-08-26 | Hitachi Ltd | Insulating circuit board, inverter device, and power semiconductor device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014038066A1 (en) * | 2012-09-07 | 2014-03-13 | 三菱電機株式会社 | Power semiconductor device |
US9620444B2 (en) | 2012-09-07 | 2017-04-11 | Mitsubishi Electric Corporation | Power semiconductor device |
JP2015115383A (en) * | 2013-12-10 | 2015-06-22 | 三菱電機株式会社 | Semiconductor device and manufacturing method of the same |
JP2015207731A (en) * | 2014-04-23 | 2015-11-19 | 三菱電機株式会社 | semiconductor device |
JP2016192497A (en) * | 2015-03-31 | 2016-11-10 | 日立化成株式会社 | Semiconductor device and power module having the same |
Also Published As
Publication number | Publication date |
---|---|
JP5368492B2 (en) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9171773B2 (en) | Semiconductor device | |
TWI657547B (en) | Power module and manufacturing method thereof | |
US8674492B2 (en) | Power module | |
US9754855B2 (en) | Semiconductor module having an embedded metal heat dissipation plate | |
US11081422B2 (en) | Self-healing PDMS encapsulation and repair of power modules | |
US20140001613A1 (en) | Semiconductor package | |
US9524929B2 (en) | Semiconductor module package and method of manufacturing the same | |
EP3334254B1 (en) | Electric driver and illumination device | |
JP2016018866A (en) | Power module | |
JP2007305702A (en) | Semiconductor device and its manufacturing method | |
JPWO2014097798A1 (en) | Semiconductor device | |
JP6041795B2 (en) | Semiconductor device | |
US20110309375A1 (en) | Semiconductor device | |
JP5665572B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US20150270201A1 (en) | Semiconductor module package and method of manufacturing the same | |
JP5368492B2 (en) | Power semiconductor device | |
JP2012015222A (en) | Semiconductor device | |
WO2012081434A1 (en) | Semiconductor device | |
JP2010050395A (en) | Semiconductor device, and method of manufacturing the same | |
JP5921723B2 (en) | Semiconductor device | |
JPWO2014141346A1 (en) | Semiconductor device | |
JP2012209470A (en) | Semiconductor device, semiconductor device module, and manufacturing method of the semiconductor device | |
JP2015207731A (en) | semiconductor device | |
JP5258825B2 (en) | Power semiconductor device and manufacturing method thereof | |
JP2017224778A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130912 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5368492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |