JP2015114704A5 - - Google Patents

Claims (20)

1. アレイ基板と、
   対向基板と、
   検出回路と、
   を備える表示装置であって、
   前記表示装置は、第１のモードと、第２のモードと、を有し、
   前記アレイ基板は、画素電極と、共通電極と、を有し、
   前記対向基板は、第１の検出電極と、第２の検出電極と、を有し、
   前記第１の検出電極は、前記第２の検出電極と交互に配置され、
   前記第１のモードでは、
   前記共通電極は、表示の電極とタッチパネルの走査電極を兼用するようにされ、コモン電圧と第１の走査パルス電圧とが供給され、
   前記検出回路は、前記第１および第２の検出電極で検出される検出電圧に基づきタッチ位置を検出するようにされ、
   前記第２のモードでは、
   前記第１の検出電極は仮走査電極として機能させられ、
   前記検出回路は、前記第１の検出電極に第２の走査パルス電圧を供給するようにされ、前記第２の検出電極で検出される検出電圧に基づき検出対象の移動の有無を検出するようにされる表示装置。
2. 請求項１において、
   前記第１の検出電極は、前記第２の検出電極を挟んで、第３の検出電極と、第４の検出電極とに分類され、
   前記第２のモード時に、前記検出回路は、前記第３の検出電極と前記第４の検出電極とに前記第２の走査パルス電圧を同極性のパルスで複数回供給するようにされる表示装置。
3. 請求項２において、
   前記第２の走査パルス電圧は正極性のパルスである表示装置。
4. 請求項１において、
   前記第１の検出電極は、前記第２の検出電極を挟んで、第３の検出電極と、第４の検出電極とに分類され、
   前記第２のモード時に、前記検出回路は、前記第３の検出電極と前記第４の検出電極とに前記第２の走査パルス電圧を異極性のパルスで複数回供給するようにされる表示装置。
5. 請求項１において、
   前記検出回路は、前記第１の検出電極に接続される第１のスイッチ回路を有し、
   前記第２のモード時に、前記第１のスイッチ回路がオンとなり、前記第１の検出電極に前記第２の走査パルス電圧を供給するようにされる表示装置。
6. 請求項１において、
   前記検出回路は、前記第１の検出電極に接続される第２のスイッチ回路と、前記第２のスイッチ回路に接続される積分回路とを有し、
   前記第１のモード時にタッチを検出するときは、前記積分回路は、前記第２スイッチ回路を介して、前記第１の検出電極に接続され、
   前記第２のモード時は、前記第２スイッチ回路はオフされ、前記積分回路はオフされる表示装置。
7. 請求項１において、
   前記共通電極は、複数のブロックに分割されており、
   前記分割された各ブロックの共通電極は、連続する複数の表示ラインの各画素に対して共通に設けられる表示装置。
8. 請求項７において、
   前記第２のモード時に、前記分割された各ブロックの共通電極は、基準電位に固定される表示装置。
9. 請求項７において、
   前記検出電極は、ストライプ形状で、第１方向に延在し、
   前記分割された各ブロックの共通電極は、ストライプ形状で、前記第１方向とは異なる第２方向に延在する表示装置。
10. 請求項１において、
    前記アレイ基板と前記対向基板との間に狭持される液晶を有する表示装置。
11. 請求項１において、
    前記検出回路は、第２の走査パルス電圧を生成するためのレジスタおよびキャリブレーション電圧を生成するためのメモリを有する表示装置。
12. アレイ基板と、
    対向基板と、
    前記アレイ基板と前記対向基板との間に狭持される液晶と、
    検出回路と、
    を備える表示装置であって、
    前記表示装置は、第１のモードと、第２のモードと、を有し、
    前記アレイ基板は、画素電極と、共通電極と、を有し、
    前記対向基板は、第１の検出電極と、第２の検出電極と、を有し、
    前記第１の検出電極は、前記第２の検出電極と交互に配置され、
    前記検出回路は、積分回路と、前記積分回路用のキャリブレーション電圧を供給する電圧供給回路を有し、
    前記第１のモードでは、
    前記共通電極は、表示の電極とタッチパネルの走査電極を兼用するようにされ、コモン電圧と第１の走査パルス電圧とが供給され、
    前記検出回路は、前記第１および第２の検出電極で検出される検出電圧に基づきタッチ位置を検出するようにされ、
    前記第２のモードでは、
    前記第１の検出電極は仮走査電極として機能させられ、
    前記電圧供給回路は、前記第１の検出電極に第２の走査パルス電圧を供給するようにされ、
    前記検出回路は、前記第２の検出電極で検出される検出電圧に基づきタッチまたは検出対象の移動の有無を検出するようにされる表示装置。
13. 請求項１２において、
    前記第１の検出電極は、前記第２の検出電極を挟んで、第３の検出電極と、第４の検出電極とに分類され、
    前記第２のモード時に、前記電圧供給回路は、前記第３の検出電極と前記第４の検出電極とに前記第２の走査パルス電圧を同極性のパルスで複数回供給するようにされる表示装置。
14. 請求項１３において、
    前記第２の走査パルス電圧は正極性のパルスである表示装置。
15. 請求項１２において、
    前記第１の検出電極は、前記第２の検出電極を挟んで、第３の検出電極と、第４の検出電極とに分類され、
    前記第２のモード時に、前記電圧供給回路は、前記第３の検出電極と前記第４の検出電極とに前記第２の走査パルス電圧を異極性のパルスで複数回供給するようにされる表示装置。
16. 請求項１２において、
    前記検出回路は、前記第１の検出電極と前記電圧供給回路を接続する第１のスイッチ回路を有し、
    前記第２のモード時に、前記第１のスイッチ回路がオンとなり、前記電圧供給回路は前記第１の検出電極に前記第２の走査パルス電圧を供給するようにされる表示装置。
17. 請求項１２において、
    前記検出回路は、前記第１の検出電極と前記積分回路を接続する第２のスイッチ回路を有し、
    前記第１のモード時にタッチを検出するときは、前記積分回路は、前記第２スイッチ回路を介して、前記第１の検出電極に接続され、
    前記第２のモード時は、前記第２スイッチ回路はオフされ、前記積分回路はオフされる表示装置。
18. 請求項１２において、
    前記共通電極は、複数のブロックに分割されており、
    前記分割された各ブロックの共通電極は、連続する複数の表示ラインの各画素に対して共通に設けられる表示装置。
19. 請求項１８において、
    前記第２のモード時に、前記分割された各ブロックの共通電極は、基準電位に固定される表示装置。
20. 請求項１８において、
    前記検出電極は、ストライプ形状で、第１方向に延在し、
    前記分割された各ブロックの共通電極は、ストライプ形状で、前記第１方向とは異なる第２方向に延在する表示装置。