JP2015109394A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2015109394A
JP2015109394A JP2013252605A JP2013252605A JP2015109394A JP 2015109394 A JP2015109394 A JP 2015109394A JP 2013252605 A JP2013252605 A JP 2013252605A JP 2013252605 A JP2013252605 A JP 2013252605A JP 2015109394 A JP2015109394 A JP 2015109394A
Authority
JP
Japan
Prior art keywords
solder
switching element
porous body
semiconductor device
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013252605A
Other languages
Japanese (ja)
Inventor
和久 石塚
Kazuhisa Ishizuka
和久 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2013252605A priority Critical patent/JP2015109394A/en
Publication of JP2015109394A publication Critical patent/JP2015109394A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To ensure a thickness of a solder and parallelism of the thickness after bonding and inhibit deformation occurring in the solder when a switching element of a small plane area and a terminal board are bonded by using the solder.SOLUTION: Provided are a semiconductor device 10 having a switching element chip 16 bonded with a substrate 12 and a manufacturing method of the semiconductor device 10. The semiconductor device manufacturing method comprises the steps of: arranging a sheet solder 32 (solder 14) and a porous body 18 having a certain thickness between an undersurface or a top face of the switching element chip 16 and the substrate 12; heating and melting the sheet solder 32 and impregnating the entire porous body 18 from a top edge to a bottom edge in a thickness direction with the sheet solder 32 to bond the switching element chip 16 and the substrate 12.

Description

この発明は、端子板と接合されたスイッチング素子を備える半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device including a switching element joined to a terminal plate and a method for manufacturing the same.

端子板にスイッチング素子を接合して半導体装置を製造する技術が、例えば、特許文献1及び2に開示されている。   For example, Patent Documents 1 and 2 disclose a technique of manufacturing a semiconductor device by bonding a switching element to a terminal plate.

特許文献1には、ワイヤボンダによって転写基板上に複数のバンプを形成し、当該各バンプを電子回路素子(スイッチング素子)の端子電極に転写することにより、各バンプの平坦部分が広い側を回路基板(端子板)に対する接続面とすることが開示されている。この場合、電子回路素子が複数のバンプを介して回路基板と接続されることにより、各バンプは、電子回路素子と回路基板とを電気的に接続すると共に、電子回路素子と回路基板との隙間に異方性導電性樹脂を充填するためのスペーサとして機能する。   In Patent Document 1, a plurality of bumps are formed on a transfer substrate by a wire bonder, and each bump is transferred to a terminal electrode of an electronic circuit element (switching element). It is disclosed to use a connection surface for (terminal plate). In this case, the electronic circuit element is connected to the circuit board via a plurality of bumps, so that each bump electrically connects the electronic circuit element and the circuit board, and the gap between the electronic circuit element and the circuit board. It functions as a spacer for filling an anisotropic conductive resin.

特許文献2には、第1の半導体素子(スイッチング素子)の複数の電極パッドと、第2の半導体素子(端子板)の複数の接続パッドとに金属突部をそれぞれ設け、第1の半導体素子及び第2の半導体素子のうち、一方に設けられた突部を先端が尖った形状とし、他方に設けられた突部を頂部が平坦な形状とした状態で、金属突部同士を接続することが開示されている。この場合、第1の半導体素子が複数の金属突部を介して第2の半導体素子と接続されることにより、各金属突部は、第1の半導体素子と第2の半導体素子とを電気的に接続すると共に、第1の半導体素子と第2の被搭載物との隙間に封止樹脂を充填するためのスペーサとして機能する。   In Patent Document 2, metal protrusions are provided on a plurality of electrode pads of a first semiconductor element (switching element) and a plurality of connection pads of a second semiconductor element (terminal plate), respectively. And connecting the metal protrusions in a state where the protrusion provided on one of the second semiconductor elements has a pointed tip and the protrusion provided on the other has a flat top. Is disclosed. In this case, the first semiconductor element is connected to the second semiconductor element via the plurality of metal protrusions, so that each metal protrusion electrically connects the first semiconductor element and the second semiconductor element. And functions as a spacer for filling the gap between the first semiconductor element and the second mounted object with the sealing resin.

特開平10−135216号公報JP-A-10-135216 特開2003−197672号公報JP 2003-197672 A

ところで、次世代のスイッチング素子として、従来よりも小さな平面積のスイッチング素子が想定されている。しかしながら、スイッチング素子の平面積が小さくなると、特許文献1のような複数のバンプや、特許文献2のような複数の金属突部を、スイッチング素子に形成することが困難となる。これにより、特許文献1及び2の技術を適用可能なスイッチング素子の平面積が限定され(製造上可能なスイッチング素子の平面積に限界があり)、半導体装置に搭載できるスイッチング素子の大きさ(平面積)が制限されてしまう。   By the way, as a next-generation switching element, a switching element having a smaller plane area than the conventional one is assumed. However, when the plane area of the switching element is reduced, it is difficult to form a plurality of bumps as in Patent Document 1 and a plurality of metal protrusions as in Patent Document 2 on the switching element. As a result, the planar area of the switching element to which the techniques of Patent Documents 1 and 2 can be applied is limited (the planar area of the switching element that can be manufactured is limited), and the size of the switching element that can be mounted on the semiconductor device (flat area) Area) will be limited.

このような問題は、スイッチング素子と端子板とを接合する物質を、特許文献1及び2に開示された樹脂から半田に変更した場合でも同様に惹起される。   Such a problem is similarly caused even when the material for joining the switching element and the terminal plate is changed from the resin disclosed in Patent Documents 1 and 2 to solder.

すなわち、半田を用いてスイッチング素子と端子板とを接合する場合、スイッチング素子又は端子板に複数のスペーサ(例えば、端子板におけるスイッチング素子の対向面に形成されたボンディングワイヤ又は突起)を予め設け、端子板、シート半田及びスイッチング素子の順に積層し、リフロー炉内で当該シート半田を加熱溶融させることにより、スイッチング素子と端子板とを接合させることが考えられる。この場合、複数のスペーサを設ければ、接合後の半田の厚み及び平行度を確保することが可能となる。しかしながら、前述のように、次世代のスイッチング素子は、平面積が小さいため、複数のスペーサを設けるだけの広さを確保することが困難である。   That is, when joining the switching element and the terminal plate using solder, a plurality of spacers (for example, bonding wires or protrusions formed on the terminal plate facing the switching element) are provided in advance on the switching element or the terminal plate, It is conceivable to join the switching element and the terminal plate by laminating the terminal plate, the sheet solder, and the switching element in this order and heating and melting the sheet solder in a reflow furnace. In this case, if a plurality of spacers are provided, the thickness and parallelism of the solder after joining can be ensured. However, as described above, since the next-generation switching element has a small plane area, it is difficult to ensure a size enough to provide a plurality of spacers.

そこで、シート半田の内部に一定サイズの金属製の複数のボールを混入させ、リフロー炉内での加熱時に、当該各ボールをスペーサとして機能させることが考えられる。しかしながら、接合後の半田の厚みを確保するために球径の大きなボールをシート半田に混合させると、半田の体積率が低下してしまう。また、平面積の小さなスイッチング素子の場合、端子板との接合面積が小さくなるため、半田の体積率との関係で、半田の厚みが制約されてしまう。   Therefore, it is conceivable that a plurality of balls made of metal of a certain size are mixed in the sheet solder so that each ball functions as a spacer during heating in the reflow furnace. However, when a ball having a large sphere diameter is mixed with the sheet solder in order to ensure the thickness of the solder after joining, the volume ratio of the solder is lowered. In addition, in the case of a switching element with a small flat area, the bonding area with the terminal plate is small, so that the thickness of the solder is restricted in relation to the volume ratio of the solder.

また、リフロー炉内での加熱時に、押圧体である錘を用いてスイッチング素子を端子板に押圧することで、スイッチング素子と端子板とを接合させる場合、当該錘の外周部分にオーバーハングした鍔部を設け、スイッチング素子及び端子板を保持する治具に当該鍔部を当接させることが考えられる。この場合、リフロー工程において、錘によってスイッチング素子が押し下げられると、鍔部が治具に当接し、錘の高さが規制される。これにより、半田の傾きが抑制され、当該半田の厚み及び平行度が確保される。   In addition, when the switching element and the terminal plate are joined by pressing the switching element against the terminal plate using a weight that is a pressing body during heating in the reflow furnace, the outer periphery of the weight is overhanged. It is conceivable that the flange portion is provided in contact with a jig that holds the switching element and the terminal plate. In this case, in the reflow process, when the switching element is pushed down by the weight, the flange portion comes into contact with the jig, and the height of the weight is regulated. Thereby, the inclination of the solder is suppressed, and the thickness and parallelism of the solder are ensured.

しかしながら、錘に鍔部を形成する必要があるため、小さな平面積のスイッチング素子と端子板との接合に限界が生じる。また、半田の厚みの上限が錘の高さで規定される一方で、下限については規定することができない。この結果、接合に用いられる各部材の公差等により、接合後の半田について、一定量の傾きを許容せざるを得なくなる。   However, since it is necessary to form a flange on the weight, there is a limit to the connection between the switching element having a small flat area and the terminal plate. Moreover, while the upper limit of the solder thickness is defined by the weight height, the lower limit cannot be defined. As a result, due to the tolerance of each member used for joining, a certain amount of inclination must be allowed for the solder after joining.

このように、スイッチング素子の平面積が小さくなると、複数のスペーサをスイッチング素子又は端子板に設けることが困難となり、接合後の半田の厚みの平行度を確保することが困難になる。仮に、スイッチング素子又は端子板に複数のスペーサを設けることができたとしても、半田の厚みの平行度は、各スペーサに依存するため、当該平行度を確保することは困難である。   Thus, when the plane area of the switching element is reduced, it becomes difficult to provide a plurality of spacers on the switching element or the terminal plate, and it becomes difficult to ensure the parallelism of the solder thickness after joining. Even if a plurality of spacers can be provided on the switching element or the terminal board, the parallelism of the solder thickness depends on each spacer, and it is difficult to ensure the parallelism.

また、平面積が小さくなることで、治具を用いて半田の厚みの平行度を調整することが困難になると共に、半田がスイッチング素子の側方に溢れてしまい、接合後の半田の厚みを確保することができなくなったり、又は、半田の厚みが不均一になるおそれがある。   In addition, since the plane area becomes small, it becomes difficult to adjust the parallelism of the solder thickness using a jig, and the solder overflows to the side of the switching element, so that the thickness of the solder after joining is reduced. There is a possibility that it cannot be secured or the thickness of the solder becomes non-uniform.

さらに、半田の厚みが薄くなれば、半田の歪みによる応力が大きくなり、スイッチング素子と端子板との接合部分(半田)の耐久性が低下するおそれがある。   Furthermore, if the thickness of the solder is reduced, the stress due to the distortion of the solder increases, and the durability of the joint portion (solder) between the switching element and the terminal board may be reduced.

この発明は、このような種々の課題を考慮してなされたものであり、半田を用いて小さな平面積のスイッチング素子と端子板とを接合する際、接合後の半田の厚み及び当該厚みの平行度を確保すると共に、半田に発生する歪みを抑制することが可能となる半導体装置及びその製造方法に関する。   The present invention has been made in consideration of such various problems. When a switching element having a small flat area and a terminal plate are joined using solder, the thickness of the solder after joining and the parallel of the thicknesses are combined. The present invention relates to a semiconductor device and a method for manufacturing the same that can secure the degree and suppress distortion generated in solder.

この発明は、端子板と接合されたスイッチング素子を備える半導体装置とその製造方法に関するものである。   The present invention relates to a semiconductor device including a switching element bonded to a terminal plate and a method for manufacturing the same.

前記半導体装置では、前記スイッチング素子の下面又は上面が半田によって前記端子板と接合され、前記スイッチング素子と前記端子板との間には一定の厚みを有する多孔質体が配置され、前記半田が前記多孔質体の上端から下端までの厚み方向全体に亘って含浸している。   In the semiconductor device, a lower surface or an upper surface of the switching element is joined to the terminal plate by solder, a porous body having a certain thickness is disposed between the switching element and the terminal plate, and the solder is Impregnation is performed throughout the thickness direction from the upper end to the lower end of the porous body.

また、前記製造方法では、前記スイッチング素子の下面又は上面と前記端子板との間に、半田と、一定の厚みを有する多孔質体とを配置し、前記半田を溶融して、前記多孔質体の上端から下端までの厚み方向全体に亘って前記半田を含浸させることにより、前記スイッチング素子と前記端子板とを接合する。   Further, in the manufacturing method, solder and a porous body having a certain thickness are disposed between the lower surface or the upper surface of the switching element and the terminal plate, and the solder is melted to form the porous body. The switching element and the terminal plate are joined by impregnating the solder over the entire thickness direction from the upper end to the lower end of the switch.

前述のように、従来の技術を適用する場合、半導体装置に搭載されるスイッチング素子の大きさ(次世代のスイッチング素子の平面積)は制限される。そのため、小さな平面積のスイッチング素子を端子板に接合する場合、治具による調整は困難である。また、半田を用いて当該スイッチング素子と端子板とを接合した際、半田がスイッチング素子の側方に溢れてしまい、半田の厚みを確保することができなくなったり、又は、半田の厚みが不均一になってしまうおそれがある。半田の厚みが薄くなった部分では、歪みによる応力が大きくなる。この結果、接合後の半田の耐久性が低下するおそれがある。   As described above, when the conventional technique is applied, the size of the switching element mounted on the semiconductor device (the planar area of the next-generation switching element) is limited. Therefore, when a switching element having a small flat area is joined to the terminal board, adjustment with a jig is difficult. In addition, when the switching element and the terminal plate are joined using solder, the solder overflows to the side of the switching element, making it impossible to ensure the thickness of the solder, or the thickness of the solder is not uniform. There is a risk of becoming. In the portion where the thickness of the solder is reduced, the stress due to strain increases. As a result, the durability of the solder after joining may be reduced.

これに対して、この発明によれば、端子板とスイッチング素子との間に多孔質体が配置されているため、半田を加熱溶融させた際に、多孔質体の内部に半田が含浸し、この結果、接合後の半田の厚みを、多孔質体の厚みと同等分だけ確保することができる。従って、この発明では、半田の厚みが薄くなったり、又は、半田の厚みが不均一になってスイッチング素子が傾いてしまうことを抑制することができる。これにより、スイッチング素子と端子板との接合部分で発生する歪みを抑制することができる。   On the other hand, according to the present invention, since the porous body is disposed between the terminal plate and the switching element, when the solder is heated and melted, the solder is impregnated inside the porous body, As a result, the thickness of the solder after joining can be ensured by an amount equivalent to the thickness of the porous body. Therefore, in this invention, it can suppress that the thickness of solder becomes thin or the thickness of solder becomes non-uniform | heterogenous, and a switching element inclines. Thereby, the distortion which generate | occur | produces in the junction part of a switching element and a terminal board can be suppressed.

このように、この発明は、小さな平面積のスイッチング素子と端子板との間に配置された多孔質体に半田を含浸させつつ、当該スイッチング素子と端子板とを半田を用いて接合する際、接合後の半田の厚み及び当該厚みの平行度を確保すると共に、半田に発生する歪みを抑制することが可能となる。   As described above, the present invention, when impregnating the porous body disposed between the switching element and the terminal plate having a small plane area with the solder, and joining the switching element and the terminal plate using the solder, It is possible to secure the thickness of the solder after joining and the parallelism of the thickness, and to suppress distortion generated in the solder.

なお、半田を加熱溶融した際に、押圧体を用いてスイッチング素子及び多孔質体を端子板側に押圧すれば、端子板とスイッチング素子との間隔を多孔質体の厚みに保持した状態で、多孔質体に半田を容易に含浸させることができる。   When the solder is heated and melted, if the switching element and the porous body are pressed to the terminal plate side using the pressing body, the distance between the terminal plate and the switching element is maintained at the thickness of the porous body, The porous body can be easily impregnated with solder.

そして、この発明において、多孔質体の面積は、平面視で、スイッチング素子の面積よりも小さいことが好ましい。多孔質体の平面積がスイッチング素子の平面積と同等である(平面視で多孔質体をスイッチング素子の形状と同様の大きさにする)場合には、多孔質体全体に半田を含浸させる必要があるため、一部の半田が多孔質体の周囲に押し出され、スイッチング素子の側方に溢れ出るおそれがある。そこで、この発明では、多孔質体の平面積をスイッチング素子の平面積よりも小さくすることで、半田の厚みを確保しつつ、多孔質体の周囲の空間に半田を行き亘らせやすくして、半田の一部が局所的にスイッチング素子の側方に溢れ出てしまうことを抑制することができる。   And in this invention, it is preferable that the area of a porous body is smaller than the area of a switching element by planar view. When the plane area of the porous body is the same as the plane area of the switching element (the size of the porous body is the same as the shape of the switching element in plan view), it is necessary to impregnate the entire porous body with solder Therefore, some solder may be pushed out around the porous body and overflow to the side of the switching element. Therefore, in the present invention, by making the plane area of the porous body smaller than the plane area of the switching element, it is easy to spread the solder in the space around the porous body while ensuring the thickness of the solder. It is possible to suppress a part of the solder from overflowing locally to the side of the switching element.

この場合、平面視で、スイッチング素子は、長方形状に形成され、多孔質体の縦方向及び横方向の長さは、当該スイッチング素子の外周辺から重心までの長さよりもそれぞれ長く形成されていることが好ましい。これにより、前述した多孔質体の平面積をスイッチング素子の平面積より小さくしたことによる上述の効果に加え、スイッチング素子と端子板との間で多孔質体の位置がずれても、平面視で、スイッチング素子の重心が多孔質体の内部に位置していれば、より確実に半田の厚みを確保することができる。   In this case, the switching element is formed in a rectangular shape in plan view, and the lengths of the porous body in the vertical direction and the horizontal direction are each longer than the length from the outer periphery to the center of gravity of the switching element. It is preferable. As a result, in addition to the above-described effect obtained by making the plane area of the porous body smaller than the plane area of the switching element, even if the position of the porous body is shifted between the switching element and the terminal plate, If the center of gravity of the switching element is located inside the porous body, the thickness of the solder can be ensured more reliably.

さらに、平面視で、多孔質体の外周は、円弧状に形成されているか、又は、面取りされていることが好ましい。これにより、平面視で、スイッチング素子の角部に多孔質体が重ならないように位置させることができる。この結果、応力が集中しやすい角部に安定的に半田を行き亘らせ、接合後の半田の耐久性の低下をより効果的に抑制することができる。   Furthermore, it is preferable that the outer periphery of the porous body is formed in an arc shape or is chamfered in a plan view. Thereby, it can position so that a porous body may not overlap with the corner | angular part of a switching element by planar view. As a result, it is possible to stably distribute the solder to corners where stress is likely to concentrate, and to more effectively suppress a decrease in durability of the solder after joining.

この発明によれば、小さな平面積のスイッチング素子と端子板との間に配置された多孔質体に半田を含浸させつつ、当該スイッチング素子と端子板とを半田を用いて接合する際、接合後の半田の厚み及び当該厚みの平行度を確保すると共に、半田に発生する歪みを抑制することが可能となる。   According to the present invention, when the switching element and the terminal plate are joined using the solder while the porous body disposed between the switching element and the terminal plate having a small plane area is impregnated with the solder, It is possible to ensure the thickness of the solder and the parallelism of the thickness, and to suppress distortion generated in the solder.

この実施形態に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on this embodiment. 図1の半導体装置を製造するための製造装置の断面図である。It is sectional drawing of the manufacturing apparatus for manufacturing the semiconductor device of FIG. 比較例に係る製造装置の断面図である。It is sectional drawing of the manufacturing apparatus which concerns on a comparative example. 図3の製造装置によって製造された比較例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the comparative example manufactured with the manufacturing apparatus of FIG. 半田の厚みと応力との関係を示すグラフである。It is a graph which shows the relationship between the thickness of solder and stress. 錘又はスイッチング素子チップの重心と多孔質体との位置関係を図示した断面図である。It is sectional drawing which illustrated the positional relationship of the gravity center of a weight or a switching element chip | tip, and a porous body. 図6に示す配置に応じた断面図である。It is sectional drawing according to arrangement | positioning shown in FIG. この実施形態の変形例を示す断面図である。It is sectional drawing which shows the modification of this embodiment.

この発明に係る半導体装置及びその製造方法について、その好適な実施形態を、図1〜図8を参照しながら以下詳細に説明する。   A preferred embodiment of the semiconductor device and the manufacturing method thereof according to the present invention will be described below in detail with reference to FIGS.

[この実施形態に係る半導体装置10]
図1は、この実施形態に係る半導体装置10の断面図である。
[Semiconductor Device 10 According to this Embodiment]
FIG. 1 is a cross-sectional view of a semiconductor device 10 according to this embodiment.

半導体装置10は、基板12と、半田14を介して基板12の上面に接合されたスイッチング素子チップ16とを有する。基板12は、銅板等の金属板、DBC基板等のセラミック接合の電極、金属ブロック、又は、ビームリード(プレス成形の電極)からなるスイッチング素子チップ16の端子板である。また、スイッチング素子チップ16は、SiCを用いたMOSFET等のパワーモジュール用半導体素子チップであって、比較的小さな平面積(数mm角以下の狭小面積)を有する次世代のスイッチング素子チップである。   The semiconductor device 10 includes a substrate 12 and a switching element chip 16 bonded to the upper surface of the substrate 12 via solder 14. The substrate 12 is a terminal plate of the switching element chip 16 made of a metal plate such as a copper plate, a ceramic-bonded electrode such as a DBC substrate, a metal block, or a beam lead (press-molded electrode). The switching element chip 16 is a power module semiconductor element chip such as a MOSFET using SiC, and is a next-generation switching element chip having a relatively small flat area (narrow area of several mm square or less).

そして、半導体装置10において、基板12とスイッチング素子チップ16との間には、一定の厚みを有し且つスペーサとして機能するブロック形状の多孔質体18が配置されている。多孔質体18は、スイッチング素子チップ16よりも横幅が狭く(平面積が小さく)、当該多孔質体18の内部に形成される空孔20(図2参照)には、半田14が含浸されている。なお、図1には、基板12とスイッチング素子チップ16との間の略中央部分に多孔質体18が配置され、該多孔質体18の側部が半田14で取り囲まれた状態を図示している。   In the semiconductor device 10, a block-shaped porous body 18 having a certain thickness and functioning as a spacer is disposed between the substrate 12 and the switching element chip 16. The porous body 18 has a narrower width (smaller planar area) than the switching element chip 16, and the pores 20 (see FIG. 2) formed inside the porous body 18 are impregnated with the solder 14. Yes. FIG. 1 illustrates a state in which a porous body 18 is disposed at a substantially central portion between the substrate 12 and the switching element chip 16, and a side portion of the porous body 18 is surrounded by the solder 14. Yes.

多孔質体18は、半田14が空孔20に容易に含浸される、半田14との濡れ性が良好な多孔質金属(例えば、銅若しくは銀からなる発泡金属)又は多孔質セラミックスである。また、含浸後の多孔質体18全体の電気抵抗率及び熱伝導率が、半田14の電気抵抗率及び熱伝導率から大きく変化しないように、多孔質体18の体積率は、数%程度に設定されていることが好ましい。従って、多孔質体18の空孔率は、90%以上であることが好ましい。   The porous body 18 is a porous metal (for example, a foamed metal made of copper or silver) or a porous ceramic with good wettability with the solder 14 in which the solder 14 is easily impregnated into the pores 20. In addition, the volume ratio of the porous body 18 is about several percent so that the electrical resistivity and thermal conductivity of the entire porous body 18 after impregnation do not greatly change from the electrical resistivity and thermal conductivity of the solder 14. It is preferable that it is set. Therefore, the porosity of the porous body 18 is preferably 90% or more.

空孔20は、基板12とスイッチング素子チップ16との間の電気伝導も考慮して、開気孔を含むものであることが好ましい。従って、多孔質体18において、半田14は、多孔質体18の上端から下端までの厚み方向(図1及び図2の上下方向)の全体に亘って含浸されている。   The air holes 20 preferably include open air holes in consideration of electric conduction between the substrate 12 and the switching element chip 16. Therefore, in the porous body 18, the solder 14 is impregnated over the entire thickness direction (vertical direction in FIGS. 1 and 2) from the upper end to the lower end of the porous body 18.

これにより、基板12の上面とスイッチング素子チップ16の下面とが多孔質体18によって所定の間隔(例えば、数百μm以上の間隔)に保たれた状態で、多孔質体18の側部を取り囲む半田14と、空孔20に含浸され且つ多孔質体18の上端及び下端に露出した半田14とによって、基板12とスイッチング素子チップ16とが接合される。すなわち、多孔質体18に半田14が含浸すると共に、当該多孔質体18が周囲の半田14によって鋳ぐるまれ一体化された状態で、基板12とスイッチング素子チップ16とが接合されている。   As a result, the side surface of the porous body 18 is surrounded in a state where the upper surface of the substrate 12 and the lower surface of the switching element chip 16 are maintained at a predetermined interval (for example, an interval of several hundred μm or more) by the porous body 18. The substrate 12 and the switching element chip 16 are joined by the solder 14 and the solder 14 impregnated in the holes 20 and exposed at the upper and lower ends of the porous body 18. That is, the porous body 18 is impregnated with the solder 14, and the substrate 12 and the switching element chip 16 are joined in a state where the porous body 18 is cast and integrated by the surrounding solder 14.

[この実施形態に係る半導体装置10の製造方法]
このように構成される半導体装置10の製造方法について、図2を参照しながら説明する。
[Method of Manufacturing Semiconductor Device 10 According to this Embodiment]
A method of manufacturing the semiconductor device 10 configured as described above will be described with reference to FIG.

図2は、この実施形態に係る半導体装置10の製造方法を実施する製造装置22の一部を図示した断面図である。   FIG. 2 is a cross-sectional view illustrating a part of the manufacturing apparatus 22 that performs the method of manufacturing the semiconductor device 10 according to this embodiment.

製造装置22は、リフロー炉等の加熱装置を含む装置であって、凹部24が形成され、且つ、耐熱性を有するカーボン又はSUS製の治具26を具備する。凹部24には基板12が収容される。凹部24の深さは、基板12を凹部24に収容した際に、基板12の上面が治具26の上面よりも僅かに上方となる程度の深さに設定されている。また、製造装置22は、スイッチング素子チップ16を挿通可能な大きさの開口部28が形成され、且つ、凹部24に収容された基板12を上方から押さえる耐熱性を有するカーボン又はSUS製の蓋30をさらに具備する。   The manufacturing apparatus 22 is an apparatus including a heating apparatus such as a reflow furnace, and includes a jig 26 made of carbon or SUS having a recess 24 and having heat resistance. The substrate 12 is accommodated in the recess 24. The depth of the recess 24 is set to such a depth that the upper surface of the substrate 12 is slightly above the upper surface of the jig 26 when the substrate 12 is accommodated in the recess 24. Further, the manufacturing apparatus 22 has an opening 28 having a size that allows the switching element chip 16 to be inserted, and has a heat-resistant carbon or SUS lid 30 that holds the substrate 12 accommodated in the recess 24 from above. Is further provided.

そして、この実施形態において、半導体装置10を製造する場合、先ず、治具26の凹部24に基板12を載置する。次に、治具26の上方から蓋30を下降させて基板12の上面を押さえる。これにより、上方から蓋30を見たときに、基板12上面の所定箇所のみが開口部28を介して露出することになる。   In this embodiment, when manufacturing the semiconductor device 10, first, the substrate 12 is placed in the recess 24 of the jig 26. Next, the lid 30 is lowered from above the jig 26 to hold the upper surface of the substrate 12. Thereby, when the lid 30 is viewed from above, only a predetermined portion of the upper surface of the substrate 12 is exposed through the opening 28.

次に、開口部28を介して、基板12上面の前記所定箇所に、半田14となるシート半田32、含浸前の多孔質体18、スイッチング素子チップ16及び錘(押圧体)34の順に積層する。この場合、シート半田32は、前記所定箇所を覆うように基板12上面に配置される。また、図2では、基板12上面の略中央部分を前記所定箇所とし、当該所定箇所に対して、シート半田32、含浸前の多孔質体18、スイッチング素子チップ16及び錘34が略同軸に積層される場合を図示している。   Next, the sheet solder 32 that becomes the solder 14, the porous body 18 before impregnation, the switching element chip 16, and the weight (pressing body) 34 are stacked in that order on the upper surface of the substrate 12 through the opening 28. . In this case, the sheet solder 32 is disposed on the upper surface of the substrate 12 so as to cover the predetermined portion. In FIG. 2, the substantially central portion of the upper surface of the substrate 12 is defined as the predetermined location, and the sheet solder 32, the porous body 18 before impregnation, the switching element chip 16 and the weight 34 are laminated substantially coaxially with respect to the predetermined location. The case is shown.

次に、上述した治具26及び蓋30等をリフロー炉内に配置した後、所定温度に加熱してシート半田32を溶融させる。この場合、シート半田32が加熱溶融されると、スイッチング素子チップ16及び多孔質体18は、錘34からの押圧力によって下降する。これにより、多孔質体18の空孔20に、溶融したシート半田32が含浸される。   Next, after the jig 26 and the lid 30 described above are placed in a reflow furnace, the sheet solder 32 is melted by heating to a predetermined temperature. In this case, when the sheet solder 32 is heated and melted, the switching element chip 16 and the porous body 18 are lowered by the pressing force from the weight 34. As a result, the molten sheet solder 32 is impregnated in the pores 20 of the porous body 18.

前述のように、多孔質体18は、上下方向に沿って一定の厚みを有している。そのため、錘34からの押圧力によって多孔質体18が基板12の上面まで下降すると、前記押圧力によって基板12上面の所定箇所に多孔質体18が保持され、基板12とスイッチング素子チップ16との間隔が多孔質体18の厚みに保持される。この状態で、溶融されたシート半田32(半田14)が空孔20に含浸される。すなわち、多孔質体18は、空孔20に半田14が含浸すると共に、周囲の半田14で鋳ぐるまれ一体化される。   As described above, the porous body 18 has a certain thickness along the vertical direction. Therefore, when the porous body 18 is lowered to the upper surface of the substrate 12 by the pressing force from the weight 34, the porous body 18 is held at a predetermined position on the upper surface of the substrate 12 by the pressing force, and the substrate 12 and the switching element chip 16 are The interval is maintained at the thickness of the porous body 18. In this state, the melted sheet solder 32 (solder 14) is impregnated in the holes 20. That is, the porous body 18 is impregnated with the solder 14 in the pores 20 and cast and integrated with the surrounding solder 14.

その後、リフロー炉の加熱処理を停止すると、半田14が冷却され固化する。これにより、スイッチング素子チップ16と基板12との間において、空孔20に半田14が含浸された多孔質体18は、当該多孔質体18の側部で固化した半田14の厚みを、所定の厚み(多孔質体18の厚み)に均一化するためのスペーサとして機能する。従って、基板12とスイッチング素子チップ16とは、半田14の厚みが均一化された状態で接合される。このようにして半導体装置10が製造される。   Thereafter, when the heat treatment in the reflow furnace is stopped, the solder 14 is cooled and solidified. Thereby, between the switching element chip 16 and the substrate 12, the porous body 18 in which the pores 20 are impregnated with the solder 14 has a predetermined thickness of the solder 14 solidified at the side of the porous body 18. It functions as a spacer for equalizing the thickness (thickness of the porous body 18). Therefore, the substrate 12 and the switching element chip 16 are joined together with the solder 14 having a uniform thickness. In this way, the semiconductor device 10 is manufactured.

最後に、リフロー炉から治具26及び蓋30等を引き出し、錘34及び蓋30を取り除いて、製造された半導体装置10を取り出す。   Finally, the jig 26 and the lid 30 are pulled out from the reflow furnace, the weight 34 and the lid 30 are removed, and the manufactured semiconductor device 10 is taken out.

[この実施形態の効果]
次に、この実施形態に係る半導体装置10及びその製造方法の効果について説明する。
[Effects of this embodiment]
Next, effects of the semiconductor device 10 and the manufacturing method thereof according to this embodiment will be described.

ここでは、図3及び図4に示す従来の製造方法(比較例)と対比しながら、この実施形態の効果について説明する。なお、図3及び図4において、この実施形態と同じ構成要素については、同じ参照符号を付けて説明する。   Here, the effects of this embodiment will be described in comparison with the conventional manufacturing method (comparative example) shown in FIGS. In FIG. 3 and FIG. 4, the same components as in this embodiment will be described with the same reference numerals.

図3は、比較例に係る製造装置36を図示したものであり、基板12上面の所定箇所にシート半田32、スイッチング素子チップ16及び錘34が順に積層されている。従って、比較例では、多孔質体18を用いることなく、半導体装置38(図4参照)を製造する点で、この実施形態とは異なる。   FIG. 3 illustrates a manufacturing apparatus 36 according to a comparative example, in which a sheet solder 32, a switching element chip 16, and a weight 34 are sequentially stacked at predetermined positions on the upper surface of the substrate 12. Therefore, the comparative example is different from this embodiment in that the semiconductor device 38 (see FIG. 4) is manufactured without using the porous body 18.

比較例では、開口部28を介して、基板12上面の所定箇所に、シート半田32、スイッチング素子チップ16及び錘34を順に積層し、治具26及び蓋30等をリフロー炉内に配置した後に、所定温度に加熱してシート半田32を溶融させる。これにより、スイッチング素子チップ16は、錘34からの押圧力によって下降し、リフロー炉の加熱処理が停止すると、半田14が冷却されて固化する。この結果、半田14を介して基板12とスイッチング素子チップ16とが接合され、半導体装置38が製造される。   In the comparative example, after the sheet solder 32, the switching element chip 16, and the weight 34 are sequentially laminated at predetermined positions on the upper surface of the substrate 12 through the opening 28, and the jig 26, the lid 30 and the like are disposed in the reflow furnace. Then, the sheet solder 32 is melted by heating to a predetermined temperature. Thereby, the switching element chip 16 is lowered by the pressing force from the weight 34, and when the heat treatment in the reflow furnace is stopped, the solder 14 is cooled and solidified. As a result, the substrate 12 and the switching element chip 16 are joined via the solder 14, and the semiconductor device 38 is manufactured.

しかしながら、スイッチング素子チップ16が小さな平面積を有する次世代のスイッチング素子チップである場合、製造装置36を構成する治具26、蓋30及び錘34の公差等によって、半導体装置38の半田14は、一定量の傾きを許容せざるを得ない。   However, when the switching element chip 16 is a next-generation switching element chip having a small plane area, the solder 14 of the semiconductor device 38 is caused by tolerances of the jig 26, the lid 30 and the weight 34 constituting the manufacturing apparatus 36. A certain amount of inclination must be allowed.

すなわち、[発明が解決しようとする課題]の項目でも説明したように、次世代のスイッチング素子チップ16は、平面積が小さいので、複数のスペーサを当該スイッチング素子チップ16又は基板12に設けることが困難である。従って、従来の技術を適用し、半田14を用いて基板12とスイッチング素子チップ16とを接合する場合、接合後の半田14の厚みの平行度を確保することが困難である。仮に、当該スイッチング素子チップ16又は基板12に複数のスペーサを設けることができたとしても、半田14の厚みの平行度は、各スペーサに依存するため、当該平行度を確保することは困難である。   That is, as described in [Problems to be Solved by the Invention], since the next generation switching element chip 16 has a small plane area, a plurality of spacers may be provided on the switching element chip 16 or the substrate 12. Have difficulty. Therefore, when the conventional technique is applied and the substrate 12 and the switching element chip 16 are bonded using the solder 14, it is difficult to ensure the parallelism of the thickness of the solder 14 after bonding. Even if a plurality of spacers can be provided on the switching element chip 16 or the substrate 12, the parallelism of the thickness of the solder 14 depends on each spacer, so that it is difficult to ensure the parallelism. .

また、平面積が小さくなると、治具26及び蓋30を用いて半田14の厚みの平行度を調整することが困難になると共に、半田14がスイッチング素子チップ16の側方に溢れてしまい、接合後の半田14の厚みを確保することができなくなったり、又は、半田14の厚みが不均一になる。   Further, when the plane area is reduced, it becomes difficult to adjust the parallelism of the thickness of the solder 14 using the jig 26 and the lid 30, and the solder 14 overflows to the side of the switching element chip 16. The thickness of the later solder 14 cannot be ensured, or the thickness of the solder 14 becomes non-uniform.

さらに、半田14の厚みが薄くなれば、図5に示すように、半田14の歪みによる応力が大きくなる。この結果、不均一な厚みとなった半田14において、厚みが薄くなった部分(図4の左側の部分)には、歪みによる応力が発生し、当該半田14の耐久性が低下する。   Further, when the thickness of the solder 14 is reduced, the stress due to the distortion of the solder 14 is increased as shown in FIG. As a result, in the solder 14 having a non-uniform thickness, stress due to distortion is generated in the thinned portion (the left portion in FIG. 4), and the durability of the solder 14 is reduced.

これに対して、この実施形態では、半導体装置10では、スイッチング素子チップ16の下面と基板12の上面との間に一定の厚みを有する多孔質体18が配置され、多孔質体18の上端から下端までの厚み方向全体に亘って半田14が含浸されると共に、多孔質体18の側部を取り囲む半田14と、多孔質体18の上端及び下端に露出した半田14とによって、基板12とスイッチング素子チップ16とが接合されている。   On the other hand, in this embodiment, in the semiconductor device 10, the porous body 18 having a certain thickness is disposed between the lower surface of the switching element chip 16 and the upper surface of the substrate 12, and from the upper end of the porous body 18. The solder 14 is impregnated over the entire thickness direction up to the lower end, and the substrate 12 is switched by the solder 14 surrounding the side of the porous body 18 and the solder 14 exposed at the upper and lower ends of the porous body 18. The element chip 16 is joined.

また、この実施形態において、半導体装置10の製造方法では、スイッチング素子チップ16の下面と基板12の上面との間に、シート半田32と一定の厚みを有する多孔質体18とを配置した後に、シート半田32を加熱溶融し、多孔質体18の上端から下端までの厚み方向全体に亘ってシート半田32(半田14)を含浸させつつ、半田14によってスイッチング素子チップ16と基板12とを接合する。   In this embodiment, in the manufacturing method of the semiconductor device 10, after the sheet solder 32 and the porous body 18 having a certain thickness are disposed between the lower surface of the switching element chip 16 and the upper surface of the substrate 12, The sheet solder 32 is heated and melted, and the switching element chip 16 and the substrate 12 are joined by the solder 14 while impregnating the sheet solder 32 (solder 14) over the entire thickness direction from the upper end to the lower end of the porous body 18. .

このように、この実施形態では、基板12とスイッチング素子チップ16との間に多孔質体18が配置されているため、半田14(シート半田32)を加熱溶融させた際に、多孔質体18の内部に半田14が含浸し、この結果、接合後の半田14の厚みを、多孔質体18の厚みと同等分だけ確保することができる。従って、この実施形態では、半田14の厚みが薄くなったり、又は、半田14の厚みが不均一になってスイッチング素子チップ16が傾いてしまうことを抑制することができる。これにより、基板12とスイッチング素子チップ16との接合部分である半田14に発生する歪みを抑制することができる。   Thus, in this embodiment, since the porous body 18 is disposed between the substrate 12 and the switching element chip 16, the porous body 18 is obtained when the solder 14 (sheet solder 32) is heated and melted. As a result, the thickness of the solder 14 after joining can be ensured by an amount equivalent to the thickness of the porous body 18. Therefore, in this embodiment, the thickness of the solder 14 is reduced, or the thickness of the solder 14 is not uniform, and the switching element chip 16 can be prevented from being inclined. Thereby, the distortion which generate | occur | produces in the solder 14 which is a junction part of the board | substrate 12 and the switching element chip | tip 16 can be suppressed.

このように、この実施形態は、小さな平面積のスイッチング素子チップ16と基板12との間に配置された多孔質体18に半田14を含浸させつつ、当該スイッチング素子チップ16と基板12とを半田14を用いて接合する際、接合後の半田14の厚み及び当該厚みの平行度を確保すると共に、半田14に発生する歪みを抑制することが可能となる。   As described above, in this embodiment, the porous element 18 disposed between the switching element chip 16 having a small plane area and the substrate 12 is impregnated with the solder 14, and the switching element chip 16 and the substrate 12 are soldered. When joining using the solder 14, it is possible to ensure the thickness of the solder 14 after joining and the parallelism of the thickness, and to suppress distortion generated in the solder 14.

なお、この実施形態では、シート半田32を加熱溶融した際に、錘34を用いてスイッチング素子チップ16及び多孔質体18を基板12側に押圧すれば、基板12とスイッチング素子チップ16との間隔を多孔質体18の厚みに保持した状態で、多孔質体18にシート半田32(半田14)を容易に含浸させることができる。   In this embodiment, when the sheet solder 32 is heated and melted, the distance between the substrate 12 and the switching element chip 16 can be obtained by pressing the switching element chip 16 and the porous body 18 toward the substrate 12 using the weight 34. Can be easily impregnated with the sheet solder 32 (solder 14) in a state where the thickness of the porous body 18 is maintained.

そして、この実施形態において、多孔質体18の平面積は、スイッチング素子チップ16の平面積よりも小さく設定されている。多孔質体18の平面積がスイッチング素子チップ16の平面積と同等である(多孔質体18をスイッチング素子チップ16の形状と同様の大きさにする)場合には、多孔質体18全体に半田14を含浸させる必要があるため、前述のように、一部の半田14が多孔質体18の周囲に押し出され、スイッチング素子チップ16の側方に溢れ出るおそれがある。   In this embodiment, the plane area of the porous body 18 is set smaller than the plane area of the switching element chip 16. When the plane area of the porous body 18 is equal to the plane area of the switching element chip 16 (the size of the porous body 18 is the same as the shape of the switching element chip 16), the entire porous body 18 is soldered. Since it is necessary to impregnate 14, as described above, a part of the solder 14 may be pushed out around the porous body 18 and overflow to the side of the switching element chip 16.

そこで、この実施形態では、多孔質体18の平面積をスイッチング素子チップ16の平面積よりも小さくすることで、半田14の厚みを確保しつつ、多孔質体18の周囲の空間に半田14を行き亘らせやすくして、半田14の一部が局所的にスイッチング素子チップ16の側方に溢れ出てしまうことを抑制することができる。   Therefore, in this embodiment, the solder 14 is placed in the space around the porous body 18 while ensuring the thickness of the solder 14 by making the plane area of the porous body 18 smaller than the plane area of the switching element chip 16. It is possible to prevent the solder 14 from partially overflowing to the side of the switching element chip 16 by facilitating the spread.

[この実施形態の変形例]
この発明は、上記した実施形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることは当然可能である。
[Modification of this embodiment]
The present invention is not limited to the above-described embodiment, and it is naturally possible to adopt various configurations without departing from the gist of the present invention.

図6及び図7に示すように、この実施形態では、蓋30の開口部28内方において、錘34(又はスイッチング素子チップ16)の重心40が、多孔質体18の内方にあればよい。   As shown in FIGS. 6 and 7, in this embodiment, the center of gravity 40 of the weight 34 (or the switching element chip 16) only needs to be inside the porous body 18 inside the opening 28 of the lid 30. .

前述のように、多孔質体18の平面積がスイッチング素子チップ16の平面積と同等である(平面視で多孔質体18をスイッチング素子チップ16の形状と同様の大きさにする)場合には、多孔質体18全体に半田14を含浸させる必要があるため、一部の半田14が多孔質体18の周囲に押し出されて、スイッチング素子チップ16の側方に溢れ出るおそれがある。   As described above, when the planar area of the porous body 18 is equal to the planar area of the switching element chip 16 (the porous body 18 has the same size as the shape of the switching element chip 16 in plan view). Since the entire porous body 18 needs to be impregnated with the solder 14, a part of the solder 14 may be pushed out around the porous body 18 and overflow to the side of the switching element chip 16.

そこで、多孔質体18の平面積をスイッチング素子チップ16の平面積よりも小さくする(二点鎖線で示す当初の多孔質体18aの平面積から実線で示す小さな平面積の多孔質体18に変更する)ことで、半田14の厚みを確保しつつ、多孔質体18の周囲の空間に半田14を行き亘らせやすくして、半田14の一部が局所的にスイッチング素子チップ16の側方に溢れ出てしまうことを抑制することができる。   Therefore, the planar area of the porous body 18 is made smaller than the planar area of the switching element chip 16 (the original planar area of the porous body 18a indicated by the two-dot chain line is changed to the porous body 18 having a small planar area indicated by the solid line. Thus, while ensuring the thickness of the solder 14, it is easy to spread the solder 14 in the space around the porous body 18, and a part of the solder 14 is locally located on the side of the switching element chip 16. It is possible to suppress overflowing.

また、図6の平面視で、スイッチング素子チップ16は、長方形状に形成され、多孔質体18の縦方向の長さL1及び横方向の長さL2は、それぞれ、錘34(スイッチング素子チップ16)の外周辺から重心40までの長さL3、L4、L41よりも長く設定されている(L1>L3、L2>L4、L2>L41)。   Further, in the plan view of FIG. 6, the switching element chip 16 is formed in a rectangular shape, and the length L1 in the vertical direction and the length L2 in the horizontal direction of the porous body 18 are respectively weights 34 (switching element chip 16). ) Is set longer than the lengths L3, L4, and L41 from the outer periphery to the center of gravity 40 (L1> L3, L2> L4, L2> L41).

これにより、多孔質体18の平面積をスイッチング素子チップ16の平面積より小さくしたことによる上述の効果に加え、基板12とスイッチング素子チップ16との間で多孔質体18の位置がずれても、図6の平面視で、スイッチング素子チップ16の重心40が多孔質体18の内部に位置していれば、錘34を傾かせることなく、多孔質体18に半田14を確実に含浸させ、より確実に半田14の厚みを確保することができる。   As a result, in addition to the above-described effect obtained by making the plane area of the porous body 18 smaller than the plane area of the switching element chip 16, even if the position of the porous body 18 is shifted between the substrate 12 and the switching element chip 16. 6, if the center of gravity 40 of the switching element chip 16 is located inside the porous body 18 in the plan view of FIG. 6, the porous body 18 is surely impregnated with the solder 14 without tilting the weight 34, The thickness of the solder 14 can be ensured more reliably.

このように、多孔質体18の平面積を小さくしても、多孔質体18への半田14の確実な含浸と、半田14の厚みの平行度の確保とを両立させることができる。   Thus, even if the plane area of the porous body 18 is reduced, it is possible to achieve both the reliable impregnation of the solder 14 into the porous body 18 and the securing of the parallelism of the thickness of the solder 14.

また、前述した錘34及びスイッチング素子チップ16の重心40は、平面視で、多孔質体18の内方にあればよいので、図8に示すように、多孔質体18は、断面円環状であってもよい。これにより、より小さな平面積で重心40を多孔質体18の内方に包括させることができる。   Further, since the weight 34 and the center of gravity 40 of the switching element chip 16 need only be inside the porous body 18 in a plan view, the porous body 18 has an annular cross section as shown in FIG. There may be. Thereby, the center of gravity 40 can be included in the inside of the porous body 18 with a smaller plane area.

この場合、多孔質体18を断面円環状とする(円筒状の多孔質体18とする)ことにより、スイッチング素子チップ16の角部に多孔質体18が重ならないように位置させることができる。この結果、応力が集中しやすい角部に安定的に半田14を行き亘らせ、接合後の半田14の耐久性の低下をより効果的に抑制することができる。   In this case, by setting the porous body 18 to have an annular cross section (a cylindrical porous body 18), the porous body 18 can be positioned so as not to overlap the corners of the switching element chip 16. As a result, it is possible to stably spread the solder 14 to corners where stress is likely to concentrate, and to more effectively suppress a decrease in durability of the solder 14 after joining.

また、この実施形態において、多孔質体18は、上述したブロック形状や円筒状に限定されるものではなく、半田14の厚みと当該厚みの平行度とが確保できるものであれば、どのような形状でも採用可能である。   Further, in this embodiment, the porous body 18 is not limited to the block shape or the cylindrical shape described above, and any material can be used as long as the thickness of the solder 14 and the parallelism of the thickness can be secured. The shape can also be adopted.

すなわち、この実施形態では、重心40が多孔質体18の内方にあって、且つ、スイッチング素子チップ16の角部と重なる位置に多孔質体18が位置しなければ、当該多孔質体18は、どのような断面形状でも採用可能である。例えば、多孔質体18は、断面が真円状、楕円状又は小判状の円弧形状を有するものであってもよいし、多孔質体18の外周を面取りした断面形状であってもよい。これらの断面形状を採用することにより、図8の断面円環状の構成と同様の効果が得られる。   That is, in this embodiment, if the center of gravity 40 is inward of the porous body 18 and the porous body 18 is not located at a position overlapping the corner of the switching element chip 16, the porous body 18 is Any cross-sectional shape can be used. For example, the porous body 18 may have an arc shape with a perfect circular shape, an elliptical shape, or an oval cross section, or may have a cross-sectional shape in which the outer periphery of the porous body 18 is chamfered. By adopting these cross-sectional shapes, the same effects as the cross-sectional annular configuration of FIG. 8 can be obtained.

また、この実施形態では、上述のように、基板12の上面とスイッチング素子チップ16の下面との間を多孔質体18で所定間隔に保持しつつ、基板12の上面とスイッチング素子チップ16の下面とを半田14で接合すると共に、多孔質体18の空孔20に半田14を含浸させる場合について説明した。   In this embodiment, as described above, the upper surface of the substrate 12 and the lower surface of the switching element chip 16 are held between the upper surface of the substrate 12 and the lower surface of the switching element chip 16 by the porous body 18 at a predetermined interval. And the solder 14 are impregnated, and the holes 20 of the porous body 18 are impregnated with the solder 14.

この実施形態は、この説明に限定されることはなく、図示しない基板(例えば、基板12と同じ基板)の下面とスイッチング素子チップ16の上面との間を多孔質体18で所定間隔に保持しつつ、当該基板の下面とスイッチング素子チップ16の上面とを半田14で接合すると共に、当該多孔質体18の空孔20に半田14を含浸させてもよい。この場合でも、上述したこの実施形態による各効果を容易に得ることができる。   This embodiment is not limited to this description, and the porous body 18 holds a gap between the lower surface of a substrate (not shown) (for example, the same substrate as the substrate 12) and the upper surface of the switching element chip 16 at a predetermined interval. On the other hand, the lower surface of the substrate and the upper surface of the switching element chip 16 may be joined with the solder 14, and the pores 20 of the porous body 18 may be impregnated with the solder 14. Even in this case, each effect by this embodiment mentioned above can be acquired easily.

また、上述の説明では、製造装置22が1個の半導体装置10を製造する場合について説明したが、この実施形態では、治具26に複数の凹部24を設けると共に、蓋30に複数の開口部28を設け、複数の半導体装置10を同時に製造することも可能である。この場合でも、上述したこの実施形態の製造方法を適用し、多孔質体18を用いて各半導体装置10を同時に製造することにより、全ての半導体装置10について、安定且つ良好な接合品質(一定の半田14の厚み及び当該厚みの平行度)を確保することができる。   In the above description, the case where the manufacturing apparatus 22 manufactures one semiconductor device 10 has been described. However, in this embodiment, the jig 26 is provided with a plurality of recesses 24 and the lid 30 has a plurality of openings. It is also possible to provide a plurality of semiconductor devices 10 at the same time. Even in this case, by applying the manufacturing method of this embodiment described above and simultaneously manufacturing each semiconductor device 10 using the porous body 18, stable and good bonding quality (a certain level) can be obtained for all the semiconductor devices 10. The thickness of the solder 14 and the parallelism of the thickness) can be ensured.

10、38…半導体装置 12…基板
14…半田 16…スイッチング素子チップ
18、18a…多孔質体 20…空孔
22、36…製造装置 24…凹部
26…治具 28…開口部
30…蓋 32…シート半田
34…錘 40…重心
DESCRIPTION OF SYMBOLS 10, 38 ... Semiconductor device 12 ... Board | substrate 14 ... Solder 16 ... Switching element chip | tip 18, 18a ... Porous body 20 ... Hole 22, 36 ... Manufacturing apparatus 24 ... Recessed part 26 ... Jig 28 ... Opening part 30 ... Cover 32 ... Sheet solder 34 ... weight 40 ... center of gravity

Claims (6)

端子板と接合されたスイッチング素子を備える半導体装置において、
前記スイッチング素子の下面又は上面は、半田によって前記端子板と接合され、
前記スイッチング素子と前記端子板との間には、一定の厚みを有する多孔質体が配置され、
前記半田は、前記多孔質体の上端から下端までの厚み方向全体に亘って含浸している
ことを特徴とする半導体装置。
In a semiconductor device comprising a switching element joined to a terminal plate,
The lower surface or upper surface of the switching element is joined to the terminal board by solder,
Between the switching element and the terminal plate, a porous body having a certain thickness is disposed,
The solder is impregnated over the entire thickness direction from the upper end to the lower end of the porous body.
請求項1記載の半導体装置において、
平面視で、前記多孔質体の面積は、前記スイッチング素子の面積よりも小さい
ことを特徴とする半導体装置。
The semiconductor device according to claim 1,
The semiconductor device, wherein an area of the porous body is smaller than an area of the switching element in a plan view.
請求項2記載の半導体装置において、
平面視で、前記スイッチング素子は、長方形状に形成され、
前記多孔質体の縦方向及び横方向の長さは、前記スイッチング素子の外周辺から重心までの長さよりもそれぞれ長く形成されている
ことを特徴とする半導体装置。
The semiconductor device according to claim 2,
In a plan view, the switching element is formed in a rectangular shape,
The length of the said porous body in the vertical direction and a horizontal direction is respectively formed longer than the length from the outer periphery of the said switching element to a gravity center. The semiconductor device characterized by the above-mentioned.
請求項1〜3のいずれか1項に記載の半導体装置において、
平面視で、前記多孔質体の外周は、円弧状に形成されているか、又は、面取りされている
ことを特徴とする半導体装置。
The semiconductor device according to any one of claims 1 to 3,
The semiconductor device, wherein the outer periphery of the porous body is formed in an arc shape or is chamfered in a plan view.
スイッチング素子を端子板に接合して半導体装置を製造するための半導体装置の製造方法において、
前記スイッチング素子の下面又は上面と前記端子板との間に、半田と、一定の厚みを有する多孔質体とを配置し、
前記半田を溶融して、前記多孔質体の上端から下端までの厚み方向全体に亘って前記半田を含浸させることにより、前記スイッチング素子と前記端子板とを接合する
ことを特徴とする半導体装置の製造方法。
In a method for manufacturing a semiconductor device for manufacturing a semiconductor device by bonding a switching element to a terminal plate,
Between the lower surface or upper surface of the switching element and the terminal plate, a solder and a porous body having a certain thickness are disposed,
The switching element and the terminal plate are joined by melting the solder and impregnating the solder over the entire thickness direction from the upper end to the lower end of the porous body. Production method.
請求項5記載の半導体装置の製造方法において、
前記半田を溶融した際に、押圧体を用いて前記スイッチング素子及び前記多孔質体を前記端子板側に押圧することにより、前記端子板と前記スイッチング素子との間隔を前記多孔質体の厚みに保持した状態で、前記多孔質体に前記半田を含浸させる
ことを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 5,
When the solder is melted, the switching element and the porous body are pressed toward the terminal plate using a pressing body, so that the distance between the terminal plate and the switching element is set to the thickness of the porous body. The method for manufacturing a semiconductor device, wherein the porous body is impregnated with the solder while being held.
JP2013252605A 2013-12-06 2013-12-06 Semiconductor device and manufacturing method of the same Pending JP2015109394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013252605A JP2015109394A (en) 2013-12-06 2013-12-06 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013252605A JP2015109394A (en) 2013-12-06 2013-12-06 Semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2015109394A true JP2015109394A (en) 2015-06-11

Family

ID=53439540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013252605A Pending JP2015109394A (en) 2013-12-06 2013-12-06 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2015109394A (en)

Similar Documents

Publication Publication Date Title
JP5388661B2 (en) Semiconductor device and manufacturing method thereof
JP5431793B2 (en) Heat dissipation component, electronic component device, and method of manufacturing electronic component device
CN109196629B (en) Joining device
JP4893303B2 (en) Semiconductor device
JP6299807B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9697933B2 (en) PTC device
JP5885630B2 (en) Printed board
JP3832334B2 (en) Semiconductor chip mounting substrate and manufacturing method thereof
JP6314433B2 (en) Semiconductor device and manufacturing method thereof
JP7215206B2 (en) Semiconductor device manufacturing method
US10566308B2 (en) Semiconductor device manufacturing method and soldering support jig
JP2008159878A (en) Flip-chip interconnection method by no-flow underfill equipped with height control function
JP4888085B2 (en) Manufacturing method of semiconductor device
JP2017028156A (en) Mounting structure and manufacturing method therefor
JP2016146450A (en) Electronic apparatus
JP5579148B2 (en) Power semiconductor device
JP2015109394A (en) Semiconductor device and manufacturing method of the same
JP5889160B2 (en) Manufacturing method of electronic equipment
JP4765918B2 (en) Manufacturing method of semiconductor device
JP5217014B2 (en) Power conversion device and manufacturing method thereof
JP5359579B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2006310751A (en) Electronic device
JP5734493B2 (en) Power semiconductor device
JP2020136293A (en) Semiconductor device and manufacturing method thereof
JP7322467B2 (en) semiconductor equipment