JP2015103637A - ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法 - Google Patents

Abstract

【課題】基準面からの高さが１０ｎｍ以下の表面を有するｐ型ＺｎＯ系半導体層の製造方法を提供する。【解決手段】Ｚｎ、Ｏ、Ｍｇ、及びＧａを供給して、Ｇａがドープされたｎ型ＭｇｘＺｎ１−ｘＯ（０≰ｘ≰０．６）を形成するＳ１０２ａ。次に、Ｇａドープｎ型ＭｇｘＺｎ１−ｘＯ（０≰ｘ≰０．６）上にＣｕを供給するＳ１０２ｂ。ステップＳ１０２ａとステップＳ１０２ｂを交互に繰り返して積層構造を形成するＳ１０２ｃ。ステップＳ１０２ｃで形成された積層構造をアニールして、ＣｕとＧａが共ドープされたｐ型ＭｇｘＺｎ１−ｘＯ（０≰ｘ≰０．６）を形成するＳ１０２ｄ。アニールによってｐ型ＭｇｘＺｎ１−ｘＯ（０≰ｘ≰０．６）表面に生成される突起物を、少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル及び水を含むエッチング液を用いてエッチングして除去するＳ１０２ｅ。【選択図】図９

Description

本発明は、ｐ型ＺｎＯ系半導体層、ＺｎＯ系半導体素子、ｐ型ＺｎＯ系半導体層の製造方法、及び、ＺｎＯ系半導体素子の製造方法に関する。

酸化亜鉛（ＺｎＯ）は、室温で３．３７ｅＶのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが６０ｍｅＶと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためＺｎＯを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。

しかしＺｎＯ系半導体は、強いイオン性に起因する自己補償効果のために、ｐ型の導電型制御が困難である。たとえばアクセプタ不純物として、Ｎ、Ｐ、Ａｓ、ＳｂなどのＶＡ族元素、Ｌｉ、Ｎａ、ＫなどのＩＡ族元素、Ｃｕ、Ａｇ、ＡｕなどのＩＢ族元素を用い、実用的な性能をもつｐ型ＺｎＯ系半導体の研究が行われている（たとえば特許文献１〜５参照）。

特開２００１−４８６９８号公報 特開２００１−６８７０７号公報 特開２００４−２２１１３２号公報 特開２００９−２５６１４２号公報 特許第４３６５５３０号公報

本願発明者らは、ＧａドープＺｎＯ単結晶層とＣｕ層とが交互に積層されたｎ型ＺｎＯ系半導体構造がアニールによりｐ型化することを発見し、先の出願（特願２０１２−１６６８３７号）において、たとえばＧａドープＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層とが厚さ方向に積層された構造（交互積層構造）をアニールし、ＣｕとＧａが共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を製造する方法、更に、該ｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）層を用いてＺｎＯ系半導体素子を製造する方法を提案した。

図１５は、先の出願に係るＺｎＯ系半導体素子の製造方法の概略を示すフローチャートである。

ＺｎＯ系半導体素子を製造するにあたっては、まず、基板上方にｎ型ＺｎＯ系半導体層を形成する（ステップＳ２０１）。次に、ステップＳ２０１で形成されたｎ型ＺｎＯ系半導体層上方に、Ｚｎ、Ｏ、必要に応じてＭｇ、及びＧａを供給して、Ｇａがドープされたｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する（ステップＳ２０２）。ステップＳ２０２で形成された、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する（ステップＳ２０３）。ステップＳ２０２とステップＳ２０３を交互に繰り返して積層構造を形成する（ステップＳ２０４）。そしてステップＳ２０１〜Ｓ２０４で形成された半導体構造をアニールして、積層構造をｐ型化する（ＣｕとＧａが共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ層とする）（ステップＳ２０５）。更に、ステップＳ２０１で形成されたｎ型ＺｎＯ系半導体層に電気的に接続するｎ側電極、及び、ステップＳ２０５で形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ層）に電気的に接続するｐ側電極を形成する。

本願発明者らは、鋭意研究を継続した結果、先の出願に係るＣｕ、Ｇａ共ドープｐ型ＺｎＯ層の表面に突起物が形成されているのを発見した。

本発明の目的は、基準面からの高さが１０ｎｍ以下の表面を有するｐ型ＺｎＯ系半導体層、及びその製造方法を提供することである。

また、ＣＶ特性を正確に測定することが可能なｐ型ＺｎＯ系半導体層、及びその製造方法を提供することである。

更に、リーク電流の抑止されたＺｎＯ系半導体素子、及びその製造方法を提供することである。

本発明の一観点によれば、（ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、（ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造をアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と、（ｃ）前記ｐ型ＺｎＯ系半導体層表面の突起物を除去する工程とを有するｐ型ＺｎＯ系半導体層の製造方法が提供される。

また、本発明の他の観点によれば、基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と、前記ｎ型ＺｎＯ系半導体層に電気的に接続するｎ側電極、及び、前記ｐ型ＺｎＯ系半導体層に電気的に接続するｐ側電極を形成する工程とを有し、前記ｐ型ＺｎＯ系半導体層を形成する工程は、（ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、（ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造をアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型層を形成する工程と、（ｃ）前記ｐ型層表面の突起物を除去する工程とを備えるＺｎＯ系半導体素子の製造方法が提供される。

更に、本発明の他の観点によれば、（ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされたｐ型ＺｎＯ系半導体層であって、基準面からの高さが１０ｎｍ以下の表面を有するｐ型ＺｎＯ系半導体層が提供される。

また、本発明の他の観点によれば、ｎ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、前記ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層と、前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、前記ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極とを有し、前記ｐ型ＺｎＯ系半導体層は単結晶層であって、（ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、基準面からの高さが１０ｎｍ以下の表面を有するＺｎＯ系半導体素子が提供される。

本発明によれば、基準面からの高さが１０ｎｍ以下の表面を有するｐ型ＺｎＯ系半導体層、及びその製造方法を提供することができる。

また、ＣＶ特性を正確に測定することが可能なｐ型ＺｎＯ系半導体層、及びその製造方法を提供することができる。

更に、リーク電流の抑止されたＺｎＯ系半導体素子、及びその製造方法を提供することができる。

図１は、ＭＢＥ装置を示す概略的な断面図である。 図２Ａは、アニール前試料の概略的な断面図であり、図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートであり、図２Ｃは、交互積層構造５４の概略的な断面図であり、図２Ｄは、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図である。 図３Ａは、アニール前試料の交互積層構造５４表面、及び、アニール後試料のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層表面のＡＦＭ像であり、図３Ｂは、写真中のＡ−Ｂ線に沿う断面図であり、図３Ｃは、アニール後試料のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層と電解液とのショットキーダイオードのＩＶ特性を示すグラフである。 図４Ａは、エッチング前後における、サンプル表面のＡＦＭ像であり、図４Ｂは、写真中のＡ−Ｂ線に沿う断面図である。 図５Ａは、エッチング前後における、サンプル表面のＡＦＭ像であり、図５Ｂは、写真中のＡ−Ｂ線に沿う断面図である。 図６は、ＢＨＦによるエッチング終了後における、サンプル表面近傍の１／Ｃ^２−Ｖ特性を示すグラフである。 図７Ａは、エッチング前後における、サンプル表面のＡＦＭ像であり、図７Ｂは、写真中のＡ−Ｂ線に沿う断面図である。 図８Ａは、Ｃｕ６００を用いたエッチング終了後のサンプル表面と電解液とのショットキーダイオードのＩＶ特性を示すグラフであり、図８Ｂは、Ｃｕ６００によるエッチング終了後における、サンプル表面近傍の１／Ｃ^２−Ｖ特性を示すグラフである。 図９Ａ及び図９Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。 図１０Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図１０Ｂは、交互積層構造５Ａの概略的な断面図である。 図１１は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。 図１２Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図であり、図１２Ｂは、活性層１５の他の例を示す概略的な断面図であり、図１２Ｃは、交互積層構造１６Ａの概略的な断面図である。 図１３は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。 図１４Ａ〜図１４Ｄは、アニール後にエッチングを行うことで、基準面からの高さが１０ｎｍ以下の表面を有し、ＣＶ特性を正確に測定することが可能なｐ型ＺｎＯ系半導体層を形成することのできるｎ型ＺｎＯ系半導体単結晶構造の例を示す概略的な断面図である。 図１５は、先の出願に係るＺｎＯ系半導体素子の製造方法の概略を示すフローチャートである。

まず、ＺｎＯ系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験及び実施例では、結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)を用いる。ここでＺｎＯ系半導体は、少なくともＺｎとＯを含む。

図１は、ＭＢＥ装置を示す概略的な断面図である。真空チャンバ７１内に、Ｚｎソースガン７２、Ｏソースガン７３、Ｍｇソースガン７４、Ｃｕソースガン７５、及びＧａソースガン７６が備えられている。

Ｚｎソースガン７２、Ｍｇソースガン７４、Ｃｕソースガン７５、Ｇａソースガン７６は、それぞれＺｎ（７Ｎ）、Ｍｇ（６Ｎ）、Ｃｕ（９Ｎ）、及びＧａ（７Ｎ）の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Ｚｎビーム、Ｍｇビーム、Ｃｕビーム、Ｇａビームを出射する。

Ｏソースガン７３は、たとえば１３．５６ＭＨｚのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でＯ_２ガス（６Ｎ）をプラズマ化して、Ｏラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。

基板ヒータを備えるステージ７７が基板７８を保持する。ソースガン７２〜７６は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板７８上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板７８上に所望のタイミングで所望のビームを照射し、所望の組成のＺｎＯ系化合物半導体層を成長させることができる。

ＺｎＯにＭｇを添加することにより、バンドギャップを広げることができる。しかしＺｎＯはウルツ鉱構造（六方晶）であり、ＭｇＯは岩塩構造（立方晶）であることから、Ｍｇ組成が高すぎると相分離を起こす。ＭｇＺｎＯのＭｇ組成をｘと明示するＭｇ_ｘＺｎ_１−ｘＯにおいて、Ｍｇ組成ｘはウルツ鉱構造を保つため０．６以下とするのが好ましい。なお、Ｍｇ_ｘＺｎ_１−ｘＯという表記は、ｘ＝０の場合としてＭｇの添加されないＺｎＯを含む。

ＺｎＯ系半導体のｎ型導電性は、不純物のドープを行わなくても得られる。Ｇａ等の不純物をドープし、ｎ型導電性を高めることができる。ＺｎＯ系半導体のｐ型導電性は、ｐ型不純物のドープにより得られる。

真空チャンバ７１内に、水晶振動子を用いた膜厚計７９が備えられている。膜厚計７９で測定される付着速度から、各ビームのフラックス強度が求められる。

真空チャンバ７１に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン８０、及び、ＲＨＥＥＤ像を映すスクリーン８１が取り付けられている。ＲＨＥＥＤ像から、基板７８上に形成された結晶層の表面平坦性や成長モードを評価することができる。

結晶が２次元成長し表面が平坦なエピタキシャル成長（単結晶成長）である場合、ＲＨＥＥＤ像はストリークパターンを示し、結晶が３次元成長し表面が平坦でないエピタキシャル成長（単結晶成長）の場合、ＲＨＥＥＤ像はスポットパターンを示す。多結晶成長の場合は、ＲＨＥＥＤ像がリングパターンとなる。

次に、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）結晶成長におけるＶＩ／ＩＩフラックス比について説明する。Ｚｎビームのフラックス強度をＪ_Ｚｎ、Ｍｇビームのフラックス強度をＪ_Ｍｇ、Ｏラジカルビームのフラックス強度をＪ_Ｏと表す。金属材料であるＺｎあるいはＭｇのビームは、原子、または複数個の原子を含むクラスターのＺｎあるいはＭｇを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるＯのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。

結晶へのＺｎの付着しやすさを示す付着係数をｋ_Ｚｎ、Ｍｇの付着しやすさを示す付着係数をｋ_Ｍｇ、Ｏの付着しやすさを示す付着係数をｋ_Ｏと表す。Ｚｎの付着係数ｋ_Ｚｎとフラックス強度Ｊ_Ｚｎの積ｋ_ＺｎＪ_Ｚｎ、Ｍｇの付着係数ｋ_Ｍｇとフラックス強度Ｊ_Ｍｇの積ｋ_ＭｇＪ_Ｍｇ、Ｏの付着係数ｋ_Ｏとフラックス強度Ｊ_Ｏの積ｋ_ＯＪ_Ｏは、それぞれ基板の単位面積に単位時間当たりに付着するＺｎ原子、Ｍｇ原子、及びＯ原子の個数に対応する。

ｋ_ＺｎＪ_Ｚｎとｋ_ＭｇＪ_Ｍｇの和に対するｋ_ＯＪ_Ｏの比であるｋ_ＯＪ_Ｏ／（ｋ_ＺｎＪ_Ｚｎ＋ｋ_ＭｇＪ_Ｍｇ）を、ＶＩ／ＩＩフラックス比と定義する。ＶＩ／ＩＩフラックス比が１より小さい場合をＩＩ族リッチ条件（Ｍｇを含まない場合は単にＺｎリッチ条件）、ＶＩ／ＩＩフラックス比が１に等しい場合をストイキオメトリ条件、ＶＩ／ＩＩフラックス比が１より大きい場合をＶＩ族リッチ条件（あるいはＯリッチ条件）と呼ぶ。

なお、Ｚｎ面（＋ｃ面）での結晶成長においては、基板表面温度が８５０℃以下であれば、付着係数ｋ_Ｚｎ、ｋ_Ｍｇ及びｋ_Ｏを１とみなすことができ、ＶＩ／ＩＩフラックス比をＪ_Ｏ／（Ｊ_Ｚｎ＋Ｊ_Ｍｇ）と表すことが可能である。

ＶＩ／ＩＩフラックス比は、たとえばＺｎＯの成長においては、以下の手順で算出することができる。Ｚｎフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのＺｎの蒸着速度Ｆ_Ｚｎ（ｎｍ／ｓ）として測定される。ＺｎフラックスはＦ_Ｚｎ（ｎｍ／ｓ）からＪ_Ｚｎ（ａｔｏｍｓ／ｃｍ^２ｓ）に換算される。

一方、Ｏラジカルフラックスは、以下のように求められる。Ｏラジカルビーム照射条件一定（たとえばＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ）のもとで、Ｚｎフラックスを変化させてＺｎＯを成長させ、ＺｎＯ成長速度のＺｎフラックス依存性を実験的に求める。その結果を、ＺｎＯ成長速度Ｇ_ＺｎＯの近似式：Ｇ_ＺｎＯ＝［（ｋ_ＺｎＪ_Ｚｎ）^−１＋（ｋ_ＯＪ_Ｏ）^−１］^−１を用いてフィッティングすることにより、その条件におけるＯラジカルフラックスＪ_Ｏが算出される。こうして得られたＺｎフラックスＪ_Ｚｎ及びＯラジカルフラックスＪ_Ｏから、ＶＩ／ＩＩフラックス比を算出することができる。

続いて、本願発明者らが行った実験について説明する。説明においては、アニール前の試料をアニール前試料、アニール終了後の試料をアニール後試料と記載する。

実験に用いたサンプルのアニール前試料の作製方法について説明する。図２Ａに、アニール前試料の概略的な断面図を示す。

ｎ型導電性を有するＺｎ面ＺｎＯ（０００１）基板（以下、本明細書においてＺｎＯ基板）５１に９００℃で３０分間のサーマルクリーニングを施した後、基板５１温度を３００℃まで下げた。その温度（成長温度３００℃）で、ＺｎフラックスＦ_Ｚｎを０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、ＺｎＯ基板５１上に厚さ３０ｎｍのＺｎＯバッファ層５２を成長させた。ＺｎＯバッファ層５２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層５２上に、成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１７ｎｍ／ｓ（Ｊ_Ｚｎ＝１．１×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１００ｎｍのアンドープＺｎＯ層５３を成長させた。アンドープＺｎＯ層５３はｎ型ＺｎＯ層である。アンドープＺｎＯ層５３上に、Ｚｎ、Ｏ及びＧａと、Ｃｕとを異なるタイミングで供給し、交互積層構造５４を形成した。交互積層構造５４の形成温度は２５０℃とした。

図２Ｂは、交互積層構造を形成する際のＺｎセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスを示すタイムチャートである。

交互積層構造５４の形成に当たっては、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＺｎＯ単結晶層成長工程と、Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程（Ｃｕ層形成工程）とを交互に繰り返した。

ＧａドープＺｎＯ単結晶層成長工程においては、ＯセルシャッタとＧａセルシャッタの開閉は同時に行い、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間を延長する。

サンプルのアニール前試料の作製においては、Ｏセルシャッタ及びＧａセルシャッタの１回当たりの開期間を８秒とし、Ｏセルシャッタ及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長した。Ｚｎセルシャッタの１回当たりの開期間は１０秒である。Ｚｎセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる８秒間が、１回当たりのＧａドープＺｎＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は５０秒とした。

ＧａドープＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ１４０ｎｍの交互積層構造５４を得た。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１６ｎｍ／ｓ（Ｊ_Ｚｎ＝１．０×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度Ｔ_Ｇａは５６０℃（Ｆ_Ｇａは検出下限値未満）とした。ＶＩ／ＩＩフラックス比は０．８１（Ｚｎリッチ条件）である。Ｃｕ付着工程でのＣｕのセル温度Ｔ_Ｃｕは９５０℃とし、ＣｕフラックスＦ_Ｃｕを０．００３ｎｍ／ｓとした。

図２Ｃは、交互積層構造５４の概略的な断面図である。交互積層構造５４は、ＧａドープＺｎＯ単結晶層５４ａとＣｕ層５４ｂが交互に積層された積層構造を有し、ｎ型導電性を示す。

ＧａドープＺｎＯ単結晶層５４ａの厚さは２．３ｎｍ程度、Ｃｕ層５４ｂの厚さ（Ｃｕの付着厚さ）は１原子層以下、たとえば約１／２０原子層である。この場合、ＧａドープＺｎＯ単結晶層５４ａ表面のＣｕ被覆率は５％程度となる。

図２Ｄに、ＧａドープＺｎＯ単結晶層５４ａ及びＣｕ層５４ｂの概略的な断面図を示す。たとえば約１／２０原子層の厚さをもつＣｕ層５４ｂは、本図に示すように、ＧａドープＺｎＯ単結晶層５４ａ表面の一部に付着するＣｕで形成される。以後、図面の簡略化のため、このようなＣｕの付着態様も含め、交互積層構造を図２Ｃの層構造で表す。

次に、サンプルにアニール処理を施した。アニールは、Ｏ_２雰囲気中、６００℃で２０分間実施した。アニールにより、交互積層構造５４形成位置はｐ型化する（交互積層構造５４は、ＣｕとＧａが共ドープされたｐ型ＺｎＯ層となる）。

図３Ａに、アニール前試料の交互積層構造５４表面、及び、アニール後試料のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層表面の原子間力顕微鏡(atomic force microscope; AFM)像を示す。本図には、５μｍ×５μｍの範囲のＡＦＭ像を記載した。

本願発明者らは、アニール前試料の交互積層構造５４表面には認められない突起物が、アニール後試料のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層表面に形成されているのを発見した。突起物の幅（図３Ａに示す写真における左右方向の長さ）は１８０ｎｍ〜２１０ｎｍ、高さは１５ｎｍ〜３０ｎｍ超、密度は約１．４×１０^７個／ｃｍ^２であった。なお、アニール前試料の交互積層構造５４表面のＲＭＳは０．６５２ｎｍ、アニール後試料のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層表面のＲＭＳは５．２９５ｎｍであった。

図３Ｂに、写真中のＡ−Ｂ線に沿う断面図を示す。アニール後試料のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層表面はアニール前試料の交互積層構造５４表面に比べ、平均的に平坦性が向上されているが、基準面からの高さが最大３０．８７ｎｍの突起物が生成している。ここで、基準面とは、たとえばエピ層最表面の平坦部をいう。なお、図中におけるアニール前試料の基準面とアニール後試料の基準面とは、同一面である。

図３Ｃは、アニール後試料のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層と電解液とのショットキーダイオードのＩＶ特性を示すグラフである。グラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、電流を単位「ｍＡ」で表す。

ＩＶ特性がリークを示していることがわかる。これは、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層表面に生成された突起物がリーク源となって生じていると考えられる。リークにより、たとえば電解液をショットキー電極に用い、エレクトロケミカルＣＶ測定法（ＥＣＶ法）でＣｕ、Ｇａ共ドープｐ型ＺｎＯ層のＣＶ特性を測定する場合、正確な測定が困難である。また突起物は、たとえばＣｕ、Ｇａ共ドープｐ型ＺｎＯ層をｐ型層に用いて半導体発光素子を作製する場合、発光素子のリーク電流の発生原因となりうる。

本願発明者らは、突起物について研究を行った。

まず、突起物が生成されているのがｐ型ＺｎＯ層表面であることから、エチレンジアミン４酢酸２水素ナトリウム（ＥＤＴＡ）溶液とエチレンジアミン・無水（ＥＤＡ）を２０：１の割合で混合した溶液を使用し、エッチングを試みた。エッチング時間は７分間とし、攪拌子を用いて、３００ｒｐｍで溶液を攪拌した。

図４Ａに、エッチング前後における、サンプル表面（５μｍ×５μｍの範囲）のＡＦＭ像を示す。ＥＤＴＡとＥＤＡの混合液を用いたエッチングを行った結果、突起物の密度は、約１．３×１０^７個／ｃｍ^２、幅は１５０ｎｍ〜１８０ｎｍ、高さは１０ｎｍ〜２０ｎｍ超となった。なお、ＲＭＳは４．４２６ｎｍであった。

図４Ｂに、写真中のＡ−Ｂ線に沿う断面図を示す。エッチング後のＣｕ、Ｇａ共ドープｐ型ＺｎＯ層表面には、基準面からの高さが最大２３．４０ｎｍの突起物が残留している。

図４Ａ及び図４Ｂに示す結果より、エッチング前後で、サンプル表面における突起物の密度や大きさに著しい変化は見られない。このため、突起物はＺｎＯで形成されていないと考えられる。

次に、フッ化水素アンモニウムを１５％、フッ化アンモニウムを２８％混合した水溶液（バッファードフッ酸 buffered hydrofluoric acid; BHF）を使用し、エッチングを行った。エッチング時間は１分間とし、攪拌子を用いて、３００ｒｐｍで溶液を攪拌した。

図５Ａに、エッチング前後における、サンプル表面（５μｍ×５μｍの範囲）のＡＦＭ像を示す。また図５Ｂに、写真中のＡ−Ｂ線に沿う断面図を示す。

ＢＨＦを用いたエッチングを行ったことで、突起物は除去されている。しかし、このエッチング条件では、突起物だけでなく、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層もエッチングされ、サンプル表面に多数のピットが生じている。ピットは突起物同様に、リーク源として作用する。なお、サンプル表面のＲＭＳは１．８８ｎｍであった。

図６は、ＢＨＦによるエッチング終了後における、サンプル表面近傍の１／Ｃ^２−Ｖ特性を示すグラフである。グラフの横軸は、電圧を単位「Ｖ」で表し、縦軸は、「１／Ｃ^２」を単位「ｃｍ^４／Ｆ^２」で表す。両軸ともリニアスケールを用いている。

グラフを参照すると、右上がりの曲線（電圧が増加すると１／Ｃ^２が増加する関係）が得られ、サンプル表面近傍がｎ型導電性を備えることが示されている。

なお、サンプル表面近傍の不純物濃度（ドナー濃度）Ｎ_ｄは２．２×１０^１９ｃｍ^−３程度であることがわかった。

Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層が形成されていたはずのサンプル表面近傍がｎ型となったのは、（ｉ）ＢＨＦによるエッチングで、突起物だけでなく、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層が除去されたため、または／及び、（ｉｉ）エッチングにより、サンプル表面近傍に多数の欠陥が形成され、ドナー源として作用するＯ空孔が生じたためと考えられる。いずれにしても、交互積層構造５４をアニールすることで得られたｐ型導電性は失われている。

続いて本願発明者らは、少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル、及び、水を含むエッチング液を使用して、突起物のエッチングを試みた。具体的なエッチング液として、旭油脂化学工業株式会社製のＣｕ６００を用いた。Ｃｕ６００は、たとえば特開２０１０−１１１８８７号公報に記載される、「メルカプト基を有する還元性化合物を有効成分とする水溶液からなる銅又は銅合金の酸化皮膜除去剤」である。１０ｖｏｌ％のＣｕ６００を使用し、攪拌子で攪拌（３００ｒｐｍ）しながら、３分間のエッチングを行った。

図７Ａに、エッチング前後における、サンプル表面（５μｍ×５μｍの範囲）のＡＦＭ像を示す。Ｃｕ６００を用いてエッチングを行った結果、突起物は除去され、サンプル表面のＲＭＳは２．３９７ｎｍとなった。Ｃｕ６００を用いたエッチングで除去されたことから、突起物はＣｕ酸化物、もしくはＣｕが高濃度に含まれたＣｕＺｎ酸化物であると考えられる。

図７Ｂに、写真中のＡ−Ｂ線に沿う断面図を示す。突起物が除去され、サンプル表面は基準面からの高さが１０ｎｍ以下となっている。

図８Ａは、Ｃｕ６００を用いたエッチング終了後のサンプル表面と電解液とのショットキーダイオードのＩＶ特性を示すグラフである。グラフの両軸の意味するところは、図３Ｃのそれと等しい。図３Ｃに示すＩＶ特性と比較すると、リーク電流が抑止され、ＩＶ特性が改善されていることが明らかである。良好なショットキー接合が得られたことにより、サンプル表面近傍の正確なＣＶ特性の測定が可能となる。

図８Ｂは、Ｃｕ６００によるエッチング終了後における、サンプル表面近傍の１／Ｃ^２−Ｖ特性を示すグラフである。測定は、電解液をショットキー電極に用いたＥＣＶ法により行った。グラフは並列モデルで解析した結果を示す。グラフの両軸の意味するところは、図６のそれと等しい。

グラフを参照すると、右下がりの曲線（電圧が増加すると１／Ｃ^２が減少する関係）が得られ、サンプル表面近傍がｐ型導電性を備えることが示されている。これによりサンプル表面近傍は、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層であることが確認される。

なお、サンプル表面近傍（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層）の不純物濃度（アクセプタ濃度）Ｎ_ａは１．７×１０^１８ｃｍ^−３程度であることがわかった。

本願発明者らが行った実験から、アニールによってＣｕ、Ｇａ共ドープｐ型ＺｎＯ層に生成される突起物は、Ｃｕ酸化物もしくはＣｕを高濃度に含むＣｕＺｎ酸化物であると考えられる。突起物は、アニール後、少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル、及び、水を含むエッチング液、たとえばＣｕ６００等を使用してエッチングを行うことで、ｐ型層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層）にダメージを与えることなく、たとえばｐ型層のｐ型導電性を喪失させることなく、あるいは、ｐ型層にリーク源となるような深いピットを生じさせることなく、除去可能であることが確認された。エッチングにより、突起物がなく、基準面からの高さが１０ｎｍ以下の表面を有するＣｕ、Ｇａ共ドープｐ型ＺｎＯ層を得ることが可能である。

突起物が除去されることで、良好なショットキー接触が得られ、たとえばＣｕ、Ｇａ共ドープｐ型ＺｎＯ層のＣＶ特性を正確に測定することが可能となる。また、たとえばＣｕ、Ｇａ共ドープｐ型ＺｎＯ層をｐ型層に用い、リーク電流が抑止された半導体発光素子を作製することができる。

続いて、Ｃｕ、Ｇａ共ドープＺｎＯ層をｐ型半導体層に用い、ＺｎＯ系半導体発光素子を製造する第１実施例について説明する。

図９Ａ及び図９Ｂは、実施例によるＺｎＯ系半導体発光素子の製造方法の概略を示すフローチャートである。なお、実施例においては半導体発光素子について説明するが、本発明は、発光素子に限らず広く半導体素子について適用することができる。

図９Ａに示すように、実施例によるＺｎＯ系半導体発光素子の製造方法は、基板上方にｎ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０１）、ステップＳ１０１で形成されたｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程（ステップＳ１０２）、及び、ステップＳ１０１で形成されたｎ型ＺｎＯ系半導体層に電気的に接続するｎ側電極と、ステップＳ１０２で形成されたｐ型ＺｎＯ系半導体層に電気的に接続するｐ側電極を形成する工程（ステップＳ１０３）を含む。

また、ステップＳ１０２のｐ型ＺｎＯ系半導体層形成工程は、図９Ｂに示すように、ステップＳ１０２ａ〜ステップＳ１０２ｅの５工程を含む。

ｐ型ＺｎＯ系半導体層形成工程（ステップＳ１０２）においては、まずＺｎ、Ｏ、必要に応じてＭｇ、及びＧａを供給して、Ｇａがドープされたｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する（ステップＳ１０２ａ）。次に、ステップＳ１０２ａで形成された、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する（ステップＳ１０２ｂ）。ステップＳ１０２ａとステップＳ１０２ｂを交互に繰り返して積層構造を形成する（ステップＳ１０２ｃ）。ステップＳ１０２ｃで形成された積層構造をアニールして、ＣｕとＧａが共ドープされたｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する（ステップＳ１０２ｄ）。そして、アニールによってｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層表面に生成される突起物を、たとえば、少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル、及び、水を含むエッチング液を用いてエッチングすることにより除去する（ステップＳ１０２ｅ）。

図１０Ａ及び図１０Ｂを参照し、ホモ構造のＺｎＯ系半導体発光素子を製造する第１実施例について詳細に説明する。図１０Ａは、第１実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

ＺｎＯ基板１上に、成長温度３００℃で、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ３０ｎｍのＺｎＯバッファ層２を成長させた。ＺｎＯバッファ層２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層２上に、成長温度９００℃で、Ｚｎ、Ｏ及びＧａを同時に供給し、厚さ１５０ｎｍのｎ型ＺｎＯ層３を成長させた（たとえば図９ＡのステップＳ１０１）。ＺｎフラックスＦ_Ｚｎは０．１５ｎｍ／ｓ（Ｊ_Ｚｎ＝９．９×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ（Ｊ_Ｏ＝４．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｇａのセル温度は４６０℃とした。ｎ型ＺｎＯ層３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３である。

ｎ型ＺｎＯ層３上に、成長温度９００℃、ＺｎフラックスＦ_Ｚｎを０．０３ｎｍ／ｓ（Ｊ_Ｚｎ＝２．０×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）として、厚さ１５ｎｍのアンドープＺｎＯ活性層４を成長させた。

続いて、アンドープＺｎＯ活性層４上に、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５を形成した（図９ＡのステップＳ１０２）。

まず基板温度を２５０℃とし、サンプルのアニール前試料作製時と等しいシャッタシーケンス（図２Ｂ参照）で、Ｚｎ、Ｏ及びＧａと、Ｃｕとを異なるタイミングで供給し、交互積層構造を形成した。具体的には、Ｚｎ、Ｏ及びＧａを供給してＧａドープＺｎＯ単結晶層を成長させる工程（図９ＢのステップＳ１０２ａ）と、ＧａドープＺｎＯ単結晶層上にＣｕを供給する工程（図９ＢのステップＳ１０２ｂ）を交互に６０回ずつ繰り返し、厚さ１４０ｎｍの交互積層構造を形成した（図９ＢのステップＳ１０２ｃ）。１回当たりのＧａドープＺｎＯ単結晶層成長期間は８秒、１回当たりのＣｕ供給期間は５０秒である。ＧａドープＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１６ｎｍ／ｓ（Ｊ_Ｚｎ＝１．０×１０^１５ａｔｏｍｓ／ｃｍ^２ｓ）、Ｏラジカルビーム照射条件はＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ（Ｊ_Ｏ＝８．１×１０^１４ａｔｏｍｓ／ｃｍ^２ｓ）とし、Ｇａのセル温度Ｔ_Ｇａは５６０℃とした。ＶＩ／ＩＩフラックス比は０．８１である。また、Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９５０℃とし、ＣｕフラックスＦ_Ｃｕを０．００３ｎｍ／ｓとした。

図１０Ｂは、交互積層構造５Ａの概略的な断面図である。交互積層構造５Ａは、ＧａドープＺｎＯ単結晶層５ａとＣｕ層５ｂが交互に積層された積層構造を有する。ＧａドープＺｎＯ単結晶層５ａの厚さは２．３ｎｍ程度、Ｃｕ層５ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＺｎＯ単結晶層５ａ表面のＣｕ被覆率が５％程度）である。交互積層構造５Ａはｎ型導電性を示す。

次に、交互積層構造５Ａにアニールを施した（図９ＢのステップＳ１０２ｄ）。アニールは、たとえばＯ_２雰囲気中、６００℃で２０分間実施した。アニールによって、交互積層構造５Ａ形成位置がｐ型化され、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層が形成される。アニール時に、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層表面には、突起物が生成する。突起物はＣｕ酸化物、もしくはＣｕが高濃度に含まれたＣｕＺｎ酸化物であると考えられる。

たとえばエッチングを行い、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層表面の突起物を除去する（図９ＢのステップＳ１０２ｅ）。少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル、及び、水を含むエッチング液、一例として、１０ｖｏｌ％のＣｕ６００を使用し、攪拌子で攪拌（３００ｒｐｍ）しながら、３分間のエッチングを行った。エッチングにより、ｐ型導電性の喪失やリーク源となりうる深いピット生成等のダメージをＣｕ、Ｇａ共ドープｐ型ＺｎＯ層に与えることなく、突起物は除去される。こうして、基準面からの高さが１０ｎｍ以下の表面を有するＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５が形成された。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５の不純物濃度（アクセプタ濃度）Ｎ_ａは１．７×１０^１８ｃｍ^−３程度である。

突起物の除去により、良好なショットキー接触が得られ、たとえばＣｕ、Ｇａ共ドープｐ型ＺｎＯ層５のＣＶ特性を正確に測定することが可能となる。

その後、ＺｎＯ基板１の裏面にｎ側電極６ｎを形成した。Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５上にはｐ側電極６ｐを形成し、ｐ側電極６ｐ上にボンディング電極７を形成した（図９ＡのステップＳ１０３）。ｎ側電極６ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極６ｐは、サイズ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ｎ側電極６ｎ及びｐ側電極６ｐはオーミック電極である。ボンディング電極７は、サイズ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成した。このようにして、第１実施例による方法でＺｎＯ系半導体発光素子が作製された。

図１０Ａに示すＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（ｎ型ＺｎＯ層３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（アンドープＺｎＯ活性層４）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層５）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極６ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極６ｐ）を含む。本図に示すＺｎＯ系半導体発光素子は、ｐ型ＺｎＯ系半導体層表面の突起物が除去され、リーク電流が抑止された半導体発光素子である。

実験及び第１実施例では、Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層を形成した（たとえば図９ＢのステップＳ１０２ａ〜ステップＳ１０２ｅのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ＝０）が、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層成長工程とＣｕ付着工程とを交互に繰り返して形成した交互積層構造にアニールを施すことにより、Ｃｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を得ることができる。この場合も、アニールにより、Ｃｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層表面に突起物が形成されるため、実験及び第１実施例と同様に、これをエッチングで除去する。（たとえば図９ＢのステップＳ１０２ａ〜ステップＳ１０２ｅのＭｇ_ｘＺｎ_１−ｘＯ表記においてｘ≠０）突起物の除去で得られる効果は、第１実施例と同様である。

図１１は、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層形成時、交互積層構造を作製する際のＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスの一例を示すタイムチャートである。

交互積層構造の作製においては、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを開き、Ｃｕセルシャッタを閉じるＧａドープＭｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層成長工程と、Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタを閉じ、Ｃｕセルシャッタを開くＣｕ付着工程とを交互に繰り返す。

本図に示す例では、ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層成長工程におけるＺｎセルシャッタの開期間が、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間を含むように設定されている。具体的には、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開閉は同時に行われ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後に、Ｚｎセルシャッタの開期間が延長される。

たとえば、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの１回当たりの開期間は８秒である。Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタの開期間の前後にＺｎセルシャッタの開期間を１秒ずつ延長し、Ｚｎセルシャッタの１回当たりの開期間を１０秒とする。Ｚｎセルシャッタ、Ｍｇセルシャッタ、Ｏセルシャッタ、及びＧａセルシャッタがすべて開状態となる８秒間が、１回当たりのＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層成長期間である。Ｃｕセルシャッタの１回当たりの開期間は５０秒である。

次に、Ｃｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０＜ｘ≦０．６）単結晶層を備える、ダブルへテロ構造のＺｎＯ系半導体発光素子を製造する第２実施例及び第３実施例について説明する。

図１２Ａは、第２実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。

ＺｎＯ基板１１上にＺｎ及びＯを同時に供給し、たとえば厚さ３０ｎｍのＺｎＯバッファ層１２を成長させた。一例として、成長温度を３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＺｎＯバッファ層１２の結晶性及び表面平坦性の改善のため、９００℃で１０分間のアニールを行った。

ＺｎＯバッファ層１２上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば成長温度９００℃で、厚さ１５０ｎｍのｎ型ＺｎＯ層１３を成長させた。ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー２５０Ｗ、Ｏ_２流量１．０ｓｃｃｍ、Ｇａのセル温度を４６０℃とした。ｎ型ＺｎＯ層１３のＧａ濃度は、たとえば１．５×１０^１８ｃｍ^−３となる。

ｎ型ＺｎＯ層１３上にＺｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層１４を成長させた。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ/ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ/ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層１４のＭｇ組成は、たとえば０．３である。

ｎ型ＭｇＺｎＯ層１４上にＺｎ及びＯを同時に供給し、たとえば成長温度９００℃で、厚さ１０ｎｍのＺｎＯ活性層１５を成長させた。ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとした。

なお、図１２Ｂに示すように、活性層１５として、単層のＺｎＯ層ではなく、ＭｇＺｎＯ障壁層１５ｂとＺｎＯ井戸層１５ｗが交互に積層された量子井戸構造を採用することができる。

基板温度をたとえば２５０℃まで下げ、Ｇａドープｎ型ＭｇＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に繰り返し、活性層１５上に交互積層構造を形成した。交互積層構造形成に当たってのＺｎセル、Ｍｇセル、Ｏセル、Ｇａセル、及びＣｕセルのシャッタシーケンスは、たとえば図１１に示すそれと同様である。

たとえば、１回当たりのＧａドープＭｇＺｎＯ単結晶層成長工程での成長期間を８秒とし、１回当たりのＣｕ付着工程におけるＣｕ供給期間を５０秒とした。ＧａドープＭｇＺｎＯ単結晶層成長工程でのＺｎフラックスＦ_Ｚｎは０．１６ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇは０．０４ｎｍ/ｓ、Ｏラジカルビーム照射条件は、ＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度Ｔ_Ｇａは５６０℃である。ＶＩ／ＩＩフラックス比は０．８２となる。Ｃｕ供給工程でのＣｕのセル温度Ｔ_Ｃｕは９５０℃とし、ＣｕフラックスＦ_Ｃｕを０．００３ｎｍ／ｓとした。ＧａドープＭｇＺｎＯ単結晶層成長工程とＣｕ付着工程を交互に６０回ずつ繰り返し、厚さ１４０ｎｍの交互積層構造を得た。

図１２Ｃは、交互積層構造１６Ａの概略的な断面図である。交互積層構造１６Ａは、ＧａドープＭｇＺｎＯ単結晶層１６ａとＣｕ層１６ｂが交互に積層された積層構造を有する。ＧａドープＭｇＺｎＯ単結晶層１６ａの厚さは２．３ｎｍ程度、Ｃｕ層１６ｂの厚さは１原子層以下、たとえば約１／２０原子層（ＧａドープＭｇＺｎＯ単結晶層１６ａ表面のＣｕ被覆率が５％程度）である。交互積層構造１６Ａはｎ型導電性を示す。

次に、交互積層構造１６Ａにアニールを施した。アニールは、たとえばＯ_２雰囲気中、６００℃で２０分間実施した。アニールによって、交互積層構造１６Ａ形成位置がｐ型化され、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層が形成される。アニール時に、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層表面には、突起物が生成する。突起物はＣｕ酸化物、もしくはＣｕが高濃度に含まれたＣｕＺｎ酸化物であると考えられる。

たとえばエッチングを行い、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層表面の突起物を除去する。少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル、及び、水を含むエッチング液、一例として、１０ｖｏｌ％のＣｕ６００を使用し、攪拌子で攪拌（３００ｒｐｍ）しながら、３分間のエッチングを行う。エッチングにより、ｐ型導電性の喪失やリーク源となりうる深いピット生成等のダメージをＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層に与えることなく、突起物は除去される。こうして、基準面からの高さが１０ｎｍ以下の表面を有するＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６が形成される。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６の不純物濃度（アクセプタ濃度）Ｎ_ａは１．２×１０^１８ｃｍ^−３程度である。

突起物の除去により、良好なショットキー接触が得られ、たとえばＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のＣＶ特性を正確に測定することが可能となる。

その後、ＺｎＯ基板１１の裏面にｎ側電極１７ｎを形成し、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６上にｐ側電極１７ｐを形成する。また、ｐ側電極１７ｐ上にボンディング電極１８を形成する。たとえばｎ側電極１７ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極１７ｐは、大きさ３００μｍ□で厚さ１ｎｍのＮｉ層上に、厚さ１０ｎｍのＡｕ層を積層して形成することができる。ｎ側電極１７ｎ及びｐ側電極１７ｐはオーミック電極である。ボンディング電極１８は、大きさ１００μｍ□で厚さ５００ｎｍのＡｕ層で形成する。このようにして、第２実施例による方法でＺｎＯ系半導体発光素子が作製される。

第２実施例においてはＺｎＯ基板１１を用いたが、ＭｇＺｎＯ基板、ＧａＮ基板、ＳｉＣ基板、Ｇａ_２Ｏ_３基板等の導電性基板を使用することが可能である。

図１２Ａに示すＺｎＯ系半導体発光素子は、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層１３）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層１５）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極１７ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極１７ｐ）を含む。本図に示すＺｎＯ系半導体発光素子は、ｐ型ＺｎＯ系半導体層表面の突起物が除去され、リーク電流が抑止された半導体発光素子である。

図１３は、第３実施例による製造方法で製造されるＺｎＯ系半導体発光素子の概略的な断面図である。第１及び第２実施例においては導電性基板上に結晶成長し、層形成を行ったが、第３実施例では絶縁性基板上に結晶成長する。

絶縁性基板であるｃ面サファイア基板２１上にＭｇ及びＯを同時に供給し、たとえば厚さ１０ｎｍのＭｇＯバッファ層２２を成長させる。一例として、成長温度を６５０℃、ＭｇフラックスＦ_Ｍｇを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ＭｇＯバッファ層２２は、その上のＺｎＯ系半導体がＺｎ面を表面として成長するように制御する極性制御層として機能する。

ＭｇＯバッファ層２２上に、たとえば成長温度３００℃、ＺｎフラックスＦ_Ｚｎを０．１５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとして、Ｚｎ及びＯを同時に供給し、厚さ３０ｎｍのＺｎＯバッファ層２３を成長させる。ＺｎＯバッファ層２３はＺｎ面で成長する。ＺｎＯバッファ層２３の結晶性及び表面平坦性の改善のため、９００℃で３０分間のアニールを行う。

ＺｎＯバッファ層２３上にＺｎ、Ｏ及びＧａを同時に供給し、たとえば厚さ１．５μｍのｎ型ＺｎＯ層２４を成長させる。一例として成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．０５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍ、Ｇａのセル温度を４８０℃とする。

ｎ型ＺｎＯ層２４上に、Ｚｎ、Ｍｇ及びＯを同時に供給し、たとえば厚さ３０ｎｍのｎ型ＭｇＺｎＯ層２５を成長させる。成長温度を９００℃、ＺｎフラックスＦ_Ｚｎを０．１ｎｍ／ｓ、ＭｇフラックスＦ_Ｍｇを０．０２５ｎｍ／ｓ、Ｏラジカルビーム照射条件をＲＦパワー３００Ｗ、Ｏ_２流量２．０ｓｃｃｍとすることができる。ｎ型ＭｇＺｎＯ層２５のＭｇ組成は、たとえば０．３である。

ｎ型ＭｇＺｎＯ層２５上に、たとえば厚さ１０ｎｍのＺｎＯ活性層２６を成長させる。成長条件は、第２実施例における活性層１５の場合と等しくすることができる。単層のＺｎＯ層のかわりに、量子井戸構造を採用してもよい。

活性層２６上にＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７を形成する。形成方法は、たとえば第２実施例におけるＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６のそれと等しい。

第３実施例のｃ面サファイア基板２１は絶縁性基板であるため、基板２１裏面側にｎ側電極を取ることができない。そこでＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７の上面から、ｎ型ＺｎＯ層２４が露出するまでエッチングを行い、露出したｎ型ＺｎＯ層２４上にｎ側電極２８ｎを形成する。また、Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７上にｐ側電極２８ｐを形成し、ｐ側電極２８ｐ上にボンディング電極２９を形成する。

ｎ側電極２８ｎは、厚さ１０ｎｍのＴｉ層上に厚さ５００ｎｍのＡｕ層を積層して形成し、ｐ側電極２８ｐは、厚さ０．５ｎｍのＮｉ層上に厚さ１０ｎｍのＡｕ層を積層して形成することができる。ｎ側電極２８ｎ及びｐ側電極２８ｐはオーミック電極である。ボンディング電極２９は、厚さ５００ｎｍのＡｕ層で形成する。このようにして、第３実施例による方法でＺｎＯ系半導体発光素子が作製される。

図１３に示すＺｎＯ系半導体発光素子も、第１及び第２実施例と同様に、ｎ型ＺｎＯ系半導体層（たとえばｎ型ＺｎＯ層２４）、ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層（活性層２６）、ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層（Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７）、ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極（ｎ側電極２８ｎ）、及び、ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極（ｐ側電極２８ｐ）を含む。Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層２７は、第２実施例のＣｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層１６と同様の性質を有するｐ型ＺｎＯ系半導体単結晶層である。本図に示すＺｎＯ系半導体発光素子も、ｐ型ＺｎＯ系半導体層表面の突起物が除去され、リーク電流が抑止された半導体発光素子である。

以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。

たとえば実験及び実施例においては、ＭＢＥ装置の酸素源としてＯラジカルを用いたが、オゾンやＨ_２Ｏ、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。

また、実験及び実施例では、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層が交互に積層された構造にアニールを行い、ｐ型導電性を示すＣｕ、Ｇａ共ドープＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成（ｐ型化）した。Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）を含む交互積層構造がアニールされることで、ＣｕがＶＩＢ族元素であるＯと１価（Ｃｕ^＋）の状態で結合しやすくなり、アクセプタとして機能する１価のＣｕ^＋が２価のＣｕ^２＋より生じやすくなる結果、交互積層構造がｐ型化すると考えられる。したがってＧａに限らず、Ｇａと同じくＩＩＩＢ族元素であるＢ、Ａｌ及びＩｎを使用することができる。使用されるＩＩＩＢ族元素は、Ｂ、Ｇａ、Ａｌ及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素であればよい。

更に、本願発明者らは、Ｇａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層とＣｕ層が交互に積層された構造だけでなく、Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）を含む種々のｎ型ＺｎＯ系半導体単結晶構造を形成し、これにアニールを施すことによって、Ｃｕ（ＩＢ族元素）とＧａ（ＩＩＩＢ族元素）が共ドープされたｐ型ＺｎＯ系半導体層を形成する方法、及び、該ｐ型ＺｎＯ系半導体層を用いてＺｎＯ系半導体素子を製造する方法に関し、複数の提案を行っている。これらの提案においてアニール対象とされるｎ型ＺｎＯ系半導体単結晶構造も、アニール後にエッチングを行うことで、基準面からの高さが１０ｎｍ以下の表面を有し、ＣＶ特性を正確に測定することが可能なｐ型ＺｎＯ系半導体単結晶層とすることができる。

図１４Ａ〜図１４Ｄは、アニール後にエッチングを行うことで、基準面からの高さが１０ｎｍ以下の表面を有し、ＣＶ特性を正確に測定することが可能なｐ型ＺｎＯ系半導体層を形成することのできるｎ型ＺｎＯ系半導体単結晶構造の例を示す概略的な断面図である。

図１４Ａは、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６１ａとＧａ層６１ｂが交互に積層された交互積層構造６１Ａを示す（たとえば特願２０１３−０３６８２４号参照）。

交互積層構造６１Ａは、たとえば（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕを供給して、ＣｕがドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程を交互に繰り返して形成することが可能である。

図１４Ｂは、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６２ａ、Ｃｕ層６２ｂ、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６２ａ、Ｇａ層６２ｃがこの順に交互に積層された交互積層構造６２Ａを示す（たとえば特願２０１３−０８５３８０号参照）。

交互積層構造６２Ａは、たとえば第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕ層を形成する工程と、Ｃｕ層上に、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程を繰り返して形成することが可能である。

図１４Ｃは、ｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６３ａとＣｕ、Ｇａ層６３ｂが交互に積層された交互積層構造６３Ａを示す（たとえば特願２０１３−０８５３８１号参照）。

交互積層構造６３Ａは、たとえばＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程を交互に繰り返して形成することが可能である。

図１４Ｄは、Ｃｕドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６４ａとＧａドープｎ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層６４ｂが交互に積層された交互積層構造６４Ａを示す（たとえば特願２０１３−１３８５５０号参照）。

交互積層構造６４Ａは、たとえばＣｕがドープされた第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程を交互に繰り返して形成することが可能である。

これらの構造に対してもアニール後にエッチングを行うことにより、基準面からの高さが１０ｎｍ以下の表面を有するＣｕ（ＩＢ族元素）、Ｇａ（ＩＩＩＢ族元素）共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成することができる。このＣｕ、Ｇａ共ドープｐ型Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層のＣＶ特性は正確に測定可能である。

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

実施例による製造方法で製造されるｐ型ＺｎＯ系半導体層は、たとえば短波長（紫外〜青色波長領域）の光を発光する発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）に利用でき、また、これらの応用製品（各種インジケータ、ＬＥＤディスプレイ、ＣＶ／ＤＶＤ用光源等）に利用可能である。更に、白色ＬＥＤやその応用製品（照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等）に利用できる。また、紫外センサに利用可能である。

１ ＺｎＯ基板
２ ＺｎＯバッファ層
３ ｎ型ＺｎＯ層
４ アンドープＺｎＯ活性層
５ Ｃｕ、Ｇａ共ドープｐ型ＺｎＯ層
５Ａ 交互積層構造
５ａ ＧａドープＺｎＯ単結晶層
５ｂ Ｃｕ層
６ｎ ｎ側電極
６ｐ ｐ側電極
７ ボンディング電極
１１ ＺｎＯ基板
１２ ＺｎＯバッファ層
１３ ｎ型ＺｎＯ層
１４ ｎ型ＭｇＺｎＯ層
１５ 活性層
１５ｂ ＭｇＺｎＯ障壁層
１５ｗ ＺｎＯ井戸層
１６ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
１６Ａ 交互積層構造
１６ａ ＧａドープＭｇＺｎＯ単結晶層
１６ｂ Ｃｕ層
１７ｎ ｎ側電極
１７ｐ ｐ側電極
１８ ボンディング電極
２１ ｃ面サファイア基板
２２ ＭｇＯバッファ層
２３ ＺｎＯバッファ層
２４ ｎ型ＺｎＯ層
２５ ｎ型ＭｇＺｎＯ層
２６ 活性層
２７ Ｃｕ、Ｇａ共ドープｐ型ＭｇＺｎＯ層
２８ｎ ｎ側電極
２８ｐ ｐ側電極
２９ ボンディング電極
５１ ＺｎＯ基板
５２ ＺｎＯバッファ層
５３ アンドープＺｎＯ層
５４ 交互積層構造
５４ａ ＧａドープＺｎＯ単結晶層
５４ｂ Ｃｕ層
６１ａ ＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６１ｂ Ｇａ層
６２ａ Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層
６２ｂ Ｃｕ層
６２ｃ Ｇａ層
６３ａ Ｍｇ_ｘＺｎ_１−ｘＯ単結晶層
６３ｂ Ｃｕ、Ｇａ層
６４ａ ＣｕドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６４ｂ ＧａドープＭｇ_ｘＺｎ_１−ｘＯ単結晶層
６１Ａ〜６４Ａ 交互積層構造
７１ 真空チャンバ
７２ Ｚｎソースガン
７３ Ｏソースガン
７４ Ｍｇソースガン
７５ Ｃｕソースガン
７６ Ｇａソースガン
７７ ステージ
７８ 基板
７９ 膜厚計
８０ ＲＨＥＥＤ用ガン
８１ スクリーン

Claims (16)

1. （ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造をアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型ＺｎＯ系半導体層を形成する工程と、
   （ｃ）前記ｐ型ＺｎＯ系半導体層表面の突起物を除去する工程と
   を有するｐ型ＺｎＯ系半導体層の製造方法。
2. 前記工程（ｃ）において、少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル、及び、水を含むエッチング液を使用したエッチングにより、前記ｐ型ＺｎＯ系半導体層にダメージを与えず、突起物を除去する請求項１に記載のｐ型ＺｎＯ系半導体層の製造方法。
3. 前記工程（ａ）が、
   （ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ２）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する工程と、
   （ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１または２に記載のｐ型ＺｎＯ系半導体層の製造方法。
4. 前記工程（ａ）が、
   （ａ４）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕを供給して、ＣｕがドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ５）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程と、
   （ａ６）前記工程（ａ４）と前記工程（ａ５）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１または２に記載のｐ型ＺｎＯ系半導体層の製造方法。
5. 前記工程（ａ）が、
   （ａ７）第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ８）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕ層を形成する工程と、
   （ａ９）前記Ｃｕ層上に、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１０）前記第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程と、
   （ａ１１）前記工程（ａ７）〜（ａ１０）を繰り返して積層構造を形成する工程と
   を含む請求項１または２に記載のｐ型ＺｎＯ系半導体層の製造方法。
6. 前記工程（ａ）が、
   （ａ１２）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１３）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程と、
   （ａ１４）前記工程（ａ１２）と前記工程（ａ１３）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１または２に記載のｐ型ＺｎＯ系半導体層の製造方法。
7. 前記工程（ａ）が、
   （ａ１５）Ｃｕがドープされた第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１６）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
   （ａ１７）前記工程（ａ１５）と前記工程（ａ１６）を交互に繰り返して積層構造を形成する工程と
   を含む請求項１または２に記載のｐ型ＺｎＯ系半導体層の製造方法。
8. 基板上方に、ｎ型ＺｎＯ系半導体層を形成する工程と、
   前記ｎ型ＺｎＯ系半導体層上方に、ｐ型ＺｎＯ系半導体層を形成する工程と、
   前記ｎ型ＺｎＯ系半導体層に電気的に接続するｎ側電極、及び、前記ｐ型ＺｎＯ系半導体層に電気的に接続するｐ側電極を形成する工程と
   を有し、
   前記ｐ型ＺｎＯ系半導体層を形成する工程は、
   （ａ）Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを含むｎ型ＺｎＯ系半導体単結晶構造を形成する工程と、
   （ｂ）前記ｎ型ＺｎＯ系半導体単結晶構造をアニールして、Ｃｕと前記ＩＩＩＢ族元素が共ドープされたｐ型層を形成する工程と、
   （ｃ）前記ｐ型層表面の突起物を除去する工程と
   を備えるＺｎＯ系半導体素子の製造方法。
9. 前記工程（ｃ）において、少なくとも有機酸系化合物、ポリオキシエチレンノニルフェニルエーテル、及び、水を含むエッチング液を使用したエッチングにより、前記ｐ型層にダメージを与えず、突起物を除去する請求項８に記載のＺｎＯ系半導体素子の製造方法。
10. 前記工程（ａ）が、
    （ａ１）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給して、前記ＩＩＩＢ族元素がドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ２）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上にＣｕを供給する工程と、
    （ａ３）前記工程（ａ１）と前記工程（ａ２）を交互に繰り返して積層構造を形成する工程と
    を含む請求項８または９に記載のＺｎＯ系半導体素子の製造方法。
11. 前記工程（ａ）が、
    （ａ４）（ｉ）Ｚｎ、（ｉｉ）Ｏ、（ｉｉｉ）必要に応じてＭｇ、（ｉｖ）Ｃｕを供給して、ＣｕがドープされたＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ５）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を供給する工程と、
    （ａ６）前記工程（ａ４）と前記工程（ａ５）を交互に繰り返して積層構造を形成する工程と
    を含む請求項８または９に記載のＺｎＯ系半導体素子の製造方法。
12. 前記工程（ａ）が、
    （ａ７）第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ８）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕ層を形成する工程と、
    （ａ９）前記Ｃｕ層上に、第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１０）前記第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素を含むＩＩＩＢ族元素層を形成する工程と、
    （ａ１１）前記工程（ａ７）〜（ａ１０）を繰り返して積層構造を形成する工程と
    を含む請求項８または９に記載のＺｎＯ系半導体素子の製造方法。
13. 前記工程（ａ）が、
    （ａ１２）Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１３）前記Ｍｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｃｕと、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とを供給する工程と、
    （ａ１４）前記工程（ａ１２）と前記工程（ａ１３）を交互に繰り返して積層構造を形成する工程と
    を含む請求項８または９に記載のＺｎＯ系半導体素子の製造方法。
14. 前記工程（ａ）が、
    （ａ１５）Ｃｕがドープされた第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１６）前記第１のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層上に、Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素がドープされた第２のＭｇ_ｘＺｎ_１−ｘＯ（０≦ｘ≦０．６）単結晶層を形成する工程と、
    （ａ１７）前記工程（ａ１５）と前記工程（ａ１６）を交互に繰り返して積層構造を形成する工程と
    を含む請求項８または９に記載のＺｎＯ系半導体素子の製造方法。
15. （ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされたｐ型ＺｎＯ系半導体層であって、
    基準面からの高さが１０ｎｍ以下の表面を有するｐ型ＺｎＯ系半導体層。
16. ｎ型ＺｎＯ系半導体層と、
    前記ｎ型ＺｎＯ系半導体層上方に形成されたＺｎＯ系半導体活性層と、
    前記ＺｎＯ系半導体活性層上方に形成されたｐ型ＺｎＯ系半導体層と、
    前記ｎ型ＺｎＯ系半導体層に電気的に接続されたｎ側電極と、
    前記ｐ型ＺｎＯ系半導体層に電気的に接続されたｐ側電極と
    を有し、
    前記ｐ型ＺｎＯ系半導体層は単結晶層であって、
    （ｉ）Ｃｕと、（ｉｉ）Ｂ、Ｇａ、Ａｌ、及びＩｎからなる群より選択される一以上のＩＩＩＢ族元素とが共ドープされ、基準面からの高さが１０ｎｍ以下の表面を有する
    ＺｎＯ系半導体素子。