JP2015103607A - 半導体装置の製造方法および半導体基板 - Google Patents
半導体装置の製造方法および半導体基板 Download PDFInfo
- Publication number
- JP2015103607A JP2015103607A JP2013241948A JP2013241948A JP2015103607A JP 2015103607 A JP2015103607 A JP 2015103607A JP 2013241948 A JP2013241948 A JP 2013241948A JP 2013241948 A JP2013241948 A JP 2013241948A JP 2015103607 A JP2015103607 A JP 2015103607A
- Authority
- JP
- Japan
- Prior art keywords
- region
- interlayer insulating
- insulating film
- openings
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 無効領域における金属残渣を低減することで、無効領域においても有効領域と同様に配線層中の層間絶縁膜に開口を形成可能とし、有効領域と無効領域における膜厚分布を改善することを目的とする。
【解決手段】 複数の第1開口の内部およびそれ以外の領域に金属が堆積した第1層間絶縁膜に対して、複数の第1開口が形成された領域以外の領域に形成された金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、半導体基板の有効領域と無効領域とにおいて、第1層間絶縁膜の一部であって配線層中の複数の配線の間に位置する層間絶縁膜に複数の第2開口を形成する工程と、複数の第2開口に所定の材料を複数の第2開口の内部およびそれ以外の領域に堆積させる工程と、所定の材料に対してCMPを施す工程と、を備え、金属を除去する工程において、無効領域における研磨レートが、有効領域における研磨レートよりも大きいことを特徴とする。
【選択図】 図3
【解決手段】 複数の第1開口の内部およびそれ以外の領域に金属が堆積した第1層間絶縁膜に対して、複数の第1開口が形成された領域以外の領域に形成された金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、半導体基板の有効領域と無効領域とにおいて、第1層間絶縁膜の一部であって配線層中の複数の配線の間に位置する層間絶縁膜に複数の第2開口を形成する工程と、複数の第2開口に所定の材料を複数の第2開口の内部およびそれ以外の領域に堆積させる工程と、所定の材料に対してCMPを施す工程と、を備え、金属を除去する工程において、無効領域における研磨レートが、有効領域における研磨レートよりも大きいことを特徴とする。
【選択図】 図3
Description
本発明は、半導体装置の製造方法および半導体基板に関する。
通常の半導体装置の製造においては、1枚の半導体基板(以下、単に基板ともいう)より複数の半導体装置(チップ)が製造される。また、近年の基板サイズの大口径化に伴い、所定のパターンを基板に形成する際に、1枚の基板上の各点に対して順次に同一のパターンを露光していくことで、基板の全面に対して露光を行う手法が一般的に用いられている。チップは所定の大きさを有しており、1枚の基板より最も多数のチップを取得可能なように、最適化した露光ショットのレイアウトが設定される。なお、ここで露光ショットとは、光源から発せられた光がレチクルを通過した後の、基板上の特定の領域に照射される光のことを指している。一般に基板は円形を有しており、チップは矩形を有するため、基板の全面からチップが取得可能なように露光ショットのレイアウトを設定することは困難である。仮に基板の全面に露光を行った場合、基板外縁付近に位置するパターンの一部は基板外縁によって途切れてしまう。このような基板外縁によりパターンが途切れてしまう領域は、チップとしては使われない無効領域となる。なお、無効領域に対して基板中心側に位置し、パターンが基板外縁で途切れずにチップの製造に利用できる領域は有効領域と言われる。
ところで、半導体装置の製造において、基板上に形成された層間絶縁膜に開口を形成し、その開口に所定の材料を充填させ、化学的機械的研磨(以下CMPという)により研磨して平坦化する手法が広く用いられている。例えば、特許文献1においては、同一配線層中の複数の配線の間に存在する層間絶縁膜を貫通して開口を形成し、その開口に透明材料を充填させることで光導波路を形成している。
ここで、開口に材料を充填させる際に基板面内でパターンの粗密があると、パターンの粗密に応じて各点における充填材料の膜厚が異なってしまう。このようなパターンの粗密差に応じた膜厚差は、その後に基板に対して施されるCMPを経ても十分に低減されない場合がある。この問題を解決するために、有効領域のみならず無効領域にも露光を施し、開口を形成して材料を充填させることが望ましい。
しかし、特許文献1のように、同一配線層中の複数の配線の間に存在する層間絶縁膜を除去して開口を形成する場合、除去される層間絶縁膜中に金属が存在すると、その金属がエッチング停止材として機能し、開口を形成することが困難となる。
このような問題は、層間絶縁膜中に開口を形成し、金属を充填した後にCMPで平坦化することで配線層を形成する、いわゆるダマシンプロセスを用いた製造方法において顕著となる。これは、基板の外周においては、各点におけるCMPの研磨レートのばらつきが、基板の内周における各点の研磨レートのばらつきに比べて大きいことに起因する。このため、基板外周において研磨レートが低い領域では層間絶縁膜中に金属残渣が発生し易い。基板の最外周に位置する無効領域においては特に金属残渣が生じやすい。この結果、その後の光導波路用の開口を形成するステップにおいて、無効領域において有効領域と同様の開口が形成されず、開口に材料を充填した際に有効領域と無効領域における膜厚差が十分に低減されない場合がある。膜厚差が大きいと、その後のCMPによっても有効領域と無効領域における膜厚差が十分に低減されず、有効領域と無効領域の膜厚差に起因して基板中心と外周における半導体装置の特性のばらつきの原因となりうる。
本発明は、無効領域における金属残渣を低減することで、無効領域においても有効領域と同様に配線層中の層間絶縁膜に開口を形成可能とし、有効領域と無効領域における膜厚分布を改善することを目的とする。
上記課題を解決するための本発明の第1の側面は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線層と、を備える半導体装置の製造方法であって、複数の第1開口が形成され、前記複数の第1開口の内部および前記複数の第1開口が形成された領域以外の領域に金属が堆積した第1層間絶縁膜に対して、前記複数の第1開口が形成された領域以外の領域に形成された前記金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、前記半導体基板の有効領域と無効領域とにおいて、前記第1層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する層間絶縁膜に複数の第2開口を形成する工程と、前記複数の第2開口に所定の材料を前記複数の第2開口の内部および前記複数の第2開口が形成された領域以外の領域に堆積させる工程と、前記所定の材料に対してCMPを施す工程と、を備え、前記金属を除去する工程において、前記無効領域における研磨レートが、前記有効領域における研磨レートよりも大きいことを特徴とする。
上記課題を解決するための本発明の第2の側面は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線層と、を備える半導体装置の製造方法であって、複数の第1開口が形成され、前記複数の第1開口の内部および前記複数の第1開口が形成された領域以外の領域に金属が堆積した層間絶縁膜に対して、前記複数の第1開口が形成された領域以外の領域に形成された前記金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、前記半導体基板上の有効領域と無効領域とにおいて、前記第1層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する層間絶縁膜をエッチングして複数の第2開口を形成する工程と、前記複数の第2開口に所定の材料を前記複数の第2開口の内部および前記複数の第2開口が形成された領域以外の領域に堆積させる工程と、前記所定の材料に対してCMPを施す工程と、を備え、前記金属を除去する工程において、前記無効領域における前記配線層中の前記配線の膜厚が、前記有効領域における前記配線層中の前記配線の膜厚よりも小さくなるように研磨を行うことを特徴とする。
上記課題を解決するための本発明の第3の側面は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線層と、を備える半導体装置の製造方法であって、複数の第1開口が形成され、前記複数の第1開口の内部および前記複数の第1開口が形成された領域以外の領域に金属が堆積した層間絶縁膜に対して、前記複数の第1開口が形成された領域以外の領域に形成された前記金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、前記半導体基板上の有効領域と無効領域とにおいて、前記第1層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する層間絶縁膜をエッチングして複数の第2開口を形成する工程と、前記複数の第2開口に所定の材料を前記複数の第2開口の内部および前記複数の第2開口が形成された領域以外の領域に堆積させる工程と、前記所定の材料に対してCMPを施す工程と、を備え、前記金属を除去する工程において、前記無効領域における前記配線層中の前記配線の上面の高さが、前記有効領域における前記配線層中の前記配線の上面の高さよりも低くなるように研磨を行うことを特徴とする。
上記課題を解決するための本発明の第4の側面は、半導体基板であって、前記半導体基板の有効領域と無効領域とに配された複数の光電変換部と、前記半導体基板上に配された層間絶縁膜と、前記層間絶縁膜中に配された複数の配線を含む配線層と、前記有効領域および前記無効領域において、前記光電変換部上に配され、前記層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する領域を貫通する光導波路と、を備え、前記無効領域における前記配線層中の前記配線の上面の高さが、前記有効領域における前記配線層中の前記配線の上面の高さよりも低いことを特徴とする。
上記課題を解決するための本発明の第4の側面は、半導体基板であって、前記半導体基板の有効領域と無効領域とに配された複数の光電変換部と、前記半導体基板上に配された層間絶縁膜と、前記層間絶縁膜中に配された複数の配線を含む配線層と、前記有効領域および前記無効領域において、前記光電変換部上に配され、前記層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する領域を貫通する光導波路と、を備え、前記無効領域における前記配線層中の前記配線の膜厚が、前記有効領域における前記配線層中の前記配線の膜厚よりも低いことを特徴とする。
本発明によれば、半導体装置の製造方法において、無効領域における金属残渣を低減し、無効領域においても有効領域と同様に配線層中の層間絶縁膜に開口を形成可能であり、有効領域と無効領域における膜厚分布を改善することができる。
あるいは、本発明によれば、基板面内における光学特性のばらつきが小さい光導波路が形成された半導体基板が提供される。
以下、本発明に係る半導体装置の製造方法および半導体基板の実施形態について図面を参照して説明する。なお、本明細書で特に図示または記載されない部分に関しては、当該技術分野の周知または公知技術を適用する。以下に説明する実施形態は、本発明の一つの実施形態であって、これらに限定されるものではない。
図1を用いて、本発明に係る半導体装置の一例として光電変換装置を説明する。本実施形態では、層間絶縁膜の一部であって、同一配線層中の複数の配線の間に位置する領域を貫通する開口を無効領域にも形成し、その開口を用いて光導波路を形成する場合について説明する。
半導体基板(以下、単に基板ともいう)101には光電変換部(以下PD部ともいう)103が配され、その上にエッチングストップ膜104と層間絶縁膜105が配されている。層間絶縁膜105中には複数のバリア膜106および複数の配線107が配される。配線107と基板101とは、コンタクトプラグ102によって電気的に接続されている。バリア膜106および配線107によって第1の配線層CU1が構成されている。配線107の材料にはアルミニウムやタングステンなど種々の金属を用いることができるが、特に銅が好適である。コンタクトプラグ102は導電性の材料から構成され、好ましくは、基板101および層間絶縁膜105に接する面にTiが配され、その内側にWが充填される。バリア膜106は導電性の材料から構成され、例えばタンタルや、窒化タンタルが好適に用いられる。配線107上には拡散防止膜109が配されている。拡散防止膜109の材料としては炭化シリコンや窒化シリコンなどの絶縁性の材料が用いられる。バリア膜106および拡散防止膜109は必須の構成では無いが、配線107中の金属原子が層間絶縁膜中に拡散することを防ぐ役割を有する。配線107は、その下部に形成されるコンタクトプラグ102を通じて、基板101に配された半導体領域や、基板101上に配された電極などと導通される。拡散防止膜109上には層間絶縁膜111が配され、層間絶縁膜111中には複数のバリア膜112および複数の配線113が配される。バリア膜112および配線113によって第2の配線層CU2が構成されている。バリア膜112の材料としては、バリア膜106と同様の材料が用いられ、配線113の材料としては配線107と同様の材料が用いられる。配線113上には拡散防止膜115および層間絶縁膜117が配される。拡散防止膜115には、拡散防止膜109と同様の材料が用いられる。配線113は、その下部に形成されるビアプラグを通じて第1の配線層CU1中の配線107と導通される。配線113や配線107などの配線は、PD部103への光の入射を妨げないように、PD部103の受光面に垂直な方向から見た場合にPD部103の外側に位置するように配される。PD部103の上方には光導波路119が形成されている。光導波路119は、層間絶縁膜105の一部であって第1の配線層CU1における配線107の間に位置する層間絶縁膜と、層間絶縁膜111の一部であって、第2の配線層CU2における配線113の間に位置する層間絶縁膜とを貫通して形成されている。光導波路119は、PD部103の上方に入射した光を、PD部103に向けて集束させ、PD部103の感度を向上させる役割を有する。光導波路119を構成する材料としては透明なものが用いられ、窒化シリコンが好適に用いられる。本実施形態では、光導波路119の一部は、層間絶縁膜117上に位置し、基板面内方向に延在しているが、層間絶縁膜117上に位置する部分を除去し、PD部103上に位置する部分のみを配してもよい。光導波路119上にはパッシベーション膜121が配される。パッシベーション膜121はシリコン酸窒化膜とシリコン窒化膜の積層構造から構成されている。パッシベーション膜121上には、平坦化膜123、カラーフィルター膜125および平坦化膜127が配され、その上にマイクロレンズ129が配される。
次に、図2および図3を用いて、露光レイアウトにより決定される有効領域および無効領域について説明する。図2は、1枚の基板101の各点に対して、所定のパターンを形成するための露光ショットを行う際の、露光ショットのレイアウトの一例を示したものである。なお、図2に示す露光ショットが行われる領域は、光源から発せられた光が、所定のパターンが形成されたレチクルを通して基板に照射される領域を示している。図2では、1回の露光ショットにより基板に向けて光が照射される領域を露光ショット領域Sとして示し、露光ショット領域Sと基板との関係を示している。図2に示されるように、用いられる基板の形状および所望のパターンのサイズなどの関係により、一部の露光ショット領域Sは、その一部が基板101の外部に位置する。図3(a)は、図2にて示した、基板と、該基板に対して露光ショット領域Sとの関係を拡大して示したものである。図3(a)において、複数の露光ショット領域Sのうち、基板101の斜線で示される領域は有効領域である。一方で、基板101の領域のうち、露光ショット領域Sの一部が基板101の外部に位置し、他の一部が基板101上に位置する領域は、最終的に製造されるチップとはならない無効領域となる。通常の半導体装置の製造工程においては、図2および3に示されるように、無効領域は基板の外周領域に位置する。
なお、図3(a)に示す図では、1回の露光ショットによって1つのチップに対応する所定のパターンが基板101に照射される場合を想定している。これに対して、半導体装置の製造工程においては、1回の露光ショットにおいて、複数のパターンが同時に基板101に照射される場合もある。この場合、1回の露光ショットに含まれる各パターンについて有効領域・無効領域が判断される。この点について、図3(b)を用いて説明する。
図3(b)では、破線で表された矩形の領域が、1つのチップに対応するパターンPが形成された領域を示している。そして、基板101に対して1回の露光ショットで照射が行われる領域を、実線で表された矩形の領域で示している。図3(b)に示されるように、1回の露光ショットで2つのチップに対応するパターンPが形成されている。ここで、基板101に対して複数回行われる露光ショットのうちの1つ、露光ショットS1を用いて説明すると、露光ショットS1には同一の2つのパターンP1とP2が含まれている。パターンP1は、その全てが基板101の外部に位置し、パターンP2は、その一部が基板101の外部に位置するため、露光ショットS1が行われた基板101上の領域は無効領域となる。一方で、露光ショットS2に含まれる同一の2つのパターンP3とP4に関しては、パターンP3はその一部が基板101の外部に位置するが、パターンP4は全てが基板101の面内に位置する。従って、露光ショットS2において、パターンP3に対応する露光ショットが照射された領域は無効領域となるが、パターンP4に対応する露光ショットが照射された領域は有効領域となる。
本実施形態においては、半導体基板に対して所定のパターンを形成するための露光ショットを複数回行った場合に、露光ショット領域に含まれる所定のパターンの一部が基板の外部に位置するか否かで有効領域と無効領域とを判別している。これに対して、基板のベベル部分を考慮し、露光ショット中に含まれる1つの所定のパターンの一部が基板のベベルに位置する場合には、そのパターンが照射される基板101上の領域を無効領域としても良い。
また、以下において、最終的な製品としての利用の有無の観点から、有効領域および無効領域について説明する。有効領域から製造されるチップは、パッケージに実装されて、製品として出荷される。これに対して無効領域から製造されるチップは半導体装置を構成することはなく、通常は廃棄される。有効領域から製造されるチップも、製造工程途中における検査工程において、良品と不良品に区別され、不良品は廃棄されるが、無効領域から製造されるチップはそもそも製品となることを前提としていない点で有効領域と異なる。
従って、基板上の有効領域および無効領域を決定する方法の1つとして、製造工程の観点からは、半導体基板に対して所定のパターンを形成するための露光ショットを複数回行った場合に、基板と、基板の露光ショットが照射された領域とによって決定される。また、半導体装置(チップ)の観点からは、1枚の基板において最終的に半導体装置として製品に利用する前提が無い領域が無効領域であり、それ以外の領域が有効領域となる。
次に本発明に係る光電変換装置の製造方法について説明する。
まず、所定の導電型の不純物を基板に注入することで、基板中にPD部103を形成する(図4(a))。
次に、基板101上にエッチングストップ膜104と、シリコン酸化膜からなる層間絶縁膜1051を形成する(図4(b))。エッチングストップ膜104は、後述する光導波路の形成において、層間絶縁膜をエッチングする際のエッチングストッパとしての機能を有する。従って、層間絶縁膜を構成する材料に対してエッチングの選択性が得られる材料から構成されることが望ましい。本実施形態ではエッチングストップ膜104の材料に窒化シリコンを用いる。
その後、リソグラフィー法を用いて層間絶縁膜1051の一部を除去し、コンタクトプラグを形成するための開口OP1を形成する(図4(c))。
続いて、開口OP1の内部および層間絶縁膜1051上にTiを成膜し、続いてWを成膜することで開口OP1内に金属を充填させる。その後、開口OP1以外の領域に形成されたTiおよびWを除去し、その上に層間絶縁膜1052を形成する。そして、リソグラフィー法を用いて層間絶縁膜1052の一部を除去し、配線を形成するための開口OP2を形成する。(図4(d))。
その後、開口OP2の内壁および層間絶縁膜1052上にバリア膜106を堆積させる。そして、バリア膜106上に銅を成膜し、開口OP2の内部に銅を充填させる。開口OP2が形成された領域以外の領域に形成された余剰な銅を除去することで、配線107が形成される。(図4(e))。銅の成膜方法については、スパッタリングやCVDなどの種々の方法を用いることができるが、電解めっき法が好適である。層間絶縁膜1052上の金属はCMPによって除去される。なお、以降の工程においては、層間絶縁膜1051と1052をまとめて105と表記する。
本発明においては、この配線107を形成するCMP工程において、基板101の中心側に位置する有効領域と、基板101の外周に位置する無効領域とで研磨レートを異ならせている。具体的には、無効領域におけるCMPの研磨レートを、有効領域におけるCMPの研磨レートよりも高くなるようにCMPを行う。基板の外周においては、各点におけるCMPの研磨レートのばらつきが、基板の内周における各点の研磨レートのばらつきに比べて大きい。このため、基板外周において研磨レートが低い領域では層間絶縁膜中に金属残渣が発生し易い。これに対して、本発明のように無効領域における平均的な研磨レートを高くすることで、無効領域のうち研磨レートの小さな点についても、余剰な金属材料を十分に除去することが可能となる。即ち、基板外周に位置する無効領域において研磨レートが低い点が存在する場合が在るが、外周における平均的な研磨レートを上げることで、研磨レートの低い点においても、余剰な金属材料を除去するのに十分な研磨レートを与えることが可能となる。これにより、後述する光導波路のための開口を形成する際に、無効領域にも有効領域と同様に開口の形成を行うことが可能となる。この結果、図4(e)に示すように、第1の配線層CU1について、無効領域における配線107NVの膜厚t2は、有効領域における配線107Vの膜厚t1よりも小さくなりうる。あるいは、他の形態としては、無効領域における配線107NVの上面の高さが、有効領域における配線107Vの上面の高さよりも低くなりうる。例えば、開口OP2の形成時に、無効領域における配線のための開口が、有効領域における配線のための開口よりも深く形成された場合、無効領域における配線107NVの膜厚t2は、有効領域における配線107Vの膜厚t1よりも大きくなる。しかしながら、この場合、無効領域における配線107NVの上面の高さは、有効領域における配線107Vの上面の高さよりも低くなる。さらに他の形態として、無効領域における研磨レートを有効領域に対して高くした結果、配線107NVの上面の高さが、配線107Vの上面の高さよりも高いが、配線107NVの膜厚t2が、配線107Vの膜厚t1よりも小さくなってもよい。有効領域と無効領域における配線の膜厚や高さの比較としては、例えば、有効領域であって基板101の中心に位置する配線の膜厚と、基板の最外周に位置する無効領域の配線の膜厚とを比較することができる。
なお、本発明において、研磨レートとは、単位面積における単位時間あたりに削られる膜厚のことを指している。本発明では、単位面積における単位時間あたりの平均的な研磨量(研磨膜厚)を、有効領域よりも無効領域の方が大きくなるように研磨を行っている。
次に、開口OP2以外の、層間絶縁膜105上に配されたバリア膜106を除去する(図4(f))。
続いて層間絶縁膜105および配線107上に拡散防止膜109および層間絶縁膜111を形成する(図4(g))。
層間絶縁膜111に、リソグラフィー法を用いて層間絶縁膜111の一部および拡散防止膜109の一部を除去し、配線およびビアプラグを形成するための開口OP3を形成する(図4(h))。開口OP3は公知のデュアルダマシンプロセスを用いて形成される。
そして、開口OP3の内壁および層間絶縁膜111上にバリア膜112を堆積させる。そして、バリア膜112上に銅を成膜し、開口OP3の内部に銅を充填させる。開口OP3が形成された領域以外の領域に形成された余剰な銅を除去することで、配線113が形成される(図5(a))。配線113の形成におけるCMPにおいても、無効領域における研磨レートを、有効領域における研磨レートよりも高くする。これにより、無効領域における研磨レートの低い点においても、余剰な銅を除去するのに十分な研磨レートを与えることが可能となる。また、この結果、無効領域における配線113NVの高さt4は、有効領域における配線113Vの高さt3よりも低くなりうる。あるいは、他の形態としては、無効領域における配線113NVの上面の高さが、有効領域における配線113Vの上面の高さよりも低くなりうる。さらに他の形態として、無効領域における研磨レートを有効領域に対して高くした結果、配線113NVの上面の高さが、配線113Vの上面の高さよりも高いが、配線113NVの膜厚t2が、配線113Vの膜厚t1よりも小さくなってもよい。有効領域と無効領域における配線の膜厚や高さの比較としては、例えば、有効領域であって基板101の中心に位置する配線の膜厚と、基板の最外周に位置する無効領域の配線の膜厚とを比較することができる。
次に、開口OP3以外の、層間絶縁膜111上に配されたバリア膜112を除去し、層間絶縁膜111および配線113上に拡散防止膜115および層間絶縁膜117を形成する(図5(b))。
そして、層間絶縁膜105、111、117、拡散防止膜109および115に対して、リソグラフィー法を用いて開口OP4を形成する(図5(c))。開口OP4は、PD部103の上方であって、各配線層中の配線が形成されていない領域を貫通して形成される。具体的には、第1の配線層CU1において配線107が形成されていない領域、および第2の配線層CU2において配線113が形成されていない領域の層間絶縁膜を除去して形成される。このとき、エッチングの進行はエッチングストップ膜104によって妨げられるため、PD部103へのダメージが低減される。本発明では、無効領域における層間絶縁膜を除去して開口OP4を形成する際、無効領域における第1の配線層CU1および第2の配線層CU2中に存在する金属残渣を低減するように、配線107および113のCMPを行っている。これにより、第1の配線層CU1および第2の配線層CU2中に金属残渣が存在することで開口OP4の形成が妨げられる可能性を低減することができる。
続いて、透明材料を堆積させ、開口OP4内に透明材料を充填させる。開口OP4に充填後、透明材料に対してCMPを行うことで透明材料の上面を平坦化し、光導波路119を形成する(図5(d))。透明材料は、層間絶縁膜105、111、117を構成する材料よりも屈折率が高いことが好ましい。例えば層間絶縁膜に酸化シリコンを用いた場合には、透明材料として窒化シリコンが好適に用いられる。透明材料を開口OP4内に充填させる方法としては、例えばCVDが用いられる。
このとき、透明材料を充填した後の基板面内における膜厚の均一性を向上させるために、開口OP4は有効領域のみならず無効領域にも形成される。有効領域と無効領域の両方に形成された開口OP4に対して透明材料の充填が行われ、CMPが行われる。この結果、基板101の面内の各点における透明材料の膜厚の均一性が向上し、基板101の面内の各光導波路119の光学特性のばらつきを低減することが可能である。
続いて光導波路119上にパッシベーション膜121、平坦化膜123、カラーフィルター膜125および平坦化膜127を順次形成する(図5(e)。
その後、平坦化膜127上にマイクロレンズを形成する。これにより、図1に示される様な、半導体基板に配された複数の光電変換部と、半導体基板上に配された層間絶縁膜と、複数の配線を含む層間絶縁膜上に配された配線層と、光電変換部上に配され光導波路とを備える光電変換装置が得られる。
図6および図7は本発明に好適に用いられるCMP装置の一例を示すものである。図6は、CMP装置20の断面図を、図7はCMP装置20の平面図を示すものである。
図6及び図7に示すように、CMP装置20は、軸AX1を中心に回転可能な円形のプラテン201と、プラテン201に貼着された研磨パッド203と、被研磨物である基板209を研磨パッド203に押圧可能なヘッド207を備えている。研磨パッド203は、基板209の被研磨面と当接して擦れ合うことで基板209を研磨するものであり、例えば、発泡性の樹脂や、無発泡の樹脂、不織布などから構成される。ヘッド207は軸AX2を中心に回転可能に構成されている。また、後述するリテーナリング205によって保持された基板209を、研磨パッド203に対して押圧可能なように、研磨パッド203表面の法線方向に移動可能に構成されている。
ヘッド207の研磨パッド203側には、リテーナリング205が配置されており、リテーナリング205が基板209を保持するように構成されている。リテーナリング205は、所定の厚みを有したリング板であり、中心に空間を有する構成となっている。基板209の外周はリテーナリング205の内周と当接し、リテーナリング205中心の空間に保持される。またリテーナリング205中心の空間には、メンブレン211で区画された加圧室213が形成されている。メンブレン211は、加圧室213の内部が加圧されることで、メンブレン211が下側に膨張するように構成されている。メンブレン211は基板209の裏面側に位置し、メンブレン211が下側に膨張することで、基板209が研磨パッド203の側に押圧される。メンブレン211は、例えばネオプレンゴム等で形成される。
スラリは、基板209に応じて適宜選択可能であり、例えば、砥粒として酸化シリコン、酸化アルミニウム、酸化セリウムなどの粒子が含まれたものを用いることができる。
このような構成のCMP装置20において、まずヘッド207の下側に配置されたリテーナリング205によって、基板209を研磨したい面を下側にして保持する。その後、基板209を保持したまま、ヘッド207を研磨パッド203上に移動させる。そして、研磨パッド203とヘッド207とを共に自転させ、加圧室213内に気体を注入させて加圧室213内を加圧させることで、メンブレン211を膨張させ、基板209を研磨パッド203側に押し付ける。また、不図示のスラリ供給装置からスラリを研磨パッド203上に供給する。そして研磨パッド203と基板209を擦り合わせることで、基板209を研磨する。
本発明に用いられるCMP装置20は、プラテン201内に設けられた加熱部H1〜H9を備える。加熱部H1〜H9は、円形を有するプラテンの径方向に並んで配され、プラテン上の各点を加熱可能に構成される。加熱部H1〜H9によってリテーナリング205によって保持される基板が加熱される。また加熱部H1〜H9は各々の温度を調整可能に構成される。加熱部H1〜H9の各々の温度を調整することで、加熱部H1〜H9上に位置する基板の径方向における各点の温度を調整することができる。一般に、CMPにおいては温度が高いほど研磨レートが向上する。このため、基板の無効領域における温度を、有効領域における温度よりも高くすることで、無効領域における研磨レートを、有効領域における研磨レートよりも高くすることができる。基板の無効領域における温度を、有効領域における温度よりも高くする方法の一例としては、基板の中心から外周方向に向けて各加熱部の温度を順に高くし、基板面内における研磨レートを、基板の中心から外周方向に向けて高くする方法が挙げられる。なお、加熱部H1〜H9はプラテン201中に点在するものであるが、本発明に係るCMP装置20はヘッド207が自転可能に構成されるため、基板面内の同心円上の領域を一様に加熱可能である。図6に示す実施形態では、加熱部をプラテン201の中心から外周に向けて設けた。しかし、少なくともヘッド207により保持される基板209の中心と外周に対応する領域に加熱部を設けることで、基板209の外周における研磨レートを中心よりも高くすることが可能である。また、加熱部の形状は、本実施形態に示すようにプラテン上の各点を局所的に加熱するものではなく、例えばリング状の加熱部を用いてもよい。基板209は中心を軸として自転しているため、基板209の自転軸を中心としてリング状の加熱部を、基板209の径方向に並べて設けることで、基板209の面内の温度をより精密に制御することが可能となる。
また、基板209の外周の研磨レートを中心よりも高くする方法として、基板209の面内において複数の区画を有するメンブレン211を用いることもできる。この場合、メンブレン211は、基板209の自転軸AX2を中心とする同心円状の加圧室213を複数有する。基板209の外周に位置する加圧室の圧力を、基板209の中心に位置する加圧室の圧力よりも高くすることで、基板209の外周における研磨レートを基板209の中心よりも高くすることができる。
上述した本発明に係る実施形態では光導波路を層間絶縁膜中に形成する例について説明した。しかし、本発明は光導波路以外の、同一の配線層中に含まれる複数の配線の間に開口が形成される他の半導体装置、およびその製造方法にも好適に用いられるものである。光導波路以外の半導体装置およびその製造方法においても、無効領域における金属残渣を低減し、無効領域にも有効領域と同様に開口を形成することで、開口に所定の材料を充填した場合に、有効領域と無効領域との膜厚差を低減することができるためである。上述した実施形態では、光電変換部の上方に開口を形成したが、光導波路の形成以外の目的で、同一の配線層中に含まれる複数の配線の間に位置する層間絶縁膜に開口を形成する場合、開口が形成される位置は光電変換部の上方以外の領域であってもよい。また、その開口に充填される材料は透明材料以外の他の材料、例えば金属などであってもよい。
また、本発明は上述した光導波路の形成において特に有用な発明である。一般的に光導波路はPD部103上の領域に広く開口を形成して透明材料を充填することで得られる。このとき、形成する開口が大きいほど、開口形成のために除去されるべき領域に金属残渣が存在する可能性が高く、形成される開口の密度やその深さについて基板中心の有効領域と無効領域とで差が大きくなる。また、配線に用いられる金属材料は、層間絶縁膜などの絶縁材料をエッチングする際には、層間絶縁膜に比べて低いエッチングレートでエッチングが進行するものの、形成される開口が大きくなるにつれ、基板面内においてエッチングされる金属の量は増加していく。ここで、エッチングを行う際にはプラズマを用いた反応性イオンエッチングが広く用いられている。これらの手法は、エッチングされた金属が飛散し、プラズマ源近傍の装置内部に付着すると、プラズマを生成・維持するための電力の供給効率が低下してしまう。このため、基板の処理枚数を重ねるごとにエッチングレートが低下し、基板毎に形成される開口の深さが異なり、結果として光導波路の特性が基板ごとにばらついてしまう。あるいは、反応性イオンエッチングを用いた際に、飛散した金属が反応性ガスの活性種と反応してしまうことで、層間絶縁膜に対するエッチングのレートに変動が生じる場合がある。
本発明は、光導波路の形成において特に顕著となるこれらの問題についても有効である。すなわち、本発明を用いることで、光導波路のための開口を形成する際に、エッチングされる金属の量を低減させることができる。このため、同一の基板処理装置において、基板の処理を繰り返し行った場合でも、基板ごとの光導波路の光学特性のばらつきを抑制することができる。
なお、上述した実施形態では、第1の配線層CU1における配線の形成工程、および第2の配線層CU2における配線の形成工程の、各々の工程において本発明を用いて配線を形成した。しかしながら、少なくとも1つの配線層に含まれる複数の配線の形成においても本発明を適用可能である。この場合でも、本発明を適用することで、層間絶縁膜の一部であって、同一配線層中の複数の配線の間に位置する領域を貫通する開口を形成する際に、除去されるべき層間絶縁膜中に含まれる金属の量を低減することが可能となる。
また、上述した実施形態では、2つの配線層に対して、各々の配線層中に含まれる複数の配線の間に存在する層間絶縁膜を貫通する開口を形成した。しかし、1つの配線層中の複数の配線の間に存在する層間絶縁膜を貫通する開口を形成する際にも本発明は適用可能である。あるいは3つ以上の配線層に対して、各々の配線層中に含まれる複数の配線の間に存在する層間絶縁膜を貫通する開口を形成する際にも本発明は適用可能である。
また、上述した実施形態では、配線層CU2の上に層間絶縁膜117を配し、その後、層間絶縁膜117を貫通する開口OP4を形成している。しかし、層間絶縁膜117を形成せずに、層間絶縁膜111の一部であって配線層CU2に含まれる複数の配線層の間に位置する層間絶縁膜を貫通する、開口OP4を形成してもよい。このような場合であっても、層間絶縁膜111の表面に金属残渣が存在する場合があり、それにより開口OP4の形成が阻害される場合があるためである。
101 半導体基板
103 光電変換部
105、111、117 層間絶縁膜
107、113 配線
119 光導波路
103 光電変換部
105、111、117 層間絶縁膜
107、113 配線
119 光導波路
Claims (9)
- 半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線層と、を備える半導体装置の製造方法であって、
複数の第1開口が形成され、前記複数の第1開口の内部および前記複数の第1開口が形成された領域以外の領域に金属が堆積した第1層間絶縁膜に対して、前記複数の第1開口が形成された領域以外の領域に形成された前記金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、
前記半導体基板の有効領域と無効領域とにおいて、前記第1層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する層間絶縁膜に複数の第2開口を形成する工程と、
前記複数の第2開口に所定の材料を前記複数の第2開口の内部および前記複数の第2開口が形成された領域以外の領域に堆積させる工程と、
前記所定の材料に対してCMPを施す工程と、を備え、
前記金属を除去する工程において、前記無効領域における研磨レートが、前記有効領域における研磨レートよりも大きいことを特徴とする半導体装置の製造方法。 - 半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線層と、を備える半導体装置の製造方法であって、
複数の第1開口が形成され、前記複数の第1開口の内部および前記複数の第1開口が形成された領域以外の領域に金属が堆積した層間絶縁膜に対して、前記複数の第1開口が形成された領域以外の領域に形成された前記金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、
前記半導体基板上の有効領域と無効領域とにおいて、前記第1層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する層間絶縁膜をエッチングして複数の第2開口を形成する工程と、
前記複数の第2開口に所定の材料を前記複数の第2開口の内部および前記複数の第2開口が形成された領域以外の領域に堆積させる工程と、
前記所定の材料に対してCMPを施す工程と、を備え、
前記金属を除去する工程において、前記無効領域における前記配線層中の前記配線の膜厚が、前記有効領域における前記配線層中の前記配線の膜厚よりも小さくなるように研磨を行う
ことを特徴とする半導体装置の製造方法。 - 半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜中に形成された配線層と、を備える半導体装置の製造方法であって、
複数の第1開口が形成され、前記複数の第1開口の内部および前記複数の第1開口が形成された領域以外の領域に金属が堆積した層間絶縁膜に対して、前記複数の第1開口が形成された領域以外の領域に形成された前記金属をCMPにより除去し、複数の配線を有する配線層を形成する工程と、
前記半導体基板上の有効領域と無効領域とにおいて、前記第1層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する層間絶縁膜をエッチングして複数の第2開口を形成する工程と、
前記複数の第2開口に所定の材料を前記複数の第2開口の内部および前記複数の第2開口が形成された領域以外の領域に堆積させる工程と、
前記所定の材料に対してCMPを施す工程と、を備え、
前記金属を除去する工程において、前記無効領域における前記配線層中の前記配線の上面の高さが、前記有効領域における前記配線層中の前記配線の上面の高さよりも低くなるように研磨を行う
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板に複数の光電変換部を形成する工程と、
前記配線層の上に第2層間絶縁膜を形成する工程と、をさらに備え、
前記複数の第2開口は、前記光電変換部の上方に形成される前記第2層間絶縁膜を貫通する開口であり、
前記材料は透明材料であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。 - 前記金属を除去する工程におけるCMPは、前記無効領域における前記半導体基板の温度を、前記半導体基板の有効領域における温度よりも高くして行うことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
- 前記金属を除去する工程におけるCMPは、
前記半導体基板の被研磨面に当接する研磨パッドと、
前記半導体基板の外周において前記半導体基板に当接するリテーナ、および前記研磨パッドに向けて前記半導体基板を裏面から押圧可能なメンブレンを有するヘッドと、を備えた研磨装置を用いて行われ、
前記メンブレンは、内部に複数の空間を有しており、前記半導体基板の外周における前記研磨パッドへの圧力を、前記半導体基板の中心における前記研磨パッドへの圧力よりも大きくすることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。 - 前記金属は銅であり、前記銅は電解めっき法により前記複数の第1開口に充填されることを特徴とする請求項1乃至6のいずれか1項に記載の半導体装置の製造方法。
- 半導体基板であって、
前記半導体基板の有効領域と無効領域とに配された複数の光電変換部と、
前記半導体基板上に配された層間絶縁膜と、
前記層間絶縁膜中に配された複数の配線を含む配線層と、
前記有効領域および前記無効領域において、前記光電変換部上に配され、前記層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する領域を貫通する光導波路と、を備え、
前記無効領域における前記配線層中の前記配線の上面の高さが、前記有効領域における前記配線層中の前記配線の上面の高さよりも低いことを特徴とする半導体基板。 - 半導体基板であって、
前記半導体基板の有効領域と無効領域とに配された複数の光電変換部と、
前記半導体基板上に配された層間絶縁膜と、
前記層間絶縁膜中に配された複数の配線を含む配線層と、
前記有効領域および前記無効領域において、前記光電変換部上に配され、前記層間絶縁膜の一部であって前記配線層中の前記複数の配線の間に位置する領域を貫通する光導波路と、を備え、
前記無効領域における前記配線層中の前記配線の膜厚が、前記有効領域における前記配線層中の前記配線の膜厚よりも低いことを特徴とする半導体基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013241948A JP2015103607A (ja) | 2013-11-22 | 2013-11-22 | 半導体装置の製造方法および半導体基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013241948A JP2015103607A (ja) | 2013-11-22 | 2013-11-22 | 半導体装置の製造方法および半導体基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015103607A true JP2015103607A (ja) | 2015-06-04 |
Family
ID=53379094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013241948A Pending JP2015103607A (ja) | 2013-11-22 | 2013-11-22 | 半導体装置の製造方法および半導体基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015103607A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107617969A (zh) * | 2016-07-13 | 2018-01-23 | 株式会社荏原制作所 | 膜厚测定装置、研磨装置、膜厚测定方法及研磨方法 |
-
2013
- 2013-11-22 JP JP2013241948A patent/JP2015103607A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107617969A (zh) * | 2016-07-13 | 2018-01-23 | 株式会社荏原制作所 | 膜厚测定装置、研磨装置、膜厚测定方法及研磨方法 |
CN107617969B (zh) * | 2016-07-13 | 2020-12-08 | 株式会社荏原制作所 | 膜厚测定装置、研磨装置、膜厚测定方法及研磨方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5960232B2 (ja) | ボンディングパッドを有する半導体デバイス及びその製造方法 | |
US8053337B2 (en) | Method of manufacturing semiconductor device | |
US9620385B2 (en) | Method of planarizing recesses filled with copper | |
US10211164B2 (en) | Semiconductor package manufacturing method | |
US10692733B2 (en) | Uniform back side exposure of through-silicon vias | |
JP6218776B2 (ja) | Bsiイメージセンサー用半導体装置とその形成方法 | |
JP2008034508A (ja) | 半導体装置及びその製造方法 | |
TWI242242B (en) | Apparatus and method for fabricating semiconductor devices | |
JP2008016692A (ja) | 半導体装置の製造方法 | |
TW200408049A (en) | BARC shaping for improved fabrication of dual damascene integrated circuit features | |
TW200534431A (en) | Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement | |
JP2015103607A (ja) | 半導体装置の製造方法および半導体基板 | |
JP2005501422A (ja) | 薄化前に接触孔が開けられるカラー画像センサの製造方法 | |
JP2005064473A (ja) | 半導体装置及びその製造方法 | |
JP4733347B2 (ja) | パッドとパッドがはんだ付けされた支持基板を有するカラー画像センサの製造方法 | |
KR101976727B1 (ko) | 상호 연결 구조체 형성 방법 | |
JP2007288092A (ja) | 半導体装置及びその製造方法 | |
US9401285B2 (en) | Chemical mechanical planarization topography control via implant | |
JP2007287731A (ja) | 半導体装置の製造方法 | |
TW202236382A (zh) | 鍵合兩半導體結構的方法 | |
KR20100078775A (ko) | 웨이퍼의 휨 방지 방법 | |
KR100536806B1 (ko) | 반도체 소자의 제조 방법 | |
CN114496774A (zh) | 晶圆背面减薄方法 | |
TW201025478A (en) | Method of manufacturing semiconductor device | |
KR20080061997A (ko) | 반도체 소자의 제조 방법 |