JP2015088014A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2015088014A5 JP2015088014A5 JP2013226827A JP2013226827A JP2015088014A5 JP 2015088014 A5 JP2015088014 A5 JP 2015088014A5 JP 2013226827 A JP2013226827 A JP 2013226827A JP 2013226827 A JP2013226827 A JP 2013226827A JP 2015088014 A5 JP2015088014 A5 JP 2015088014A5
- Authority
- JP
- Japan
- Prior art keywords
- processor core
- interrupt
- group
- virtualization
- core group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims description 5
- 230000000717 retained Effects 0.000 claims 2
Description
本発明は、仮想化支援機能を有するマルチコアプロセッサと、メモリとを含む計算機の制御方法であって、前記計算機は、前記マルチコアプロセッサのうち前記仮想化支援機能を無効にした第1のプロセッサコアグループと、前記マルチコアプロセッサのうち前記仮想化支援機能を有効にした第2のプロセッサコアグループと、前記メモリの一部領域からなる第1のメモリグループと、前記メモリの残りの領域からなる第2のメモリグループとを含み、第1のOSに前記第1のプロセッサコアグループと前記第1のメモリグループを割り当てて、前記第1のOSを起動させる第1のステップと、仮想計算機を稼働させる仮想化部に前記第2のプロセッサコアグループと前記第2のメモリグループを割り当て、前記仮想化部を起動させる第2のステップと、前記仮想化部が、前記メモリのうちの所定の領域と、前記第2のプロセッサコアグループのうちの所定のプロセッサコアと、を前記仮想計算機に割り当てて第2のOSを起動させる第3のステップと、前記仮想化部が、前記第2のプロセッサコアグループをリセットするための割込みハンドラを登録する第4のステップと、前記第1のOSが、前記仮想化部の起動時に前記第2のプロセッサコアグループに所属する各プロセッサコアの識別子を取得して保持する第5のステップと、前記第1のOSが、前記仮想化部の稼働状態を監視して、所定の条件に基づいて前記仮想化部の再起動を行うか否かを決定する第6のステップと、前記仮想化部の再起動を行う場合は、前記第1のOSが、前記保持した識別子に対応する第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行する第7のステップと、前記仮想化部に割り当てられた前記第2のプロセッサコアグループは、前記リセット用割込みを受信すると、前記割込みハンドラを実行して、自身のプロセッサコアのリセットを実施する第8のステップと、前記第1のOSが、前記第2のプロセッサコアグループへスタートアップ用割込みを発行する第9のステップと、を含む。
Claims (15)
- 仮想化支援機能を有するマルチコアプロセッサと、メモリとを含む計算機の制御方法であって、
前記計算機は、
前記マルチコアプロセッサのうち前記仮想化支援機能を無効にした第1のプロセッサコアグループと、前記マルチコアプロセッサのうち前記仮想化支援機能を有効にした第2のプロセッサコアグループと、前記メモリの一部領域からなる第1のメモリグループと、前記メモリの残りの領域からなる第2のメモリグループとを含み、
第1のOSに前記第1のプロセッサコアグループと前記第1のメモリグループを割り当てて、前記第1のOSを起動させる第1のステップと、
仮想計算機を稼働させる仮想化部に前記第2のプロセッサコアグループと前記第2のメモリグループを割り当て、前記仮想化部を起動させる第2のステップと、
前記仮想化部が、前記メモリのうちの所定の領域と、前記第2のプロセッサコアグループのうちの所定のプロセッサコアと、を前記仮想計算機に割り当てて第2のOSを起動させる第3のステップと、
前記仮想化部が、前記第2のプロセッサコアグループをリセットするための割込みハンドラを登録する第4のステップと、
前記第1のOSが、前記仮想化部の起動時に前記第2のプロセッサコアグループに所属する各プロセッサコアの識別子を取得して保持する第5のステップと、
前記第1のOSが、前記仮想化部の稼働状態を監視して、所定の条件に基づいて前記仮想化部の再起動を行うか否かを決定する第6のステップと、
前記仮想化部の再起動を行う場合は、前記第1のOSが、前記保持した識別子に対応する第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行する第7のステップと、
前記仮想化部に割り当てられた前記第2のプロセッサコアグループは、前記リセット用割込みを受信すると、前記割込みハンドラを実行して、自身のプロセッサコアのリセットを実施する第8のステップと、
前記第1のOSが、前記第2のプロセッサコアグループへスタートアップ用割込みを発行する第9のステップと、
を含むことを特徴とする計算機の制御方法。 - 請求項1に記載の計算機の制御方法であって、
前記第4のステップは、
前記仮想化部が、前記第2のプロセッサコアグループをリセットする割込みハンドラとして、前記第2のプロセッサコアグループの各プロセッサコアに対応する割込みハンドラへ各プロセッサコアのセルフリセット処理を登録し、
前記第8のステップは、
前記第2のプロセッサコアグループが前記リセット用割込みを受け付けて、前記登録された割込みハンドラを呼び出して、前記セルフリセット処理を前記プロセッサコア毎に独立して実施することを特徴とする計算機の制御方法。 - 請求項1に記載の計算機の制御方法であって、
前記第6のステップは、
前記第1のOSが、前記仮想化部の稼働状態を監視して異常が発生したか否かを判定するステップと、
前記第1のOSが、前記異常が発生したときには前記仮想化部の再起動を決定するステップと、を含むことを特徴とする計算機の制御方法。 - 請求項1に記載の計算機の制御方法であって、
前記第7のステップは、
前記リセット用割込みとして、NMI(Non Maskable Interrupt)を発行することを特徴とする計算機の制御方法。 - 請求項2に記載の計算機の制御方法であって、
前記セルフリセット処理は、
前記プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行することを特徴とする計算機の制御方法。 - 請求項2に記載の計算機の制御方法であって、
前記第9のステップは、
前記第7のステップで第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行してから所定時間が経過した後に、前記第2のプロセッサコアグループへSIPI(Startup IPI)を発行することを特徴とする計算機の制御方法。 - 請求項4に記載の計算機の制御方法であって、
前記第3のステップは、
前記仮想計算機で前記第2のOSが稼働する状態で前記NMIを受信したときに、前記NMIを仮想計算機に転送するのに代わって前記仮想化部へ遷移する設定を実行し、
前記第4のステップは、
前記仮想化部が、前記仮想化支援機能を無効化する命令と、プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行する命令と、を前記第2のプロセッサコアグループ内の各プロセッサコアの前記割込みハンドラへ登録し、
前記第9のステップは、
前記第1のOSが、前記第2のプロセッサコアグループへスタートアップ用割込みを前記仮想化部へ発行するステップに加えて、
前記第2のプロセッサコアグループが、前記スタートアップ用割込みを受信して、前記仮想化支援機能を有効化する命令を前記第2のプロセッサコアグループの各プロセッサコアに発行するステップと、
前記第2のプロセッサコアグループが、仮想化部を再起動するステップと、を含むことを特徴とする計算機の制御方法。 - 仮想化支援機能を有するマルチコアプロセッサと、メモリとを含む計算機であって、
前記マルチコアプロセッサのうち前記仮想化支援機能を無効にした第1のプロセッサコアグループと、
前記マルチコアプロセッサのうち前記仮想化支援機能を有効にした第2のプロセッサコアグループと、
前記メモリの一部領域からなる第1のメモリグループと、
前記メモリの残りの領域からなる第2のメモリグループと、
前記第1のプロセッサコアグループ及び前記第1のメモリグループを割り当てる第1のOSと、
前記第2のプロセッサコアグループ及び前記第2のメモリグループを割り当てて、仮想計算機を稼働させる仮想化部と、を有し、
前記仮想化部は、
前記第2のプロセッサコアグループをリセットするための割込みハンドラ処理を登録し、前記メモリのうちの所定の領域と、前記第2のプロセッサコアグループのうちの所定のマルチコアプロセッサとを前記仮想計算機に割り当てて、第2のOSを起動し、
前記第1のOSは、
前記仮想化部の稼働状態を監視して、所定の条件に基づいて前記仮想化部の再起動を行うか否かを決定する監視部と、
前記仮想化部の起動時に前記第2のプロセッサコアグループに所属する各プロセッサコアの識別子を取得して保持し、前記監視部が前記仮想化部の再起動を決定した場合は、前記保持した識別子に対応する第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行する割込み制御部と、を有し、
前記仮想化部に割り当てられた前記第2のプロセッサコアグループは、
前記リセット用割込みを受信すると、前記割込みハンドラ処理を実行して、自身のプロセッサコアのリセットを実施し、
前記割込み制御部は、
前記第2のプロセッサコアグループへスタートアップ用割込みを発行することを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記仮想化部は、
前記第2のプロセッサコアグループをリセットする割込みハンドラとして、前記第2のプロセッサコアグループの各プロセッサコアに対応する割込みハンドラへ各プロセッサコアのセルフリセット処理を登録し、
前記第2のプロセッサコアグループは、
前記リセット用割込みを受け付けて、前記登録された割込みハンドラを呼び出して、前記セルフリセット処理を前記プロセッサコア毎に独立して実施することを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記監視部は、
前記仮想化部の稼働状態を監視して異常が発生したか否かを判定し、前記異常が発生したときには前記仮想化部の再起動を決定することを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記割込み制御部は、
前記リセット用割込みとして、NMI(Non Maskable Interrupt)を発行することを特徴とする計算機。 - 請求項9に記載の計算機であって、
前記セルフリセット処理は、
前記プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行することを特徴とする計算機。 - 請求項9に記載の計算機であって、
前記割込み制御部は、
前記第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行してから所定時間が経過した後に、前記第2のプロセッサコアグループへSIPI(Startup IPI)を発行することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記仮想計算機は、
前記第2のOSが稼働する状態で前記NMIを受信したときに、前記NMIを仮想計算機に転送するのに代わって前記仮想化部へ遷移する設定を実行し、
前記仮想化部は、
前記仮想化支援機能を無効化する命令と、プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行する命令と、を前記第2のプロセッサコアグループ内の各プロセッサコアの割込みハンドラへ登録し、
前記第2のプロセッサコアグループが、
前記スタートアップ用割込みを受信して、前記仮想化支援機能を有効化する命令を前記第2のプロセッサコアグループの各プロセッサコアに発行した後に、前記仮想化部を再起動するステップと、を含むことを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記第1のプロセッサコアグループは、
前記マルチコアプロセッサのブート管理機能を持つ唯一のBSPコアを含むことを特徴とする計算機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226827A JP6111181B2 (ja) | 2013-10-31 | 2013-10-31 | 計算機の制御方法及び計算機 |
US14/528,529 US9639486B2 (en) | 2013-10-31 | 2014-10-30 | Method of controlling virtualization software on a multicore processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226827A JP6111181B2 (ja) | 2013-10-31 | 2013-10-31 | 計算機の制御方法及び計算機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015088014A JP2015088014A (ja) | 2015-05-07 |
JP2015088014A5 true JP2015088014A5 (ja) | 2016-08-12 |
JP6111181B2 JP6111181B2 (ja) | 2017-04-05 |
Family
ID=52996776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013226827A Expired - Fee Related JP6111181B2 (ja) | 2013-10-31 | 2013-10-31 | 計算機の制御方法及び計算機 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9639486B2 (ja) |
JP (1) | JP6111181B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10515023B2 (en) * | 2016-02-29 | 2019-12-24 | Intel Corporation | System for address mapping and translation protection |
US10585755B2 (en) * | 2016-11-29 | 2020-03-10 | Ricoh Company, Ltd. | Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality |
US10324747B1 (en) * | 2016-12-13 | 2019-06-18 | EMC IP Holding Company LLC | Distributed configuration checking and troubleshooting in data center using best practices rules |
US10521273B2 (en) * | 2017-06-08 | 2019-12-31 | Cisco Technology, Inc. | Physical partitioning of computing resources for server virtualization |
WO2018227549A1 (en) * | 2017-06-16 | 2018-12-20 | Alibaba Group Holding Limited | Determining processor utilization of multiprocessing system with virtualization |
CN107479943B (zh) * | 2017-07-03 | 2020-02-21 | 北京东土科技股份有限公司 | 基于工业互联网操作系统的多操作系统运行方法及装置 |
US11669335B2 (en) * | 2019-03-28 | 2023-06-06 | Intel Corporation | Secure arbitration mode to build and operate within trust domain extensions |
WO2022181020A1 (ja) * | 2021-02-26 | 2022-09-01 | パナソニックIpマネジメント株式会社 | 情報処理装置および情報処理方法 |
CN113094111B (zh) * | 2021-04-16 | 2024-01-09 | 三星(中国)半导体有限公司 | 设备以及设备的启动方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06325008A (ja) | 1993-03-17 | 1994-11-25 | Hitachi Ltd | リセット機能を備えるコンピュータシステム |
US7685635B2 (en) * | 2005-03-11 | 2010-03-23 | Microsoft Corporation | Systems and methods for multi-level intercept processing in a virtual machine environment |
US7900204B2 (en) * | 2005-12-30 | 2011-03-01 | Bennett Steven M | Interrupt processing in a layered virtualization architecture |
US8453197B2 (en) * | 2006-09-07 | 2013-05-28 | Intel Corporation | Method, apparatus and system for isolating a temporary partition on a host |
US20080155092A1 (en) * | 2006-12-22 | 2008-06-26 | Arvind Kumar | Method, apparatus and system for securely metering resource usage on a computing platform |
JP5405799B2 (ja) | 2008-10-30 | 2014-02-05 | 株式会社日立製作所 | 仮想計算機の制御方法、仮想化プログラム及び仮想計算機システム |
US10684973B2 (en) * | 2013-08-30 | 2020-06-16 | Intel Corporation | NUMA node peripheral switch |
-
2013
- 2013-10-31 JP JP2013226827A patent/JP6111181B2/ja not_active Expired - Fee Related
-
2014
- 2014-10-30 US US14/528,529 patent/US9639486B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015088014A5 (ja) | ||
TWI547876B (zh) | 虛擬環境之中斷處理方法與系統 | |
JP5497923B2 (ja) | システム管理モードにおけるプロセッサ間割り込みの再方向付け | |
US9639486B2 (en) | Method of controlling virtualization software on a multicore processor | |
JP2020149690A (ja) | 車両システム、車両およびこの種の車両システムの動作方法 | |
KR20140107408A (ko) | 그래픽스 처리 유닛 상의 가상 기계들 사이의 변경 | |
JP2014203106A5 (ja) | ||
TWI454905B (zh) | 在多核心平台中之受限制的啓動技術 | |
JP2008186175A (ja) | オペレーティングシステムの起動制御方法及び情報処理装置 | |
JP2009537897A5 (ja) | ||
RU2016127443A (ru) | Команда запуска виртуального выполнения для диспетчеризации множественных потоков в компьютере | |
US20150113252A1 (en) | Thread control and calling method of multi-thread virtual pipeline (mvp) processor, and processor thereof | |
JP2015022553A5 (ja) | ||
US10437308B2 (en) | Predictive virtual machine halt | |
US11847036B2 (en) | Fault isolation and recovery of CPU cores for failed secondary asymmetric multiprocessing instance | |
JP5866430B2 (ja) | オペレーティング・システムを実行するプロセッサ・コアの動的割当 | |
US11249777B2 (en) | Virtual machine context management | |
US11086658B2 (en) | System performance enhancement with SMI on multi-core systems | |
JP5328410B2 (ja) | 被起動オペレーティングシステム(os)動作計算機、計算機のos起動方法およびos起動プログラム | |
JP5996110B2 (ja) | 計算機システム及び制御方法 | |
US10810032B2 (en) | System and method for dynamic guest-controlled halt polling using a CPU governor | |
JP5557612B2 (ja) | 計算機及び転送プログラム | |
US9959225B2 (en) | Computer apparatus and control method of computer apparatus | |
US10152341B2 (en) | Hyper-threading based host-guest communication | |
JP5299681B2 (ja) | プログラム検査方法 |