JP2015088014A - 計算機の制御方法及び計算機 - Google Patents
計算機の制御方法及び計算機 Download PDFInfo
- Publication number
- JP2015088014A JP2015088014A JP2013226827A JP2013226827A JP2015088014A JP 2015088014 A JP2015088014 A JP 2015088014A JP 2013226827 A JP2013226827 A JP 2013226827A JP 2013226827 A JP2013226827 A JP 2013226827A JP 2015088014 A JP2015088014 A JP 2015088014A
- Authority
- JP
- Japan
- Prior art keywords
- processor core
- group
- interrupt
- processor
- virtualization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4406—Loading of operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45575—Starting, stopping, suspending or resuming virtual machine instances
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
Description
本発明を実施する統合ストレージ装置のハードウェア構成例について、図1を参照しながら説明する。物理計算機110はハードウェアリソースとしてマルチコアプロセッサ111と、メモリリソース112と、を有する。なお、図示はしないが、ストレージやネットワークなどとの間でデータの送受信を行うI/Oリソースを含んでいても良い。
次に、物理計算機110上で実行されるソフトウェアの構成の主要部について、図1を参照しながら詳述する。
本実施例の処理の概要を以下に説明する。本実施例の前提として、マルチコアプロセッサ111は、コア毎に仮想化支援機能の有効、無効を設定可能で、かつ、仮想化支援機能が有効なプロセッサコア1140は、リセット命令(INIT IPI)は受け付けない(無効化する)が、NMIを受け付ける。この種のマルチコアプロセッサ111として、INTEL社のVT−xをサポートしたx86系プロセッサが知られている。
図4は、第1のOS130がVMM140を起動させる処理の一例を示すシーケンス図である。
102 ゲストパーティション
110 物理計算機
111 マルチコアプロセッサ
112 メモリリソース
113 物理プロセッサコアグループA
114 物理プロセッサコアグループB
115a、115b メモリグループA、B
130 第1のOS
131 VMM監視部
132 割込み制御部
133 物理プロセッサコアグループB LAPIC IDテーブル
140 VMM
141 物理プロセッサコアグループB LAPIC IDテーブル
145 仮想計算機管理状態データ群
146 割込みハンドラ
150 仮想計算機
151 仮想プロセッサコアグループA
160 第2のOS
301 仮想プロセッサ番号
302 割込み転送設定フィールド
303 仮想計算機管理状態データ
1130、1140 プロセッサコア
1510 仮想プロセッサコア
Claims (15)
- 仮想化支援機能を有するマルチコアプロセッサと、メモリとを含む計算機の制御方法であって、
前記計算機は、
前記マルチコアプロセッサのうち前記仮想化支援機能を無効にした第1のプロセッサグループと、前記マルチコアプロセッサのうち前記仮想化支援機能を有効にした第2のプロセッサグループと、前記メモリの一部領域からなる第1のメモリグループと、前記メモリの残りの領域からなる第2のメモリグループとを含み、
第1のOSに前記第1のプロセッサコアグループと前記第1のメモリグループを割り当てて、前記第1のOSを起動させる第1のステップと、
仮想計算機を稼働させる仮想化部に前記第2のプロセッサコアグループと前記第2のメモリグループを割り当て、前記仮想化部を起動させる第2のステップと、
前記仮想化部が、前記メモリのうちの所定の領域と、前記第2のプロセッサグループのうちの所定のプロセッサコアと、を前記仮想計算機に割り当てて第2のOSを起動させる第3のステップと、
前記仮想化部が、前記第2のプロセッサコアグループをリセットするための割込みハンドラを登録する第4のステップと、
前記第1のOSが、前記仮想化部の起動時に前記第2のプロセッサコアグループに所属する各プロセッサコアの識別子を取得して保持する第5のステップと、
前記第1のOSが、前記仮想化部の稼働状態を監視して、所定の条件に基づいて前記仮想化部の再起動を行うか否かを決定する第6のステップと、
前記仮想化部の再起動を行う場合は、前記第1のOSが、前記保持した識別子に対応する第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行する第7のステップと、
前記仮想化部に割り当てられた前記第2のプロセッサコアグループは、前記リセット用割込みを受信すると、前記割込みハンドラを実行して、自身のプロセッサコアのリセットを実施する第8のステップと、
前記第1のOSが、前記第2のプロセッサコアグループへスタートアップ用割込みを発行する第9のステップと、
を含むことを特徴とする計算機の制御方法。 - 請求項1に記載の計算機の制御方法であって、
前記第4のステップは、
前記仮想化部が、前記第2のプロセッサコアグループをリセットする割込みハンドラとして、前記第2のプロセッサグループの各プロセッサコアに対応する割込みハンドラへ各プロセッサコアのセルフリセット処理を登録し、
前記第8のステップは、
前記第2のプロセッサコアグループが前記リセット用割込みを受け付けて、前記登録された割込みハンドラを呼び出して、前記セルフリセット処理を前記プロセッサコア毎に独立して実施することを特徴とする計算機の制御方法。 - 請求項1に記載の計算機の制御方法であって、
前記第6のステップは、
前記第1のOSが、前記仮想化部の稼働状態を監視して異常が発生したか否かを判定するステップと、
前記第1のOSが、前記異常が発生したときには前記仮想化部の再起動を決定するステップと、を含むことを特徴とする計算機の制御方法。 - 請求項1に記載の計算機の制御方法であって、
前記第7のステップは、
前記リセット用割込みとして、NMI(Non Maskable Interrupt)を発行することを特徴とする計算機の制御方法。 - 請求項2に記載の計算機の制御方法であって、
前記セルフリセット処理は、
前記プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行することを特徴とする計算機の制御方法。 - 請求項2に記載の計算機の制御方法であって、
前記第9のステップは、
前記割込み制御部が、前記第7のステップで第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行してから所定時間が経過した後に、前記第2のプロセッサコアグループへSIPI(Startup IPI)を発行することを特徴とする計算機の制御方法。 - 請求項4に記載の計算機の制御方法であって、
前記第3のステップは、
前記仮想計算機で前記第2のOSが稼働する状態で前記NMIを受信したときに、前記NMIを仮想計算機に転送するのに代わって前記仮想化部へ遷移する設定を実行し、
前記第4のステップは、
前記仮想化部が、前記仮想化支援機能を無効化する命令と、プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行する命令と、を前記第2のプロセッサコアグループ内の各プロセッサコアの前記割込みハンドラへ登録し、
前記第9のステップは、
前記第1のOSが、前記第2のプロセッサコアグループへスタートアップ用割込みを前記仮想化部へ発行するステップに加えて、
前記第2のプロセッサコアグループが、前記スタートアップ用割込みを受信して、前記仮想化支援機能を有効化する命令を前記第2のプロセッサコアグループの各プロセッサコアに発行するステップと、
前記第2のプロセッサコアグループが、仮想化部を再起動するステップと、を含むことを特徴とする計算機の制御方法。 - 仮想化支援機能を有するマルチコアプロセッサと、メモリとを含む計算機であって、
前記マルチコアプロセッサのうち前記仮想化支援機能を無効にした第1のプロセッサグループと、
前記マルチコアプロセッサのうち前記仮想化支援機能を有効にした第2のプロセッサグループと、
前記メモリの一部領域からなる第1のメモリグループと、
前記メモリの残りの領域からなる第2のメモリグループと、
前記第1のプロセッサグループ及び前記第1のメモリグループを割り当てる第1のOSと、
前記第2のプロセッサグループ及び前記第2のメモリグループを割り当てて、仮想計算機を稼働させる仮想化部と、を有し、
前記仮想化部は、
前記第2のプロセッサコアグループをリセットするための割込みハンドラ処理を登録し、前記メモリのうちの所定の領域と、前記第2のプロセッサグループのうちの所定のマルチコアプロセッサとを前記仮想計算機に割り当てて、第2のOSを起動し、
前記第1のOSは、
前記仮想化部の稼働状態を監視して、所定の条件に基づいて前記仮想化部の再起動を行うか否かを決定する監視部と、
前記仮想化部の起動時に前記第2のプロセッサコアグループに所属する各プロセッサコアの識別子を取得して保持し、前記監視部が前記仮想化部の再起動を決定した場合は、前記保持した識別子に対応する第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行する割込み制御部と、を有し、
前記仮想化部に割り当てられた前記第2のプロセッサコアグループは、
前記リセット用割込みを受信すると、前記割込みハンドラ処理を実行して、自身のプロセッサコアのリセットを実施し、
前記割込み制御部は、
前記第2のプロセッサコアグループへスタートアップ用割込みを発行することを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記仮想化部は、
前記第2のプロセッサコアグループをリセットする割込みハンドラとして、前記第2のプロセッサグループの各プロセッサコアに対応する割込みハンドラへ各プロセッサコアのセルフリセット処理を登録し、
前記第2のプロセッサコアグループは、
前記リセット用割込みを受け付けて、前記登録された割込みハンドラを呼び出して、前記セルフリセット処理を前記プロセッサコア毎に独立して実施することを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記監視部は、
前記仮想化部の稼働状態を監視して異常が発生したか否かを判定し、前記異常が発生したときには前記仮想化部の再起動を決定することを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記割込み制御部は、
前記リセット用割込みとして、NMI(Non Maskable Interrupt)を発行することを特徴とする計算機。 - 請求項9に記載の計算機であって、
前記セルフリセット処理は、
前記プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行することを特徴とする計算機。 - 請求項9に記載の計算機であって、
前記割込み制御部は、
前記第2のプロセッサコアグループに所属するプロセッサコアへリセット用割込みを発行してから所定時間が経過した後に、前記第2のプロセッサコアグループへSIPI(Startup IPI)を発行することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記仮想計算機は、
前記第2のOSが稼働する状態で前記NMIを受信したときに、前記NMIを仮想計算機に転送するのに代わって前記仮想化部へ遷移する設定を実行し、
前記仮想化部は、
前記仮想化支援機能を無効化する命令と、プロセッサコアの初期化用割込みを自身のプロセッサコアへ発行する命令と、を前記第2のプロセッサコアグループ内の各プロセッサコアの前記割込みハンドラへ登録し、
前記第2のプロセッサコアグループが、
前記スタートアップ用割込みを受信して、前記仮想化支援機能を有効化する命令を前記第2のプロセッサコアグループの各プロセッサコアに発行した後に、前記仮想化部を再起動するステップと、を含むことを特徴とする計算機。 - 請求項8に記載の計算機であって、
前記第1のプロセッサグループは、
前記マルチコアプロセッサのブート管理機能を持つ唯一のBSPコアを含むことを特徴とする計算機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226827A JP6111181B2 (ja) | 2013-10-31 | 2013-10-31 | 計算機の制御方法及び計算機 |
US14/528,529 US9639486B2 (en) | 2013-10-31 | 2014-10-30 | Method of controlling virtualization software on a multicore processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226827A JP6111181B2 (ja) | 2013-10-31 | 2013-10-31 | 計算機の制御方法及び計算機 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015088014A true JP2015088014A (ja) | 2015-05-07 |
JP2015088014A5 JP2015088014A5 (ja) | 2016-08-12 |
JP6111181B2 JP6111181B2 (ja) | 2017-04-05 |
Family
ID=52996776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013226827A Expired - Fee Related JP6111181B2 (ja) | 2013-10-31 | 2013-10-31 | 計算機の制御方法及び計算機 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9639486B2 (ja) |
JP (1) | JP6111181B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022181020A1 (ja) * | 2021-02-26 | 2022-09-01 | パナソニックIpマネジメント株式会社 | 情報処理装置および情報処理方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10515023B2 (en) * | 2016-02-29 | 2019-12-24 | Intel Corporation | System for address mapping and translation protection |
US10585755B2 (en) * | 2016-11-29 | 2020-03-10 | Ricoh Company, Ltd. | Electronic apparatus and method for restarting a central processing unit (CPU) in response to detecting an abnormality |
US10324747B1 (en) * | 2016-12-13 | 2019-06-18 | EMC IP Holding Company LLC | Distributed configuration checking and troubleshooting in data center using best practices rules |
US10521273B2 (en) | 2017-06-08 | 2019-12-31 | Cisco Technology, Inc. | Physical partitioning of computing resources for server virtualization |
WO2018227549A1 (en) * | 2017-06-16 | 2018-12-20 | Alibaba Group Holding Limited | Determining processor utilization of multiprocessing system with virtualization |
CN107479943B (zh) * | 2017-07-03 | 2020-02-21 | 北京东土科技股份有限公司 | 基于工业互联网操作系统的多操作系统运行方法及装置 |
US11669335B2 (en) * | 2019-03-28 | 2023-06-06 | Intel Corporation | Secure arbitration mode to build and operate within trust domain extensions |
CN113094111B (zh) * | 2021-04-16 | 2024-01-09 | 三星(中国)半导体有限公司 | 设备以及设备的启动方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06325008A (ja) | 1993-03-17 | 1994-11-25 | Hitachi Ltd | リセット機能を備えるコンピュータシステム |
US7685635B2 (en) * | 2005-03-11 | 2010-03-23 | Microsoft Corporation | Systems and methods for multi-level intercept processing in a virtual machine environment |
US7900204B2 (en) * | 2005-12-30 | 2011-03-01 | Bennett Steven M | Interrupt processing in a layered virtualization architecture |
US8453197B2 (en) * | 2006-09-07 | 2013-05-28 | Intel Corporation | Method, apparatus and system for isolating a temporary partition on a host |
US20080155092A1 (en) * | 2006-12-22 | 2008-06-26 | Arvind Kumar | Method, apparatus and system for securely metering resource usage on a computing platform |
JP5405799B2 (ja) | 2008-10-30 | 2014-02-05 | 株式会社日立製作所 | 仮想計算機の制御方法、仮想化プログラム及び仮想計算機システム |
US10684973B2 (en) * | 2013-08-30 | 2020-06-16 | Intel Corporation | NUMA node peripheral switch |
-
2013
- 2013-10-31 JP JP2013226827A patent/JP6111181B2/ja not_active Expired - Fee Related
-
2014
- 2014-10-30 US US14/528,529 patent/US9639486B2/en active Active
Non-Patent Citations (1)
Title |
---|
JPN6017006548; 出原 章雄、山本 整、東山 知彦、落合 真一: '組込みCPU向けS/W機能分離アーキテクチャの提案' 情報処理学会 シンポジウム 組込みシステムシンポジウム 2013 , 20131009, pp.123-130, 情報処理学会 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022181020A1 (ja) * | 2021-02-26 | 2022-09-01 | パナソニックIpマネジメント株式会社 | 情報処理装置および情報処理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150120979A1 (en) | 2015-04-30 |
JP6111181B2 (ja) | 2017-04-05 |
US9639486B2 (en) | 2017-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6111181B2 (ja) | 計算機の制御方法及び計算機 | |
US9594582B2 (en) | Detection and management of dynamic migration of virtual environments | |
US11126420B2 (en) | Component firmware update from baseboard management controller | |
JP5018252B2 (ja) | デバイス割り当て変更方法 | |
JP4921384B2 (ja) | メモリを1台のバーチャル・マシンからもう一方へダイナミックに再割り当てする方法、装置及びシステム | |
JP6089349B2 (ja) | マルチコアアーキテクチャでのリソース分離を支援するための方法およびシステム | |
US7451443B2 (en) | Online computer maintenance utilizing a virtual machine monitor | |
JP6029550B2 (ja) | 計算機の制御方法及び計算機 | |
US20110113426A1 (en) | Apparatuses for switching the running of a virtual machine between multiple computer devices belonging to the same computer platform and the associated switching methods | |
US20160077884A1 (en) | Dynamic allocation and assignment of virtual functions within fabric | |
US10635499B2 (en) | Multifunction option virtualization for single root I/O virtualization | |
US20130055277A1 (en) | Logical Partition Load Manager and Balancer | |
JP2009145931A (ja) | 仮想計算機と物理計算機との間のマイグレーション方法及びその計算機システム | |
US10474484B2 (en) | Offline management of virtualization software installed on a host computer | |
JP2016508647A5 (ja) | ||
JP2010250817A (ja) | システム管理モードにおけるプロセッサ間割り込みの再方向付け | |
JP2008293245A (ja) | フェイルオーバ方法、計算機システム、管理サーバ及び予備サーバの設定方法 | |
US20100332722A1 (en) | Virtual machine system and control method thereof | |
US9571584B2 (en) | Method for resuming process and information processing system | |
US9804877B2 (en) | Reset of single root PCI manager and physical functions within a fabric | |
US10564995B2 (en) | Dynamic control of halt polling based on receiving a monitoring instruction executed by a guest | |
US20160077847A1 (en) | Synchronization of physical functions and virtual functions within a fabric | |
US20160357602A1 (en) | Information processing system and apparatus for migrating operating system | |
CN114115703A (zh) | 裸金属服务器在线迁移方法以及系统 | |
US20220357976A1 (en) | Information processing apparatus, information processing method, and computer-readable recording medium storing information processing program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6111181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |