JP2015084435A - Laminate ceramic electronic part - Google Patents

Laminate ceramic electronic part Download PDF

Info

Publication number
JP2015084435A
JP2015084435A JP2014246258A JP2014246258A JP2015084435A JP 2015084435 A JP2015084435 A JP 2015084435A JP 2014246258 A JP2014246258 A JP 2014246258A JP 2014246258 A JP2014246258 A JP 2014246258A JP 2015084435 A JP2015084435 A JP 2015084435A
Authority
JP
Japan
Prior art keywords
main surface
conductive resin
multilayer ceramic
ceramic body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014246258A
Other languages
Japanese (ja)
Inventor
洋右 寺下
Yosuke Terashita
洋右 寺下
英孝 杉山
Hidetaka Sugiyama
英孝 杉山
浜中 建一
Kenichi Hamanaka
建一 浜中
裕之 堀
Hiroyuki Hori
裕之 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014246258A priority Critical patent/JP2015084435A/en
Publication of JP2015084435A publication Critical patent/JP2015084435A/en
Pending legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laminate ceramic electronic part which makes possible to prevent a plating layer from being damaged owing to the electrolytic concentration.SOLUTION: A laminate ceramic capacitor 10 that is a laminate ceramic electronic part comprises a ceramic elemental body 12. The ceramic elemental body 12 has internal electrodes 16a and 16b embedded therein. On the sides of end faces of the ceramic elemental body 12, external electrodes 20a and 20b which are electrically connected with exposed portions of the internal electrodes 16a and 16b are formed. As to the external electrodes 20a and 20b, the difference between thicknesses T0 and T2 is larger than the difference between thicknesses T3 and T2. The difference between the thicknesses T0 and T2, and the difference between the thicknesses T3 and T2 are each 10-40 μm.

Description

この発明は、積層セラミック電子部品に関し、特に、内部電極が埋設されたセラミック素体と内部電極に電気的に接続されるようにセラミック素体の端面に形成された外部電極とを有する、たとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミック圧電部品などの積層セラミック電子部品に関する。   The present invention relates to a multilayer ceramic electronic component, and in particular, has a ceramic body in which internal electrodes are embedded and external electrodes formed on end faces of the ceramic body so as to be electrically connected to the internal electrodes. The present invention relates to a multilayer ceramic electronic component such as a multilayer ceramic capacitor, a multilayer ceramic inductor, a multilayer ceramic thermistor, and a multilayer ceramic piezoelectric component.

従来の積層セラミック電子部品として、たとえば特許文献1に開示されているように、内部電極が埋設されたセラミック素体の表面において内部電極が露出したセラミック素体の両端面に、金属を主成分として含有する焼結型電極層と焼結型電極層の表面に形成された金属粒子を含有する導電性樹脂電極層と導電性樹脂電極層の表面に形成されためっき層とを有する外部電極を備えたものが知られている。この積層セラミック電子部品では、焼結型電極層およびめっき層間に導電性樹脂電極層が形成されているので、使用時の温度サイクルでセラミック素体にクラックが発生したり、基板に実装されている場合に基板のたわみに対して強度的に弱かったりするという欠点が、ある程度解消される。   As a conventional multilayer ceramic electronic component, for example, as disclosed in Patent Document 1, a metal is a main component on both end faces of a ceramic body where the internal electrodes are exposed on the surface of the ceramic body in which the internal electrodes are embedded. An external electrode having a sintered electrode layer containing, a conductive resin electrode layer containing metal particles formed on the surface of the sintered electrode layer, and a plating layer formed on the surface of the conductive resin electrode layer Is known. In this multilayer ceramic electronic component, since the conductive resin electrode layer is formed between the sintered electrode layer and the plating layer, the ceramic body is cracked or mounted on the substrate in the temperature cycle during use. In some cases, the disadvantage of being weak in strength against the deflection of the substrate is solved to some extent.

特開平10−284343号公報JP-A-10-284343

しかしながら、上述の従来の積層セラミック電子部品では、導電性樹脂電極層が金属粒子と合成樹脂とを含むため、一般的に等価直列抵抗が高くなる傾向にあるという問題を有する。積層セラミック電子部品では、等価直列抵抗が高いと、高周波回路で使用する場合、信号が反射するなどの不具合が生じる。   However, the conventional multilayer ceramic electronic component described above has a problem that the equivalent series resistance generally tends to increase because the conductive resin electrode layer contains metal particles and synthetic resin. In a multilayer ceramic electronic component, if the equivalent series resistance is high, a problem such as signal reflection occurs when used in a high-frequency circuit.

それゆえに、この発明の主たる目的は、等価直列抵抗を低く抑えることができる積層セラミック電子部品を提供することである。   Therefore, a main object of the present invention is to provide a multilayer ceramic electronic component capable of keeping the equivalent series resistance low.

この発明にかかる積層セラミック電子部品は、内部電極が埋設され、第1の主面と、第1の主面に対向する第2の主面と、第1の主面および第2の主面に接続する第1の側面と、第1の側面に対向する第2の側面と、第1の主面、第2の主面、第1の側面および第2の側面に接続する第1の端面と、第1の端面に対向する第2の端面とを有するセラミック素体と、内部電極に電気的に接続されるように、セラミック素体の端面および少なくとも第1の主面または第2の主面に形成された外部電極と、を備えた積層セラミック電子部品であって、外部電極は、セラミック素体側から順に、焼結金属層、導電性樹脂層およびめっき層を備え、導電性樹脂層は、金属粒子を含み、内部電極は、層状であり、セラミック素体の主面同士を結ぶ方向に積層されており、外部電極を、セラミック素体の最も主面側に配置された内部電極の位置で、積層方向においてセラミック素体の第1の主面側から順に第1の領域、第2の領域および第3の領域の3つの領域に分割した場合、第1の領域および第3の領域において、セラミック素体の主面の位置の外部電極の厚みT0とセラミック素体の最も主面側に配置された内部電極の位置の外部電極の厚みT2との差をt1とし、第2の領域において、外部電極の最も厚い厚みT3とセラミック素体の最も主面側に配置された内部電極の位置の外部電極の厚みT2との差をt2とすると、t1>t2であり、t1およびt2は、それぞれ、10μm以上40μm以下の関係を満たすこと特徴とする、積層セラミック電子部品である。
この発明にかかる積層セラミック電子部品では、外部電極において、セラミック素体の少なくとも第1の主面または第2の主面に形成された部分の厚みT5がセラミック素体の端面に形成された部分の厚みT3より厚いことが好ましい。
この発明にかかる積層セラミック電子部品では、めっき層は、Niめっき層を含み、Niめっき層の厚みは、1μm〜5μmであることが好ましい。
The multilayer ceramic electronic component according to the present invention has an internal electrode embedded therein, a first main surface, a second main surface opposite to the first main surface, and the first main surface and the second main surface. A first side surface to be connected, a second side surface facing the first side surface, a first main surface, a second main surface, a first side surface and a first end surface connected to the second side surface; A ceramic body having a second end face opposed to the first end face, and an end face of the ceramic body and at least the first main face or the second main face so as to be electrically connected to the internal electrode An external electrode, and the external electrode includes, in order from the ceramic body side, a sintered metal layer, a conductive resin layer, and a plating layer. Including metal particles, the internal electrodes are layered and stacked in the direction connecting the main surfaces of the ceramic body. The first and second regions are arranged in order from the first main surface side of the ceramic body in the stacking direction at the position of the internal electrode arranged on the most main surface side of the ceramic body. When the first and third regions are divided into three regions, the thickness T0 of the external electrode at the position of the main surface of the ceramic body and the most main surface side of the ceramic body are arranged in the first region and the third region. The difference between the position of the internal electrode and the thickness T2 of the external electrode is t1, and in the second region, the thickness T3 of the external electrode and the position of the internal electrode disposed on the most main surface side of the ceramic body are When the difference from the thickness T2 of the external electrode is t2, t1> t2, and t1 and t2 each satisfy a relationship of 10 μm or more and 40 μm or less.
In the multilayer ceramic electronic component according to the present invention, in the external electrode, the thickness T5 of the portion formed on at least the first main surface or the second main surface of the ceramic body is the portion formed on the end surface of the ceramic body. It is preferable that the thickness is larger than the thickness T3.
In the multilayer ceramic electronic component according to the present invention, the plating layer includes a Ni plating layer, and the thickness of the Ni plating layer is preferably 1 μm to 5 μm.

この発明にかかる積層セラミック電子部品では、t1>t2であり、t1およびt2は、それぞれ、10μm以上40μm以下の関係を満たす。
そのため、この発明にかかる積層セラミック電子部品では、外部電極は、中央部に向かって厚く膨らむ形状になっているが、中央部での膨らみ量は、外層付近の膨らみ量に比べて緩くなっている。
したがって、この発明にかかる積層セラミック電子部品では、外部電極を薄く平坦に形成することができるため、等価直列抵抗を低く抑えることができる。
なお、積層セラミック電子部品において、外部電極の膨らみ量が多くなりすぎると、外部電極が厚くなり、等価直列抵抗が上昇してしまう。
また、この発明にかかる積層セラミック電子部品では、積層セラミック電子部品が実装基板に実装された際に、引っ張り応力がセラミック素体の両端の外部電極にかかるが、外部電極が中央部に向かって膨らんでいるので、応力を緩和しやすい。
なお、積層セラミック電子部品において、外部電極が完全な平坦である場合、応力を緩和しにくい。
この発明にかかる積層セラミック電子部品では、外部電極において、セラミック素体の少なくとも第1の主面または第2の主面に形成された部分の厚みT5がセラミック素体の端面に形成された部分の厚みT3より厚い場合、積層セラミック電子部品が実装基板に実装された際に、実装基板側の外部電極の厚みが厚いため、積層セラミック電子部品にかかる応力を緩和しやすい。
この発明にかかる積層セラミック電子部品では、めっき層がNiめっき層を含み、Niめっき層の厚みが1μm〜5μmである場合、外部電極がある程度平坦であるが、Niめっき層が厚いため、Niめっき層によってめっき層よりも内部の水分などを閉じ込めることができるので、たとえばリフローによる実装時に、めっき層よりも内部の水分などがはんだとともに外部に爆ぜるはんだ爆ぜが防止される。
In the multilayer ceramic electronic component according to the present invention, t1> t2, and t1 and t2 satisfy a relationship of 10 μm to 40 μm, respectively.
Therefore, in the multilayer ceramic electronic component according to the present invention, the external electrode has a shape that swells thick toward the center, but the amount of bulge at the center is less than the amount of bulge near the outer layer. .
Therefore, in the multilayer ceramic electronic component according to the present invention, since the external electrode can be formed thin and flat, the equivalent series resistance can be kept low.
In the multilayer ceramic electronic component, if the amount of expansion of the external electrode is too large, the external electrode becomes thick and the equivalent series resistance increases.
In the multilayer ceramic electronic component according to the present invention, when the multilayer ceramic electronic component is mounted on the mounting substrate, tensile stress is applied to the external electrodes at both ends of the ceramic body, but the external electrode expands toward the center. Therefore, it is easy to relieve stress.
In the multilayer ceramic electronic component, when the external electrode is completely flat, it is difficult to relax the stress.
In the multilayer ceramic electronic component according to the present invention, in the external electrode, the thickness T5 of the portion formed on at least the first main surface or the second main surface of the ceramic body is the portion formed on the end surface of the ceramic body. When the thickness is larger than T3, when the multilayer ceramic electronic component is mounted on the mounting substrate, the external electrode on the mounting substrate side is thick, so that stress applied to the multilayer ceramic electronic component can be easily relaxed.
In the multilayer ceramic electronic component according to the present invention, when the plating layer includes the Ni plating layer and the thickness of the Ni plating layer is 1 μm to 5 μm, the external electrode is flat to some extent, but the Ni plating layer is thick, so the Ni plating Since the layer can confine moisture inside the plating layer rather than the plating layer, for example, during reflow mounting, solder explosion in which moisture inside the plating layer explodes together with the solder is prevented.

この発明によれば、等価直列抵抗を低く抑えることができる積層セラミック電子部品が得られる。   According to the present invention, a multilayer ceramic electronic component that can keep the equivalent series resistance low can be obtained.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

この発明にかかる積層セラミックコンデンサの一例を示す斜視図である。It is a perspective view which shows an example of the multilayer ceramic capacitor concerning this invention. 図1に示す積層セラミックコンデンサの図1の線II−IIにおける断面図である。FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 1 taken along line II-II in FIG. 凹部が形成された焼結金属層と導電性樹脂層との界面を示す図解図である。It is an illustration figure which shows the interface of the sintered metal layer and conductive resin layer in which the recessed part was formed. 図1に示す積層セラミックコンデンサの幅方向における中央部分の断面を示す部分拡大図である。It is the elements on larger scale which show the cross section of the center part in the width direction of the multilayer ceramic capacitor shown in FIG. Niめっき層から導電性樹脂層に向かって凸部が形成されたNiめっき層と導電性樹脂層との界面を示す図解図である。It is an illustration figure which shows the interface of the Ni plating layer in which the convex part was formed toward the conductive resin layer from the Ni plating layer, and the conductive resin layer. 図5に示す凸部の大きさを示す図解図である。It is an illustration figure which shows the magnitude | size of the convex part shown in FIG. 図1に示す積層セラミックコンデンサにおいて外部電極の各部分の厚みT0、T1、T2、T3、T4、T5を示す図解図である。FIG. 2 is an illustrative view showing thicknesses T0, T1, T2, T3, T4, and T5 of each portion of an external electrode in the multilayer ceramic capacitor shown in FIG.

図1に示す積層セラミックコンデンサ10は、たとえば、略直方体状のセラミック素体12を含む。セラミック素体12は、複数の積層されたセラミック層14を含み、互いに対向する第1の主面12aおよび第2の主面12bと、互いに対向する第1の側面12cおよび第2の側面12dと、互いに対向する第1の端面12eおよび第2の端面12fとを有する。第1の側面12cおよび第2の側面12dは、それぞれ、第1の主面12aおよび第2の主面12bに接続する。第1の端面12eおよび第2の端面12fは、それぞれ、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dに接続する。このセラミック素体12には、コーナー部および稜部に丸みがつけられている。なお、セラミック素体12は、他の大きさや形状に形成されてもよい。   A multilayer ceramic capacitor 10 shown in FIG. 1 includes, for example, a substantially rectangular parallelepiped ceramic body 12. The ceramic body 12 includes a plurality of laminated ceramic layers 14, and includes a first main surface 12a and a second main surface 12b facing each other, and a first side surface 12c and a second side surface 12d facing each other. The first end face 12e and the second end face 12f are opposed to each other. The first side surface 12c and the second side surface 12d are connected to the first main surface 12a and the second main surface 12b, respectively. The first end surface 12e and the second end surface 12f are connected to the first main surface 12a, the second main surface 12b, the first side surface 12c, and the second side surface 12d, respectively. The ceramic body 12 has rounded corners and ridges. The ceramic body 12 may be formed in other sizes and shapes.

セラミック素体12のセラミック層14のセラミック材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、CaZrO3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にMn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。また、セラミック素体12のセラミック層14の厚みは、たとえば、0.5μm〜10μmとすることができる。 As the ceramic material of the ceramic layer 14 of the ceramic body 12, for example, a dielectric ceramic composed of main components such as BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 can be used. Moreover, you may use what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components. Moreover, the thickness of the ceramic layer 14 of the ceramic body 12 can be set to 0.5 μm to 10 μm, for example.

セラミック素体12の内部には、図2に示すように、たとえば略矩形状の複数の第1および第2の内部電極16a、16bが、セラミック素体12の厚み方向に沿って等間隔に交互に配置されるように埋設されている。
第1および第2の内部電極16a、16bの一端部には、セラミック素体12の第1および第2の端面12e、12fに露出した露出部18a、18bを有する。具体的には、第1の内部電極16aの一端部の露出部18aは、セラミック素体12の第1の端面12eに露出している。また、第2の内部電極16bの一端部の露出部18bは、セラミック素体12の第2の端面12fに露出している。
さらに、第1および第2の内部電極16a、16bのそれぞれは、セラミック素体12の第1および第2の主面12a、12bと平行である。また、第1および第2の内部電極16a、16bは、セラミック素体12の厚み方向において、セラミック層14を介して、互いに対向している。
第1および第2の内部電極16a、16bのそれぞれの厚みは、たとえば、0.2μm〜2μmとすることができる。しかしながら、第1および第2の内部電極16a、16bのそれぞれの厚みも、特に限定されない。
第1および第2の内部電極16a、16bは、たとえば卑金属であるNiを導電性材料として含んでいる。なお、第1および第2の内部電極16a、16bは、たとえば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の1種を含むたとえばAg−Pd合金などの合金により構成することができる。
As shown in FIG. 2, for example, a plurality of first and second internal electrodes 16 a and 16 b having a substantially rectangular shape are alternately arranged at equal intervals along the thickness direction of the ceramic body 12. It is buried so that it may be arranged.
The first and second internal electrodes 16a and 16b have exposed portions 18a and 18b exposed at the first and second end surfaces 12e and 12f of the ceramic body 12, respectively, at one end portions of the first and second internal electrodes 16a and 16b. Specifically, the exposed portion 18 a at one end of the first internal electrode 16 a is exposed at the first end face 12 e of the ceramic body 12. The exposed portion 18 b at one end of the second internal electrode 16 b is exposed at the second end surface 12 f of the ceramic body 12.
Further, each of the first and second internal electrodes 16 a and 16 b is parallel to the first and second main surfaces 12 a and 12 b of the ceramic body 12. The first and second internal electrodes 16 a and 16 b face each other with the ceramic layer 14 in the thickness direction of the ceramic body 12.
Each thickness of the 1st and 2nd internal electrodes 16a and 16b can be 0.2 micrometer-2 micrometers, for example. However, the thickness of each of the first and second internal electrodes 16a and 16b is not particularly limited.
The first and second internal electrodes 16a and 16b contain, for example, Ni, which is a base metal, as a conductive material. The first and second internal electrodes 16a and 16b are made of, for example, a metal such as Ni, Cu, Ag, Pd, or Au, or an alloy such as an Ag—Pd alloy containing one of these metals. be able to.

セラミック素体12の第1および第2の端面12e、12f側には、第1および第2の外部電極20a、20bがそれぞれ形成されている。
第1の外部電極20aは、セラミック素体12の第1の端面12eから第1および第2の主面12a、12bと第1および第2の側面12c、12dとにわたって形成されている。この場合、第1の外部電極20aは、第1の内部電極16aの露出部18aと電気的に接続される。
また、第2の外部電極20bは、セラミック素体12の第2の端面12fから第1および第2の主面12a、12bと第1および第2の側面12c、12dとにわたって形成されている。この場合、第2の外部電極20bは、第2の内部電極16bの露出部18bと電気的に接続される。
First and second external electrodes 20a and 20b are formed on the first and second end faces 12e and 12f of the ceramic body 12, respectively.
The first external electrode 20a is formed from the first end surface 12e of the ceramic body 12 to the first and second main surfaces 12a, 12b and the first and second side surfaces 12c, 12d. In this case, the first external electrode 20a is electrically connected to the exposed portion 18a of the first internal electrode 16a.
The second external electrode 20b is formed from the second end face 12f of the ceramic body 12 to the first and second main faces 12a, 12b and the first and second side faces 12c, 12d. In this case, the second external electrode 20b is electrically connected to the exposed portion 18b of the second internal electrode 16b.

外部電極20aは、セラミック素体12側から順に、焼結金属層22a、導電性樹脂層24aおよびめっき層26aを備える。同様に、外部電極20bは、セラミック素体12側から順に、焼結金属層22b、導電性樹脂層24bおよびめっき層26bを備える。   The external electrode 20a includes a sintered metal layer 22a, a conductive resin layer 24a, and a plating layer 26a in this order from the ceramic body 12 side. Similarly, the external electrode 20b includes a sintered metal layer 22b, a conductive resin layer 24b, and a plating layer 26b in this order from the ceramic body 12 side.

焼結金属層22a、22bは、それぞれ、卑金属であるCuを主成分として含有しており、セラミック素体12の外表面に、すなわち第1および第2の端面12e、12fなどの上に形成され、第1および第2の内部電極16a、16bと物理的かつ電気的に接続される。焼結金属層22a、22bは、それぞれ、Cu粉末およびガラス粉末を含有する導電性ペーストをセラミック素体12の外表面に塗布して焼き付けることによって形成されている。焼結金属層22a、22bの厚みは、それぞれ、たとえば、10μm〜30μmである。   The sintered metal layers 22a and 22b each contain Cu, which is a base metal, as a main component, and are formed on the outer surface of the ceramic body 12, that is, on the first and second end faces 12e and 12f and the like. Are physically and electrically connected to the first and second internal electrodes 16a and 16b. The sintered metal layers 22a and 22b are formed by applying and baking a conductive paste containing Cu powder and glass powder on the outer surface of the ceramic body 12, respectively. The thickness of the sintered metal layers 22a and 22b is, for example, 10 μm to 30 μm, respectively.

導電性樹脂層24a、24bは、それぞれ、金属粒子を導電性材料として含む。導電性樹脂層24a、24bは、それぞれ、焼結金属層22a、22b上に、焼結金属層22a、22bを覆うように形成されており、金属粒子となるCuまたはAgの第1の金属粉末と、所定の平均粒径を有する第2の金属粉末と、熱硬化性樹脂との混合物を加熱して硬化した層である。   Each of the conductive resin layers 24a and 24b includes metal particles as a conductive material. The conductive resin layers 24a and 24b are formed on the sintered metal layers 22a and 22b so as to cover the sintered metal layers 22a and 22b, respectively, and a first metal powder of Cu or Ag serving as metal particles And a layer obtained by heating and curing a mixture of the second metal powder having a predetermined average particle diameter and the thermosetting resin.

焼結金属層22a、22bは、セラミック素体12の端面に導電ペーストを塗布して焼き付けることにより形成されるが、このとき、図3に示すように、焼結金属層22a、22bの表面には複数の凹部25が形成される。焼結金属層22a、22b上に導電性樹脂層24a、24bを形成した場合、焼結金属層22a、22bの表面の凹部25に導電性樹脂層24a、24bを構成する導電性樹脂が入り込む場合と入り込まない場合がある。つまり、凹部25は、導電性樹脂が入り込んだ凹部25aと導電性樹脂が入り込んでいない空隙凹部25bとを含む。焼結金属層22a、22bの凹部25に導電性樹脂が入り込むと、アンカー効果により焼結金属層22a、22bと導電性樹脂層24a、24bとの固着強度を強くすることができる。したがって、焼結金属層22a、22bと導電性樹脂層24a、24bとの剥離を防止するためには、導電性樹脂が入り込んでいない空隙凹部25bを少なくすることが好ましい。   The sintered metal layers 22a and 22b are formed by applying and baking a conductive paste on the end face of the ceramic body 12, and at this time, as shown in FIG. 3, the sintered metal layers 22a and 22b are formed on the surfaces of the sintered metal layers 22a and 22b. A plurality of recesses 25 are formed. When the conductive resin layers 24a and 24b are formed on the sintered metal layers 22a and 22b, the conductive resin constituting the conductive resin layers 24a and 24b enters the recesses 25 on the surfaces of the sintered metal layers 22a and 22b. And may not get inside. That is, the concave portion 25 includes a concave portion 25a in which the conductive resin enters and a void concave portion 25b in which the conductive resin does not enter. When the conductive resin enters the concave portions 25 of the sintered metal layers 22a and 22b, the fixing strength between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b can be increased due to the anchor effect. Therefore, in order to prevent peeling between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b, it is preferable to reduce the gap recesses 25b in which the conductive resin does not enter.

焼結金属層22a、22bの表面の凹部25の観察は、積層セラミックコンデンサ10の幅方向における中央部分の断面、つまり積層セラミックコンデンサ10の長さ方向および厚み方向からなる面であって、幅方向の中央部まで研磨することで露出させた断面が用いられる。このとき、研磨ダレなどが生じないように表面処理が行われ、光学顕微鏡を用いて、倍率1000倍で焼結金属層22a、22bと導電性樹脂層24a、24bとの界面が観察される。凹部25は、焼結金属層側に設けられており、導電性樹脂層24a、24b側に開口している。ここで凹部25とは、凹部内部の内径寸法は、凹部の入口の開口寸法より大きい状態をさす。また、その内部には導電性樹脂が入り込んでいる。そして、焼結金属層22a、22bと導電性樹脂層24a、24bとの間に強い固着強度を得るためには、界面の長さ70μmの範囲における空隙凹部25bの数が6個以下であることが好ましい。このとき、空隙凹部25bの口径は、焼結金属層22a、22bの断面でみて、1μm〜3μmであることが好ましい。   The observation of the concave portions 25 on the surfaces of the sintered metal layers 22a and 22b is a cross-section of the central portion in the width direction of the multilayer ceramic capacitor 10, that is, a surface composed of the length direction and the thickness direction of the multilayer ceramic capacitor 10, A cross section exposed by polishing up to the center of is used. At this time, surface treatment is performed so as not to cause polishing sagging and the like, and the interface between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b is observed at a magnification of 1000 times using an optical microscope. The recess 25 is provided on the sintered metal layer side and opens on the conductive resin layers 24a and 24b side. Here, the concave portion 25 refers to a state in which the inner diameter dimension inside the concave portion is larger than the opening size of the inlet of the concave portion. In addition, a conductive resin enters the inside. And, in order to obtain a strong fixing strength between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b, the number of void recesses 25b in the range of the interface length of 70 μm is 6 or less. Is preferred. At this time, it is preferable that the aperture of the cavity recess 25b is 1 μm to 3 μm in view of the cross section of the sintered metal layers 22a and 22b.

なお、凹部25の大きさとしては、前記界面方向に沿って、口径と深さとで定義される。ここで、凹部25の深さとしては、3μm〜5μmの範囲にあることが好ましい。この数値以外では、アンカー効果を得ることが難しい。   The size of the recess 25 is defined by the diameter and depth along the interface direction. Here, the depth of the recess 25 is preferably in the range of 3 μm to 5 μm. Other than this value, it is difficult to obtain an anchor effect.

導電性樹脂層24a、24bに含まれる金属粒子は、扁平状の扁平粒子と球形状の球形粒子とを含む。金属粒子が扁平状であるか球形状であるかについては、積層セラミックコンデンサ10の幅方向における中央部分の断面であって導電性樹脂層24a、24bの断面を観察し、導電性樹脂層24a、24bに含まれる金属粒子において短辺に対する長辺の比率が5/1以上の金属粒子を扁平粒子とみなし、短辺に対する長辺の比率が5/1未満の金属粒子を球形粒子とみなしている。導電性樹脂層24a、24bに含まれる金属粒子の扁平粒子は外部電極20a、20bにかかる応力を緩和し、導電性樹脂層24a、24bに含まれる金属粒子の球形粒子は電気的接続を担保する。   The metal particles contained in the conductive resin layers 24a and 24b include flat flat particles and spherical spherical particles. As to whether the metal particles are flat or spherical, the cross section of the central portion in the width direction of the multilayer ceramic capacitor 10 and the cross sections of the conductive resin layers 24a and 24b are observed, and the conductive resin layers 24a, 24b, In the metal particles included in 24b, metal particles having a ratio of the long side to the short side of 5/1 or more are regarded as flat particles, and metal particles having a ratio of the long side to the short side of less than 5/1 are regarded as spherical particles. . The flat particles of the metal particles contained in the conductive resin layers 24a and 24b relieve the stress applied to the external electrodes 20a and 20b, and the spherical particles of the metal particles contained in the conductive resin layers 24a and 24b ensure electrical connection. .

さらに、導電性樹脂層24a、24bに含まれる金属粒子の扁平粒子の数に対する球形粒子の数の比率は、3/7〜7/3である。その比率については、積層セラミックコンデンサ10の幅方向における中央部分の断面であって導電性樹脂層24a、24bを含む断面を観察し、導電性樹脂層24a、24bの断面における扁平粒子の数に対する球状粒子の数の比率を、扁平粒子の数に対する球形粒子の数の比率とみなしている。   Furthermore, the ratio of the number of spherical particles to the number of flat particles of metal particles contained in the conductive resin layers 24a and 24b is 3/7 to 7/3. About the ratio, the cross section of the central part in the width direction of the multilayer ceramic capacitor 10 and the cross section including the conductive resin layers 24a and 24b is observed, and the spherical shape with respect to the number of flat particles in the cross section of the conductive resin layers 24a and 24b. The ratio of the number of particles is regarded as the ratio of the number of spherical particles to the number of flat particles.

上述のように観察される積層セラミックコンデンサ10の幅方向における中央部分の断面は、積層セラミックコンデンサ10の長さ方向および厚み方向からなる面であり、積層セラミックコンデンサ10を樹脂で固め、積層セラミックコンデンサ10の幅方向における中央部分まで内部電極16a,16bおよび外部電極20a、20bを含む部分で研磨することによって露出させた断面を用いる。また、研磨ダレなどが生じないように、断面に表面処理を行い、SEMを用いて、たとえば倍率1000倍で導電性樹脂層24a、24bの断面を観察する。図4は、その断面を示す部分拡大図である。   The cross section of the central portion in the width direction of the multilayer ceramic capacitor 10 observed as described above is a surface formed of the length direction and the thickness direction of the multilayer ceramic capacitor 10, and the multilayer ceramic capacitor 10 is solidified with a resin. A cross section exposed by polishing at a portion including the internal electrodes 16a and 16b and the external electrodes 20a and 20b up to the central portion in the width direction of 10 is used. Further, surface treatment is performed on the cross section so as not to cause polishing sagging and the like, and the cross section of the conductive resin layers 24a and 24b is observed using an SEM at a magnification of 1000 times, for example. FIG. 4 is a partially enlarged view showing the cross section.

導電性樹脂層24a、24bに含まれる金属粒子の扁平粒子の数に対する球形粒子の数の比率を3/7〜7/3とするのは、その比率が7/3より大きい場合、扁平粒子の数が少なく、球形粒子の数が多い状態であり、電気的接続は確保できるものの、応力緩和が十分に行えず、たわみ応力に対してセラミック素体にクラックが入ってしまいやすいからである。一方、その比率が3/7より小さい場合、扁平粒子の数が多く、球形粒子の数が少ない状態であり、応力緩和が行えるものの、電気的接続が確保できず、等価直列抵抗が増大してしまうからである。   The ratio of the number of spherical particles to the number of flat particles of the metal particles contained in the conductive resin layers 24a and 24b is 3/7 to 7/3 when the ratio is larger than 7/3. This is because the number is small and the number of spherical particles is large, and electrical connection can be ensured, but stress relaxation cannot be performed sufficiently, and the ceramic body is likely to crack due to bending stress. On the other hand, when the ratio is smaller than 3/7, the number of flat particles is large and the number of spherical particles is small, and although the stress can be relieved, the electrical connection cannot be ensured and the equivalent series resistance increases. Because it ends up.

導電性樹脂層24a、24bに含まれる第2の金属粉末として、卑金属のNiまたはSnが用いられている。第2の金属粉末の形状は、球状、鱗片状などのいずれの形状でもよく、平均粒径が10μm〜50nm程度であり、極めて微小である。   As the second metal powder contained in the conductive resin layers 24a and 24b, base metal Ni or Sn is used. The shape of the second metal powder may be any shape such as a spherical shape and a scale shape, and the average particle size is about 10 μm to 50 nm, which is extremely small.

導電性樹脂層24a、24bに含まれる熱硬化性樹脂としては特に制限されないが、たとえば、フェノール樹脂、アクリル樹脂、シリコン樹脂、エポキシ樹脂、ポリイミド樹脂などを用いることができる。   Although it does not restrict | limit especially as a thermosetting resin contained in the conductive resin layers 24a and 24b, For example, a phenol resin, an acrylic resin, a silicon resin, an epoxy resin, a polyimide resin etc. can be used.

外部電極20aにおいて、焼結金属層22aと導電性樹脂層24aとの界面を含む断面を見た場合、その界面において焼結金属層22aの表面にガラスが存在し、その界面に沿ったガラスの長さをL1とし、その界面に沿った焼結金属層22aのガラス以外の金属部分の長さをL2とした場合、L1/L2が0.2以上1.5以下である。同様に、外部電極20bにおいて、焼結金属層22bと導電性樹脂層24bとの界面を含む断面を見た場合、その界面において焼結金属層22bの表面にガラスが存在し、その界面に沿ったガラスの長さをL1とし、その界面に沿った焼結金属層22bのガラス以外の金属部分の長さをL2とした場合、L1/L2が0.2以上1.5以下である。   In the external electrode 20a, when a cross section including the interface between the sintered metal layer 22a and the conductive resin layer 24a is viewed, glass exists on the surface of the sintered metal layer 22a at the interface, and the glass along the interface When the length is L1 and the length of the metal portion other than the glass of the sintered metal layer 22a along the interface is L2, L1 / L2 is 0.2 or more and 1.5 or less. Similarly, in the external electrode 20b, when a cross section including the interface between the sintered metal layer 22b and the conductive resin layer 24b is viewed, glass is present on the surface of the sintered metal layer 22b at the interface, and along the interface. When the length of the glass is L1 and the length of the metal portion other than the glass of the sintered metal layer 22b along the interface is L2, L1 / L2 is 0.2 or more and 1.5 or less.

このように観察される積層セラミックコンデンサ10の断面は、上述した断面と同様に、積層セラミックコンデンサ10の長さ方向および厚み方向からなる面であり、積層セラミックコンデンサ10を樹脂で固め、積層セラミックコンデンサ10の幅方向における中央部分まで内部電極16a,16bおよび外部電極20a、20bを含む部分で研磨することによって露出させた断面を用いる。また、上述の場合と同様に、研磨ダレなどが生じないように、断面に表面処理を行い、SEMを用いて、たとえば倍率1000倍で外部電極20a、20bの断面を観察する。図4は、その断面を示す部分拡大図である。   The cross-section of the multilayer ceramic capacitor 10 observed in this way is a surface composed of the length direction and the thickness direction of the multilayer ceramic capacitor 10 in the same manner as the above-described cross section, and the multilayer ceramic capacitor 10 is solidified with a resin. A cross section exposed by polishing at a portion including the internal electrodes 16a and 16b and the external electrodes 20a and 20b up to the central portion in the width direction of 10 is used. Further, as in the case described above, the cross section is subjected to surface treatment so as not to cause polishing sagging and the like, and the cross section of the external electrodes 20a and 20b is observed using a SEM, for example, at a magnification of 1000 times. FIG. 4 is a partially enlarged view showing the cross section.

外部電極20a(20b)において、焼結金属層22a(22b)と導電性樹脂層24a(24b)との界面を含む断面を見た場合、その界面において焼結金属層22a(22b)の表面にガラスが存在し、その界面に沿ったガラスの長さをL1とし、その界面に沿った焼結金属層22a(22b)のガラス以外の金属部分の長さをL2とした場合、L1/L2が0.2以上1.5以下であるとするのは、L1/L2が1.5より大きい場合、その界面においてガラスが多くなり、焼結金属層22a(22b)および導電性樹脂層24a(24b)間の抵抗値が大きくなってしまうからである。一方、L1/L2が0.2より小さい場合、焼結金属層22a(22b)中のガラスが少なくなり、焼結金属層22a(22b)とセラミック素体12との固着強度が弱くなってしまうからである。   In the external electrode 20a (20b), when a cross section including an interface between the sintered metal layer 22a (22b) and the conductive resin layer 24a (24b) is viewed, the interface is formed on the surface of the sintered metal layer 22a (22b). When glass is present, the length of the glass along the interface is L1, and the length of the metal portion other than the glass of the sintered metal layer 22a (22b) along the interface is L2, L1 / L2 is When L1 / L2 is larger than 1.5, the glass is increased at the interface between the sintered metal layer 22a (22b) and the conductive resin layer 24a (24b). This is because the resistance value between () increases. On the other hand, when L1 / L2 is smaller than 0.2, the glass in the sintered metal layer 22a (22b) decreases, and the fixing strength between the sintered metal layer 22a (22b) and the ceramic body 12 becomes weak. Because.

また、焼結金属層22a(22b)とセラミック素体12との固着強度を上げるためには、一定量以上のガラスを焼結金属層22a(22b)に含ませる必要があり、その場合、セラミック素体12に焼結金属層22a(22b)を焼き付けた際、ガラスが焼結金属層22a(22b)の表面に析出する。つまり、焼結金属層22a(22b)と導電性樹脂層24a(24b)との界面にガラスが析出しており、その界面に沿ったガラスの長さは、10μm以上30μm以下であることが好ましい。そのガラスの長さが10μm未満の場合、十分なガラスが含まれていないということであり、焼結金属層22a(22b)とセラミック素体12との間の固着強度が弱くなる。また、そのガラスの長さが30μmを超える場合、焼結金属層22a(22b)の導体と導電性樹脂層24a(24b)の導体との間の接触面積を確保することができないため、それらの間の抵抗値が高くなり、結果として、等価直列抵抗が高なる傾向にある。   Further, in order to increase the fixing strength between the sintered metal layer 22a (22b) and the ceramic body 12, it is necessary to include a certain amount or more of glass in the sintered metal layer 22a (22b). When the sintered metal layer 22a (22b) is baked on the element body 12, glass is deposited on the surface of the sintered metal layer 22a (22b). That is, glass is deposited at the interface between the sintered metal layer 22a (22b) and the conductive resin layer 24a (24b), and the length of the glass along the interface is preferably 10 μm or more and 30 μm or less. . If the length of the glass is less than 10 μm, it means that sufficient glass is not contained, and the fixing strength between the sintered metal layer 22a (22b) and the ceramic body 12 becomes weak. Moreover, since the contact area between the conductor of sintered metal layer 22a (22b) and the conductor of conductive resin layer 24a (24b) cannot be ensured when the length of the glass exceeds 30 micrometers, those As a result, the equivalent series resistance tends to increase.

めっき層26aは、Niめっき層28aおよびSnめっき層30aを含む。同様に、めっき層26bは、Niめっき層28bおよびSnめっき層30bを含む。   The plating layer 26a includes a Ni plating layer 28a and a Sn plating layer 30a. Similarly, the plating layer 26b includes a Ni plating layer 28b and a Sn plating layer 30b.

Niめっき層28a、28bは、導電性樹脂層24a、24bなどの表面をNiで電解めっき処理することによって形成されており、それぞれの厚みは、たとえば、1μm〜5μmである。Niめっき層28a、28bは、バリア層として機能する。   The Ni plating layers 28a and 28b are formed by subjecting the surfaces of the conductive resin layers 24a and 24b and the like to electrolytic plating with Ni, and their thicknesses are, for example, 1 μm to 5 μm. The Ni plating layers 28a and 28b function as barrier layers.

ここで、導電性樹脂層24a、24bは、焼結金属層22a、22b上に導電性樹脂を塗布し、熱硬化させることにより形成される。このとき、導電性樹脂の硬化条件を調整することにより、導電性樹脂層24a、24bの表面に複数の凹部を形成することができる。また、導電性樹脂層24a、24bを形成した後、サンドブラストなどの物理的外力を加えることにより、導電性樹脂層24a、24bの表面に凹部を形成してもよい。   Here, the conductive resin layers 24a and 24b are formed by applying a conductive resin on the sintered metal layers 22a and 22b and thermosetting them. At this time, a plurality of recesses can be formed on the surfaces of the conductive resin layers 24a and 24b by adjusting the curing conditions of the conductive resin. Further, after forming the conductive resin layers 24a and 24b, a concave portion may be formed on the surfaces of the conductive resin layers 24a and 24b by applying a physical external force such as sandblasting.

凹部が形成された導電性樹脂層24a、24bの上に、Niめっき層28a、28bが形成される。このとき、導電性樹脂層24a、24bの表面に凹部が形成されているため、図5に示すように、凹部内にNiめっき層28a、28bが入り込み、Niめっき層28a、28bから導電性樹脂層24a、24b側に延びる凸部29が形成される。このとき、導電性樹脂層24a、24bの表面のNiめっき層28a、28bから導電性樹脂層24a、24bの凹部内に突出する凸部29の深さは、1.0μm〜7.0μmの範囲内にあることが好ましい。凸部29の深さが1.0μm未満の場合、Niめっき層28a、28bの導電性樹脂層24a、24bへの食い込みが足りず、十分なアンカー効果を得ることができない。また、凸部29の深さが7.0μmを超える場合、Niめっきが導電性樹脂層24a、24bにとられてしまい、Niめっき層28a、28bの表面が凹んで、積層セラミックコンデンサ10の基板への実装性が悪くなる。このような凹みを解消するためには、Niめっきを十分に厚くすることが考えられるが、めっき厚を厚くするためにはめっき時間を長くする必要があり、生産効率上好ましくない。   Ni plating layers 28a and 28b are formed on the conductive resin layers 24a and 24b where the recesses are formed. At this time, since the recesses are formed on the surfaces of the conductive resin layers 24a and 24b, as shown in FIG. 5, the Ni plating layers 28a and 28b enter into the recesses, and the conductive resin from the Ni plating layers 28a and 28b. Protrusions 29 extending toward the layers 24a and 24b are formed. At this time, the depth of the convex portion 29 protruding from the Ni plating layers 28a, 28b on the surface of the conductive resin layers 24a, 24b into the concave portions of the conductive resin layers 24a, 24b is in the range of 1.0 μm to 7.0 μm. It is preferable to be within. When the depth of the convex portion 29 is less than 1.0 μm, the Ni plating layers 28a and 28b are not sufficiently penetrated into the conductive resin layers 24a and 24b, and a sufficient anchor effect cannot be obtained. Further, when the depth of the convex portion 29 exceeds 7.0 μm, the Ni plating is applied to the conductive resin layers 24a and 24b, the surfaces of the Ni plating layers 28a and 28b are recessed, and the substrate of the multilayer ceramic capacitor 10 The mountability to becomes worse. In order to eliminate such a dent, it is conceivable to make the Ni plating sufficiently thick. However, in order to increase the plating thickness, it is necessary to lengthen the plating time, which is not preferable in terms of production efficiency.

なお、Niめっき層28a、28bから導電性樹脂層24a、24b側に延びる凸部29は、積層セラミックコンデンサ10の断面で観察される。断面は、積層セラミックコンデンサ10の長さ方向および厚み方向からなる面であり、幅方向中央部まで研磨することで露出させた断面が用いられる。また、研磨ダレなどが生じないように、表面処理を行い、SEMを用いて、倍率1000倍で導電性樹脂層24a、24bとNiめっき層28a、28bとの界面が観察される。ここで、凸部29の大きさは、図6に示すように、凸部29の両側のNiめっき層面から測定した凸部29の深さのうちの大きい方の値とする。   The protrusions 29 extending from the Ni plating layers 28 a and 28 b toward the conductive resin layers 24 a and 24 b are observed in the cross section of the multilayer ceramic capacitor 10. The cross section is a surface formed of the length direction and the thickness direction of the multilayer ceramic capacitor 10, and a cross section exposed by polishing up to the center in the width direction is used. Further, the surface treatment is performed so as not to cause polishing sagging and the like, and the interface between the conductive resin layers 24a and 24b and the Ni plating layers 28a and 28b is observed using an SEM at a magnification of 1000 times. Here, as shown in FIG. 6, the size of the convex portion 29 is the larger value of the depths of the convex portion 29 measured from the Ni plating layer surfaces on both sides of the convex portion 29.

さらに、Snめっき層30a、30bは、Niめっき層28a、28bの表面をSnで電解めっき処理することによって形成されており、それぞれの厚みは、たとえば、1μm〜5μmである。Snめっき層30a、30bは、はんだ付け性を向上させるように機能する。   Furthermore, the Sn plating layers 30a and 30b are formed by subjecting the surfaces of the Ni plating layers 28a and 28b to electrolytic plating with Sn, and each thickness is, for example, 1 μm to 5 μm. The Sn plating layers 30a and 30b function to improve solderability.

外部電極20aにおいて、導電性樹脂層24aとめっき層26aとの界面を含む断面を見た場合、導電性樹脂層24aから金属粒子が露出している数は、導電性樹脂層24aとめっき層26aとの界面の長さ1mmあたりに50個〜250個である。同様に、外部電極20bにおいて、導電性樹脂層24bとめっき層26bとの界面を含む断面を見た場合、導電性樹脂層24bから金属粒子が露出している数は、導電性樹脂層24bとめっき層26bとの界面の長さ1mmあたりに50個〜250個である。   In the external electrode 20a, when the cross section including the interface between the conductive resin layer 24a and the plating layer 26a is viewed, the number of exposed metal particles from the conductive resin layer 24a is determined by the number of the conductive resin layer 24a and the plating layer 26a. 50 to 250 per 1 mm of the interface length. Similarly, when the cross section including the interface between the conductive resin layer 24b and the plating layer 26b is seen in the external electrode 20b, the number of exposed metal particles from the conductive resin layer 24b is the same as that of the conductive resin layer 24b. The number is 50 to 250 per 1 mm of the length of the interface with the plating layer 26b.

このように観察される積層セラミックコンデンサ10の断面は、上述した断面と同様に、積層セラミックコンデンサ10の長さ方向および厚み方向からなる面であり、積層セラミックコンデンサ10を樹脂で固め、積層セラミックコンデンサ10の幅方向における中央部分まで内部電極16a、16bおよび外部電極20a、20bを含む部分で研磨することによって露出させた断面を用いる。また、上述の場合と同様に、研磨ダレなどが生じないように、断面に表面処理を行い、SEMを用いて、たとえば倍率1000倍で導電性樹脂層24a、24bの断面を観察する。図4は、その断面を示す部分拡大図である。   The cross-section of the multilayer ceramic capacitor 10 observed in this way is a surface composed of the length direction and the thickness direction of the multilayer ceramic capacitor 10 in the same manner as the above-described cross section, and the multilayer ceramic capacitor 10 is solidified with a resin. A cross section exposed by polishing at a portion including the internal electrodes 16a and 16b and the external electrodes 20a and 20b up to a central portion in the width direction of 10 is used. Similarly to the case described above, surface treatment is performed on the cross section so as not to cause polishing sagging and the like, and the cross sections of the conductive resin layers 24a and 24b are observed using a SEM, for example, at a magnification of 1000 times. FIG. 4 is a partially enlarged view showing the cross section.

外部電極20a(20b)において、導電性樹脂層24a(24b)とめっき層26a(26b)との界面を含む断面を見た場合、導電性樹脂層24a(24b)から金属粒子が露出している数を、導電性樹脂層24a(24b)とめっき層26a(26b)との界面の長さ1mmあたりに50個〜250個とするのは、その数が50個より少ない場合、露出している少ない金属粒子に電解集中が発生し、水が電気分解され、水素が発生し、この水素によりめっき層26a(26b)に欠損が生じてしまう場合があるからである。一方、その数が250個より多い場合、導電性樹脂層24a(24b)中の樹脂の量が少なくなり、積層セラミックコンデンサ10が基板に実装されている場合に基板のたわみに対して積層セラミックコンデンサ10が強度的に弱くなってしまう場合があるからである。   In the external electrode 20a (20b), when a cross section including the interface between the conductive resin layer 24a (24b) and the plating layer 26a (26b) is viewed, the metal particles are exposed from the conductive resin layer 24a (24b). The number of 50 to 250 per 1 mm of the interface length between the conductive resin layer 24a (24b) and the plating layer 26a (26b) is exposed when the number is less than 50. This is because electrolytic concentration occurs in few metal particles, water is electrolyzed, hydrogen is generated, and this hydrogen may cause defects in the plating layer 26a (26b). On the other hand, when the number is more than 250, the amount of the resin in the conductive resin layer 24a (24b) is reduced, and the multilayer ceramic capacitor with respect to the deflection of the substrate when the multilayer ceramic capacitor 10 is mounted on the substrate. This is because 10 may be weak in strength.

この積層セラミックコンデンサ10は、たとえば、長さLが1mm、幅Wが0.5mm、厚みTが0.5mmの略直方体状に形成されている。   The multilayer ceramic capacitor 10 is formed, for example, in a substantially rectangular parallelepiped shape having a length L of 1 mm, a width W of 0.5 mm, and a thickness T of 0.5 mm.

また、この積層セラミックコンデンサ10では、内部電極16a、16bは、層状であり、セラミック素体12の主面12a、12b同士を結ぶ方向に積層されている。   In the multilayer ceramic capacitor 10, the internal electrodes 16 a and 16 b are layered and are stacked in a direction connecting the main surfaces 12 a and 12 b of the ceramic body 12.

さらに、この積層セラミックコンデンサ10では、外部電極20a、20bを、セラミック素体12の最も主面12a、12b側に配置された内部電極16a、16bの位置で、内部電極16a、16bの積層方向においてセラミック素体12の第1の主面12a側から順に第1の領域、第2の領域および第3の領域の3つの領域に分割した場合、図7に示すように、第1の領域および第3の領域において、セラミック素体12の主面12a、12bの位置の外部電極20a、20bの厚みをT0とし、セラミック素体12の最も主面12a、12b側に配置された内部電極16a、16bの位置の焼結金属層22a、22bの厚みをT1とし、セラミック素体12の最も主面12a、12b側に配置された内部電極16a、16bの位置の外部電極20a、20bの厚みをT2とし、第2の領域において、外部電極20a、20bの最も厚い厚みをT3とし、焼結金属層22a、22bの最も厚い厚みをT4とし、セラミック素体12の第1の主面12aまたは第2の主面12bに形成された部分の厚みをT5とする。そして、厚みT0と厚みT2との差をt1とし、厚みT0と厚みT3との差をt2とすると、t1>t2であり、t1およびt2は、それぞれ、10μm以上40μm以下の関係を満たす。さらに、厚みT5は、厚みT3より厚い。なお、外部電極20a、20bなどの厚みT0、T1、T2、T3、T4は、それぞれ、積層セラミックコンデンサ10の長さ方向における厚みであり、外部電極20a、20bの厚みT5は、積層セラミックコンデンサ10の厚み方向における厚みである。   Further, in this multilayer ceramic capacitor 10, the external electrodes 20a, 20b are arranged at the positions of the internal electrodes 16a, 16b arranged on the most main surfaces 12a, 12b side of the ceramic body 12 in the stacking direction of the internal electrodes 16a, 16b. When the ceramic body 12 is divided into three regions of the first region, the second region, and the third region in order from the first main surface 12a side, as shown in FIG. In the region 3, the thickness of the external electrodes 20a, 20b at the positions of the main surfaces 12a, 12b of the ceramic body 12 is T0, and the internal electrodes 16a, 16b disposed on the most main surfaces 12a, 12b side of the ceramic body 12 The thickness of the sintered metal layers 22a and 22b at the position T1 is T1, and the positions of the internal electrodes 16a and 16b disposed on the most main surfaces 12a and 12b side of the ceramic body 12 are as follows. The thickness of the partial electrodes 20a and 20b is T2, the thickest thickness of the external electrodes 20a and 20b is T3, and the thickest thickness of the sintered metal layers 22a and 22b is T4 in the second region. The thickness of the portion formed on the first main surface 12a or the second main surface 12b is T5. When the difference between the thickness T0 and the thickness T2 is t1, and the difference between the thickness T0 and the thickness T3 is t2, t1> t2, and t1 and t2 satisfy the relationship of 10 μm or more and 40 μm or less, respectively. Furthermore, the thickness T5 is thicker than the thickness T3. The thicknesses T0, T1, T2, T3, and T4 of the external electrodes 20a and 20b are the thicknesses in the length direction of the multilayer ceramic capacitor 10, and the thickness T5 of the external electrodes 20a and 20b is the multilayer ceramic capacitor 10. It is the thickness in the thickness direction.

この積層セラミックコンデンサ10では、導電性樹脂層24a、24bに含まれる金属粒子の扁平粒子の数に対する球形粒子の数の比率が3/7〜7/3であるので、応力の緩和と電気的接続とのバランスがとれる。そのため、この積層セラミックコンデンサ10では、良好な耐性とともに良好な電気的特性が得られる。   In this multilayer ceramic capacitor 10, since the ratio of the number of spherical particles to the number of flat particles of metal particles contained in the conductive resin layers 24a and 24b is 3/7 to 7/3, stress relaxation and electrical connection are achieved. And balance. Therefore, the multilayer ceramic capacitor 10 can provide good electrical characteristics as well as good resistance.

さらに、この積層セラミックコンデンンサ10では、積層セラミックコンデンサ10の断面における焼結金属層22a、22bと導電性樹脂層24a、24bとの界面において、界面の長さ70μmの範囲における空隙凹部の数を6個以下とすることにより、焼結金属層22a、22bと導電性樹脂層24a、24bとの間の密着性を大きくすることができる。   Furthermore, in this multilayer ceramic capacitor 10, the number of void recesses in the range of the interface length of 70 μm at the interface between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b in the cross section of the multilayer ceramic capacitor 10 is obtained. By setting the number to 6 or less, the adhesion between the sintered metal layers 22a and 22b and the conductive resin layers 24a and 24b can be increased.

この積層セラミックコンデンサ10では、L1/L2が0.2以上1.5以下であるので、焼結金属層24a、24bおよび導電性樹脂層24a、24b間の抵抗値を低く抑えることができるとともに、焼結金属層24a、24bとセラミック素体12との固着強度が十分である。そのため、この積層セラミックコンデンサ10では、等価直列抵抗を低く抑えることができる。   In this multilayer ceramic capacitor 10, since L1 / L2 is 0.2 or more and 1.5 or less, the resistance value between the sintered metal layers 24a and 24b and the conductive resin layers 24a and 24b can be kept low, Adhesive strength between the sintered metal layers 24a and 24b and the ceramic body 12 is sufficient. Therefore, in this multilayer ceramic capacitor 10, the equivalent series resistance can be kept low.

また、この積層セラミックコンデンサ10では、導電性樹脂層24a(24b)とめっき層26a(26b)との界面を含む断面を見た場合、その界面の導電性樹脂層24a(24b)上に、その界面の長さ1mmあたりに金属粒子が50個〜250個存在しているので、金属粒子に電解集中が起きないため、水素の発生を抑制することができ、めっき層26a(26b)の欠損を防止することができ、しかも、基板に実装されている場合に基板のたわみに対して強度的に十分である。   Further, in this multilayer ceramic capacitor 10, when a cross section including the interface between the conductive resin layer 24a (24b) and the plating layer 26a (26b) is viewed, the conductive resin layer 24a (24b) at the interface is Since 50 to 250 metal particles exist per 1 mm of the interface length, electrolytic concentration does not occur in the metal particles, so that generation of hydrogen can be suppressed, and defects in the plating layer 26a (26b) can be prevented. Moreover, when it is mounted on the substrate, it is sufficient in strength against the deflection of the substrate.

さらに、この積層セラミックコンデンサ10では、Niめっき層28a、28bから導電性樹脂層24a、24b側に向かって凸部が形成されているため、アンカー効果により、導電性樹脂層24a、24bとNiめっき層28a、28bとの間において剥離が生じにくい。そのため、積層セラミックコンデンサ10を基板に実装するためにリフローはんだ付けを行っても、導電性樹脂層24a、24bに含まれる水分が噴出せず、はんだ爆ぜを防止することができる。   Further, in this multilayer ceramic capacitor 10, since the convex portions are formed from the Ni plating layers 28a, 28b toward the conductive resin layers 24a, 24b, the conductive resin layers 24a, 24b and the Ni plating are caused by the anchor effect. Peeling hardly occurs between the layers 28a and 28b. Therefore, even if reflow soldering is performed in order to mount the multilayer ceramic capacitor 10 on a substrate, moisture contained in the conductive resin layers 24a and 24b is not ejected, and solder explosion can be prevented.

この積層セラミックコンデンサ10では、t1>t2であり、t1およびt2は、それぞれ、10μm以上40μm以下の関係を満たす。
そのため、この積層セラミックコンデンサ10では、外部電極20a、20bは、中央部に向かって厚く膨らむ形状になっているが、中央部での膨らみ量は、外層付近の膨らみ量に比べて緩くなっている。
したがって、この積層セラミックコンデンサ10では、外部電極20a、20bを薄く平坦に形成することができるため、等価直列抵抗を低く抑えることができる。
なお、積層セラミックコンデンサ10において、外部電極20a、20bの膨らみ量が多くなりすぎると、外部電極20a、20bが厚くなり、等価直列抵抗が上昇してしまう。
In this multilayer ceramic capacitor 10, t1> t2, and t1 and t2 satisfy a relationship of 10 μm or more and 40 μm or less, respectively.
Therefore, in this multilayer ceramic capacitor 10, the external electrodes 20a and 20b are shaped to swell thickly toward the center, but the amount of bulge at the center is less than the amount of bulge near the outer layer. .
Therefore, in this multilayer ceramic capacitor 10, since the external electrodes 20a and 20b can be formed thin and flat, the equivalent series resistance can be kept low.
In the multilayer ceramic capacitor 10, if the amount of swelling of the external electrodes 20a and 20b becomes too large, the external electrodes 20a and 20b become thick and the equivalent series resistance increases.

また、この積層セラミックコンデンサ10では、積層セラミックコンデンサ10が実装基板に実装された際に、引っ張り応力がセラミック素体12の両端の外部電極20a、20bにかかるが、外部電極20a、20bが中央部に向かって膨らんでいるので、応力を緩和しやすい。
なお、積層セラミックコンデンサ10において、外部電極20a、20bが完全な平坦である場合、応力を緩和しにくい。
Further, in this multilayer ceramic capacitor 10, when the multilayer ceramic capacitor 10 is mounted on the mounting substrate, tensile stress is applied to the external electrodes 20a, 20b at both ends of the ceramic body 12, but the external electrodes 20a, 20b are in the central portion. It is easy to relieve stress.
In the multilayer ceramic capacitor 10, when the external electrodes 20a and 20b are completely flat, it is difficult to relieve stress.

また、この積層セラミックコンデンサ10では、導電性樹脂層24a、24bの金属粒子がCuまたはAgを含むので、導電性樹脂層24a、24bにおいて良好な導電性が確保される。   Further, in the multilayer ceramic capacitor 10, since the metal particles of the conductive resin layers 24a and 24b contain Cu or Ag, good conductivity is ensured in the conductive resin layers 24a and 24b.

さらに、この積層セラミックコンデンサ10では、焼結金属層22a、22bがCuを含むので、焼結金属層22a、22bにおいて良好な導電性が確保される。   Furthermore, in this multilayer ceramic capacitor 10, since the sintered metal layers 22a and 22b contain Cu, good conductivity is ensured in the sintered metal layers 22a and 22b.

また、この積層セラミックコンデンサ10では、めっき層26a、26bがNiめっき層28a、28bを含むので、Niめっき層28a、28bによってめっき層26a、26bよりも内部の水分などを閉じ込めることができ、たとえばリフローによる実装時に、めっき層26a、26bよりも内部の水分などがはんだとともに外部に爆ぜるはんだ爆ぜが防止される。   Moreover, in this multilayer ceramic capacitor 10, since the plating layers 26a and 26b include the Ni plating layers 28a and 28b, moisture inside the plating layers 26a and 26b can be confined by the Ni plating layers 28a and 28b. At the time of mounting by reflow, solder explosion in which moisture inside the plating layers 26a and 26b explodes together with the solder is prevented.

この積層セラミックコンデンサ10では、外部電極20a、20bにおいて、セラミック素体12の第1の主面12aまたは第2の主面12bに形成された部分の厚みT5がセラミック素体12の端面12e、12fに形成された部分の厚みT3より厚いので、積層セラミックコンデンサ10が実装基板に実装された際に、実装基板側の外部電極20a、20bの厚みが厚くなるため、積層セラミックコンデンサ10にかかる応力を緩和しやすい。   In the multilayer ceramic capacitor 10, the thickness T5 of the portion formed on the first main surface 12a or the second main surface 12b of the ceramic body 12 in the external electrodes 20a and 20b is equal to the end surfaces 12e and 12f of the ceramic body 12. Since the thickness of the external electrodes 20a and 20b on the mounting substrate side becomes thick when the multilayer ceramic capacitor 10 is mounted on the mounting substrate, the stress applied to the multilayer ceramic capacitor 10 is increased. Easy to relax.

また、この積層セラミック電子部品10では、めっき層26a、26bがNiめっき層28a、28bを含み、Niめっき層28a、28bの厚みが1μm〜5μmであるので、外部電極20a、20bがある程度平坦であるが、Niめっき層28a、28bが厚いため、Niめっき層28a、28bによってめっき層26a、26bよりも内部の水分などを閉じ込めることができるので、たとえばリフローによる実装時に、めっき層26a、26bよりも内部の水分などがはんだとともに外部に爆ぜるはんだ爆ぜが防止される。   Moreover, in this multilayer ceramic electronic component 10, since the plating layers 26a and 26b include Ni plating layers 28a and 28b and the thicknesses of the Ni plating layers 28a and 28b are 1 μm to 5 μm, the external electrodes 20a and 20b are somewhat flat. However, since the Ni plating layers 28a and 28b are thick, moisture inside the plating layers 26a and 26b can be confined by the Ni plating layers 28a and 28b. For example, when mounting by reflow, the plating layers 26a and 26b Also, the solder explosion that the internal moisture etc. explodes together with the solder is prevented.

さらに、この積層セラミックコンデンサ10は、外部電極20a、20bがセラミック素体12の第1の主面12aおよび第2の主面12bに形成されているので、第1の主面12aおよび第2の主面12bのどちらの主面を実装面としても実装しやすい。   Further, in this multilayer ceramic capacitor 10, since the external electrodes 20a and 20b are formed on the first main surface 12a and the second main surface 12b of the ceramic body 12, the first main surface 12a and the second main surface 12b are formed. It is easy to mount either main surface of the main surface 12b as a mounting surface.

また、この積層セラミックコンデンサ10では、セラミック素体12の側面12c、12dにも外部電極20a、20bが形成されているので、耐湿信頼性を向上する効果がある。   Further, in this multilayer ceramic capacitor 10, since the external electrodes 20a and 20b are also formed on the side surfaces 12c and 12d of the ceramic body 12, there is an effect of improving the moisture resistance reliability.

次に、上述の積層セラミックコンデンサ10を製造する方法の一例について説明する。   Next, an example of a method for manufacturing the above-described multilayer ceramic capacitor 10 will be described.

まず、セラミック素体12(セラミック層14)を構成するためのセラミック材料を含むセラミックグリーンシートを用意する。   First, a ceramic green sheet containing a ceramic material for constituting the ceramic body 12 (ceramic layer 14) is prepared.

次に、そのセラミックグリーンシートの上に、導電性ペーストを塗布することによって、導電パターンを形成する。なお、導電性ペーストの塗布は、たとえば、スクリーン印刷法などの各種印刷法によって行うことができる。導電性ペーストは、導電性微粒子の他に、公知のバインダーや溶剤を含んでいてもよい。   Next, a conductive pattern is formed on the ceramic green sheet by applying a conductive paste. The conductive paste can be applied by various printing methods such as a screen printing method. The conductive paste may contain a known binder or solvent in addition to the conductive fine particles.

そして、導電パターンが形成されていない複数枚のセラミックグリーンシートと、第1または第2の内部電極に対応した形状の導電パターンが形成されているセラミックグリーンシートと、導電パターンが形成されていない複数枚のセラミックグリーンシートとをこの順番で積層し、積層方向にプレスすることによって、マザー積層体を作製する。   A plurality of ceramic green sheets on which no conductive pattern is formed; a ceramic green sheet on which a conductive pattern having a shape corresponding to the first or second internal electrode is formed; and a plurality of ceramic green sheets on which no conductive pattern is formed. The ceramic green sheets are laminated in this order and pressed in the laminating direction to produce a mother laminated body.

それから、マザー積層体の上の仮想のカットラインに沿ってマザー積層体をカッティングすることによって、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切によって行うことができる。生のセラミック積層体に対しては、バレル研磨などを施し、稜線部や角部を丸めてもよい。   Then, by cutting the mother laminate along a virtual cut line on the mother laminate, a plurality of raw ceramic laminates are produced from the mother laminate. Note that the cutting of the mother laminate can be performed by dicing or pressing. The raw ceramic laminate may be subjected to barrel polishing or the like to round the ridge line portion or the corner portion.

そして、生のセラミック積層体の焼成を行う。この焼成工程において、第1および第2の内部電極が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、たとえば、900℃〜1300℃とすることができる。   Then, the raw ceramic laminate is fired. In the firing step, the first and second internal electrodes are fired. The firing temperature can be appropriately set depending on the type of ceramic material and conductive paste used. The firing temperature can be, for example, 900 ° C. to 1300 ° C.

それから、ディッピングなどの方法によって、焼成後のセラミック積層体(セラミック素体)の両端部に導電性ペーストを塗布する。   Then, a conductive paste is applied to both ends of the fired ceramic laminate (ceramic body) by a method such as dipping.

次に、セラミック積層体に塗布した導電性ペーストをたとえば60℃〜180℃の中で10分間熱風乾燥する。   Next, the conductive paste applied to the ceramic laminate is dried with hot air, for example, at 60 ° C. to 180 ° C. for 10 minutes.

その後、乾燥した導電性ペーストを焼き付けて焼結金属層を形成する。このとき、焼結金属層を得るための焼付温度を変えることにより、焼結金属層の表面に形成される凹部の数を変更することができる。そして、焼結金属層の表面の凹部の口径および深さを調整することにより、凹部内に入り込む導電性樹脂を調整することができ、焼結金属層と導電性樹脂層の間に大きい密着性を得ることができる。   Thereafter, the dried conductive paste is baked to form a sintered metal layer. At this time, the number of the recessed parts formed in the surface of a sintered metal layer can be changed by changing the baking temperature for obtaining a sintered metal layer. And by adjusting the diameter and depth of the concave portion on the surface of the sintered metal layer, the conductive resin entering the concave portion can be adjusted, and the large adhesion between the sintered metal layer and the conductive resin layer. Can be obtained.

そして、焼結金属層上に、導電性樹脂層の金属粒子となるCuまたはAgの第1の金属粉末と、所定の平均粒径を有する第2の金属粉末と、熱硬化性樹脂との混合物を加熱して硬化することによって、導電性樹脂層を形成する。
この場合、導電性樹脂層に含まれる金属粒子の扁平粒子の数に対する球形粒子の数の比率を3/7〜7/3とするためには、たとえば、導電性樹脂層の材料において扁平粒子および球形粒子となる材料の割合を調整したり導電性樹脂層の材料となる混合物の加熱温度などの導電性樹脂層形成条件を調整したりすることによって可能である。
また、この場合、導電性樹脂層とめっき層との界面を含む断面を見た場合、導電性樹脂層から金属粒子が露出している数を、導電性樹脂層とめっき層との界面の長さ1mmあたりに50個〜250個とするためには、たとえば、導電性樹脂層の材料において第1の金属粉末、第2の金属粉末および熱硬化性樹脂の割合を調整したり導電性樹脂層の材料となる混合物の加熱温度などの導電性樹脂層形成条件を調整したりすることによって可能である。
同様に、導電性樹脂層の形成条件を調整することにより、導電性樹脂層の表面に凹部を形成することができる。また、サンドブラストなどの物理的外力によっても、導電性樹脂層の表面に凹部を形成することができる。
Then, on the sintered metal layer, a mixture of a first metal powder of Cu or Ag that becomes metal particles of the conductive resin layer, a second metal powder having a predetermined average particle diameter, and a thermosetting resin Is heated and cured to form a conductive resin layer.
In this case, in order to set the ratio of the number of spherical particles to the number of flat particles of the metal particles contained in the conductive resin layer to 3/7 to 7/3, for example, in the material of the conductive resin layer, the flat particles and It is possible by adjusting the ratio of the material that becomes the spherical particles, or by adjusting the conductive resin layer forming conditions such as the heating temperature of the mixture that becomes the material of the conductive resin layer.
In this case, when the cross section including the interface between the conductive resin layer and the plating layer is viewed, the number of exposed metal particles from the conductive resin layer is determined by the length of the interface between the conductive resin layer and the plating layer. In order to obtain 50 to 250 per 1 mm, for example, the ratio of the first metal powder, the second metal powder and the thermosetting resin in the material of the conductive resin layer is adjusted, or the conductive resin layer This is possible by adjusting the conductive resin layer forming conditions such as the heating temperature of the mixture as the material.
Similarly, a recess can be formed on the surface of the conductive resin layer by adjusting the formation conditions of the conductive resin layer. Moreover, a recessed part can be formed in the surface of a conductive resin layer also by physical external forces, such as sandblasting.

それから、導電性樹脂層上に電解めっきによりめっき層(Niめっき層およびSnめっき層)を施すことによって、積層セラミックコンデンサ10を製造することができる。なお、導電性樹脂層の表面に凹部を形成することにより、凹部内にNiめっきが入り込み、Niめっき層から導電性樹脂層側に向かって凸部を形成することができる。   Then, the multilayer ceramic capacitor 10 can be manufactured by applying plating layers (Ni plating layer and Sn plating layer) on the conductive resin layer by electrolytic plating. In addition, by forming a concave portion on the surface of the conductive resin layer, Ni plating enters the concave portion, and a convex portion can be formed from the Ni plated layer toward the conductive resin layer side.

(実験例)
まず、実施例として、上述の実施の形態に則した積層セラミックコンデンサ10を20個作製した。
また、比較例として、実施例と比べて、t1(T0−T2)がt2(T3−T2)より大きくない積層セラミックコンデンサ(試料1〜5)を20個ずつ作製した。
なお、実施例および比較例の積層セラミックコンデンサは、積層セラミックコンデンサの長さL、幅Wおよび厚みTと、外部電極の各部分の厚みT0、T1、T2、T3、T4、T5とのほかは、設計上、同じ構造をしている。
そして、実施例および比較例の積層セラミックコンデンサについて、等価直列抵抗を測定した。
以上の結果を表1に示す。
(Experimental example)
First, as an example, 20 multilayer ceramic capacitors 10 according to the above-described embodiment were produced.
Further, as a comparative example, 20 multilayer ceramic capacitors (samples 1 to 5) each having t1 (T0-T2) not larger than t2 (T3-T2) as compared with the example were manufactured.
The multilayer ceramic capacitors of Examples and Comparative Examples are the same as the multilayer ceramic capacitor except for the length L, width W, and thickness T, and the thicknesses T0, T1, T2, T3, T4, and T5 of each part of the external electrode. The design is the same.
And the equivalent series resistance was measured about the multilayer ceramic capacitor of the Example and the comparative example.
The results are shown in Table 1.

表1に示す結果より、比較例の試料1〜5では、それぞれ、等価直列抵抗が20個の平均として11.5mΩ以上と大きかったのに対して、実施例では、等価直列抵抗が20個の平均として8.2mΩと小さかった。
したがって、この発明にかかる実施例の積層セラミックコンデンサでは、比較例の積層セラミックコンデンサ(試料1〜5)と比べて、等価直列抵抗を低く抑えることができることがわかる。
From the results shown in Table 1, in the samples 1 to 5 of the comparative example, the equivalent series resistance was as large as 11.5 mΩ or more as an average of 20 pieces, whereas in the example, the equivalent series resistance was 20 pieces. The average was as small as 8.2 mΩ.
Therefore, in the multilayer ceramic capacitor of the example according to the present invention, it can be seen that the equivalent series resistance can be suppressed lower than that of the multilayer ceramic capacitor (samples 1 to 5) of the comparative example.

上述の実施の形態および実施例では、外部電極がセラミック素体の側面にも形成されているが、外部電極は、セラミック素体の側面には形成されなくてもよい。外部電極は、セラミック素体の端面および少なくとも第1の主面または第2の主面に形成されていればよい。このように積層セラミック電子部品の外部電極を形成すれば、外部電極を形成した第1の主面または第2の主面を実装面として積層セラミック電子部品を実装しやすい。   In the above-described embodiment and example, the external electrode is also formed on the side surface of the ceramic body, but the external electrode may not be formed on the side surface of the ceramic body. The external electrode may be formed on the end surface of the ceramic body and at least the first main surface or the second main surface. If the external electrodes of the multilayer ceramic electronic component are formed in this way, it is easy to mount the multilayer ceramic electronic component using the first main surface or the second main surface on which the external electrode is formed as a mounting surface.

また、上述の実施の形態および実施例では、めっき層がNiめっき層およびSnめっき層で構成されているが、めっき層は、1層のめっき層または3層以上のめっき層で構成されてもよい。   In the above-described embodiments and examples, the plating layer is composed of a Ni plating layer and a Sn plating layer, but the plating layer may be composed of one plating layer or three or more plating layers. Good.

上述の実施の形態および実施例では、セラミック素体の材料として誘電体セラミックを用いたが、この発明では、積層セラミック電子部品の種類によっては、セラミック素体の材料として、フェライトなどの磁性体セラミック、スピネル系セラミックなどの半導体セラミック、PZT系セラミックなどの圧電体セラミックを用いることもできる。
積層セラミック電子部品は、セラミック素体として、磁性体セラミックを用いた場合は積層セラミックインダクタとして機能し、半導体セラミックを用いた場合は積層セラミックサーミスタとして機能し、圧電体セラミックを用いた場合は積層セラミック圧電部品として機能する。ただし、積層セラミック電子部品を積層セラミックインダクタとして機能させる場合には、内部電極はコイル状の導体となる。
In the above-described embodiments and examples, the dielectric ceramic is used as the material of the ceramic body. In the present invention, depending on the type of the multilayer ceramic electronic component, the ceramic body material may be a magnetic ceramic such as ferrite. Further, semiconductor ceramics such as spinel ceramics, and piezoelectric ceramics such as PZT ceramics can also be used.
The multilayer ceramic electronic component functions as a multilayer ceramic inductor when using a ceramic ceramic as a ceramic body, as a multilayer ceramic thermistor when using a semiconductor ceramic, and as a multilayer ceramic when using a piezoelectric ceramic. Functions as a piezoelectric component. However, when the multilayer ceramic electronic component functions as a multilayer ceramic inductor, the internal electrode is a coiled conductor.

上述の実施の形態および実施例では、特定の構成を有する積層セラミックコンデンサを例にして説明したが、この発明にかかる積層セラミックコンデンサの構成は、特許請求の範囲によって規定される構成の範囲内で任意に変更されてもよい。   In the above-described embodiment and examples, the multilayer ceramic capacitor having a specific configuration has been described as an example. However, the configuration of the multilayer ceramic capacitor according to the present invention is within the range defined by the claims. It may be arbitrarily changed.

この発明にかかるセラミック電子部品は、特にたとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックサーミスタ、積層セラミック圧電部品などとして好適に用いられる。   The ceramic electronic component according to the present invention is particularly preferably used as, for example, a multilayer ceramic capacitor, a multilayer ceramic inductor, a multilayer ceramic thermistor, a multilayer ceramic piezoelectric component, or the like.

10 積層セラミックコンデンサ
12 セラミック素体
12a、12b 主面
12c、12d 側面
12e、12f 端面
14 セラミック層
16a、16b 内部電極
18a、18b 露出部
20a、20b 外部電極
22a、22b 焼結金属層
24a、24b 導電性樹脂層
25 凹部
26a、26b めっき層
28a、28b Niめっき層
29 凸部
30a、30b Snめっき層
DESCRIPTION OF SYMBOLS 10 Multilayer ceramic capacitor 12 Ceramic body 12a, 12b Main surface 12c, 12d Side surface 12e, 12f End surface 14 Ceramic layer 16a, 16b Internal electrode 18a, 18b Exposed part 20a, 20b External electrode 22a, 22b Sintered metal layer 24a, 24b Conductivity Resin layer 25 Concave portion 26a, 26b Plating layer 28a, 28b Ni plating layer 29 Convex portion 30a, 30b Sn plating layer

Claims (3)

内部電極が埋設され、第1の主面と、前記第1の主面に対向する第2の主面と、前記第1の主面および前記第2の主面に接続する第1の側面と、前記第1の側面に対向する第2の側面と、前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面に接続する第1の端面と、前記第1の端面に対向する第2の端面とを有するセラミック素体と、
前記内部電極に電気的に接続されるように、前記セラミック素体の端面および少なくとも前記第1の主面または前記第2の主面に形成された外部電極と、を備えた積層セラミック電子部品であって、
前記外部電極は、前記セラミック素体側から順に、焼結金属層、導電性樹脂層およびめっき層を備え、
前記導電性樹脂層は、金属粒子を含み、
前記内部電極は、層状であり、前記セラミック素体の主面同士を結ぶ方向に積層されており、
前記外部電極を、前記セラミック素体の最も主面側に配置された内部電極の位置で、積層方向において前記セラミック素体の第1の主面側から順に第1の領域、第2の領域および第3の領域の3つの領域に分割した場合、
前記第1の領域および前記第3の領域において、前記セラミック素体の主面の位置の外部電極の厚みT0と前記セラミック素体の最も主面側に配置された内部電極の位置の外部電極の厚みT2との差をt1とし、
前記第2の領域において、外部電極の最も厚い厚みT3と前記セラミック素体の最も主面側に配置された内部電極の位置の外部電極の厚みT2との差をt2とすると、
t1>t2であり、t1およびt2は、それぞれ、10μm以上40μm以下の関係を満たすこと特徴とする、積層セラミック電子部品。
An internal electrode embedded; a first main surface; a second main surface opposite to the first main surface; and a first side surface connected to the first main surface and the second main surface A second side surface facing the first side surface, the first main surface, the second main surface, the first side surface and the first end surface connected to the second side surface, A ceramic body having a second end face facing the first end face;
A multilayer ceramic electronic component comprising an end face of the ceramic body and an external electrode formed on at least the first main surface or the second main surface so as to be electrically connected to the internal electrode. There,
The external electrode, in order from the ceramic body side, comprises a sintered metal layer, a conductive resin layer and a plating layer,
The conductive resin layer includes metal particles,
The internal electrode is layered, and is laminated in a direction connecting the main surfaces of the ceramic body.
The first electrode, the second region, and the outer electrode are arranged in order from the first main surface side of the ceramic element body in the stacking direction at the position of the inner electrode arranged on the most main surface side of the ceramic element body. When divided into three areas of the third area,
In the first region and the third region, the thickness T0 of the external electrode at the position of the main surface of the ceramic body and the position of the external electrode at the position of the internal electrode disposed on the most main surface side of the ceramic body. The difference from the thickness T2 is t1,
In the second region, when the difference between the thickest thickness T3 of the external electrode and the thickness T2 of the external electrode at the position of the internal electrode disposed on the most principal surface side of the ceramic body is t2,
A multilayer ceramic electronic component, wherein t1> t2 and t1 and t2 satisfy a relationship of 10 μm or more and 40 μm or less, respectively.
前記外部電極において、前記セラミック素体の少なくとも前記第1の主面または前記第2の主面に形成された部分の厚みT5が前記セラミック素体の端面に形成された部分の厚みT3より厚いことを特徴とする、請求項1に記載の積層セラミック電子部品。   In the external electrode, at least the thickness T5 of the portion formed on the first main surface or the second main surface of the ceramic body is thicker than the thickness T3 of the portion formed on the end surface of the ceramic body. The multilayer ceramic electronic component according to claim 1, wherein: 前記めっき層は、Niめっき層を含み、前記Niめっき層の厚みは、1μm〜5μmであることを特徴とする、請求項1または請求項2に記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein the plating layer includes a Ni plating layer, and the thickness of the Ni plating layer is 1 μm to 5 μm.
JP2014246258A 2014-12-04 2014-12-04 Laminate ceramic electronic part Pending JP2015084435A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014246258A JP2015084435A (en) 2014-12-04 2014-12-04 Laminate ceramic electronic part

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014246258A JP2015084435A (en) 2014-12-04 2014-12-04 Laminate ceramic electronic part

Publications (1)

Publication Number Publication Date
JP2015084435A true JP2015084435A (en) 2015-04-30

Family

ID=53047873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014246258A Pending JP2015084435A (en) 2014-12-04 2014-12-04 Laminate ceramic electronic part

Country Status (1)

Country Link
JP (1) JP2015084435A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011145A (en) * 2015-06-24 2017-01-12 株式会社村田製作所 Multilayer ceramic capacitor
JP2017216288A (en) * 2016-05-30 2017-12-07 Tdk株式会社 Multilayer coil component
JP2017216290A (en) * 2016-05-30 2017-12-07 Tdk株式会社 Multilayer coil component
JP2019197767A (en) * 2018-05-08 2019-11-14 Tdk株式会社 Electronic component
US10643781B2 (en) 2016-05-30 2020-05-05 Tdk Corporation Multilayer coil component
JP2020098940A (en) * 2016-05-30 2020-06-25 Tdk株式会社 Lamination coil component
CN111739734A (en) * 2019-03-25 2020-10-02 Tdk株式会社 Electronic component
JP2020198452A (en) * 2020-09-03 2020-12-10 Tdk株式会社 Electronic component
JP2021028995A (en) * 2016-05-30 2021-02-25 Tdk株式会社 Multilayer coil component
JP2021040160A (en) * 2016-05-30 2021-03-11 Tdk株式会社 Laminate coil component
WO2024009637A1 (en) * 2022-07-06 2024-01-11 株式会社村田製作所 Solid electrolytic capacitor

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011145A (en) * 2015-06-24 2017-01-12 株式会社村田製作所 Multilayer ceramic capacitor
US11270833B2 (en) 2016-05-30 2022-03-08 Tdk Corporation Multilayer coil component
JP2017216288A (en) * 2016-05-30 2017-12-07 Tdk株式会社 Multilayer coil component
US10643781B2 (en) 2016-05-30 2020-05-05 Tdk Corporation Multilayer coil component
JP2021028995A (en) * 2016-05-30 2021-02-25 Tdk株式会社 Multilayer coil component
CN111564278A (en) * 2016-05-30 2020-08-21 Tdk株式会社 Laminated coil component
JP2017216290A (en) * 2016-05-30 2017-12-07 Tdk株式会社 Multilayer coil component
US11817252B2 (en) 2016-05-30 2023-11-14 Tdk Corporation Multilayer coil component
JP2020098940A (en) * 2016-05-30 2020-06-25 Tdk株式会社 Lamination coil component
JP2021040160A (en) * 2016-05-30 2021-03-11 Tdk株式会社 Laminate coil component
CN111564278B (en) * 2016-05-30 2022-07-12 Tdk株式会社 Laminated coil component
JP2019197767A (en) * 2018-05-08 2019-11-14 Tdk株式会社 Electronic component
CN111739734A (en) * 2019-03-25 2020-10-02 Tdk株式会社 Electronic component
CN111739734B (en) * 2019-03-25 2022-06-03 Tdk株式会社 Electronic component
JP7028292B2 (en) 2020-09-03 2022-03-02 Tdk株式会社 Electronic components
JP2020198452A (en) * 2020-09-03 2020-12-10 Tdk株式会社 Electronic component
WO2024009637A1 (en) * 2022-07-06 2024-01-11 株式会社村田製作所 Solid electrolytic capacitor

Similar Documents

Publication Publication Date Title
JP2015035631A (en) Multilayer ceramic electronic component
JP2015046644A (en) Multilayer ceramic electronic component
JP2015084435A (en) Laminate ceramic electronic part
US8988854B1 (en) Multilayer ceramic electronic component
JP5920303B2 (en) Electronic component and manufacturing method thereof
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
JP5870895B2 (en) Ceramic electronic component and method for manufacturing the same
KR20180066851A (en) Multilayer ceramic capacitor
JP2015053495A (en) Ceramic electronic component and method for manufacturing the same
JP6930586B2 (en) Manufacturing method of electronic parts
JP6910773B2 (en) Electronic components
JP5420060B2 (en) Capacitor
JP2016178219A (en) Electronic component and manufacturing method therefor
JP6610086B2 (en) Multilayer ceramic electronic components
JP2015065284A (en) Electronic component and manufacturing method thereof
JP6890940B2 (en) Electronic components
JP2013118357A (en) Ceramic electronic component and manufacturing method of the same
KR20110072398A (en) Multilayer ceramic capacitor and fabricating method of the same
JP6442881B2 (en) Manufacturing method of ceramic electronic component
JP2018098475A (en) Multilayer ceramic capacitor
KR101574462B1 (en) Laminated ceramic electronic component
JP2015039037A (en) Multilayer ceramic electronic component
KR20170005645A (en) Multi-layered ceramic electronic component
JP5724262B2 (en) Electronic components
JP2015111652A (en) Electronic component