JP2015082185A - Ic module and ic card - Google Patents

Ic module and ic card Download PDF

Info

Publication number
JP2015082185A
JP2015082185A JP2013219362A JP2013219362A JP2015082185A JP 2015082185 A JP2015082185 A JP 2015082185A JP 2013219362 A JP2013219362 A JP 2013219362A JP 2013219362 A JP2013219362 A JP 2013219362A JP 2015082185 A JP2015082185 A JP 2015082185A
Authority
JP
Japan
Prior art keywords
conductive layer
module
chip
card
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013219362A
Other languages
Japanese (ja)
Inventor
和宏 保坂
Kazuhiro Hosaka
和宏 保坂
清次 淀川
Seiji Yodogawa
清次 淀川
小野 修司
Shuji Ono
修司 小野
武彦 森谷
Takehiko Moriya
武彦 森谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MTEX Matsumura Corp
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
MTEX Matsumura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd, MTEX Matsumura Corp filed Critical Toppan Printing Co Ltd
Priority to JP2013219362A priority Critical patent/JP2015082185A/en
Publication of JP2015082185A publication Critical patent/JP2015082185A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide an IC module and an IC card capable of downsizing an encapsulation member, independent from a formation position a through hole.SOLUTION: An IC module or an IC card includes: a substrate 1 having a through hole 3 that opens at a front face 1a and a rear face 1b; a contact terminal 10 disposed on the front face 1a and making contact with an external terminal; an IC chip 55 attached onto the rear face 1b; and a conductive member electrically connecting the IC chip 55 and the contact terminal 10 through the through hole 3. The conductive member includes: a first conductive layer 20 disposed on the rear face 1b; a second conductive layer 30 disposed on an inner wall of the through hole 3; and a wire 60 connected to the IC chip 55 at one end thereof and connected to the first conductive layer 20 at the other end thereof.

Description

本発明は、ICモジュール及びICカードに関し、特に、貫通穴の形成位置に依存せずに封止部材を小型化できるようにしたICモジュール及びICカードに関する。   The present invention relates to an IC module and an IC card, and more particularly to an IC module and an IC card in which a sealing member can be reduced in size without depending on a formation position of a through hole.

従来から、接触式のICカードでは、接触端子を有するICモジュール基板にICチップを実装し、ICチップと接触端子をワイヤーボンディング等により電気的に接続し、ICチップ及びワイヤーを封止部材樹脂で封止した構造のICモジュールが用いられている。このようなICモジュールをカード基材に実装する場合、カード基材にICモジュールを埋設するための凹部を設けておき、この凹部にICモジュールを埋設する(例えば、特許文献1参照。)。   Conventionally, in a contact type IC card, an IC chip is mounted on an IC module substrate having a contact terminal, the IC chip and the contact terminal are electrically connected by wire bonding or the like, and the IC chip and the wire are made of a sealing member resin. An IC module having a sealed structure is used. When such an IC module is mounted on a card substrate, a recess for embedding the IC module is provided in the card substrate, and the IC module is embedded in the recess (see, for example, Patent Document 1).


図13は、従来例に係るICモジュール400の構成例を示す断面図である。図13に示すICモジュール400は、接触端子210を有するICモジュール基板201にICチップ255を実装し、ICチップ255と接触端子210とをボンディングホール203を通してワイヤー260で電気的に接続し、その後、ICチップ255とワイヤー260とをモールド樹脂270で封止することにより形成する。

FIG. 13 is a cross-sectional view showing a configuration example of an IC module 400 according to a conventional example. The IC module 400 shown in FIG. 13 has the IC chip 255 mounted on the IC module substrate 201 having the contact terminals 210, and the IC chip 255 and the contact terminals 210 are electrically connected through the bonding holes 203 with the wires 260, and then The IC chip 255 and the wire 260 are formed by sealing with a mold resin 270.

特開2002−312746号公報JP 2002-31746 A

ところで、図13に示したICモジュール400において、接触端子210は、銅(Cu)箔211と、銅箔211上に形成された図示しないニッケル(Ni)メッキ層と、ニッケルメッキ層上に設けられた金(Au)メッキ層214、224とを有する。そして、ワイヤー260はボンディングホール203を通して接触端子210に接続する。この構造では、ボンディングホール203の形成位置に制約があり、接触端子210の接続用領域の直下にボンディングホール203を設ける必要があった。接続用領域は、ICカード読み取りリーダーライター(以下、RW)やATM等の端子(ピン)がコンタクトする領域である。   By the way, in the IC module 400 shown in FIG. 13, the contact terminal 210 is provided on a copper (Cu) foil 211, a nickel (Ni) plating layer (not shown) formed on the copper foil 211, and the nickel plating layer. Metal (Au) plating layers 214 and 224. The wire 260 is connected to the contact terminal 210 through the bonding hole 203. In this structure, the formation position of the bonding hole 203 is limited, and it is necessary to provide the bonding hole 203 immediately below the connection region of the contact terminal 210. The connection area is an area where terminals (pins) such as an IC card reader / writer (hereinafter referred to as RW) or ATM contact.

また、ワイヤー260を封止するため、モールド樹脂270はボンディングホール203内を充填し、さらにICチップ255から見てボンディングホール203の外側の領域まで覆う必要があった。このため、モールド樹脂270の外縁の位置はボンディングホール203の位置に依存していた。
ここで、接触端子の接続用領域の位置は、例えばISO又はJIS規格で定められており、その位置を任意に変更することはできない。このため、図8に示した従来の構造では、ボンディングホール203の形成位置を変更することはできず、モールド樹脂を小型化することができなかった。
Further, in order to seal the wire 260, the mold resin 270 needs to fill the bonding hole 203 and cover the region outside the bonding hole 203 as viewed from the IC chip 255. For this reason, the position of the outer edge of the mold resin 270 depends on the position of the bonding hole 203.
Here, the position of the contact terminal connection region is determined by, for example, ISO or JIS standards, and the position cannot be arbitrarily changed. For this reason, in the conventional structure shown in FIG. 8, the formation position of the bonding hole 203 cannot be changed, and the mold resin cannot be reduced in size.

そこで、この発明はこのような事情に鑑みてなされたものであって、貫通穴の形成位置に依存せずに封止部材を小型化できるようにしたICモジュール及びICカードの提供を目的とする。   Accordingly, the present invention has been made in view of such circumstances, and it is an object of the present invention to provide an IC module and an IC card in which the sealing member can be downsized without depending on the formation position of the through hole. .

上記課題を解決するために、本発明の一態様は、基材に設けられた貫通穴を通して、基材の裏面に取り付けられたICチップと、基材の裏面に設けられた第1の導電層と、基材の貫通穴の内壁に設けられ、第1の導電層と接触端子とに接続する第2の導電層と、一端がICチップに接続し、他端が第1の導電層に接続する導電路とを有する。   In order to solve the above problems, an embodiment of the present invention includes an IC chip attached to the back surface of a base material through a through hole provided in the base material, and a first conductive layer provided on the back surface of the base material. And a second conductive layer provided on the inner wall of the through hole of the base material and connected to the first conductive layer and the contact terminal, one end connected to the IC chip, and the other end connected to the first conductive layer And a conductive path.

本発明の一態様によれば、一端がICチップに接続するワイヤーの他端は、基材の裏面に設けられた第1の導電層に接続する。そして、第1の導電層は貫通穴の内壁に設けられた第2の導電層に接続し、第2の導電層は基材の表面に設けられた接触端子に接続している。これにより、貫通穴の形成位置を変更しなくても、ワイヤーの他端と第1の導電層との接合部の配置をICチップに近づけることができ、ワイヤーの一端から他端までの長さを短くすることができる。従って、貫通穴の形成位置に依存せずに、封止部材を小型化することができる。   According to one embodiment of the present invention, the other end of the wire whose one end is connected to the IC chip is connected to the first conductive layer provided on the back surface of the substrate. The first conductive layer is connected to a second conductive layer provided on the inner wall of the through hole, and the second conductive layer is connected to a contact terminal provided on the surface of the substrate. Thus, the arrangement of the joint between the other end of the wire and the first conductive layer can be brought closer to the IC chip without changing the formation position of the through hole, and the length from one end of the wire to the other end Can be shortened. Therefore, the sealing member can be reduced in size without depending on the formation position of the through hole.

第1実施形態に係るICモジュール基板50の構成例を示す断面図である。It is sectional drawing which shows the structural example of the IC module board | substrate 50 which concerns on 1st Embodiment. 第1実施形態に係るICモジュール100の構成例を示す断面図である。It is sectional drawing which shows the structural example of IC module 100 which concerns on 1st Embodiment. 第1実施形態に係るICカード150の構成例を示す断面図である。It is sectional drawing which shows the structural example of IC card 150 which concerns on 1st Embodiment. ICモジュール100の製造方法を工程順に示す断面図である。5 is a cross-sectional view showing a method of manufacturing the IC module 100 in the order of steps. FIG. ICモジュール100の製造方法を工程順に示す断面図である。5 is a cross-sectional view showing a method of manufacturing the IC module 100 in the order of steps. FIG. ICモジュール100の製造方法を工程順に示す断面図である。5 is a cross-sectional view showing a method of manufacturing the IC module 100 in the order of steps. FIG. ICカード150における、ローラー接触領域を模式的に示す平面図である。3 is a plan view schematically showing a roller contact area in the IC card 150. FIG. 第2実施形態に係るICモジュール基板250の構成例を示す断面図である。It is sectional drawing which shows the structural example of the IC module board | substrate 250 which concerns on 2nd Embodiment. 第2実施形態に係るICモジュール300の構成例を示す断面図である。It is sectional drawing which shows the structural example of IC module 300 which concerns on 2nd Embodiment. 第2実施形態に係るICカード350の構成例を示す断面図である。It is sectional drawing which shows the structural example of the IC card 350 which concerns on 2nd Embodiment. ICモジュール300の製造方法を工程順に示す断面図である。5 is a cross-sectional view showing a manufacturing method of the IC module 300 in the order of steps. FIG. ICモジュール300の製造方法を工程順に示す断面図である。5 is a cross-sectional view showing a manufacturing method of the IC module 300 in the order of steps. FIG. 従来例に係るICモジュール400の構成例を示す断面図である。It is sectional drawing which shows the structural example of IC module 400 which concerns on a prior art example.

以下、本発明の実施形態について、図面を参照しつつ説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省
略する。
<第1実施形態>
(構成)
図1は、本発明の第1実施形態に係るICモジュール基板50の構成例を示す断面図である。ICモジュール基板50は、ICチップを実装してICモジュールを構成するための基板である。図1に示すように、ICモジュール基板50は、基材1と、接触端子10と、第1の導電層20と、第2の導電層30と、を有する。
Embodiments of the present invention will be described below with reference to the drawings. Note that, in each drawing described below, parts having the same configuration are denoted by the same reference numerals, and repeated description thereof is omitted.
<First Embodiment>
(Constitution)
FIG. 1 is a cross-sectional view showing a configuration example of an IC module substrate 50 according to the first embodiment of the present invention. The IC module substrate 50 is a substrate for configuring an IC module by mounting an IC chip. As shown in FIG. 1, the IC module substrate 50 includes a base material 1, a contact terminal 10, a first conductive layer 20, and a second conductive layer 30.

基材1は、表(おもて)面1aと、裏面1bとを有する。基材1の表面1aと裏面1bとの間には、貫通穴であるスルーホール3が設けられている。基材1の裏面1bには、ICチップを取り付けるためのIC取付領域が用意されている。基材1の材質は特に限定されないが、例えば、ガラスエポキシ又はポリイミドからなる。また、基材1の厚さは、例えば80μm以上、170μm以下である。   The substrate 1 has a front surface 1a and a back surface 1b. A through hole 3 that is a through hole is provided between the front surface 1 a and the back surface 1 b of the substrate 1. An IC mounting area for mounting an IC chip is prepared on the back surface 1 b of the base 1. Although the material of the base material 1 is not specifically limited, For example, it consists of glass epoxy or a polyimide. Moreover, the thickness of the base material 1 is 80 micrometers or more and 170 micrometers or less, for example.

接触端子10は、基材1の表面1aに設けられている。接触端子10は、例えば銅(Cu)箔等の導電材料に、外部端子との接触面となる貴金属メッキ層が形成された構造を有する。第1実施形態では、接触端子10の側面10a、10bと接触面10cが貴金属メッキ層からなる。
一例を挙げると、接触端子10は、導電材料である銅箔11と、銅箔11上に形成された銅メッキ層12と、銅メッキ層12上に形成された図示しないニッケル(Ni)メッキ層と、ニッケルメッキ層上に形成された金(Au)メッキ層14とを有する。金メッキ層14は、貴金属メッキ層の一例である。第1実施形態では、接触端子10の側面10a、10b及び接触面10cは金メッキ層14からなる。
The contact terminal 10 is provided on the surface 1 a of the substrate 1. The contact terminal 10 has a structure in which a noble metal plating layer serving as a contact surface with an external terminal is formed on a conductive material such as a copper (Cu) foil. In the first embodiment, the side surfaces 10a and 10b and the contact surface 10c of the contact terminal 10 are made of a noble metal plating layer.
For example, the contact terminal 10 includes a copper foil 11 which is a conductive material, a copper plating layer 12 formed on the copper foil 11, and a nickel (Ni) plating layer (not shown) formed on the copper plating layer 12. And a gold (Au) plating layer 14 formed on the nickel plating layer. The gold plating layer 14 is an example of a noble metal plating layer. In the first embodiment, the side surfaces 10 a and 10 b and the contact surface 10 c of the contact terminal 10 are made of the gold plating layer 14.

また、外部端子とは、例えば、ICカード読み取りリーダーライターやATM等の外部装置が有する端子のことである。図1に示すように、接触端子10には、外部端子との接続用領域が予め設定されている。
また、第1の導電層20は、基材1の裏面1bに設けられている。第1の導電層20は、例えば接触端子10と同じ構造を有する。一例を挙げると、第1の導電層20は、導電材料である銅箔21と、銅箔21上に形成された銅メッキ層12と、銅メッキ層12上に形成された図示しないニッケルメッキ層と、ニッケルメッキ層上に形成された金メッキ層14とを有する。第1の導電層20の表面(図1では、下面)及び側面20aは金メッキ層14からなる。
The external terminal is a terminal included in an external device such as an IC card reader / writer or ATM. As shown in FIG. 1, the contact terminal 10 has a region for connection with an external terminal set in advance.
The first conductive layer 20 is provided on the back surface 1 b of the substrate 1. The first conductive layer 20 has, for example, the same structure as the contact terminal 10. For example, the first conductive layer 20 includes a copper foil 21 that is a conductive material, a copper plating layer 12 formed on the copper foil 21, and a nickel plating layer (not shown) formed on the copper plating layer 12. And a gold plating layer 14 formed on the nickel plating layer. The surface (the lower surface in FIG. 1) and the side surface 20 a of the first conductive layer 20 are composed of the gold plating layer 14.

第2の導電層30は、スルーホール3の内壁に設けられている。第2の導電層30は、例えば、銅メッキ層12と、銅メッキ層12上に形成された図示しないニッケルメッキ層と、ニッケルメッキ層上に形成された金メッキ層14とを有する。
なお、接触端子10、第1の導電層20及び第2の導電層30が有する貴金属メッキ層は、金メッキ層に限定されるものではない。貴金属メッキ層は、例えば、銀(Ag)、白金(Pt)、パラジウム(Pd)等の何れか一つからなるメッキ層でもよい。
The second conductive layer 30 is provided on the inner wall of the through hole 3. The second conductive layer 30 includes, for example, a copper plating layer 12, a nickel plating layer (not shown) formed on the copper plating layer 12, and a gold plating layer 14 formed on the nickel plating layer.
In addition, the noble metal plating layer which the contact terminal 10, the 1st conductive layer 20, and the 2nd conductive layer 30 have is not limited to a gold plating layer. For example, the noble metal plating layer may be a plating layer made of any one of silver (Ag), platinum (Pt), palladium (Pd), and the like.

図2は、本発明の第1実施形態に係るICモジュール100の構成例を示す断面図である。図2に示すように、ICモジュール100は、ICモジュール基板50と、ICモジュール基板50のIC取付領域に接着剤51を介して取り付けられたICチップ55と、ICチップ55と第1の導電層20とを電気的に接合するワイヤー60と、ICモジュール基板50の裏面1b側に設けられてICチップ55とワイヤー60及び第1の導電層20の一部を封止する封止部材70と、を備える。   FIG. 2 is a cross-sectional view showing a configuration example of the IC module 100 according to the first embodiment of the present invention. As shown in FIG. 2, the IC module 100 includes an IC module substrate 50, an IC chip 55 attached to an IC attachment region of the IC module substrate 50 via an adhesive 51, and the IC chip 55 and the first conductive layer. A wire 60 that electrically joins 20 and a sealing member 70 that is provided on the back surface 1b side of the IC module substrate 50 and seals the IC chip 55, the wire 60, and a part of the first conductive layer 20, Is provided.

ICチップ55は、例えばシリコン(Si)ウェハーに回路を形成し、このSiウェハーを研磨することによりウェハーの厚みを規定の厚みとし、ダイシング装置により1つのチップとして切り離すことにより製造されたものである。接着剤51は、例えば銀(Ag)ペーストである。
ワイヤー60は、ICチップ55の図示しない電極パッドを接触端子10へ導通させるためのものである。ワイヤー60の一端はICチップ55の図示しない電極パッドに接合し、ワイヤー60の他端は第1の導電層20表面の金メッキ層14に接合している。また、ワイヤー60の他端と第1の導電層20との接合部61は、裏面1b側において、ICチップ55とスルーホール3との間に位置する。ワイヤー60の材料は例えば金である。但し、ワイヤー60の材料は金に限定されるものではなく、例えば銅、アルミニウムなど他の材料であっても構わない。
The IC chip 55 is manufactured, for example, by forming a circuit on a silicon (Si) wafer, polishing the Si wafer, thereby setting the thickness of the wafer to a specified thickness, and separating the chip as a single chip by a dicing apparatus. . The adhesive 51 is, for example, a silver (Ag) paste.
The wire 60 is for electrically connecting an electrode pad (not shown) of the IC chip 55 to the contact terminal 10. One end of the wire 60 is bonded to an electrode pad (not shown) of the IC chip 55, and the other end of the wire 60 is bonded to the gold plating layer 14 on the surface of the first conductive layer 20. Further, the joint 61 between the other end of the wire 60 and the first conductive layer 20 is located between the IC chip 55 and the through hole 3 on the back surface 1b side. The material of the wire 60 is gold, for example. However, the material of the wire 60 is not limited to gold, and other materials such as copper and aluminum may be used.

封止部材70は、例えばトランスファーモールド技術で形成されるモールド樹脂であり、例えば熱可塑性樹脂、熱硬化性樹脂、紫外線硬化性樹脂等からなる。封止部材70の外縁は、スルーホール3よりもICチップ55側に位置する。即ち、裏面1bのうち、ICチップから見てスルーホール3より外側の領域は、封止部材70を設けない非封止領域となっている。   The sealing member 70 is a mold resin formed by, for example, transfer molding technology, and is made of, for example, a thermoplastic resin, a thermosetting resin, an ultraviolet curable resin, or the like. The outer edge of the sealing member 70 is located closer to the IC chip 55 than the through hole 3. That is, in the back surface 1b, the region outside the through hole 3 when viewed from the IC chip is a non-sealing region where the sealing member 70 is not provided.

図3は、本発明の第1実施形態に係るICカード150の構成例を示す断面図である。図3に示すICカード150は、例えば接触式ICカードであり、その券面80aに凹部81を有するカード基材80と、この凹部81に埋設されたICモジュール100とを備える。この例では、ICモジュール100は、その裏面側(即ち、封止部材70を有する側)をカード基材80に向けた状態で凹部81に配置されており、ICモジュール100の外周部が接着剤83を介して凹部81の底面に接着、固定されている。   FIG. 3 is a cross-sectional view showing a configuration example of the IC card 150 according to the first embodiment of the present invention. An IC card 150 shown in FIG. 3 is, for example, a contact IC card, and includes a card base member 80 having a recess 81 on the ticket surface 80a, and an IC module 100 embedded in the recess 81. In this example, the IC module 100 is disposed in the concave portion 81 with the back surface side (that is, the side having the sealing member 70) facing the card substrate 80, and the outer peripheral portion of the IC module 100 is an adhesive. It is bonded and fixed to the bottom surface of the recess 81 through 83.

また、ICモジュール100は、凹部81に埋設された状態で、その表面(例えば、金メッキ層14の表面)がカード基材80の券面80aと面一(即ち、同じ高さ)となっている。カード基材80の材質は特に限定されないが、例えば、ポリ塩化ビニル(PVC)やポリエチレンテレフタレート(PET)等、絶縁性の樹脂材料からなる。   Further, the IC module 100 is embedded in the recess 81, and the surface thereof (for example, the surface of the gold plating layer 14) is flush with the card surface 80a of the card substrate 80 (that is, the same height). Although the material of the card | curd base material 80 is not specifically limited, For example, it consists of insulating resin materials, such as polyvinyl chloride (PVC) and a polyethylene terephthalate (PET).

(製造方法)
図4〜図6は、本発明の第1実施形態に係るICモジュール100の製造方法を工程順に示す断面図である。図4(a)に示すように、まず始めに、基材1の表面1a及び裏面1b(即ち、両面)にそれぞれ銅箔11、21がそれぞれ設けられた両面銅箔基材2を用意する。銅箔11、21は、例えば図示しない接着剤によって、基材1に貼付されている。
(Production method)
4-6 is sectional drawing which shows the manufacturing method of IC module 100 which concerns on 1st Embodiment of this invention in process order. As shown in FIG. 4A, first, a double-sided copper foil base material 2 in which copper foils 11 and 21 are respectively provided on the front surface 1a and the back surface 1b (that is, both surfaces) of the base material 1 is prepared. The copper foils 11 and 21 are attached to the base material 1 with, for example, an adhesive (not shown).

次に、図4(b)に示すように、両面銅箔基材2に貫通穴であるスルーホール3を形成する。スルーホール3は、例えば、両面銅箔基材2をドリルで掘削する又はレーザー光を照射することで形成する。次に、スルーホール3が形成された両面銅箔基材2を例えばプラズマ雰囲気に晒して、スルーホール3の内壁を活性化する。これにより、スルーホール3の形成時に内壁に残された樹脂残渣等を除去する。   Next, as shown in FIG.4 (b), the through-hole 3 which is a through-hole is formed in the double-sided copper foil base material 2. FIG. The through hole 3 is formed, for example, by excavating the double-sided copper foil base material 2 with a drill or irradiating laser light. Next, the double-sided copper foil base material 2 in which the through hole 3 is formed is exposed to, for example, a plasma atmosphere to activate the inner wall of the through hole 3. Thereby, the resin residue etc. which remain | survived on the inner wall at the time of formation of the through hole 3 are removed.

次に、図4(c)に示すように、例えば電気メッキにより、両面銅箔基材2の表面1a側及び裏面1b側からスルーホール3の内壁にかけて銅メッキ層12を形成する。ここでは、電気メッキにより、導体である銅箔11、21の表面に銅メッキ層12を形成すると共に、銅箔11、21の側面からスルーホール3の内壁に銅メッキ層12を形成する。この銅メッキ層12により、銅箔11、21はスルーホール3を通して導通した状態となる。   Next, as shown in FIG. 4C, a copper plating layer 12 is formed from the front surface 1a side and the back surface 1b side of the double-sided copper foil base material 2 to the inner wall of the through hole 3 by, for example, electroplating. Here, the copper plating layer 12 is formed on the surfaces of the copper foils 11 and 21 which are conductors by electroplating, and the copper plating layer 12 is formed on the inner wall of the through hole 3 from the side surfaces of the copper foils 11 and 21. With this copper plating layer 12, the copper foils 11 and 21 are brought into conduction through the through hole 3.

次に、図4(d)に示すように、両面銅箔基材2の両面にフォトレジスト101、111をそれぞれ塗布する。そして、露光及び現像技術により、フォトレジスト101、111をそれぞれパターニングして、図5(a)に示すように、レジストパターン102、112をそれぞれ形成する。レジストパターン102の形状は、例えば、接触端子を形成する領域と、スルーホール3の上側開口端3aとを覆い、それ以外の領域(例えば、接触端子間の短絡を防ぐスペース等)を露出した形状である。また、レジストパターン112の形状は、例えば、第1の導電層20を形成する領域と、スルーホール3の下側開口端3bとを覆い、それ以外の領域(例えば、IC取付領域)を露出した形状である。   Next, as shown in FIG. 4 (d), photoresists 101 and 111 are applied to both sides of the double-sided copper foil substrate 2, respectively. Then, the photoresists 101 and 111 are patterned by exposure and development techniques to form resist patterns 102 and 112, respectively, as shown in FIG. The shape of the resist pattern 102 is, for example, a shape that covers a region where the contact terminal is formed and the upper opening end 3a of the through hole 3 and exposes other regions (for example, a space that prevents a short circuit between the contact terminals). It is. The resist pattern 112 has a shape that covers, for example, a region where the first conductive layer 20 is formed and the lower opening end 3b of the through hole 3, and exposes other regions (for example, an IC attachment region). Shape.

次に、レジストパターン102、112をマスクに用いて、銅メッキ層12及び銅箔11、21を順次エッチングする。これにより、図5(b)に示すように、接触端子を形成する領域と、第1の導電層を形成する領域及び第2の導電層を形成する領域にそれぞれ銅メッキ層12及び銅箔11、21を残し、それ以外の領域では銅メッキ層12及び銅箔11、21を除去して基材1を露出させる。その後、図5(c)に示すように、基材1の両面からレジストパターンを除去する。   Next, the copper plating layer 12 and the copper foils 11 and 21 are sequentially etched using the resist patterns 102 and 112 as a mask. Accordingly, as shown in FIG. 5B, the copper plating layer 12 and the copper foil 11 are formed in the region where the contact terminal is formed, the region where the first conductive layer is formed, and the region where the second conductive layer is formed, respectively. , 21 is left, and the copper plating layer 12 and the copper foils 11, 21 are removed to expose the substrate 1 in other areas. Thereafter, as shown in FIG. 5C, the resist pattern is removed from both surfaces of the substrate 1.

次に、例えば電気メッキにより、銅メッキ層12上に図示しないニッケルメッキ層と、金メッキ層14とを形成する。このようにして、図6(a)に示すように、接触端子10と、第1の導電層20と、第2の導電層30とを形成する。以上の工程を経て、図1に示したICモジュール基板50が完成する。
次に、図6(b)に示すように、ICモジュール基板50のIC取付領域に、Agペースト等の接着剤51を用いてICチップ55を取り付ける(実装工程)。実装工程の後、ワイヤー60の一端をICチップ55のパッド電極に接合し、ワイヤー60の他端を第1の導電層20表面の金メッキ層14に接合して、ICチップ55と第1の導電層20とを電気的に接続する(ワイヤーボンディング工程)。ワイヤーボンディング工程の後、基材1の裏面1b側に封止部材を形成して、ICチップ55とワイヤー60及び第1の導電層20の一部を封止する(封止工程)。封止工程では、封止部材を例えばトランスファーモールド方法、ポッティング方法又は印刷等で形成する。以上の工程を経て、図2に示したICモジュール100が完成する。
Next, a nickel plating layer (not shown) and a gold plating layer 14 are formed on the copper plating layer 12 by, for example, electroplating. In this way, as shown in FIG. 6A, the contact terminal 10, the first conductive layer 20, and the second conductive layer 30 are formed. Through the above steps, the IC module substrate 50 shown in FIG. 1 is completed.
Next, as shown in FIG. 6B, an IC chip 55 is attached to the IC attachment region of the IC module substrate 50 by using an adhesive 51 such as an Ag paste (mounting process). After the mounting process, one end of the wire 60 is bonded to the pad electrode of the IC chip 55, and the other end of the wire 60 is bonded to the gold plating layer 14 on the surface of the first conductive layer 20, so that the IC chip 55 and the first conductive layer are connected. The layer 20 is electrically connected (wire bonding process). After the wire bonding step, a sealing member is formed on the back surface 1b side of the substrate 1, and the IC chip 55, the wire 60, and a part of the first conductive layer 20 are sealed (sealing step). In the sealing step, the sealing member is formed by, for example, a transfer molding method, a potting method, or printing. Through the above steps, the IC module 100 shown in FIG. 2 is completed.

続いて、ICカード150の製造工程では、凹部81を有するカード基材80(例えば、図3参照。)を用意する。凹部81は、例えばエンドミルを用いて券面80aを切削することにより形成する。そして、ICモジュール100、又は、凹部81の底面の少なくとも一方に接着剤83(例えば、図3参照。)を塗布しておき、例えばピックアップ装置等を用いて、ICモジュール100を凹部81内に配置し、熱プレスする。以上の工程を経て、図3に示したICカード150が完成する。
本発明の第1実施形態では、ワイヤー60が本発明の「導電路」に対応している。また、券面80aが本発明の「一方の面」に対応している。
Subsequently, in the manufacturing process of the IC card 150, a card substrate 80 having a recess 81 (see, for example, FIG. 3) is prepared. The concave portion 81 is formed by cutting the bill surface 80a using, for example, an end mill. Then, an adhesive 83 (see, for example, FIG. 3) is applied to at least one of the bottom surface of the IC module 100 or the recess 81, and the IC module 100 is disposed in the recess 81 using, for example, a pickup device. And hot press. Through the above steps, the IC card 150 shown in FIG. 3 is completed.
In the first embodiment of the present invention, the wire 60 corresponds to the “conductive path” of the present invention. The ticket surface 80a corresponds to “one surface” of the present invention.

(第1実施形態の効果)
本発明の第1実施形態は、以下の効果を奏する。
(1)一端がICチップ55に接続するワイヤー60の他端は、基材1の裏面1bに設けられた第1の導電層20に接続する。そして、第1の導電層20はスルーホール3の内壁に設けられた第2の導電層30に接続し、第2の導電層30は基材1の表面1aに設けられた接触端子10に接続している。これにより、スルーホール3の形成位置を変更しなくても、ワイヤー60の他端と第1の導電層20との接合部61をICチップ55に近づけて配置することができ、ワイヤー60の一端から他端までの長さを短くすることができる。従って、スルーホール3の形成位置に依存せずに、封止部材70を小型化することができる。例えば、図2に示したように、ワイヤー60の他端と第1の導電層20との接合部61は、裏面1b側において、ICチップ55とスルーホール3との間に位置し、封止部材70の外縁はスルーホール3よりもICチップ55側となる。
(Effect of 1st Embodiment)
The first embodiment of the present invention has the following effects.
(1) The other end of the wire 60 whose one end is connected to the IC chip 55 is connected to the first conductive layer 20 provided on the back surface 1 b of the substrate 1. The first conductive layer 20 is connected to the second conductive layer 30 provided on the inner wall of the through hole 3, and the second conductive layer 30 is connected to the contact terminal 10 provided on the surface 1 a of the substrate 1. doing. Accordingly, the joining portion 61 between the other end of the wire 60 and the first conductive layer 20 can be disposed close to the IC chip 55 without changing the position where the through hole 3 is formed. To the other end can be shortened. Therefore, the sealing member 70 can be reduced in size without depending on the formation position of the through hole 3. For example, as shown in FIG. 2, the junction 61 between the other end of the wire 60 and the first conductive layer 20 is located between the IC chip 55 and the through hole 3 on the back surface 1 b side and sealed. The outer edge of the member 70 is closer to the IC chip 55 than the through hole 3.

(2)また、封止部材70を小型化できるので、封止部材の強度向上に寄与することができる(即ち、封止部材が小さいと、封止部材の一方の端部と他方の端部との間で作用する力が小さくなるため、封止部材に亀裂等が生じにくくなる。)。
(3)また、第1の導電層20のパターンは、ワイヤー60と第1の導電層20との接合部61がローラー接触領域と平面視で重ならないように設計されていることが望ましい。この点について、以下に説明する。
(2) Moreover, since the sealing member 70 can be reduced in size, it can contribute to the strength improvement of the sealing member (that is, if the sealing member is small, one end and the other end of the sealing member) Since the force acting between them becomes small, cracks and the like hardly occur in the sealing member.
(3) It is desirable that the pattern of the first conductive layer 20 is designed so that the joint portion 61 between the wire 60 and the first conductive layer 20 does not overlap the roller contact area in plan view. This point will be described below.

図7は、カード基材80の券面80aにおいて、外部ローラー(例えば、RWやATM等の外部装置において、ICカード挿抜のためのローラー)と接触するローラー接触領域を模式的に示す平面図である。図7(a)はICカード150の全体を示し、図7(b)は図7(a)の破線で囲んだ部分を拡大して示した図である。なお、図7(b)に示すICモジュール100において、Vccは回路電圧供給用の接続用領域、GNDはグランド電位供給用の接続用領域、RSTはリセット信号入力用の接続用領域、Vppは書込み電圧供給用の接続用領域、CLKはクロック信号入力用の接続用領域、I/Oはデータ信号入出力用の接続用領域、RFUは将来利用(即ち、予備)の接続用領域を意味する。   FIG. 7 is a plan view schematically showing a roller contact area in contact with an external roller (for example, a roller for inserting and removing an IC card in an external device such as RW or ATM) on the card surface 80a of the card substrate 80. . FIG. 7A shows the entire IC card 150, and FIG. 7B is an enlarged view of a portion surrounded by a broken line in FIG. 7A. In the IC module 100 shown in FIG. 7B, Vcc is a connection area for supplying a circuit voltage, GND is a connection area for supplying a ground potential, RST is a connection area for inputting a reset signal, and Vpp is a write address. A voltage supply connection area, CLK is a clock signal input connection area, I / O is a data signal input / output connection area, and RFU is a future use (ie, spare) connection area.

例えば、図7(a)に示すように、ICカード150において、ローラー接触領域がICモジュール100と重なる場合を想定する。このような場合は、例えば図7(b)に示すように、第1の導電層20のレイアウトを変更して、接合強度が比較的弱いと考えられるワイヤー60と第1の導電層20との接合部を、ローラー接触領域から外れるように調整する。これにより、ワイヤー60と第1の導電層20との接合部が外部ローラーで押圧されることを回避することができるので、上記接合部の信頼性を高く保持することができる。   For example, as illustrated in FIG. 7A, it is assumed that the roller contact area overlaps with the IC module 100 in the IC card 150. In such a case, for example, as shown in FIG. 7B, the layout of the first conductive layer 20 is changed, and the wire 60 and the first conductive layer 20 that are considered to have relatively low bonding strength. Adjust the joint to deviate from the roller contact area. Thereby, since it can avoid that the junction part of the wire 60 and the 1st conductive layer 20 is pressed by an external roller, the reliability of the said junction part can be kept high.

(4)また、仮にワイヤー60と第1の導電層20との接合部61がローラー接触領域と重なる場合でも、ワイヤー60と第1の導電層20との接合部61は基材1の裏面1b側に配置されており、該接合部61は基材1を介して外部ローラーで押圧されることとなる。このため、上記接合部61が基材1の表面1a側に配置される場合と比べて、接合の信頼性は高い。 (4) Moreover, even when the joint portion 61 between the wire 60 and the first conductive layer 20 overlaps the roller contact region, the joint portion 61 between the wire 60 and the first conductive layer 20 is the back surface 1b of the substrate 1. It arrange | positions at the side and this junction part 61 will be pressed with an external roller through the base material 1. FIG. For this reason, compared with the case where the said junction part 61 is arrange | positioned at the surface 1a side of the base material 1, the reliability of joining is high.

<第2実施形態>
上記の第1実施形態では、接触端子の側面が貴金属メッキ層からなる場合について説明した。しかしながら、本発明はこれに限定されるものではない。接触端子の側面は、例えば、接触端子のベース材料(例えば、銅)であってもよい。第2実施形態では、この点について説明する。
Second Embodiment
In said 1st Embodiment, the case where the side surface of a contact terminal consists of a noble metal plating layer was demonstrated. However, the present invention is not limited to this. The side surface of the contact terminal may be, for example, a base material (for example, copper) of the contact terminal. In the second embodiment, this point will be described.

(構成)
図8は、本発明の第2実施形態に係るICモジュール基板250の構成例を示す断面図である。図9は、本発明の第2実施形態に係るICモジュール300の構成例を示す断面図である。図10は、本発明の第2実施形態に係るICカード350の構成例を示す断面図である。
(Constitution)
FIG. 8 is a cross-sectional view showing a configuration example of an IC module substrate 250 according to the second embodiment of the present invention. FIG. 9 is a cross-sectional view showing a configuration example of an IC module 300 according to the second embodiment of the present invention. FIG. 10 is a cross-sectional view showing a configuration example of an IC card 350 according to the second embodiment of the present invention.

図8〜図10に示すように、第2実施形態に係るICモジュール基板250、ICモジュール300及びICカード350において、第1実施形態に係るICモジュール基板50、ICモジュール100及びICカード150と異なる点は、接触端子10の側面10a及び、第1の導電層20の側面10aが貴金属メッキ層から露出している点である。例えば、接触端子10の側面10a及び、第1の導電層20の側面10aは金メッキ層14ではなく、銅箔11、21の各側面であり、銅からなる。これ以外の構成は、第2実施形態は第1実施形態と同じである。   As shown in FIGS. 8 to 10, the IC module substrate 250, IC module 300, and IC card 350 according to the second embodiment are different from the IC module substrate 50, IC module 100, and IC card 150 according to the first embodiment. The point is that the side surface 10a of the contact terminal 10 and the side surface 10a of the first conductive layer 20 are exposed from the noble metal plating layer. For example, the side surface 10a of the contact terminal 10 and the side surface 10a of the first conductive layer 20 are not the gold plating layer 14 but the side surfaces of the copper foils 11 and 21, and are made of copper. Otherwise, the second embodiment is the same as the first embodiment.

(製造方法)
図11及び図12は、本発明の第2実施形態に係るICモジュール300の製造方法を工程順に示す断面図である。図11(a)に示すように、銅メッキ層12及び銅箔11、21を部分的にエッチングし、その後レジストを除去する工程までは、第1実施形態と同じである。
(Production method)
11 and 12 are cross-sectional views showing the method of manufacturing the IC module 300 according to the second embodiment of the present invention in the order of steps. As shown in FIG. 11A, the processes up to the step of partially etching the copper plating layer 12 and the copper foils 11 and 21 and then removing the resist are the same as in the first embodiment.

次に、図11(b)に示すように、基材1の表面1aの銅箔11下から露出している領域にレジストパターン103を形成する。また、レジストパターン103の形成と前後して、基材1の裏面1bの銅箔21下から露出している領域にレジストパターン113を形成する。レジストパターン103は、例えば、接触端子を形成する領域と、スルーホール3の上側開口端3aとを露出し、それ以外の領域(例えば、スペース等)を覆う形状である。また、レジストパターン113は、第1の導電層を形成する領域と、スルーホール3の下側開口端3bとを露出し、それ以外の領域(例えば、IC取付領域)を覆う形状である。レジストパターン103、113の形成方法は、例えばレジスト材料の印刷(オフセット印刷、スクリーン印刷)、又は、レジスト材料の塗布と露光及び現像技術である。   Next, as shown in FIG. 11 (b), a resist pattern 103 is formed in a region exposed from below the copper foil 11 on the surface 1 a of the substrate 1. Also, before and after the formation of the resist pattern 103, a resist pattern 113 is formed in a region exposed from the bottom of the copper foil 21 on the back surface 1b of the substrate 1. The resist pattern 103 has, for example, a shape that exposes the region where the contact terminal is formed and the upper opening end 3a of the through hole 3 and covers the other region (for example, a space). In addition, the resist pattern 113 has a shape that exposes the region where the first conductive layer is formed and the lower opening end 3b of the through hole 3 and covers the other region (for example, the IC attachment region). The formation method of the resist patterns 103 and 113 is, for example, printing of resist material (offset printing, screen printing), or application, exposure, and development techniques of the resist material.

次に、例えば電気メッキにより、ニッケルメッキ層と、金メッキ層14とを形成する。図11(c)に示すように、接触端子10の側面10aはレジスト103で覆われており、第1の導電層20の側面20aはレジスト113で覆われているため、これらの各側面10a、20aにはニッケルメッキ層と、金メッキ層14は形成されない。つまり、各側面10a、20aは、銅からなる。次に、図12(a)に示すように、基材1からレジスト103、113を除去する。これにより、図8に示したICモジュール基板250が完成する。   Next, a nickel plating layer and a gold plating layer 14 are formed by, for example, electroplating. As shown in FIG. 11C, since the side surface 10a of the contact terminal 10 is covered with the resist 103 and the side surface 20a of the first conductive layer 20 is covered with the resist 113, each of these side surfaces 10a, The nickel plating layer and the gold plating layer 14 are not formed on 20a. That is, each side surface 10a, 20a is made of copper. Next, as shown in FIG. 12A, the resists 103 and 113 are removed from the base material 1. Thereby, the IC module substrate 250 shown in FIG. 8 is completed.

そして、これ以降の工程は、第1実施形態と同じである。即ち、図12(b)に示すように、ICチップ55の実装工程と、ワイヤーボンディング工程と、封止工程とを順次行う。以上の工程を経て、図9に示したICモジュール300が完成する。
第2実施形態における本発明との対応関係は、第1実施形態と同じである。
(第2実施形態の効果)
本発明の第2実施形態は、第1実施形態の効果(1)〜(4)と同様の効果を奏する。
The subsequent steps are the same as those in the first embodiment. That is, as shown in FIG. 12B, an IC chip 55 mounting process, a wire bonding process, and a sealing process are sequentially performed. Through the above steps, the IC module 300 shown in FIG. 9 is completed.
The correspondence relationship with the present invention in the second embodiment is the same as in the first embodiment.
(Effect of 2nd Embodiment)
The second embodiment of the present invention has the same effects as the effects (1) to (4) of the first embodiment.

<その他>
上記の各実施形態では、ICモジュール基板、ICモジュール及びICカードを接触式ICカードに適用する場合について説明した。しかしながら、本発明の適用は接触式に限定されるものではなく、例えば、接触ICチップと非接触ICチップとを一枚のカードに搭載したハイブリッドカード、1つのICチップが接触式及び非接触式の双方として機能するデュアルカード、デュアルカードにアンテナコイル等が設けられた電磁結合デュアルカードなど、ICモジュール構造が適用されるモジュール構造全般に適用してもよい。このような場合であっても、実施形態の効果を奏する。
また、本発明は、以上に記載した各実施形態に限定されうるものではない。当業者の知識に基づいて各実施形態に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明の範囲に含まれる。
<Others>
In each of the above embodiments, the case where the IC module substrate, the IC module, and the IC card are applied to the contact IC card has been described. However, the application of the present invention is not limited to the contact type. For example, a hybrid card in which a contact IC chip and a non-contact IC chip are mounted on one card, and one IC chip is a contact type and a non-contact type. The present invention may be applied to all module structures to which an IC module structure is applied, such as a dual card that functions as both, and an electromagnetically coupled dual card in which an antenna coil is provided on the dual card. Even in such a case, the effects of the embodiment are exhibited.
The present invention is not limited to the embodiments described above. Based on the knowledge of those skilled in the art, design changes and the like can be made to each embodiment, and an aspect in which such changes and the like are added is also included in the scope of the present invention.

本発明者は、実施形態の効果(3)を検証する試験を行った。
(試験サンプル)
図3に示したICカード150を3枚用意した(n=3)。また、比較用として、A社製ICカード(n=3)と、B社製ICカード(n=3)を用意した。
(試験内容)
各ICカードをATM搬送を模擬した装置に繰り返し通し(搬送試験)、各ICカードが規定回数に到達する度にATR (Answer To Reset)の確認を行った。規定回数は、1000回、2000回、3000回、4000回、5000回とした。
This inventor conducted the test which verifies the effect (3) of embodiment.
(Test sample)
Three IC cards 150 shown in FIG. 3 were prepared (n = 3). For comparison, an IC card manufactured by Company A (n = 3) and an IC card manufactured by Company B (n = 3) were prepared.
(contents of the test)
Each IC card was repeatedly passed through an apparatus simulating ATM conveyance (conveyance test), and ATR (Answer To Reset) was confirmed each time the IC card reached the specified number of times. The specified number of times was 1000 times, 2000 times, 3000 times, 4000 times, and 5000 times.

また、各ICカードにおけるATRは、以下のステップ(1)〜(4)で行った。
(1)端末へのカードの挿入、接点の接続およびアクティベーション
(2)カードのリセット、端末とカード間の通信の確立(ATRシーケンス)
(3)トランザクションの実行
(4)接点のディアクティベーション、カードの抜去
Moreover, ATR in each IC card was performed in the following steps (1) to (4).
(1) Card insertion into the terminal, contact connection and activation
(2) Card reset, communication establishment between terminal and card (ATR sequence)
(3) Execution of transaction (4) Deactivation of contacts, removal of card

(試験結果)
試験結果を表1に示す。

Figure 2015082185
(Test results)
The test results are shown in Table 1.
Figure 2015082185

ATRが正常の場合は○、異常の場合はワイヤーが断線したとみなして×とした。
また、搬送試験は各ICカードについて1000回ずつ回数を増やし、途中で×になった場合は、残りのICカードで試験を続けた。B社製ICカードでは、搬送試験の回数(即ち、試験回数)2000回で1枚が×になったので3000回以降は2枚について試験を行った。
表1に示すように、本実施形態のICカード150は3枚とも、試験回数5000回を超えてもATRは正常であることを確認した。この結果から、ワイヤーが断線していないことを確認した。
When the ATR was normal, it was evaluated as ◯, and when the ATR was abnormal, the wire was considered broken, and was evaluated as x.
In addition, the conveyance test was increased 1000 times for each IC card, and the test was continued with the remaining IC cards when it became “X” on the way. In the case of the IC card manufactured by B company, the number of conveyance tests (namely, the number of tests) was 2000, and one sheet became x.
As shown in Table 1, it was confirmed that all three IC cards 150 of this embodiment had normal ATR even when the number of tests exceeded 5000. From this result, it was confirmed that the wire was not disconnected.

1 基材
1a 表面
1b 裏面
2 両面銅箔基材
3 スルーホール
3a 上側開口端
3b 下側開口端
10 接触端子
10a 側面
10c 接触面
11、21 銅箔
12 銅メッキ層
14、21 金メッキ層
20 第1の導電層
20a 側面
30 第2の導電層
50 モジュール基板
51 接着剤
55 ICチップ
60 ワイヤー
61 接合部
70 封止部材
80 カード基材
80a 券面
81 凹部
83 接着剤
100 ICモジュール
101、111フォトレジスト
102、103、112、113 レジストパターン
150 ICカード
DESCRIPTION OF SYMBOLS 1 Base material 1a Front surface 1b Back surface 2 Double-sided copper foil base material 3 Through hole 3a Upper opening end 3b Lower opening end 10 Contact terminal 10a Side surface 10c Contact surface 11, 21 Copper foil 12 Copper plating layer 14, 21 Gold plating layer 20 1st Conductive layer 20a Side surface 30 Second conductive layer 50 Module substrate 51 Adhesive 55 IC chip 60 Wire 61 Joining portion 70 Sealing member 80 Card substrate 80a Bill surface 81 Recess 83 Adhesive 100 IC module 101, 111 Photoresist 102, 103, 112, 113 Resist pattern 150 IC card

Claims (5)

表面及び裏面に開口する貫通穴が設けられた基材と、
前記表面に設けられ、外部端子と接触する接触端子と、
前記裏面に取り付けられたICチップと、
前記裏面に設けられた第1の導電層と、
前記貫通穴の内壁に設けられ、前記第1の導電層と前記接触端子とに接続する第2の導電層と、
一端が前記ICチップに接続し、他端が前記第1の導電層に接続する導電路とを有することを特徴とするICモジュール。
A base material provided with through-holes opening on the front surface and the back surface;
A contact terminal provided on the surface and in contact with an external terminal;
An IC chip attached to the back surface;
A first conductive layer provided on the back surface;
A second conductive layer provided on an inner wall of the through hole and connected to the first conductive layer and the contact terminal;
An IC module having one end connected to the IC chip and the other end connected to the first conductive layer.
前記導電路の他端と前記第1の導電層との接合部は、前記裏面側において、前記ICチップと前記貫通穴との間に位置することを特徴とする請求項1に記載のICモジュール。   2. The IC module according to claim 1, wherein a joint between the other end of the conductive path and the first conductive layer is located between the IC chip and the through hole on the back surface side. . 前記裏面に設けられ、前記ICチップ及び前記導電路と、前記第1の導電層の少なくとも一部とを封止する封止部材をさらに有し、
前記封止部材の外縁は前記貫通穴よりも前記ICチップ側に位置することを特徴とする請求項2に記載のICモジュール。
A sealing member which is provided on the back surface and seals the IC chip and the conductive path and at least a part of the first conductive layer;
The IC module according to claim 2, wherein an outer edge of the sealing member is located closer to the IC chip than the through hole.
一方の面に凹部を有するカード基材と、
前記凹部に埋設されたICモジュールとを備え、
前記ICモジュールは、
表面及び裏面に開口する貫通穴が設けられた基材と、
前記表面に設けられ、外部端子と接触する接触端子と、
前記裏面に取り付けられたICチップと、
前記裏面に設けられた第1の導電層と、
前記貫通穴の内壁に設けられ、前記第1の導電層と前記接触端子とに接続する第2の導電層と、
一端が前記ICチップに接続し、他端が前記第1の導電層に接続する導電路とを有することを特徴とするICカード。
A card substrate having a recess on one side;
An IC module embedded in the recess,
The IC module is
A base material provided with through-holes opening on the front surface and the back surface;
A contact terminal provided on the surface and in contact with an external terminal;
An IC chip attached to the back surface;
A first conductive layer provided on the back surface;
A second conductive layer provided on an inner wall of the through hole and connected to the first conductive layer and the contact terminal;
An IC card comprising: a conductive path having one end connected to the IC chip and the other end connected to the first conductive layer.
前記導電路と前記第1の導電層との接合部が、前記カード基材の前記一方の面のうち外部ローラーと接触するローラー接触領域と平面視で重ならないように、前記第1の導電層のパターンが設計されていることを特徴とする請求項4に記載のICカード。
The first conductive layer is arranged such that a joint between the conductive path and the first conductive layer does not overlap with a roller contact area in contact with an external roller in the one surface of the card base material in a plan view. The IC card according to claim 4, wherein the pattern is designed.
JP2013219362A 2013-10-22 2013-10-22 Ic module and ic card Pending JP2015082185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013219362A JP2015082185A (en) 2013-10-22 2013-10-22 Ic module and ic card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013219362A JP2015082185A (en) 2013-10-22 2013-10-22 Ic module and ic card

Publications (1)

Publication Number Publication Date
JP2015082185A true JP2015082185A (en) 2015-04-27

Family

ID=53012761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013219362A Pending JP2015082185A (en) 2013-10-22 2013-10-22 Ic module and ic card

Country Status (1)

Country Link
JP (1) JP2015082185A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131656U (en) * 1982-02-27 1983-09-05 大日本印刷株式会社 Electrode circuit board for IC card
JPH0512513A (en) * 1991-07-05 1993-01-22 Matsushita Electric Ind Co Ltd Ic card
JP2007080130A (en) * 2005-09-16 2007-03-29 Dainippon Printing Co Ltd Ic module for ic card
JP2012063989A (en) * 2010-09-16 2012-03-29 Toppan Printing Co Ltd Ic module and ic card

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58131656U (en) * 1982-02-27 1983-09-05 大日本印刷株式会社 Electrode circuit board for IC card
JPH0512513A (en) * 1991-07-05 1993-01-22 Matsushita Electric Ind Co Ltd Ic card
JP2007080130A (en) * 2005-09-16 2007-03-29 Dainippon Printing Co Ltd Ic module for ic card
JP2012063989A (en) * 2010-09-16 2012-03-29 Toppan Printing Co Ltd Ic module and ic card

Similar Documents

Publication Publication Date Title
JP2007004775A (en) Semiconductor memory card
US9021690B2 (en) Method of manufacturing printed circuit board having buried solder bump
JP7474251B2 (en) Electronic modules for chip cards
CN101355845B (en) Substrate with conductive projection and technique thereof
JP4945682B2 (en) Semiconductor memory device and manufacturing method thereof
JP2005077955A (en) Etching method and method for manufacturing circuit device by using same
JP5011766B2 (en) IC module for IC card
JP3979873B2 (en) Non-contact data carrier manufacturing method
KR100610144B1 (en) manufacturing method of chip-on-board package having flip chip assembly structure
JP6346192B2 (en) IC module, IC card, IC module substrate
JP4952266B2 (en) Dual interface IC card and its manufacturing method, contact / non-contact IC module
JP2015082185A (en) Ic module and ic card
CN108962868B (en) Package structure and method for fabricating the same
JP2007114991A (en) Composite ic card and ic module for composite ic card
JP4335823B2 (en) Contact terminal module
KR101257457B1 (en) Method for manufacturing printed circuit board having embedded integrated circuit chip
JP2001203296A (en) Ic chip package board for ic card
JP2007034786A (en) Composite ic card and its manufacturing method
CN107316819A (en) Chip package and chip packaging process
JP5691394B2 (en) IC card lead frame and manufacturing method thereof
CN101740424B (en) Manufacturing process for a chip package structure
KR20110051754A (en) Leadframe and method of manufacturig same
JP2006085341A (en) Ic module
JP2010238081A (en) Ic card and communication apparatus
JP2007133803A (en) Ic card and ic module for ic card

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725