JP2015082185A - Ic module and ic card - Google Patents
Ic module and ic card Download PDFInfo
- Publication number
- JP2015082185A JP2015082185A JP2013219362A JP2013219362A JP2015082185A JP 2015082185 A JP2015082185 A JP 2015082185A JP 2013219362 A JP2013219362 A JP 2013219362A JP 2013219362 A JP2013219362 A JP 2013219362A JP 2015082185 A JP2015082185 A JP 2015082185A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- module
- chip
- card
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
本発明は、ICモジュール及びICカードに関し、特に、貫通穴の形成位置に依存せずに封止部材を小型化できるようにしたICモジュール及びICカードに関する。 The present invention relates to an IC module and an IC card, and more particularly to an IC module and an IC card in which a sealing member can be reduced in size without depending on a formation position of a through hole.
従来から、接触式のICカードでは、接触端子を有するICモジュール基板にICチップを実装し、ICチップと接触端子をワイヤーボンディング等により電気的に接続し、ICチップ及びワイヤーを封止部材樹脂で封止した構造のICモジュールが用いられている。このようなICモジュールをカード基材に実装する場合、カード基材にICモジュールを埋設するための凹部を設けておき、この凹部にICモジュールを埋設する(例えば、特許文献1参照。)。 Conventionally, in a contact type IC card, an IC chip is mounted on an IC module substrate having a contact terminal, the IC chip and the contact terminal are electrically connected by wire bonding or the like, and the IC chip and the wire are made of a sealing member resin. An IC module having a sealed structure is used. When such an IC module is mounted on a card substrate, a recess for embedding the IC module is provided in the card substrate, and the IC module is embedded in the recess (see, for example, Patent Document 1).
図13は、従来例に係るICモジュール400の構成例を示す断面図である。図13に示すICモジュール400は、接触端子210を有するICモジュール基板201にICチップ255を実装し、ICチップ255と接触端子210とをボンディングホール203を通してワイヤー260で電気的に接続し、その後、ICチップ255とワイヤー260とをモールド樹脂270で封止することにより形成する。
FIG. 13 is a cross-sectional view showing a configuration example of an
ところで、図13に示したICモジュール400において、接触端子210は、銅(Cu)箔211と、銅箔211上に形成された図示しないニッケル(Ni)メッキ層と、ニッケルメッキ層上に設けられた金(Au)メッキ層214、224とを有する。そして、ワイヤー260はボンディングホール203を通して接触端子210に接続する。この構造では、ボンディングホール203の形成位置に制約があり、接触端子210の接続用領域の直下にボンディングホール203を設ける必要があった。接続用領域は、ICカード読み取りリーダーライター(以下、RW)やATM等の端子(ピン)がコンタクトする領域である。
By the way, in the
また、ワイヤー260を封止するため、モールド樹脂270はボンディングホール203内を充填し、さらにICチップ255から見てボンディングホール203の外側の領域まで覆う必要があった。このため、モールド樹脂270の外縁の位置はボンディングホール203の位置に依存していた。
ここで、接触端子の接続用領域の位置は、例えばISO又はJIS規格で定められており、その位置を任意に変更することはできない。このため、図8に示した従来の構造では、ボンディングホール203の形成位置を変更することはできず、モールド樹脂を小型化することができなかった。
Further, in order to seal the
Here, the position of the contact terminal connection region is determined by, for example, ISO or JIS standards, and the position cannot be arbitrarily changed. For this reason, in the conventional structure shown in FIG. 8, the formation position of the
そこで、この発明はこのような事情に鑑みてなされたものであって、貫通穴の形成位置に依存せずに封止部材を小型化できるようにしたICモジュール及びICカードの提供を目的とする。 Accordingly, the present invention has been made in view of such circumstances, and it is an object of the present invention to provide an IC module and an IC card in which the sealing member can be downsized without depending on the formation position of the through hole. .
上記課題を解決するために、本発明の一態様は、基材に設けられた貫通穴を通して、基材の裏面に取り付けられたICチップと、基材の裏面に設けられた第1の導電層と、基材の貫通穴の内壁に設けられ、第1の導電層と接触端子とに接続する第2の導電層と、一端がICチップに接続し、他端が第1の導電層に接続する導電路とを有する。 In order to solve the above problems, an embodiment of the present invention includes an IC chip attached to the back surface of a base material through a through hole provided in the base material, and a first conductive layer provided on the back surface of the base material. And a second conductive layer provided on the inner wall of the through hole of the base material and connected to the first conductive layer and the contact terminal, one end connected to the IC chip, and the other end connected to the first conductive layer And a conductive path.
本発明の一態様によれば、一端がICチップに接続するワイヤーの他端は、基材の裏面に設けられた第1の導電層に接続する。そして、第1の導電層は貫通穴の内壁に設けられた第2の導電層に接続し、第2の導電層は基材の表面に設けられた接触端子に接続している。これにより、貫通穴の形成位置を変更しなくても、ワイヤーの他端と第1の導電層との接合部の配置をICチップに近づけることができ、ワイヤーの一端から他端までの長さを短くすることができる。従って、貫通穴の形成位置に依存せずに、封止部材を小型化することができる。 According to one embodiment of the present invention, the other end of the wire whose one end is connected to the IC chip is connected to the first conductive layer provided on the back surface of the substrate. The first conductive layer is connected to a second conductive layer provided on the inner wall of the through hole, and the second conductive layer is connected to a contact terminal provided on the surface of the substrate. Thus, the arrangement of the joint between the other end of the wire and the first conductive layer can be brought closer to the IC chip without changing the formation position of the through hole, and the length from one end of the wire to the other end Can be shortened. Therefore, the sealing member can be reduced in size without depending on the formation position of the through hole.
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その繰り返しの説明は省
略する。
<第1実施形態>
(構成)
図1は、本発明の第1実施形態に係るICモジュール基板50の構成例を示す断面図である。ICモジュール基板50は、ICチップを実装してICモジュールを構成するための基板である。図1に示すように、ICモジュール基板50は、基材1と、接触端子10と、第1の導電層20と、第2の導電層30と、を有する。
Embodiments of the present invention will be described below with reference to the drawings. Note that, in each drawing described below, parts having the same configuration are denoted by the same reference numerals, and repeated description thereof is omitted.
<First Embodiment>
(Constitution)
FIG. 1 is a cross-sectional view showing a configuration example of an
基材1は、表(おもて)面1aと、裏面1bとを有する。基材1の表面1aと裏面1bとの間には、貫通穴であるスルーホール3が設けられている。基材1の裏面1bには、ICチップを取り付けるためのIC取付領域が用意されている。基材1の材質は特に限定されないが、例えば、ガラスエポキシ又はポリイミドからなる。また、基材1の厚さは、例えば80μm以上、170μm以下である。
The substrate 1 has a
接触端子10は、基材1の表面1aに設けられている。接触端子10は、例えば銅(Cu)箔等の導電材料に、外部端子との接触面となる貴金属メッキ層が形成された構造を有する。第1実施形態では、接触端子10の側面10a、10bと接触面10cが貴金属メッキ層からなる。
一例を挙げると、接触端子10は、導電材料である銅箔11と、銅箔11上に形成された銅メッキ層12と、銅メッキ層12上に形成された図示しないニッケル(Ni)メッキ層と、ニッケルメッキ層上に形成された金(Au)メッキ層14とを有する。金メッキ層14は、貴金属メッキ層の一例である。第1実施形態では、接触端子10の側面10a、10b及び接触面10cは金メッキ層14からなる。
The
For example, the
また、外部端子とは、例えば、ICカード読み取りリーダーライターやATM等の外部装置が有する端子のことである。図1に示すように、接触端子10には、外部端子との接続用領域が予め設定されている。
また、第1の導電層20は、基材1の裏面1bに設けられている。第1の導電層20は、例えば接触端子10と同じ構造を有する。一例を挙げると、第1の導電層20は、導電材料である銅箔21と、銅箔21上に形成された銅メッキ層12と、銅メッキ層12上に形成された図示しないニッケルメッキ層と、ニッケルメッキ層上に形成された金メッキ層14とを有する。第1の導電層20の表面(図1では、下面)及び側面20aは金メッキ層14からなる。
The external terminal is a terminal included in an external device such as an IC card reader / writer or ATM. As shown in FIG. 1, the
The first
第2の導電層30は、スルーホール3の内壁に設けられている。第2の導電層30は、例えば、銅メッキ層12と、銅メッキ層12上に形成された図示しないニッケルメッキ層と、ニッケルメッキ層上に形成された金メッキ層14とを有する。
なお、接触端子10、第1の導電層20及び第2の導電層30が有する貴金属メッキ層は、金メッキ層に限定されるものではない。貴金属メッキ層は、例えば、銀(Ag)、白金(Pt)、パラジウム(Pd)等の何れか一つからなるメッキ層でもよい。
The second
In addition, the noble metal plating layer which the
図2は、本発明の第1実施形態に係るICモジュール100の構成例を示す断面図である。図2に示すように、ICモジュール100は、ICモジュール基板50と、ICモジュール基板50のIC取付領域に接着剤51を介して取り付けられたICチップ55と、ICチップ55と第1の導電層20とを電気的に接合するワイヤー60と、ICモジュール基板50の裏面1b側に設けられてICチップ55とワイヤー60及び第1の導電層20の一部を封止する封止部材70と、を備える。
FIG. 2 is a cross-sectional view showing a configuration example of the
ICチップ55は、例えばシリコン(Si)ウェハーに回路を形成し、このSiウェハーを研磨することによりウェハーの厚みを規定の厚みとし、ダイシング装置により1つのチップとして切り離すことにより製造されたものである。接着剤51は、例えば銀(Ag)ペーストである。
ワイヤー60は、ICチップ55の図示しない電極パッドを接触端子10へ導通させるためのものである。ワイヤー60の一端はICチップ55の図示しない電極パッドに接合し、ワイヤー60の他端は第1の導電層20表面の金メッキ層14に接合している。また、ワイヤー60の他端と第1の導電層20との接合部61は、裏面1b側において、ICチップ55とスルーホール3との間に位置する。ワイヤー60の材料は例えば金である。但し、ワイヤー60の材料は金に限定されるものではなく、例えば銅、アルミニウムなど他の材料であっても構わない。
The
The
封止部材70は、例えばトランスファーモールド技術で形成されるモールド樹脂であり、例えば熱可塑性樹脂、熱硬化性樹脂、紫外線硬化性樹脂等からなる。封止部材70の外縁は、スルーホール3よりもICチップ55側に位置する。即ち、裏面1bのうち、ICチップから見てスルーホール3より外側の領域は、封止部材70を設けない非封止領域となっている。
The sealing
図3は、本発明の第1実施形態に係るICカード150の構成例を示す断面図である。図3に示すICカード150は、例えば接触式ICカードであり、その券面80aに凹部81を有するカード基材80と、この凹部81に埋設されたICモジュール100とを備える。この例では、ICモジュール100は、その裏面側(即ち、封止部材70を有する側)をカード基材80に向けた状態で凹部81に配置されており、ICモジュール100の外周部が接着剤83を介して凹部81の底面に接着、固定されている。
FIG. 3 is a cross-sectional view showing a configuration example of the
また、ICモジュール100は、凹部81に埋設された状態で、その表面(例えば、金メッキ層14の表面)がカード基材80の券面80aと面一(即ち、同じ高さ)となっている。カード基材80の材質は特に限定されないが、例えば、ポリ塩化ビニル(PVC)やポリエチレンテレフタレート(PET)等、絶縁性の樹脂材料からなる。
Further, the
(製造方法)
図4〜図6は、本発明の第1実施形態に係るICモジュール100の製造方法を工程順に示す断面図である。図4(a)に示すように、まず始めに、基材1の表面1a及び裏面1b(即ち、両面)にそれぞれ銅箔11、21がそれぞれ設けられた両面銅箔基材2を用意する。銅箔11、21は、例えば図示しない接着剤によって、基材1に貼付されている。
(Production method)
4-6 is sectional drawing which shows the manufacturing method of
次に、図4(b)に示すように、両面銅箔基材2に貫通穴であるスルーホール3を形成する。スルーホール3は、例えば、両面銅箔基材2をドリルで掘削する又はレーザー光を照射することで形成する。次に、スルーホール3が形成された両面銅箔基材2を例えばプラズマ雰囲気に晒して、スルーホール3の内壁を活性化する。これにより、スルーホール3の形成時に内壁に残された樹脂残渣等を除去する。
Next, as shown in FIG.4 (b), the through-
次に、図4(c)に示すように、例えば電気メッキにより、両面銅箔基材2の表面1a側及び裏面1b側からスルーホール3の内壁にかけて銅メッキ層12を形成する。ここでは、電気メッキにより、導体である銅箔11、21の表面に銅メッキ層12を形成すると共に、銅箔11、21の側面からスルーホール3の内壁に銅メッキ層12を形成する。この銅メッキ層12により、銅箔11、21はスルーホール3を通して導通した状態となる。
Next, as shown in FIG. 4C, a
次に、図4(d)に示すように、両面銅箔基材2の両面にフォトレジスト101、111をそれぞれ塗布する。そして、露光及び現像技術により、フォトレジスト101、111をそれぞれパターニングして、図5(a)に示すように、レジストパターン102、112をそれぞれ形成する。レジストパターン102の形状は、例えば、接触端子を形成する領域と、スルーホール3の上側開口端3aとを覆い、それ以外の領域(例えば、接触端子間の短絡を防ぐスペース等)を露出した形状である。また、レジストパターン112の形状は、例えば、第1の導電層20を形成する領域と、スルーホール3の下側開口端3bとを覆い、それ以外の領域(例えば、IC取付領域)を露出した形状である。
Next, as shown in FIG. 4 (d),
次に、レジストパターン102、112をマスクに用いて、銅メッキ層12及び銅箔11、21を順次エッチングする。これにより、図5(b)に示すように、接触端子を形成する領域と、第1の導電層を形成する領域及び第2の導電層を形成する領域にそれぞれ銅メッキ層12及び銅箔11、21を残し、それ以外の領域では銅メッキ層12及び銅箔11、21を除去して基材1を露出させる。その後、図5(c)に示すように、基材1の両面からレジストパターンを除去する。
Next, the
次に、例えば電気メッキにより、銅メッキ層12上に図示しないニッケルメッキ層と、金メッキ層14とを形成する。このようにして、図6(a)に示すように、接触端子10と、第1の導電層20と、第2の導電層30とを形成する。以上の工程を経て、図1に示したICモジュール基板50が完成する。
次に、図6(b)に示すように、ICモジュール基板50のIC取付領域に、Agペースト等の接着剤51を用いてICチップ55を取り付ける(実装工程)。実装工程の後、ワイヤー60の一端をICチップ55のパッド電極に接合し、ワイヤー60の他端を第1の導電層20表面の金メッキ層14に接合して、ICチップ55と第1の導電層20とを電気的に接続する(ワイヤーボンディング工程)。ワイヤーボンディング工程の後、基材1の裏面1b側に封止部材を形成して、ICチップ55とワイヤー60及び第1の導電層20の一部を封止する(封止工程)。封止工程では、封止部材を例えばトランスファーモールド方法、ポッティング方法又は印刷等で形成する。以上の工程を経て、図2に示したICモジュール100が完成する。
Next, a nickel plating layer (not shown) and a
Next, as shown in FIG. 6B, an
続いて、ICカード150の製造工程では、凹部81を有するカード基材80(例えば、図3参照。)を用意する。凹部81は、例えばエンドミルを用いて券面80aを切削することにより形成する。そして、ICモジュール100、又は、凹部81の底面の少なくとも一方に接着剤83(例えば、図3参照。)を塗布しておき、例えばピックアップ装置等を用いて、ICモジュール100を凹部81内に配置し、熱プレスする。以上の工程を経て、図3に示したICカード150が完成する。
本発明の第1実施形態では、ワイヤー60が本発明の「導電路」に対応している。また、券面80aが本発明の「一方の面」に対応している。
Subsequently, in the manufacturing process of the
In the first embodiment of the present invention, the
(第1実施形態の効果)
本発明の第1実施形態は、以下の効果を奏する。
(1)一端がICチップ55に接続するワイヤー60の他端は、基材1の裏面1bに設けられた第1の導電層20に接続する。そして、第1の導電層20はスルーホール3の内壁に設けられた第2の導電層30に接続し、第2の導電層30は基材1の表面1aに設けられた接触端子10に接続している。これにより、スルーホール3の形成位置を変更しなくても、ワイヤー60の他端と第1の導電層20との接合部61をICチップ55に近づけて配置することができ、ワイヤー60の一端から他端までの長さを短くすることができる。従って、スルーホール3の形成位置に依存せずに、封止部材70を小型化することができる。例えば、図2に示したように、ワイヤー60の他端と第1の導電層20との接合部61は、裏面1b側において、ICチップ55とスルーホール3との間に位置し、封止部材70の外縁はスルーホール3よりもICチップ55側となる。
(Effect of 1st Embodiment)
The first embodiment of the present invention has the following effects.
(1) The other end of the
(2)また、封止部材70を小型化できるので、封止部材の強度向上に寄与することができる(即ち、封止部材が小さいと、封止部材の一方の端部と他方の端部との間で作用する力が小さくなるため、封止部材に亀裂等が生じにくくなる。)。
(3)また、第1の導電層20のパターンは、ワイヤー60と第1の導電層20との接合部61がローラー接触領域と平面視で重ならないように設計されていることが望ましい。この点について、以下に説明する。
(2) Moreover, since the sealing
(3) It is desirable that the pattern of the first
図7は、カード基材80の券面80aにおいて、外部ローラー(例えば、RWやATM等の外部装置において、ICカード挿抜のためのローラー)と接触するローラー接触領域を模式的に示す平面図である。図7(a)はICカード150の全体を示し、図7(b)は図7(a)の破線で囲んだ部分を拡大して示した図である。なお、図7(b)に示すICモジュール100において、Vccは回路電圧供給用の接続用領域、GNDはグランド電位供給用の接続用領域、RSTはリセット信号入力用の接続用領域、Vppは書込み電圧供給用の接続用領域、CLKはクロック信号入力用の接続用領域、I/Oはデータ信号入出力用の接続用領域、RFUは将来利用(即ち、予備)の接続用領域を意味する。
FIG. 7 is a plan view schematically showing a roller contact area in contact with an external roller (for example, a roller for inserting and removing an IC card in an external device such as RW or ATM) on the
例えば、図7(a)に示すように、ICカード150において、ローラー接触領域がICモジュール100と重なる場合を想定する。このような場合は、例えば図7(b)に示すように、第1の導電層20のレイアウトを変更して、接合強度が比較的弱いと考えられるワイヤー60と第1の導電層20との接合部を、ローラー接触領域から外れるように調整する。これにより、ワイヤー60と第1の導電層20との接合部が外部ローラーで押圧されることを回避することができるので、上記接合部の信頼性を高く保持することができる。
For example, as illustrated in FIG. 7A, it is assumed that the roller contact area overlaps with the
(4)また、仮にワイヤー60と第1の導電層20との接合部61がローラー接触領域と重なる場合でも、ワイヤー60と第1の導電層20との接合部61は基材1の裏面1b側に配置されており、該接合部61は基材1を介して外部ローラーで押圧されることとなる。このため、上記接合部61が基材1の表面1a側に配置される場合と比べて、接合の信頼性は高い。
(4) Moreover, even when the
<第2実施形態>
上記の第1実施形態では、接触端子の側面が貴金属メッキ層からなる場合について説明した。しかしながら、本発明はこれに限定されるものではない。接触端子の側面は、例えば、接触端子のベース材料(例えば、銅)であってもよい。第2実施形態では、この点について説明する。
Second Embodiment
In said 1st Embodiment, the case where the side surface of a contact terminal consists of a noble metal plating layer was demonstrated. However, the present invention is not limited to this. The side surface of the contact terminal may be, for example, a base material (for example, copper) of the contact terminal. In the second embodiment, this point will be described.
(構成)
図8は、本発明の第2実施形態に係るICモジュール基板250の構成例を示す断面図である。図9は、本発明の第2実施形態に係るICモジュール300の構成例を示す断面図である。図10は、本発明の第2実施形態に係るICカード350の構成例を示す断面図である。
(Constitution)
FIG. 8 is a cross-sectional view showing a configuration example of an
図8〜図10に示すように、第2実施形態に係るICモジュール基板250、ICモジュール300及びICカード350において、第1実施形態に係るICモジュール基板50、ICモジュール100及びICカード150と異なる点は、接触端子10の側面10a及び、第1の導電層20の側面10aが貴金属メッキ層から露出している点である。例えば、接触端子10の側面10a及び、第1の導電層20の側面10aは金メッキ層14ではなく、銅箔11、21の各側面であり、銅からなる。これ以外の構成は、第2実施形態は第1実施形態と同じである。
As shown in FIGS. 8 to 10, the
(製造方法)
図11及び図12は、本発明の第2実施形態に係るICモジュール300の製造方法を工程順に示す断面図である。図11(a)に示すように、銅メッキ層12及び銅箔11、21を部分的にエッチングし、その後レジストを除去する工程までは、第1実施形態と同じである。
(Production method)
11 and 12 are cross-sectional views showing the method of manufacturing the
次に、図11(b)に示すように、基材1の表面1aの銅箔11下から露出している領域にレジストパターン103を形成する。また、レジストパターン103の形成と前後して、基材1の裏面1bの銅箔21下から露出している領域にレジストパターン113を形成する。レジストパターン103は、例えば、接触端子を形成する領域と、スルーホール3の上側開口端3aとを露出し、それ以外の領域(例えば、スペース等)を覆う形状である。また、レジストパターン113は、第1の導電層を形成する領域と、スルーホール3の下側開口端3bとを露出し、それ以外の領域(例えば、IC取付領域)を覆う形状である。レジストパターン103、113の形成方法は、例えばレジスト材料の印刷(オフセット印刷、スクリーン印刷)、又は、レジスト材料の塗布と露光及び現像技術である。
Next, as shown in FIG. 11 (b), a resist
次に、例えば電気メッキにより、ニッケルメッキ層と、金メッキ層14とを形成する。図11(c)に示すように、接触端子10の側面10aはレジスト103で覆われており、第1の導電層20の側面20aはレジスト113で覆われているため、これらの各側面10a、20aにはニッケルメッキ層と、金メッキ層14は形成されない。つまり、各側面10a、20aは、銅からなる。次に、図12(a)に示すように、基材1からレジスト103、113を除去する。これにより、図8に示したICモジュール基板250が完成する。
Next, a nickel plating layer and a
そして、これ以降の工程は、第1実施形態と同じである。即ち、図12(b)に示すように、ICチップ55の実装工程と、ワイヤーボンディング工程と、封止工程とを順次行う。以上の工程を経て、図9に示したICモジュール300が完成する。
第2実施形態における本発明との対応関係は、第1実施形態と同じである。
(第2実施形態の効果)
本発明の第2実施形態は、第1実施形態の効果(1)〜(4)と同様の効果を奏する。
The subsequent steps are the same as those in the first embodiment. That is, as shown in FIG. 12B, an
The correspondence relationship with the present invention in the second embodiment is the same as in the first embodiment.
(Effect of 2nd Embodiment)
The second embodiment of the present invention has the same effects as the effects (1) to (4) of the first embodiment.
<その他>
上記の各実施形態では、ICモジュール基板、ICモジュール及びICカードを接触式ICカードに適用する場合について説明した。しかしながら、本発明の適用は接触式に限定されるものではなく、例えば、接触ICチップと非接触ICチップとを一枚のカードに搭載したハイブリッドカード、1つのICチップが接触式及び非接触式の双方として機能するデュアルカード、デュアルカードにアンテナコイル等が設けられた電磁結合デュアルカードなど、ICモジュール構造が適用されるモジュール構造全般に適用してもよい。このような場合であっても、実施形態の効果を奏する。
また、本発明は、以上に記載した各実施形態に限定されうるものではない。当業者の知識に基づいて各実施形態に設計の変更等を加えることが可能であり、そのような変更等を加えた態様も本発明の範囲に含まれる。
<Others>
In each of the above embodiments, the case where the IC module substrate, the IC module, and the IC card are applied to the contact IC card has been described. However, the application of the present invention is not limited to the contact type. For example, a hybrid card in which a contact IC chip and a non-contact IC chip are mounted on one card, and one IC chip is a contact type and a non-contact type. The present invention may be applied to all module structures to which an IC module structure is applied, such as a dual card that functions as both, and an electromagnetically coupled dual card in which an antenna coil is provided on the dual card. Even in such a case, the effects of the embodiment are exhibited.
The present invention is not limited to the embodiments described above. Based on the knowledge of those skilled in the art, design changes and the like can be made to each embodiment, and an aspect in which such changes and the like are added is also included in the scope of the present invention.
本発明者は、実施形態の効果(3)を検証する試験を行った。
(試験サンプル)
図3に示したICカード150を3枚用意した(n=3)。また、比較用として、A社製ICカード(n=3)と、B社製ICカード(n=3)を用意した。
(試験内容)
各ICカードをATM搬送を模擬した装置に繰り返し通し(搬送試験)、各ICカードが規定回数に到達する度にATR (Answer To Reset)の確認を行った。規定回数は、1000回、2000回、3000回、4000回、5000回とした。
This inventor conducted the test which verifies the effect (3) of embodiment.
(Test sample)
Three
(contents of the test)
Each IC card was repeatedly passed through an apparatus simulating ATM conveyance (conveyance test), and ATR (Answer To Reset) was confirmed each time the IC card reached the specified number of times. The specified number of times was 1000 times, 2000 times, 3000 times, 4000 times, and 5000 times.
また、各ICカードにおけるATRは、以下のステップ(1)〜(4)で行った。
(1)端末へのカードの挿入、接点の接続およびアクティベーション
(2)カードのリセット、端末とカード間の通信の確立(ATRシーケンス)
(3)トランザクションの実行
(4)接点のディアクティベーション、カードの抜去
Moreover, ATR in each IC card was performed in the following steps (1) to (4).
(1) Card insertion into the terminal, contact connection and activation
(2) Card reset, communication establishment between terminal and card (ATR sequence)
(3) Execution of transaction (4) Deactivation of contacts, removal of card
(試験結果)
試験結果を表1に示す。
The test results are shown in Table 1.
ATRが正常の場合は○、異常の場合はワイヤーが断線したとみなして×とした。
また、搬送試験は各ICカードについて1000回ずつ回数を増やし、途中で×になった場合は、残りのICカードで試験を続けた。B社製ICカードでは、搬送試験の回数(即ち、試験回数)2000回で1枚が×になったので3000回以降は2枚について試験を行った。
表1に示すように、本実施形態のICカード150は3枚とも、試験回数5000回を超えてもATRは正常であることを確認した。この結果から、ワイヤーが断線していないことを確認した。
When the ATR was normal, it was evaluated as ◯, and when the ATR was abnormal, the wire was considered broken, and was evaluated as x.
In addition, the conveyance test was increased 1000 times for each IC card, and the test was continued with the remaining IC cards when it became “X” on the way. In the case of the IC card manufactured by B company, the number of conveyance tests (namely, the number of tests) was 2000, and one sheet became x.
As shown in Table 1, it was confirmed that all three
1 基材
1a 表面
1b 裏面
2 両面銅箔基材
3 スルーホール
3a 上側開口端
3b 下側開口端
10 接触端子
10a 側面
10c 接触面
11、21 銅箔
12 銅メッキ層
14、21 金メッキ層
20 第1の導電層
20a 側面
30 第2の導電層
50 モジュール基板
51 接着剤
55 ICチップ
60 ワイヤー
61 接合部
70 封止部材
80 カード基材
80a 券面
81 凹部
83 接着剤
100 ICモジュール
101、111フォトレジスト
102、103、112、113 レジストパターン
150 ICカード
DESCRIPTION OF SYMBOLS 1
Claims (5)
前記表面に設けられ、外部端子と接触する接触端子と、
前記裏面に取り付けられたICチップと、
前記裏面に設けられた第1の導電層と、
前記貫通穴の内壁に設けられ、前記第1の導電層と前記接触端子とに接続する第2の導電層と、
一端が前記ICチップに接続し、他端が前記第1の導電層に接続する導電路とを有することを特徴とするICモジュール。 A base material provided with through-holes opening on the front surface and the back surface;
A contact terminal provided on the surface and in contact with an external terminal;
An IC chip attached to the back surface;
A first conductive layer provided on the back surface;
A second conductive layer provided on an inner wall of the through hole and connected to the first conductive layer and the contact terminal;
An IC module having one end connected to the IC chip and the other end connected to the first conductive layer.
前記封止部材の外縁は前記貫通穴よりも前記ICチップ側に位置することを特徴とする請求項2に記載のICモジュール。 A sealing member which is provided on the back surface and seals the IC chip and the conductive path and at least a part of the first conductive layer;
The IC module according to claim 2, wherein an outer edge of the sealing member is located closer to the IC chip than the through hole.
前記凹部に埋設されたICモジュールとを備え、
前記ICモジュールは、
表面及び裏面に開口する貫通穴が設けられた基材と、
前記表面に設けられ、外部端子と接触する接触端子と、
前記裏面に取り付けられたICチップと、
前記裏面に設けられた第1の導電層と、
前記貫通穴の内壁に設けられ、前記第1の導電層と前記接触端子とに接続する第2の導電層と、
一端が前記ICチップに接続し、他端が前記第1の導電層に接続する導電路とを有することを特徴とするICカード。 A card substrate having a recess on one side;
An IC module embedded in the recess,
The IC module is
A base material provided with through-holes opening on the front surface and the back surface;
A contact terminal provided on the surface and in contact with an external terminal;
An IC chip attached to the back surface;
A first conductive layer provided on the back surface;
A second conductive layer provided on an inner wall of the through hole and connected to the first conductive layer and the contact terminal;
An IC card comprising: a conductive path having one end connected to the IC chip and the other end connected to the first conductive layer.
The first conductive layer is arranged such that a joint between the conductive path and the first conductive layer does not overlap with a roller contact area in contact with an external roller in the one surface of the card base material in a plan view. The IC card according to claim 4, wherein the pattern is designed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013219362A JP2015082185A (en) | 2013-10-22 | 2013-10-22 | Ic module and ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013219362A JP2015082185A (en) | 2013-10-22 | 2013-10-22 | Ic module and ic card |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015082185A true JP2015082185A (en) | 2015-04-27 |
Family
ID=53012761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013219362A Pending JP2015082185A (en) | 2013-10-22 | 2013-10-22 | Ic module and ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015082185A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131656U (en) * | 1982-02-27 | 1983-09-05 | 大日本印刷株式会社 | Electrode circuit board for IC card |
JPH0512513A (en) * | 1991-07-05 | 1993-01-22 | Matsushita Electric Ind Co Ltd | Ic card |
JP2007080130A (en) * | 2005-09-16 | 2007-03-29 | Dainippon Printing Co Ltd | Ic module for ic card |
JP2012063989A (en) * | 2010-09-16 | 2012-03-29 | Toppan Printing Co Ltd | Ic module and ic card |
-
2013
- 2013-10-22 JP JP2013219362A patent/JP2015082185A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58131656U (en) * | 1982-02-27 | 1983-09-05 | 大日本印刷株式会社 | Electrode circuit board for IC card |
JPH0512513A (en) * | 1991-07-05 | 1993-01-22 | Matsushita Electric Ind Co Ltd | Ic card |
JP2007080130A (en) * | 2005-09-16 | 2007-03-29 | Dainippon Printing Co Ltd | Ic module for ic card |
JP2012063989A (en) * | 2010-09-16 | 2012-03-29 | Toppan Printing Co Ltd | Ic module and ic card |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007004775A (en) | Semiconductor memory card | |
US9021690B2 (en) | Method of manufacturing printed circuit board having buried solder bump | |
JP7474251B2 (en) | Electronic modules for chip cards | |
CN101355845B (en) | Substrate with conductive projection and technique thereof | |
JP4945682B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JP2005077955A (en) | Etching method and method for manufacturing circuit device by using same | |
JP5011766B2 (en) | IC module for IC card | |
JP3979873B2 (en) | Non-contact data carrier manufacturing method | |
KR100610144B1 (en) | manufacturing method of chip-on-board package having flip chip assembly structure | |
JP6346192B2 (en) | IC module, IC card, IC module substrate | |
JP4952266B2 (en) | Dual interface IC card and its manufacturing method, contact / non-contact IC module | |
JP2015082185A (en) | Ic module and ic card | |
CN108962868B (en) | Package structure and method for fabricating the same | |
JP2007114991A (en) | Composite ic card and ic module for composite ic card | |
JP4335823B2 (en) | Contact terminal module | |
KR101257457B1 (en) | Method for manufacturing printed circuit board having embedded integrated circuit chip | |
JP2001203296A (en) | Ic chip package board for ic card | |
JP2007034786A (en) | Composite ic card and its manufacturing method | |
CN107316819A (en) | Chip package and chip packaging process | |
JP5691394B2 (en) | IC card lead frame and manufacturing method thereof | |
CN101740424B (en) | Manufacturing process for a chip package structure | |
KR20110051754A (en) | Leadframe and method of manufacturig same | |
JP2006085341A (en) | Ic module | |
JP2010238081A (en) | Ic card and communication apparatus | |
JP2007133803A (en) | Ic card and ic module for ic card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170623 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170725 |