JP2015076548A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2015076548A
JP2015076548A JP2013212781A JP2013212781A JP2015076548A JP 2015076548 A JP2015076548 A JP 2015076548A JP 2013212781 A JP2013212781 A JP 2013212781A JP 2013212781 A JP2013212781 A JP 2013212781A JP 2015076548 A JP2015076548 A JP 2015076548A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
electronic device
electronic
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013212781A
Other languages
English (en)
Inventor
祐紀 眞田
Yuki Sanada
祐紀 眞田
沼崎 浩二
Koji Numazaki
浩二 沼崎
篤志 柏崎
Atsushi Kashiwazaki
篤志 柏崎
慎也 内堀
Shinya Uchibori
慎也 内堀
正英 辰己
Masahide Tatsumi
正英 辰己
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013212781A priority Critical patent/JP2015076548A/ja
Publication of JP2015076548A publication Critical patent/JP2015076548A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】平面方向の体格が大型化することを抑制できる電子装置を提供する。【解決手段】第1基板10の一面11に第1電子部品30を搭載すると共に、第1電子部品30および第1基板10の一面11をモールド樹脂60で封止する。また、第1基板10の他面12に第2基板20の他面22を接合することにより、第1、第2基板10、20を電気的に接続する。そして、第2基板20の一面21に第1電子部品30と異なる第2電子部品50を搭載する。【選択図】図1

Description

本発明は、第1基板の一面に電子部品が搭載されると共に当該一面および電子部品がモールド樹脂で封止され、第1基板のうち一面と反対側の他面に第2基板が接合された電子装置に関するものである。
従来より、この種の電子装置として、次のようなものが提案されている(例えば、特許文献1参照)。
すなわち、この電子装置は、配線パターンが形成された配線基板等の第1、第2基板が接合され、第1、第2基板が電気的に接続されている。そして、第1基板のうち第2基板側と反対側の一面には、複数の電子部品が搭載されている。
特開2007−243223号公報
ところで、上記のような電子装置では、複数の電子部品の1つとして耐環境性(耐腐食性)の低い半導体素子等の電子部品を搭載する場合、当該電子部品の耐環境性を向上させるためにモールド樹脂によって耐環境性の低い電子部品を封止する場合がある。
しかしながら、複数の電子部品として耐環境性の低い電子部品と共に電解コンデンサ等の外部圧力に対する耐性が低い電子部品を搭載する場合には、モールド樹脂を形成する際の成形圧によって外部圧力に対する耐性が低い電子部品が破壊されてしまう可能性がある。このため、耐環境性の低い電子部品および外部圧力に対する耐性が低い電子部品を搭載した電子装置とする場合、第1基板の一面に各電子部品を離間して配置し、耐環境性の低い電子部品のみをモールド樹脂によって封止することが考えられる。
しかしながら、このような電子装置では、平面方向の体格が大型化するという問題がある。
本発明は上記点に鑑みて、平面方向の体格が大型化することを抑制できる電子装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(11)および一面と反対側の他面(12)を有する第1基板(10)と、第1基板の一面に搭載される第1電子部品(30)と、第1電子部品および第1基板の一面を封止するモールド樹脂(60)と、一面(21)および当該一面と反対側の他面(22)を有し、当該他面が第1基板の他面と対向していると共に第1基板の他面と接合されることで第1基板と電気的に接合され、一面がモールド樹脂から露出している第2基板(20)とを備え、第2基板の一面には、第1電子部品と異なる第2電子部品(50)が搭載されていることを特徴としている。
これによれば、第1基板の一面のうちモールド樹脂に封止されない部分に第2電子部品を搭載する場合と比較して、平面方向の体格が大型化することを抑制できる。
この場合、請求項2に記載の発明のように、第2電子部品は、第1電子部品より外部圧力に対する耐性が低いものを用いることができる。
また、請求項3に記載の発明のように、第1電子部品は、半導体素子であり、第2電子部品は、電解コンデンサであり、第2基板の一面のうち第1電子部品と対向する部分に搭載されているものとすることができる。
これによれば、半導体素子の近傍にπ型やT型フィルターを構成する電解コンデンサを配置することができるため、半導体素子にノイズが印加されることを抑制できる。
また、請求項4に記載の発明のように、第1電子部品は、発熱素子であり、第2基板には、第1電子部品と対向する部分に、当該第2基板を構成する樹脂材料よりも熱伝導率が高い金属体(80)が配置されているものとすることができる。
これによれば、金属体を介して発熱素子で発生する熱を放出できる。このため、発熱素子の放熱性を向上でき、発熱素子に動作不良が発生することを抑制できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態における電子装置の断面図である。 図1に示す電子装置の概略回路図である。 本発明の第2実施形態における電子装置の断面図である。 本発明の第2実施形態の変形例における電子装置の断面図である。 本発明の第3実施形態における電子装置の断面図である。 本発明の第4実施形態における電子装置の断面図である。 本発明の第5実施形態における電子装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
本発明の第1実施形態について説明する。なお、本実施形態の電子装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するために適用されると好適である。
図1に示されるように、電子装置は、第1、第2基板10、20と、電子部品30〜50と、第1基板10の一面11側を封止するモールド樹脂60とを備えている。
第1、第2基板10、20は、それぞれ一面11、21と、当該一面11、21の反対面となる他面12、22とを有する板状部材とされ、本実施形態では平面形状が矩形状とされている。
本実施形態の第1、第2基板10、20は、エポキシモールド樹脂等の樹脂材料をベースとした貫通基板やビルドアップ基板等の配線基板によって構成されている。そして、第1、第2基板10、20には、内層配線もしくは表層配線等によって構成される図示しない配線パターンが形成されている。また、第1、第2基板10、20には、各一面11、21にランド13、23が形成されていると共に、他面12、22にランド14、24が形成されている。なお、ランド13、14、23、24は、配線パターンと接続されているか、もしくは配線パターンの一部によって構成されている。
そして、第1、第2基板10、20は、互いの他面12、22が対向するように配置され、各他面12、22に形成されたランド14、24の間に導電性接着剤やはんだ等の導電性部材70が配置されて電気的に接合されている。なお、図1では、特に図示していないが、第1基板10と第2基板20との間に、エポキシ樹脂や、エポキシ樹脂にガラスフィラーを含有させたアンダーフィル等が充填されていてもよい。
電子部品30、40は、モールド樹脂60に封止できる表面実装部品やスルーホール実装部品等である。例えば、電子部品30としては、マイコンや制御素子もしくはIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の耐環境性が低い半導体素子が挙げられる。また、電子部品40としては、チップ抵抗、チップコンデンサ、水晶振動子等が挙げられ、モールド樹脂60に封止でき、電子部品30より耐環境性が高いものが挙げられる。なお、本実施形態では、電子部品30が本発明の第1電子部品に相当している。
そして、電子部品30、40は、はんだ等のダイボンド材15やボンディングワイヤ16により、第1基板10のランド13に接続されている。また、本実施形態では、電子部品40は、電子部品30より耐環境性が高いものであり、はんだ等のダイボンド材25により、第2基板20のランド23にも接続されている。
電子部品50は、モールド樹脂60に封止できない表面実装部品やスルーホール実装部品等である。例えば、このような電子部品50としては、電解コンデンサやインダクタ等が挙げられ、本実施形態では、電解コンデンサが用いられている。
なお、モールド樹脂60に封止できない電子部品50とは、外部圧力に対する耐性が低く、モールド樹脂60を形成する際の成形圧によって破壊される可能性があるものや、部品高さが高すぎてモールド樹脂60に封止できないものである。また、本実施形態では、電子部品50が本発明の第2電子部品に相当している。
そして、電子部品50は、ダイボンド材25により、第2基板20のランド23に接続されている。本実施形態では、電子部品(電解コンデンサ)50は、第2基板20の一面21のうち電子部品(半導体素子)30と対向する部分に搭載されている。
モールド樹脂60は、第1基板10の一面11および電子部品30、40を封止するように形成されている。つまり、第1基板10と第2基板20との間、および第2基板20の一面21はモールド樹脂60から露出している。
このようなモールド樹脂60は、金型を用いたトランスファーモールド法やコンプレッションモールド法により形成されるものであり、エポキシモールド樹脂等の熱硬化性モールド樹脂等より構成されている。
以上説明したように、本実施形態の電子部品では、モールド樹脂60に封止できない電子部品50は、第2基板20の一面21に搭載されている。このため、電子部品50を第1基板10の一面11のうちモールド樹脂60から露出する部分に搭載する場合と比較して、平面方向の体格が大型化することを抑制できる。
また、第2基板20の一面21のうち電子部品50が搭載されない領域には、電子部品30より耐環境性が高い電子部品40が搭載されている。このため、第2基板20のうち電子部品50が搭載されない領域を有効利用できる。
さらに、本実施形態では、電子部品(電解コンデンサ)50は、第2基板20の一面21のうち電子部品(半導体素子)30と対向する部分に搭載されている。つまり、電子部品50が電子部品30に近接して配置されている。このため、電子部品50がノイズの影響を受けることを抑制できる。
すなわち、上記電子装置は、図2に示されるように、電子部品30がPNP型バイポーラトランジスタであり、電子部品40がチップ抵抗である場合、エミッタ端子が電子部品50と接続される。この場合、電子部品30の近傍にπ型やT型フィルターを構成する電子部品(電解コンデンサ)50を配置することができるため、電子部品30にノイズが印加されることを抑制できる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して第2基板20の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図3に示されるように、本実施形態では、第2基板20は、電子部品30と対向する部分に貫通孔20aが形成されている。そして、当該貫通孔20aに第2基板20を主として構成する樹脂材料よりも熱伝導率(放熱性)の高い銅等の金属体80が圧入されている。つまり、本実施形態の第2基板20は、金属インレイ基板とされている。なお、本実施形態では、電子部品30は、半導体素子としての発熱素子が用いられている。
また、第1基板10には、他面12に複数のランド14が形成されているが、複数のランド14のうちの少なくとも1部は、他面12のうち電子部品30と対向する部分に形成されている。同様に、第2基板20の他面22に形成れている複数のランド24は、少なくとも一部が他面22のうち電子部品30と対向する部分に形成されている。
このような電子装置では、金属体80を介して電子部品(発熱素子)30で発生する熱を放出できる。このため、電子部品30の放熱性を向上でき、電子部品30に動作不良が発生することを抑制できる。
さらに、第1、第2基板10、20の他面12、22に形成されているランド14、24は、少なくとも一部が電子部品30と対向する部分に形成されている。このため、電子部品30から発生する熱を効率的に金属体80に伝達できる。
(第2実施形態の変形例)
上記第2実施形態において、図4に示されるように、金属体80を第2基板20に形成された配線パターンと適宜接続し、金属体80を電子部品50と接続されるランドとして機能させてもよい。つまり、ダイボンド材25を介して電子部品50と金属体80とを電気的に接続するようにしてもよい。これによれば、電子部品(電解コンデンサ)50を電子部品(半導体素子)30に近接して配置でき、上記第1実施形態のように、ノイズの低減を図ることができる。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して金属体80を第2基板20の一面21に搭載したものであり、その他に関しては第2実施形態と同様であるため、ここでは説明を省略する。
図5に示されるように、本実施形態では、第2基板20は、貫通孔20aが形成されておらず、一面21に形成されたランド23に金属体80が接続されている。なお、金属体80は、第2基板20の一面21のうち電子部品30と対向する部分に搭載されている。
このような電子装置としても、金属体80を介して電子部品30で発生する熱を放出できるため、上記第2実施形態と同様の効果を得ることができる。
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対して電子部品50の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図6に示されるように、本実施形態では、電子部品50として、金属板51および発熱素子52が封止されたモールドパッケージが用いられる。具体的には、電子部品50は、金属板51の一面51a上に発熱素子52が搭載され、発熱素子52は当該発熱素子52の周囲に配置されたリード53とボンディングワイヤ54を介して電気的に接続されている。そして、金属板51の他面51bおよびリード53のうちボンディングワイヤ54との接続部分と反対側の部分(アウターリード部)が露出するように、金属板51、発熱素子52およびリード53のうちボンディングワイヤ54との接続部分(インナーリード部)がモールド樹脂55により封止されている。
そして、電子部品50は、金属板51が発熱素子52を挟んで第2基板20と反対側に位置するように、リード53が第2基板20のランド23とダイボンド材25を介して接続されている。
このように、電子部品50としてモールドパッケージを用いた場合においても、上記第1実施形態と同様の効果を得ることができる。なお、このような電子装置は、金属板51の他面51bが金属筐体等に接触するように配置されて用いられる。つまり、金属板51の他面51bを露出させる必要があるため、上記電子部品50はモールド樹脂60に封止できないものとなる。
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態は、第1実施形態に対して第1基板10と第2基板20との接続構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
図7に示されるように、本実施形態では、第1基板10には、ランド14の代わりに、厚さ方向に貫通するスルーホール17aにメッキ膜17bが配置されたスルーホール電極17が形成されている。同様に、第2基板20には、ランド24の代わりに、厚さ方向に貫通するスルーホール26aにメッキ膜26bが配置されたスルーホール電極26が形成されている。
なお、メッキ膜17b、26bは、第1、第2基板10、20に形成された配線パターンと接続されているか、もしくは配線パターンの一部によって構成されている。
そして、第1、第2基板10、20は、金属棒状の端子90を介して電気的に接続されている。具体的には、端子90は、両端部が先端に向かって径が小さくなる先細り形状とされており、各端部がそれぞれスルーホール電極17、26に圧入されている。これにより、第1、第2基板10、20が電気的に接続されている。
このように端子90を介して第1、第2基板10、20を電気的に接続した電子装置としても、上記第1実施形態と同様の効果を得ることができる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第1実施形態において、電子部品50が第2基板20の一面21のうち電子部品30と対向する部分に搭載されていなくてもよい。
また、上記第5実施形態では、端子90の各端部がスルーホール電極17、26に圧入されている例について説明したが、次のようにしてもよい。すなわち、端子90として各端部に弾性変形可能なプレスフィット部が形成されたものを用い、スルーホール電極17、26にプレスフィット部をプレスフィット接続させるようにしてもよい。
さらに、上記各実施形態を組み合わせた電子装置とすることもできる。例えば、上記第4実施液体を上記第2、第3実施形態に組み合わせ、電子部品50としてのモールドパッケージを第2基板20の一面21に搭載してもよい。また、第5実施形態を第2〜第4実施形態に組み合わせ、端子90を介して第1、第2基板10、20を電気的に接続するようにしてもよい。
10 第1基板
11 一面
12 他面
20 第2基板
21 一面
22 他面
30 第1電子部品
50 第2電子部品
60 モールド樹脂

Claims (10)

  1. 一面(11)および前記一面と反対側の他面(12)を有する第1基板(10)と、
    前記第1基板の一面に搭載される第1電子部品(30)と、
    前記第1電子部品および前記第1基板の一面を封止するモールド樹脂(60)と、
    一面(21)および当該一面と反対側の他面(22)を有し、当該他面が前記第1基板の他面と対向していると共に前記第1基板の他面と接合されることで前記第1基板と電気的に接合され、前記一面が前記モールド樹脂から露出している第2基板(20)と、を備え、
    前記第2基板の一面には、前記第1電子部品と異なる第2電子部品(50)が搭載されていることを特徴とする電子装置。
  2. 前記第2電子部品は、前記第1電子部品より外部圧力に対する耐性が低いものであることを特徴とする請求項1に記載の電子装置。
  3. 前記第1電子部品は、半導体素子であり、
    前記第2電子部品は、電解コンデンサであり、前記第2基板の一面のうち前記第1電子部品と対向する部分に搭載されていることを特徴とする請求項1または2に記載の電子装置。
  4. 前記第1電子部品は、発熱素子であり、
    前記第2基板には、前記第1電子部品と対向する部分に、当該第2基板を構成する樹脂材料よりも熱伝導率が高い金属体(80)が配置されていることを特徴とする請求項1または2に記載の電子装置。
  5. 前記第2基板は、前記第1電子部品と対向する部分に貫通孔(20a)が形成され、前記貫通孔に前記金属体が配置されていることを特徴とする請求項4に記載の電子装置。
  6. 前記第2電子部品は、ダイボンド材(25)を介して前記金属体と電気的に接続されていることを特徴とする請求項5に記載の電子装置。
  7. 前記第2基板は、当該第2基板の一面に前記金属体が搭載されていることを特徴とする請求項4に記載の電子装置。
  8. 前記第2電子部品は、一面(51a)および前記一面と反対側の他面(51b)を有する金属板(51)と、前記金属板の一面上に搭載される発熱素子(52)と、前記発熱素子の周囲に配置されて前記発熱素子と電気的に接続されるリード(53)と、前記金属板の他面および前記リードのうち前記発熱素子と接続される部分と反対側の部分を露出させつつ、前記金属板、前記発熱素子、前記リードのうち前記発熱素子と接続される部分を封止するモールド樹脂(55)と、を有するモールドパッケージであり、前記半導体素子を挟んで前記金属板が前記第2基板と反対側に位置していることを特徴とする請求項1ないし7のいずれか1つに記載の電子装置。
  9. 前記第1基板と前記第2基板とは、前記第1基板と前記第2基板との間に配置された導電性部材(70)を介して電気的に接続されていることを特徴とする請求項1ないし8のいずれか1つに記載の電子装置。
  10. 前記第1基板は、前記第1基板の厚さ方向に貫通するスルーホール(17a)にメッキ膜(17b)が形成されたスルーホール電極(17)が形成され、
    前記第2基板は、前記第2基板の厚さ方向に貫通するスルーホール(26a)にメッキ膜(26b)が形成されたスルーホール電極(26)が形成され、
    前記第1基板と前記第2基板とは、金属棒状の端子の一端部が前記第1基板のスルーホール電極に接触すると共に他端部が前記第2基板のスルーホール電極に接触することにより、電気的に接続されていることを特徴とする請求項1ないし8のいずれか1つに記載の電子装置。

JP2013212781A 2013-10-10 2013-10-10 電子装置 Pending JP2015076548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013212781A JP2015076548A (ja) 2013-10-10 2013-10-10 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013212781A JP2015076548A (ja) 2013-10-10 2013-10-10 電子装置

Publications (1)

Publication Number Publication Date
JP2015076548A true JP2015076548A (ja) 2015-04-20

Family

ID=53001164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013212781A Pending JP2015076548A (ja) 2013-10-10 2013-10-10 電子装置

Country Status (1)

Country Link
JP (1) JP2015076548A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107276A (ja) * 2016-12-26 2018-07-05 株式会社デンソー 電子装置
WO2018154388A1 (en) * 2017-02-23 2018-08-30 Schaft Inc. Cooling a heat-generating electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107276A (ja) * 2016-12-26 2018-07-05 株式会社デンソー 電子装置
WO2018154388A1 (en) * 2017-02-23 2018-08-30 Schaft Inc. Cooling a heat-generating electronic device
US10199904B2 (en) 2017-02-23 2019-02-05 Schaft Inc. Cooling a heat-generating electronic device

Similar Documents

Publication Publication Date Title
US20140029201A1 (en) Power package module and manufacturing method thereof
US9795053B2 (en) Electronic device and method for manufacturing the electronic device
JP6226068B2 (ja) 半導体装置
JPWO2015076050A1 (ja) 電子制御装置の実装構造
JP2012146778A (ja) 電子制御装置
JP6354163B2 (ja) 回路基板および電子装置
JP2015076548A (ja) 電子装置
JP2014220921A (ja) コネクタ一体型電子制御装置
WO2017130381A1 (ja) 半導体装置
WO2014208080A1 (ja) 電子装置
JP6666048B2 (ja) 回路基板装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP6098467B2 (ja) 電子装置の製造方法
TWI788935B (zh) 一種電極結構
US20220007502A1 (en) Electronic Module
JP6149982B2 (ja) 電子装置
JP5239736B2 (ja) 電子装置
JP2015002245A (ja) モールドパッケージを備えた電子装置
JP2013105792A5 (ja)
JP6945513B2 (ja) 電子制御装置
JP2013162295A5 (ja)
JP2015076547A (ja) 電子装置およびその製造方法
JP2014150128A (ja) 電子装置
JP2015002323A (ja) 電子装置
JP2014220429A (ja) 多層基板およびこれを用いた電子装置