JP2015070104A - 半導体装置用パッケージおよびその製造方法ならびに半導体装置 - Google Patents

半導体装置用パッケージおよびその製造方法ならびに半導体装置 Download PDF

Info

Publication number
JP2015070104A
JP2015070104A JP2013202858A JP2013202858A JP2015070104A JP 2015070104 A JP2015070104 A JP 2015070104A JP 2013202858 A JP2013202858 A JP 2013202858A JP 2013202858 A JP2013202858 A JP 2013202858A JP 2015070104 A JP2015070104 A JP 2015070104A
Authority
JP
Japan
Prior art keywords
lead frame
resin
semiconductor device
package
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013202858A
Other languages
English (en)
Inventor
正紀 西野
Masanori Nishino
正紀 西野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013202858A priority Critical patent/JP2015070104A/ja
Publication of JP2015070104A publication Critical patent/JP2015070104A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】リードフレームと樹脂との隙間からの封止樹脂漏れや、外気あるいは水分、はんだ等の異物の浸入を抑制することを目的とする。【解決手段】少なくとも樹脂部3の開口内に露出するリードフレーム1,2の側面に鍔部10を設けることにより、リードフレーム1,2と樹脂との密着力が向上し、リードフレーム1,2と樹脂との隙間からの封止樹脂漏れや、外気あるいは水分、はんだ等の異物の浸入を抑制することができる。【選択図】図1

Description

リードフレームを保持しながら半導体素子の搭載領域を形成する樹脂部内に封止樹脂が設けられる半導体装置とそれに用いる半導体装置用パッケージおよびその製造方法に関する。
従来の半導体装置用パッケージについて図5を用いて説明する。
図5は従来の半導体装置用パッケージの構成を示す概略図であり、図5(a)は上面図、図5(b)は図5(a)のX−X’断面図、図5(c)は従来の半導体装置用パッケージを用いた半導体装置の構成を示す概略図である。
従来の半導体装置用パッケージは、図5に示すように、インナーリードに半導体素子の搭載領域を備えるリードフレーム21と、インナーリードに半導体装置との接続領域を備えるリードフレーム22と、リードフレーム21およびリードフレーム22上面においてこれらを保持すると共に半導体素子の搭載領域を開口して形成される樹脂部23と、リードフレーム21およびリードフレーム22の側面および底面に設けられてリードフレーム21およびリードフレーム22を保持する樹脂24とからなる。また、光半導体装置用パッケージの場合には、光半導体素子の光反射を高めるためにリードフレーム21、22の表面に被膜処理が施される。
このような半導体装置用パッケージを用いる半導体装置は、半導体装置用パッケージの搭載領域に半導体素子25を搭載し、半導体素子25と接続領域をワイヤ26で接続し、半導体素子25とワイヤ26を封止するように、樹脂部23の開口内部に封止樹脂27を充填することにより形成される。
特開2010−98276号公報
しかしながら、従来の半導体装置用パッケージでは、リードフレーム21,22と樹脂24または樹脂部23との密着力が不足する場合がある。例えば、樹脂24または樹脂部23の形成時に、樹脂注入後の冷却工程における熱収縮により、リードフレーム21,22と樹脂24または樹脂部23との間に隙間28が生じる場合がある。また、外力等の応力によりリードフレーム21,22と樹脂24または樹脂部23との間に隙間28が生じる場合がある。このように、リードフレーム21,22と樹脂24との間に隙間28が生じると、基板実装時におけるはんだディップの際に、はんだが隙間28から浸入して、リードフレーム21、22間が電気的に短絡し、通電不良を引き起こす問題があった。また、光半導体装置用パッケージでは、被膜処理が施されたリードフレームの表面へはんだが延在することになり、光反射が低下するという問題があった。
一方、半導体装置の形成時における封止樹脂27のポッティングの際に封止樹脂27が隙間28から漏れ出し、外観不良や樹脂部23の開口内部の封止樹脂27不足、あるいは、漏れ出した封止樹脂27が外部端子に付着して接続不良や実装不良を引き起こす問題点があった。また、隙間28から外気や水分が封止樹脂27に浸入し、封止樹脂27の硬化前においては、封止樹脂27に気泡が発生したり、封止樹脂27の硬化後においては、耐湿性が低化したりする問題点もあった。
本発明は、上記問題点を解決するものであり、リードフレームと樹脂との隙間からの封止樹脂漏れや、外気あるいは水分、はんだ等の異物の浸入を抑制することを目的とする。
上記目的を達成するために、本発明の半導体装置用パッケージは、主面に素子搭載領域を備える1または複数の第1のリードフレームと、主面に接続領域を備えて電気的に独立して形成される1または複数の第2のリードフレームと、前記第1のリードフレームおよび前記第2のリードフレームの前記主面上に前記素子搭載領域および前記接続領域を露出する開口部を備えて形成される樹脂部と、少なくとも前記開口部内で前記樹脂部から露出する前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面に形成される鍔部と、前記第1のリードフレームと前記第2のリードフレームの側面の少なくとも一部および前記第1のリードフレームと前記第2のリードフレームとの間隙に設けられる保持樹脂とを有することを特徴とする。
また、前記鍔部が、前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面の内、前記主面側に形成されても良い。
また、前記鍔部の表面に表面荒し加工が形成されても良い。
また、前記鍔部の表面に、金属酸化物、樹脂、ガラスのうち少なくとも一つを含む絶縁材料からなる表面処理加工が形成されても良い。
また、前記鍔部の表面にV溝が形成されても良い。
また、複数の前記鍔部が、前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面に断続的に形成されても良い。
また、前記鍔部が、前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面に連続的に形成されても良い。
また、前記樹脂部がリフレクタであり、光半導体装置用パッケージとして用いても良い。
さらに、本発明の半導体装置用パッケージの製造方法は、複数のリードフレームの主面に対する側面に鍔部を形成するリードフレーム加工工程と、前記リードフレームを金型内に載置する金型工程と、前記金型内に樹脂を注入して素子搭載領域を露出する開口部を備える樹脂部および前記リードフレームを保持する保持樹脂を形成する樹脂注入工程とを有し、前記鍔部が少なくとも前記開口部内で前記樹脂部から露出する前記リードフレームの互いに向かい合う側面に形成されることを特徴とする。
また、前記鍔部の表面に、表面荒し加工,表面処理加工、またはV溝を形成しても良い。
また、前記鍔部をコイニングにより形成しても良い。
さらに、本発明の半導体装置は、前記半導体装置用パッケージと、前記素子搭載領域に搭載される半導体素子と、前記半導体素子と前記接続領域とを電気的に接続する導電性材料と、前記樹脂部の前記開口部の内部を封止する封止樹脂とを有することを特徴とする。
また、前記半導体装置用パッケージと、前記素子搭載領域に搭載される光半導体素子と、前記半導体素子と前記接続領域とを電気的に接続する導電性材料と、前記リフレクタの前記開口部の内部を封止する透光性樹脂とを有し、光半導体装置であっても良い。
以上により、リードフレームと樹脂との隙間からの封止樹脂漏れや、外気あるいは水分、はんだ等の異物の浸入を抑制することができる。
少なくとも樹脂部の開口内に露出するリードフレームの側面に鍔部を設けることにより、リードフレームと樹脂との密着力が向上し、リードフレームと樹脂との隙間からの封止樹脂漏れや、外気あるいは水分、はんだ等の異物の浸入を抑制することができる。
実施の形態1における半導体装置用パッケージの構成を示す図 本発明の半導体装置用パッケージの製造工程を示す工程断面図 実施の形態2における半導体装置用パッケージの鍔部の構成を示す図 実施の形態3における半導体装置の構成を示す図 従来の半導体装置用パッケージの構成を示す概略図
(実施の形態1)
まず、図1,図2を用いて実施の形態1における半導体装置用パッケージの構成および製造方法を説明する。
図1は実施の形態1における半導体装置用パッケージの構成を示す図であり、図1(a)は上面図、図1(b)は図1(a)におけるX−X’断面図、図1(c)は裏面図である。図2は本発明の半導体装置用パッケージの製造工程を示す工程断面図である。
図1において、1はインナーリードに半導体素子の搭載領域4を備えるリードフレーム、2はインナーリードに半導体装置との接続領域5を備えるリードフレーム、3はリードフレーム1およびリードフレーム2上に形成されてこれらを保持すると共に搭載領域4と接続領域5を開口するように囲んで形成され、搭載領域4と接続領域5とを保護する樹脂部、6はリードフレーム1、2の間隙、側面の少なくとも一部、必要に応じて裏面に設けられてリードフレーム1、2を保持する保持樹脂、10はリードフレーム1、2の向かい合う側面それぞれに形成され、リードフレーム1、2の厚みを薄くした鍔部である。すなわち、リードフレーム1、2の向かい合う側面それぞれに段差を形成し、段差によりリードフレーム1、2の厚みが薄くなった部分が鍔部10となる。鍔部10は、樹脂部3が形成された領域にも形成して良いが、少なくともリードフレーム1、2が樹脂部3から露出する領域に形成する。鍔部10は、樹脂部3から露出する領域において、リードフレーム1の搭載領域4が設けられた主面に対する側面、およびリードフレーム2の接続領域5が設けられた主面に対する側面の少なくとも一方、あるいは両方に形成される。また、鍔部10は、リードフレーム1、2の先端部分の厚みを薄くすることにより形成され、厚みの薄くなった部分を鍔部10と称する。本発明の半導体装置用パッケージは、樹脂部3から開口内部で露出するリードフレーム1,2の側面にリードフレーム厚を薄くする鍔部10を設けることにより、リードフレーム1,2と保持樹脂6との密着力が向上し、隙間の発生を抑制することができる。
図1では、リードフレーム2を1本備える2端子の半導体装置用パッケージを示しているが、リードフレーム2を複数備える構成であってもかまわない。その場合、鍔部10を、少なくとも樹脂部3から開口内部で露出する領域における、リードフレーム1、2の互いに対向する側面の他に、隣接するリードフレーム2間の互いに対向する側面にも形成することが望ましい。
このように、開口部以外の領域はリードフレーム1,2上に樹脂部3が囲んで保護されており隙間の発生を抑制している。さらに、リードフレーム1、2の互いに対向する側面の内の少なくとも樹脂部3から開口内部で露出する部分に段差(鍔部)を形成することにより、少なくとも封止樹脂が注入される部分のリードフレーム1,2と保持樹脂6との密着力が向上し、隙間の発生を抑制することができるため、樹脂部3の開口内に封止樹脂が注入されても封止樹脂漏れを抑制し、開口内への外気あるいは水分、はんだ等の異物の浸入を抑制することができる。
さらに、鍔部10は、リードフレーム1,2の対向する辺と平行に連続的に形成しても良いが(図1(c))、鍔部10を、リードフレーム1,2の対向する辺と平行に断続的に複数個並べた構成とすることもできる(図1(d))。このように、鍔部10を断続的に形成することにより、鍔部10の間にも保持樹脂6が充填され、さらに密着力および保持力を向上することができる。
次に、図2を用いて本発明の光半導体装置用パッケージの製造方法を説明する。
まず、図2(a)に示すように、リードフレーム1,2の対向する側面の内、少なくとも樹脂部3から開口内部で露出する部分に鍔部10を形成する。これらの鍔部10の形成は、コイニングによって形成しても良いし、エッチングによって形成しても良く、形成方法は任意である。
次に、図2(b)に示すように、樹脂部3を形成するための金型7内にリードフレーム1,2を載置する。この状態で、金型7の樹脂注入口8から樹脂を注入する。注入された樹脂は、金型7内の空間に充填され、樹脂部3および保持樹脂6を形成する。
最後に、図2(c)に示すように、樹脂を硬化させた後、金型7を外すことにより、リードフレーム1,2上に樹脂部3を設け、少なくともリードフレーム1,2の側面および間隙の保持樹脂6と樹脂部3とでリードフレーム1,2を保持する半導体装置用パッケージが完成する。
このように、リードフレーム1、2の互いに対向する側面の内の少なくとも樹脂部3から開口内部で露出する部分に段差(鍔部)を形成することにより、少なくとも封止樹脂が注入される部分のリードフレーム1,2と保持樹脂6との密着力が向上し、隙間の発生を抑制することができるため、樹脂部3の開口内に封止樹脂が注入されても封止樹脂漏れや、開口内への外気あるいは水分の侵入や、はんだの浸入を抑制することができる。
以上の製造方法の説明では、リードフレーム1,2の素子搭載面に対する裏面にも保持樹脂6を設けていたが、リードフレーム1,2を十分保持することができれば、図1に示したように半導体装置用パッケージの薄型化のために、リードフレーム1,2の裏面には保持樹脂6を設けない構成とすることもできる。
この場合、図2(b)に示す金型7に代わり、図2(d)に示すような金型9を用いることにより、裏面に保持樹脂を設けない半導体装置用パッケージを形成することができる。
(実施の形態2)
次に、図3を用いて実施の形態2における半導体装置用パッケージの構成を説明する。
図3は実施の形態2における半導体装置用パッケージの鍔部の構成を示す図であり、段差(鍔部)の構成例を示す図である。
実施の形態1では、リードフレーム1,2の半導体素子の搭載面である主面に対する裏面側にリードフレーム厚の薄い部分を残して鍔部10を形成したが、鍔部10は、リードフレーム1、2の側面に形成されれば良く、搭載領域4および接続領域5が設けられる主面側に形成されても良いし(図3(d))、主面に対する裏面側に形成されても良い(図1(b)参照)。また、リードフレーム1、2の側面のうち、主面と裏面との間に鍔部10を形成し、断面凸形状の鍔部10を形成しても良い(図3(e))。また、図3(a)〜(c)に示すように、リードフレーム1、2の互いに対向する側面の内の少なくとも樹脂部3から開口内部で露出する部分におけるリードフレーム1,2の上面、すなわち少なくとも樹脂部3と接する鍔部10の表面に表面荒らし加工11aや、V溝加工11bや、はんだと馴染みにくい表面処理加工11cを設ける構成にすることもできる。図では、リードフレーム1、2の主面側に鍔部10が形成された場合を例に示しているが、図3(d)や図3(e)で示す位置に形成された鍔部10の表面に、表面荒らし加工11aや、V溝11bや、表面処理加工11cを設けても良い。
表面荒らし加工11aは、鍔部10の表面に微細な凹凸を形成するものであり、プレス金型により形成される。表面荒らし加工11aの表面の荒さは、荒さが大きい方が好ましく、例えば、Ra:0.1〜100μm程度である。表面荒らし加工を施すとリードフレーム1,2と保護樹脂6との密着性がさらに向上し、隙間の発生を抑制することができるため、樹脂部3の開口内に封止樹脂が注入されても封止樹脂漏れを抑制し、開口内への外気あるいは水分、はんだ等の異物の浸入を抑制することができる。
また、図3(b)に示すように、リードフレーム1,2の表面に鍔部10およびV溝11bを形成することもできる。V溝11bとしては、プレス金型により形成され、幅は広く深さが深い方が好ましいが、例えば幅0mmより大きく1mm以下であり、深さ0mmより大きく0.3mm以下とすることができる。V溝11bを施すとリードフレームと樹脂との密着性が向上し、隙間の発生を抑制することができるため、はんだの侵入を抑制できる。また、はんだ工程の際、リードフレーム裏面から開口部へ漏洩しようとするはんだはV溝11b内に流れ込む。この際、V溝11bの幅が縮小している奥端部において毛細管現象がより顕著に起こり、この毛細管現象によって、はんだは、V溝11bへ誘導され溜まり、開口部への侵入を防止することができる。
また、図3(c)に示すように、はんだと馴染み難い表面処理11cとしては、金属酸化物、樹脂やガラスなどの絶縁コーティングなどが好ましい。例えば、金属酸化物としては酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化亜鉛、酸化クロム、酸化鉄(II)、酸化鉄(III)、酸化ニッケル、酸化銅(I)、酸化銅(II)、樹脂としては、エポキシ樹脂、シリコーン樹脂などの熱硬化性樹脂、ガラスとしては、酸化ケイ素を含む化合物などが好ましい。
上記のような金属酸化物、樹脂やガラスなどの内、少なくとも1つを含む絶縁材料からなる絶縁コーティングが形成されると、溶融されたはんだが進入しても、はんだ中の錫、鉛などの成分とリードフレーム1,2の表面とが金属結合できない為、はんだが馴染み難くなり、たとえ、リードフレーム1,2と保持樹脂との間に隙間が生じたとしても、はんだの進入を抑制できるという利点がある。
なお、V溝11bを、表面荒らし加工11aまたは表面処理11cが施された鍔部10の表面に形成しても良い。
これにより、少なくとも封止樹脂が注入される部分のリードフレーム1,2と保持樹脂6との密着力がより向上し、隙間の発生を抑制することができるため、封止樹脂漏れや、外気あるいは水分の侵入の抑制をより確実にすることができる。また、アンカー効果が向上し保持樹脂6によるリードフレーム1,2の保持力がさらに向上するため、より容易にリードフレーム1,2裏面の保持樹脂6を形成しない構成とすることができる。
また、半導体装置用パッケージの製造工程は、実施の形態1の図2を用いた説明と同様である。
上記実施の形態1および実施の形態2の半導体装置用パッケージにおいて、リードフレーム1,2の上面の樹脂部3をリフレクタとすることにより、光半導体装置用パッケージとすることもできる。この場合、リフレクタの材料となる樹脂を光の反射率の高い樹脂を用いるか、リフレクタの素子搭載面側の表面を光の反射率の高い材料でコーティングすることが、発光効率の向上のために好ましい。また、リフレクタの素子搭載面側の表面に素子搭載面側に向かう傾斜を設けることが、発光効率の向上のために好ましい。
(実施の形態3)
次に、図4を用いて実施の形態1および実施の形態2における半導体装置用パッケージを用いた半導体装置の構成を説明する。
図4は実施の形態3における半導体装置の構成を示す図であり、図4(a)は上面図、図4(b)は図4(a)のX−X’断面図である。
実施の形態3における半導体装置は、図4に示すように、実施の形態1および実施の形態2における半導体装置用パッケージの搭載領域4上に導電性接着剤等で半導体素子13を固着し、半導体素子13と接続領域5とをワイヤ14等の導電性材料で電気的に接続し、半導体素子13とワイヤ14とを封止するように、樹脂部3とリードフレーム1,2とで囲まれた開口部に封止樹脂15を形成することにより形成される。この時、リードフレーム1,2の裏面に樹脂を設けない半導体装置用パッケージを用いた場合には、半導体素子13の動作時に発生する熱を素早く放出することができる。また、半導体装置の薄型化を図ることが可能となる。
ここで、上述の光半導体装置用パッケージを用い、半導体素子13として光半導体素子を搭載し、封止樹脂15として透光性樹脂を用いることにより、光半導体装置を形成することもできる。
なお、本光半導体装置用パッケージは、樹脂部3および保持樹脂6として熱硬化性樹脂を用いて熱硬化性樹脂パッケージとしても良い。また、リードフレーム材厚は0.2mm以上で3.0mm以下のパッケージサイズが好ましい。
本発明は、リードフレームと樹脂との隙間からの封止樹脂漏れや、外気あるいは水分の侵入や、はんだの浸入を抑制することができ、リードフレームを保持しながら半導体素子の搭載領域を形成する樹脂部内に封止樹脂が設けられる半導体装置とそれに用いる半導体装置用パッケージ等に有用である。
1 リードフレーム
2 リードフレーム
3 樹脂部
4 搭載領域
5 接続領域
6 保持樹脂
7 金型
8 注入口
9 金型
10 鍔部
11a 表面荒らし加工
11b V溝
11c 表面処理加工
13 半導体素子
14 ワイヤ
15 封止樹脂
21 リードフレーム
22 リードフレーム
23 樹脂部
24 樹脂
25 半導体素子
26 ワイヤ
27 封止樹脂
28 隙間

Claims (13)

  1. 主面に素子搭載領域を備える1または複数の第1のリードフレームと、
    主面に接続領域を備えて電気的に独立して形成される1または複数の第2のリードフレームと、
    前記第1のリードフレームおよび前記第2のリードフレームの前記主面上に前記素子搭載領域および前記接続領域を露出する開口部を備えて形成される樹脂部と、
    少なくとも前記開口部内で前記樹脂部から露出する前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面に形成される鍔部と、
    前記第1のリードフレームと前記第2のリードフレームの側面の少なくとも一部および前記第1のリードフレームと前記第2のリードフレームとの間隙に設けられる保持樹脂と
    を有することを特徴とする半導体装置用パッケージ。
  2. 前記鍔部が、前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面の内、前記主面側に形成されることを特徴とする請求項1記載の半導体装置用パッケージ。
  3. 前記鍔部の表面に表面荒し加工が形成されることを特徴とする請求項1または請求項2のいずれかに記載の半導体装置用パッケージ。
  4. 前記鍔部の表面に、金属酸化物、樹脂、ガラスのうち少なくとも一つを含む絶縁材料からなる表面処理加工が形成されることを特徴とする請求項1または請求項2のいずれかに記載の半導体装置用パッケージ。
  5. 前記鍔部の表面にV溝が形成されることを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体装置用パッケージ。
  6. 複数の前記鍔部が、前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面に断続的に形成されることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置用パッケージ。
  7. 前記鍔部が、前記第1のリードフレームおよび前記第2のリードフレームの向かい合う側面に連続的に形成されることを特徴とする請求項1〜請求項5のいずれか1項に記載の半導体装置用パッケージ。
  8. 前記樹脂部がリフレクタであり、光半導体装置用パッケージとして用いることを特徴とする請求項1〜請求項7のいずれか1項に記載の半導体装置用パッケージ。
  9. 複数のリードフレームの主面に対する側面に鍔部を形成するリードフレーム加工工程と、
    前記リードフレームを金型内に載置する金型工程と、
    前記金型内に樹脂を注入して素子搭載領域を露出する開口部を備える樹脂部および前記リードフレームを保持する保持樹脂を形成する樹脂注入工程と
    を有し、前記鍔部が少なくとも前記開口部内で前記樹脂部から露出する前記リードフレームの互いに向かい合う側面に形成されることを特徴とする半導体装置用パッケージの製造方法。
  10. 前記リードフレーム加工工程において、前記鍔部の表面に、表面荒し加工,表面処理加工、またはV溝を形成する工程をさらに有することを特徴とする請求項9記載の半導体装置用パッケージの製造方法。
  11. 前記鍔部をコイニングにより形成することを特徴とする請求項9または請求項10のいずれかに記載の半導体装置用パッケージの製造方法。
  12. 請求項1〜請求項7のいずれかに記載の半導体装置用パッケージと、
    前記素子搭載領域に搭載される半導体素子と、
    前記半導体素子と前記接続領域とを電気的に接続する導電性材料と、
    前記樹脂部の前記開口部の内部を封止する封止樹脂と
    を有することを特徴とする半導体装置。
  13. 請求項8記載の半導体装置用パッケージと、
    前記素子搭載領域に搭載される光半導体素子と、
    前記半導体素子と前記接続領域とを電気的に接続する導電性材料と、
    前記リフレクタの前記開口部の内部を封止する透光性樹脂と
    を有し、光半導体装置であることを特徴とする半導体装置。
JP2013202858A 2013-09-30 2013-09-30 半導体装置用パッケージおよびその製造方法ならびに半導体装置 Pending JP2015070104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013202858A JP2015070104A (ja) 2013-09-30 2013-09-30 半導体装置用パッケージおよびその製造方法ならびに半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013202858A JP2015070104A (ja) 2013-09-30 2013-09-30 半導体装置用パッケージおよびその製造方法ならびに半導体装置

Publications (1)

Publication Number Publication Date
JP2015070104A true JP2015070104A (ja) 2015-04-13

Family

ID=52836514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013202858A Pending JP2015070104A (ja) 2013-09-30 2013-09-30 半導体装置用パッケージおよびその製造方法ならびに半導体装置

Country Status (1)

Country Link
JP (1) JP2015070104A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096675A (ja) * 2017-11-20 2019-06-20 日亜化学工業株式会社 発光装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019096675A (ja) * 2017-11-20 2019-06-20 日亜化学工業株式会社 発光装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR100998010B1 (ko) 발광소자 패키지 및 그 제조방법
JP2012028744A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
US9461207B2 (en) Light emitting device, and package array for light emitting device
CN105164822B (zh) 光学器件及其制造方法
US9159893B2 (en) Light emitting device including lead having terminal part and exposed part, and method for manufacturing the same
CN102738351B (zh) 发光二极管封装结构及其制造方法
JP2012028743A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP2016149516A (ja) 半導体装置
JP2010238833A (ja) 光半導体装置用パッケージおよび光半導体装置
CN104022215B (zh) 发光二极管封装结构及其制造方法
US20100308468A1 (en) Semiconductor device and semiconductor device fabrication method
JP2012033884A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
JP6167556B2 (ja) リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体
TWI509834B (zh) 發光二極體封裝結構及其製造方法
CN105103315B (zh) 光电子器件及其制造方法
JP2015070104A (ja) 半導体装置用パッケージおよびその製造方法ならびに半導体装置
US6410980B1 (en) Electronic part with groove in lead
JP5988782B2 (ja) Ledパッケージ及びled発光素子
JP2016146458A (ja) 半導体装置
TW201448286A (zh) 發光二極體封裝結構及其製造方法
JP2017027991A (ja) 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレーム用金型
JP6375809B2 (ja) 半導体装置、および、その製造方法
JP4390989B2 (ja) 電子部品およびその製造方法
JP6038598B2 (ja) Ledパッケージ、led発光素子及びそれらの製造方法
JP2015038917A (ja) リードフレーム、樹脂付きリードフレーム、リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150225