JP2015052923A - 回路および調停設定結果格納方法 - Google Patents
回路および調停設定結果格納方法 Download PDFInfo
- Publication number
- JP2015052923A JP2015052923A JP2013185558A JP2013185558A JP2015052923A JP 2015052923 A JP2015052923 A JP 2015052923A JP 2013185558 A JP2013185558 A JP 2013185558A JP 2013185558 A JP2013185558 A JP 2013185558A JP 2015052923 A JP2015052923 A JP 2015052923A
- Authority
- JP
- Japan
- Prior art keywords
- function
- signal
- circuit
- communication
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】一般に、実施形態によれば、回路は、ファンクションと、バスと、調停器と、通信測定器と、を備える。ファンクションは、複数あり、所定の演算を行う。バスは、各ファンクションの入出力信号を伝達する。調停器は、各ファンクションにバスの使用権を割り当てる。通信測定器は、各ファンクションの通信時間を測定し、該通信時間が、設定された該ファンクションの基準通信時間以上か否かを、外部からアクセス可能な結果記憶器に格納する。
【選択図】図2
Description
図1は、メモリ共有化システム100を示す図である。
メモリ共有化システム100は、SOC2(System-on-a-chip)と、SOC2に接続する共有メモリ11および外部入出力装置3とを備える。外部入出力装置3は、例えばSATA31(Serial ATA)、WiFi32(Wireless Fidelity)、I/F33(Interface)、 ASIC34(Application Specific Integrated Circuit)、USB35(Universal Serial Bus)、EtherNet36である。
バスコントローラ24には外部入出力装置3が接続する。バスコントローラ24は、外部入出力装置3と内部バス25とでデータ通信を行うとき、データの中継や必要に応じてデータの規格の変換を行い、データの入出力タイミングをコントロールする。
メモリ共有化システム100では、共有メモリ11は、CPU23および外部入出力装置3に共有される。外部入出力装置3は、バスコントローラ24、内部バス25、調停器22、メモリコントローラ21を介して共有メモリ11にアクセスする。CPU23は、調停器22およびメモリコントローラ21を介して共有メモリ11にアクセスする。
外部入出力装置3は、ブリッジ31、調停器32,33、通信測定器5(51,52)、ファンクション34、および内部バス35を備える。
通信測定器5は、各ファンクション34の通信時間を測定し、該通信時間が、設定された該ファンクション34の基準時間以上か否かを、外部からアクセス可能な結果記憶器512(図3)に格納する。
Addr1は、ファンクション34から出力される信号であり、共有メモリ11における書き込みしたいアドレスを示すアドレス信号である。Cmd1は、ファンクション34から出力される信号であり、ファンクション34の要求が、書き込み動作なのか読み込み動作なのかを示すコマンド信号である。Cacpt1は、メモリコントローラ21から出力される信号であり、アドレス信号およびコマンド信号を受領したことを通知する受領信号である。WDataは、ファンクション34から出力される信号であり、書き込みしたい内容の書き込みデータ信号である。WDlastは、ファンクション34から出力される信号であり、書き込みデータ信号WDataの最終を通知する通知信号である。WDacptは、メモリコントローラ21から出力される信号であり、書き込みデータ信号の受領信号である。
通信測定器5は、コマンド検知回路501、コマンド受領検知回路502、起動信号生成回路503、タイマー504、書き込みデータ受領検知回路505、最終書き込みデータ通知検知回路506、読み込みデータ受領検知回路507、最終読み込みデータ通知検知回路508、終了信号生成回路509、基準時間記憶器510、比較器511、および結果記憶器512を備える。
コマンド受領検知回路502は、コマンド信号Cmd1の受領信号Cacpt1を検知すると、検知信号C2を出力する。
書き込みデータ受領検知回路505は、書き込みデータ信号WDataの受領信号WDacptを検知すると、検知信号W1を出力する。
終了信号生成回路509は、書き込みデータ信号WDataの受領信号WDacpt1および書き込みデータ信号WDataの最終通知信号WDlastを検知した信号W1、W2に基づいてタイマー504の停止信号E1を生成する。
基準時間記憶器510は、外部(CPU23)からアクセス可能なレジスタであり、各ファンクション34毎の書き込み動作時の通信時間の基準時間T2を外部からの入力により記憶する。
図5は、ファンクション34による共有メモリ11に対する読み込み動作時において、調停器33に入出力する各信号のタイミングチャートである。
コマンド検知回路501は、コマンド信号Cmd2を検知すると、検知信号C3を出力する。
コマンド受領検知回路502は、コマンド信号Cmd2の受領信号Cacpt2を検知すると、検知信号C4を出力する。
読み込みデータ受領検知回路507は、読み込みデータ信号RDataの有効無効データの通知信号Respおよび読み込みデータ信号RDataの受領信号RDacptを検知すると、検知信号R1を出力する。
終了信号生成回路509は、信号R1、R2に基づいてタイマー504の停止信号E2を生成する。
基準時間記憶器510は、各ファンクション34毎の読み込み動作時の通信時間の基準時間T4を外部からの入力により記憶する。
通信測定器5は、共有メモリ11に対する要求が書き込み動作または読み込み動作であることを示すコマンド信号Cmd1, Cmd2および該信号Cmd1, Cmd2の受領信号Cacpt1, Cacpt2を検知すると(Act1:Yes)、タイマー504を起動させる(Act2)。
このようにして通信測定器5は、ファンクション34の書き込み動作時または読み込み動作時の通信時間の計測値T1、T3を取得する。
そして、通信測定器5は、判定結果RT1,RT2を、外部からアクセス可能な結果記憶器512に格納する(Act6)。
所定の演算を行う複数のファンクションと、各ファンクションの入出力信号を伝達するバスと、各ファンクションに前記バスの使用権を割り当てる調停器と、各ファンクションの通信時間を測定し、該通信時間が、設定された該ファンクションの基準時間以上か否かを、外部からアクセス可能な結果記憶器に格納する通信測定器と、を備える回路は、外部入出力装置3であってもよいし、メモリ共有化システム100であってもよい。
本発明は、その精神または主要な特徴から逸脱することなく、他の様々な形で実施することができる。そのため、前述の実施の形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明の範囲は、特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する全ての変形、様々な改良、代替および改質は、すべて本発明の範囲内のものである。
Claims (5)
- 所定の演算を行う複数のファンクションと、
各ファンクションの入出力信号を伝達するバスと、
各ファンクションに前記バスの使用権を割り当てる調停器と、
各ファンクションの通信時間を測定し、該通信時間が、設定された該ファンクションの基準通信時間以上か否かを、外部からアクセス可能な結果記憶器に格納する通信測定器と、
を備える回路。 - 請求項1に記載の回路において、
前記通信測定器は、
計時を行うタイマーと、
前記ファンクションの要求が、各ファンクションがアクセスする共有メモリに対する書き込み動作であることを示すコマンド信号および前記コマンド信号の受領信号に基づいて前記タイマーの起動信号を生成する起動信号生成回路と、
書き込みデータ信号の最終を通知する通知信号、および前記書き込みデータ信号の受領信号に基づいて前記タイマーの計時を終了させる終了信号を生成する終了信号生成回路と、
外部からアクセス可能であり、前記基準時間を記憶する基準時間記憶器と、
前記結果記憶器と、
前記タイマーが計時する前記ファンクションの前記通信時間が前記基準時間以上か否かを前記結果記憶器に格納する比較器と、を備える回路。 - 請求項1に記載の回路において、
前記通信測定器は、
計時を行うタイマーと、
前記ファンクションの要求が、各ファンクションがアクセスする共有メモリの読み込み動作であることを示すコマンド信号および前記コマンド信号の受領信号に基づいて前記タイマーの起動信号を生成する起動信号生成回路と、
最終の読み込みデータ信号を通知する通知信号、前記読み込みデータ信号の有効無効を通知する通知信号、および前記読み込みデータ信号の受領信号に基づいて前記タイマーの計時を終了させる終了信号を生成する終了信号生成回路と、
外部からアクセス可能であり、前記基準時間を記憶する基準時間記憶器と、
前記結果記憶器と、
前記タイマーが計時するファンクションの前記通信時間が前記基準時間以上か否かを前記結果記憶器に格納する比較器と、を備える回路。 - 請求項1に記載の回路において、
複数のファンクションにバスの使用権を割り当てる前記調停器を複数有する回路。 - 所定の演算を行う複数のファンクションと、各ファンクションの入出力信号を伝達するバスと、各ファンクションに前記バスの使用権を割り当てる調停器と、を備える回路における調停設定結果格納方法であって、
前記回路は、外部からアクセス可能な結果記憶器を備え、
各ファンクションの通信時間を測定し、
該通信時間が、設定された該ファンクションの基準時間以上か否かを判定し、
判定結果を前記結果記憶器に格納する調停設定結果格納方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185558A JP6039522B2 (ja) | 2013-09-06 | 2013-09-06 | 外部入出力装置および調停設定結果格納方法 |
US14/462,086 US9880951B2 (en) | 2013-09-06 | 2014-08-18 | Circuit for using shared memory, and method of storing determination result of arbitration content of arbitrator of this circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013185558A JP6039522B2 (ja) | 2013-09-06 | 2013-09-06 | 外部入出力装置および調停設定結果格納方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016216074A Division JP6259046B2 (ja) | 2016-11-04 | 2016-11-04 | 外部入出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015052923A true JP2015052923A (ja) | 2015-03-19 |
JP6039522B2 JP6039522B2 (ja) | 2016-12-07 |
Family
ID=52626680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013185558A Expired - Fee Related JP6039522B2 (ja) | 2013-09-06 | 2013-09-06 | 外部入出力装置および調停設定結果格納方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9880951B2 (ja) |
JP (1) | JP6039522B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180037098A (ko) * | 2016-10-03 | 2018-04-11 | 삼성전자주식회사 | Ssd 스토리지 시스템들에서 독출 레이턴시 바운드를 위한 방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7264754B2 (ja) | 2019-07-16 | 2023-04-25 | ジャパン・イーエム・ソリューションズ株式会社 | キー構造 |
KR102285084B1 (ko) * | 2019-12-24 | 2021-08-03 | 주식회사 텔레칩스 | 이종의 멀티 cpu를 운용하는 시스템-온-칩 및 그 동작 방법 |
CN115397572A (zh) * | 2020-03-19 | 2022-11-25 | 富士胶片电子材料美国有限公司 | 清洁组合物及其使用方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318367A (ja) * | 2005-05-16 | 2006-11-24 | Mitsubishi Electric Corp | バス管理システム、およびバス管理装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4736366A (en) * | 1986-02-13 | 1988-04-05 | International Business Machines Corporation | Bus acquisition system |
US5848266A (en) * | 1996-06-20 | 1998-12-08 | Intel Corporation | Dynamic data rate adjustment to maintain throughput of a time varying signal |
US6430640B1 (en) * | 1997-03-07 | 2002-08-06 | Virtual Resources Communications, Inc. | Self-arbitrating, self-granting resource access |
EP1078458B1 (de) * | 1998-05-11 | 2003-12-10 | Infineon Technologies AG | Zeitgabevorrichtung und zeitgabeverfahren |
JPH11353286A (ja) | 1998-06-08 | 1999-12-24 | Sony Corp | マルチプロセッサおよびそのバス使用権の決定方法 |
WO2001042911A2 (en) * | 1999-12-08 | 2001-06-14 | Insyde Software, Inc. | A system and method for the delivery, retrieval and display of content prior to operating system loading |
US6771626B1 (en) * | 2000-08-29 | 2004-08-03 | Rockwell Collins, Inc. | Data communication techniques for real time data transmission |
JP2004280695A (ja) * | 2003-03-18 | 2004-10-07 | Sony Corp | データ共有システム,送信側端末装置,受信側端末装置,プログラム,送信側端末装置の処理方法 |
US7428691B2 (en) * | 2003-11-12 | 2008-09-23 | Norman Ken Ouchi | Data recovery from multiple failed data blocks and storage units |
US7730196B2 (en) * | 2004-12-03 | 2010-06-01 | Microsoft Corporation | Efficient transfer of messages using reliable messaging protocols for web services |
JP5023709B2 (ja) * | 2006-04-03 | 2012-09-12 | 株式会社デンソー | 通信システム及び通信装置 |
JP2008287528A (ja) * | 2007-05-18 | 2008-11-27 | Renesas Technology Corp | リクエスト調停装置及びメモリコントローラ |
US20100069112A1 (en) * | 2008-09-15 | 2010-03-18 | Texas Instruments Incorporated | Scheduling transmissions in coexisting wireless networks |
WO2010032083A1 (en) * | 2008-09-18 | 2010-03-25 | Freescale Semiconductor, Inc. | Method for adjusting time slots in a communication network |
JP2010224917A (ja) * | 2009-03-24 | 2010-10-07 | Fuji Xerox Co Ltd | 割り込み制御装置及び画像形成装置 |
JP5717240B2 (ja) * | 2010-08-09 | 2015-05-13 | 国立大学法人名古屋大学 | 通信システム及び通信装置 |
US8842630B2 (en) * | 2010-12-17 | 2014-09-23 | Cisco Technology, Inc. | Extendable frequency hopping timeslots in wireless networks |
WO2013168192A1 (en) * | 2012-05-08 | 2013-11-14 | Hitachi, Ltd. | Storage apparatus and method for controlling storage apparatus |
US9281046B2 (en) * | 2013-10-08 | 2016-03-08 | Advanced Micro Devices, Inc. | Data processor with memory controller for high reliability operation and method |
-
2013
- 2013-09-06 JP JP2013185558A patent/JP6039522B2/ja not_active Expired - Fee Related
-
2014
- 2014-08-18 US US14/462,086 patent/US9880951B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006318367A (ja) * | 2005-05-16 | 2006-11-24 | Mitsubishi Electric Corp | バス管理システム、およびバス管理装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180037098A (ko) * | 2016-10-03 | 2018-04-11 | 삼성전자주식회사 | Ssd 스토리지 시스템들에서 독출 레이턴시 바운드를 위한 방법 |
KR102259249B1 (ko) | 2016-10-03 | 2021-06-01 | 삼성전자주식회사 | Ssd 스토리지 시스템들에서 독출 레이턴시 바운드를 위한 방법 |
US11262915B2 (en) | 2016-10-03 | 2022-03-01 | Samsung Electronics Co., Ltd. | Method for read latency bound in SSD storage systems |
Also Published As
Publication number | Publication date |
---|---|
US9880951B2 (en) | 2018-01-30 |
US20150074308A1 (en) | 2015-03-12 |
JP6039522B2 (ja) | 2016-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6039522B2 (ja) | 外部入出力装置および調停設定結果格納方法 | |
US8874959B2 (en) | Information processing apparatus, image forming apparatus, and information processing program | |
US9489304B1 (en) | Bi-domain bridge enhanced systems and communication methods | |
JP2008130056A (ja) | 半導体回路 | |
US10437773B2 (en) | SPI devices with multi-master capabilities | |
JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
TW201447563A (zh) | Cpu的總線測試裝置及其方法 | |
JP6259046B2 (ja) | 外部入出力装置 | |
TWI750386B (zh) | 匯流排系統 | |
US8713205B2 (en) | Data transfer device and data transfer method | |
JP2010108275A (ja) | バス制御装置 | |
US8782301B2 (en) | Semiconductor device and control method | |
WO2017163302A1 (ja) | 制御装置 | |
JP2006092077A (ja) | バスシステム | |
US8327054B2 (en) | Data check circuit for checking program data stored in memory | |
JP2000207354A (ja) | バスア―ビタ及びバス間制御装置 | |
JP2008299654A (ja) | 情報処理装置及びアクセス制御方法 | |
JP2010140440A (ja) | バス調停装置 | |
JP6929074B2 (ja) | 情報処理装置とその制御方法 | |
KR100825663B1 (ko) | 시스템 버스를 점유하지 않는 디바이스/메모리 전용디엠에이 전송 방법 및 장치 | |
JP2011108051A (ja) | バス制御装置、プロセッサ、電子装置及びバス制御方法 | |
WO2014128967A1 (ja) | 記憶制御装置、及びデータの書き込み完了を検知する方法 | |
JP5621747B2 (ja) | マルチタスクシステム | |
JP2018032320A (ja) | バスシステム及びバスシステムの制御方法 | |
JP4327765B2 (ja) | バスシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6039522 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |