JP2015046593A - p-TYPE ZnO-BASED SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD - Google Patents

p-TYPE ZnO-BASED SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD Download PDF

Info

Publication number
JP2015046593A
JP2015046593A JP2014156191A JP2014156191A JP2015046593A JP 2015046593 A JP2015046593 A JP 2015046593A JP 2014156191 A JP2014156191 A JP 2014156191A JP 2014156191 A JP2014156191 A JP 2014156191A JP 2015046593 A JP2015046593 A JP 2015046593A
Authority
JP
Japan
Prior art keywords
zno
based semiconductor
type
layer
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014156191A
Other languages
Japanese (ja)
Other versions
JP6387264B2 (en
Inventor
有香 佐藤
Yuka Sato
有香 佐藤
佐野 道宏
Michihiro Sano
道宏 佐野
加藤 裕幸
Hiroyuki Kato
裕幸 加藤
千寿 斎藤
Senju Saito
千寿 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014156191A priority Critical patent/JP6387264B2/en
Publication of JP2015046593A publication Critical patent/JP2015046593A/en
Application granted granted Critical
Publication of JP6387264B2 publication Critical patent/JP6387264B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a p-type ZnO-based semiconductor layer having a high acceptor concentration.SOLUTION: A p-type ZnO-based semiconductor layer manufacturing method comprises the steps of: (a) forming an n-type ZnO-based semiconductor single crystal structure including a group IB element which is Cu or/and Ag, and one or more group IIIB elements selected from a group consisting of B, Ga, Al and In; (b) performing first annealing on the n-type ZnO-based semiconductor single crystal structure under ordinary pressure and a first oxidizer atmosphere to form a p-type ZnO-based semiconductor layer co-doped with the group IB element and the group IIIB element; and (c) performing second annealing on the p-type ZnO-based semiconductor layer under a second oxidizer atmosphere which has an oxidizability higher than that under the ordinary pressure and the first oxidizer atmosphere to increase an acceptor concentration in the p-type ZnO-based semiconductor layer.

Description

本発明は、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法に関する。ZnO系半導体は、少なくともZnとOを含む半導体を意味する。   The present invention relates to a method for manufacturing a p-type ZnO-based semiconductor layer and a method for manufacturing a ZnO-based semiconductor element. A ZnO-based semiconductor means a semiconductor containing at least Zn and O.

酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが60meVと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためZnOを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。   Zinc oxide (ZnO) is a direct-transition semiconductor having a band gap energy of 3.37 eV at room temperature, and has a relatively high exciton binding energy of 60 meV. In addition, the raw materials are inexpensive and have a feature of little influence on the environment and the human body. For this reason, realization of a light-emitting element using ZnO with high efficiency, low power consumption and excellent environmental performance is expected.

しかしZnO系半導体は、強いイオン性に起因する自己補償効果のために、p型の導電型制御が困難である。たとえばアクセプタ不純物として、N、P、As、SbなどのVA族元素、Li、Na、KなどのIA族元素、Cu、Ag、AuなどのIB族元素を用い、実用的な性能をもつp型ZnO系半導体を実現するための研究が行われている。   However, the ZnO-based semiconductor is difficult to control the p-type conductivity because of the self-compensation effect due to strong ionicity. For example, as an acceptor impurity, a p-type having practical performance using a group VA element such as N, P, As, and Sb, a group IA element such as Li, Na, and K, and a group IB element such as Cu, Ag, and Au Research for realizing a ZnO-based semiconductor has been conducted.

本願発明者らは、ZnO:Ga層とCu層とが交互に積層されたn型ZnO系半導体構造がアニールによりp型化することを発見し、IIIB族n型不純物、例えばGa、をドープしたMgZn1−xO(0≦x≦0.6)単結晶層とCuまたはAg、例えばCuの層とを交互に積層した構造を成長し、交互積層構造をアニールし、CuとGaがコドープされたp型MgZn1−xO(0≦x≦0.6)層を製造する方法を提案している。 The inventors of the present invention have found that an n-type ZnO-based semiconductor structure in which ZnO: Ga layers and Cu layers are alternately stacked becomes p-type by annealing, and is doped with a group IIIB n-type impurity such as Ga. A structure in which Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers and Cu or Ag, for example, Cu layers are alternately stacked is grown, the alternating stack structure is annealed, and Cu and Ga are A method for producing a co-doped p-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) layer is proposed.

特開20014−27137号公報Japanese Patent Laid-Open No. 2014-27137

本願発明者らは、鋭意研究を継続し、アクセプタ濃度の高いp型ZnO系半導体層を製造する方法を見出した。   The inventors of the present application have continued intensive research and found a method for manufacturing a p-type ZnO-based semiconductor layer having a high acceptor concentration.

本発明の目的は、アクセプタ濃度の高いp型ZnO系半導体層の製造方法、及び、アクセプタ濃度の高いp型ZnO系半導体層を備えるZnO系半導体素子の製造方法を提供することである。   An object of the present invention is to provide a method for manufacturing a p-type ZnO-based semiconductor layer having a high acceptor concentration and a method for manufacturing a ZnO-based semiconductor element including a p-type ZnO-based semiconductor layer having a high acceptor concentration.

本発明の一観点によれば、(a)Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、(b)前記n型ZnO系半導体単結晶構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記IB族元素と前記IIIB族元素がコドープされたp型ZnO系半導体層を形成する工程と、(c)前記p型ZnO系半導体層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施す工程とを有するp型ZnO系半導体層の製造方法が提供される。   According to one aspect of the present invention, (a) an n-type comprising a group IB element that is Cu or / and Ag, and one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In A step of forming a ZnO-based semiconductor single crystal structure; and (b) subjecting the n-type ZnO-based semiconductor single crystal structure to a first annealing in a normal pressure first oxidant atmosphere to provide the Group IB element and the Group IIIB element. Forming a p-type ZnO based semiconductor layer co-doped with (c) a second oxidant in the second oxidant atmosphere having a higher oxidizing power than the normal pressure first oxidant atmosphere. A method for manufacturing a p-type ZnO-based semiconductor layer is provided.

また、本発明の他の観点によれば、基板上方に、n型ZnO系半導体層を形成する工程と、前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程とを有し、前記p型ZnO系半導体層を形成する工程は、(a)Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、(b)前記n型ZnO系半導体単結晶構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記IB族元素と前記IIIB族元素がコドープされたp型ZnO系半導体層を形成する工程と、(c)前記p型ZnO系半導体層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施す工程とを備えるZnO系半導体素子の製造方法が提供される。   According to another aspect of the present invention, the step of forming an n-type ZnO-based semiconductor layer above the substrate and the step of forming a p-type ZnO-based semiconductor layer above the n-type ZnO-based semiconductor layer are provided. And the step of forming the p-type ZnO-based semiconductor layer includes (a) one or more IIIB selected from the group consisting of a group IB element that is Cu or / and Ag, and B, Ga, Al, and In Forming an n-type ZnO-based semiconductor single crystal structure containing a group element; and (b) subjecting the n-type ZnO-based semiconductor single crystal structure to a first annealing in an atmospheric pressure first oxidant atmosphere to perform the IB A step of forming a p-type ZnO-based semiconductor layer co-doped with a group element and the group IIIB element; and (c) a second oxide having a higher oxidizing power than the first atmospheric oxidant atmosphere in the p-type ZnO-based semiconductor layer. And a second annealing process in an oxidant atmosphere. That the production method of the ZnO-based semiconductor device is provided.

アクセプタ濃度の高いp型ZnO系半導体層の製造方法、及び、アクセプタ濃度の高いp型ZnO系半導体層を備えるZnO系半導体素子の製造方法を提供することができる。   A method for manufacturing a p-type ZnO-based semiconductor layer having a high acceptor concentration and a method for manufacturing a ZnO-based semiconductor element including a p-type ZnO-based semiconductor layer having a high acceptor concentration can be provided.

図1AはMBE装置、図1Bは常圧アニール装置、図1Cは減圧ラジカルアニール装置、を示す概略的な断面図である。1A is a schematic cross-sectional view showing an MBE apparatus, FIG. 1B is an atmospheric annealing apparatus, and FIG. 1C is a reduced pressure radical annealing apparatus. 図2Aは、エピタキシャル層を成長した試料の概略的な断面図であり、図2Bは、交互積層構造を形成する際のZnセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスを示すタイムチャートであり、図2Cは、交互積層構造54の概略的な断面図であり、図2Dは、ZnO:Ga層54a及びCu層54bの概略的な断面図である。FIG. 2A is a schematic cross-sectional view of a sample on which an epitaxial layer has been grown, and FIG. 2B is a time chart showing a shutter sequence of Zn cells, O cells, Ga cells, and Cu cells when forming an alternately stacked structure. 2C is a schematic cross-sectional view of the alternately laminated structure 54, and FIG. 2D is a schematic cross-sectional view of the ZnO: Ga layer 54a and the Cu layer 54b. 図3A、図3Bは、アズグロウンのサンプルの交互積層構造54について測定した、CV特性、不純物濃度のデプスプロファイルを示すグラフであり、図3Cは、交互積層構造54における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。FIGS. 3A and 3B are graphs showing the depth profile of CV characteristics and impurity concentration measured for the alternately laminated structure 54 of the as-grown sample, and FIG. 3C shows the absolute Cu concentration [Cu] in the alternately laminated structure 54. 2 is a graph showing a depth profile by SIMS of Ga and Ga absolute concentration [Ga]. 図4A、図4Bは、第1種の2段階アニールの第1アニール、第2アニールの時間経過に対する温度変化を示すグラフである。FIG. 4A and FIG. 4B are graphs showing temperature changes over time of the first annealing and the second annealing of the first type two-stage annealing. 図5A、図5Bは、第1種の2段階アニールの第1アニール後のサンプルの交互積層構造54形成位置について測定した、CV特性、不純物濃度のデプスプロファイルを示すグラフであり、図5Cは、第1種の2段階アニールの第1アニール後のサンプルの交互積層構造54形成位置における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。FIGS. 5A and 5B are graphs showing CV characteristics and depth profiles of impurity concentrations measured for the positions where the alternately laminated structure 54 is formed in the sample after the first annealing of the first type two-stage annealing. It is a graph which shows the depth profile by SIMS of the absolute density | concentration [Cu] of Cu and the absolute density | concentration [Ga] of Ga in the formation position of the alternating lamination structure 54 of the sample after 1st annealing of 1st type | mold 2 step annealing. 図6Aは、第1種の2段階アニールの第1アニール終了時から第2アニール開始後の時間経過に従って測定した、サンプルの交互積層構造54形成位置(p型層形成位置)における、CV特性及び不純物濃度のデプスプロファイルを示すグラフである。FIG. 6A shows the CV characteristics and the CV characteristics at the position where the alternate laminated structure 54 is formed (p-type layer formation position) of the sample, measured as time elapses from the end of the first annealing of the first type two-step annealing to the start of the second annealing. It is a graph which shows the depth profile of impurity concentration. 図6Bは、第1種の2段階アニールの第2アニール終了後のサンプルの交互積層構造54形成位置(p型層形成位置)における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。FIG. 6B shows an absolute Cu concentration [Cu] and an absolute Ga concentration [Ga] at the formation position (p-type layer formation position) of the alternately laminated structure 54 of the sample after the second annealing of the first type two-step annealing. It is a graph which shows the depth profile by SIMS. 図7は、第1種の2段階アニールの第1アニール終了時から第2アニール開始後の時間経過に従って測定したサンプルのアクセプタ濃度Nの変化を示すグラフである。Figure 7 is a graph showing a change in acceptor concentration N a of the sample was measured with time after the start of the second annealing from a first annealing at the end of the first kind of two-step annealing. 図8は、第2種の2段階アニールを示し、図8Aは第1アニールの常圧酸素アニール、図8Bは第2アニールの減圧酸素ラジカルアニールの時間経過に対する温度変化を示すグラフである。FIG. 8 shows the second type two-step annealing, FIG. 8A is a graph showing the temperature change with respect to time of the atmospheric pressure oxygen annealing of the first annealing, and FIG. 8B is the time course of the reduced pressure oxygen radical annealing of the second annealing. 図9は、アズグロウン、第2種の2段階アニールの第1アニール後、第2アニール後のCV特性、不純物濃度のデプスプロファイルを示すグラフである。FIG. 9 is a graph showing depth profiles of CV characteristics and impurity concentrations after first annealing and second annealing after as-grown and second-type two-stage annealing. 図10A及び図10Bは、第1例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。10A and 10B are flowcharts illustrating an outline of a method for manufacturing a ZnO-based semiconductor light-emitting device according to the first example. 図11Aは、第1例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図11Bは、交互積層構造5Aの概略的な断面図である。FIG. 11A is a schematic cross-sectional view of a ZnO-based semiconductor light-emitting element manufactured by the manufacturing method according to the first example, and FIG. 11B is a schematic cross-sectional view of an alternate stacked structure 5A. 図12は、Cu、Gaコドープp型MgZn1−xO(0<x≦0.6)単結晶層形成時、交互積層構造を作製する際のZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスの例を示すタイムチャートである。FIG. 12 shows a Zn cell, an Mg cell, an O cell, and a Ga cell for forming an alternate stacked structure when forming a Cu, Ga co-doped p-type Mg x Zn 1-x O (0 <x ≦ 0.6) single crystal layer. It is a time chart which shows the example of the shutter sequence of a cell and Cu cell. 図13Aは、第2例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図13Bは、活性層15の他の例を示す概略的な断面図であり、図13Cは、交互積層構造16Aの概略的な断面図である。FIG. 13A is a schematic cross-sectional view of a ZnO-based semiconductor light-emitting element manufactured by the manufacturing method according to the second example, and FIG. 13B is a schematic cross-sectional view showing another example of the active layer 15. 13C is a schematic cross-sectional view of the alternately laminated structure 16A. 図14は、第3例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。FIG. 14 is a schematic cross-sectional view of a ZnO-based semiconductor light-emitting device manufactured by the manufacturing method according to the third example. 図15A〜図15Dは、p型ZnO系半導体単結晶層を形成可能なn型ZnO系半導体単結晶構造の例を示す概略的な断面図である。15A to 15D are schematic cross-sectional views showing examples of an n-type ZnO-based semiconductor single crystal structure capable of forming a p-type ZnO-based semiconductor single crystal layer.

まず、ZnO系半導体層等の成長に用いられる結晶製造装置について説明する。以下に説明する実験及び例では、結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)を用いる。   First, a crystal manufacturing apparatus used for growing a ZnO-based semiconductor layer or the like will be described. In the experiments and examples described below, molecular beam epitaxy (MBE) is used as a crystal manufacturing method.

図1Aは、MBE装置の概略的な断面図を示す。真空チャンバ71内に、Znソースガン72、Oソースガン73、Mgソースガン74、p型不純物Cuソースガン75、及びn型不純物Gaソースガン76が備えられている。ガンは必要に応じて備えられる。例えば、p型不純物Cuソースガンに代え、または追加してp型不純物Agソースガンを備えることができる。初めのサンプルにおいては、p型不純物としてCuを用いたので、Cuソースガン75を備えるとして説明する。   FIG. 1A shows a schematic cross-sectional view of an MBE apparatus. In the vacuum chamber 71, a Zn source gun 72, an O source gun 73, an Mg source gun 74, a p-type impurity Cu source gun 75, and an n-type impurity Ga source gun 76 are provided. Guns are provided as needed. For example, a p-type impurity Ag source gun can be provided instead of or in addition to the p-type impurity Cu source gun. In the first sample, since Cu is used as the p-type impurity, it is assumed that the Cu source gun 75 is provided.

Znソースガン72、Mgソースガン74、Cuソースガン75、Gaソースガン76は、それぞれZn(7N)、Mg(6N)、Cu(9N)、及びGa(7N)の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Znビーム、Mgビーム、Cuビーム、Gaビームを出射する。   The Zn source gun 72, the Mg source gun 74, the Cu source gun 75, and the Ga source gun 76 are Knudsen cells that contain solid sources of Zn (7N), Mg (6N), Cu (9N), and Ga (7N), respectively. A Zn beam, Mg beam, Cu beam, and Ga beam are emitted by heating the cell.

Oソースガン73は、たとえば13.56MHzの無線周波数(RF)電力を用いる無電極放電管を含み、無電極放電管内でOガス(6N)をプラズマ化して、Oラジカルビームを出射する。放電管材料として、アルミナ、高純度石英等を用いることができる。 O source gun 73 includes, for example, an electrodeless discharge tube using a 13.56MHz radio frequency (RF) power, O 2 gas in the electrodeless discharge tube (6N) into plasma and emits O radical beam. As the discharge tube material, alumina, high-purity quartz or the like can be used.

ヒータを備えるステージ77が例えばZnO基板78を保持する。ソースガン72〜76は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板78上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板78上に所望のタイミングで所望のビームを照射し、所望の組成のZnO系化合物半導体層を成長させることができる。   A stage 77 having a heater holds, for example, a ZnO substrate 78. Each of the source guns 72 to 76 includes a cell shutter. By opening / closing each cell shutter, it is possible to switch between a state where each beam is irradiated onto the substrate 78 and a state where each beam is not irradiated. By irradiating a desired beam on the substrate 78 at a desired timing, a ZnO-based compound semiconductor layer having a desired composition can be grown.

ZnOにMgを添加してMgZnO混晶とすると、バンドギャップを広げることができる。しかしZnOはウルツ鉱構造(六方晶)であり、MgOは岩塩構造(立方晶)であるので、Mg組成が高すぎると相分離を起こす。MgZnOのMg組成をxと表示したMgZn1−xOにおいて、Mg組成xはウルツ鉱構造を保つため0.6以下とするのが好ましい。なお、MgZn1−xOは、x=0の場合としてMgを含まないZnOを含む。 When Mg is added to ZnO to form a MgZnO mixed crystal, the band gap can be widened. However, since ZnO has a wurtzite structure (hexagonal crystal) and MgO has a rock salt structure (cubic crystal), phase separation occurs when the Mg composition is too high. In Mg x Zn 1-x O in which the Mg composition of MgZnO is expressed as x, the Mg composition x is preferably 0.6 or less in order to maintain the wurtzite structure. Incidentally, Mg x Zn 1-x O includes ZnO without Mg as the case of x = 0.

ZnO系半導体のn型導電性は、不純物のドープを行わなくても得られる。Ga等の不純物をドープし、n型導電性を高めることができる。ZnO系半導体のp型導電性は、p型不純物のドーピングを必要とする。   The n-type conductivity of the ZnO-based semiconductor can be obtained without doping impurities. Impurities such as Ga can be doped to increase n-type conductivity. The p-type conductivity of a ZnO-based semiconductor requires p-type impurity doping.

真空チャンバ71に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン80、及び、RHEED像を映すスクリーン81が取り付けられている。RHEED像から、基板78上に形成された結晶層の表面平坦性や成長モードを評価することができる。   A gun 80 for reflection high energy electron diffraction (RHEED) and a screen 81 for displaying an RHEED image are attached to the vacuum chamber 71. From the RHEED image, the surface flatness and growth mode of the crystal layer formed on the substrate 78 can be evaluated.

単結晶が2次元成長し、表面が平坦なエピタキシャル層が成長する場合、RHEED像はストリークパターンを示す。単結晶が3次元成長し、表面が平坦でないエピタキシャル層が成長する場合、RHEED像はスポットパターンを示す。多結晶成長の場合は、RHEED像がリングパターンとなる。   When the single crystal grows two-dimensionally and an epitaxial layer with a flat surface grows, the RHEED image shows a streak pattern. When a single crystal grows three-dimensionally and an epitaxial layer with a non-flat surface grows, the RHEED image shows a spot pattern. In the case of polycrystalline growth, the RHEED image becomes a ring pattern.

真空チャンバ71内に、水晶振動子を用いた膜厚計79が備えられている。振動周波数から膜厚が得られ、膜厚の時間変化から成膜速度が得られる。膜厚計79で測定される付着速度を用いて、各ビームのフラックス強度を求めることができる。フラックスは、単位時間、単位面積あたりに流れる量を意味する。フラックス強度は、MBEにおけるビーム強度である。   A film thickness meter 79 using a crystal resonator is provided in the vacuum chamber 71. The film thickness can be obtained from the vibration frequency, and the film formation speed can be obtained from the time change of the film thickness. Using the adhesion rate measured by the film thickness meter 79, the flux intensity of each beam can be obtained. The flux means the amount flowing per unit time and unit area. The flux intensity is the beam intensity in MBE.

Znビームのフラックス強度をJZn、Mgビームのフラックス強度をJMg、Oラジカルビームのフラックス強度をJとする。金属材料であるZnあるいはMgのビームは、原子、または複数個の原子を含むクラスターのZnあるいはMgを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるOのビームは、原子ラジカルや中性分子を含む。ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。 The flux intensity of Zn beam J Zn, the flux intensity of the Mg beam J Mg, the flux intensity of O radical beam and J O. A beam of Zn or Mg, which is a metal material, contains atoms or clusters of Zn or Mg containing a plurality of atoms. Both atoms and clusters are effective for crystal growth. The beam of O which is a gas material contains atomic radicals and neutral molecules. Here, the flux intensity of atomic radicals effective for crystal growth is considered.

結晶成長における、下地に対する、Znの付着しやすさを示す付着係数をkZn、Mgの付着しやすさを示す付着係数をkMg、Oの付着しやすさを示す付着係数をkとする。Znの付着係数kZnとフラックス強度JZnの積kZnZn、Mgの付着係数kMgとフラックス強度JMgの積kMgMg、Oの付着係数kとフラックス強度Jの積kは、それぞれ基板の単位面積に単位時間当たりに付着するZn原子、Mg原子、及びO原子の個数に対応する。 In crystal growth, the adhesion coefficient indicating the ease of adhesion of Zn to the base is k Zn , the adhesion coefficient indicating the ease of Mg adhesion is kmg , and the adhesion coefficient indicating the ease of O adhesion is k O. . Zn adhesion coefficient k Zn and flux strength J Zn product k Zn J Zn , Mg adhesion coefficient k Mg and flux strength J Mg product k Mg J Mg , O adhesion coefficient k O and flux strength J O product k O J O corresponds to the number of Zn atoms, Mg atoms, and O atoms attached to the unit area of the substrate per unit time.

の、kZnZnとkMgMgの和(kZnZn+kMgMg)、に対する比であるk/(kZnZn+kMgMg)を、VI/IIフラックス比と定義する。VI/IIフラックス比が1より小さい場合をII族リッチ条件(あるいはZnリッチ条件)、VI/IIフラックス比が1に等しい場合をストイキオメトリ条件、VI/IIフラックス比が1より大きい場合をVI族リッチ条件(あるいはOリッチ条件)と呼ぶ。 k O of J O, k Zn J Zn and k Mg J Mg sum of the (k Zn J Zn + k Mg J Mg), is the ratio k O J O / (k Zn J Zn + k Mg J Mg), VI / II flux ratio. When the VI / II flux ratio is less than 1, the group II rich condition (or Zn rich condition), when the VI / II flux ratio is equal to 1, the stoichiometric condition, and when the VI / II flux ratio is greater than 1, VI This is called the group rich condition (or O rich condition).

Zn面(+c面)での結晶成長においては、基板表面温度850℃以下であれば、付着係数kZn、kMg及びkを1とみなすことができ、VI/IIフラックス比をJ/(JZn+JMg)と表すことが可能である。 In the crystal growth on the Zn plane (+ c plane), if the substrate surface temperature is 850 ° C. or lower, the adhesion coefficients k Zn , k Mg and k 2 O can be regarded as 1, and the VI / II flux ratio is J O / It can be expressed as ( JZn + JMg ).

VI/IIフラックス比は、たとえばZnOの成長においては、以下の手順で算出することができる。水晶振動子を用いた膜厚モニタにより、室温でのZnの蒸着速度FZn(nm/s)が測定できる。Zn蒸着速度FZn(nm/s)からZnフラックスJZn(atoms/cms)が換算される。 The VI / II flux ratio can be calculated by the following procedure, for example, in the growth of ZnO. The deposition rate F Zn (nm / s) of Zn at room temperature can be measured by a film thickness monitor using a crystal resonator. The Zn flux J Zn (atoms / cm 2 s) is converted from the Zn deposition rate F Zn (nm / s).

Oラジカルフラックスは、以下のように求められる。Oラジカルビーム照射条件一定(たとえばRFパワー300W、O流量2.0sccm)のもとで、Znフラックスを変化させてZnOを成長させ、ZnO成長速度のZnフラックス依存性を実験的に求める。その結果を、ZnO成長速度GZnOの近似式:GZnO=[(kZnZn−1+(k−1−1を用いて、活性化した酸素ラジカルなのでk=1とし、フィッティングすることにより、その条件におけるOラジカルフラックスJが算出される。こうして得られたZnフラックスJZn及びOラジカルフラックスJから、VI/IIフラックス比を算出することができる。 O radical flux is calculated | required as follows. ZnO is grown by changing the Zn flux under constant O radical beam irradiation conditions (for example, RF power 300 W, O 2 flow rate 2.0 sccm), and the Zn flux growth rate is experimentally determined. The result is obtained by using the approximate expression of ZnO growth rate G ZnO : G ZnO = [(k Zn J Zn ) -1 + (k O J O ) -1 ] -1 , so that k O = By fitting with 1 and fitting, the O radical flux J O under that condition is calculated. From Zn flux J Zn and O radical flux J O thus obtained, it is possible to calculate the VI / II flux ratio.

本願発明者らが行った実験について説明する。結晶成長を終えた(アニール前の)状態をアズグロウンと記載する。   An experiment conducted by the present inventors will be described. The state after crystal growth (before annealing) is referred to as as-grown.

図2Aは、アズグロウン試料の概略的な断面図を示す。n型導電性を有するZn面ZnO(0001)基板(以下、ZnO基板と記載する)51上に、ZnOバッファ層52、アンドープZnO層53、交互積層構造54が、エピタキシャル状態で積層されている。   FIG. 2A shows a schematic cross-sectional view of an as-grown sample. On a Zn-faced ZnO (0001) substrate (hereinafter referred to as a ZnO substrate) 51 having n-type conductivity, a ZnO buffer layer 52, an undoped ZnO layer 53, and an alternate stacked structure 54 are stacked in an epitaxial state.

サンプルの作製方法について説明する。図1Aに示すMBE装置のステージ77上に基板51を装荷し、チャンバ71を閉じて、真空排気し、基板を加熱して、900℃で30分間のサーマルクリーニングを施す。基板51の温度を300℃まで下げ、成長温度300℃で、ZnフラックスFZnを0.17nm/s(JZn=1.1×1015atoms/cms)供給すると共に、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)とし、ZnO基板51上に厚さ30nmの低温成長ZnOバッファ層52を成長させる。成長後、基板51を昇温し、900℃で10分間のアニールを行う。低温成長ZnOバッファ層52の結晶性及び表面平坦性が改善されるであろう。 A method for manufacturing the sample will be described. The substrate 51 is loaded on the stage 77 of the MBE apparatus shown in FIG. 1A, the chamber 71 is closed, evacuated, the substrate is heated, and thermal cleaning is performed at 900 ° C. for 30 minutes. The temperature of the substrate 51 is lowered to 300 ° C., and a Zn flux F Zn is supplied at a growth temperature of 300 ° C. at 0.17 nm / s (J Zn = 1.1 × 10 15 atoms / cm 2 s), and O radical beam irradiation is performed. The conditions are an RF power of 300 W, an O 2 flow rate of 2.0 sccm (J O = 8.1 × 10 14 atoms / cm 2 s), and a low-temperature grown ZnO buffer layer 52 having a thickness of 30 nm is grown on the ZnO substrate 51. After the growth, the substrate 51 is heated and annealed at 900 ° C. for 10 minutes. The crystallinity and surface flatness of the low temperature grown ZnO buffer layer 52 will be improved.

ZnOバッファ層52上に、基板温度900℃で、ZnフラックスFZnを0.17nm/s(JZn=1.1×1015atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)として、厚さ100nmのアンドープZnO層53を成長させる。アンドープZnO層53はn型ZnO層となる。 On the ZnO buffer layer 52, the substrate temperature is 900 ° C., the Zn flux F Zn is 0.17 nm / s (J Zn = 1.1 × 10 15 atoms / cm 2 s), the O radical beam irradiation conditions are RF power 300 W, An undoped ZnO layer 53 having a thickness of 100 nm is grown at an O 2 flow rate of 2.0 sccm (J O = 8.1 × 10 14 atoms / cm 2 s). The undoped ZnO layer 53 becomes an n-type ZnO layer.

アンドープZnO層53を成長した後、基板温度を250℃に降温する。基板温度250℃で、アンドープZnO層53上に、Zn、O及びn型不純物Gaと、p型不純物Cuとを異なるタイミングで供給し、ZnO:Ga層とCu層との交互積層構造54を形成する。なお、ZnO:Gaは不純物GaをドープしたZnOを示す。後に、p型不純物CuがZnO:Ga層中に拡散してp型不純物として機能できるように、ZnO:Ga層の厚さは制限される。但し、ZnO:Ga層が良好な結晶性、連続性を示すのに足りる厚さとする。   After growing the undoped ZnO layer 53, the substrate temperature is lowered to 250 ° C. Zn, O, n-type impurity Ga, and p-type impurity Cu are supplied at different timings on the undoped ZnO layer 53 at a substrate temperature of 250 ° C., thereby forming an alternately laminated structure 54 of ZnO: Ga layers and Cu layers. To do. ZnO: Ga indicates ZnO doped with impurity Ga. Later, the thickness of the ZnO: Ga layer is limited so that the p-type impurity Cu can diffuse into the ZnO: Ga layer and function as a p-type impurity. However, the thickness should be sufficient for the ZnO: Ga layer to exhibit good crystallinity and continuity.

図2Bは、交互積層構造を形成する際のZnセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスを示すタイムチャートである。高いレベルがシャッタ開を示し、低いレベルがシャッタ閉を示す。   FIG. 2B is a time chart showing a shutter sequence of Zn cells, O cells, Ga cells, and Cu cells when forming an alternately laminated structure. A high level indicates shutter open and a low level indicates shutter close.

Znセルシャッタ開のタイミングで、Oセルシャッタ、Gaセルシャッタも開く。ZnO:Ga結晶層が成長する。ZnO:Ga成長工程においては、Cuセルシャッタは閉じる。なお、ZnO:Ga層成長工程において、OセルシャッタとGaセルシャッタの開閉は同時に行い、ZnセルシャッタはOセルシャッタ及びGaセルシャッタと同期して開くと共に、その前後に開期間を延長する。例えば、Oセルシャッタ及びGaセルシャッタの1回当たりの開期間を10秒とし、Oセルシャッタ及びGaセルシャッタの開期間の前後にZnセルシャッタの開期間を1秒ずつ延長する。1回当たりのZnO:Ga層成長期間は10秒になると考えられる。ZnO:Ga層の最表面はZn面となり、OとCuとの直接会合を抑制する。   When the Zn cell shutter is opened, the O cell shutter and the Ga cell shutter are also opened. A ZnO: Ga crystal layer grows. In the ZnO: Ga growth process, the Cu cell shutter is closed. In the ZnO: Ga layer growth step, the O cell shutter and the Ga cell shutter are simultaneously opened and closed, and the Zn cell shutter is opened in synchronization with the O cell shutter and the Ga cell shutter, and the open period is extended before and after. For example, the opening period of each O cell shutter and Ga cell shutter is set to 10 seconds, and the opening period of the Zn cell shutter is extended by 1 second before and after the opening period of the O cell shutter and Ga cell shutter. The ZnO: Ga layer growth period per time is considered to be 10 seconds. The outermost surface of the ZnO: Ga layer becomes a Zn plane and suppresses the direct association of O and Cu.

Znセルシャッタ、Oセルシャッタ、Gaセルシャッタを閉じ、Cuセルシャッタを開いて、Cu層を形成する。Cuは不純物であり、限られた量のみを供給する。1原子層に満たないCu層となるので、Cu付着工程と呼ぶこともある。Cuの蒸発量は、セルの温度とシャッタの開期間による。例えば、Cuのセル温度を990℃とし、Cuセルシャッタの1回当たりの開期間を50秒とする。ZnO:Ga層成長工程とCu層形成工程とを交互に繰り返す。RHEEDにより、単結晶が成長することが確認された。   The Zn cell shutter, O cell shutter, and Ga cell shutter are closed, and the Cu cell shutter is opened to form a Cu layer. Cu is an impurity and supplies only a limited amount. Since the Cu layer is less than one atomic layer, it may be referred to as a Cu adhesion step. The amount of Cu evaporation depends on the cell temperature and the shutter open period. For example, the cell temperature of Cu is set to 990 ° C., and the open period per time of the Cu cell shutter is set to 50 seconds. The ZnO: Ga layer growth step and the Cu layer formation step are alternately repeated. It was confirmed by RHEED that a single crystal grew.

例えば、ZnO:Ga層成長工程における、ZnフラックスFZnは0.13nm/s(JZn=8.6×1014atoms/cms)、Oラジカルビーム照射条件はRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)、Gaのセル温度TGaは600℃(FGaは検出下限値未満)とした。Cu付着工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとした。VI/IIフラックス比は0.94(Znリッチ条件)となる。 For example, in the ZnO: Ga layer growth step, the Zn flux F Zn is 0.13 nm / s (J Zn = 8.6 × 10 14 atoms / cm 2 s), the O radical beam irradiation conditions are RF power 300 W, O 2 flow rate. 2.0 sccm (J 2 O = 8.1 × 10 14 atoms / cm 2 s), and the cell temperature T Ga of Ga was 600 ° C. (F Ga was less than the detection lower limit). The Cu cell temperature T Cu in the Cu adhesion step was 990 ° C., and the Cu flux F Cu was 0.004 nm / s. The VI / II flux ratio is 0.94 (Zn rich condition).

図2Cは、交互積層構造54の概略的な断面図である。交互積層構造54は、ZnO:Ga層54aとCu層54bが交互に積層された積層構造を有する。ZnO:Ga層成長工程とCu付着工程を交互に60回ずつ繰り返し、厚さ120nmの交互積層構造54を得た。ZnO:Ga層54aの厚さは2.0nm程度、Cu層54bの厚さ(Cuの付着厚さ)は1原子層以下、たとえば約1/20原子層である。この場合、ZnO:Ga層54a表面のCu被覆率は5%程度となる。   FIG. 2C is a schematic cross-sectional view of the alternately laminated structure 54. The alternate laminated structure 54 has a laminated structure in which ZnO: Ga layers 54a and Cu layers 54b are alternately laminated. The ZnO: Ga layer growth step and the Cu deposition step were alternately repeated 60 times to obtain an alternately laminated structure 54 having a thickness of 120 nm. The thickness of the ZnO: Ga layer 54a is about 2.0 nm, and the thickness of the Cu layer 54b (Cu deposition thickness) is 1 atomic layer or less, for example, about 1/20 atomic layer. In this case, the Cu coverage on the surface of the ZnO: Ga layer 54a is about 5%.

図2Dに、ZnO:Ga層54a及びCu層54bの概略的な断面図を示す。たとえば約1/20原子層の厚さをもつCu層54bは、本図に示すように、ZnO:Ga層54a表面の一部に付着するCuで形成される。以後、図面の簡略化のため、このようなCuの付着態様も含め、交互積層構造を図2Cのような層構造で表す。   FIG. 2D shows a schematic cross-sectional view of the ZnO: Ga layer 54a and the Cu layer 54b. For example, the Cu layer 54b having a thickness of about 1/20 atomic layer is formed of Cu adhering to a part of the surface of the ZnO: Ga layer 54a as shown in FIG. Hereinafter, for the sake of simplification of the drawing, the alternate laminated structure including the Cu deposition mode is represented by a layer structure as shown in FIG. 2C.

図3A、図3Bは、サンプルのアズグロウン状態における、交互積層構造54について測定した、CV特性、不純物濃度のデプスプロファイルを示すグラフである。測定は、電解液をショットキー電極に用いたエレクトロケミカルCV測定法(ECV法)により行った。グラフは並列モデルで解析した結果を示す。   3A and 3B are graphs showing CV characteristics and depth profiles of impurity concentrations measured for the alternately laminated structure 54 in the as-grown state of the sample. The measurement was performed by an electrochemical CV measurement method (ECV method) using an electrolytic solution as a Schottky electrode. The graph shows the results of analysis using a parallel model.

図3Aのグラフの横軸は、電圧を単位「V」で表し、縦軸は、「1/C」を単位「cm/F」で表す。両軸ともリニアスケールを用いている。図3Aのグラフを参照すると、右上がりの曲線(電圧が増加すると1/Cが増加する関係)が得られ、交互積層構造54がn型導電性を備えることが示されている。なお、傾きが不純物濃度(抵抗値)と対応する。 The horizontal axis of the graph of FIG. 3A represents the voltage in the unit “V”, and the vertical axis represents “1 / C 2 ” in the unit “cm 4 / F 2 ”. Both axes use a linear scale. Referring to the graph of FIG. 3A, a curve that rises to the right (the relationship in which 1 / C 2 increases as the voltage increases) is obtained, indicating that the alternate stacked structure 54 has n-type conductivity. Note that the slope corresponds to the impurity concentration (resistance value).

図3Bのグラフの横軸は、試料の深さ(厚さ)方向の位置(サンプル表面からの空乏層深さ)を単位「nm」で表し、縦軸は、不純物濃度を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。図3Bのグラフを参照すると、交互積層構造54の不純物濃度(ドナー濃度)Nは1.0×1021cm−3程度であることが判る。 The horizontal axis of the graph of FIG. 3B represents the position in the depth (thickness) direction of the sample (depletion layer depth from the sample surface) in the unit “nm”, and the vertical axis represents the impurity concentration in the unit “cm −3. ". The horizontal axis uses a linear scale, and the vertical axis uses a logarithmic scale. Referring to the graph of FIG. 3B, the impurity concentration (donor concentration) of alternate stacked structure 54 N d is seen to be about 1.0 × 10 21 cm -3.

図3Cは、2次イオン質量分析法(secondary ion mass spectrometry; SIMS)による、交互積層構造54における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、デプスプロファイルを示すグラフである。グラフの横軸は、試料の深さ方向の位置を単位「nm」で表し、縦軸は、Cu濃度[Cu]及びGa濃度[Ga]を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。n型不純物Ga,p型不純物Cuが交互積層構造の全厚さに亘って、ほぼ均一にドープされている。 FIG. 3C is a graph showing a depth profile of the absolute Cu concentration [Cu] and the absolute Ga concentration [Ga] in the alternating layered structure 54 by secondary ion mass spectrometry (SIMS). . The horizontal axis of the graph represents the position in the depth direction of the sample in the unit “nm”, and the vertical axis represents the Cu concentration [Cu] and the Ga concentration [Ga] in the unit “cm −3 ”. The horizontal axis uses a linear scale, and the vertical axis uses a logarithmic scale. The n-type impurity Ga and the p-type impurity Cu are doped almost uniformly over the entire thickness of the alternate laminated structure.

交互積層構造54におけるCu濃度[Cu]は2.8×1021cm−3、Ga濃度[Ga]は9.4×1020cm−3であることが判る。[Ga]に対する[Cu]の比である[Cu]/[Ga]の値は2.9である。なお、吸着物の影響等により、[Cu]及び[Ga]の濃度は、表面近傍では正確に測定されない場合がある。 It can be seen that the Cu concentration [Cu] in the alternately laminated structure 54 is 2.8 × 10 21 cm −3 and the Ga concentration [Ga] is 9.4 × 10 20 cm −3 . The value of [Cu] / [Ga], which is the ratio of [Cu] to [Ga], is 2.9. Note that the concentrations of [Cu] and [Ga] may not be accurately measured in the vicinity of the surface due to the influence of the adsorbate.

アズグロウンの状態では、p型不純物であるCuは、未だ活性化されていない。IB族のCuをp型不純物として機能させるには、CuがZnサイトに入ることが必要であろう。Cuを拡散するためにアニールすることが考えられる。従来から種々のアニールが試みられてきたが、未だ満足する結果は得られていない。たかだか、CV特性でp型が得られる程度である。   In the as-grown state, Cu, which is a p-type impurity, has not yet been activated. In order for IB group Cu to function as a p-type impurity, it will be necessary for Cu to enter the Zn site. It is conceivable to anneal to diffuse Cu. Various annealings have been tried in the past, but satisfactory results have not yet been obtained. At most, p-type is obtained with CV characteristics.

ZnO系結晶は種々のベーカンシ:格子欠陥(空孔)を含むと考えられる。IB族元素であるCuやAgがp型不純物として機能するためには、CuやAgがII族元素であるZnサイトを占有し、1個の電子を得て、1個の正孔を供給することが必要であろう。一方、ZnO結晶中には酸素(O)の空孔が存在する。O空孔は、ドナーとして機能する。より良好なp型結晶を得るには、ドナーであるO空孔を低減することが望まれるであろう。   A ZnO-based crystal is considered to contain various vacancy: lattice defects (vacancies). In order for Cu and Ag, which are group IB elements, to function as p-type impurities, Cu and Ag occupy a Zn site which is a group II element, obtain one electron, and supply one hole. It will be necessary. On the other hand, oxygen (O) vacancies exist in the ZnO crystal. O vacancies function as donors. In order to obtain a better p-type crystal, it would be desirable to reduce the donor O vacancies.

本発明者らは、良好なp型導電性を得るために、p型不純物を活性化することと、ドナー濃度を抑制することを考えた。p型不純物を拡散し電気的に活性化するため、第1アニールを行う。第1アニールとして、例えば常圧酸素雰囲気下のアニールを行う。第2アニールとして、O空孔を減少させ、ドナー濃度を抑制する第2アニールを行う。O空孔を減少させるには、酸素を含み、強い酸化作用を有するモノを結晶中に供給することが望まれる。O空孔に酸素を供給できれば(酸化を生じさせれば)、O空孔は減少するであろう。酸化を生じさせる方法として、シリコンのウェット酸化で用いられているように、常圧で水蒸気を供給する方法(第1種)、減圧下で、化学的に酸化力が極めて強いOラジカルを供給する方法(第2種)を考えた。   The present inventors considered activating p-type impurities and suppressing donor concentration in order to obtain good p-type conductivity. In order to diffuse and electrically activate the p-type impurity, first annealing is performed. As the first annealing, for example, annealing in an atmospheric oxygen atmosphere is performed. As the second annealing, second annealing is performed in which O vacancies are reduced and the donor concentration is suppressed. In order to reduce O vacancies, it is desired to supply mono-containing substances containing oxygen and having a strong oxidizing action into the crystal. If oxygen can be supplied to the O vacancies (if oxidation occurs), the O vacancies will decrease. As a method for causing oxidation, a method of supplying water vapor at normal pressure (first type) as used in wet oxidation of silicon, and supplying O radicals having a very strong oxidizing power under reduced pressure. A method (second type) was considered.

図1Bは、常圧アニール装置30を示す。アニールチャンバ36は、ヒータ付きのサセプタ37と、常圧雰囲気ガスの入口、出口を有する。サンプルの基板78をサセプタ37上に配置する。酸素ボンベ等の酸素供給源に接続され、バルブV1〜V4を含む配管が、アニールチャンバ36に酸素を供給することができる。バルブV2に連動し、逆の状態を取るバルブV2rがバルブV2の上流側で分岐を形成し、分岐した配管32が純水34を収容する容器31内でバブラを構成する。純水34の液面上方で水蒸気を含んだ酸素を取込む配管33が、バルブV3rを介して、バルブV3下流の配管に合流する。バルブV3rはバルブV3と逆の状態を取る。バルブV2,V3を閉じて、バルブV2r,V3rを開くと、バブラを通った、水蒸気を含む酸素ガスがアニールチャンバ36に供給される。このガス供給システムは、アニールチャンバ36にドライ酸素ガスと、ウェット酸素ガスとのいずれかを供給できる。   FIG. 1B shows an atmospheric pressure annealing apparatus 30. The annealing chamber 36 has a susceptor 37 with a heater, and an inlet and an outlet for atmospheric pressure atmospheric gas. A sample substrate 78 is placed on the susceptor 37. A pipe connected to an oxygen supply source such as an oxygen cylinder and including valves V <b> 1 to V <b> 4 can supply oxygen to the annealing chamber 36. The valve V2r, which is linked to the valve V2 and takes the opposite state, forms a branch on the upstream side of the valve V2, and the branched pipe 32 forms a bubbler in the container 31 that stores the pure water 34. A pipe 33 that takes in oxygen containing water vapor above the liquid level of the pure water 34 joins a pipe downstream of the valve V3 via the valve V3r. The valve V3r takes a state opposite to that of the valve V3. When the valves V2 and V3 are closed and the valves V2r and V3r are opened, oxygen gas containing water vapor is supplied to the annealing chamber 36 through the bubbler. This gas supply system can supply either dry oxygen gas or wet oxygen gas to the annealing chamber 36.

図1Cは、減圧ラジカルアニール装置40を示す。アニールチャンバ41は、気密構造であり、ヒータ付きのサセプタ47と、RFコイル44を備えた無電極放電管43を含み、排気バルブを介して真空排気装置42a、42bに接続されている。無電極放電管43はバルブV6,V7、マスフローコントローラMFCを介して酸素配管に接続されている。アニールチャンバ41に基板78を導入し、チャンバ41内を真空排気し、無電極放電管内を減圧酸素雰囲気とし、RF電力を供給して酸素プラズマを発生させる。無電極放電管43からサンプル78上に酸素ラジカルを供給できる。なお、酸素ラジカルを発生できる、酸素以外の他のガスを用いても構わない。   FIG. 1C shows a reduced pressure radical annealing apparatus 40. The annealing chamber 41 has an airtight structure, includes a susceptor 47 with a heater, and an electrodeless discharge tube 43 having an RF coil 44, and is connected to the vacuum exhaust devices 42a and 42b through exhaust valves. The electrodeless discharge tube 43 is connected to oxygen piping via valves V6 and V7 and a mass flow controller MFC. The substrate 78 is introduced into the annealing chamber 41, the inside of the chamber 41 is evacuated, the inside of the electrodeless discharge tube is set in a reduced pressure oxygen atmosphere, and RF power is supplied to generate oxygen plasma. Oxygen radicals can be supplied onto the sample 78 from the electrodeless discharge tube 43. A gas other than oxygen that can generate oxygen radicals may be used.

第1種の実験においては、アニール装置30にサンプルを導入して、第1種の2段階アニール処理を施した。第1アニールは、酸素雰囲気でp型不純物を拡散させ、第2アニールは水蒸気を含む酸素雰囲気でアニール処理をして、結晶中のO空孔に酸素を供給する。まず、p型不純物としてCuを用いた。   In the first type experiment, the sample was introduced into the annealing apparatus 30 and the first type two-step annealing process was performed. In the first annealing, p-type impurities are diffused in an oxygen atmosphere, and in the second annealing, annealing is performed in an oxygen atmosphere containing water vapor, and oxygen is supplied to O vacancies in the crystal. First, Cu was used as a p-type impurity.

図4A、図4Bは、第1種の実験の第1アニール、第2アニールの内容を示すグラフである。横軸は時間経過を示し、縦軸は温度を示す。図4Aに示すように、第1アニールは、チャンバ内を酸素ガス雰囲気とし、室温から570℃まで昇温して、10分間のアニールを行い、室温まで降温する。図2Cに示すように、結晶中で不純物GaとCuとは異なる位置に存在する。第1アニールは、少なくともCuを拡散させて、Ga近傍まで移動させる。このため、第1アニールの温度は相対的に高い温度である。   4A and 4B are graphs showing the contents of the first annealing and the second annealing of the first type experiment. The horizontal axis shows the passage of time, and the vertical axis shows the temperature. As shown in FIG. 4A, the first annealing is performed in an oxygen gas atmosphere in the chamber, the temperature is raised from room temperature to 570 ° C., annealing is performed for 10 minutes, and the temperature is lowered to room temperature. As shown in FIG. 2C, impurities Ga and Cu are present at different positions in the crystal. In the first annealing, at least Cu is diffused and moved to the vicinity of Ga. For this reason, the temperature of the first annealing is a relatively high temperature.

図4Bに示すように、第2アニールは、第1アニールの終了後、チャンバ内の雰囲気を切り替えて、水蒸気を含む酸素雰囲気とし、室温から350℃まで昇温し、45分間のアニールを行い、続いて400℃に昇温して15分間のアニールを行う。第2アニールを高い温度で行うと、不純物の拡散と共に、Oの逃散等も生じ得る、従って、第2アニールは相対的に低い温度(少なくとも第1アニールより低い温度)で、酸化力の高い処理を行うことが好ましい。例として、第1アニールを、流量1L/minの酸素雰囲気中、570℃で10分間実施し、第2アニールは、流量1L/minの酸素に水蒸気を含ませ、350℃で45分間と400℃で15分間実施した。なお、バブリングは、ボイリングした純水中にOガスを通して行った。 As shown in FIG. 4B, after the first annealing, the second annealing is performed by switching the atmosphere in the chamber to an oxygen atmosphere containing water vapor, raising the temperature from room temperature to 350 ° C., and performing annealing for 45 minutes, Subsequently, the temperature is raised to 400 ° C. and annealing is performed for 15 minutes. When the second annealing is performed at a high temperature, impurity diffusion and O escape may occur. Therefore, the second annealing is performed at a relatively low temperature (at least a temperature lower than the first annealing) and a high oxidizing power. It is preferable to carry out. As an example, the first annealing is performed in an oxygen atmosphere at a flow rate of 1 L / min for 10 minutes at 570 ° C., and the second annealing is performed by adding water vapor to oxygen at a flow rate of 1 L / min and at 350 ° C. for 45 minutes and 400 ° C. For 15 minutes. Note that bubbling was performed by passing O 2 gas through boiling pure water.

図5A、図5Bは、それぞれサンプルの第1アニール後の交互積層構造54形成位置における、CV特性、不純物濃度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、各々図3A、図3Bに示すグラフのそれらに等しい。図5Aのグラフにおいて、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、交互積層構造54の形成位置がp型導電性を備えることが示されている。図5Bのグラフを参照すると、サンプルの第1アニール後における交互積層構造54形成位置(p型層形成位置)の不純物濃度(アクセプタ濃度)Nは6.0×1017cm−3程度であることがわかる。 5A and 5B are graphs showing the CV characteristics and the depth profile of the impurity concentration at the position where the alternately laminated structure 54 is formed after the first annealing of the sample, respectively. The meanings of both axes of the graph are equal to those of the graphs shown in FIGS. 3A and 3B, respectively. In the graph of FIG. 5A, a downward-sloping curve (a relationship in which 1 / C 2 decreases as the voltage increases) is obtained, and it is shown that the formation position of the alternately laminated structure 54 has p-type conductivity. Referring to the graph of FIG. 5B, the impurity concentration (acceptor concentration) N a of alternate stacked structure 54 formed position after first annealing sample (p-type layer formation position) is the order of 6.0 × 10 17 cm -3 I understand that.

図5Cは、第1アニール終了後の試料の交互積層構造54形成位置(p型層形成位置)における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図3Cのそれに等しい。なお、測定に当たり、p型層上に電極を設置したため、表面近傍(浅い位置)においては正確な測定が行われていない。交互積層構造54形成位置(p型層形成位置)におけるCu濃度[Cu]は1.8×1021cm−3、Ga濃度[Ga]は9.0×1020cm−3、測定が正確に行われていない表面近傍を除き、ともにp型層の厚さ方向の全体にわたり、ほぼ一定であることがわかる。Cu及びGaは、p型層内に均一に拡散している。[Cu]/[Ga]の値は約2.0である。なお本明細書において、濃度に関し「ほぼ一定」とは、濃度の平均値(たとえば本図の[Cu]の場合、1.8×1021cm−3)の50%〜150%の範囲をいう。 FIG. 5C shows a SIMS depth profile of the Cu absolute concentration [Cu] and the Ga absolute concentration [Ga] at the position where the alternate laminated structure 54 is formed (p-type layer formation position) after the first annealing. It is a graph. The meaning of both axes of the graph is equal to that of FIG. 3C. In the measurement, since an electrode is provided on the p-type layer, accurate measurement is not performed near the surface (shallow position). Cu concentration [Cu] is 1.8 × 10 21 cm −3 , Ga concentration [Ga] is 9.0 × 10 20 cm −3 at the position where the alternate stacked structure 54 is formed (p-type layer formation position), and the measurement is accurate. It can be seen that both are substantially constant throughout the thickness direction of the p-type layer except for the vicinity of the surface which is not performed. Cu and Ga are uniformly diffused in the p-type layer. The value of [Cu] / [Ga] is about 2.0. In this specification, “almost constant” with respect to the concentration means a range of 50% to 150% of an average value of concentration (for example, 1.8 × 10 21 cm −3 in the case of [Cu] in the figure). .

図6Aは、サンプルの第2アニール後の交互積層構造54形成位置(p型層形成位置)における、CV特性及び不純物濃度のデプスプロファイルを示すグラフである。上欄にCV特性、下欄に不純物濃度のデプスプロファイルを示すグラフを示した。グラフの両軸の意味するところは、図3A、図3Bに示すグラフのそれらに等しい。CV特性を示すグラフを参照すると、第2アニールの期間中において、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、交互積層構造54の形成位置(p型層形成位置)におけるp型導電性が維持されていることがわかる。 FIG. 6A is a graph showing a depth profile of CV characteristics and impurity concentration at the position where the alternate laminated structure 54 is formed (p-type layer formation position) after the second annealing of the sample. The graph showing the CV characteristics in the upper column and the depth profile of the impurity concentration is shown in the lower column. The meanings of both axes of the graph are equal to those of the graphs shown in FIGS. 3A and 3B. Referring to the graph showing the CV characteristics, a downward-sloping curve (a relationship in which 1 / C 2 decreases as the voltage increases) is obtained during the second annealing period, and the formation position (p-type layer) of the alternate stacked structure 54 is obtained. It can be seen that the p-type conductivity at the formation position is maintained.

不純物濃度のデプスプロファイルを示すグラフを参照すると、第2アニール開始後15分(350℃で15分間のアニール実施時)のアクセプタ濃度Nは6.8×1017cm−3程度である。第2アニール開始後30分(350℃で合計30分間のアニール実施時)のアクセプタ濃度Nは8.3×1017cm−3程度に、更に、第2アニール開始後45分(350℃で合計45分間のアニール実施時)のアクセプタ濃度Nは1.1×1018cm−3程度に増加することが判る。また、第2アニール開始後60分(350℃で合計45分間のアニールと400℃で15分間のアニールを行った試料)のアクセプタ濃度Nは2.5×1018cm−3程度まで増加する。 Referring to the graph indicating the depth profile of the impurity concentration, acceptor concentration N a of 15 minutes after the start of the second annealing (during annealing practice of 350 ° C. for 15 minutes) is about 6.8 × 10 17 cm -3. The acceptor concentration N a is about 8.3 × 10 17 cm -3 of 30 minutes after the start of the second annealing (during annealing performed a total of 30 minutes at 350 ° C.), in addition, 45 minutes after the start of the second annealing (350 ° C. acceptor concentration N a of annealing time of execution) of a total of 45 minutes is seen to increase to about 1.1 × 10 18 cm -3. Further, the acceptor concentration N a of 60 minutes after the start of the second annealing (350 ° C. in a total of 45 minutes of annealing and 400 ° C. sample was annealed for 15 minutes at) increases to about 2.5 × 10 18 cm -3 .

図6Bは、第2アニール終了後の試料の交互積層構造54形成位置(p型層形成位置)における、Cuの絶対濃度[Cu]及びGaの絶対濃度[Ga]の、SIMSによるデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図3Cのそれに等しい。また測定に当たり、p型層上に電極を設置したため、表面近傍において正確な測定が行われていない点は、図5Cに示す第1アニール終了後の試料の場合と同様である。   FIG. 6B shows a SIMS depth profile of the Cu absolute concentration [Cu] and the Ga absolute concentration [Ga] at the formation position (p-type layer formation position) of the alternately laminated structure 54 of the sample after the second annealing is completed. It is a graph. The meaning of both axes of the graph is equal to that of FIG. 3C. Further, in the measurement, since an electrode was placed on the p-type layer, accurate measurement was not performed in the vicinity of the surface, as in the case of the sample after the first annealing shown in FIG. 5C.

交互積層構造54形成位置(p型層形成位置)におけるCu濃度[Cu]は1.6×1021cm−3、Ga濃度[Ga]は7.5×1020cm−3、測定が正確に行われていない表面近傍を除き、ともにp型層の厚さ方向の全体にわたり、ほぼ一定であることが判る。Cu及びGaの、p型層内における分布は均一である。[Cu]/[Ga]の値は約2.1である。 The Cu concentration [Cu] at the position where the alternately laminated structure 54 is formed (p-type layer formation position) is 1.6 × 10 21 cm −3 , the Ga concentration [Ga] is 7.5 × 10 20 cm −3 , and the measurement is accurate. It can be seen that both are substantially constant over the entire thickness of the p-type layer, except near the surface where it is not performed. The distribution of Cu and Ga in the p-type layer is uniform. The value of [Cu] / [Ga] is about 2.1.

図7は、サンプルの第1アニール後におけるアクセプタ濃度Nの時間変化を示すグラフである。グラフの横軸は、各々のアニール条件を示し、縦軸は、アクセプタ濃度Nを、単位「cm−3」で示す。 Figure 7 is a graph showing temporal changes in the acceptor concentration N a after the first annealing of the sample. The horizontal axis of the graph represents each of the annealing conditions and the vertical axis, the acceptor concentration N a, shown in the unit of "cm -3".

第2アニールにより、交互積層構造54形成位置(p型層形成位置)のアクセプタ濃度Nは増加する。具体的には、第2アニール開始前(第1アニール終了後)において、約6.0×1017cm−3であったアクセプタ濃度Nは、第2アニール終了後には、約2.5×1018cm−3に増加している。アクセプタ濃度Nの増加量は、1.9×1018cm−3程度であり、第2アニール終了後のアクセプタ濃度Nは、第2アニール開始前のそれの4.2倍程度である。また、実験においては、第2アニールを行う時間が長くなるにつれて、アクセプタ濃度Nが増加していることも判る。 The second annealing, the acceptor concentration N a of the alternate stacked structure 54 formation position (p-type layer formation position) is increased. Specifically, in the second annealing before starting (after the first annealing finished), the acceptor concentration N a of about 6.0 × 10 17 cm -3 is, after completion of the second anneal, about 2.5 × It has increased to 10 18 cm −3 . Increase in the acceptor concentration N a is about 1.9 × 10 18 cm -3, the acceptor concentration N a after completion of the second anneal is 4.2 times that of prior to the start second annealing. In the experiment, as the time to perform the second annealing is longer, it is seen also acceptor concentration N a is increased.

サンプルの交互積層構造(ZnO:Ga層)は、アズグロウンでn型であり(図3A参照)、第1アニールによりp型化する(図5A参照)ことが理解される。第1アニールを行うことで、交互積層構造内にCuとGaが好ましくは均一に拡散する。CuとGaの拡散に伴って、交互積層構造はCuとGaがコドープされたp型ZnO単結晶層となる(p型化する)と考えられる。すなわち第1アニールは、CuとGaを拡散させ、交互積層構造をp型化するアニールと言える。   It is understood that the sample alternately stacked structure (ZnO: Ga layer) is as-grown and n-type (see FIG. 3A) and is p-typed by the first annealing (see FIG. 5A). By performing the first annealing, Cu and Ga are preferably diffused uniformly in the alternately laminated structure. With the diffusion of Cu and Ga, the alternate laminated structure is considered to become a p-type ZnO single crystal layer co-doped with Cu and Ga (to be p-type). That is, the first annealing can be said to be an annealing in which Cu and Ga are diffused to make the alternate laminated structure p-type.

第2アニールにより、CuとGaがコドープされたp型ZnO単結晶層のアクセプタ濃度Nが増加する(図6A及び図7参照)ことが理解される。第1アニール終了後のCu、Gaコドープp型ZnO単結晶層には、ドナー源として作用するO空孔が存在する。第2アニールを行うことで、O空孔にOが補完され、O空孔が減少したと考えられる。 The second annealing, the acceptor concentration N a of the p-type ZnO single crystal layer Cu and Ga are co-doped is increased (see FIG. 6A and FIG. 7) It is understood. The Cu and Ga co-doped p-type ZnO single crystal layer after the first annealing has O vacancies that act as donor sources. By performing the second annealing, it is considered that O is supplemented to O vacancies and O vacancies are reduced.

第1種の実験においては、酸素ガスに水蒸気(HO)を含ませた雰囲気の中で第2アニールを実施した。HOは酸化剤として機能し、酸素ガスは主にキャリアとして機能する。酸素ガス以外のガスをキャリアガスとして用いることも可能であろう。キャリアガスに特段の制限はないが、Cu、Gaコドープp型ZnO単結晶層から脱離する酸素を減少させるという観点からは、酸素を用いることが好ましいであろう。酸化剤を含む雰囲気中で第2アニールを行うことにより、O空孔を補完し、アクセプタ濃度Nを増加させることができよう。 In the first type of experiment, the second annealing was performed in an atmosphere in which water vapor (H 2 O) was included in oxygen gas. H 2 O functions as an oxidizing agent, and oxygen gas mainly functions as a carrier. A gas other than oxygen gas could be used as the carrier gas. Although there is no special restriction | limiting in carrier gas, it will be preferable to use oxygen from a viewpoint of reducing the oxygen detach | desorbed from a Cu and Ga co-doped p-type ZnO single crystal layer. By performing the second annealing in an atmosphere containing an oxidizing agent, to complement the O vacancies, it could increase the acceptor concentration N a.

以上第1アニール雰囲気として酸素を、第2アニール雰囲気として水蒸気を含んだ雰囲気中でのアニール工程について述べてきたが、上記第1、第2アニールに用いられる雰囲気としては、酸化力の大小が第1酸化剤<第2酸化剤の関係を保つように選択すれば、上記以外、NO、NO、オゾン、メチルアルコール、エチルアルコール等を酸化剤として使用することが可能であろう。 The annealing process in the atmosphere containing oxygen as the first annealing atmosphere and water vapor as the second annealing atmosphere has been described above. The atmosphere used for the first and second annealings has a large oxidizing power. Other than the above, NO 2 , N 2 O, ozone, methyl alcohol, ethyl alcohol, etc. could be used as the oxidizing agent if the relationship is selected so as to maintain the relationship of 1 oxidizing agent <second oxidizing agent.

ZnO:Ga層成長工程とCu付着工程を交互に繰り返し形成した交互積層構造に第1種の2段階のアニール処理を施すことで、Cu及びGaが、層の厚さ方向の全体にわたってドープされ、アクセプタ濃度の高いCu、Gaコドープp型ZnO層(p型ZnO系半導体層)が得られることが判った。   By applying the first type two-stage annealing treatment to the alternately laminated structure in which the ZnO: Ga layer growth process and the Cu adhesion process are alternately repeated, Cu and Ga are doped over the entire thickness direction of the layer, It was found that a Cu, Ga co-doped p-type ZnO layer (p-type ZnO-based semiconductor layer) having a high acceptor concentration can be obtained.

Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層とCu層が交互に積層された構造に第1アニールを行い、p型導電性を示すCu、GaコドープMgZn1−xO(0≦x≦0.6)単結晶層を形成(p型化)した。Cu(IB族元素)とGa(IIIB族元素)を含む交互積層構造がアニールされることで、CuがVIB族元素であるOと1価(Cu)の状態で結合しやすくなり、アクセプタとして機能する1価のCuが2価のCu2+より生じやすくなる結果、交互積層構造がp型化すると考えられる。Cuにかえて、またはCuとともに、Cuと同様に複数の価数を形成しうるIB族元素であるAgを用いることができる。 Cu, Ga co-doped p-type conductivity is performed by first annealing a structure in which Ga-doped n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers and Cu layers are alternately stacked. A Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer was formed (p-type). By annealing the alternately laminated structure containing Cu (IB group element) and Ga (IIIB group element), Cu becomes easy to bond with O which is a VIB group element in a monovalent (Cu + ) state, and as an acceptor. It is considered that the function of monovalent Cu + is more likely to occur than divalent Cu 2+ , and as a result, the alternate stacked structure becomes p-type. Instead of Cu or together with Cu, Ag, which is a group IB element capable of forming a plurality of valences, can be used.

次に第2種の2段階アニールを行う第2種の実験について説明する。なお、第2種の実験におけるサンプルにはp型不純物としてAgを用いた。図2A、図2C,図2Dの断面図における、Cu層をAg層54bで置き換える。なお、p型不純物を第1種の実験ではCuとし、第2種の実験ではAgとしたことに、制限的な意味はない。p型不純物は、Cu、Agから適宜選択できる。Agをp型不純物として含むサンプルの形成工程を説明する。   Next, the second type of experiment in which the second type of two-step annealing is performed will be described. Note that Ag was used as a p-type impurity in the sample in the second type experiment. The Cu layer in the cross-sectional views of FIGS. 2A, 2C, and 2D is replaced with an Ag layer 54b. The p-type impurity is Cu in the first type experiment, and Ag in the second type experiment is not limited. The p-type impurity can be appropriately selected from Cu and Ag. A process for forming a sample containing Ag as a p-type impurity will be described.

ZnO基板51にサーマルクリーニングを施した後、基板51の温度を250℃まで下げ、成長温度250℃で、ZnフラックスFZn=0.15nm/s、O供給量2sccm、RF電力300Wで5分間、ZnO基板51上に厚さ30nmの低温成長ZnOバッファ層52を成長させた。成長後、950℃で30分間のアニールを行い、低温成長ZnOバッファ層52の結晶性及び表面平坦性が改善されることを期待した。基板温度を950℃で、ZnOバッファ層52上に、ZnフラックスFZnを0.15nm/s、RFパワー300W、O流量2.0sccmでOラジカルビームを15分間、供給し、厚さ100nmのアンドープZnO層53を成長させた。アンドープZnO層53はn型となる。 After performing the thermal cleaning on the ZnO substrate 51, the temperature of the substrate 51 is lowered to 250 ° C., the growth temperature is 250 ° C., the Zn flux F Zn = 0.15 nm / s, the O 2 supply amount is 2 sccm, and the RF power is 300 W for 5 minutes. A low-temperature grown ZnO buffer layer 52 having a thickness of 30 nm was grown on the ZnO substrate 51. After the growth, annealing was performed at 950 ° C. for 30 minutes, and it was expected that the crystallinity and surface flatness of the low temperature growth ZnO buffer layer 52 would be improved. The substrate temperature at 950 ° C., on the ZnO buffer layer 52, Zn flux F Zn to 0.15 nm / s, RF power 300 W, 15 minutes O radical beam with O 2 flow rate 2.0 sccm, was supplied, the thickness of 100nm An undoped ZnO layer 53 was grown. The undoped ZnO layer 53 is n-type.

アンドープZnO層53を成長した後、基板温度を250℃に降温した。基板温度250℃、ZnフラックスFZn=0.15nm/s(JZn=9.9x1014atoms/cms)、O供給量2sccm、RF電力300W(J=8.1×1014atoms/cms)、VI/IIフラックス比0.82、Agソース温度830℃、Gaソース温度550℃で、アンドープZnO層53上に、10秒間のZnO:Ga層成長と40秒間のAg層成長を交互に60セット行い、厚さ150nmの交互積層構造54を形成した。このように形成した第2種のサンプルに対し、第2種の2段階アニールを行った。第1アニールは、第1種の2段階アニールの第1アニール同様、例えば酸素雰囲気中の常圧アニールである。p型不純物を拡散できる温度で行う。第2アニールは減圧雰囲気下で、酸化力の強い酸素ラジカルを照射して行う。 After growing the undoped ZnO layer 53, the substrate temperature was lowered to 250 ° C. A substrate temperature of 250 ° C., Zn flux F Zn = 0.15nm / s (J Zn = 9.9x10 14 atoms / cm 2 s), O 2 supply amount 2 sccm, RF power 300W (J O = 8.1 × 10 14 atoms / Cm 2 s), VI / II flux ratio 0.82, Ag source temperature 830 ° C., Ga source temperature 550 ° C., 10 seconds ZnO: Ga layer growth and 40 seconds Ag layer growth on the undoped ZnO layer 53 Were alternately set to form an alternately laminated structure 54 having a thickness of 150 nm. The second type two-step annealing was performed on the second type sample thus formed. The first annealing is, for example, atmospheric pressure annealing in an oxygen atmosphere, like the first annealing of the first type two-stage annealing. The temperature is such that p-type impurities can be diffused. The second annealing is performed by irradiating oxygen radicals with strong oxidizing power in a reduced pressure atmosphere.

図8Aは、第2種の第1アニール工程を示すグラフである。図1Bに示すような常圧アニール装置30のチャンバ36内のステージ37上にp型不純物としてAgを含むサンプルを装荷し、常圧酸素ガス雰囲気下で、室温から450℃まで昇温し、10分間のアニールを行い、室温まで降温した。p型不純物Agが拡散し、p型を示した。その後、サンプルを常圧アニール装置30から取り出し、減圧ラジカルアニール装置40に装荷した。   FIG. 8A is a graph showing a second type of first annealing step. A sample containing Ag as a p-type impurity is loaded on a stage 37 in a chamber 36 of an atmospheric pressure annealing apparatus 30 as shown in FIG. 1B, and the temperature is raised from room temperature to 450 ° C. in an atmospheric pressure oxygen gas atmosphere. Annealing was performed for a minute, and the temperature was lowered to room temperature. The p-type impurity Ag diffused and showed p-type. Thereafter, the sample was taken out from the atmospheric pressure annealing apparatus 30 and loaded into the reduced pressure radical annealing apparatus 40.

図8Bは第2種の第2アニール工程を示すグラフである。10−1Pa以下、例えば10−2Pa程度の減圧酸素雰囲気で、室温から350℃まで昇温し、O流量2sccm、RF電力300W(J=8.1×1014atoms/cms)の条件下で酸素プラズマを発生させて、酸素ラジカルを基板78上に供給し、30分間、酸素ラジカルを照射した。その後プラズマを停止し、室温まで降温し、真空を解除して基板を取り出す。 FIG. 8B is a graph showing a second annealing process of the second type. In a reduced pressure oxygen atmosphere of 10 −1 Pa or less, for example, about 10 −2 Pa, the temperature is raised from room temperature to 350 ° C., an O 2 flow rate of 2 sccm, an RF power of 300 W (J 2 O = 8.1 × 10 14 atoms / cm 2 s ), Oxygen plasma was generated, oxygen radicals were supplied onto the substrate 78 and irradiated with oxygen radicals for 30 minutes. Thereafter, the plasma is stopped, the temperature is lowered to room temperature, the vacuum is released, and the substrate is taken out.

図9は、第2種の2段階アニールを行ったサンプルで測定された、アズグロウン、第1アニール後、第2アニール後のCV特性、空乏層幅から得られた不純物濃度のデプスプロファイルを示す。   FIG. 9 shows the depth profile of the impurity concentration obtained from the as-grown, the first annealing, the CV characteristics after the second annealing, and the depletion layer width measured in the sample subjected to the second type two-step annealing.

図9の上段のグラフの横軸は、電圧を単位「V」で表し、縦軸は、「1/C」を単位「cm/F」で表す。両軸ともリニアスケールを用いている。 The horizontal axis of the upper graph in FIG. 9 represents voltage in the unit “V”, and the vertical axis represents “1 / C 2 ” in the unit “cm 4 / F 2 ”. Both axes use a linear scale.

図9の下段のグラフの横軸は、電圧を単位「V」で表し、縦軸は、不純物濃度を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。 The horizontal axis of the lower graph in FIG. 9 represents the voltage in the unit “V”, and the vertical axis represents the impurity concentration in the unit “cm −3 ”. The horizontal axis uses a linear scale, and the vertical axis uses a logarithmic scale.

アズグロウンではCV特性が右上がりで、n型であることを示す。ドナー濃度は9.0x1020cm−3であった。第1アニール後、CV特性が右下がりとなり、p型に反転したことを示す。アクセプタ濃度は7.0 x 1017 cm−3となった。第2アニール後は、アクセプタ濃度が8.0 x 1018 cm−3まで上昇した。第2アニールにより、約1桁のアクセプタ濃度の増加が得られた。OラジカルがO空孔を補完し、ドナー濃度を減少させたことが寄与すると考えられる。 In as-grown, the CV characteristic rises to the right, indicating n-type. The donor concentration was 9.0 × 10 20 cm −3 . After the first annealing, the CV characteristic decreases to the right, indicating that it is inverted to p-type. The acceptor concentration was 7.0 × 10 17 cm −3 . After the second annealing, the acceptor concentration increased to 8.0 × 10 18 cm −3 . The second anneal resulted in an increase in acceptor concentration by about an order of magnitude. It is thought that the O radical supplemented the O vacancies and the donor concentration was reduced.

このように、第1種の2段階アニール、第2種の2段階アニールによって、アクセプタ濃度の高いp型ZnO系半導体層を製造できることが判明した。第1種の実験、第2種の実験を、第1実施例、第2実施例とすることができる。これらの実施例によって得られる高いアクセプタ濃度を有するp型ZnO系半導体層を用いて種々のZnO系半導体素子を製造することができる。   Thus, it has been found that a p-type ZnO-based semiconductor layer having a high acceptor concentration can be manufactured by the first-type two-step annealing and the second-type two-step annealing. The first type experiment and the second type experiment can be used as the first example and the second example. Various ZnO-based semiconductor elements can be manufactured using the p-type ZnO-based semiconductor layer having a high acceptor concentration obtained by these Examples.

以下、Cu、Gaコドープp型ZnO系半導体層を用い、ZnO系半導体発光素子を製造する例について説明する。なお、Cu,Gaコドープp型ZnO半導体層を、Ag,Gaコドープp型ZnO系半導体層に置換することができる。なお、p型不純物としてAgを用いる場合、Agと酸素を供給してAgO層を形成(AgO付着工程)してもよい。   Hereinafter, an example of manufacturing a ZnO-based semiconductor light-emitting element using a Cu, Ga co-doped p-type ZnO-based semiconductor layer will be described. The Cu, Ga co-doped p-type ZnO semiconductor layer can be replaced with an Ag, Ga co-doped p-type ZnO based semiconductor layer. When Ag is used as the p-type impurity, Ag and oxygen may be supplied to form an AgO layer (AgO deposition step).

図10A及び図10Bは、第1例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。なお、第1例においては半導体発光素子について説明するが、発光素子に限らず広く半導体素子について適用することができる。図10Aに示すように、第1例によるZnO系半導体発光素子の製造方法は、基板上方にn型ZnO系半導体層を形成する工程(ステップS101)と、ステップS101で形成されたn型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程(ステップS102)を含む。ステップS102のp型ZnO系半導体層形成工程は、図10Bに示すように、ステップS102a〜ステップS102eの5工程を含む。   10A and 10B are flowcharts illustrating an outline of a method for manufacturing a ZnO-based semiconductor light-emitting device according to the first example. In the first example, a semiconductor light emitting element will be described. However, the present invention is not limited to the light emitting element but can be widely applied to semiconductor elements. As shown in FIG. 10A, the manufacturing method of the ZnO-based semiconductor light emitting device according to the first example includes a step of forming an n-type ZnO-based semiconductor layer above the substrate (step S101) and an n-type ZnO-based formed in step S101. A step (step S102) of forming a p-type ZnO-based semiconductor layer above the semiconductor layer is included. As shown in FIG. 10B, the p-type ZnO-based semiconductor layer forming step of step S102 includes five steps of step S102a to step S102e.

p型ZnO系半導体層形成工程(ステップS102)においては、まずZn、O、必要に応じてMg、及びGaを供給して、Gaがドープされたn型MgZn1−xO(0≦x≦0.6)単結晶層を形成する(ステップS102a)。次に、ステップS102aで形成された、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層上にCuを供給する(ステップS102b)。ステップS102aとステップS102bを交互に繰り返して積層構造を形成する(ステップS102c)。そしてステップS102cで形成された積層構造に第1アニールを施して、CuとGaがコドープされたp型MgZn1−xO(0≦x≦0.6)層を形成する(ステップS102d)。更に、ステップS102dで形成されたCu、Gaコドープp型MgZn1−xO(0≦x≦0.6)層を、酸化剤を含む雰囲気中でアニール(第2アニール)し、Cu、Gaコドープp型MgZn1−xO(0≦x≦0.6)層のアクセプタ濃度を増加させる(ステップS102e)。 In the p-type ZnO-based semiconductor layer forming step (step S102), first, Zn, O, Mg and Ga are supplied as necessary, and Ga-doped n-type Mg x Zn 1-x O (0 ≦ 0). x ≦ 0.6) A single crystal layer is formed (step S102a). Next, Cu is supplied onto the Ga-doped n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer formed in step S102a (step S102b). Step S102a and step S102b are alternately repeated to form a stacked structure (step S102c). Then, first annealing is performed on the stacked structure formed in step S102c to form a p-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) layer co-doped with Cu and Ga (step S102d). . Further, the Cu, Ga co-doped p-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) layer formed in step S102d is annealed (second anneal) in an atmosphere containing an oxidizing agent, Cu, The acceptor concentration of the Ga co-doped p-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) layer is increased (step S102e).

図12は、Cu、Gaコドープp型MgZn1−xO(0<x≦0.6)単結晶層を形成するため、交互積層構造を作製する際のZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスの一例を示すタイムチャートである。図2Bに示すシャッタシーケンスと比べると、Mgシャッタが追加されている。Mgシャッタは、Oシャッタ、Gaシャッタと同期して、開閉制御される。その他の点は同様である。 FIG. 12 shows a Zn cell, an Mg cell, and an O cell in forming an alternate stacked structure in order to form a Cu, Ga co-doped p-type Mg x Zn 1-x O (0 <x ≦ 0.6) single crystal layer. 5 is a time chart illustrating an example of a shutter sequence of a Ga cell and a Cu cell. Compared to the shutter sequence shown in FIG. 2B, an Mg shutter is added. The Mg shutter is controlled to open and close in synchronization with the O shutter and the Ga shutter. The other points are the same.

図11A及び図11Bを参照し、ホモ構造のZnO系半導体発光素子を製造する第1例について説明する。   A first example of manufacturing a homo-structured ZnO-based semiconductor light-emitting device will be described with reference to FIGS. 11A and 11B.

図11Aは、第1例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。第1例においてはZnO基板1を用いたが、MgZnO基板、GaN基板、SiC基板、Ga基板等の導電性基板を使用してもよい。 FIG. 11A is a schematic cross-sectional view of a ZnO based semiconductor light emitting device manufactured by the manufacturing method according to the first example. Although the ZnO substrate 1 is used in the first example, a conductive substrate such as an MgZnO substrate, a GaN substrate, a SiC substrate, or a Ga 2 O 3 substrate may be used.

ZnO基板1上に、成長温度300℃で、ZnフラックスFZnを0.15nm/s(JZn=9.9×1014atoms/cms)とし、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)として、厚さ30nmのZnOバッファ層2を成長させる。ZnOバッファ層2の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行う。ZnOバッファ層2上に、成長温度900℃で、Zn、O及びGaを同時に供給し、厚さ150nmのn型ZnO層3を成長させる(図10AのステップS101)。例えば、ZnフラックスFZnは0.15nm/s(JZn=9.9×1014atoms/cms)、Oラジカルビーム照射条件はRFパワー250W、O流量1.0sccm(J=4.0×1014atoms/cms)、Gaのセル温度は460℃とする。n型ZnO層3のGa濃度は、例えば1.5×1018cm−3である。 On the ZnO substrate 1, the growth temperature is 300 ° C., the Zn flux F Zn is 0.15 nm / s (J Zn = 9.9 × 10 14 atoms / cm 2 s), and the O radical beam irradiation condition is RF power 300 W, A ZnO buffer layer 2 having a thickness of 30 nm is grown at an O 2 flow rate of 2.0 sccm (J O = 8.1 × 10 14 atoms / cm 2 s). In order to improve the crystallinity and surface flatness of the ZnO buffer layer 2, annealing is performed at 900 ° C. for 10 minutes. On the ZnO buffer layer 2, Zn, O and Ga are simultaneously supplied at a growth temperature of 900 ° C. to grow the n-type ZnO layer 3 having a thickness of 150 nm (step S101 in FIG. 10A). For example, Zn flux F Zn is 0.15 nm / s (J Zn = 9.9 × 10 14 atoms / cm 2 s), O radical beam irradiation conditions are RF power 250 W, O 2 flow rate 1.0 sccm (J O = 4 0.0 × 10 14 atoms / cm 2 s), and the cell temperature of Ga is 460 ° C. The Ga concentration of the n-type ZnO layer 3 is, for example, 1.5 × 10 18 cm −3 .

n型ZnO層3上に、成長温度900℃、ZnフラックスFZnを0.03nm/s(JZn=2.0×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)として、厚さ15nmのアンドープZnO活性層4を成長させる。続いて、アンドープZnO活性層4上に、Cu、Gaコドープp型ZnO層5を形成する(図10AのステップS102)。 On the n-type ZnO layer 3, the growth temperature is 900 ° C., the Zn flux F Zn is 0.03 nm / s (J Zn = 2.0 × 10 14 atoms / cm 2 s), the O radical beam irradiation conditions are RF power 300 W, The undoped ZnO active layer 4 having a thickness of 15 nm is grown at an O 2 flow rate of 2.0 sccm (J O = 8.1 × 10 14 atoms / cm 2 s). Subsequently, a Cu, Ga co-doped p-type ZnO layer 5 is formed on the undoped ZnO active layer 4 (step S102 in FIG. 10A).

まず、基板温度を250℃とし、Zn、O及びGaと、Cuとを異なるタイミングで供給し、交互積層構造を形成する。具体的には、Zn、O及びGaを供給してZnO:Ga層を成長させる工程と、ZnO:Ga層上にCuを供給する工程を交互に60回ずつ繰り返し、厚さ120nmの交互積層構造を形成する。例えば、1回当たりのZnO:Ga層成長期間は10秒、1回当たりのCu供給期間は50秒である。ZnO:Ga層成長工程でのZnフラックスFZnは0.13nm/s(JZn=8.6×1014atoms/cms)、Oラジカルビーム照射条件はRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)とし、Gaのセル温度TGaは600℃とする。VI/IIフラックス比は0.94である。また、Cu供給工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとする。 First, the substrate temperature is set to 250 ° C., and Zn, O, Ga, and Cu are supplied at different timings to form an alternately laminated structure. Specifically, the step of supplying Zn, O, and Ga to grow a ZnO: Ga layer and the step of supplying Cu on the ZnO: Ga layer are repeated 60 times alternately to form an alternating stacked structure with a thickness of 120 nm. Form. For example, the ZnO: Ga layer growth period per time is 10 seconds, and the Cu supply period per time is 50 seconds. Zn flux F Zn in the ZnO: Ga layer growth step is 0.13 nm / s (J Zn = 8.6 × 10 14 atoms / cm 2 s), O radical beam irradiation conditions are RF power 300 W, O 2 flow rate 2. 0 sccm (J 2 O = 8.1 × 10 14 atoms / cm 2 s), and the Ga cell temperature T Ga is 600 ° C. The VI / II flux ratio is 0.94. Further, the cell temperature T Cu of Cu in the Cu supplying step is set to 990 ° C., and the Cu flux F Cu is set to 0.004 nm / s.

図11Bは、交互積層構造5Aの概略的な断面図である。交互積層構造5Aは、ZnO:Ga層5aとCu層5bが交互に積層された積層構造を有する。ZnO:Ga層5aの厚さは2.0nm程度、Cu層5bの厚さは1原子層以下、たとえば約1/20原子層(ZnO:Ga層5a表面のCu被覆率が5%程度)である。交互積層構造5Aはn型導電性を示し、ドナー濃度Nは、たとえば1.0×1021cm−3である。 FIG. 11B is a schematic cross-sectional view of the alternately laminated structure 5A. The alternate laminated structure 5A has a laminated structure in which ZnO: Ga layers 5a and Cu layers 5b are alternately laminated. The thickness of the ZnO: Ga layer 5a is about 2.0 nm, the thickness of the Cu layer 5b is 1 atomic layer or less, for example, about 1/20 atomic layer (ZnO: Ga coverage on the surface of the Ga layer 5a is about 5%). is there. The alternate stacked structure 5A exhibits n-type conductivity, and the donor concentration Nd is, for example, 1.0 × 10 21 cm −3 .

交互積層構造5Aに第1種の2段階アニールを行うこととする。第1アニールを施して、交互積層構造5Aをp型化する。たとえば流量1L/minの酸素雰囲気中で570℃、10分間のアニールを実施することにより、CuとGaを拡散させ、n型導電性を示す交互積層構造5Aを、CuとGaがコドープされたp型ZnO単結晶層とする。第1アニール終了後のp型ZnO単結晶層のアクセプタ濃度Nは、たとえば6.0×1017cm−3である。 A first type of two-step annealing is performed on the alternate stacked structure 5A. First annealing is performed to make the alternate stacked structure 5A into p-type. For example, by performing annealing at 570 ° C. for 10 minutes in an oxygen atmosphere at a flow rate of 1 L / min, Cu and Ga are diffused, and an alternate stacked structure 5A exhibiting n-type conductivity is formed by co-doping Cu and Ga. Type ZnO single crystal layer. Acceptor concentration N a of the p-type ZnO single crystal layer after completion of the first annealing is, for example, 6.0 × 10 17 cm -3.

流量1L/minの酸素に水蒸気を含ませた雰囲気中、第2アニールを350℃で45分間と400℃で15分間実施し、O空孔を補完して、Cu、Gaコドープp型ZnO層5を形成する。   In an atmosphere in which water vapor is included in oxygen at a flow rate of 1 L / min, the second annealing is performed at 350 ° C. for 45 minutes and at 400 ° C. for 15 minutes to supplement the O vacancies, and the Cu, Ga co-doped p-type ZnO layer 5 Form.

その後、ZnO基板1の裏面にn側電極6nを形成する。Cu、Gaコドープp型ZnO層5上にはp側電極6pを形成し、p側電極6p上にボンディング電極7を形成する。n側電極6nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成することができる。p側電極6pは、サイズ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成し、ボンディング電極7は、サイズ100μm□で厚さ500nmのAu層で形成する。このようにして、第1例による方法でZnO系半導体発光素子が作製される。   Thereafter, the n-side electrode 6 n is formed on the back surface of the ZnO substrate 1. A p-side electrode 6p is formed on the Cu, Ga co-doped p-type ZnO layer 5, and a bonding electrode 7 is formed on the p-side electrode 6p. The n-side electrode 6n can be formed by stacking an Au layer having a thickness of 500 nm on a Ti layer having a thickness of 10 nm. The p-side electrode 6p is formed by laminating a 10 nm thick Au layer on a 1 nm thick Ni layer having a size of 300 μm □, and the bonding electrode 7 is formed by an Au layer having a size of 100 μm □ and a thickness of 500 nm. . In this manner, a ZnO-based semiconductor light emitting device is manufactured by the method according to the first example.

第1例による製造方法で製造されるZnO系半導体発光素子のCu、Gaコドープp型ZnO層5は、CuとGaがコドープされ、たとえば2.5×1018cm−3の高いアクセプタ濃度Nを有するp型ZnO系半導体単結晶層である。たとえばCu濃度[Cu]は1.6×1021cm−3、Ga濃度[Ga]は7.5×1020cm−3であり([Cu]/[Ga]は2.1)、ともに層の厚さ方向にほぼ一定である。 The Cu and Ga co-doped p-type ZnO layer 5 of the ZnO-based semiconductor light-emitting device manufactured by the manufacturing method according to the first example is co-doped with Cu and Ga, and has a high acceptor concentration N a , for example, 2.5 × 10 18 cm −3. A p-type ZnO-based semiconductor single crystal layer. For example, the Cu concentration [Cu] is 1.6 × 10 21 cm −3 and the Ga concentration [Ga] is 7.5 × 10 20 cm −3 ([Cu] / [Ga] is 2.1). It is almost constant in the thickness direction.

第1例による製造方法によれば、Cu及びGaが層の厚さ方向の全体にわたって均一にドープされ、アクセプタ濃度の高いCu、Gaコドープp型ZnO層5を備えるZnO系半導体発光素子を製造することができる。   According to the manufacturing method according to the first example, a ZnO-based semiconductor light-emitting element including Cu and Ga co-doped p-type ZnO layer 5 in which Cu and Ga are uniformly doped throughout the thickness direction of the layer and has a high acceptor concentration is manufactured. be able to.

次に、Cu、Gaコドープp型MgZn1−xO(0<x≦0.6)単結晶層を備える、ダブルへテロ構造のZnO系半導体発光素子を製造する第2例及び第3例について説明する。 Next, a second example and a third example of manufacturing a ZnO-based semiconductor light emitting device having a double hetero structure including a Cu, Ga co-doped p-type Mg x Zn 1-x O (0 <x ≦ 0.6) single crystal layer. An example will be described.

図13Aは、第2例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。   FIG. 13A is a schematic cross-sectional view of a ZnO-based semiconductor light-emitting element manufactured by the manufacturing method according to the second example.

ZnO基板11上にZn及びOを同時に供給し、たとえば厚さ30nmのZnOバッファ層12を成長させる。一例として、成長温度を300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。ZnOバッファ層12の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行う。 Zn and O are simultaneously supplied on the ZnO substrate 11 to grow, for example, a ZnO buffer layer 12 having a thickness of 30 nm. As an example, the growth temperature may be 300 ° C., the Zn flux F Zn may be 0.15 nm / s, the O radical beam irradiation conditions may be RF power 300 W, and the O 2 flow rate 2.0 sccm. In order to improve the crystallinity and surface flatness of the ZnO buffer layer 12, annealing is performed at 900 ° C. for 10 minutes.

ZnOバッファ層12上にZn、O及びGaを同時に供給し、たとえば成長温度900℃で、厚さ150nmのn型ZnO層13を成長させる。ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー250W、O流量1.0sccm、Gaのセル温度を460℃とする。n型ZnO層13のGa濃度は、たとえば1.5×1018cm−3となる。 Zn, O, and Ga are simultaneously supplied on the ZnO buffer layer 12 to grow an n-type ZnO layer 13 having a thickness of 150 nm, for example, at a growth temperature of 900 ° C. Zn flux F Zn is 0.15 nm / s, O radical beam irradiation conditions are RF power 250 W, O 2 flow rate 1.0 sccm, and Ga cell temperature is 460 ° C. The Ga concentration of the n-type ZnO layer 13 is, for example, 1.5 × 10 18 cm −3 .

n型ZnO層13上にZn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層14を成長させる。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層14のMg組成は、たとえば0.3である。 Zn, Mg and O are simultaneously supplied on the n-type ZnO layer 13 to grow, for example, an n-type MgZnO layer 14 having a thickness of 30 nm. The growth temperature can be 900 ° C., Zn flux F Zn can be 0.1 nm / s, Mg flux F Mg can be 0.025 nm / s, O radical beam irradiation conditions can be RF power 300 W, and O 2 flow rate 2.0 sccm. The Mg composition of the n-type MgZnO layer 14 is, for example, 0.3.

n型MgZnO層14上にZn及びOを同時に供給し、たとえば成長温度900℃で、厚さ10nmのZnO活性層15を成長させる。ZnフラックスFZnを0.1nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとする。 Zn and O are simultaneously supplied onto the n-type MgZnO layer 14 to grow a ZnO active layer 15 having a thickness of 10 nm at a growth temperature of 900 ° C., for example. Zn flux F Zn is 0.1 nm / s, O radical beam irradiation conditions are RF power 300 W, O 2 flow rate 2.0 sccm.

なお、図13Bに示すように、活性層15として、単層のZnO層ではなく、MgZnO障壁層15bとZnO井戸層15wが交互に積層された量子井戸構造を採用することができる。   As shown in FIG. 13B, the active layer 15 may employ a quantum well structure in which MgZnO barrier layers 15b and ZnO well layers 15w are alternately stacked instead of a single ZnO layer.

基板温度をたとえば250℃まで下げ、Gaドープn型MgZnO単結晶層成長工程とCu付着工程を交互に繰り返し、活性層15上に交互積層構造を形成する。交互積層構造形成に当たってのZnセル、Mgセル、Oセル、Gaセル、及びCuセルのシャッタシーケンスは、たとえば図12に示すそれと同様である。   The substrate temperature is lowered to, for example, 250 ° C., and the Ga-doped n-type MgZnO single crystal layer growth step and the Cu deposition step are alternately repeated to form an alternate stacked structure on the active layer 15. The shutter sequence of the Zn cell, Mg cell, O cell, Ga cell, and Cu cell in forming the alternate laminated structure is the same as that shown in FIG. 12, for example.

たとえば、1回当たりのGaドープMgZnO単結晶層成長工程での成長期間を10秒とし、1回当たりのCu付着工程におけるCu供給期間を50秒とする。GaドープMgZnO単結晶層成長工程でのZnフラックスFZnは0.13nm/s、MgフラックスFMgは0.04nm/s、Oラジカルビーム照射条件は、RFパワー300W、O流量2.0sccm、Gaのセル温度TGaは600℃である。VI/IIフラックス比は0.79となる。Cu供給工程でのCuのセル温度TCuは990℃とし、CuフラックスFCuを0.004nm/sとする。GaドープMgZnO単結晶層成長工程とCu付着工程を交互に60回ずつ繰り返し、厚さ120nmの交互積層構造を得る。 For example, the growth period in a single Ga-doped MgZnO single crystal layer growth step is 10 seconds, and the Cu supply period in a single Cu deposition step is 50 seconds. Zn flux F Zn in the Ga-doped MgZnO single crystal layer growth step is 0.13 nm / s, Mg flux F Mg is 0.04 nm / s, O radical beam irradiation conditions are RF power 300 W, O 2 flow rate 2.0 sccm, The cell temperature T Ga of Ga is 600 ° C. The VI / II flux ratio is 0.79. The Cu cell temperature T Cu in the Cu supplying step is 990 ° C., and the Cu flux F Cu is 0.004 nm / s. The Ga-doped MgZnO single crystal layer growth step and the Cu deposition step are alternately repeated 60 times to obtain an alternately laminated structure having a thickness of 120 nm.

図13Cは、交互積層構造16Aの概略的な断面図である。交互積層構造16Aは、GaドープMgZnO単結晶層16aとCu層16bが交互に積層された積層構造を有する。GaドープMgZnO単結晶層16aの厚さは2.0nm程度、Cu層16bの厚さは1原子層以下、たとえば約1/20原子層(GaドープMgZnO単結晶層16a表面のCu被覆率が5%程度)である。交互積層構造16Aはn型導電性を示し、ドナー濃度Nは、たとえば1.0×1020cm−3である。 FIG. 13C is a schematic cross-sectional view of the alternately laminated structure 16A. The alternate laminated structure 16A has a laminated structure in which Ga-doped MgZnO single crystal layers 16a and Cu layers 16b are alternately laminated. The thickness of the Ga-doped MgZnO single crystal layer 16a is about 2.0 nm, and the thickness of the Cu layer 16b is 1 atomic layer or less, for example, about 1/20 atomic layer (Cu coverage on the surface of the Ga-doped MgZnO single crystal layer 16a is 5 %). Alternating structure 16A exhibits n-type conductivity, and donor concentration Nd is, for example, 1.0 × 10 20 cm −3 .

次に、交互積層構造16Aに第1種の2段階アニールを行う。まず常圧酸素雰囲気中で第1アニールを施してp型化する。たとえば流量1L/minの酸素雰囲気中で570℃、10分間のアニールを実施することにより、CuとGaを拡散させ、n型導電性を示す交互積層構造16Aを、CuとGaがコドープされたp型MgZnO単結晶層とすることができる。第1アニール終了後のp型MgZnO単結晶層のアクセプタ濃度Nは、たとえば3.0×1017cm−3である。 Next, the first type two-step annealing is performed on the alternate stacked structure 16A. First, p-type is formed by first annealing in an atmospheric pressure oxygen atmosphere. For example, by performing annealing at 570 ° C. for 10 minutes in an oxygen atmosphere at a flow rate of 1 L / min, Cu and Ga are diffused to form an alternate stacked structure 16A exhibiting n-type conductivity. Type MgZnO single crystal layer. Acceptor concentration N a of the first annealing after completion p-type MgZnO single crystal layer is, for example, 3.0 × 10 17 cm -3.

更に、流量1L/minの酸素に水蒸気を含ませた雰囲気中で、第2アニールを350℃で45分間と400℃で15分間実施し、O空孔を補完して、活性層15上にCuとGaがコドープされたp型MgZnO層16を形成した。Cu、Gaコドープp型MgZnO層16のMg組成は、たとえば0.3である。   Further, the second annealing is performed at 350 ° C. for 45 minutes and at 400 ° C. for 15 minutes in an atmosphere in which water vapor is included in oxygen at a flow rate of 1 L / min to supplement O vacancies, and Cu is formed on the active layer 15. A p-type MgZnO layer 16 codoped with Ga and Ga was formed. The Mg composition of the Cu, Ga co-doped p-type MgZnO layer 16 is, for example, 0.3.

その後、ZnO基板11の裏面にn側電極17nを形成し、Cu、Gaコドープp型MgZnO層16上にp側電極17pを形成する。また、p側電極17p上にボンディング電極18を形成する。たとえばn側電極17nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極17pは、大きさ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成することができる。ボンディング電極18は、大きさ100μm□で厚さ500nmのAu層で形成する。このようにして、第2例による方法でZnO系半導体発光素子が作製される。   Thereafter, an n-side electrode 17 n is formed on the back surface of the ZnO substrate 11, and a p-side electrode 17 p is formed on the Cu, Ga co-doped p-type MgZnO layer 16. Further, the bonding electrode 18 is formed on the p-side electrode 17p. For example, the n-side electrode 17n is formed by laminating a 500-nm thick Au layer on a 10-nm-thick Ti layer, and the p-side electrode 17p has a thickness of 300 μm □ and a 1-nm-thick Ni layer. It can be formed by laminating a 10 nm Au layer. The bonding electrode 18 is formed of an Au layer having a size of 100 μm □ and a thickness of 500 nm. In this manner, a ZnO-based semiconductor light emitting device is manufactured by the method according to the second example.

第2例においてはZnO基板11を用いたが、MgZnO基板、GaN基板、SiC基板、Ga基板等の導電性基板を使用することが可能である。 In the second example, the ZnO substrate 11 is used, but a conductive substrate such as an MgZnO substrate, a GaN substrate, a SiC substrate, or a Ga 2 O 3 substrate can be used.

第2例によるZnO系半導体発光素子のCu、Gaコドープp型MgZnO層16は、CuとGaがコドープされ、たとえば1.0×1018cm−3の高いアクセプタ濃度Nを有するp型ZnO系半導体単結晶層である。たとえばCu濃度[Cu]は3.0×1020cm−3、Ga濃度[Ga]は1.59×1020cm−3であり([Cu]/[Ga]は1.89)、ともに層の厚さ方向にほぼ一定である。 Cu ZnO based semiconductor light emitting device according to the second example, Ga codoped p-type MgZnO layer 16, Cu and Ga are co-doped, p-type ZnO based with a high acceptor concentration N a of example 1.0 × 10 18 cm -3 It is a semiconductor single crystal layer. For example, Cu concentration [Cu] is 3.0 × 10 20 cm −3 , Ga concentration [Ga] is 1.59 × 10 20 cm −3 ([Cu] / [Ga] is 1.89), both layers It is almost constant in the thickness direction.

第2例による製造方法によれば、Cu及びGaが層の厚さ方向の全体にわたって均一にドープされ、アクセプタ濃度の高いCu、Gaコドープp型MgZnO層16を備えるZnO系半導体発光素子を製造することができる。   According to the manufacturing method according to the second example, a ZnO-based semiconductor light emitting device including Cu and Ga co-doped p-type MgZnO layer 16 in which Cu and Ga are uniformly doped throughout the thickness direction of the layer and has a high acceptor concentration is manufactured. be able to.

図14は、第3例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。第1及び第2例においては導電性基板上に結晶成長し、層形成を行った。第3例では絶縁性基板上に結晶成長する。   FIG. 14 is a schematic cross-sectional view of a ZnO-based semiconductor light-emitting device manufactured by the manufacturing method according to the third example. In the first and second examples, crystals were grown on a conductive substrate to form a layer. In the third example, crystals grow on an insulating substrate.

絶縁性基板であるc面サファイア基板21上にMg及びOを同時に供給し、たとえば厚さ10nmのMgOバッファ層22を成長させる。一例として、成長温度を650℃、MgフラックスFMgを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。MgOバッファ層22は、その上のZnO系半導体がZn面を表面として成長するように制御する極性制御層として機能する。 Mg and O are simultaneously supplied on the c-plane sapphire substrate 21 which is an insulating substrate, and an MgO buffer layer 22 having a thickness of, for example, 10 nm is grown. As an example, the growth temperature can be 650 ° C., the Mg flux F Mg can be 0.05 nm / s, the O radical beam irradiation conditions can be RF power 300 W, and the O 2 flow rate 2.0 sccm. The MgO buffer layer 22 functions as a polarity control layer for controlling the ZnO-based semiconductor thereon to grow with the Zn surface as the surface.

MgOバッファ層22上に、たとえば成長温度300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、Zn及びOを同時に供給し、厚さ30nmのZnOバッファ層23を成長させる。ZnOバッファ層23はZn面で成長する。ZnOバッファ層23の結晶性及び表面平坦性の改善のため、900℃で30分間のアニールを行う。 On the MgO buffer layer 22, for example, a growth temperature of 300 ° C., a Zn flux F Zn of 0.15 nm / s, an O radical beam irradiation condition of an RF power of 300 W, an O 2 flow rate of 2.0 sccm, and Zn and O are simultaneously supplied. A ZnO buffer layer 23 having a thickness of 30 nm is grown. The ZnO buffer layer 23 grows on the Zn plane. In order to improve the crystallinity and surface flatness of the ZnO buffer layer 23, annealing is performed at 900 ° C. for 30 minutes.

ZnOバッファ層23上にZn、O及びGaを同時に供給し、たとえば厚さ1.5μmのn型ZnO層24を成長させる。一例として成長温度を900℃、ZnフラックスFZnを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度を480℃とする。 Zn, O, and Ga are simultaneously supplied on the ZnO buffer layer 23 to grow, for example, an n-type ZnO layer 24 having a thickness of 1.5 μm. As an example, the growth temperature is 900 ° C., the Zn flux F Zn is 0.05 nm / s, the O radical beam irradiation condition is RF power 300 W, the O 2 flow rate 2.0 sccm, and the Ga cell temperature is 480 ° C.

n型ZnO層24上に、Zn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層25を成長させる。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層25のMg組成は、たとえば0.3である。 On the n-type ZnO layer 24, Zn, Mg and O are simultaneously supplied to grow, for example, an n-type MgZnO layer 25 having a thickness of 30 nm. The growth temperature can be 900 ° C., Zn flux F Zn can be 0.1 nm / s, Mg flux F Mg can be 0.025 nm / s, O radical beam irradiation conditions can be RF power 300 W, and O 2 flow rate 2.0 sccm. The Mg composition of the n-type MgZnO layer 25 is, for example, 0.3.

n型MgZnO層25上に、たとえば厚さ10nmのZnO活性層26を成長させる。成長条件は、第2例における活性層15の場合と等しくすることができる。単層のZnO層のかわりに、量子井戸構造を採用してもよい。   On the n-type MgZnO layer 25, for example, a ZnO active layer 26 having a thickness of 10 nm is grown. The growth conditions can be made equal to the case of the active layer 15 in the second example. Instead of the single ZnO layer, a quantum well structure may be adopted.

活性層26上にCu、Gaコドープp型MgZnO層27を形成する。第2例と同様にして、Cu、GaコドープMgZnO層27を形成し、第1種の2段階アニールを行ってp型化する。その他の点は、第2例と同様である。   A Cu, Ga co-doped p-type MgZnO layer 27 is formed on the active layer 26. Similarly to the second example, a Cu, Ga co-doped MgZnO layer 27 is formed, and the first type two-step annealing is performed to obtain a p-type. Other points are the same as in the second example.

第3例のc面サファイア基板21は絶縁性基板であるため、基板21裏面側にn側電極を取ることができない。そこでCu、Gaコドープp型MgZnO層27の上面から、n型ZnO層24が露出するまでエッチングを行い、露出したn型ZnO層24上にn側電極28nを形成する。また、Cu、Gaコドープp型MgZnO層27上にp側電極28pを形成し、p側電極28p上にボンディング電極29を形成する。   Since the c-plane sapphire substrate 21 of the third example is an insulating substrate, an n-side electrode cannot be formed on the back side of the substrate 21. Therefore, etching is performed from the upper surface of the Cu, Ga co-doped p-type MgZnO layer 27 until the n-type ZnO layer 24 is exposed, and an n-side electrode 28n is formed on the exposed n-type ZnO layer 24. Further, a p-side electrode 28p is formed on the Cu, Ga co-doped p-type MgZnO layer 27, and a bonding electrode 29 is formed on the p-side electrode 28p.

n側電極28nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極28pは、厚さ0.5nmのNi層上に厚さ10nmのAu層を積層して形成することができる。ボンディング電極29は、厚さ500nmのAu層で形成する。このようにして、第3例による方法でZnO系半導体発光素子が作製される。   The n-side electrode 28n is formed by stacking a 500 nm thick Au layer on a 10 nm thick Ti layer, and the p side electrode 28p is formed by a 10 nm thick Au layer on a 0.5 nm thick Ni layer. It can be formed by stacking. The bonding electrode 29 is formed of an Au layer having a thickness of 500 nm. In this manner, a ZnO-based semiconductor light emitting device is manufactured by the method according to the third example.

第3例によるZnO系半導体発光素子のCu、Gaコドープp型MgZnO層27は、第2例のCu、Gaコドープp型MgZnO層16と同様の性質を有するp型ZnO系半導体単結晶層である。   The Cu and Ga co-doped p-type MgZnO layer 27 of the ZnO-based semiconductor light emitting device according to the third example is a p-type ZnO-based semiconductor single crystal layer having the same properties as the Cu and Ga co-doped p-type MgZnO layer 16 of the second example. .

以上説明した例においては、p型ZnO系半導体層をGaとCuとをコドープしたZnO系半導体層で形成し、第1種の2段階アニールを行った。実験結果から明らかなように、水蒸気を含んだ常圧雰囲気中の第2アニールに代え、減圧雰囲気中で酸素ラジカルを照射する第2種の第2アニールを行う第2種の2段階アニールを行うこともできる。また、p型不純物として、Cuの代わりにAgを用いることもできる。これらの組み合わせにより1)p型不純物:Cu,第1種の2段階アニール、2)p型不純物:Ag,第1種の2段階アニール、3)p型不純物:Cu,第2種の2段階アニール、4)p型不純物:Ag,第2種の2段階アニール、の4通りのp型ZnO系層の製造方法が提供される。   In the example described above, the p-type ZnO-based semiconductor layer is formed of a ZnO-based semiconductor layer co-doped with Ga and Cu, and the first type two-step annealing is performed. As is apparent from the experimental results, a second type of two-step annealing is performed in which a second type of second annealing in which oxygen radicals are irradiated in a reduced pressure atmosphere is performed instead of the second annealing in a normal pressure atmosphere containing water vapor. You can also. Also, Ag can be used as a p-type impurity instead of Cu. By these combinations, 1) p-type impurity: Cu, first type two-step annealing, 2) p-type impurity: Ag, first type two-step annealing, 3) p-type impurity: Cu, second step, second type There are provided four methods for producing p-type ZnO-based layers: annealing, 4) p-type impurities: Ag, and second-stage two-stage annealing.

Agを用いる場合はAgO層を付着させてもよい。p型不純物の元素に応じて、第1アニールの温度を調整することが好ましい。n型不純物としてGaを用いたが、B,Al、Ga、Inからなる群より選択された1以上の元素を用いることができる。その他種々の変更、置換、組み合わせなどが可能であろう。   In the case of using Ag, an AgO layer may be attached. It is preferable to adjust the temperature of the first annealing according to the element of the p-type impurity. Although Ga is used as the n-type impurity, one or more elements selected from the group consisting of B, Al, Ga, and In can be used. Various other changes, substitutions, combinations, etc. may be possible.

例えば、実験及び例においては、MBE装置の酸素源としてOラジカルを用いたが、オゾンやHO、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。 For example, in the experiments and examples, O radicals were used as the oxygen source of the MBE apparatus, but other gases having strong oxidizing power, such as ozone, H 2 O, and polar oxidizers such as alcohol, can be used.

Gaに限らず、Gaと同じくIIIB族元素であるB、Al及びInを使用することができる。使用されるIIIB族元素は、B、Ga、Al及びInからなる群より選択される一以上のIIIB族元素であればよい。   In addition to Ga, B, Al, and In, which are Group IIIB elements as well as Ga, can be used. The group IIIB element used may be one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In.

更に、本願発明者らは、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層とCu層が交互に積層された構造だけでなく、Cu(IB族元素)とGa(IIIB族元素)を含む種々のn型ZnO系半導体単結晶構造を形成し、これに第1アニールを施すことによって、Cu(IB族元素)とGa(IIIB族元素)がコドープされたp型ZnO系半導体層を形成する方法、及び、該p型ZnO系半導体層を用いてZnO系半導体素子を製造する方法に関し、複数の提案を行っている。これらの提案に係るp型ZnO系半導体層についても、第2アニールを行うことにより、アクセプタ濃度Nを増加させることができる。 Furthermore, the inventors of the present application not only have a structure in which Ga-doped n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers and Cu layers are alternately stacked, but also Cu (Group IB elements). ) And Ga (IIIB group element) are formed, and various n-type ZnO-based semiconductor single crystal structures are formed and subjected to first annealing, whereby Cu (IB group element) and Ga (IIIB group element) are codoped. A plurality of proposals have been made regarding a method of forming a p-type ZnO-based semiconductor layer and a method of manufacturing a ZnO-based semiconductor element using the p-type ZnO-based semiconductor layer. For even p-type ZnO based semiconductor layer according to these proposals, by performing the second annealing, it is possible to increase the acceptor concentration N a.

図15A〜図15Dは、第1アニール及び第2アニールを行うことで、高いアクセプタ濃度Nを有するp型ZnO系半導体単結晶層を形成可能なn型ZnO系半導体単結晶構造の例を示す概略的な断面図である。図15Aは、Cuドープn型MgZn1−xO(0≦x≦0.6)単結晶層61aとGa層61bが交互に積層された交互積層構造61Aを示す(たとえば特願2013−036824号参照)。 15A to 15D show examples of an n-type ZnO-based semiconductor single crystal structure capable of forming a p-type ZnO-based semiconductor single crystal layer having a high acceptor concentration Na by performing the first annealing and the second annealing. It is a schematic sectional drawing. FIG. 15A shows an alternate stacked structure 61A in which Cu-doped n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers 61a and Ga layers 61b are alternately stacked (for example, Japanese Patent Application No. 2013-2013). No. 036824).

交互積層構造61Aは、たとえば(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)Cuまたは/及びAgであるIB族元素を供給して、IB族元素がドープされたMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、MgZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給する工程を交互に繰り返して形成することが可能である。 For example, (i) Zn, (ii) O, (iii) supply an IB group element that is Mg, (iv) Cu, and / or Ag as needed, and the alternate stacked structure 61A is doped with the IB group element. Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer, and Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer, The step of supplying one or more group IIIB elements selected from the group consisting of Ga, Al, and In can be alternately repeated.

図15Bは、n型MgZn1−xO(0≦x≦0.6)単結晶層62a、Cu層62b、n型MgZn1−xO(0≦x≦0.6)単結晶層62a、Ga層62cがこの順に交互に積層された交互積層構造62Aを示す(たとえば特願2013−085380号参照)。交互積層構造62Aは、たとえば第1のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第1のMgZn1−xO(0≦x≦0.6)単結晶層上に、Cuまたは/及びAgであるIB族元素を含むIB族元素層を形成する工程と、IB族元素層上に、第2のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第2のMgZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を含むIIIB族元素層を形成する工程を繰り返して形成することが可能である。 FIG. 15B shows an n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer 62a, a Cu layer 62b, and an n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single. An alternating stacked structure 62A in which crystal layers 62a and Ga layers 62c are alternately stacked in this order is shown (for example, see Japanese Patent Application No. 2013-085380). The alternate stacked structure 62A includes, for example, a step of forming a first Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer and a first Mg x Zn 1-x O (0 ≦ x ≦ 0.6) forming a group IB element layer containing a group IB element of Cu or / and Ag on the single crystal layer; and forming a second Mg x Zn 1-x O ( 0 ≦ x ≦ 0.6) a step of forming a single crystal layer, and B, Ga, Al, and In on the second Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer The step of forming a group IIIB element layer containing one or more group IIIB elements selected from the group consisting of can be formed repeatedly.

図15Cは、n型MgZn1−xO(0≦x≦0.6)単結晶層63aとCu、Ga層63bが交互に積層された交互積層構造63Aを示す(たとえば特願2013−085381号参照)。交互積層構造63Aは、たとえばMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、MgZn1−xO(0≦x≦0.6)単結晶層上に、Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを供給する工程を交互に繰り返して形成することが可能である。 FIG. 15C shows an alternate stacked structure 63A in which n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers 63a and Cu and Ga layers 63b are alternately stacked (for example, Japanese Patent Application No. 2013-2013). No. 085381). The alternate stacked structure 63A includes, for example, a step of forming a Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer and a Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal. A step of supplying a group IB element of Cu or / and Ag and one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In on the layer is alternately repeated. Is possible.

図15Dは、Cuドープn型MgZn1−xO(0≦x≦0.6)単結晶層64aとGaドープn型MgZn1−xO(0≦x≦0.6)単結晶層64bが交互に積層された交互積層構造64Aを示す(たとえば特願2013−138550号参照)。交互積層構造64Aは、たとえばCuまたは/及びAgであるIB族元素がドープされた第1のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、第1のMgZn1−xO(0≦x≦0.6)単結晶層上に、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素がドープされた第2のMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程を交互に繰り返して形成することが可能である。 15D shows a Cu-doped n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer 64a and a Ga-doped n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single unit. An alternate laminated structure 64A in which crystal layers 64b are alternately laminated is shown (for example, see Japanese Patent Application No. 2013-138550). The alternate stacked structure 64A includes a step of forming a first Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer doped with a group IB element such as Cu or / and Ag, 1 Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer doped with one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In 2 Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers can be formed alternately and repeatedly.

これらの構造に対しても第1種の2段階アニール又は第2種の2段階アニールを行うことにより、高いアクセプタ濃度Nを有するCu(IB族元素)、Ga(IIIB族元素)コドープp型MgZn1−xO(0≦x≦0.6)単結晶層を形成することができる。その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 By performing the first-type two-stage annealing or the second-type two-stage annealing for these structures as well, Cu (IB element) and Ga (IIIB element) co-doped p-type having a high acceptor concentration Na. A Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer can be formed. It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like can be made.

例による製造方法で製造されるp型ZnO系半導体層は、たとえば短波長(紫外〜青色波長領域)の光を発光する発光ダイオード(LED)やレーザダイオード(LD)に利用でき、また、これらの応用製品(各種インジケータ、LEDディスプレイ、CV/DVD用光源等)に利用可能である。更に、白色LEDやその応用製品(照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等)に利用できる。また、紫外センサに利用可能である。   The p-type ZnO-based semiconductor layer manufactured by the manufacturing method according to the example can be used for, for example, a light emitting diode (LED) or a laser diode (LD) that emits light of a short wavelength (ultraviolet to blue wavelength region). It can be used for application products (various indicators, LED displays, CV / DVD light sources, etc.). Furthermore, it can be used for white LEDs and their application products (lighting fixtures, various indicators, displays, backlights for various displays, etc.). Moreover, it can utilize for an ultraviolet sensor.

1、11、51 ZnO基板、 2、12、52 ZnOバッファ層、
3、13、53 n型ZnO層 4 アンドープZnO活性層、
5 Cu、Gaコドープp型ZnO層、 5A 交互積層構造
5a ZnO:Ga層、 5b Cu層、
6n n側電極、 6p p側電極、
7 ボンディング電極、 14 n型MgZnO層、
15 活性層 15b MgZnO障壁層、
15w ZnO井戸層、 16 Cu、Gaコドープp型MgZnO層、
16A 交互積層構造 16a GaドープMgZnO単結晶層、
16b Cu層、 17n n側電極、
17p p側電極 18 ボンディング電極、
21 c面サファイア基板、 22 MgOバッファ層、
23 ZnOバッファ層、 24 n型ZnO層、
25 n型MgZnO層、 26 活性層、
27 Cu、Gaコドープp型MgZnO層、28n n側電極、
28p p側電極、 54 交互積層構造、
54a ZnO:Ga層、 54b Cu層、
61A〜64A 交互積層構造、 71 真空チャンバ、
72〜76 ソースガン、 77 ステージ、
78 基板、 79 膜厚計、
80 RHEED用ガン、 81 スクリーン。
1, 11, 51 ZnO substrate, 2, 12, 52 ZnO buffer layer,
3, 13, 53 n-type ZnO layer 4 undoped ZnO active layer,
5 Cu, Ga co-doped p-type ZnO layer, 5A Alternating structure 5a ZnO: Ga layer, 5b Cu layer,
6n n-side electrode, 6pp p-side electrode,
7 Bonding electrode, 14 n-type MgZnO layer,
15 active layer 15b MgZnO barrier layer,
15w ZnO well layer, 16Cu, Ga co-doped p-type MgZnO layer,
16A alternating laminated structure 16a Ga-doped MgZnO single crystal layer,
16b Cu layer, 17n n-side electrode,
17 p p side electrode 18 bonding electrode,
21 c-plane sapphire substrate, 22 MgO buffer layer,
23 ZnO buffer layer, 24 n-type ZnO layer,
25 n-type MgZnO layer, 26 active layer,
27 Cu, Ga co-doped p-type MgZnO layer, 28nn side electrode,
28p p-side electrode, 54 alternating laminated structure,
54a ZnO: Ga layer, 54b Cu layer,
61A-64A alternating laminated structure, 71 vacuum chamber,
72-76 source gun, 77 stages,
78 substrate, 79 film thickness meter,
80 RHEED gun, 81 screen.

Claims (12)

(a)Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、
(b)前記n型ZnO系半導体単結晶構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記IB族元素と前記IIIB族元素がコドープされたp型ZnO系半導体層を形成する工程と、
(c)前記p型ZnO系半導体層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施して、前記p型ZnO系半導体層のアクセプタ濃度を増加させる工程と
を有するp型ZnO系半導体層の製造方法。
(A) Forming an n-type ZnO-based semiconductor single crystal structure containing a group IB element that is Cu or / and Ag and one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In Process,
(B) The n-type ZnO-based semiconductor single crystal structure is subjected to a first annealing in an atmospheric pressure first oxidant atmosphere to form a p-type ZnO-based semiconductor layer in which the IB group element and the IIIB group element are co-doped. And a process of
(C) Second annealing is performed on the p-type ZnO-based semiconductor layer in a second oxidizing agent atmosphere having higher oxidizing power than the normal-pressure first oxidizing agent atmosphere, and the acceptor concentration of the p-type ZnO-based semiconductor layer is increased. And a method for manufacturing a p-type ZnO-based semiconductor layer.
前記第2アニールを、前記第1アニールよりも低い温度で行う請求項1に記載のp型ZnO系半導体層の製造方法。   The method for manufacturing a p-type ZnO-based semiconductor layer according to claim 1, wherein the second annealing is performed at a temperature lower than that of the first annealing. 前記常圧第1酸化剤雰囲気が、酸素雰囲気である請求項1又は2に記載のp型ZnO系半導体層の製造方法。   The method for producing a p-type ZnO-based semiconductor layer according to claim 1, wherein the normal-pressure first oxidant atmosphere is an oxygen atmosphere. 前記第2酸化剤雰囲気が水蒸気を含む常圧雰囲気である請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。   The method for producing a p-type ZnO-based semiconductor layer according to claim 1, wherein the second oxidant atmosphere is a normal pressure atmosphere containing water vapor. 前記第2酸化剤雰囲気が酸素ラジカルを含む減圧雰囲気である請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。   The method for producing a p-type ZnO-based semiconductor layer according to claim 1, wherein the second oxidant atmosphere is a reduced pressure atmosphere containing oxygen radicals. 前記第2酸化剤雰囲気の圧力が10−1Pa以下である請求項5に記載の請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。 The method for producing a p-type ZnO-based semiconductor layer according to any one of claims 1 to 3, wherein the pressure in the second oxidant atmosphere is 10 -1 Pa or less. 前記工程(a)が、
(a1)(i)Zn、(ii)O、(iii)必要に応じてMg、(iv)B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素を供給して、前記IIIB族元素がドープされたMgZn1−xO(0≦x≦0.6)単結晶層を形成する工程と、
(a2)前記MgZn1−xO(0≦x≦0.6)単結晶層上にCuまたは/及びAgであるIB族元素を供給する工程と、
(a3)前記工程(a1)と前記工程(a2)を交互に繰り返して積層構造を形成する工程と
を含む請求項1〜6のいずれか1項に記載のp型ZnO系半導体層の製造方法。
The step (a)
(A1) (i) Zn, (ii) O, (iii) Supply one or more group IIIB elements selected from the group consisting of Mg, (iv) B, Ga, Al, and In as necessary. Forming a Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer doped with the IIIB group element;
(A2) supplying a group IB element of Cu or / and Ag on the Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer;
(A3) The method for producing a p-type ZnO-based semiconductor layer according to any one of claims 1 to 6, comprising a step of alternately repeating the step (a1) and the step (a2) to form a laminated structure. .
基板上方に、n型ZnO系半導体層を形成する工程と、
前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程と
を有し、
前記p型ZnO系半導体層を形成する工程は、
(a)Cuまたは/及びAgであるIB族元素と、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含むn型ZnO系半導体単結晶構造を形成する工程と、
(b)前記n型ZnO系半導体単結晶構造に常圧第1酸化剤雰囲気中の第1アニールを施して、前記IB族元素と前記IIIB族元素がコドープされたp型ZnO系半導体層を形成する工程と、
(c)前記p型ZnO系半導体層に、前記常圧第1酸化剤雰囲気より酸化力の高い第2酸化剤雰囲気中で第2アニールを施して、前記p型ZnO系半導体層のアクセプタ濃度を増加させる工程と
を備えるZnO系半導体素子の製造方法。
Forming an n-type ZnO-based semiconductor layer above the substrate;
Forming a p-type ZnO-based semiconductor layer above the n-type ZnO-based semiconductor layer,
The step of forming the p-type ZnO-based semiconductor layer includes:
(A) Forming an n-type ZnO-based semiconductor single crystal structure containing a group IB element that is Cu or / and Ag and one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In Process,
(B) The n-type ZnO-based semiconductor single crystal structure is subjected to a first annealing in an atmospheric pressure first oxidant atmosphere to form a p-type ZnO-based semiconductor layer in which the IB group element and the IIIB group element are co-doped. And a process of
(C) Second annealing is performed on the p-type ZnO-based semiconductor layer in a second oxidizing agent atmosphere having higher oxidizing power than the normal-pressure first oxidizing agent atmosphere, and the acceptor concentration of the p-type ZnO-based semiconductor layer is increased. And a method of manufacturing a ZnO-based semiconductor element.
前記第2アニールを、前記第1アニールよりも低い温度で行う請求項8に記載のZnO系半導体素子の製造方法。   The method for manufacturing a ZnO-based semiconductor element according to claim 8, wherein the second annealing is performed at a temperature lower than that of the first annealing. 前記常圧第1酸化剤雰囲気が、酸素雰囲気である請求項8又は9に記載のZnO系半導体素子の製造方法。   The method for manufacturing a ZnO-based semiconductor element according to claim 8 or 9, wherein the atmospheric pressure first oxidant atmosphere is an oxygen atmosphere. 前記第2酸化剤雰囲気が水蒸気を含む常圧雰囲気である請求項8〜10のいずれか1項に記載のZnO系半導体素子の製造方法。   The method for manufacturing a ZnO-based semiconductor element according to any one of claims 8 to 10, wherein the second oxidant atmosphere is a normal pressure atmosphere containing water vapor. 前記第2酸化剤雰囲気が酸素ラジカルを含む減圧雰囲気である請求項8〜10のいずれか1項に記載のZnO系半導体素子の製造方法。   The method for manufacturing a ZnO-based semiconductor element according to claim 8, wherein the second oxidant atmosphere is a reduced pressure atmosphere containing oxygen radicals.
JP2014156191A 2013-08-02 2014-07-31 Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element Active JP6387264B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014156191A JP6387264B2 (en) 2013-08-02 2014-07-31 Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013160956 2013-08-02
JP2013160956 2013-08-02
JP2014156191A JP6387264B2 (en) 2013-08-02 2014-07-31 Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element

Publications (2)

Publication Number Publication Date
JP2015046593A true JP2015046593A (en) 2015-03-12
JP6387264B2 JP6387264B2 (en) 2018-09-05

Family

ID=52671847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014156191A Active JP6387264B2 (en) 2013-08-02 2014-07-31 Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element

Country Status (1)

Country Link
JP (1) JP6387264B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178171A (en) * 2015-03-19 2016-10-06 スタンレー電気株式会社 ZnO-BASED SEMICONDUCTOR STRUCTURE MANUFACTURING METHOD
JP2017028077A (en) * 2015-07-22 2017-02-02 スタンレー電気株式会社 ZnO SEMICONDUCTOR STRUCTURE MANUFACTURING METHOD

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296796A (en) * 2003-03-27 2004-10-21 Shin Etsu Handotai Co Ltd Light emitting device and its manufacturing method
JP2006156995A (en) * 2004-11-04 2006-06-15 Tokyo Electron Ltd Insulation film forming method and computer recording media
JP2008031035A (en) * 2006-07-06 2008-02-14 National Institute Of Advanced Industrial & Technology p-TYPE ZINC OXIDE THIN FILM AND METHOD FOR FORMING THE SAME
JP2009256142A (en) * 2008-04-17 2009-11-05 Kyushu Institute Of Technology p-TYPE SINGLE CRYSTAL ZnO
JP2010070398A (en) * 2008-09-16 2010-04-02 Stanley Electric Co Ltd Method for growing zinc oxide single crystal layer
JP2012059874A (en) * 2010-09-08 2012-03-22 Stanley Electric Co Ltd MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR LAYER AND MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296796A (en) * 2003-03-27 2004-10-21 Shin Etsu Handotai Co Ltd Light emitting device and its manufacturing method
JP2006156995A (en) * 2004-11-04 2006-06-15 Tokyo Electron Ltd Insulation film forming method and computer recording media
JP2008031035A (en) * 2006-07-06 2008-02-14 National Institute Of Advanced Industrial & Technology p-TYPE ZINC OXIDE THIN FILM AND METHOD FOR FORMING THE SAME
JP2009256142A (en) * 2008-04-17 2009-11-05 Kyushu Institute Of Technology p-TYPE SINGLE CRYSTAL ZnO
JP2010070398A (en) * 2008-09-16 2010-04-02 Stanley Electric Co Ltd Method for growing zinc oxide single crystal layer
JP2012059874A (en) * 2010-09-08 2012-03-22 Stanley Electric Co Ltd MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR LAYER AND MANUFACTURING METHOD OF ZnO-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SHET ET AL.: "Carrier concentration tuning of bandgap-reduced p-type ZnO films by codoping of Cu and Ga for improv", JOURNAL OF APPLIED PHYSICS, vol. 103, JPN7017001107, April 2008 (2008-04-01), US, pages 073504, ISSN: 0003843326 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178171A (en) * 2015-03-19 2016-10-06 スタンレー電気株式会社 ZnO-BASED SEMICONDUCTOR STRUCTURE MANUFACTURING METHOD
JP2017028077A (en) * 2015-07-22 2017-02-02 スタンレー電気株式会社 ZnO SEMICONDUCTOR STRUCTURE MANUFACTURING METHOD

Also Published As

Publication number Publication date
JP6387264B2 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
US9064791B2 (en) Method for producing p-type ZnO based compound semiconductor layer, method for producing ZnO based compound semiconductor element, and an n-type ZnO based compound semiconductor laminate structure
JP6100590B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP2013211513A (en) ZnO-BASED SEMICONDUCTOR LAYER, METHOD FOR MANUFACTURING THE SAME, AND METHOD FOR MANUFACTURING ZnO-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT
JP6387264B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6017243B2 (en) ZnO-based semiconductor device and method for manufacturing ZnO-based semiconductor device
JP6116989B2 (en) Cu-doped p-type ZnO-based semiconductor crystal layer and manufacturing method thereof
JP6100591B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP6219089B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6155118B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP5912968B2 (en) Manufacturing method of p-type ZnO-based semiconductor film and manufacturing method of ZnO-based semiconductor element
JP6092657B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP6231841B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6619653B2 (en) Manufacturing method of ZnO-based semiconductor structure
JP6092648B2 (en) P-type ZnO-based semiconductor single crystal layer and ZnO-based semiconductor element
JP5952120B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6334929B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP2014027134A (en) p-TYPE ZnO-BASED SEMICONDUCTOR SINGLE CRYSTAL LAYER, AND ZnO-BASED SEMICONDUCTOR ELEMENT
JP6419472B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6470061B2 (en) Manufacturing method of p-type ZnO-based semiconductor structure and manufacturing method of ZnO-based semiconductor element
JP2015115566A (en) p-TYPE ZnO-BASED SEMICONDUCTOR LAYER, ZnO-BASED SEMICONDUCTOR ELEMENT, p-TYPE ZnO-BASED SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP6267973B2 (en) Method for producing Ag-doped p-type ZnO-based semiconductor crystal layer
JP2014027135A (en) p-TYPE ZnO-BASED SEMICONDUCTOR SINGLE CRYSTAL LAYER, AND ZnO-BASED SEMICONDUCTOR ELEMENT
JP6516258B2 (en) Method of manufacturing ZnO based semiconductor structure
JP2016033934A (en) P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP2016033935A (en) P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180813

R150 Certificate of patent or registration of utility model

Ref document number: 6387264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250