JP2016033935A - P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD - Google Patents

P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD Download PDF

Info

Publication number
JP2016033935A
JP2016033935A JP2014155670A JP2014155670A JP2016033935A JP 2016033935 A JP2016033935 A JP 2016033935A JP 2014155670 A JP2014155670 A JP 2014155670A JP 2014155670 A JP2014155670 A JP 2014155670A JP 2016033935 A JP2016033935 A JP 2016033935A
Authority
JP
Japan
Prior art keywords
zno
layer
based semiconductor
type
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014155670A
Other languages
Japanese (ja)
Inventor
千寿 斎藤
Senju Saito
千寿 斎藤
佐野 道宏
Michihiro Sano
道宏 佐野
加藤 裕幸
Hiroyuki Kato
裕幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2014155670A priority Critical patent/JP2016033935A/en
Publication of JP2016033935A publication Critical patent/JP2016033935A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide manufacturing methods of a high-quality p-type ZnO semiconductor layer and a high-quality ZnO semiconductor element.SOLUTION: A p-type ZnO semiconductor layer manufacturing method comprises the steps of: forming an Ag-containing n-type ZnO semiconductor single crystal structure (S102a); annealing the n-type ZnO semiconductor single crystal structure while irradiating Zn to form an Ag-doped p-type ZnO semiconductor layer (S102b); forming an n-type ZnO semiconductor layer on a substrate (S101); and forming a p-type ZnO semiconductor layer above the n-type ZnO semiconductor layer by the above-mentioned method (S102).SELECTED DRAWING: Figure 5

Description

本発明は、p型ZnO系半導体層の製造方法、及び、ZnO系半導体素子の製造方法に関する。   The present invention relates to a method for manufacturing a p-type ZnO-based semiconductor layer and a method for manufacturing a ZnO-based semiconductor element.

酸化亜鉛(ZnO)は、室温で3.37eVのバンドギャップエネルギーを持つ直接遷移型の半導体で、励起子の束縛エネルギーが60meVと比較的大きい。また原材料が安価であるとともに、環境や人体への影響が少ないという特徴を有する。このためZnOを用いた高効率、低消費電力で環境性に優れた発光素子の実現が期待されている。   Zinc oxide (ZnO) is a direct-transition semiconductor having a band gap energy of 3.37 eV at room temperature, and has a relatively high exciton binding energy of 60 meV. In addition, the raw materials are inexpensive and have a feature of little influence on the environment and the human body. For this reason, realization of a light-emitting element using ZnO with high efficiency, low power consumption and excellent environmental performance is expected.

しかしZnO系半導体は、強いイオン性に起因する自己補償効果のために、通常の熱拡散手法など熱平衡的不純物ドープ手法による結晶成長法では、p型の導電型制御が困難である。たとえばアクセプタ不純物として、N、P、As、SbなどのVA族元素、Li、Na、KなどのIA族元素、Cu、Ag、AuなどのIB族元素を用い、実用的な性能をもつp型ZnO系半導体の研究が行われている(たとえば特許文献1〜5参照)。   However, since the ZnO-based semiconductor has a self-compensation effect due to strong ionicity, it is difficult to control the p-type conductivity by a crystal growth method using a thermal equilibrium impurity doping method such as a normal thermal diffusion method. For example, as an acceptor impurity, a p-type having practical performance using a group VA element such as N, P, As, and Sb, a group IA element such as Li, Na, and K, and a group IB element such as Cu, Ag, and Au. Research on ZnO-based semiconductors has been conducted (see, for example, Patent Documents 1 to 5).

特開2001−48698号公報JP 2001-48698 A 特開2001−68707号公報JP 2001-68707 A 特開2004−221132号公報JP 2004-221132 A 特開2009−256142号公報JP 2009-256142 A 特許第4365530号公報Japanese Patent No. 4365530

本願発明者らは、先の出願(特願2014−012015号)において、たとえばGaドープZnO単結晶層とAgO層とが厚さ方向に交互に積層されたn型ZnO系半導体構造(交互積層構造)をアニールし、AgとGaが共ドープされたp型ZnO系半導体単結晶層を製造する方法を提案した。なお本明細書においては、AgO(酸化銀(II))、AgO(酸化銀(I))等、AgOと表すことのできる銀酸化物を「AgO」と表記する。 In the previous application (Japanese Patent Application No. 2014-012015), the inventors of the present application have, for example, an n-type ZnO-based semiconductor structure (alternate stacked structure) in which Ga-doped ZnO single crystal layers and AgO layers are alternately stacked in the thickness direction. ) Was annealed to propose a method for producing a p-type ZnO-based semiconductor single crystal layer co-doped with Ag and Ga. In this specification, a silver oxide that can be expressed as AgO x such as AgO (silver oxide (II)), Ag 2 O (silver oxide (I)), or the like is referred to as “AgO”.

図9A〜図9Cを参照して、先の出願に係るp型ZnO系半導体単結晶層の製造方法を説明する。   With reference to FIGS. 9A to 9C, a method for manufacturing a p-type ZnO-based semiconductor single crystal layer according to the previous application will be described.

図9Aに、アニール前試料の概略的な断面図を示す。アニール前試料は、たとえば後述のMBE装置で作製する。   FIG. 9A shows a schematic cross-sectional view of the sample before annealing. The sample before annealing is produced by, for example, an MBE apparatus described later.

n型導電性を有するZn面ZnO(0001)基板(以下、本明細書においてZnO基板)51に900℃で30分間のサーマルクリーニングを施した後、基板51温度を250℃まで下げる。その温度(成長温度250℃)で、ZnフラックスFZnを0.15nm/s(JZn=9.9×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm(J=8.1×1014atoms/cms)とし、ZnO基板51上に厚さ30nmのZnOバッファ層52を成長させる。成長時間は5分間である。ZnOバッファ層52の結晶性及び表面平坦性の改善のため、950℃で30分間のアニールを行う。 After performing thermal cleaning at 900 ° C. for 30 minutes on an n-type conductive Zn-faced ZnO (0001) substrate (hereinafter referred to as a ZnO substrate in this specification) 51, the temperature of the substrate 51 is lowered to 250 ° C. At that temperature (growth temperature 250 ° C.), Zn flux F Zn is 0.15 nm / s (J Zn = 9.9 × 10 14 atoms / cm 2 s), O radical beam irradiation conditions are RF power 300 W, O 2 flow rate. The ZnO buffer layer 52 having a thickness of 30 nm is grown on the ZnO substrate 51 at 2.0 sccm (J 2 O = 8.1 × 10 14 atoms / cm 2 s). The growth time is 5 minutes. In order to improve the crystallinity and surface flatness of the ZnO buffer layer 52, annealing is performed at 950 ° C. for 30 minutes.

ZnOバッファ層52上に、成長温度を950℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、厚さ100nmのアンドープZnO層53を成長させる。成長時間は15分間である。アンドープZnO層53はn型ZnO層である。アンドープZnO層53上に、厚さ150nmの交互積層構造54を形成する。交互積層構造54の形成温度は250℃とする。 On the ZnO buffer layer 52, a growth temperature is 950 ° C., Zn flux F Zn is 0.15 nm / s, O radical beam irradiation conditions are RF power 300 W, O 2 flow rate 2.0 sccm, and an undoped ZnO layer 53 having a thickness of 100 nm. Grow. The growth time is 15 minutes. The undoped ZnO layer 53 is an n-type ZnO layer. On the undoped ZnO layer 53, an alternate stacked structure 54 having a thickness of 150 nm is formed. The formation temperature of the alternately laminated structure 54 is 250 ° C.

図9Bは、交互積層構造54の概略的な断面図である。交互積層構造54は、GaドープZnO単結晶層54aとAgO層54bが交互に積層された積層構造を有する。   FIG. 9B is a schematic cross-sectional view of the alternately laminated structure 54. The alternate laminated structure 54 has a laminated structure in which Ga-doped ZnO single crystal layers 54a and AgO layers 54b are alternately laminated.

GaドープZnO単結晶層54aは、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度TGaを550℃(GaフラックスFGaは検出下限値未満)として成長させる。1層当たりのGaドープZnO単結晶層54aの成長時間は10秒間である。VI/IIフラックス比は0.81となる。 The Ga-doped ZnO single crystal layer 54a has a Zn flux F Zn of 0.15 nm / s, an O radical beam irradiation condition of RF power of 300 W, an O 2 flow rate of 2.0 sccm, a Ga cell temperature T Ga of 550 ° C. (Ga flux F Ga is grown as less than the lower limit of detection). The growth time of the Ga-doped ZnO single crystal layer 54a per layer is 10 seconds. The VI / II flux ratio is 0.81.

AgO層54bは、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Agのセル温度TAgを820℃として成長させる。1層当たりのAgO層54bの成長時間は50秒間である。 The AgO layer 54b is grown under the O radical beam irradiation conditions of RF power 300W, O 2 flow rate 2.0 sccm, Ag cell temperature T Ag of 820 ° C. The growth time of the AgO layer 54b per layer is 50 seconds.

GaドープZnO単結晶層54aとAgO層54bを、交互に60層ずつ成長させる。   60 layers of Ga-doped ZnO single crystal layers 54a and AgO layers 54b are alternately grown.

次に、アニール前試料にアニール処理を施す。アニールは、熱処理炉で行う。   Next, the sample before annealing is annealed. Annealing is performed in a heat treatment furnace.

図9Cは、アニール温度を示すグラフである。たとえば流量1L/minの酸素雰囲気中、450℃で10分間のアニールを実施する。   FIG. 9C is a graph showing the annealing temperature. For example, annealing is performed at 450 ° C. for 10 minutes in an oxygen atmosphere with a flow rate of 1 L / min.

図10Aは、アニール前試料の交互積層構造54の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。測定は、電解液をショットキー電極に用いたエレクトロケミカルCV測定法(ECV法)により行う。1/C−V特性を示すグラフの横軸は、電圧を単位「V」で表し、縦軸は、「1/C」を単位「cm/F」で表す。両軸ともリニアスケールを用いている。不純物濃度のデプスプロファイルを示すグラフの横軸は、試料の深さ(厚さ)方向の位置を単位「nm」で表し、縦軸は、不純物濃度を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。 FIG. 10A is a graph showing a 1 / C 2 -V characteristic and an impurity concentration depth profile of the alternately laminated structure 54 of the sample before annealing. The measurement is performed by an electrochemical CV measurement method (ECV method) using an electrolytic solution as a Schottky electrode. The horizontal axis of the graph showing the 1 / C 2 -V characteristic represents the voltage in the unit “V”, and the vertical axis represents “1 / C 2 ” in the unit “cm 4 / F 2 ”. Both axes use a linear scale. The horizontal axis of the graph showing the depth profile of the impurity concentration represents the position in the depth (thickness) direction of the sample in the unit “nm”, and the vertical axis represents the impurity concentration in the unit “cm −3 ”. The horizontal axis uses a linear scale, and the vertical axis uses a logarithmic scale.

1/C−V特性を示すグラフを参照すると、右上がりの曲線(電圧が増加すると1/Cが増加する関係)が得られ、交互積層構造54がn型導電性を備えることが示されている。なお、傾きが不純物濃度(抵抗値)に対応する。 Referring to the graph showing the 1 / C 2 -V characteristic, a curve that rises to the right (the relationship in which 1 / C 2 increases as the voltage increases) is obtained, indicating that the alternate stacked structure 54 has n-type conductivity. Has been. Note that the slope corresponds to the impurity concentration (resistance value).

不純物濃度のデプスプロファイルを示すグラフを参照すると、交互積層構造54の不純物濃度(ドナー濃度)Nは1.0×1021cm−3程度であることがわかる。 Referring to the graph showing the depth profile of the impurity concentration, it can be seen that the impurity concentration (donor concentration) N d of the alternately laminated structure 54 is about 1.0 × 10 21 cm −3 .

図10Bは、アニール後の交互積層構造54形成位置の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。不純物濃度のデプスプロファイルを示すグラフの横軸を、電圧(単位「V」)で表す点を除き、グラフの両軸の意味するところは、図10Aの対応するグラフのそれらに等しい。 FIG. 10B is a graph showing the 1 / C 2 -V characteristic and the depth profile of the impurity concentration at the position where the alternately laminated structure 54 is formed after annealing. Except for the point where the horizontal axis of the graph showing the depth profile of the impurity concentration is expressed in voltage (unit “V”), the meanings of both axes of the graph are the same as those of the corresponding graph of FIG. 10A.

1/C−V特性を示すグラフを参照すると、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、n型の交互積層構造54がp型導電性を備えるに至ったことが示されている。 Referring to the graph showing the 1 / C 2 -V characteristic, a downward-sloping curve (a relationship in which 1 / C 2 decreases as the voltage increases) is obtained, and the n-type alternating stacked structure 54 has p-type conductivity. It is shown that it has reached.

不純物濃度のデプスプロファイルを示すグラフを参照すると、p型化した交互積層構造54形成位置の不純物濃度(アクセプタ濃度)Nは3.0×1017cm−3程度であることがわかる。 Referring to the graph indicating the depth profile of the impurity concentration, the impurity concentration (acceptor concentration) of alternate stacked structure 54 formed positions p-type N a is found to be about 3.0 × 10 17 cm -3.

GaドープZnO単結晶層54aとAgO層54bからなる交互積層構造54は、アニールによりp型化される。アニールを行うことで、AgがGaドープZnO単結晶層54a中に拡散し、p型化すると考えられる。   The alternate laminated structure 54 composed of the Ga-doped ZnO single crystal layer 54a and the AgO layer 54b is made p-type by annealing. By performing the annealing, it is considered that Ag diffuses into the Ga-doped ZnO single crystal layer 54a and becomes p-type.

先の出願に係る提案の一効果は、たとえばp型化した交互積層構造54形成位置表面近傍におけるAgの絶対濃度[Ag]の減少(アニール時の交互積層構造54表面からのAgの離脱)が抑制されることである。しかしながら本願発明者らの鋭意研究の結果、この点について更なる改善の余地があることが判明した。   One effect of the proposal related to the previous application is that, for example, the decrease in the absolute concentration [Ag] of Ag near the surface where the p-type alternate laminate structure 54 is formed (desorption of Ag from the surface of the alternate laminate structure 54 during annealing). It is to be suppressed. However, as a result of diligent research by the present inventors, it has been found that there is room for further improvement in this regard.

図11は、先の出願に係る試料のAg濃度[Ag]を示すグラフである。グラフの横軸は、試料の深さ方向の位置を単位「nm」で表し、縦軸は、Ag濃度[Ag]を単位「cm−3」で表す。横軸はリニアスケール、縦軸は対数スケールを用いている。細線(「as−grown」と表記)でアニール前試料の[Ag]を示し、太線(「Oアニール」と表記)でアニール後試料の[Ag]を示した。 FIG. 11 is a graph showing the Ag concentration [Ag] of the sample according to the previous application. The horizontal axis of the graph represents the position in the depth direction of the sample in the unit “nm”, and the vertical axis represents the Ag concentration [Ag] in the unit “cm −3 ”. The horizontal axis uses a linear scale, and the vertical axis uses a logarithmic scale. The thin line (indicated as “as-grown”) indicates [Ag] of the sample before annealing, and the thick line (indicated as “O annealing”) indicates [Ag] of the sample after annealing.

アニール前試料では、Ag濃度[Ag]が均一であるのに対し、アニール後試料では、p型化した交互積層構造54形成位置におけるAg濃度[Ag]が、表面に向かって連続的に減少している。蒸気圧の高いAgがZn空孔を介し、試料表面から離脱(蒸発)した結果であると考えられる。   In the sample before annealing, the Ag concentration [Ag] is uniform, whereas in the sample after annealing, the Ag concentration [Ag] at the position where the p-type alternate laminated structure 54 is formed continuously decreases toward the surface. ing. It is considered that Ag having a high vapor pressure is a result of separation (evaporation) from the sample surface through the Zn vacancies.

Agの離脱により、形成されるp型層中の不純物濃度が不均一となり、高品質のp型ZnO系半導体単結晶層の形成が困難となる場合がある。また、Ag濃度[Ag](ドーピング濃度)を所望の値に制御することが困難となる場合がある。Ag濃度[Ag]制御の困難性から、p型化のためのアニール温度の範囲を限定せざるを得ない場合も生じる。更に、Ag濃度[Ag]が減少し、Ga濃度[Ga]よりも低くなった場合、表面近傍はn型導電性を示しうる。たとえば半導体素子の製造過程において、このようなことが生じると、良好な素子の製造は困難となる。   Due to the separation of Ag, the impurity concentration in the formed p-type layer becomes non-uniform, and it may be difficult to form a high-quality p-type ZnO-based semiconductor single crystal layer. Further, it may be difficult to control the Ag concentration [Ag] (doping concentration) to a desired value. Due to the difficulty in controlling the Ag concentration [Ag], there are cases where the annealing temperature range for p-type conversion must be limited. Further, when the Ag concentration [Ag] decreases and becomes lower than the Ga concentration [Ga], the vicinity of the surface can exhibit n-type conductivity. For example, if this occurs in the process of manufacturing a semiconductor device, it will be difficult to manufacture a good device.

なお、p型層中のAg濃度[Ag]の減少度合い(濃度勾配)は、交互積層構造54の結晶性、アニール温度、アニール時間等により変化する。   Note that the degree of decrease (concentration gradient) of the Ag concentration [Ag] in the p-type layer varies depending on the crystallinity, annealing temperature, annealing time, and the like of the alternately laminated structure 54.

Gaドープを行わないZnO単結晶層とAgO層を、厚さ方向に交互に積層したn型ZnO系半導体構造(交互積層構造)も、アニールによってp型化される(Agドープ(Ga非ドープ)p型ZnO系半導体単結晶層が形成される)。しかしこれについても同様に、Ag濃度[Ag]不均一等の問題が生じる。   An n-type ZnO-based semiconductor structure (alternate stacked structure) in which ZnO single crystal layers and AgO layers not subjected to Ga doping are alternately stacked in the thickness direction is also made p-type by annealing (Ag doped (Ga undoped)) A p-type ZnO-based semiconductor single crystal layer is formed). However, this also causes problems such as non-uniform Ag concentration [Ag].

本願発明者らは鋭意研究を継続し、p型ZnO系半導体層を高品質に製造する方法を見出した。   The inventors of the present application continued intensive research and found a method for producing a p-type ZnO-based semiconductor layer with high quality.

本発明の目的は、高品質のp型ZnO系半導体層の製造方法を提供することである。   An object of the present invention is to provide a method for producing a high-quality p-type ZnO-based semiconductor layer.

また、高品質のZnO系半導体素子の製造方法を提供することである。   Moreover, it is providing the manufacturing method of a high quality ZnO type semiconductor element.

本発明の一観点によれば、(a)Agを含むn型ZnO系半導体単結晶構造を準備する工程と、(b)Znを照射しながら前記n型ZnO系半導体単結晶構造をアニールし、Agがドープされたp型ZnO系半導体層を形成する工程とを有するp型ZnO系半導体層の製造方法が提供される。   According to one aspect of the present invention, (a) a step of preparing an n-type ZnO-based semiconductor single crystal structure containing Ag, and (b) annealing the n-type ZnO-based semiconductor single crystal structure while irradiating Zn, And a step of forming a p-type ZnO-based semiconductor layer doped with Ag.

また、本発明の他の観点によれば、基板上方に、n型ZnO系半導体層を形成する工程と、前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程とを有し、前記p型ZnO系半導体層を形成する工程は、(a)Agを含むn型ZnO系半導体単結晶構造を準備する工程と、(b)Znを照射しながら前記n型ZnO系半導体単結晶構造をアニールし、Agがドープされたp型ZnO系半導体層を形成する工程とを備えるZnO系半導体素子の製造方法が提供される。   According to another aspect of the present invention, the step of forming an n-type ZnO-based semiconductor layer above the substrate and the step of forming a p-type ZnO-based semiconductor layer above the n-type ZnO-based semiconductor layer are provided. And forming the p-type ZnO-based semiconductor layer includes (a) a step of preparing an n-type ZnO-based semiconductor single crystal structure containing Ag, and (b) the n-type ZnO-based semiconductor while being irradiated with Zn. And a step of annealing a single crystal structure to form a p-type ZnO based semiconductor layer doped with Ag.

本発明によれば、高品質のp型ZnO系半導体層の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a high quality p-type ZnO type semiconductor layer can be provided.

また、高品質のZnO系半導体素子の製造方法を提供することができる。   In addition, a method for manufacturing a high-quality ZnO-based semiconductor element can be provided.

図1は、MBE装置を示す概略的な断面図である。FIG. 1 is a schematic cross-sectional view showing an MBE apparatus. 図2は、アニール温度を示すグラフである。FIG. 2 is a graph showing the annealing temperature. 図3は、本願アニール後試料の交互積層構造54形成位置の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。FIG. 3 is a graph showing a 1 / C 2 -V characteristic and a depth profile of the impurity concentration at the position where the alternately laminated structure 54 of the sample after annealing is formed. 図4は、本願アニール後試料のAg濃度[Ag]及びGa濃度[Ga]を示すグラフである。FIG. 4 is a graph showing the Ag concentration [Ag] and Ga concentration [Ga] of the sample after annealing. 図5A〜図5Cは、実施例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。5A to 5C are flowcharts showing an outline of a method for manufacturing a ZnO-based semiconductor light emitting device according to an embodiment. 図6Aは、第1実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図6Bは、交互積層構造5Aの概略的な断面図である。FIG. 6A is a schematic cross-sectional view of a ZnO-based semiconductor light emitting device manufactured by the manufacturing method according to the first embodiment, and FIG. 6B is a schematic cross-sectional view of an alternate stacked structure 5A. 図7Aは、第2実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図であり、図7Bは、活性層15の他の例を示す概略的な断面図であり、図7Cは、交互積層構造16Aの概略的な断面図である。FIG. 7A is a schematic cross-sectional view of a ZnO-based semiconductor light emitting device manufactured by the manufacturing method according to the second embodiment, and FIG. 7B is a schematic cross-sectional view showing another example of the active layer 15. FIG. 7C is a schematic cross-sectional view of the alternately laminated structure 16A. 図8は、第3実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。FIG. 8 is a schematic cross-sectional view of a ZnO-based semiconductor light emitting device manufactured by the manufacturing method according to the third embodiment. 図9A〜図9Cは、先の出願に係るp型ZnO系半導体単結晶層の製造方法を説明する概略図である。9A to 9C are schematic diagrams for explaining a method for manufacturing a p-type ZnO-based semiconductor single crystal layer according to the previous application. 図10Aは、アニール前試料の交互積層構造54の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフであり、図10Bは、アニール後の交互積層構造54形成位置の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。FIG. 10A is a graph showing a 1 / C 2 -V characteristic and a depth profile of the impurity concentration of the alternately laminated structure 54 of the sample before annealing, and FIG. 10B shows 1 / C 2 of the formation position of the alternately laminated structure 54 after annealing. It is a graph which shows the -V characteristic and the depth profile of impurity concentration. 図11は、先の出願に係る試料のAg濃度[Ag]を示すグラフである。FIG. 11 is a graph showing the Ag concentration [Ag] of the sample according to the previous application.

まず、ZnO系半導体層等の成長に用いられる結晶製造装置について説明する。本明細書に記載する実験及び実施例では、結晶製造方法として分子線エピタキシー(molecular beam epitaxy; MBE)法を用いる。ここでZnO系半導体は、少なくともZnとOを含む。   First, a crystal manufacturing apparatus used for growing a ZnO-based semiconductor layer or the like will be described. In the experiments and examples described herein, the molecular beam epitaxy (MBE) method is used as a crystal manufacturing method. Here, the ZnO-based semiconductor contains at least Zn and O.

図1は、MBE装置を示す概略的な断面図である。真空チャンバ71内に、Znソースガン72、Oソースガン73、Mgソースガン74、Agソースガン75、及びGaソースガン76が備えられている。   FIG. 1 is a schematic cross-sectional view showing an MBE apparatus. In the vacuum chamber 71, a Zn source gun 72, an O source gun 73, an Mg source gun 74, an Ag source gun 75, and a Ga source gun 76 are provided.

Znソースガン72、Mgソースガン74、Agソースガン75、Gaソースガン76は、それぞれZn(7N)、Mg(6N)、Ag(6N)、及びGa(7N)の固体ソースを収容するクヌーセンセルを含み、セルを加熱することにより、Znビーム、Mgビーム、Agビーム、Gaビームを出射する。   The Zn source gun 72, the Mg source gun 74, the Ag source gun 75, and the Ga source gun 76 are Knudsen cells that contain solid sources of Zn (7N), Mg (6N), Ag (6N), and Ga (7N), respectively. A Zn beam, Mg beam, Ag beam, and Ga beam are emitted by heating the cell.

Oソースガン73は、たとえば13.56MHzのラジオ周波数を用いる無電極放電管を含み、無電極放電管内でOガス(6N)をプラズマ化して、Oラジカルビームを出射する。放電管材料として、アルミナまたは高純度石英を使用することができる。 The O source gun 73 includes an electrodeless discharge tube that uses a radio frequency of 13.56 MHz, for example, and plasmas O 2 gas (6N) in the electrodeless discharge tube to emit an O radical beam. As the discharge tube material, alumina or high-purity quartz can be used.

基板ヒータを備えるステージ77が基板78を保持する。ソースガン72〜76は、それぞれセルシャッタを含む。各セルシャッタの開閉により、基板78上に各ビームが照射される状態と照射されない状態とを切り替え可能である。基板78上に所望のタイミングで所望のビームを照射し、所望の組成のZnO系化合物半導体層を成長させることができる。   A stage 77 having a substrate heater holds the substrate 78. Each of the source guns 72 to 76 includes a cell shutter. By opening / closing each cell shutter, it is possible to switch between a state where each beam is irradiated onto the substrate 78 and a state where each beam is not irradiated. By irradiating a desired beam on the substrate 78 at a desired timing, a ZnO-based compound semiconductor layer having a desired composition can be grown.

ZnOにMgを添加することにより、バンドギャップを広げることができる。しかしZnOはウルツ鉱構造(六方晶)であり、MgOは岩塩構造(立方晶)であることから、Mg組成が高すぎると相分離を起こす。MgZnOのMg組成をxと明示するMgZn1−xOにおいて、Mg組成xはウルツ鉱構造を保つため0.6以下とするのが好ましい。なお、MgZn1−xOという表記は、x=0の場合としてMgの添加されないZnOを含む。 By adding Mg to ZnO, the band gap can be widened. However, since ZnO has a wurtzite structure (hexagonal crystal) and MgO has a rock salt structure (cubic crystal), phase separation occurs when the Mg composition is too high. In Mg x Zn 1-x O in which the Mg composition of MgZnO is specified as x, the Mg composition x is preferably 0.6 or less in order to maintain the wurtzite structure. Note that the notation Mg x Zn 1-x O includes ZnO to which Mg is not added when x = 0.

ZnO系半導体のn型導電性は、不純物のドープを行わなくても得られる。Ga等の不純物をドープし、n型導電性を高めることができる。ZnO系半導体のp型導電性は、p型不純物のドープにより得られる。   The n-type conductivity of the ZnO-based semiconductor can be obtained without doping impurities. Impurities such as Ga can be doped to increase n-type conductivity. The p-type conductivity of the ZnO-based semiconductor can be obtained by doping with a p-type impurity.

真空チャンバ71内に、水晶振動子を用いた膜厚計79が備えられている。膜厚計79で測定される付着速度から、各ビームのフラックス強度が求められる。   A film thickness meter 79 using a crystal resonator is provided in the vacuum chamber 71. From the adhesion rate measured by the film thickness meter 79, the flux intensity of each beam is obtained.

真空チャンバ71に、反射高速電子回折(reflection high energy electron diffraction; RHEED)用のガン80、及び、RHEED像を映すスクリーン81が取り付けられている。RHEED像から、基板78上に形成された結晶層の表面平坦性や成長モードを評価することができる。   A gun 80 for reflection high energy electron diffraction (RHEED) and a screen 81 for displaying an RHEED image are attached to the vacuum chamber 71. From the RHEED image, the surface flatness and growth mode of the crystal layer formed on the substrate 78 can be evaluated.

結晶が2次元成長し表面が平坦なエピタキシャル成長(単結晶成長)である場合、RHEED像はストリークパターンを示し、結晶が3次元成長し表面が平坦でないエピタキシャル成長(単結晶成長)の場合、RHEED像はスポットパターンを示す。多結晶成長の場合は、RHEED像がリングパターンとなる。   When the crystal is two-dimensionally grown and the surface is epitaxially grown (single crystal growth), the RHEED image shows a streak pattern, and when the crystal is three-dimensionally grown and the surface is not flat (single crystal growth), the RHEED image is A spot pattern is shown. In the case of polycrystalline growth, the RHEED image becomes a ring pattern.

次に、MgZn1−xO(0≦x≦0.6)結晶成長におけるVI/IIフラックス比について説明する。Znビームのフラックス強度をJZn、Mgビームのフラックス強度をJMg、Oラジカルビームのフラックス強度をJと表す。金属材料であるZnあるいはMgのビームは、原子、または複数個の原子を含むクラスターのZnあるいはMgを含む。原子とクラスターのいずれも結晶成長に有効である。ガス材料であるOのビームは、原子ラジカルや中性分子を含むが、ここでは結晶成長に有効な原子ラジカルのフラックス強度を考える。 Next, the VI / II flux ratio in Mg x Zn 1-x O (0 ≦ x ≦ 0.6) crystal growth will be described. The flux intensity of Zn beam J Zn, the flux intensity of the Mg beam J Mg, the flux intensity of O radical beam expressed as J O. A beam of Zn or Mg, which is a metal material, contains atoms or clusters of Zn or Mg containing a plurality of atoms. Both atoms and clusters are effective for crystal growth. The O beam, which is a gas material, contains atomic radicals and neutral molecules. Here, the flux intensity of atomic radicals effective for crystal growth is considered.

結晶へのZnの付着しやすさを示す付着係数をkZn、Mgの付着しやすさを示す付着係数をkMg、Oの付着しやすさを示す付着係数をkと表す。Znの付着係数kZnとフラックス強度JZnの積kZnZn、Mgの付着係数kMgとフラックス強度JMgの積kMgMg、Oの付着係数kとフラックス強度Jの積kは、それぞれ基板の単位面積に単位時間当たりに付着するZn原子、Mg原子、及びO原子の個数に対応する。 An adhesion coefficient indicating the ease with which Zn adheres to the crystal is represented by k Zn , an adhesion coefficient indicating the ease with which Mg is deposited is represented by k Mg , and an adhesion coefficient indicating the ease with which O is deposited is represented by k O. Zn adhesion coefficient k Zn and flux strength J Zn product k Zn J Zn , Mg adhesion coefficient k Mg and flux strength J Mg product k Mg J Mg , O adhesion coefficient k O and flux strength J O product k O J O corresponds to the number of Zn atoms, Mg atoms, and O atoms attached to the unit area of the substrate per unit time.

ZnZnとkMgMgの和に対するkの比であるk/(kZnZn+kMgMg)を、VI/IIフラックス比と定義する。VI/IIフラックス比が1より小さい場合をII族リッチ条件(Mgを含まない場合は単にZnリッチ条件)、VI/IIフラックス比が1に等しい場合をストイキオメトリ条件、VI/IIフラックス比が1より大きい場合をVI族リッチ条件(あるいはOリッチ条件)と呼ぶ。 k Zn J Zn and k Mg to the sum of J Mg is the ratio of k O J O k O J O / a (k Zn J Zn + k Mg J Mg), defined as VI / II flux ratio. When the VI / II flux ratio is smaller than 1, the group II rich condition (simply Zn rich condition when Mg is not included), when the VI / II flux ratio is equal to 1, the stoichiometric condition, and the VI / II flux ratio is The case where it is larger than 1 is called VI group rich condition (or O rich condition).

なお、Zn面(+c面)での結晶成長においては、基板表面温度850℃以下であれば、付着係数kZn、kMg及びkを1とみなすことができ、VI/IIフラックス比をJ/(JZn+JMg)と表すことが可能である。 In the crystal growth on the Zn plane (+ c plane), if the substrate surface temperature is 850 ° C. or lower, the adhesion coefficients k Zn , k Mg and k 2 O can be regarded as 1, and the VI / II flux ratio is J O 2 / (J Zn + J Mg ).

VI/IIフラックス比は、たとえばZnOの成長においては、以下の手順で算出することができる。Znフラックスは、水晶振動子を用いた膜厚モニタにより、室温でのZnの蒸着速度FZn(nm/s)として測定される。ZnフラックスはFZn(nm/s)からJZn(atoms/cms)に換算される。 The VI / II flux ratio can be calculated by the following procedure, for example, in the growth of ZnO. The Zn flux is measured as a Zn deposition rate F Zn (nm / s) at room temperature by a film thickness monitor using a crystal resonator. The Zn flux is converted from F Zn (nm / s) to J Zn (atoms / cm 2 s).

一方、Oラジカルフラックスは、以下のように求められる。Oラジカルビーム照射条件一定(たとえばRFパワー300W、O流量2.0sccm)のもとで、Znフラックスを変化させてZnOを成長させ、ZnO成長速度のZnフラックス依存性を実験的に求める。その結果を、ZnO成長速度GZnOの近似式:GZnO=[(kZnZn−1+(k−1−1を用いてフィッティングすることにより、その条件におけるOラジカルフラックスJが算出される。こうして得られたZnフラックスJZn及びOラジカルフラックスJから、VI/IIフラックス比を算出することができる。 On the other hand, O radical flux is calculated | required as follows. ZnO is grown by changing the Zn flux under constant O radical beam irradiation conditions (for example, RF power 300 W, O 2 flow rate 2.0 sccm), and the Zn flux growth rate is experimentally determined. By fitting the result using the approximate expression of ZnO growth rate G ZnO : G ZnO = [(k Zn J Zn ) -1 + (k O J O ) -1 ] -1 , O radicals under the conditions flux J O is calculated. From Zn flux J Zn and O radical flux J O thus obtained, it is possible to calculate the VI / II flux ratio.

続いて、本願に係る実験について説明する。本願実験においても、図9A及び図9Bに示す試料と同様の層構造を有するアニール前試料を準備した。図9A及び図9Bに示す試料とは、AgO層54bの形成時、Agのセル温度TAgを840℃(AgフラックスFAgは0.004nm/s)とし、1層当たりのAgO層54bの成長時間を40秒間とした点が異なる。このため、交互積層構造54の厚さは、130nmとなる。 Subsequently, an experiment according to the present application will be described. Also in this experiment, a pre-anneal sample having the same layer structure as the sample shown in FIGS. 9A and 9B was prepared. 9A and 9B shows that when the AgO layer 54b is formed, the Ag cell temperature T Ag is 840 ° C. (Ag flux F Ag is 0.004 nm / s), and the growth of the AgO layer 54b per one layer is performed. The difference is that the time is 40 seconds. For this reason, the thickness of the alternately laminated structure 54 is 130 nm.

次に、アニール前試料にアニール処理を施した。アニールは、図1に示すMBE装置(チャンバ)内で、アニール前試料の作製に引き続いて実施した(in−situ annealing)。MBE装置内は真空に近い環境、たとえば圧力が10−2Pa未満の環境である。 Next, the sample before annealing was annealed. The annealing was performed in-situ annealing in the MBE apparatus (chamber) shown in FIG. 1 following the preparation of the sample before annealing. The MBE apparatus has an environment close to a vacuum, for example, an environment where the pressure is less than 10 −2 Pa.

図2に、アニール温度を示す。たとえば交互積層構造54を250℃で形成した後、基板温度を950℃まで昇温する。そして950℃で30分間、Znビームを試料(交互積層構造54)に直接照射しながらアニールを行う。ZnフラックスFZnは、たとえば0.15nm/sである。 FIG. 2 shows the annealing temperature. For example, after the alternate laminated structure 54 is formed at 250 ° C., the substrate temperature is raised to 950 ° C. Then, annealing is performed while directly irradiating the sample (alternate laminated structure 54) with a Zn beam at 950 ° C. for 30 minutes. Zn flux F Zn is, for example, 0.15 nm / s.

図3は、本願アニール後試料の交互積層構造54形成位置の1/C−V特性及び不純物濃度のデプスプロファイルを示すグラフである。グラフの両軸の意味するところは、図10Aの対応するグラフのそれらに等しい。 FIG. 3 is a graph showing a 1 / C 2 -V characteristic and a depth profile of the impurity concentration at the position where the alternately laminated structure 54 of the sample after annealing is formed. The meanings of both axes of the graph are equal to those of the corresponding graph of FIG. 10A.

1/C−V特性を示すグラフを参照すると、右下がりの曲線(電圧が増加すると1/Cが減少する関係)が得られ、n型の交互積層構造54がp型導電性を備えるに至ったことが示されている。 Referring to the graph showing the 1 / C 2 -V characteristic, a downward-sloping curve (a relationship in which 1 / C 2 decreases as the voltage increases) is obtained, and the n-type alternating stacked structure 54 has p-type conductivity. It is shown that it has reached.

不純物濃度のデプスプロファイルを示すグラフを参照すると、p型化した交互積層構造54形成位置の不純物濃度(アクセプタ濃度)Nは6.0×1017cm−3程度であることがわかる。 Referring to the graph indicating the depth profile of the impurity concentration, the impurity concentration (acceptor concentration) of alternate stacked structure 54 formed positions p-type N a is found to be about 6.0 × 10 17 cm -3.

先の出願と同様に、本願試料の交互積層構造54もアニールによりp型化される。アニールを行うことで、AgがGaドープZnO単結晶層54a中に拡散し、p型化すると考えられる。   Similar to the previous application, the alternately laminated structure 54 of the sample of this application is also made p-type by annealing. By performing the annealing, it is considered that Ag diffuses into the Ga-doped ZnO single crystal layer 54a and becomes p-type.

図4は、本願アニール後試料のAg濃度[Ag]及びGa濃度[Ga]を示すグラフである。グラフの横軸は、試料の深さ方向の位置を単位「nm」で表し、縦軸は、Agの絶対濃度[Ag]及びGaの絶対濃度[Ga]を単位「atoms/cm」で表す。 FIG. 4 is a graph showing the Ag concentration [Ag] and Ga concentration [Ga] of the sample after annealing. The horizontal axis of the graph represents the position in the depth direction of the sample in the unit “nm”, and the vertical axis represents the absolute concentration [Ag] of Ag and the absolute concentration [Ga] of Ga in the unit “atoms / cm 3 ”. .

本願アニール後試料の交互積層構造54形成位置のAg濃度[Ag]及びGa濃度[Ga]が層の厚さ方向にほぼ一定であることがわかる。既述したように、Agの離脱(蒸発)はZn空孔を介していると考えられる。Znを照射しながらアニールを行うことで、Zn空孔の生成が抑止され、交互積層構造54表面からのAgの離脱が抑制される結果、均一なAgドーピングが実現されると考えられる。   It can be seen that the Ag concentration [Ag] and the Ga concentration [Ga] at the formation position of the alternately laminated structure 54 of the sample after annealing of the present application are substantially constant in the thickness direction of the layer. As described above, the separation (evaporation) of Ag is considered to be via Zn vacancies. By performing annealing while irradiating Zn, it is considered that the formation of Zn vacancies is suppressed and the separation of Ag from the surface of the alternately laminated structure 54 is suppressed, so that uniform Ag doping is realized.

本願実験に係る方法によれば、層中の不純物濃度(Ag濃度)が均一な、高品質のp型ZnO系半導体単結晶層を形成することができる。また、Ag濃度[Ag](ドーピング濃度)を所望の値に制御することが可能である。このため、p型化のためのアニール温度を広い範囲から選択することができる。   According to the method of the present application, a high-quality p-type ZnO-based semiconductor single crystal layer having a uniform impurity concentration (Ag concentration) in the layer can be formed. Further, the Ag concentration [Ag] (doping concentration) can be controlled to a desired value. For this reason, the annealing temperature for p-type conversion can be selected from a wide range.

続いて、Ag、Ga共ドープZnO系単結晶層をp型半導体層に用い、ZnO系半導体発光素子を製造する実施例について説明する。   Subsequently, an example in which a ZnO-based semiconductor light-emitting element is manufactured using an Ag, Ga co-doped ZnO-based single crystal layer as a p-type semiconductor layer will be described.

図5A〜図5Cは、実施例によるZnO系半導体発光素子の製造方法の概略を示すフローチャートである。なお、実施例においては半導体発光素子について説明するが、本発明は、発光素子に限らず広く半導体素子について適用することができる。   5A to 5C are flowcharts showing an outline of a method for manufacturing a ZnO-based semiconductor light emitting device according to an embodiment. In addition, although an Example demonstrates a semiconductor light-emitting device, this invention is applicable not only to a light-emitting device but a semiconductor device widely.

図5Aに示すように、実施例によるZnO系半導体発光素子の製造方法は、基板上方にn型ZnO系半導体層を形成する工程(ステップS101)と、ステップS101で形成されたn型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程(ステップS102)を含む。   As shown in FIG. 5A, a method for manufacturing a ZnO-based semiconductor light emitting device according to an embodiment includes a step of forming an n-type ZnO-based semiconductor layer above a substrate (step S101) and an n-type ZnO-based semiconductor formed in step S101. A step (step S102) of forming a p-type ZnO-based semiconductor layer above the layer is included.

図5Bに示すように、ステップS102のp型ZnO系半導体層形成工程は、ステップS102a及びステップS102bの2工程を含む。   As shown in FIG. 5B, the p-type ZnO-based semiconductor layer forming step in step S102 includes two steps, step S102a and step S102b.

p型ZnO系半導体層形成工程(ステップS102)においては、まずAgを含むn型ZnO系半導体単結晶構造を準備する(ステップS102a)。そしてステップS102aで準備されたn型ZnO系半導体単結晶構造を、Znを照射しながらアニールし、Agがドープされたp型ZnO系半導体単結晶層を形成する(ステップS102b)。   In the p-type ZnO-based semiconductor layer forming step (step S102), first, an n-type ZnO-based semiconductor single crystal structure containing Ag is prepared (step S102a). Then, the n-type ZnO-based semiconductor single crystal structure prepared in step S102a is annealed while irradiating Zn to form a p-type ZnO-based semiconductor single crystal layer doped with Ag (step S102b).

図5Cに、p型ZnO系半導体層形成工程(ステップS102)の具体例を示した。   FIG. 5C shows a specific example of the p-type ZnO-based semiconductor layer forming step (step S102).

Agを含むn型ZnO系半導体単結晶構造を準備する工程(ステップS102a)の一例として、AgとGaを含むn型ZnO系半導体単結晶構造を形成することができる。形成は、Zn、O、必要に応じてMg、及びGaを供給して、Gaがドープされたn型MgZn1−xO(0≦x≦0.6)単結晶層を形成する工程(ステップS102a)、ステップS102aで形成された、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層上にAgO層を形成する工程(ステップS102a)、及び、ステップS102aとステップS102aを交互に繰り返して積層構造を形成する工程(ステップS102a)によって行うことができる。これらの工程は、たとえばMBE装置内で実施される。 As an example of the step of preparing an n-type ZnO-based semiconductor single crystal structure containing Ag (step S102a), an n-type ZnO-based semiconductor single crystal structure containing Ag and Ga can be formed. The formation is a step of forming an n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer doped with Ga by supplying Zn, O, and if necessary, Mg and Ga. (step S102a 1), formed at step S102a 1, Ga-doped n-type Mg x Zn 1-x O ( 0 ≦ x ≦ 0.6) forming a AgO layer on the single crystal layer (step S102a 2) , and it can be carried out by a process (step S102a 3) to form a laminated structure by repeating steps S102a 1 and step S102a 2 alternately. These steps are performed in, for example, an MBE apparatus.

そしてステップS102aで形成された積層構造を、Znを照射しながらアニールし、AgとGaが共ドープされたp型MgZn1−xO(0≦x≦0.6)単結晶層を形成する(ステップS102b)。アニールは、たとえばステップS102a〜ステップS102aを実施したMBE装置内で行う(in−situ annealing)。 And a laminate structure formed in step S102a 3, annealed while irradiating with Zn, p-type Ag and Ga are co-doped Mg x Zn 1-x O ( 0 ≦ x ≦ 0.6) single crystal layer forming (step S102b 1). Annealing, for example, performed in an MBE apparatus embodying the steps S102a 1 ~ Step S102a 3 (in-situ annealing) .

Znを照射しながらアニール、たとえば in−situ annealing を行うことにより、Zn空孔の生成が抑止され、Agの離脱が抑制される結果、Agが層の厚さ方向に均一にドープされた、高品質のAg、Ga共ドープp型MgZn1−xO(0≦x≦0.6)単結晶層が得られる。Ag濃度[Ag](ドーピング濃度)を所望の値に制御することも可能である。 By performing annealing while irradiating Zn, for example, in-situ annealing, the generation of Zn vacancies is suppressed and the separation of Ag is suppressed. As a result, Ag is uniformly doped in the thickness direction of the layer. A quality Ag, Ga co-doped p-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer is obtained. It is also possible to control the Ag concentration [Ag] (doping concentration) to a desired value.

このため、図5A〜図5Cに示す製造方法により、高品質のZnO系半導体素子を製造することができる。なお、p型化のためのアニール温度を広い範囲から選択することができる。   Therefore, a high-quality ZnO-based semiconductor element can be manufactured by the manufacturing method shown in FIGS. 5A to 5C. An annealing temperature for p-type conversion can be selected from a wide range.

また、in−situ annealing を行うと、外部電気炉が不要で、かつ、p型ZnO系半導体単結晶層及びZnO系半導体素子の製造時間を短縮することができる。   Further, when in-situ annealing is performed, an external electric furnace is unnecessary, and the manufacturing time of the p-type ZnO-based semiconductor single crystal layer and the ZnO-based semiconductor element can be shortened.

図5Cのフローチャートにおいては、GaがドープされたMgZn1−xO(0≦x≦0.6)単結晶層としているが、Gaがドープされないn型MgZn1−xO(0≦x≦0.6)単結晶層とAgO層が交互に積層されたn型半導体積層構造(一例として、n型ZnO単結晶層とAgO層とが交互に積層された積層構造)を準備、その一態様として形成し、Znを照射しながらアニールを施して、Agドープ(Ga非ドープ)p型MgZn1−xO(0≦x≦0.6)単結晶層を形成することもできる。 In the flowchart of FIG. 5C, a single crystal layer doped with Ga x Mg x Zn 1-x O (0 ≦ x ≦ 0.6) is used, but n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) preparing an n-type semiconductor stacked structure in which single crystal layers and AgO layers are alternately stacked (for example, a stacked structure in which n-type ZnO single crystal layers and AgO layers are alternately stacked), As one embodiment, annealing may be performed while irradiating Zn to form an Ag-doped (Ga-undoped) p-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer. it can.

また、図5Cのフローチャートにおいては、ステップS102aにおいて、AgO層を形成しているが、Ag層等のAgを含む層であってもよい。 Further, in the flowchart of FIG. 5C, in step S102a 2, but forms a AgO layer may be a layer containing Ag of the Ag layer or the like.

更に、図5CのステップS102a〜ステップS102aにおいては、交互成長によりAgを含むn型ZnO系半導体単結晶構造を形成しているが、Zn、O、Ag、必要に応じてMgやGaを基板上に同時に照射する同時照射法で形成することも可能である。 Further, in step S102a 1 ~ Step S102a 3 in FIG. 5C, although an n-type ZnO-based semiconductor single crystal structure containing Ag by alternating growth, Zn, O, Ag, and Mg and Ga as required It is also possible to form the substrate by a simultaneous irradiation method in which irradiation is simultaneously performed on the substrate.

Agを含む種々のn型ZnO系半導体単結晶構造を、Znを照射しながらアニールすることで、Zn空孔の生成が抑止され、Agの離脱が抑制される結果、Agが層の厚さ方向に均一にドープされた、高品質のAgドープp型ZnO系半導体単結晶層を形成することができる。   By annealing various n-type ZnO-based semiconductor single crystal structures containing Ag while irradiating Zn, the formation of Zn vacancies is suppressed and the separation of Ag is suppressed. As a result, Ag is in the thickness direction of the layer. It is possible to form a high-quality Ag-doped p-type ZnO-based semiconductor single crystal layer that is uniformly doped.

以下の第1実施例〜第3実施例においては、図5Cに示したp型ZnO系半導体層形成工程を用いるが、たとえばステップS102aで、Ga非ドープのMgZn1−xO(0≦x≦0.6)単結晶層を形成してもよい。また、たとえばステップS102aでAg層を形成してもよい。更に、Agを含むn型ZnO系半導体単結晶構造を、同時照射法を用いて形成することもできる。 In the following first to third embodiments, although a p-type ZnO based semiconductor layer forming step shown in FIG. 5C, for example, in step S102a 1, the Ga undoped Mg x Zn 1-x O ( 0 ≦ x ≦ 0.6) A single crystal layer may be formed. Further, for example, it may be formed Ag layer in Step S102a 2. Furthermore, an n-type ZnO-based semiconductor single crystal structure containing Ag can also be formed using a simultaneous irradiation method.

図6A及び図6Bを参照し、ホモ構造のZnO系半導体発光素子を製造する第1実施例について説明する。図6Aは、第1実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。   With reference to FIGS. 6A and 6B, a first embodiment for manufacturing a ZnO-based semiconductor light emitting device having a homo structure will be described. FIG. 6A is a schematic cross-sectional view of a ZnO based semiconductor light emitting device manufactured by the manufacturing method according to the first embodiment.

ZnO基板1上に、成長温度300℃で、ZnフラックスFZnを0.15nm/sとし、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、厚さ30nmのZnOバッファ層2を成長させた。ZnOバッファ層2の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行った。 On a ZnO substrate 1, a ZnO buffer layer 2 having a thickness of 30 nm with a growth temperature of 300 ° C., a Zn flux F Zn of 0.15 nm / s, an O radical beam irradiation condition of RF power of 300 W and an O 2 flow rate of 2.0 sccm. Grew. In order to improve the crystallinity and surface flatness of the ZnO buffer layer 2, annealing was performed at 900 ° C. for 10 minutes.

ZnOバッファ層2上に、成長温度900℃で、Zn、O及びGaを同時に供給し、厚さ150nmのn型ZnO層3を成長させた。ZnフラックスFZnは0.15nm/s、Oラジカルビーム照射条件はRFパワー250W、O流量1.0sccm(J=4.0×1014atoms/cms)、Gaのセル温度は460℃とした。n型ZnO層3のGa濃度は、たとえば1.5×1018cm−3である。 On the ZnO buffer layer 2, Zn, O and Ga were simultaneously supplied at a growth temperature of 900 ° C. to grow an n-type ZnO layer 3 having a thickness of 150 nm. Zn flux F Zn is 0.15 nm / s, O radical beam irradiation conditions are RF power 250 W, O 2 flow rate 1.0 sccm (J O = 4.0 × 10 14 atoms / cm 2 s), Ga cell temperature is 460 C. The Ga concentration of the n-type ZnO layer 3 is, for example, 1.5 × 10 18 cm −3 .

n型ZnO層3上に、成長温度900℃、ZnフラックスFZnを0.03nm/s(JZn=2.0×1014atoms/cms)、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、厚さ15nmのアンドープZnO活性層4を成長させた。 On the n-type ZnO layer 3, the growth temperature is 900 ° C., the Zn flux F Zn is 0.03 nm / s (J Zn = 2.0 × 10 14 atoms / cm 2 s), the O radical beam irradiation conditions are RF power 300 W, An undoped ZnO active layer 4 having a thickness of 15 nm was grown at an O 2 flow rate of 2.0 sccm.

続いて、アンドープZnO活性層4上に、Ag、Ga共ドープp型ZnO層5を形成した。   Subsequently, an Ag and Ga co-doped p-type ZnO layer 5 was formed on the undoped ZnO active layer 4.

まず基板温度を250℃とし、アンドープZnO活性層4上に、厚さ130nmの交互積層構造5Aを形成した。   First, the substrate temperature was set to 250 ° C., and an alternately laminated structure 5 A having a thickness of 130 nm was formed on the undoped ZnO active layer 4.

図6Bは、交互積層構造5Aの概略的な断面図である。交互積層構造5Aは、GaドープZnO単結晶層5aとAgO層5bが交互に積層された積層構造を有する。   FIG. 6B is a schematic cross-sectional view of the alternately laminated structure 5A. The alternate laminated structure 5A has a laminated structure in which Ga-doped ZnO single crystal layers 5a and AgO layers 5b are alternately laminated.

GaドープZnO単結晶層5aは、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度TGaを550℃として成長させる。1層当たりのGaドープZnO単結晶層5aの成長時間は10秒間である。 The Ga-doped ZnO single crystal layer 5a is grown at a Zn flux F Zn of 0.15 nm / s, an O radical beam irradiation condition of RF power 300 W, an O 2 flow rate of 2.0 sccm, and a Ga cell temperature T Ga of 550 ° C. The growth time of the Ga-doped ZnO single crystal layer 5a per layer is 10 seconds.

AgO層5bは、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Agのセル温度TAgを840℃として成長させる。1層当たりのAgO層5bの成長時間は40秒間である。 The AgO layer 5b is grown under the O radical beam irradiation conditions of an RF power of 300 W, an O 2 flow rate of 2.0 sccm, and an Ag cell temperature T Ag of 840 ° C. The growth time of the AgO layer 5b per layer is 40 seconds.

GaドープZnO単結晶層5aとAgO層5bは、交互に60層ずつ形成した。   60 layers of Ga-doped ZnO single crystal layers 5a and AgO layers 5b were alternately formed.

次に、交互積層構造5Aにアニール処理を施した。アニールはMBE装置内で、交互積層構造5Aの形成に続けて実施する(in−situ annealing)。たとえば950℃で30分間、ZnフラックスFZnを0.15nm/sとし、Znビームを交互積層構造5Aに直接照射しながらアニールを行う。 Next, annealing treatment was performed on the alternately laminated structure 5A. Annealing is performed in the MBE apparatus, following the formation of the alternately laminated structure 5A (in-situ annealing). For example, annealing is performed at 950 ° C. for 30 minutes while the Zn flux F Zn is set to 0.15 nm / s and a Zn beam is directly applied to the alternately laminated structure 5A.

アニールによって、AgO層5bのAgがGaドープZnO単結晶層5a中に拡散し、Ag、Ga共ドープp型ZnO層5が形成される。Ag、Ga共ドープp型ZnO層5は、層中のAg濃度が均一な、高品質のp型ZnO系半導体単結晶層である。Ag濃度は、所望の値に制御されている。   By annealing, Ag in the AgO layer 5b diffuses into the Ga-doped ZnO single crystal layer 5a, and an Ag, Ga co-doped p-type ZnO layer 5 is formed. The Ag and Ga co-doped p-type ZnO layer 5 is a high-quality p-type ZnO-based semiconductor single crystal layer having a uniform Ag concentration in the layer. The Ag concentration is controlled to a desired value.

その後、ZnO基板1の裏面にn側電極6nを形成した。Ag、Ga共ドープp型ZnO層5上にはp側電極6pを形成し、p側電極6p上にボンディング電極7を形成した。n側電極6nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成することができる。p側電極6pは、サイズ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成し、ボンディング電極7は、サイズ100μm□で厚さ500nmのAu層で形成した。このようにして、第1実施例による方法でZnO系半導体発光素子が作製された。   Thereafter, an n-side electrode 6 n was formed on the back surface of the ZnO substrate 1. A p-side electrode 6p was formed on the Ag and Ga co-doped p-type ZnO layer 5, and a bonding electrode 7 was formed on the p-side electrode 6p. The n-side electrode 6n can be formed by stacking an Au layer having a thickness of 500 nm on a Ti layer having a thickness of 10 nm. The p-side electrode 6p is formed by laminating a 10 nm thick Au layer on a 1 nm thick Ni layer having a size of 300 μm □, and the bonding electrode 7 is formed by an Au layer having a size of 100 μm □ and a thickness of 500 nm. . In this manner, a ZnO-based semiconductor light emitting device was fabricated by the method according to the first example.

第1実施例による製造方法によれば、Ag濃度が均一なAg、Ga共ドープp型ZnO層5を備える、高品質のZnO系半導体素子を製造することができる。また、p型化のためのアニール温度を広い範囲から選択することができる。   According to the manufacturing method according to the first embodiment, a high-quality ZnO-based semiconductor element including the Ag and Ga co-doped p-type ZnO layer 5 having a uniform Ag concentration can be manufactured. Moreover, the annealing temperature for p-type conversion can be selected from a wide range.

第1実施例では、ZnOにAgとGaをドープする場合を説明したが、ZnOとMgZn1−xO(0<x≦0.6)はほぼ同様の結晶成長が可能である。従って、Ag、Ga共ドープp型MgZn1−xO(0<x≦0.6)層の形成も同様に行うことができる。 In the first embodiment, ZnO is doped with Ag and Ga. However, ZnO and Mg x Zn 1-x O (0 <x ≦ 0.6) are capable of almost the same crystal growth. Therefore, formation of an Ag, Ga co-doped p-type Mg x Zn 1-x O (0 <x ≦ 0.6) layer can be similarly performed.

Ag、Ga共ドープp型MgZn1−xO(0<x≦0.6)単結晶層を備える、ダブルへテロ構造のZnO系半導体発光素子を製造する第2実施例及び第3実施例について説明する。 Second and Third Embodiments for Producing Double Heterostructure ZnO-Based Semiconductor Light-Emitting Device Comprising Ag and Ga Co-doped p-type Mg x Zn 1-x O (0 <x ≦ 0.6) Single Crystal Layer An example will be described.

図7Aは、第2実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。   FIG. 7A is a schematic cross-sectional view of a ZnO based semiconductor light emitting device manufactured by the manufacturing method according to the second embodiment.

ZnO基板11上にZn及びOを同時に供給し、たとえば厚さ30nmのZnOバッファ層12を成長させた。一例として成長温度を300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。ZnOバッファ層12の結晶性及び表面平坦性の改善のため、900℃で10分間のアニールを行った。 Zn and O were simultaneously supplied on the ZnO substrate 11 to grow, for example, a ZnO buffer layer 12 having a thickness of 30 nm. As an example, the growth temperature can be 300 ° C., the Zn flux F Zn can be 0.15 nm / s, the O radical beam irradiation conditions can be RF power 300 W, and the O 2 flow rate 2.0 sccm. In order to improve the crystallinity and surface flatness of the ZnO buffer layer 12, annealing was performed at 900 ° C. for 10 minutes.

ZnOバッファ層12上にZn、O及びGaを同時に供給し、たとえば成長温度900℃で、厚さ150nmのn型ZnO層13を成長させた。ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー250W、O流量1.0sccm、Gaのセル温度を460℃とした。n型ZnO層13のGa濃度は、たとえば1.5×1018cm−3となる。 Zn, O, and Ga were simultaneously supplied on the ZnO buffer layer 12 to grow an n-type ZnO layer 13 having a thickness of 150 nm at a growth temperature of 900 ° C., for example. Zn flux F Zn was 0.15 nm / s, O radical beam irradiation conditions were RF power 250 W, O 2 flow rate 1.0 sccm, and Ga cell temperature was 460 ° C. The Ga concentration of the n-type ZnO layer 13 is, for example, 1.5 × 10 18 cm −3 .

n型ZnO層13上にZn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層14を成長させた。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層14のMg組成は、たとえば0.3である。 Zn, Mg and O were simultaneously supplied on the n-type ZnO layer 13 to grow, for example, an n-type MgZnO layer 14 having a thickness of 30 nm. The growth temperature can be 900 ° C., Zn flux F Zn can be 0.1 nm / s, Mg flux F Mg can be 0.025 nm / s, O radical beam irradiation conditions can be RF power 300 W, and O 2 flow rate 2.0 sccm. The Mg composition of the n-type MgZnO layer 14 is, for example, 0.3.

n型MgZnO層14上にZn及びOを同時に供給し、たとえば成長温度900℃で、厚さ10nmのZnO活性層15を成長させた。ZnフラックスFZnを0.1nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとした。 Zn and O were simultaneously supplied on the n-type MgZnO layer 14 to grow a ZnO active layer 15 having a thickness of 10 nm at a growth temperature of 900 ° C., for example. Zn flux F Zn was 0.1 nm / s, O radical beam irradiation conditions were RF power 300 W, and O 2 flow rate 2.0 sccm.

なお、図7Bに示すように、活性層15として、単層のZnO層ではなく、MgZnO障壁層15bとZnO井戸層15wが交互に積層された量子井戸構造を採用することができる。   As shown in FIG. 7B, the active layer 15 may employ a quantum well structure in which MgZnO barrier layers 15b and ZnO well layers 15w are alternately stacked instead of a single ZnO layer.

基板温度を250℃まで下げ、活性層15上に、厚さ130nmの交互積層構造16Aを形成した。   The substrate temperature was lowered to 250 ° C., and an alternating laminated structure 16 A having a thickness of 130 nm was formed on the active layer 15.

図7Cは、交互積層構造16Aの概略的な断面図である。交互積層構造16Aは、GaドープMgZnO単結晶層16aとAgO層16bが交互に積層された積層構造を有する。   FIG. 7C is a schematic cross-sectional view of the alternately laminated structure 16A. The alternate laminated structure 16A has a laminated structure in which Ga-doped MgZnO single crystal layers 16a and AgO layers 16b are alternately laminated.

GaドープMgZnO単結晶層16aは、ZnフラックスFZnを0.15nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度TGaを550℃として成長させる。1層当たりのGaドープMgZnO単結晶層16aの成長時間は10秒間である。 The Ga-doped MgZnO single crystal layer 16a has Zn flux F Zn of 0.15 nm / s, Mg flux F Mg of 0.025 nm / s, O radical beam irradiation conditions of RF power 300 W, O 2 flow rate 2.0 sccm, Ga The cell temperature TGa is grown at 550 ° C. The growth time of the Ga-doped MgZnO single crystal layer 16a per layer is 10 seconds.

AgO層16bは、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Agのセル温度TAgを840℃として成長させる。1層当たりのAgO層16bの成長時間は40秒間である。 The AgO layer 16b is grown with O radical beam irradiation conditions of RF power 300W, O 2 flow rate 2.0 sccm, and Ag cell temperature T Ag of 840 ° C. The growth time of the AgO layer 16b per layer is 40 seconds.

GaドープMgZnO単結晶層16aとAgO層16bは、交互に60層ずつ形成した。   The Ga-doped MgZnO single crystal layers 16a and the AgO layers 16b were alternately formed by 60 layers.

次に、交互積層構造16Aにアニール処理を施した。アニールはMBE装置内で、交互積層構造16Aの形成に続けて実施する(in−situ annealing)。   Next, an annealing process was performed on the alternate laminated structure 16A. Annealing is performed in the MBE apparatus, following the formation of the alternately laminated structure 16A (in-situ annealing).

たとえば950℃で30分間、ZnフラックスFZnを0.15nm/sとし、Znビームを交互積層構造16Aに直接照射しながらアニールを行う。 For example, annealing is performed while the Zn flux F Zn is set to 0.15 nm / s at 950 ° C. for 30 minutes, and the alternating stacked structure 16A is directly irradiated with the Zn beam.

アニールによって、AgO層16bのAgがGaドープMgZnO単結晶層16a中に拡散し、活性層15上にAg、Ga共ドープp型MgZnO層16が形成される。Ag、Ga共ドープp型MgZnO層16は、層中のAg濃度が均一な、高品質のp型ZnO系半導体単結晶層である。Ag濃度は、所望の値に制御されている。Ag、Ga共ドープp型MgZnO層16のMg組成は、たとえば0.3である。   By annealing, Ag in the AgO layer 16 b is diffused into the Ga-doped MgZnO single crystal layer 16 a, and an Ag and Ga co-doped p-type MgZnO layer 16 is formed on the active layer 15. The Ag and Ga co-doped p-type MgZnO layer 16 is a high-quality p-type ZnO-based semiconductor single crystal layer having a uniform Ag concentration in the layer. The Ag concentration is controlled to a desired value. The Mg composition of the Ag, Ga co-doped p-type MgZnO layer 16 is, for example, 0.3.

その後、ZnO基板11の裏面にn側電極17nを形成し、Ag、Ga共ドープp型MgZnO層16上にp側電極17pを形成する。また、p側電極17p上にボンディング電極18を形成する。たとえばn側電極17nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極17pは、大きさ300μm□で厚さ1nmのNi層上に、厚さ10nmのAu層を積層して形成することができる。ボンディング電極18は、大きさ100μm□で厚さ500nmのAu層で形成する。このようにして、第2実施例による方法でZnO系半導体発光素子が作製される。   Thereafter, an n-side electrode 17 n is formed on the back surface of the ZnO substrate 11, and a p-side electrode 17 p is formed on the Ag and Ga co-doped p-type MgZnO layer 16. Further, the bonding electrode 18 is formed on the p-side electrode 17p. For example, the n-side electrode 17n is formed by laminating a 500-nm thick Au layer on a 10-nm-thick Ti layer, and the p-side electrode 17p has a thickness of 300 μm □ and a 1-nm-thick Ni layer. It can be formed by laminating a 10 nm Au layer. The bonding electrode 18 is formed of an Au layer having a size of 100 μm □ and a thickness of 500 nm. In this way, a ZnO-based semiconductor light emitting device is manufactured by the method according to the second embodiment.

第2実施例においてはZnO基板11を用いたが、MgZnO基板、GaN基板、SiC基板、Ga基板等の導電性基板を使用することが可能である。 Although the ZnO substrate 11 is used in the second embodiment, a conductive substrate such as an MgZnO substrate, a GaN substrate, a SiC substrate, or a Ga 2 O 3 substrate can be used.

第2実施例による製造方法によれば、Ag濃度が均一なAg、Ga共ドープp型MgZnO層16を備える、高品質のZnO系半導体素子を製造することができる。また、p型化のためのアニール温度を広い範囲から選択することができる。   According to the manufacturing method of the second embodiment, a high-quality ZnO-based semiconductor element including the Ag and Ga co-doped p-type MgZnO layer 16 having a uniform Ag concentration can be manufactured. Moreover, the annealing temperature for p-type conversion can be selected from a wide range.

図8は、第3実施例による製造方法で製造されるZnO系半導体発光素子の概略的な断面図である。第1及び第2実施例においては導電性基板上に結晶成長し、層形成を行ったが、第3実施例では絶縁性基板上に結晶成長する。   FIG. 8 is a schematic cross-sectional view of a ZnO-based semiconductor light emitting device manufactured by the manufacturing method according to the third embodiment. In the first and second embodiments, crystals are grown on a conductive substrate and a layer is formed. In the third embodiment, crystals are grown on an insulating substrate.

絶縁性基板であるc面サファイア基板21上にMg及びOを同時に供給し、たとえば厚さ10nmのMgOバッファ層22を成長させる。一例として成長温度を650℃、MgフラックスFMgを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。MgOバッファ層22は、その上のZnO系半導体がZn面を表面として成長するように制御する極性制御層として機能する。 Mg and O are simultaneously supplied on the c-plane sapphire substrate 21 which is an insulating substrate, and an MgO buffer layer 22 having a thickness of, for example, 10 nm is grown. As an example, the growth temperature may be 650 ° C., the Mg flux F Mg may be 0.05 nm / s, the O radical beam irradiation conditions may be RF power 300 W, and the O 2 flow rate 2.0 sccm. The MgO buffer layer 22 functions as a polarity control layer for controlling the ZnO-based semiconductor thereon to grow with the Zn surface as the surface.

MgOバッファ層22上に、たとえば成長温度300℃、ZnフラックスFZnを0.15nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとして、Zn及びOを同時に供給し、厚さ30nmのZnOバッファ層23を成長させる。ZnOバッファ層23はZn面で成長する。ZnOバッファ層23の結晶性及び表面平坦性の改善のため、900℃で30分間のアニールを行う。 On the MgO buffer layer 22, for example, a growth temperature of 300 ° C., a Zn flux F Zn of 0.15 nm / s, an O radical beam irradiation condition of an RF power of 300 W, an O 2 flow rate of 2.0 sccm, and Zn and O are simultaneously supplied. A ZnO buffer layer 23 having a thickness of 30 nm is grown. The ZnO buffer layer 23 grows on the Zn plane. In order to improve the crystallinity and surface flatness of the ZnO buffer layer 23, annealing is performed at 900 ° C. for 30 minutes.

ZnOバッファ層23上にZn、O及びGaを同時に供給し、たとえば厚さ1.5μmのn型ZnO層24を成長させる。一例として成長温度を900℃、ZnフラックスFZnを0.05nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccm、Gaのセル温度を480℃とする。 Zn, O, and Ga are simultaneously supplied on the ZnO buffer layer 23 to grow, for example, an n-type ZnO layer 24 having a thickness of 1.5 μm. As an example, the growth temperature is 900 ° C., the Zn flux F Zn is 0.05 nm / s, the O radical beam irradiation condition is RF power 300 W, the O 2 flow rate 2.0 sccm, and the Ga cell temperature is 480 ° C.

n型ZnO層24上に、Zn、Mg及びOを同時に供給し、たとえば厚さ30nmのn型MgZnO層25を成長させる。成長温度を900℃、ZnフラックスFZnを0.1nm/s、MgフラックスFMgを0.025nm/s、Oラジカルビーム照射条件をRFパワー300W、O流量2.0sccmとすることができる。n型MgZnO層25のMg組成は、たとえば0.3である。 On the n-type ZnO layer 24, Zn, Mg and O are simultaneously supplied to grow, for example, an n-type MgZnO layer 25 having a thickness of 30 nm. The growth temperature can be 900 ° C., Zn flux F Zn can be 0.1 nm / s, Mg flux F Mg can be 0.025 nm / s, O radical beam irradiation conditions can be RF power 300 W, and O 2 flow rate 2.0 sccm. The Mg composition of the n-type MgZnO layer 25 is, for example, 0.3.

n型MgZnO層25上に、たとえば厚さ10nmのZnO活性層26を成長させる。成長条件は、第2実施例における活性層15の場合と等しくすることができる。単層のZnO層のかわりに、量子井戸構造を採用してもよい。   On the n-type MgZnO layer 25, for example, a ZnO active layer 26 having a thickness of 10 nm is grown. The growth conditions can be made equal to those of the active layer 15 in the second embodiment. Instead of the single ZnO layer, a quantum well structure may be adopted.

活性層26上にAg、Ga共ドープp型MgZnO層27を形成する。形成方法は、たとえば第2実施例におけるAg、Ga共ドープp型MgZnO層16のそれと等しい。   An Ag and Ga co-doped p-type MgZnO layer 27 is formed on the active layer 26. The formation method is the same as that of the Ag and Ga co-doped p-type MgZnO layer 16 in the second embodiment, for example.

第3実施例のc面サファイア基板21は絶縁性基板であるため、基板21裏面側にn側電極を取ることができない。そこでAg、Ga共ドープp型MgZnO層27の上面から、n型ZnO層24が露出するまでエッチングを行い、露出したn型ZnO層24上にn側電極28nを形成する。また、Ag、Ga共ドープp型MgZnO層27上にp側電極28pを形成し、p側電極28p上にボンディング電極29を形成する。   Since the c-plane sapphire substrate 21 of the third embodiment is an insulating substrate, an n-side electrode cannot be formed on the back side of the substrate 21. Therefore, etching is performed from the upper surface of the Ag and Ga co-doped p-type MgZnO layer 27 until the n-type ZnO layer 24 is exposed, and an n-side electrode 28n is formed on the exposed n-type ZnO layer 24. Further, the p-side electrode 28p is formed on the Ag, Ga co-doped p-type MgZnO layer 27, and the bonding electrode 29 is formed on the p-side electrode 28p.

n側電極28nは、厚さ10nmのTi層上に厚さ500nmのAu層を積層して形成し、p側電極28pは、厚さ0.5nmのNi層上に厚さ10nmのAu層を積層して形成することができる。ボンディング電極29は、厚さ500nmのAu層で形成する。このようにして、第3実施例による方法でZnO系半導体発光素子が作製される。   The n-side electrode 28n is formed by stacking a 500 nm thick Au layer on a 10 nm thick Ti layer, and the p side electrode 28p is formed by a 10 nm thick Au layer on a 0.5 nm thick Ni layer. It can be formed by stacking. The bonding electrode 29 is formed of an Au layer having a thickness of 500 nm. In this manner, a ZnO-based semiconductor light emitting device is manufactured by the method according to the third embodiment.

第3実施例によるZnO系半導体発光素子のAg、Ga共ドープp型MgZnO層27は、層中のAg濃度が均一な、高品質のp型ZnO系半導体単結晶層である。Ag濃度は、所望の値に制御されている。   The Ag and Ga co-doped p-type MgZnO layer 27 of the ZnO-based semiconductor light emitting device according to the third embodiment is a high-quality p-type ZnO-based semiconductor single crystal layer having a uniform Ag concentration in the layer. The Ag concentration is controlled to a desired value.

第3実施例による製造方法によれば、Ag濃度が均一なAg、Ga共ドープp型MgZnO層27を備える、高品質のZnO系半導体素子を製造することができる。また、p型化のためのアニール温度を広い範囲から選択することができる。   According to the manufacturing method of the third embodiment, a high-quality ZnO-based semiconductor element including the Ag and Ga co-doped p-type MgZnO layer 27 having a uniform Ag concentration can be manufactured. Moreover, the annealing temperature for p-type conversion can be selected from a wide range.

以上、実験及び実施例に沿って本発明を説明したが、本発明はこれらに制限されない。   As mentioned above, although this invention was demonstrated along experiment and an Example, this invention is not restrict | limited to these.

たとえば実験及び実施例においては、MBE装置の酸素源としてOラジカルを用いたが、オゾンやHO、アルコールなどの極性酸化剤等、酸化力の強い他のガスを使用することができる。 For example, in the experiments and examples, O radicals were used as the oxygen source of the MBE apparatus, but other gases having strong oxidizing power, such as polar oxidants such as ozone, H 2 O, and alcohol, can be used.

また、Agを含むn型ZnO系半導体単結晶構造にZnビームを照射しながらアニールを行ったが、Znビームの照射とともにAgビームの照射を行いながらアニールを行ってもよい。   In addition, although the n-type ZnO-based semiconductor single crystal structure containing Ag is annealed while being irradiated with the Zn beam, the annealing may be performed while being irradiated with the Ag beam together with the Zn beam.

更に、無電極放電管内でOガスをプラズマ化しながら(活性酸素を発生させながら)、MBE装置内に活性酸素が存在する状態でアニールを行ってもよい。 Furthermore, annealing may be performed in a state where active oxygen is present in the MBE apparatus while O 2 gas is turned into plasma (generating active oxygen) in an electrodeless discharge tube.

また、実験及び実施例では、Gaドープn型MgZn1−xO(0≦x≦0.6)単結晶層とAgO層が交互に積層された構造(AgとGaを含むn型ZnO系半導体単結晶構造)にアニールを行い、p型導電性を示すAg、Ga共ドープMgZn1−xO(0≦x≦0.6)単結晶層を形成(p型化)した。Ag(IB族元素)とGa(IIIB族元素)を含むn型ZnO系半導体単結晶構造がアニールされることで、AgがVIB族元素であるOと1価(Ag)の状態で結合しやすくなり、アクセプタとして機能する1価のAgが2価のAg2+より生じやすくなる結果、n型ZnO系半導体単結晶構造が容易にp型化すると考えられる。したがって、Gaに限らず、Gaと同じくIIIB族元素であるB、Al及びInを使用することができる。使用されるIIIB族元素は、B、Ga、Al及びInからなる群より選択される一以上のIIIB族元素であればよい。 In the experiments and examples, a Ga-doped n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layer and an AgO layer are alternately stacked (n-type ZnO containing Ag and Ga). A single crystal layer of Ag and Ga co-doped Mg x Zn 1-x O (0 ≦ x ≦ 0.6) showing p-type conductivity was formed (p-type). By annealing an n-type ZnO-based semiconductor single crystal structure containing Ag (Group IB element) and Ga (Group IIIB element), Ag is bonded to O, which is a Group VIB element, in a monovalent (Ag + ) state. As a result, monovalent Ag + functioning as an acceptor is more likely to be generated than divalent Ag 2+. As a result, it is considered that the n-type ZnO-based semiconductor single crystal structure easily becomes p-type. Therefore, not only Ga but B, Al, and In which are IIIB group elements like Ga can be used. The group IIIB element used may be one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In.

その他、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   It will be apparent to those skilled in the art that other various modifications, improvements, combinations, and the like can be made.

実施例による製造方法で製造されるp型ZnO系半導体層は、たとえば短波長(紫外〜青色波長領域)の光を発光する発光ダイオード(LED)やレーザダイオード(LD)に利用でき、また、これらの応用製品(各種インジケータ、LEDディスプレイ、CV/DVD用光源等)に利用可能である。更に、白色LEDやその応用製品(照明器具、各種インジケータ、ディスプレイ、各種表示器のバックライト等)に利用できる。また、紫外センサに利用可能である。   The p-type ZnO-based semiconductor layer manufactured by the manufacturing method according to the embodiment can be used for, for example, a light emitting diode (LED) or a laser diode (LD) that emits light of a short wavelength (ultraviolet to blue wavelength region). It can be used for application products (various indicators, LED displays, CV / DVD light sources, etc.). Furthermore, it can be used for white LEDs and their application products (lighting fixtures, various indicators, displays, backlights for various displays, etc.). Moreover, it can utilize for an ultraviolet sensor.

1 ZnO基板
2 ZnOバッファ層
3 n型ZnO層
4 アンドープZnO活性層
5 Ag、Ga共ドープp型ZnO層
5A 交互積層構造
5a GaドープZnO単結晶層
5b AgO層
6n n側電極
6p p側電極
7 ボンディング電極
11 ZnO基板
12 ZnOバッファ層
13 n型ZnO層
14 n型MgZnO層
15 活性層
15b MgZnO障壁層
15w ZnO井戸層
16 Ag、Ga共ドープp型MgZnO層
16A 交互積層構造
16a GaドープMgZnO単結晶層
16b AgO層
17n n側電極
17p p側電極
18 ボンディング電極
21 c面サファイア基板
22 MgOバッファ層
23 ZnOバッファ層
24 n型ZnO層
25 n型MgZnO層
26 活性層
27 Ag、Ga共ドープp型MgZnO層
28n n側電極
28p p側電極
29 ボンディング電極
51 ZnO基板
52 ZnOバッファ層
53 アンドープZnO層
54 交互積層構造
54a GaドープZnO単結晶層
54b AgO層
71 真空チャンバ
72 Znソースガン
73 Oソースガン
74 Mgソースガン
75 Agソースガン
76 Gaソースガン
77 ステージ
78 基板
79 膜厚計
80 RHEED用ガン
81 スクリーン
DESCRIPTION OF SYMBOLS 1 ZnO substrate 2 ZnO buffer layer 3 n-type ZnO layer 4 Undoped ZnO active layer 5 Ag, Ga co-doped p-type ZnO layer 5A Alternating structure 5a Ga-doped ZnO single crystal layer 5b AgO layer 6n n-side electrode 6p p-side electrode 7 Bonding electrode 11 ZnO substrate 12 ZnO buffer layer 13 n-type ZnO layer 14 n-type MgZnO layer 15 active layer 15b MgZnO barrier layer 15w ZnO well layer 16Ag, Ga co-doped p-type MgZnO layer 16A Alternating structure 16a Ga-doped MgZnO single crystal Layer 16b AgO layer 17n n-side electrode 17p p-side electrode 18 bonding electrode 21 c-plane sapphire substrate 22 MgO buffer layer 23 ZnO buffer layer 24 n-type ZnO layer 25 n-type MgZnO layer 26 active layer 27 Ag, Ga co-doped p-type MgZnO Layer 28n n-side electrode 28p p-side electrode 29 Bonding electrode 51 ZnO substrate 52 ZnO buffer layer 53 Undoped ZnO layer 54 Alternating layer structure 54a Ga-doped ZnO single crystal layer 54b AgO layer 71 Vacuum chamber 72 Zn source gun 73 O source gun 74 Mg source gun 75 Ag source gun 76 Ga source Gun 77 Stage 78 Substrate 79 Film thickness meter 80 RHEED gun 81 Screen

Claims (8)

(a)Agを含むn型ZnO系半導体単結晶構造を準備する工程と、
(b)Znを照射しながら前記n型ZnO系半導体単結晶構造をアニールし、Agがドープされたp型ZnO系半導体層を形成する工程と
を有するp型ZnO系半導体層の製造方法。
(A) preparing an n-type ZnO-based semiconductor single crystal structure containing Ag;
(B) annealing the n-type ZnO-based semiconductor single crystal structure while irradiating Zn, and forming a Ag-doped p-type ZnO-based semiconductor layer.
前記工程(a)において、前記Agを含むn型ZnO系半導体単結晶構造をMBE装置内で形成し、
前記工程(b)において、該MBE装置内で前記n型ZnO系半導体単結晶構造をアニールする請求項1に記載のp型ZnO系半導体層の製造方法。
In the step (a), an n-type ZnO-based semiconductor single crystal structure containing Ag is formed in an MBE apparatus,
The method for producing a p-type ZnO-based semiconductor layer according to claim 1, wherein in the step (b), the n-type ZnO-based semiconductor single crystal structure is annealed in the MBE apparatus.
前記工程(a)において、Agと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含む前記n型ZnO系半導体単結晶構造を準備し、
前記工程(b)において、Agと前記IIIB族元素が共ドープされたp型ZnO系半導体層を形成する請求項1または2に記載のp型ZnO系半導体層の製造方法。
In the step (a), the n-type ZnO-based semiconductor single crystal structure containing Ag and one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In is prepared.
The method for producing a p-type ZnO-based semiconductor layer according to claim 1 or 2, wherein in the step (b), a p-type ZnO-based semiconductor layer co-doped with Ag and the Group IIIB element is formed.
前記工程(a)において、n型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層された前記n型ZnO系半導体単結晶構造を準備する請求項1〜3のいずれか1項に記載のp型ZnO系半導体層の製造方法。 In the step (a), the n - type ZnO-based semiconductor single crystal structure in which n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers and silver oxide layers are alternately stacked is prepared. The method for producing a p-type ZnO-based semiconductor layer according to claim 1. 基板上方に、n型ZnO系半導体層を形成する工程と、
前記n型ZnO系半導体層上方に、p型ZnO系半導体層を形成する工程と
を有し、
前記p型ZnO系半導体層を形成する工程は、
(a)Agを含むn型ZnO系半導体単結晶構造を準備する工程と、
(b)Znを照射しながら前記n型ZnO系半導体単結晶構造をアニールし、Agがドープされたp型ZnO系半導体層を形成する工程と
を備えるZnO系半導体素子の製造方法。
Forming an n-type ZnO-based semiconductor layer above the substrate;
Forming a p-type ZnO-based semiconductor layer above the n-type ZnO-based semiconductor layer,
The step of forming the p-type ZnO-based semiconductor layer includes:
(A) preparing an n-type ZnO-based semiconductor single crystal structure containing Ag;
(B) annealing the n-type ZnO-based semiconductor single crystal structure while irradiating Zn, and forming a Ag-doped p-type ZnO-based semiconductor layer.
前記工程(a)において、前記Agを含むn型ZnO系半導体単結晶構造をMBE装置内で形成し、
前記工程(b)において、該MBE装置内で前記n型ZnO系半導体単結晶構造をアニールする請求項5に記載のZnO系半導体素子の製造方法。
In the step (a), an n-type ZnO-based semiconductor single crystal structure containing Ag is formed in an MBE apparatus,
The method for manufacturing a ZnO-based semiconductor element according to claim 5, wherein in the step (b), the n-type ZnO-based semiconductor single crystal structure is annealed in the MBE apparatus.
前記工程(a)において、Agと、B、Ga、Al、及びInからなる群より選択される一以上のIIIB族元素とを含む前記n型ZnO系半導体単結晶構造を準備し、
前記工程(b)において、Agと前記IIIB族元素が共ドープされたp型ZnO系半導体層を形成する請求項5または6に記載のZnO系半導体素子の製造方法。
In the step (a), the n-type ZnO-based semiconductor single crystal structure containing Ag and one or more group IIIB elements selected from the group consisting of B, Ga, Al, and In is prepared.
The method for manufacturing a ZnO-based semiconductor element according to claim 5 or 6, wherein a p-type ZnO-based semiconductor layer in which Ag and the group IIIB element are co-doped is formed in the step (b).
前記工程(a)において、n型MgZn1−xO(0≦x≦0.6)単結晶層と銀酸化物層が交互に積層された前記n型ZnO系半導体単結晶構造を準備する請求項5〜7のいずれか1項に記載のZnO系半導体素子の製造方法。 In the step (a), the n - type ZnO-based semiconductor single crystal structure in which n-type Mg x Zn 1-x O (0 ≦ x ≦ 0.6) single crystal layers and silver oxide layers are alternately stacked is prepared. The manufacturing method of the ZnO-type semiconductor element of any one of Claims 5-7 to do.
JP2014155670A 2014-07-31 2014-07-31 P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD Pending JP2016033935A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014155670A JP2016033935A (en) 2014-07-31 2014-07-31 P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014155670A JP2016033935A (en) 2014-07-31 2014-07-31 P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD

Publications (1)

Publication Number Publication Date
JP2016033935A true JP2016033935A (en) 2016-03-10

Family

ID=55452732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014155670A Pending JP2016033935A (en) 2014-07-31 2014-07-31 P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD

Country Status (1)

Country Link
JP (1) JP2016033935A (en)

Similar Documents

Publication Publication Date Title
JP6092586B2 (en) ZnO-based semiconductor layer and manufacturing method thereof, and manufacturing method of ZnO-based semiconductor light-emitting element
JP6100590B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP2009059813A (en) METHOD OF MANUFACTURING ZnO-BASED COMPOUND SEMICONDUCTOR LAYER
JP6017243B2 (en) ZnO-based semiconductor device and method for manufacturing ZnO-based semiconductor device
JP6155118B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP6100591B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP6219089B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6387264B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6334929B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6092657B2 (en) P-type ZnO-based semiconductor layer manufacturing method, ZnO-based semiconductor element manufacturing method, and n-type ZnO-based semiconductor multilayer structure
JP5912968B2 (en) Manufacturing method of p-type ZnO-based semiconductor film and manufacturing method of ZnO-based semiconductor element
JP6231841B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP6419472B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP5952120B2 (en) Method for manufacturing p-type ZnO-based semiconductor layer and method for manufacturing ZnO-based semiconductor element
JP2016033935A (en) P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP2016033934A (en) P-TYPE ZnO SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP6092648B2 (en) P-type ZnO-based semiconductor single crystal layer and ZnO-based semiconductor element
JP2015115566A (en) p-TYPE ZnO-BASED SEMICONDUCTOR LAYER, ZnO-BASED SEMICONDUCTOR ELEMENT, p-TYPE ZnO-BASED SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP2014027134A (en) p-TYPE ZnO-BASED SEMICONDUCTOR SINGLE CRYSTAL LAYER, AND ZnO-BASED SEMICONDUCTOR ELEMENT
JP6516258B2 (en) Method of manufacturing ZnO based semiconductor structure
JP6470061B2 (en) Manufacturing method of p-type ZnO-based semiconductor structure and manufacturing method of ZnO-based semiconductor element
JP2016035944A (en) p-TYPE ZnO-BASED SEMICONDUCTOR LAYER MANUFACTURING METHOD AND ZnO-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP6572089B2 (en) ZnO-based semiconductor structure and manufacturing method thereof
JP6267973B2 (en) Method for producing Ag-doped p-type ZnO-based semiconductor crystal layer
JP5727208B2 (en) Manufacturing method of ZnO-based semiconductor layer and manufacturing method of ZnO-based semiconductor light emitting device