JP2015041854A - Image sensor and imaging apparatus - Google Patents

Image sensor and imaging apparatus Download PDF

Info

Publication number
JP2015041854A
JP2015041854A JP2013171487A JP2013171487A JP2015041854A JP 2015041854 A JP2015041854 A JP 2015041854A JP 2013171487 A JP2013171487 A JP 2013171487A JP 2013171487 A JP2013171487 A JP 2013171487A JP 2015041854 A JP2015041854 A JP 2015041854A
Authority
JP
Japan
Prior art keywords
unit
pixel
pixels
row
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013171487A
Other languages
Japanese (ja)
Other versions
JP6264781B2 (en
Inventor
史郎 綱井
Shiro Tsunai
史郎 綱井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2013171487A priority Critical patent/JP6264781B2/en
Publication of JP2015041854A publication Critical patent/JP2015041854A/en
Priority to JP2017249624A priority patent/JP6920983B2/en
Application granted granted Critical
Publication of JP6264781B2 publication Critical patent/JP6264781B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To reconcile image quality maintenance in the case of a global shutter (bulk storage) and distortion suppression in the case of a rolling shutter (sequential storage).SOLUTION: An image sensor includes photoelectric conversion parts each including a plurality of pixels arranged in the row and column directions, and having a plurality of unit blocks arranged in the row and column directions, a storage control part performing any one of bulk storage control for storing the pixel signals of all rows of a plurality of pixels collectively, for each of a plurality of unit blocks, or sequential storage control for storing the pixel signals of each row sequentially from a plurality of pixels, and a control selection part for selecting any one of the bulk storage control or sequential storage control for each of the plurality of unit blocks, and making the storage control part to run.

Description

本発明は、撮像素子および撮像装置に関する。   The present invention relates to an imaging element and an imaging apparatus.

CMOSセンサの撮像素子を用いてローリングシャッタにより撮像した場合、撮像画像にローリングシャッタ歪みが生じる場合がある(例えば、特許文献1参照)。
特許文献1 特開2012−199802号公報
When imaging is performed with a rolling shutter using an imaging element of a CMOS sensor, rolling shutter distortion may occur in the captured image (see, for example, Patent Document 1).
Patent Document 1 JP 2012-199802 A

グローバルシャッタにより撮影した場合は、ローリングシャッタ歪みは生じないが、撮像素子における暗電流および読出ノイズ等の影響が撮影画像に顕れる場合がある。   When shooting with a global shutter, rolling shutter distortion does not occur, but the effects of dark current, readout noise, and the like in the image sensor may appear in the captured image.

本発明の第一態様によると、行方向および列方向に配された複数の画素を各々が含み、行方向および列方向に配列された複数の単位ブロックを有する光電変換部と、複数の単位ブロックのそれぞれに対して、複数の画素の全行の画素信号を一括して蓄積する一括蓄積制御と、複数の画素から行毎に画素信号を順次蓄積する順次蓄積制御とのいずれかを実行する蓄積制御部と、複数の単位ブロックの各々について、一括蓄積制御および順次蓄積制御のいずれかを選択して蓄積制御部に実行させる制御選択部とを備える撮像素子が提供される。   According to the first aspect of the present invention, a photoelectric conversion unit including a plurality of unit blocks arranged in the row direction and the column direction, each including a plurality of pixels arranged in the row direction and the column direction, and the plurality of unit blocks For each of the above, accumulation is performed by performing either batch accumulation control that collectively accumulates pixel signals of all rows of a plurality of pixels or sequential accumulation control that sequentially accumulates pixel signals for each row from a plurality of pixels. An imaging device is provided that includes a control unit and a control selection unit that selects and executes either a batch accumulation control or a sequential accumulation control for each of a plurality of unit blocks.

本発明の第二態様によると、上記撮像素子を備える撮像装置が提供される。   According to a second aspect of the present invention, there is provided an imaging device comprising the above imaging device.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。   It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.

撮像装置500のブロック図である。2 is a block diagram of an imaging apparatus 500. FIG. 撮像素子100の断面図である。1 is a cross-sectional view of an image sensor 100. FIG. 受光基板113のレイアウトを説明する模式図である。3 is a schematic diagram illustrating a layout of a light receiving substrate 113. FIG. 単位ブロック131と関連回路のブロック図である。It is a block diagram of a unit block 131 and related circuits. 画素150単独の回路図である。It is a circuit diagram of the pixel 150 alone. 画素150の動作を示すタイミングチャートである。3 is a timing chart showing the operation of the pixel 150. 駆動部502のブロック図である。3 is a block diagram of a driving unit 502. FIG. ローリングシャッタモードの動作を示す模式図である。It is a schematic diagram which shows operation | movement of rolling shutter mode. 被写体300の模式図である。3 is a schematic diagram of a subject 300. FIG. 撮像画像311の形状を示す模式図である。It is a schematic diagram which shows the shape of the captured image 311. FIG. グローバルシャッタモードの動作を示す模式図である。It is a schematic diagram which shows operation | movement of global shutter mode. 制御選択部474の動作を示す流れ図である。5 is a flowchart showing the operation of a control selection unit 474. 被写体300の模式図である。3 is a schematic diagram of a subject 300. FIG. 撮像画像312、313、314の形状を示す模式図である。It is a schematic diagram which shows the shape of the captured images 312,313,314. 撮像画像322、323、324の形状を示す模式図である。It is a schematic diagram which shows the shape of the picked-up image 322,323,324. 被写体300の模式図である。3 is a schematic diagram of a subject 300. FIG. 補正前の撮像画像315、316、317の形状を示す模式図である。It is a schematic diagram which shows the shape of the captured images 315, 316, and 317 before correction | amendment. 画像補正部476の動作を示す流れ図である。5 is a flowchart showing the operation of an image correction unit 476. 補正画像325、327の形状を示す模式図である。It is a schematic diagram which shows the shape of the correction | amendment images 325 and 327. FIG.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.

図1は、撮像装置500のブロック図である。撮像装置500は、撮像レンズ520を含む光学系と、撮像素子100、システム制御部501、駆動部502、測光部503、ワークメモリ504、記録部505および表示部506を含む電子回路とを備える。   FIG. 1 is a block diagram of the imaging apparatus 500. The imaging apparatus 500 includes an optical system including an imaging lens 520, and an electronic circuit including an imaging element 100, a system control unit 501, a driving unit 502, a photometric unit 503, a work memory 504, a recording unit 505, and a display unit 506.

撮像レンズ520を含む光学系は、光軸OAに沿って伝播する入射光束を撮像素子100に導く。図中では、瞳近傍に配置された仮想的な1枚の撮像レンズ520により代表して示すが、光学系は、複数の光学レンズを含み、入射光束を撮像素子100の撮像面に結像させる。撮像レンズ520は、撮像装置500に対して着脱できる交換式であってもよい。   The optical system including the imaging lens 520 guides the incident light beam propagating along the optical axis OA to the imaging device 100. In the drawing, a representative imaging lens 520 arranged in the vicinity of the pupil is representatively shown, but the optical system includes a plurality of optical lenses and forms an incident light beam on the imaging surface of the imaging device 100. . The imaging lens 520 may be an interchangeable type that can be attached to and detached from the imaging device 500.

駆動部502は、撮像素子100に対して、画素信号の蓄積制御および読出制御を実行する。これにより、駆動部502は、システム制御部501の制御の下に、撮像素子100に対して、画素信号の蓄積制御および読み出し制御等を実行する。   The drive unit 502 performs pixel signal accumulation control and readout control on the image sensor 100. Accordingly, the drive unit 502 performs pixel signal accumulation control, readout control, and the like on the image sensor 100 under the control of the system control unit 501.

測光部503は、撮像レンズ520への入射光束の一部を受光して輝度を検出する受光素子を有する。これにより、測光部503は、撮像シーンの輝度分布等を検出する。測光部503は、撮像素子100の一部を受光素子として利用してもよい。   The photometric unit 503 has a light receiving element that receives a part of a light beam incident on the imaging lens 520 and detects luminance. As a result, the photometry unit 503 detects the luminance distribution and the like of the imaging scene. The photometry unit 503 may use a part of the image sensor 100 as a light receiving element.

ワークメモリ504は、システム制御部501が処理を実行する場合の作業領域として用いられる。また、ワークメモリ504は、記録部505に記録する情報、表示部506が表示する情報等のバッファとしても機能する。   The work memory 504 is used as a work area when the system control unit 501 executes processing. The work memory 504 also functions as a buffer for information recorded in the recording unit 505, information displayed on the display unit 506, and the like.

システム制御部501は、画像処理部511、演算部512等を含む。画像処理部511は、ワークメモリ504を作業領域として画像処理を実行して画像データを生成する。例えば、生成する画像データがJPEG形式の画像データである場合は、ホワイトバランス処理、ガンマ処理、圧縮処理等を実行する。   The system control unit 501 includes an image processing unit 511, a calculation unit 512, and the like. The image processing unit 511 performs image processing using the work memory 504 as a work area to generate image data. For example, when the image data to be generated is JPEG image data, white balance processing, gamma processing, compression processing, and the like are executed.

画像処理部511が生成した画像データは、記録部505に記録される。また、生成された画像データは、表示部506に表示される場合もある。更に、通信回線を通じて、外部の格納部、例えばクラウドサーバに転送される場合もある。演算部512は、例えば、システム制御部501が測光部503から取得した輝度情報に基づいて、撮像装置500の撮像動作におけるシャッタ速度、絞り値、ISO感度等を決定する。   Image data generated by the image processing unit 511 is recorded in the recording unit 505. Further, the generated image data may be displayed on the display unit 506. Furthermore, it may be transferred to an external storage unit such as a cloud server through a communication line. For example, the calculation unit 512 determines the shutter speed, aperture value, ISO sensitivity, and the like in the imaging operation of the imaging apparatus 500 based on the luminance information acquired by the system control unit 501 from the photometry unit 503.

撮像素子100は、撮像レンズ520への入射光束に対応した画素信号を発生する。撮像素子100が発生した画素信号は、システム制御部501の画像処理部511において画像データとなる。   The image sensor 100 generates a pixel signal corresponding to the light beam incident on the imaging lens 520. The pixel signal generated by the image sensor 100 becomes image data in the image processing unit 511 of the system control unit 501.

図2は、撮像素子100の断面図である。撮像素子100は、互いに積層された受光基板113、信号処理基板111およびメモリ基板112を備える。受光基板113、信号処理基板111およびメモリ基板112は、Cu等の導電性を有するバンプ109により互いに電気的に接続される。   FIG. 2 is a cross-sectional view of the image sensor 100. The image sensor 100 includes a light receiving substrate 113, a signal processing substrate 111, and a memory substrate 112 that are stacked on each other. The light receiving substrate 113, the signal processing substrate 111, and the memory substrate 112 are electrically connected to each other by a conductive bump 109 such as Cu.

なお、図中に白抜き矢印で示すように、被写体光束は、撮像素子100に対して、Z軸プラス方向に入射する。本実施形態において、受光基板113に対して被写体光束が入射する面を、以降の説明において裏面と記載する。また、図中の座標軸により示す通り、Z軸に直交する図中右方向をX軸プラス方向、Z軸およびX軸に直交して紙面を手前に向かって交差する方向をY軸プラス方向と記載する。   Note that the subject light flux is incident on the image sensor 100 in the plus direction of the Z axis, as indicated by the white arrow in the figure. In the present embodiment, the surface on which the subject luminous flux is incident on the light receiving substrate 113 is referred to as the back surface in the following description. In addition, as indicated by the coordinate axes in the figure, the right direction in the figure orthogonal to the Z axis is described as the X axis plus direction, and the direction perpendicular to the Z axis and X axis and intersecting the paper surface toward the front is described as the Y axis plus direction. To do.

受光基板113は、電気的要素として光電変換素子層106および配線層108を有する。光電変換素子層106は、配線層108の裏面側に配される。光電変換素子層106は、二次元的に配された複数のフォトダイオード104および複数のトランジスタ105を有する。複数のトランジスタ105の各々は、複数のフォトダイオード104のいずれかに対応して設けられる。   The light receiving substrate 113 includes a photoelectric conversion element layer 106 and a wiring layer 108 as electrical elements. The photoelectric conversion element layer 106 is disposed on the back side of the wiring layer 108. The photoelectric conversion element layer 106 includes a plurality of photodiodes 104 and a plurality of transistors 105 arranged two-dimensionally. Each of the plurality of transistors 105 is provided corresponding to one of the plurality of photodiodes 104.

光電変換素子層106は、入射光に対応した画素信号を出力する光電変換素子を含む。受光基板113の一例は裏面照射型のCMOSイメージセンサであり、光電変換素子層106には、光電変換素子としてのフォトダイオード104が配される。   The photoelectric conversion element layer 106 includes a photoelectric conversion element that outputs a pixel signal corresponding to incident light. An example of the light receiving substrate 113 is a back-illuminated CMOS image sensor, and the photoelectric conversion element layer 106 is provided with a photodiode 104 as a photoelectric conversion element.

受光基板113において、配線層108は、光電変換素子層106からの画素信号を信号処理基板111に伝送する配線107を有する。配線107は多層に配されてもよく、更に、受動素子および能動素子を含んでもよい。   In the light receiving substrate 113, the wiring layer 108 includes a wiring 107 that transmits a pixel signal from the photoelectric conversion element layer 106 to the signal processing substrate 111. The wiring 107 may be arranged in multiple layers, and may further include a passive element and an active element.

配線層108の表面には複数のバンプ109が配される。当該複数のバンプ109が信号処理基板111の対向する面に設けられた複数のバンプ109と位置合わせされて、受光基板113と信号処理基板111とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。   A plurality of bumps 109 are disposed on the surface of the wiring layer 108. The plurality of bumps 109 are aligned with the plurality of bumps 109 provided on the opposing surface of the signal processing substrate 111, and the light receiving substrate 113 and the signal processing substrate 111 are aligned by being pressed or the like. The bumps 109 are joined and electrically connected.

また、受光基板113は、光学的要素として、カラーフィルタ102およびマイクロレンズ101を有する。受光基板113において、カラーフィルタ102は、光電変換素子層106における入射光の入射側に、パシベーション膜103を介して配される。よって、複数のフォトダイオード104の各々には、カラーフィルタ102を通じて入射光が入射する。   The light receiving substrate 113 includes a color filter 102 and a microlens 101 as optical elements. In the light receiving substrate 113, the color filter 102 is disposed on the incident light incident side of the photoelectric conversion element layer 106 via the passivation film 103. Therefore, incident light enters each of the plurality of photodiodes 104 through the color filter 102.

また、カラーフィルタ102は、互いに異なる波長領域を透過する複数の種類が含まれる。種類の異なるカラーフィルタ102は、フォトダイオード104のそれぞれに対応して特定の配列を有する。これらカラーフィルタ102、フォトダイオード104およびトランジスタ105の組が一つの画素を形成する。   The color filter 102 includes a plurality of types that transmit different wavelength regions. The different types of color filters 102 have a specific arrangement corresponding to each of the photodiodes 104. A set of the color filter 102, the photodiode 104, and the transistor 105 forms one pixel.

マイクロレンズ101は、カラーフィルタ102に対する入射光の入射側に、それぞれの画素に対応して配される。マイクロレンズ101の各々は、対応するフォトダイオード104へ向けて入射光を集光する。   The microlens 101 is arranged corresponding to each pixel on the incident light incident side with respect to the color filter 102. Each of the microlenses 101 collects incident light toward the corresponding photodiode 104.

信号処理基板111は、受光基板113から取得した画素信号を処理する。また、メモリ基板112は、画素信号を記憶する。信号処理基板111およびメモリ基板112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされて、信号処理基板111とメモリ基板112とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。   The signal processing substrate 111 processes the pixel signal acquired from the light receiving substrate 113. The memory substrate 112 stores pixel signals. A plurality of bumps 109 are disposed on the surfaces of the signal processing substrate 111 and the memory substrate 112 facing each other. The bumps 109 are aligned with each other, and the signal processing substrate 111 and the memory substrate 112 are pressurized, so that the aligned bumps 109 are joined and electrically connected.

なお、バンプ109間の接合には、固相拡散によるCuバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用しても良い。また、バンプ109は、例えば後述する一つの出力配線に対して一つ程度設ければ良い。したがって、バンプ109の大きさは、フォトダイオード104のピッチよりも大きくても良い。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ109よりも大きなバンプを併せて設けても良い。   The bonding between the bumps 109 is not limited to Cu bump bonding by solid phase diffusion, and micro bump bonding by solder melting may be employed. Further, for example, about one bump 109 may be provided for one output wiring described later. Therefore, the size of the bump 109 may be larger than the pitch of the photodiode 104. Further, a bump larger than the bump 109 corresponding to the pixel region may be provided in a peripheral region other than the pixel region where the pixels are arranged.

信号処理基板111は、表裏面にそれぞれ設けられた回路を互いに接続するTSV(シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられることが好ましい。また、TSV110は、受光基板113の周辺領域、メモリ基板112にも設けられて良い。   The signal processing substrate 111 has TSVs (silicon through electrodes) 110 that connect circuits provided on the front and back surfaces to each other. The TSV 110 is preferably provided in the peripheral area. The TSV 110 may also be provided in the peripheral region of the light receiving substrate 113 and the memory substrate 112.

図3は、撮像素子100の光電変換素子層106における画素150および単位ブロック131のレイアウトを示す模式図である。図中のレイアウトは、受光基板113を裏面側から見た様子を示す。   FIG. 3 is a schematic diagram illustrating a layout of the pixels 150 and the unit blocks 131 in the photoelectric conversion element layer 106 of the image sensor 100. The layout in the figure shows a state in which the light receiving substrate 113 is viewed from the back side.

光電変換素子層106には、行方向および列方向に配列された複数の単位ブロック131が配される。更に、単位ブロック131の各々は、単位ブロック131と同じ行方向および列方向に配列された複数の画素150を含む。よって、撮像素子100には、2000万個以上の画素150が行列状に配置される。   A plurality of unit blocks 131 arranged in the row direction and the column direction are arranged in the photoelectric conversion element layer 106. Further, each unit block 131 includes a plurality of pixels 150 arranged in the same row direction and column direction as the unit block 131. Therefore, 20 million or more pixels 150 are arranged in a matrix on the image sensor 100.

図示の例では、単位ブロック131の各々は、互いに隣接する4画素×4画素の16個の画素150により形成される。なお、図中に示す部分拡大図に記入したように、単位ブロック131を形成する16個の画素150は、例えばベイヤー配列に従って、緑色画素Gb、Gr、青色画素Bおよび赤色画素Rの4画素のいずれかを割当られる。   In the illustrated example, each of the unit blocks 131 is formed by 16 pixels 150 of 4 pixels × 4 pixels adjacent to each other. As shown in the enlarged partial view in the figure, the 16 pixels 150 forming the unit block 131 are, for example, four pixels of green pixels Gb, Gr, blue pixels B, and red pixels R according to the Bayer array. Either one is assigned.

緑色画素Gb、Grは、カラーフィルタ102として緑色フィルタを有し、入射光のうち緑色波長帯の光を受光する。同様に、青色画素Bは、カラーフィルタ102として青色フィルタを有し、青色波長帯の光を受光し、赤色画素Rは、カラーフィルタ102として赤色フィルタを有し、赤色波長帯の光を受光する。   The green pixels Gb and Gr have a green filter as the color filter 102 and receive light in the green wavelength band of incident light. Similarly, the blue pixel B has a blue filter as the color filter 102 and receives light in the blue wavelength band, and the red pixel R has a red filter as the color filter 102 and receives light in the red wavelength band. .

なお、単位ブロック131を形成する画素150の数が上記に限られないことはもちろんである。また、複数の画素150により形成された単位ブロック131の形状も、正方形に限られない。よって、受光基板113全体の画素数が2000万画素程度ある場合に単位ブロック131の配列数が、例えば64行32列、48行114列等になるレイアウトにしてもよい。   Of course, the number of pixels 150 forming the unit block 131 is not limited to the above. Further, the shape of the unit block 131 formed by the plurality of pixels 150 is not limited to a square. Therefore, when the total number of pixels of the light receiving substrate 113 is about 20 million pixels, the layout of the unit blocks 131 may be, for example, 64 rows and 32 columns, 48 rows and 114 columns, and the like.

図4は、撮像素子100に形成された単位ブロック131のひとつに対する接続関係の概略を示す。図示の単位ブロック131は、L行およびP列の画素150を含み、行制御部200および周辺回路133が接続される。   FIG. 4 shows an outline of the connection relationship for one of the unit blocks 131 formed in the image sensor 100. The illustrated unit block 131 includes pixels 150 of L rows and P columns, to which the row control unit 200 and the peripheral circuit 133 are connected.

撮像素子100において、行制御部200は、配線Rst_l(ただし、lは1からLの整数)、配線Tx_l、配線Sel_lを通じて単位ブロック131に結合される。配線Rst_l、配線Tx_l、配線Sel_lの各々は、単位ブロック131内における1行目のP個の画素150に共通に接続される。同様に、配線Tx_l、配線Sel_lも、単位ブロック131内におけるl行目のP個の画素150に共通に接続される。   In the image sensor 100, the row control unit 200 is coupled to the unit block 131 through the wiring Rst_l (where l is an integer from 1 to L), the wiring Tx_l, and the wiring Sel_l. Each of the wiring Rst_l, the wiring Tx_l, and the wiring Sel_l is commonly connected to the P pixels 150 in the first row in the unit block 131. Similarly, the wiring Tx_l and the wiring Sel_l are also commonly connected to the P pixels 150 in the l-th row in the unit block 131.

行制御部200は、行選択部、垂直走査回路等と呼ばれる場合もある。行制御部200は、単位ブロック131ごとに設けられる。撮像素子100において、行制御部200は信号処理基板111側に設けられてもよい。   The row control unit 200 may be called a row selection unit, a vertical scanning circuit, or the like. The row control unit 200 is provided for each unit block 131. In the image sensor 100, the row control unit 200 may be provided on the signal processing board 111 side.

撮像素子100において、周辺回路133は、列伝送路170_p(ただし、pは1からPの整数)を通じて単位ブロック131に結合される。列伝送路170_pは、同一列の画素150毎に設けられる。   In the image sensor 100, the peripheral circuit 133 is coupled to the unit block 131 through the column transmission path 170_p (where p is an integer from 1 to P). The column transmission path 170_p is provided for each pixel 150 in the same column.

また、列伝送路170_pは、単位ブロック131におけるp列目のL個の画素150に共通に接続される。これにより、列伝送路170は単位ブロック131内の同一列の画素150で共有され、当該列に含まれる画素150からの画素信号を伝送する。   The column transmission path 170_p is connected in common to the L pixels 150 in the p-th column in the unit block 131. Accordingly, the column transmission path 170 is shared by the pixels 150 in the same column in the unit block 131, and transmits the pixel signal from the pixels 150 included in the column.

撮像素子100において、列伝送路170_pは受光基板113側から、バンプ109を通じて、信号処理基板111に実装された周辺回路133に接続される。信号処理基板111における周辺回路133は、受光基板113における単位ブロック131に対応する位置に、単位ブロック131毎に配される。   In the image sensor 100, the column transmission path 170_p is connected to the peripheral circuit 133 mounted on the signal processing board 111 through the bump 109 from the light receiving board 113 side. The peripheral circuit 133 in the signal processing board 111 is arranged for each unit block 131 at a position corresponding to the unit block 131 in the light receiving board 113.

周辺回路133の各々は、列伝送路170_p毎に直列に接続されたアナログ/デジタル変換回路202およびCDS回路204を有する。アナログ/デジタル変換回路202とCDS回路204との組は、単位ブロック131あたり、列数と同じP個設けられる。   Each of the peripheral circuits 133 includes an analog / digital conversion circuit 202 and a CDS circuit 204 connected in series for each column transmission path 170_p. P sets of analog / digital conversion circuits 202 and CDS circuits 204 are provided per unit block 131, which is the same as the number of columns.

周辺回路133はさらに、CDS回路204の出力側に配されたシフトレジスタ206を有する。図示の例において、シフトレジスタ206は、単位ブロック131毎に配される。シフトレジスタ206の出力は、列バスライン172を通じて画素メモリ414に接続される。シフトレジスタ206は、水平走査回路、マルチプレクサ等と呼ばれる場合もある。   The peripheral circuit 133 further includes a shift register 206 disposed on the output side of the CDS circuit 204. In the illustrated example, the shift register 206 is provided for each unit block 131. The output of the shift register 206 is connected to the pixel memory 414 through the column bus line 172. The shift register 206 may be called a horizontal scanning circuit, a multiplexer, or the like.

図5は、単位ブロック131を形成する画素150の構造を示す回路図である。ただし、図示の回路は二つのフォトダイオード104−1、104−2を含み、二つ分の画素150に相当する。これら2つの画素は、単位ブロック131において同一の列に含まれる。   FIG. 5 is a circuit diagram showing the structure of the pixel 150 forming the unit block 131. However, the illustrated circuit includes two photodiodes 104-1 and 104-2 and corresponds to two pixels 150. These two pixels are included in the same column in the unit block 131.

フォトダイオード104−1、104−2は、各々に対応して配された選択トランジスタ61−1、61−2の一端にカソードを個別に結合される。フォトダイオード104−1、104−2は、各々受光量に応じた電荷を蓄積する。   The photodiodes 104-1 and 104-2 have their cathodes individually coupled to one ends of the selection transistors 61-1 and 61-2 arranged corresponding to the photodiodes 104-1 and 104-2, respectively. Each of the photodiodes 104-1 and 104-2 accumulates electric charge according to the amount of received light.

選択トランジスタ61−1、61−2は、フォトダイオード104−1、104−2が蓄積した電荷量に応じた電圧を出力するか否かを切り替える。選択トランジスタ61は、例えば、行制御部200から与えられる配線Tx_lを通じて与えられる画素選択信号により導通状態を制御される。   The selection transistors 61-1 and 61-2 switch whether to output a voltage corresponding to the amount of charge accumulated in the photodiodes 104-1 and 104-2. For example, the conduction state of the selection transistor 61 is controlled by a pixel selection signal provided through the wiring Tx_l provided from the row control unit 200.

更に、画素150は、フォトダイオード104−1、104−2共通に設けられたリセットトランジスタ59、増幅トランジスタ60、接地側トランジスタ65、第1トランジスタ78、第2トランジスタ63、増幅トランジスタ66、転送トランジスタ64、および、コンデンサ10を有する。これら共通に設けられるトランジスタは、コンデンサ10の状態(両極にどのような電圧が印加されるかを示す状態)を制御するスイッチ部として機能する。   Further, the pixel 150 includes a reset transistor 59, an amplification transistor 60, a ground side transistor 65, a first transistor 78, a second transistor 63, an amplification transistor 66, and a transfer transistor 64 provided in common to the photodiodes 104-1 and 104-2. And a capacitor 10. These commonly provided transistors function as a switch unit that controls the state of the capacitor 10 (a state indicating what voltage is applied to both electrodes).

図示の例において、画素150は、フォトダイオード104−1、104−2のそれぞれの出力におけるフィードスルー電圧および信号電圧を、一つのコンデンサ10により順番に保持する。これにより、画素150の各々にCDS用の回路を設けつつ、各画素150のCDS用回路の面積を低減することができる。また、共通のコンデンサ10でフィードスルー電圧および信号電圧を保持するので、画素値を精度よく検出できる。   In the illustrated example, the pixel 150 sequentially holds the feedthrough voltage and the signal voltage at the outputs of the photodiodes 104-1 and 104-2 by the single capacitor 10. Thereby, the area of the CDS circuit of each pixel 150 can be reduced while providing the CDS circuit in each of the pixels 150. Further, since the feedthrough voltage and the signal voltage are held by the common capacitor 10, the pixel value can be detected with high accuracy.

リセットトランジスタ59は、それぞれの選択トランジスタ61を介してフォトダイオード104に接続される。リセットトランジスタ59は、フォトダイオード104−1、104−2のカソードを、基準電圧VCCに接続するか否かを切り替える。リセットトランジスタ59は、行制御部200の配線Rst_lを通じて印可されるリセット信号により制御される。   The reset transistor 59 is connected to the photodiode 104 via each selection transistor 61. The reset transistor 59 switches whether to connect the cathodes of the photodiodes 104-1 and 104-2 to the reference voltage VCC. The reset transistor 59 is controlled by a reset signal applied through the wiring Rst_l of the row control unit 200.

増幅トランジスタ60のゲートは、選択トランジスタ61−1、61−2をそれぞれ介してフォトダイオード104−1、104−2に接続される。増幅トランジスタ60は、選択トランジスタ61がオン状態になることにより選択されたフォトダイオード104−1、104−2のいずれかが出力する電圧を増幅する。増幅トランジスタ60は、基準電圧VCCおよび接地電位の間に配される。   The gate of the amplification transistor 60 is connected to the photodiodes 104-1 and 104-2 via the selection transistors 61-1 and 61-2, respectively. The amplification transistor 60 amplifies the voltage output from one of the photodiodes 104-1 and 104-2 selected when the selection transistor 61 is turned on. The amplification transistor 60 is disposed between the reference voltage VCC and the ground potential.

また、増幅トランジスタ60と接地電位との間には、接地側トランジスタ65が配される。接地側トランジスタ65のゲートには、Pコントロール電圧が印可される。   A ground-side transistor 65 is disposed between the amplification transistor 60 and the ground potential. A P control voltage is applied to the gate of the ground side transistor 65.

コンデンサ10は、3つの電極を有し、第1電極および第2電極が対向して配置され、第2電極および第3電極が対向して配置される。これにより、コンデンサ10は3端子コンデンサを形成し、フォトダイオード104−1、104−2に蓄積された電荷量に応じた電圧で充放電される。   The capacitor 10 has three electrodes, the first electrode and the second electrode are arranged to face each other, and the second electrode and the third electrode are arranged to face each other. As a result, the capacitor 10 forms a three-terminal capacitor, and is charged and discharged with a voltage corresponding to the amount of charge accumulated in the photodiodes 104-1 and 104-2.

コンデンサ10の第1電極は、第1トランジスタ78を介して、増幅トランジスタ60の出力端に接続される。第1トランジスタ78は、増幅トランジスタ60により増幅されたフォトダイオード104−1、104−2の出力を、第1電極に接続するか否かを切り替える第1スイッチとして機能する。第1トランジスタ78は、ゲートに印可される第1制御信号SH1により制御される。   The first electrode of the capacitor 10 is connected to the output terminal of the amplification transistor 60 through the first transistor 78. The first transistor 78 functions as a first switch that switches whether the outputs of the photodiodes 104-1 and 104-2 amplified by the amplification transistor 60 are connected to the first electrode. The first transistor 78 is controlled by a first control signal SH1 applied to the gate.

コンデンサ10の第2電極は、第2トランジスタ63を介して、増幅トランジスタ60の出力端に接続される。第2トランジスタ63は、増幅トランジスタ60により増幅されたフォトダイオード104の出力を、第2電極に接続するか否かを切り替える第2スイッチとして機能する。第2トランジスタ63は、ゲートに印可される第2制御信号SH2により制御される。   The second electrode of the capacitor 10 is connected to the output terminal of the amplification transistor 60 via the second transistor 63. The second transistor 63 functions as a second switch for switching whether or not the output of the photodiode 104 amplified by the amplification transistor 60 is connected to the second electrode. The second transistor 63 is controlled by a second control signal SH2 applied to the gate.

コンデンサ10の第3電極は、基準電位に接続される。第2電極と第3電極との間の容量により、基準電位に対する第2電極の電位が維持される。なお、コンデンサ10は、同一の領域に重ねて形成された第1電極、第2電極および第3電極を有する。よって、複数の2端子のコンデンサを用いる場合に比較して実装面積を縮小できる。しかしながら、コンデンサ10は、ノードBおよびノードCの間に設けられた2端子コンデンサと、ノードBおよび基準電位間に設けられた2端子コンデンサとの2素子を用いて形成してもよい。   The third electrode of the capacitor 10 is connected to the reference potential. Due to the capacitance between the second electrode and the third electrode, the potential of the second electrode with respect to the reference potential is maintained. Capacitor 10 includes a first electrode, a second electrode, and a third electrode that are formed in the same region. Therefore, the mounting area can be reduced as compared with the case of using a plurality of two-terminal capacitors. However, capacitor 10 may be formed using two elements, a two-terminal capacitor provided between node B and node C, and a two-terminal capacitor provided between node B and the reference potential.

増幅トランジスタ66は、コンデンサ10の第1電極における電圧を増幅して出力する。転送トランジスタ64は、増幅トランジスタ66が出力する電圧を、読み出し線170−pに転送するか否かを切り替える転送部として機能する。転送トランジスタ64は、行制御部200から配線Sel_lを通じて与えられる行選択信号により制御される。   The amplification transistor 66 amplifies and outputs the voltage at the first electrode of the capacitor 10. The transfer transistor 64 functions as a transfer unit that switches whether to transfer the voltage output from the amplification transistor 66 to the read line 170-p. The transfer transistor 64 is controlled by a row selection signal supplied from the row control unit 200 through the wiring Sel_l.

コンデンサ10は、行制御部200から与えられる各制御信号により、第2電極にフィードスルー電圧が印加される第1状態と、第2電極に信号電圧が印加される第2状態とを順番に遷移させる。周辺回路133は、少なくとも第2状態において転送トランジスタ64をオンにして、コンデンサ10の第1電極の電圧レベルを転送させる。これにより、周辺回路133は、転送された電圧レベルに基づいて画素信号の画素値を算出できる。   The capacitor 10 sequentially transitions between a first state in which a feedthrough voltage is applied to the second electrode and a second state in which a signal voltage is applied to the second electrode, in accordance with each control signal given from the row control unit 200. Let The peripheral circuit 133 turns on the transfer transistor 64 at least in the second state, and transfers the voltage level of the first electrode of the capacitor 10. Thereby, the peripheral circuit 133 can calculate the pixel value of the pixel signal based on the transferred voltage level.

図6は、画素150の動作を示すタイミングチャートであり、図5に示したノードA、B、Cにおける信号波形を示す。ノードAは増幅トランジスタ60の出力端に、ノードBはコンデンサ10の第2電極に、ノードCはコンデンサ10の第1電極に、それぞれ対応する。   FIG. 6 is a timing chart showing the operation of the pixel 150, and shows signal waveforms at the nodes A, B, and C shown in FIG. Node A corresponds to the output terminal of the amplification transistor 60, node B corresponds to the second electrode of the capacitor 10, and node C corresponds to the first electrode of the capacitor 10.

フォトダイオード104−1の出力を読み出す場合について説明する。まず、リセット信号RSTがHレベルになり、リセットトランジスタ59がオン状態になる。また、選択トランジスタ61−1がオン状態に制御される。これにより、フォトダイオード104−1のカソード電圧がリセットされ、ノードAにおける電圧は基準電圧VCCとなる。なお、増幅トランジスタ60および66の増幅率は1とする。   A case where the output of the photodiode 104-1 is read will be described. First, the reset signal RST becomes H level, and the reset transistor 59 is turned on. Further, the selection transistor 61-1 is controlled to be on. As a result, the cathode voltage of the photodiode 104-1 is reset, and the voltage at the node A becomes the reference voltage VCC. The amplification factors of the amplification transistors 60 and 66 are 1.

リセットしてから時間が経過すると、ノードAにおける電圧はフィードスルー電圧Vftとなる。行制御部200は、リセット信号RSTを入力して所定の時間が経過してから、第1制御信号SH1および第2制御信号SH2をHレベルにする。これにより、第1トランジスタ78および第2トランジスタ63は共にオン状態となる。このとき、コンデンサ10の第1電極(ノードC)には基準電圧VCCが印加され、第2電極(ノードB)にはフィードスルー電圧Vftが印加される(第1状態)。   When time elapses after resetting, the voltage at the node A becomes the feedthrough voltage Vft. The row control unit 200 sets the first control signal SH1 and the second control signal SH2 to the H level after a predetermined time has elapsed after receiving the reset signal RST. As a result, both the first transistor 78 and the second transistor 63 are turned on. At this time, the reference voltage VCC is applied to the first electrode (node C) of the capacitor 10, and the feedthrough voltage Vft is applied to the second electrode (node B) (first state).

次に、第1制御信号SH1および第2制御信号SH2をLレベルにする。これにより、コンデンサ10の第1電極はフローティング状態となり、コンデンサ10の電極間電圧が維持される。   Next, the first control signal SH1 and the second control signal SH2 are set to L level. Thereby, the 1st electrode of the capacitor | condenser 10 will be in a floating state, and the voltage between electrodes of the capacitor | condenser 10 is maintained.

続いて、フォトダイオード104−1における当該フレームの受光が終了するタイミングで、ノードAにおける電圧は、フォトダイオード104−1における蓄積電荷量に応じた電圧sig1に応じた電圧となる。具体的には、フィードスルー電圧Vftから電圧sig1だけ下がった電圧となる。   Subsequently, the voltage at the node A becomes a voltage according to the voltage sig1 according to the amount of accumulated charge in the photodiode 104-1, at the timing when the light reception of the frame by the photodiode 104-1 is completed. Specifically, the voltage is lower than the feedthrough voltage Vft by the voltage sig1.

更に、第1制御信号SH1をLレベルに維持しつつ、第2制御信号SH2をHレベルにする。これにより、第2トランジスタ63はオン状態となる(第2状態)。   Further, the second control signal SH2 is set to H level while maintaining the first control signal SH1 at L level. As a result, the second transistor 63 is turned on (second state).

第1制御信号SH1がLレベルに維持されているので、コンデンサ10が第2状態に遷移すると、第1電極はフローティング状態となる。これにより、第1状態におけるコンデンサ10の電極間電圧を維持しつつ、フォトダイオード104−1が出力する信号電圧が第2電極に印加される。第2電極の電圧は、第1状態に比べて電圧sig1だけ低下するので、第1電極の電圧も第1状態に比べて電圧sig1だけ低下する。   Since the first control signal SH1 is maintained at the L level, when the capacitor 10 transitions to the second state, the first electrode enters a floating state. Thereby, the signal voltage output from the photodiode 104-1 is applied to the second electrode while maintaining the voltage between the electrodes of the capacitor 10 in the first state. Since the voltage of the second electrode is decreased by the voltage sig1 compared to the first state, the voltage of the first electrode is also decreased by the voltage sig1 compared to the first state.

周辺回路133は、少なくとも第2状態において、第1電極(ノードC)の電圧を読み出す。なお、第1状態における第1電極の電圧は、基準電圧VCCであるので、当該基準電圧が既知である場合、周辺回路133は、第1状態における第1電極の電圧を読み出さなくともよい。この場合、周辺回路133は、既知の基準電圧VCCから、第2状態における第1電極の電圧を減算することで、電圧sig1を検出する。   The peripheral circuit 133 reads the voltage of the first electrode (node C) at least in the second state. Note that since the voltage of the first electrode in the first state is the reference voltage VCC, the peripheral circuit 133 may not read the voltage of the first electrode in the first state when the reference voltage is known. In this case, the peripheral circuit 133 detects the voltage sig1 by subtracting the voltage of the first electrode in the second state from the known reference voltage VCC.

周辺回路133は、当該既知の基準電圧VCCの値を、撮像素子100の温度等に応じて補正してもよい。なお、周辺回路133は、第1状態および第2状態のそれぞれにおいて、第1電極(ノードC)の電圧を読み出して、差分を算出してもよい。これにより、フォトダイオード104−1における蓄積電荷量に応じた電圧sig1、すなわち画素値を算出する。   The peripheral circuit 133 may correct the value of the known reference voltage VCC according to the temperature of the image sensor 100 or the like. The peripheral circuit 133 may read the voltage of the first electrode (node C) and calculate the difference in each of the first state and the second state. As a result, the voltage sig1, that is, the pixel value corresponding to the accumulated charge amount in the photodiode 104-1, is calculated.

次に、フォトダイオード104−2の出力を読み出す。このとき、リセット信号RSTがHレベルとなり、リセットトランジスタ59がオン状態となる。また、選択トランジスタ61−2はオン状態に制御される。これにより、フォトダイオード104−2のカソード電圧がリセットされ、ノードAにおける電圧は基準電圧VCCとなる。以降の動作は、フォトダイオード104−1の場合と同様である。周辺回路133は、第2状態において読み出した電圧により、フォトダイオード104−2における蓄積電荷量に応じた電圧sig2を算出する。   Next, the output of the photodiode 104-2 is read. At this time, the reset signal RST becomes H level, and the reset transistor 59 is turned on. The selection transistor 61-2 is controlled to be in an on state. As a result, the cathode voltage of the photodiode 104-2 is reset, and the voltage at the node A becomes the reference voltage VCC. The subsequent operation is the same as that of the photodiode 104-1. The peripheral circuit 133 calculates a voltage sig2 corresponding to the amount of charge accumulated in the photodiode 104-2 based on the voltage read in the second state.

このような構成および動作により、一つのコンデンサ10を用いて、フォトダイオード104−1、104−2の出力を相関二重サンプリングできる。このため、回路面積を低減することができ、また、コンデンサのバラツキによる誤差を無くすことができる。また、本実施例においては、2つのフォトダイオード104で一つのコンデンサ10および周辺のスイッチ部を共有するので、更に回路面積を低減することができる。   With such a configuration and operation, the output of the photodiodes 104-1 and 104-2 can be correlated and sampled using one capacitor 10. As a result, the circuit area can be reduced, and errors due to capacitor variations can be eliminated. In the present embodiment, the two photodiodes 104 share one capacitor 10 and the peripheral switch portion, so that the circuit area can be further reduced.

なお、コンデンサ10およびスイッチ部は、それぞれのフォトダイオード104に対応して設けられるが、図示のように、複数のフォトダイオード104−1、104−2に対して一組のコンデンサ10およびスイッチ部を共通に設けてもよい。また、一つのフォトダイオード104に対して一組のコンデンサ10およびスイッチ部を設けてもよい。   The capacitor 10 and the switch unit are provided corresponding to each photodiode 104. However, as illustrated, a set of the capacitor 10 and the switch unit is provided for the plurality of photodiodes 104-1, 104-2. You may provide in common. One set of capacitor 10 and switch unit may be provided for one photodiode 104.

スイッチ部は、コンデンサ10毎に設けられる。コンデンサ10が2以上のフォトダイオード104に共有される場合、コンデンサ10は、それぞれのフォトダイオード104−1、104−2の出力値を順番に保持する。また、複数のコンデンサ10は、対応するフォトダイオード104−1、104−2の出力値を同時に保持してもよい。   The switch unit is provided for each capacitor 10. When the capacitor 10 is shared by two or more photodiodes 104, the capacitor 10 holds the output values of the respective photodiodes 104-1 and 104-2 in order. The plurality of capacitors 10 may simultaneously hold the output values of the corresponding photodiodes 104-1 and 104-2.

図7は、撮像素子100を駆動する駆動部502のブロック図である。駆動部502は、駆動制御部420、センサ制御部441、ブロック制御部442、同期制御部443、信号制御部444および画素メモリ414を有する。   FIG. 7 is a block diagram of the drive unit 502 that drives the image sensor 100. The drive unit 502 includes a drive control unit 420, a sensor control unit 441, a block control unit 442, a synchronization control unit 443, a signal control unit 444, and a pixel memory 414.

駆動部502において、センサ制御部441は、撮像素子100の画素150における各画素の電荷蓄積、電荷読み出しに関わる制御信号を、受光基板113へ送信する。より具体的には、センサ制御部441は、単位ブロック131の各々に対応する行制御部200へ、リセット信号および画素選択信号を送信して、制御対象となる画素150の電荷蓄積の開始と終了とを制御する。また、読み出し画素に対して列選択信号等を送信することにより、画素信号を列伝送路170へ出力させる。   In the driving unit 502, the sensor control unit 441 transmits a control signal related to charge accumulation and charge readout of each pixel in the pixel 150 of the image sensor 100 to the light receiving substrate 113. More specifically, the sensor control unit 441 transmits a reset signal and a pixel selection signal to the row control unit 200 corresponding to each of the unit blocks 131, and starts and ends charge accumulation of the pixel 150 to be controlled. And control. Further, by transmitting a column selection signal or the like to the readout pixel, the pixel signal is output to the column transmission path 170.

駆動部502において、ブロック制御部442は、単位ブロック131を特定する制御信号を受光基板113へ送信する。より具体的には、ブロック制御部442は、制御対象となる単位ブロック131を特定する特定信号を送信する。   In the drive unit 502, the block control unit 442 transmits a control signal for specifying the unit block 131 to the light receiving substrate 113. More specifically, the block control unit 442 transmits a specific signal that specifies the unit block 131 to be controlled.

単位ブロック特定信号は、画素150の各々が配線Tx_j等を介して受ける転送パルス等は、センサ制御部441が送出する選択信号と、ブロック制御部442が送出する特定信号との論理積となる。これにより、受光基板113に略均等に配列された画素150を、領域毎に相互に独立したブロックとして制御できる。   The unit block specifying signal is a logical product of the selection signal sent from the sensor control unit 441 and the specific signal sent from the block control unit 442 for the transfer pulse received by each of the pixels 150 via the wiring Tx_j and the like. Thereby, the pixels 150 arranged substantially evenly on the light receiving substrate 113 can be controlled as independent blocks for each region.

なお、ブロック制御部442は、複数の単位ブロック131に対して、同時に測定信号を送信できる。これにより、撮像素子100は、複数の単位ブロック131を同期して動作させ、あるいは、複数の単位ブロック131にまたがって動作を実行させることができる。   The block control unit 442 can simultaneously transmit measurement signals to the plurality of unit blocks 131. Thereby, the image sensor 100 can operate the plurality of unit blocks 131 in synchronization, or can execute the operation across the plurality of unit blocks 131.

駆動部502において、同期制御部443は、同期信号を受光基板113に供給する。これにより、受光基板113に実装された複数の要素を、同期してアクティブにすることができる。よって、例えば、同期信号を調整することにより、同一の単位ブロック131に属する画素の特定画素のみを制御対象とするランダム制御、間引き制御等を実行できる。   In the drive unit 502, the synchronization control unit 443 supplies a synchronization signal to the light receiving substrate 113. Thereby, a plurality of elements mounted on the light receiving substrate 113 can be activated synchronously. Therefore, for example, by adjusting the synchronization signal, it is possible to execute random control, thinning control, or the like that controls only specific pixels of pixels belonging to the same unit block 131.

駆動部502において、信号制御部444は、アナログ/デジタル変換回路202、CDS回路204およびシフトレジスタ206に対するタイミング制御を担う。これにより、画像処理部511は、複数の単位ブロック131から読み出された画素信号から、高速且つ高品質にひとつの画像データを生成できる。   In the driving unit 502, the signal control unit 444 performs timing control for the analog / digital conversion circuit 202, the CDS circuit 204, and the shift register 206. Thereby, the image processing unit 511 can generate one image data at high speed and high quality from the pixel signals read from the plurality of unit blocks 131.

駆動部502において、画素メモリ414は、画素150から読み出されてデジタル化された画素信号を格納するメモリ空間を有する。画素メモリ414は、各単位ブロック131に対応して設けてもよい。I/F回路418は、駆動制御部420とシステム制御部501と間の通信を担う。   In the driving unit 502, the pixel memory 414 has a memory space for storing pixel signals read from the pixels 150 and digitized. The pixel memory 414 may be provided corresponding to each unit block 131. The I / F circuit 418 is responsible for communication between the drive control unit 420 and the system control unit 501.

なお、画素メモリ414は、引渡要求に従って画素信号を画像処理部511に転送するデータ転送インタフェースを更に備えてもよい。データ転送インタフェースは、画像処理部511と繋がるデータ転送ラインと接続される。このようなデータ転送ラインは、例えば、データバスの一部により形成され、アドレスバスを利用したアドレス指定により、システム制御部501から駆動制御部420への引渡要求が実行される。   The pixel memory 414 may further include a data transfer interface that transfers the pixel signal to the image processing unit 511 in accordance with the delivery request. The data transfer interface is connected to a data transfer line connected to the image processing unit 511. Such a data transfer line is formed by a part of the data bus, for example, and a delivery request from the system control unit 501 to the drive control unit 420 is executed by addressing using the address bus.

データ転送インタフェースによる画素信号の伝送は、アドレス指定方式の他にも、例えば、データ転送を行う場合に、各回路の同期に用いられるクロック信号の立ち上がりと立ち下がりとの両方を利用してダブルデータレート方式にすることもできる。また、アドレス指定などの手順を一部省略することにより、データを一気に転送して高速化を図るバースト転送方式を採用し得る。   In addition to the addressing method, the pixel signal is transmitted by the data transfer interface. For example, when data is transferred, double data is obtained by using both rising and falling edges of a clock signal used for synchronizing each circuit. A rate system can also be used. Further, it is possible to adopt a burst transfer method that speeds up data transfer at a time by omitting a part of procedures such as address designation.

更に、データ転送インタフェースによる画素信号の伝送は、また、制御部、メモリ部、入出力部を並列に接続している回線を用いたバス方式、直列にデータを1ビットずつ転送するシリアル方式などを組み合わせて採用することもできる。   In addition, the pixel signal transmission by the data transfer interface includes a bus system using a line connecting the control unit, the memory unit, and the input / output unit in parallel, a serial system for transferring data one bit at a time, etc. They can also be used in combination.

上記のようなデータ転送インタフェースを用いることにより、画像処理部511は、要求する画素信号に限って受け取ることができる。これにより、例えば、低解像度の画像を形成する場合には、画像処理を高速に完了できる。なお、駆動部502、図5の行制御部200および周辺回路133が、複数の単位ブロック131にまたがって、画素150から画素信号を順次読み出す読出部として機能する。   By using the data transfer interface as described above, the image processing unit 511 can receive only the requested pixel signal. Thereby, for example, when a low-resolution image is formed, the image processing can be completed at high speed. Note that the driving unit 502, the row control unit 200 in FIG. 5, and the peripheral circuit 133 function as a reading unit that sequentially reads pixel signals from the pixels 150 across the plurality of unit blocks 131.

駆動部502において、駆動制御部420は、タイミングメモリ430を参照して、駆動部502がシステム制御部501から受けた指示を、上記の各制御部が実行可能な制御信号に変換して引き渡す。タイミングメモリ430は、フラッシュRAM等により形成される。こうして、駆動制御部420は、上記のセンサ制御部441、ブロック制御部442、同期制御部443および信号制御部444を統括制御する。   In the drive unit 502, the drive control unit 420 refers to the timing memory 430, converts the instruction received by the drive unit 502 from the system control unit 501 into a control signal that can be executed by each control unit, and delivers the converted control signal. The timing memory 430 is formed by a flash RAM or the like. In this way, the drive control unit 420 performs overall control of the sensor control unit 441, the block control unit 442, the synchronization control unit 443, and the signal control unit 444.

更に、図示の駆動部502は、相関算出部472、制御選択部474および画像補正部476を有する。相関算出部472は、画素メモリ414から読み出した画素信号に基づいて、画素信号に含まれるローリングシャッタ歪みを検出する。制御選択部474は、相関算出部472が算出した相関値に基づいて、単位ブロック131の各々の動作モードを選択する。画像補正部は、単位ブロック131から取得した画素信号に含まれるローリングシャッタ歪みを補正する。これら、相関算出部472、制御選択部474および画像補正部476の動作については、他の図を参照して後述する。   Further, the illustrated driving unit 502 includes a correlation calculation unit 472, a control selection unit 474, and an image correction unit 476. The correlation calculation unit 472 detects rolling shutter distortion included in the pixel signal based on the pixel signal read from the pixel memory 414. The control selection unit 474 selects each operation mode of the unit block 131 based on the correlation value calculated by the correlation calculation unit 472. The image correction unit corrects rolling shutter distortion included in the pixel signal acquired from the unit block 131. The operations of the correlation calculation unit 472, the control selection unit 474, and the image correction unit 476 will be described later with reference to other drawings.

図8は、撮像素子100における単位ブロック131のひとつの動作モードであるローリングシャッタモードを説明するタイミングチャートである。ローリングシャッタモードにおいては、単位ブロック131の各々において、画素150が選択されて画素信号が蓄積される動作と、蓄積された画素信号が読み出される動作が、行毎に順次実行される。   FIG. 8 is a timing chart illustrating a rolling shutter mode, which is one operation mode of the unit block 131 in the image sensor 100. In the rolling shutter mode, in each of the unit blocks 131, the operation of selecting the pixel 150 and accumulating the pixel signal and the operation of reading the accumulated pixel signal are sequentially executed for each row.

図示の例では、駆動部502は、まず、行制御部200を介して1行目の画素150に対する配線Rst_1およびTx_1に駆動信号を与える。これにより、単位ブロック131の各々の1行目の画素150の電荷蓄積を開始する。   In the illustrated example, the drive unit 502 first supplies a drive signal to the wirings Rst_1 and Tx_1 for the pixels 150 in the first row via the row control unit 200. Thereby, charge accumulation of the pixels 150 in the first row of each unit block 131 is started.

次に、駆動部502は、蓄積期間の終わりに、行制御部200を介して1行目の画素150に対する配線Sel_1に駆動信号を与える。これにより、1行目の画素150の画素信号の読み出しを開始する。読み出し期間は、1行目の各画素150から画素信号が読み出されて、アナログ/デジタル変換回路202およびCDS回路204で処理されてシフトレジスタ206から順次、画素メモリ414に書き込まれるまでの時間を含む。   Next, the driving unit 502 supplies a driving signal to the wiring Sel_1 for the pixels 150 in the first row via the row control unit 200 at the end of the accumulation period. Thereby, reading of the pixel signal of the pixel 150 in the first row is started. The readout period is the time from when the pixel signal is read from each pixel 150 in the first row, processed by the analog / digital conversion circuit 202 and the CDS circuit 204, and sequentially written from the shift register 206 to the pixel memory 414. Including.

以下同様に、2行目の画素150に対する配線Rst_2、Tx_2およびSel_2に駆動信号が与えられて、蓄積および読出が行われる。2行目の画素150に対する蓄積期間の長さは1行目の画素150と同じであるが、時間的には、ほぼ読出期間分だけ遅れている。3行目以降、L行目まで、配線Rst_l、Tx_lおよびSel_lに駆動信号が与えられて、順次、蓄積および読出が行われる。   Similarly, drive signals are applied to the wirings Rst_2, Tx_2, and Sel_2 for the pixels 150 in the second row, and accumulation and readout are performed. The length of the accumulation period for the pixels 150 in the second row is the same as that of the pixels 150 in the first row, but is delayed by about the readout period in time. From the third row to the Lth row, drive signals are given to the wirings Rst_l, Tx_l and Sel_l, and accumulation and reading are sequentially performed.

複数の単位ブロック131のいずれに対しても、選択される行の順序は同じであり、図示の例では、いずれに対しても、−Y側の行から+Y側の行に向けて一行ずつ選択される。さらに、複数の単位ブロック131の間で、同一行の蓄積および読出のタイミングは同期している。ただし、 複数の単位ブロック131の間で、同一行の蓄積および読出の少なくとも一方のタイミングが同期していなくてもよい。   The order of the selected rows is the same for any of the plurality of unit blocks 131. In the example shown in the figure, one row is selected from the -Y side row to the + Y side row. Is done. Further, the storage and reading timings of the same row are synchronized among the plurality of unit blocks 131. However, the timing of at least one of accumulation and reading of the same row does not have to be synchronized among the plurality of unit blocks 131.

図9は、撮像素子100を用いてローリングシャッタモードで撮像する被写体300を示す模式図である。被写体300は、撮像素子100に入射する直前の像光を+Z側から見た場合に、図中垂直な直線像301を含む。また、図中の矢印により示すように、この直線像301は、速度Vで、図中水平に、−X方向に移動している。 FIG. 9 is a schematic diagram illustrating a subject 300 that is imaged in the rolling shutter mode using the image sensor 100. The subject 300 includes a vertical linear image 301 in the figure when the image light immediately before entering the image sensor 100 is viewed from the + Z side. Further, as indicated by an arrow in the figure, the straight line image 301 moves in the −X direction horizontally in the figure at a speed V 0 .

図10は、上記の移動する直線像301を含む被写体300を、ローリングシャッタモードで撮像した場合に得られる画像を示す模式である。説明のため撮像画像として、出力、表示等される場合の向きで被写体300を描く。また、被写体300が縦横4個の単位ブロック131により撮像されたものとして説明する。   FIG. 10 is a schematic diagram showing an image obtained when the subject 300 including the moving linear image 301 is imaged in the rolling shutter mode. For the purpose of explanation, the subject 300 is drawn in the orientation when it is output, displayed, or the like as a captured image. In addition, it is assumed that the subject 300 is captured by four unit blocks 131 in the vertical and horizontal directions.

図8を参照して説明したように、ローリングシャッタモードにおいては、ひとつの単位ブロック131内において、画素信号が蓄積されるタイミングが行毎に順次ずれていく。このため、被写体300において移動している直線像301は、画素信号を蓄積するタイミングに応じて、異なる位置で撮像される。   As described with reference to FIG. 8, in the rolling shutter mode, the timing at which pixel signals are accumulated in each unit block 131 is sequentially shifted for each row. For this reason, the linear image 301 moving in the subject 300 is picked up at different positions according to the timing of accumulating pixel signals.

単位ブロック131の各々において、図中上側の行と、図中下側の行では、画素信号を蓄積するタイミングが異なる。このため、移動する直線像301を撮像した場合、直線像301が垂直であるにもかかわらず、得られる撮像画像311は傾斜する。即ち、撮像画像311においては、画素信号の蓄積期間が時間的に遅い行ほど、移動方向である+X方向にずれて撮像され、単位ブロック131毎にローリングシャッタ歪みが生じる。   In each of the unit blocks 131, the timing for accumulating pixel signals differs between the upper row in the figure and the lower row in the figure. For this reason, when the moving linear image 301 is captured, the obtained captured image 311 is inclined even though the linear image 301 is vertical. That is, in the captured image 311, the slower the pixel signal accumulation period is, the more the image is shifted in the + X direction, which is the moving direction, and rolling shutter distortion occurs for each unit block 131.

なお、上記のずれとは、4個の単位ブロック131の各々において、最初に画素信号を蓄積した行を初期位置とした変位を意味する。換言すれば、各単位ブロック131において最初に画素信号を蓄積した行にはずれがないと考える。よって、撮像素子100全体では、図中に点線Bで示すように、互いに隣接する単位ブロック131の境界で隣り合う画素150の行において、撮像画像311に不連続なずれが生じる。このようなローリングシャッタ歪みは、直線像301の移動速度Vの水平成分が大きい程顕著に顕れる。 Note that the above-described shift means a displacement in each of the four unit blocks 131 with the row where the pixel signal is first accumulated as an initial position. In other words, it is considered that there is no shift in the row in which the pixel signal is first accumulated in each unit block 131. Therefore, in the entire image sensor 100, as indicated by a dotted line B in the drawing, a discontinuous shift occurs in the captured image 311 in the row of pixels 150 adjacent to each other at the boundary between adjacent unit blocks 131. Such rolling shutter distortion becomes more prominent as the horizontal component of the moving speed V 0 of the linear image 301 increases.

図11は、撮像素子100における単位ブロック131のひとつの動作モードであるグローバルシャッタモードを説明するタイミングチャートである。グローバルシャッタモードにおいては、単位ブロック131に含まれる全ての画素150が同時にリセットされた後に選択されて画素信号が蓄積される。グローバルシャッタモードにおいて、蓄積された画素信号は、ローリングシャッタモードと同様に行単位で順次読み出されてもよい。   FIG. 11 is a timing chart illustrating a global shutter mode that is one operation mode of the unit block 131 in the image sensor 100. In the global shutter mode, all the pixels 150 included in the unit block 131 are simultaneously reset and then selected to accumulate pixel signals. In the global shutter mode, the accumulated pixel signals may be sequentially read out in units of rows as in the rolling shutter mode.

グローバルシャッタモードでは、単位ブロック131内で画素信号を蓄積するタイミングが同じなので、撮像画像311にローリングシャッタ歪みは生じない。ただし、全ての画素150を一斉にリセットするので大きな電流が流れること、隣接する行で相互に電荷の漏れが生じやすいこと等から、ローリングシャッタモードに比較すると、撮像した画像にノイズが乗りやすいことが知られている。   In the global shutter mode, the timing of accumulating pixel signals in the unit block 131 is the same, so that the rolling shutter distortion does not occur in the captured image 311. However, since all the pixels 150 are reset at the same time, a large current flows, and charge leakage between adjacent rows is likely to occur. Therefore, compared to the rolling shutter mode, noise is more likely to be captured in the captured image. It has been known.

図12は、駆動部502における制御選択部474の動作を説明する流れ図である。制御選択部474は、撮像素子100を、当初はローリングシャッタモードで動作させる(ステップS101)。これにより、駆動部502においては、画素メモリ414が画素信号を取得する(ステップS102)。   FIG. 12 is a flowchart for explaining the operation of the control selection unit 474 in the drive unit 502. The control selection unit 474 operates the image sensor 100 in the rolling shutter mode initially (step S101). Thereby, in the drive part 502, the pixel memory 414 acquires a pixel signal (step S102).

被写体300に移動するものが含まれていた場合、撮像素子100の画素信号から得られた撮像画像311にはローリングシャッタ歪みが生じる。このため、単位ブロック131の境界においては、隣接する画素150の行において撮像画像311が連続しなくなる。そこで、駆動部502において、相関算出部472は、単位ブロック131の境界において隣接する画素150の行から得られた撮像画像311の相関を、単位ブロック131毎に算出する(ステップS103)。   When the object 300 includes a moving object, rolling shutter distortion occurs in the captured image 311 obtained from the pixel signal of the image sensor 100. For this reason, in the boundary of the unit block 131, the captured image 311 does not continue in the row of the adjacent pixels 150. Therefore, in the drive unit 502, the correlation calculation unit 472 calculates the correlation of the captured image 311 obtained from the row of the adjacent pixels 150 at the boundary of the unit block 131 for each unit block 131 (step S103).

ここで、制御選択部474は、相関算出部472が算出した相関値を予め定めた閾値と比較して、相関値が閾値よりも大きいか否かを調べる(ステップS104)。いずれかの単位ブロック131において相関値が閾値よりも大きいことが判った場合(ステップS104::YES)、即ち、当該単位ブロック131と隣接する単位ブロック131との境界において隣接する画素の行から得られた撮像画像が連続または略連続していた場合、制御選択部474は、制御をステップS101に戻して、ローリングシャッタモードによる撮像を継続する。こうして、ローリングシャッタモードによる撮像を実行する単位ブロック131においては、ノイズの影響が少ない高品質な画素信号が撮像素子100から出力される。   Here, the control selection unit 474 compares the correlation value calculated by the correlation calculation unit 472 with a predetermined threshold value and checks whether the correlation value is larger than the threshold value (step S104). When it is found that the correlation value is larger than the threshold value in any unit block 131 (step S104 :: YES), that is, obtained from the row of adjacent pixels at the boundary between the unit block 131 and the adjacent unit block 131. If the captured images are continuous or substantially continuous, the control selection unit 474 returns the control to step S101 and continues imaging in the rolling shutter mode. In this way, in the unit block 131 that executes imaging in the rolling shutter mode, a high-quality pixel signal that is less affected by noise is output from the image sensor 100.

一方、ステップS104において、算出された相関値が閾値よりも大きくはなかった場合(ステップS104:NO)、制御選択部474は、撮像素子100の動作をグローバルシャッタモードに切り替える(ステップS105)。こうしてグローバルシャッタモードによる撮影を実行する単位ブロック131においては、ローリングシャッタ歪みのない撮像画像311を形成する画素信号が撮像素子から出力される。   On the other hand, when the calculated correlation value is not larger than the threshold value in step S104 (step S104: NO), the control selection unit 474 switches the operation of the image sensor 100 to the global shutter mode (step S105). Thus, in the unit block 131 that performs shooting in the global shutter mode, a pixel signal that forms a captured image 311 having no rolling shutter distortion is output from the image sensor.

なお、上記のような一連の手順により、制御選択部474がローリングシャッタモードで動作することを選択した単位ブロック131は、撮像画像311にローリングシャッタ歪みが生じた場合に、グローバルシャッタモードに切り換えられる。しかしながら、一旦グローバルシャッタモードで動作し始めた単位ブロック131においては、被写体300に移動するものが含まれるか否かを検出することができない。   Note that the unit block 131 for which the control selection unit 474 has selected to operate in the rolling shutter mode through the above-described series of procedures is switched to the global shutter mode when rolling shutter distortion occurs in the captured image 311. . However, in the unit block 131 that has once started operating in the global shutter mode, it cannot be detected whether or not the subject 300 includes a moving object.

そこで、制御選択部474は、グローバルシャッタモードで動作することを選択した単位ブロック131に対して、グローバルシャッタモードの継続期間を監視する(ステップS106)。これにより、グローバルシャッタモードの継続期間が、予め定められた閾値に達するまでは、当該単位ブロック131はグローバルシャッタモードを継続する(ステップS106:NO)。   Therefore, the control selection unit 474 monitors the duration of the global shutter mode for the unit block 131 that has selected to operate in the global shutter mode (step S106). Thereby, the unit block 131 continues the global shutter mode until the duration of the global shutter mode reaches a predetermined threshold (step S106: NO).

一方、グローバルシャッタモードの継続期間が閾値に達した場合(ステップS106:YES)、制御選択部474は、制御をステップS101に戻し、当該単位ブロック131の動作を再びローリングシャッタモードに戻す。これにより、制御選択部474は、当該単位ブロック131の動作を、その時点のX知りたい300の状態に応じて判断し直すことができる。   On the other hand, when the duration of the global shutter mode reaches the threshold value (step S106: YES), the control selection unit 474 returns the control to step S101 and returns the operation of the unit block 131 to the rolling shutter mode again. Thereby, the control selection part 474 can judge again the operation | movement of the said unit block 131 according to the state of 300 which wants to know X at the time.

なお、ステップS104において判断の材料となる相関値は、単位ブロック131の境界において隣接する画素150の行の差分であってもよい。また、残差2乗和等の統計学的処理により算出した相関値であってもよい。   It should be noted that the correlation value that is a material for determination in step S104 may be a difference between rows of adjacent pixels 150 on the boundary of the unit block 131. Further, it may be a correlation value calculated by a statistical process such as a residual sum of squares.

また、グローバルシャッタモードの継続期間は、当該モードの継続時間であってもよいし、撮像フレーム数等であってもよい。また、例えば、検出されたローリングシャッタ歪みの大きさに応じて、グローバルシャッタモード継続時間の閾値を変化させてもよい。   Further, the duration of the global shutter mode may be the duration of the mode, the number of imaging frames, or the like. Further, for example, the threshold value of the global shutter mode duration may be changed according to the detected magnitude of the rolling shutter distortion.

図13は、移動する直線像302、303と、静止した直線像304とが混在する被写体300を示す模式図である。被写体300には、速度Vで高速に移動する直線像302と、速度Vで低速に移動する直線像303と、静止した直線像304とが混在する。なお、直線像302、303、304は、撮像素子100に入射する直前の像光を+Z側から見た場合に、それぞれ垂直な直線をなす。 FIG. 13 is a schematic diagram showing a subject 300 in which moving linear images 302 and 303 and a stationary linear image 304 are mixed. The subject 300 includes a linear image 302 that moves at a high speed at a speed V 1 , a linear image 303 that moves at a low speed at a speed V 2 , and a stationary linear image 304. Note that the straight images 302, 303, and 304 form vertical straight lines when the image light immediately before entering the image sensor 100 is viewed from the + Z side.

図14は、上記のような直線像302、303、304を含む被写体300を、全ての単位ブロック131においてローリングシャッタモードで撮影した場合の、補正前の撮像画像が示される。図12に示した制御手順においては、ステップS101に相当する。なお、撮像画像312、313、314は、出力または表示される場合の向きで描かれる。また、撮像素子100は、それぞれが縦横4個の画素150を含む12個の単位ブロック131により撮像されたものとする。   FIG. 14 shows a captured image before correction when the subject 300 including the linear images 302, 303, and 304 as described above is captured in the rolling shutter mode in all the unit blocks 131. The control procedure shown in FIG. 12 corresponds to step S101. Note that the captured images 312, 313, and 314 are drawn in the direction in which they are output or displayed. In addition, it is assumed that the image sensor 100 is captured by twelve unit blocks 131 each including four vertical and horizontal pixels 150.

高速に移動する直線像302を含む撮像画像312には顕著なローリングシャッタ歪みが生じる。このため、列方向に並んだ単位ブロック131の境界において、隣接する画素150の行の相関値は低くなる。よって、直線像302を含む撮像画像312を撮像する単位ブロックに対して、制御選択部474はグローバルシャッタモードでの撮像を選択する。   A noticeable rolling shutter distortion occurs in the captured image 312 including the straight line image 302 that moves at high speed. For this reason, the correlation value of the row | line | column of the adjacent pixel 150 becomes low in the boundary of the unit block 131 arranged in the column direction. Therefore, the control selection unit 474 selects the imaging in the global shutter mode for the unit block that captures the captured image 312 including the straight line image 302.

一方、低速に移動する直線像303を含む撮像画像313には軽微なローリングシャッタ歪みが生じる。このため、列方向に並んだ単位ブロック131の境界において、隣接する画素150の行の相関値は低下しない。よって、直線像303を含む撮像画像313を撮像する単位ブロックに対して、制御選択部474はローリングシャッタモードでの撮像を選択する。これにより、撮像画像313には軽微なローリングシャッタ歪みが残るが、ノイズの影響は少ない。   On the other hand, a slight rolling shutter distortion occurs in the captured image 313 including the straight line image 303 that moves at a low speed. For this reason, the correlation value of the row | line | column of the adjacent pixel 150 does not fall in the boundary of the unit block 131 arranged in the column direction. Therefore, the control selection unit 474 selects the imaging in the rolling shutter mode for the unit block that captures the captured image 313 including the straight line image 303. As a result, a slight rolling shutter distortion remains in the captured image 313, but the influence of noise is small.

更に、静止した直線像304を含む撮像画像314にはローリングシャッタ歪みは生じない。このため、列方向に並んだ単位ブロック131の境界において、隣接する画素150の行の相関値は全く低下しない。よって、直線像304を含む撮像画像314を撮像する単位ブロックに対して、制御選択部474はローリングシャッタモードでの撮像を選択する。これにより、撮像画像314は、ノイズの影響は少ない撮像画像となる。   Furthermore, rolling shutter distortion does not occur in the captured image 314 including the stationary linear image 304. For this reason, the correlation value of the row | line | column of the adjacent pixel 150 does not fall at all in the boundary of the unit blocks 131 arranged in the column direction. Therefore, the control selection unit 474 selects the imaging in the rolling shutter mode for the unit block that captures the captured image 314 including the linear image 304. Thereby, the captured image 314 becomes a captured image with little influence of noise.

図15は、制御選択部474により、一部の単位ブロック131がローリングシャッタモードで撮像し、他の単位ブロックがグローバルシャッタモードで撮像して得られた被写体300の撮像画像322、323、324の模式図である。図示のように、高速で移動する直線像302の撮像画像322において、ローリングシャッタ歪の発生が防止されている。また、他の撮像画像323、324においては、ローリングシャッタモードにより、ノイズの影響が少ない高品質な画像が得られる。   In FIG. 15, captured images 322, 323, and 324 of the subject 300 obtained by the control selection unit 474 capturing some unit blocks 131 in the rolling shutter mode and other unit blocks capturing in the global shutter mode. It is a schematic diagram. As shown in the figure, the occurrence of rolling shutter distortion is prevented in the captured image 322 of the linear image 302 that moves at high speed. In the other captured images 323 and 324, a high-quality image with little influence of noise is obtained by the rolling shutter mode.

このように、撮像素子100は、単位ブロック131毎に、ローリングシャッタモードで動作するか、グローバルシャッタモードで動作するかを判断して切り替えることにより、ローリングシャッタ歪みの抑制と、画質の維持とを両立できる。なお、単位ブロック131が、オートフォーカス用の位相差センサ等の特殊画素を含む場合は、当該単位ブロック131を制御切換部474の制御対象から外して、常時グローバルシャッタモードで動作させることが好ましい。   As described above, the image pickup device 100 determines whether to operate in the rolling shutter mode or the global shutter mode for each unit block 131, thereby switching the rolling shutter distortion and maintaining the image quality. Can be compatible. When the unit block 131 includes special pixels such as a phase difference sensor for autofocus, it is preferable to remove the unit block 131 from the control target of the control switching unit 474 and always operate in the global shutter mode.

なお、図15に示した例では、撮像画像322に軽微なローリングシャッタ歪みが残っている。撮像素子100においては、単位ブロック131の画像に生じたローリングシャッタ歪みを、撮像素子100の段階で取り除くこともできる。   In the example shown in FIG. 15, a slight rolling shutter distortion remains in the captured image 322. In the image sensor 100, rolling shutter distortion generated in the image of the unit block 131 can be removed at the stage of the image sensor 100.

図16は、撮像素子100により撮像する被写体300の他の状態を示す。図示の被写体300は、撮像素子100に入射する直前の像光を、+Z側から見た様子を示す。   FIG. 16 shows another state of the subject 300 imaged by the image sensor 100. The illustrated subject 300 shows a state in which the image light immediately before entering the image sensor 100 is viewed from the + Z side.

図示の被写体300は、それぞれがY方向に延在し、X方向に移動する直線像305、307と、静止した直線像306とを含む。また、直線像305は、直線像307よりも高速に移動している。ただし、図示の例では、移動する直線像305、307は、いずれも、ローリングシャッタモードで撮像される範囲の速度で移動しているものとする。   The illustrated subject 300 includes linear images 305 and 307 each extending in the Y direction and moving in the X direction, and a stationary linear image 306. Further, the linear image 305 moves faster than the linear image 307. However, in the illustrated example, it is assumed that the moving linear images 305 and 307 are moving at a speed within a range that is imaged in the rolling shutter mode.

図17は、図16に示した被写体300を、撮像素子100によりローリングシャッタモードで撮像した場合であって、ローリングシャッタ歪みを補正する前の撮像画像を示す。図中には、4つの単位ブロック131A、131B、131C、131Dにより撮像された被写体300が、撮像画像として出力、表示等される向きで示される。   FIG. 17 shows a captured image when the subject 300 shown in FIG. 16 is imaged in the rolling shutter mode by the image sensor 100 and before the rolling shutter distortion is corrected. In the figure, the subject 300 imaged by the four unit blocks 131A, 131B, 131C, and 131D is shown in the direction in which the image is output, displayed, and the like as a captured image.

単位ブロック131A、131Bに撮像された領域において、直線像305に対応する撮像画像315にはローリングシャッタ歪みが生じている。このため、撮像画像315は、斜めに傾斜している。即ち、蓄積期間が時間的に遅い行ほど、撮像画像315においては、移動方向である+X方向へのずれが大きくなる。   In the area captured by the unit blocks 131A and 131B, the captured image 315 corresponding to the linear image 305 has rolling shutter distortion. For this reason, the captured image 315 is inclined obliquely. In other words, the longer the accumulation period, the greater the shift in the + X direction, which is the moving direction, in the captured image 315.

同様に、単位ブロック131Dにおいても、直線像307が+X方向に歪んでいる。ただし、直線像307の速度が直線像305の速度よりも小さいことに対応して、撮像画像317の歪みの量は小さい。なお、単位ブロック131C、131Dにおいて、静止した直線像306に対応する撮像画像316には、ローリングシャッタ歪みは生じていない。   Similarly, in the unit block 131D, the linear image 307 is distorted in the + X direction. However, the amount of distortion of the captured image 317 is small corresponding to the speed of the linear image 307 being lower than the speed of the linear image 305. In the unit blocks 131C and 131D, the rolling shutter distortion does not occur in the captured image 316 corresponding to the stationary linear image 306.

ここで、同一列で隣接する単位ブロック131A、131Bの境界において隣接する画素150の行について注目する。図示の例では、点線Bで囲って示す、単位ブロック131Aの10行目および単位ブロック131Bの1行目に注目する。これらの2つの行は蓄積期間のタイミングが最も離れているので、連続した直線をなす直線像305を撮像したにもかかわらず、単位ブロック131A、131Cの境界においてずれが生じている。   Here, attention is paid to the row of adjacent pixels 150 at the boundary between adjacent unit blocks 131A and 131B in the same column. In the example shown in the drawing, attention is focused on the 10th row of the unit block 131A and the 1st row of the unit block 131B, which are surrounded by a dotted line B. Since these two rows are most distant from each other in the accumulation period, there is a shift at the boundary between the unit blocks 131A and 131C even though the straight line image 305 forming a continuous straight line is captured.

図18は、図17に示したように、ローリングシャッタモードで撮影した撮像画像315、317に生じたローリングシャッタ歪みを補正する場合の制御手順を示す流れ図である。図19は、図18に示した手順で補正された撮像画像を示す模式図である。図18のフローチャートは、図17に示した補正前の撮像画像315、316、317に対応する画素信号が画素メモリ414に格納された時点で開始される。   FIG. 18 is a flowchart showing a control procedure for correcting rolling shutter distortion generated in the captured images 315 and 317 taken in the rolling shutter mode as shown in FIG. FIG. 19 is a schematic diagram showing a captured image corrected by the procedure shown in FIG. The flowchart in FIG. 18 is started when pixel signals corresponding to the pre-correction captured images 315, 316, and 317 shown in FIG. 17 are stored in the pixel memory 414.

ローリングシャッタ歪みを補正する場合、駆動部502は、まず、相関算出部472において、同一列で隣接する単位ブロック131A、131B等における境界の行の画素信号を画素メモリ414から読み出す(ステップS201)。例えば単位ブロック131A、131Bの組であれば、単位ブロック131Aの10行目の画素信号と単位ブロック131Bの1行目と画素信号が読み出される。   When correcting the rolling shutter distortion, the driving unit 502 first reads out the pixel signal of the boundary row in the unit blocks 131A and 131B adjacent in the same column from the pixel memory 414 in the correlation calculation unit 472 (step S201). For example, in the case of a set of unit blocks 131A and 131B, the pixel signal of the 10th row of the unit block 131A and the first row and the pixel signal of the unit block 131B are read out.

次に、相関算出部472は、単位ブロック131の境界において隣接する画素150の行の相関値を算出する(ステップS202)。相関値の大きさは、一列の画素信号の一致度であるともいえ、相関値が高いほど、隣接する行の画像が一致する。   Next, the correlation calculation unit 472 calculates the correlation value of the row of the adjacent pixels 150 at the boundary of the unit block 131 (step S202). It can be said that the magnitude of the correlation value is the degree of coincidence of the pixel signals in one column. The higher the correlation value, the more adjacent images match.

相関値の一例として、相関算出部472は、単位ブロック131Aの10行目および単位ブロック131Bの1行目における、同一列の画素の画素信号の差分を2乗してそれらの和をとった残差2乗和を算出する。なお、残差2乗和が小さいほど相関が大きいという関係にある。以下、相関値として残差2乗和を用いる例で説明する。   As an example of the correlation value, the correlation calculation unit 472 squares the difference between the pixel signals of the pixels in the same column in the 10th row of the unit block 131A and the 1st row of the unit block 131B, and takes the sum of them. Calculate the sum of squared differences. Note that the smaller the residual sum of squares, the greater the correlation. Hereinafter, an example using the residual sum of squares as the correlation value will be described.

相関算出部472は、残差2乗和が閾値より大きいか否かを判断する(ステップS203)。残差2乗和の大きさが閾値以下である場合に(ステップS203:NO)、同一列で隣接する当該単位ブロック131A、131B等における当該フローチャートを終了する。   The correlation calculation unit 472 determines whether the residual sum of squares is larger than the threshold (step S203). When the magnitude of the residual sum of squares is equal to or smaller than the threshold (step S203: NO), the flowchart in the unit blocks 131A and 131B adjacent in the same column is ended.

残差2乗和の大きさが閾値より小さい場合には、例えば、図17に示した例では、単位ブロック131C側の10行目は、単位ブロック131Dの1行目よりも時間的に後から蓄積および読出が行われたにも関わらず、列位置のずれが小さいと推測される。よって、同一列で隣接する単位ブロック131C、131Dにおける、時間的に後から蓄積および読出が行われた10行目を有している単位ブロック131Cには、ローリングシャッタ歪みがない、または、あっても小さいと推測される。   When the residual sum of squares is smaller than the threshold, for example, in the example shown in FIG. 17, the tenth row on the unit block 131C side is later in time than the first row of the unit block 131D. It is estimated that the column position shift is small despite the accumulation and reading. Therefore, in the unit blocks 131C and 131D adjacent to each other in the same column, the unit block 131C having the tenth row that has been accumulated and read out later in time has no or no rolling shutter distortion. Is also estimated to be small.

従って、単位ブロック131Cに対しては一旦、図12の補正の対象から除外される。ただし単位ブロックCの撮像画像316に対しても、同一列で隣接した単位ブロック131Aの影響が及び、補正ブロック132Cとなる場合がある。   Therefore, the unit block 131C is temporarily excluded from the correction target in FIG. However, the captured image 316 of the unit block C may also be affected by the unit block 131A adjacent in the same column and become the correction block 132C.

ステップS203の判断において残差2乗和の大きさが閾値より大きい場合に(ステップS203:YES)、相関算出部472は、単位ブロック131Aの10行目および単位ブロック131Bの1行目において、一方を他方に対して行方向に1画素分ずらして(ステップS204)、すなわち1列ずれた画素同士について、残差2乗和を算出する(ステップS205)。相関算出部472は、列の画素数pになるまで、さらに一画素分ずらして残差2乗和を算出する上記ステップS204およびS205を繰り返す(ステップS206:NO)。この場合に+X方向と−X方向のそれぞれに画素をずらす。   When the magnitude of the residual sum of squares is larger than the threshold value in the determination in step S203 (step S203: YES), the correlation calculation unit 472 performs one of the tenth row of the unit block 131A and the first row of the unit block 131B. Is shifted by one pixel in the row direction with respect to the other (step S204), that is, a residual sum of squares is calculated for pixels shifted by one column (step S205). The correlation calculation unit 472 repeats the above steps S204 and S205 for calculating the residual sum of squares by shifting by one pixel until the number of pixels p in the column is reached (step S206: NO). In this case, the pixels are shifted in the + X direction and the −X direction, respectively.

相関算出部472は、p画素分ずらした後に(ステップS206:YES)、補正に用いる画素数を特定する(ステップS207)。この場合に、相関算出部472は、上記ステップS204からS206を繰り返して算出された複数の残差2乗和のうち、最も小さい残差2乗和となったときの画素ずれ数を補正に用いる画素数とする。最も小さい残差2乗和が複数ある場合には、画素ずれ数のより小さい画素数とすることが好ましい。   The correlation calculation unit 472 specifies the number of pixels used for correction after shifting by p pixels (step S206: YES) (step S207). In this case, the correlation calculating unit 472 uses, for correction, the number of pixel shifts when the smallest residual sum of squares is calculated among the plurality of residual sums of squares calculated by repeating steps S204 to S206. The number of pixels. When there are a plurality of smallest residual sums of squares, the number of pixels is preferably smaller than the number of pixel shifts.

図19に示す例では、単位ブロック131Aの10行目を単位ブロック131Bの1行目に対して、4画素分だけ−X方向にずらすと、残差2乗和が最も小さくなる。よって、相関算出部472は、補正に用いる画素数として「4」を特定する。   In the example shown in FIG. 19, when the 10th row of the unit block 131A is shifted in the −X direction by 4 pixels with respect to the 1st row of the unit block 131B, the residual sum of squares becomes the smallest. Therefore, the correlation calculation unit 472 specifies “4” as the number of pixels used for correction.

画像補正部476は、上記ステップS112で特定された画素数を用いて、単位ブロック131Aの画素信号を補正する(ステップS208)。ここで、同一列で隣接する単位ブロック131A、131Bのうち、時間的に後から蓄積および読出が行われた10行目を有している単位ブロック131Aの画素信号が補正される。   The image correction unit 476 corrects the pixel signal of the unit block 131A using the number of pixels specified in step S112 (step S208). Here, among the unit blocks 131A and 131B adjacent in the same column, the pixel signal of the unit block 131A having the tenth row that has been accumulated and read out in terms of time is corrected.

この場合に、画像補正部476は、単位ブロック131A内において、1行目に対して10行目が4画素分ずれるように、すなわち4列ずれるように、ずれ分を各行に均等に割り振る。図11の例において、隣接する2行を一組として、隣接する組同士に対して1画素のずれが割り振られる。   In this case, in the unit block 131A, the image correction unit 476 equally allocates the shift amount to each row so that the 10th row is shifted by 4 pixels with respect to the first row, that is, by 4 columns. In the example of FIG. 11, a shift of one pixel is assigned to adjacent groups with two adjacent rows as one set.

図19に示すように、画像補正部476は、単位ブロック131Aの中央にある5、6行目を他の単位ブロック131B等に対して固定して、他の行の画素の画素信号を、列位置をずらした画素の画素信号に置き換えて補正ブロック132Aを生成する。同様に、単位ブロック131A、132Dの各行の列位置をずらして補正ブロック132B、132Dを生成する。   As illustrated in FIG. 19, the image correction unit 476 fixes the fifth and sixth rows in the center of the unit block 131A with respect to the other unit blocks 131B and the like, The correction block 132A is generated by replacing the pixel signal of the pixel whose position is shifted. Similarly, the correction blocks 132B and 132D are generated by shifting the column positions of the rows of the unit blocks 131A and 132D.

画像補正部476はさらに、同一行で隣接する単位ブロック131A、131Cの境界の画素信号を補正する。図13に示すように、同一行で隣接する単位ブロック131A、131Cを補正して補正ブロック132A、132Cを生成すると、それらの境界に、空白画素140の領域および互いの画素が重複する重複画素142の領域が生じる。画像補正部476は、空白画素140の領域に対してその周辺からの画素信号を割り付ける。さらに、画像補正部476は、重複画素142に対してそれぞれの画素の画素信号の平均値を割り付ける。   The image correction unit 476 further corrects the pixel signal at the boundary between the adjacent unit blocks 131A and 131C in the same row. As shown in FIG. 13, when the correction blocks 132A and 132C are generated by correcting the adjacent unit blocks 131A and 131C in the same row, the overlapping pixel 142 in which the region of the blank pixel 140 and the pixels overlap each other are formed at the boundary between them. Resulting in a region. The image correction unit 476 assigns pixel signals from the periphery to the blank pixel 140 region. Further, the image correction unit 476 assigns the average value of the pixel signals of the respective pixels to the overlapping pixel 142.

以上により、補正ブロック132A等が生成される。ここで、補正ブロック132Cは、単位ブロック131Cに対するステップS104の相関の判定により画素の置き換えはされないが、隣接する補正ブロック132Aからの補正の影響を受けて、その境界が補正されている。画像補正部476は、補正ブロック132A等の画素信号を画素メモリ414に出力して(ステップS209)、本フローチャートを終了する。以上により、簡便な構成でローリングシャッタ歪みを低減することができる。   Thus, the correction block 132A and the like are generated. Here, although the pixel of the correction block 132C is not replaced by the correlation determination of step S104 with respect to the unit block 131C, the boundary is corrected under the influence of the correction from the adjacent correction block 132A. The image correction unit 476 outputs the pixel signal of the correction block 132A and the like to the pixel memory 414 (step S209), and ends this flowchart. As described above, rolling shutter distortion can be reduced with a simple configuration.

なお、上記ステップS202においては、同一列で隣接する単位ブロック131A、131B等における境界の行の相関を算出する。これに代えて、同一単位ブロック131A内における最初の行と最後の行の相関を算出してもよい。   In step S202, the correlation of the boundary rows in the adjacent unit blocks 131A and 131B in the same column is calculated. Instead, the correlation between the first row and the last row in the same unit block 131A may be calculated.

また、ステップS102、108のそれぞれにおいて、画素信号が輝度及び色の信号を有している場合に、輝度信号を用いて相関を算出してもよい。更に、これに代えて、同一色の画素、例えば緑色の画素について相関を算出してもよい。   In each of Steps S102 and S108, when the pixel signal has luminance and color signals, the correlation may be calculated using the luminance signal. Further, instead of this, the correlation may be calculated for pixels of the same color, for example, green pixels.

また更に、相関の評価値として、残差2乗和に代えて、差の絶対値の和を用いてもよい。また、上記ステップS110でp画素分の繰り返しをすることに代えて、残差2乗和を算出することに比較して、極小値が現れたら繰り返しを停止する、いわゆる山登り方式を用いてもよい。   Furthermore, instead of the residual sum of squares, a sum of absolute values of differences may be used as the correlation evaluation value. Further, instead of repeating p pixels in step S110, a so-called hill-climbing method may be used in which the repetition is stopped when a minimum value appears, as compared to calculating the residual sum of squares. .

なお、単位ブロック131がベイヤー配列等のカラーフィルタを有している場合は、補間処理をする前に上記の動作を実行することが好ましい。また、アナログ/デジタル変換された画素信号がJPEG等の予め定められたフォーマット形式に変換された撮像画像として出力される場合に、上記図12の動作はアナログ/デジタル変換後であって、当該フォーマット形式に変換する前に実行されることが好ましい。また、少なくとも上記相関算出部472および画像補正部476は、信号処理基板111内に設けられることが好ましい。   When the unit block 131 has a color filter such as a Bayer array, it is preferable to execute the above operation before performing the interpolation process. When the pixel signal subjected to analog / digital conversion is output as a captured image converted into a predetermined format such as JPEG, the operation in FIG. 12 is after the analog / digital conversion, It is preferably performed before converting to a format. Further, it is preferable that at least the correlation calculation unit 472 and the image correction unit 476 are provided in the signal processing board 111.

このように、撮像素子100においては、ローリングシャッタモードにより撮影した単位ブロック131について、発生したローリングシャッタ歪みを補正してもよい。ただし、撮像素子100においては、高速で移動する直線像302を撮像した単位ブロック131は、ローリングシャッタ歪みが生じないグローバルシャッタモードで撮像することができる。よって、ローリングシャッタ歪みの補正により生じる処理の負荷は小さい。   As described above, in the image sensor 100, the generated rolling shutter distortion may be corrected for the unit block 131 photographed in the rolling shutter mode. However, in the image sensor 100, the unit block 131 that captures the linear image 302 that moves at high speed can be captured in the global shutter mode in which no rolling shutter distortion occurs. Therefore, the processing load caused by correcting the rolling shutter distortion is small.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

10 コンデンサ、60 増幅トランジスタ、61−1、61−2 選択トランジスタ、59 リセットトランジスタ、65 接地側トランジスタ、78 第1トランジスタ、63 第2トランジスタ、66 増幅トランジスタ、64 転送トランジスタ、100 撮像素子、101 マイクロレンズ、102 カラーフィルタ、103 パシベーション膜、104、104−1、104−2 フォトダイオード、105 トランジスタ、106 光電変換素子層、107 配線、108 配線層、109 バンプ、110 TSV、111 信号処理基板、112 メモリ基板、113 受光基板、131 単位ブロック、132 補正ブロック、133 周辺回路、140 空白画素、142 重複画素、150 画素、170 列伝送路、172 列バスライン、200 行制御部、202 アナログ/デジタル変換回路、204 CDS回路、206 シフトレジスタ、300 被写体、301、302、303、304、305、306、307 直線像、311、312、313、314、315、316、317、311、322、323、324 撮像画像、325、327 補正画像、414 画素メモリ、418 I/F回路、420 駆動制御部、430 タイミングメモリ、441 センサ制御部、442 ブロック制御部、443 同期制御部、444 信号制御部、472 相関算出部、474 制御選択部、476 画像補正部、500 撮像装置、501 システム制御部、502 駆動部、503 測光部、504 ワークメモリ、505 記録部、506 表示部、511 画像処理部、512 演算部、520 撮像レンズ   10 capacitor, 60 amplification transistor, 61-1, 61-2 selection transistor, 59 reset transistor, 65 ground side transistor, 78 first transistor, 63 second transistor, 66 amplification transistor, 64 transfer transistor, 100 image sensor, 101 micro Lens, 102 Color filter, 103 Passivation film, 104, 104-1, 104-2 Photodiode, 105 Transistor, 106 Photoelectric conversion element layer, 107 Wiring, 108 Wiring layer, 109 Bump, 110 TSV, 111 Signal processing board, 112 Memory board, 113 light receiving board, 131 unit block, 132 correction block, 133 peripheral circuit, 140 blank pixel, 142 overlapping pixel, 150 pixel, 170 column transmission path, 172 column bus 200 row control unit 202 analog / digital conversion circuit 204 CDS circuit 206 shift register 300 subject 301 302 302 303 304 306 307 linear image 311, 312, 313, 314, 315 316, 317, 311, 322, 323, 324 Captured image, 325, 327 Corrected image, 414 Pixel memory, 418 I / F circuit, 420 Drive control unit, 430 Timing memory, 441 Sensor control unit, 442 Block control unit, 443 synchronization control unit, 444 signal control unit, 472 correlation calculation unit, 474 control selection unit, 476 image correction unit, 500 imaging device, 501 system control unit, 502 drive unit, 503 photometry unit, 504 work memory, 505 recording unit, 506 Display unit, 511 Image processing unit 512 arithmetic unit, 520 imaging lens

Claims (8)

行方向および列方向に配された複数の画素を各々が含み、前記行方向および前記列方向に配列された複数の単位ブロックを有する光電変換部と、
前記複数の単位ブロックのそれぞれに対して、前記複数の画素の全行の画素信号を一括して蓄積する一括蓄積制御と、前記複数の画素から行毎に画素信号を順次蓄積する順次蓄積制御とのいずれかを実行する蓄積制御部と、
前記複数の単位ブロックの各々について、前記一括蓄積制御および前記順次蓄積制御のいずれかを選択して前記蓄積制御部に実行させる制御選択部と
を備える撮像素子。
A photoelectric conversion unit that includes a plurality of pixels arranged in the row direction and the column direction, each having a plurality of unit blocks arranged in the row direction and the column direction;
Collective accumulation control for collectively accumulating pixel signals of all rows of the plurality of pixels for each of the plurality of unit blocks, and sequential accumulation control for sequentially accumulating pixel signals for each row from the plurality of pixels. A storage control unit that executes any one of
An image pickup device comprising: a control selection unit that selects either the batch accumulation control or the sequential accumulation control for each of the plurality of unit blocks and causes the accumulation control unit to execute the selected one.
前記制御選択部は、前記蓄積制御部が、前記複数の単位ブロックのいずれかに対して、予め定められた回数および期間のいずれかを超えて前記一括蓄積制御を継続した場合に、当該単位ブロックに対して前記順次蓄積制御を実行させて、当該単位ブロックにおける以降の蓄積制御を選択する請求項1に記載の撮像素子。   When the accumulation control unit continues the collective accumulation control beyond any of a predetermined number of times and a period for any of the plurality of unit blocks, the control selection unit The image pickup device according to claim 1, wherein the sequential accumulation control is executed on the unit block to select subsequent accumulation control in the unit block. 前記蓄積制御部が前記複数の単位ブロックのいずれかにおいて前記順次蓄積制御を実行した場合に、当該順次蓄積制御を実行した単位ブロックにおいて最も後に画素信号を蓄積された画素の行における画素信号の、当該画素の行に隣接する他の単位ブロックに含まれる画素の行における画素信号に対する相関値を算出する相関算出部を更に備え、
前記制御選択部は、前記相関算出部が算出した相関値が予め定めた閾値よりも低くなった場合に、当該単位ブロックに対して前記一括蓄積制御を選択する請求項1または請求項2に記載の撮像素子。
When the accumulation control unit executes the sequential accumulation control in any of the plurality of unit blocks, the pixel signal in the row of the pixel in which the pixel signal is accumulated most recently in the unit block that has performed the sequential accumulation control, A correlation calculation unit that calculates a correlation value for a pixel signal in a row of pixels included in another unit block adjacent to the row of pixels;
The said control selection part selects the said batch accumulation control with respect to the said unit block, when the correlation value computed by the said correlation calculation part becomes lower than the predetermined threshold value. Image sensor.
前記相関算出部が算出した相関値に基づいて、当該相関値を算出した単位ブロックから前記蓄積制御部が取得した画素信号に対して、前記複数の画素の行が画素信号を蓄積するタイミングの相互のずれに起因する歪みを補正する画素信号画像補正部を更に備える請求項3に記載の撮像素子。   Based on the correlation value calculated by the correlation calculation unit, the timing at which the plurality of pixel rows accumulate pixel signals with respect to the pixel signal acquired by the accumulation control unit from the unit block for which the correlation value is calculated. The imaging device according to claim 3, further comprising a pixel signal image correction unit that corrects distortion caused by the shift of the image signal. 行方向および列方向に配された複数の画素と、前記複数の画素の一部に代えて配され、入射光の一部を選択的に受光する特殊画素とを含み、前記複数の単位ブロックの一部に代えて配された特殊単位ブロックと、
前記特殊単位ブロックに対して前記一括蓄積制御をする特殊蓄積制御部と、
前記特殊画素から読み出した画素信号に基づいて、被写体に関する輝度以外の特殊情報を取得する特殊情報取得部と
を更に備える請求項1から請求項4までのいずれか一項に記載の撮像素子。
A plurality of pixels arranged in a row direction and a column direction; and a special pixel that is arranged in place of a part of the plurality of pixels and selectively receives a part of incident light. Special unit block arranged instead of a part,
A special accumulation control unit that performs the batch accumulation control on the special unit block;
The imaging device according to any one of claims 1 to 4, further comprising a special information acquisition unit that acquires special information other than luminance related to a subject based on a pixel signal read from the special pixel.
前記制御選択部は、前記光電変換部が形成された基板に対して積層された他の基板に形成される請求項1から請求項5までのいずれか1項に記載の撮像素子。   The image sensor according to claim 1, wherein the control selection unit is formed on another substrate stacked on the substrate on which the photoelectric conversion unit is formed. 前記光電変換部は、基板を通じて入射光を受光する裏面照射型CMOSセンサを含む請求項1から請求項6までのいずれか1項に記載の撮像素子。   The imaging device according to claim 1, wherein the photoelectric conversion unit includes a backside illumination type CMOS sensor that receives incident light through a substrate. 請求項1から請求項7までのいずれか1項に記載の撮像素子を備える撮像装置。   An imaging device comprising the imaging device according to any one of claims 1 to 7.
JP2013171487A 2013-08-21 2013-08-21 Imaging device and imaging apparatus Active JP6264781B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013171487A JP6264781B2 (en) 2013-08-21 2013-08-21 Imaging device and imaging apparatus
JP2017249624A JP6920983B2 (en) 2013-08-21 2017-12-26 Image sensor and image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013171487A JP6264781B2 (en) 2013-08-21 2013-08-21 Imaging device and imaging apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017249624A Division JP6920983B2 (en) 2013-08-21 2017-12-26 Image sensor and image sensor

Publications (2)

Publication Number Publication Date
JP2015041854A true JP2015041854A (en) 2015-03-02
JP6264781B2 JP6264781B2 (en) 2018-01-24

Family

ID=52695790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171487A Active JP6264781B2 (en) 2013-08-21 2013-08-21 Imaging device and imaging apparatus

Country Status (1)

Country Link
JP (1) JP6264781B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006991A (en) * 2016-06-30 2018-01-11 株式会社ニコン Imaging device and camera

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6920983B2 (en) * 2013-08-21 2021-08-18 株式会社ニコン Image sensor and image sensor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010288083A (en) * 2009-06-11 2010-12-24 Canon Inc Image capturing apparatus
JP2011135185A (en) * 2009-12-22 2011-07-07 Sanyo Electric Co Ltd Imaging device
JP2012080490A (en) * 2010-10-06 2012-04-19 Nikon Corp Imaging device and image processing device
JP2012244379A (en) * 2011-05-19 2012-12-10 Konica Minolta Advanced Layers Inc Solid state image pickup device
JP2013161945A (en) * 2012-02-06 2013-08-19 Sony Corp Solid-state imaging device, method of producing solid-state imaging device and electronic apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010288083A (en) * 2009-06-11 2010-12-24 Canon Inc Image capturing apparatus
JP2011135185A (en) * 2009-12-22 2011-07-07 Sanyo Electric Co Ltd Imaging device
JP2012080490A (en) * 2010-10-06 2012-04-19 Nikon Corp Imaging device and image processing device
JP2012244379A (en) * 2011-05-19 2012-12-10 Konica Minolta Advanced Layers Inc Solid state image pickup device
JP2013161945A (en) * 2012-02-06 2013-08-19 Sony Corp Solid-state imaging device, method of producing solid-state imaging device and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018006991A (en) * 2016-06-30 2018-01-11 株式会社ニコン Imaging device and camera
JP2021100287A (en) * 2016-06-30 2021-07-01 株式会社ニコン Imaging apparatus
JP7176585B2 (en) 2016-06-30 2022-11-22 株式会社ニコン Imaging device and imaging device

Also Published As

Publication number Publication date
JP6264781B2 (en) 2018-01-24

Similar Documents

Publication Publication Date Title
US10051217B2 (en) Solid-state imaging device and imaging system for transferring signal charges during the same exposure period
JP6343870B2 (en) Imaging device and imaging apparatus
JP6457738B2 (en) Solid-state imaging device and imaging device
JP6413233B2 (en) Imaging device and imaging device
JP4736819B2 (en) PHYSICAL INFORMATION ACQUISITION METHOD, PHYSICAL INFORMATION ACQUISITION DEVICE, AND DRIVE DEVICE
JP2013048383A (en) Imaging element and imaging apparatus
JP6264781B2 (en) Imaging device and imaging apparatus
JP6920983B2 (en) Image sensor and image sensor
JP6155976B2 (en) Imaging device and imaging apparatus
JP2015041838A (en) Imaging element and imaging device
JP7279736B2 (en) Imaging element and imaging device
JP6402806B2 (en) Imaging device
JP6767336B2 (en) Image sensor and image sensor
JP6733714B2 (en) Imaging device
JP6680310B2 (en) Imaging device
JP7294379B2 (en) Imaging element and imaging device
JP6597769B2 (en) Imaging device and imaging apparatus
JP6825665B2 (en) Image sensor and image sensor
JP2014230242A (en) Imaging device and imaging apparatus
JP6998693B2 (en) Image sensor and image sensor
JP6268782B2 (en) Imaging device and imaging apparatus
WO2020202413A1 (en) Image capture element and image capture device
WO2020202414A1 (en) Image capture device and control program
CN117256159A (en) Solid-state imaging device and camera equipment
JP2018207544A (en) Imaging apparatus and imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6264781

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250