JP6733714B2 - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP6733714B2
JP6733714B2 JP2018170383A JP2018170383A JP6733714B2 JP 6733714 B2 JP6733714 B2 JP 6733714B2 JP 2018170383 A JP2018170383 A JP 2018170383A JP 2018170383 A JP2018170383 A JP 2018170383A JP 6733714 B2 JP6733714 B2 JP 6733714B2
Authority
JP
Japan
Prior art keywords
pixel
unit
control
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018170383A
Other languages
Japanese (ja)
Other versions
JP2018196155A (en
Inventor
史郎 綱井
史郎 綱井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2018170383A priority Critical patent/JP6733714B2/en
Publication of JP2018196155A publication Critical patent/JP2018196155A/en
Application granted granted Critical
Publication of JP6733714B2 publication Critical patent/JP6733714B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、撮像装置に関する。 The present invention relates to an image pickup device.

1フレーム内で露光時間の異なる複数の画像を取得して処理することにより動画の品位低下を軽減する方法がある(例えば、特許文献1参照)。
特許文献1 特開2013−081060号公報
There is a method of reducing deterioration in the quality of a moving image by acquiring and processing a plurality of images having different exposure times within one frame (see, for example, Patent Document 1).
Patent Document 1 JP 2013-081060 A

撮像素子から読み出す画素信号の量が著しく増加すると共に、画像処理段階での処理負荷も大きくなる。 The amount of pixel signals read from the image pickup device is significantly increased, and the processing load at the image processing stage is also increased.

本発明の第一態様によると、光を電荷に変換する第1光電変換部を含む第1画素と、列方向において第1画素の隣に並んで配置され、光を電荷に変換する第2光電変換部を含む第2画素と、第1画素に接続され、第1画素を制御するための第1制御信号が出力される第1制御線と、第2画素に接続され、第2画素を制御するための第2制御信号が出力される第2制御線と、第1画素に接続され、第1光電変換部の電荷に基づく第1信号が出力される第1出力線と、第2画素に接続され、第2光電変換部の電荷に基づく第2信号が出力される第2出力線と、を有する撮像素子と、第1出力線に出力された第1信号と第2出力線に出力された第2信号との相関を算出する算出部と、算出部で算出された相関に基づいて、第1制御信号が第1制御線に出力されるタイミングと、第2制御信号が第2制御線に出力されるタイミングと、を制御する制御部と、を備える撮像装置が提供される。 According to the first aspect of the present invention, a first pixel including a first photoelectric conversion unit that converts light into electric charge, and a second photoelectric conversion unit that is arranged next to the first pixel in the column direction and that converts light into electric charge. A second pixel including a conversion unit, a first control line connected to the first pixel and outputting a first control signal for controlling the first pixel, and a second control line connected to the second pixel to control the second pixel To the second pixel , a second control line for outputting a second control signal, and a first output line connected to the first pixel for outputting a first signal based on the charge of the first photoelectric conversion unit, and a second pixel is connected, is output and an image pickup device having a second output line second signal based on the electric charge of the second photoelectric conversion unit is output, and the first signal and the second output line which is output to the first output line and a calculating unit for calculating the correlation between the second signal, based on the correlation calculated by the calculation unit, the timing at which the first control signal is output to the first control line, the second control signal is the second control line imaging device is provided comprising a timing output, and wo system Gosuru control unit, to the.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 Note that the above summary of the invention does not enumerate all the necessary features of the present invention. Further, a sub-combination of these feature groups can also be an invention.

撮像装置500のブロック図である。FIG. 3 is a block diagram of an imaging device 500. 撮像素子100の断面図である。3 is a cross-sectional view of the image sensor 100. FIG. 受光基板113のレイアウトを説明する模式図である。6 is a schematic diagram illustrating a layout of a light receiving substrate 113. FIG. 単位ブロック131と関連回路のブロック図である。3 is a block diagram of a unit block 131 and related circuits. FIG. 画素150単独の回路図である。It is a circuit diagram of the pixel 150 alone. 画素150の動作を示すタイミングチャートである。6 is a timing chart showing the operation of the pixel 150. 駆動部502のブロック図である。3 is a block diagram of a drive unit 502. FIG. ローリングシャッタモードの動作を示す模式図である。It is a schematic diagram which shows operation|movement of rolling shutter mode. 被写体300の模式図である。3 is a schematic diagram of a subject 300. FIG. 撮像画像311、312、313の形状を示す模式図である。It is a schematic diagram which shows the shape of the captured images 311, 312, and 313. 撮像制御部474の動作を示す流れ図である。9 is a flowchart showing the operation of the image capturing control unit 474. 相関算出部472の動作を示す流れ図である。6 is a flowchart showing the operation of the correlation calculation unit 472. 撮像制御部474の他の動作を示す流れ図である。9 is a flowchart showing another operation of the image pickup control unit 474. 撮像制御部474が参照するテーブルの内容を例示する図である。FIG. 6 is a diagram illustrating an example of contents of a table referred to by an imaging control unit 474. グローバルシャッタモードの動作を示す模式図である。It is a schematic diagram which shows operation|movement of global shutter mode.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. Further, not all of the combinations of features described in the embodiments are essential to the solving means of the invention.

図1は、撮像装置500のブロック図である。撮像装置500は、撮像レンズ520を含む光学系と、撮像素子100、システム制御部501、駆動部502、測光部503、ワークメモリ504、記録部505および表示部506を含む電子回路とを備える。 FIG. 1 is a block diagram of the imaging device 500. The image pickup apparatus 500 includes an optical system including an image pickup lens 520, and an electronic circuit including an image pickup element 100, a system control unit 501, a driving unit 502, a photometry unit 503, a work memory 504, a recording unit 505, and a display unit 506.

撮像レンズ520を含む光学系は、光軸OAに沿って伝播する入射光束を撮像素子100に導く。図中では、瞳近傍に配置された仮想的な1枚の撮像レンズ520により代表して示すが、光学系は、複数の光学レンズを含み、入射光束を撮像素子100の撮像面に結像させる。撮像レンズ520は、撮像装置500に対して着脱できる交換式であってもよい。 The optical system including the image pickup lens 520 guides the incident light flux propagating along the optical axis OA to the image pickup element 100. In the figure, a virtual single imaging lens 520 arranged near the pupil is shown as a representative, but the optical system includes a plurality of optical lenses and forms an incident light flux on the imaging surface of the imaging device 100. .. The imaging lens 520 may be a replaceable type that can be attached to and detached from the imaging device 500.

駆動部502は、撮像素子100に対して、画素信号の蓄積制御および読出制御を実行する。これにより、駆動部502は、システム制御部501の制御の下に、撮像素子100に対して、画素信号の蓄積制御および読み出し制御等を実行する。 The driving unit 502 executes storage control and readout control of pixel signals for the image sensor 100. As a result, the drive unit 502 executes storage control and readout control of pixel signals for the image sensor 100 under the control of the system control unit 501.

測光部503は、撮像レンズ520への入射光束の一部を受光して輝度を検出する受光素子を有する。これにより、測光部503は、撮像シーンの輝度分布等を検出する。測光部503は、撮像素子100の一部を受光素子として利用してもよい。なお、図示の撮像装置500においては、駆動部502も測光部503の検出結果を参照している。 The photometric unit 503 has a light receiving element that receives a part of the light flux incident on the imaging lens 520 and detects the brightness. Accordingly, the photometric unit 503 detects the brightness distribution and the like of the imaged scene. The photometric unit 503 may use a part of the image sensor 100 as a light receiving element. In the illustrated imaging device 500, the drive unit 502 also refers to the detection result of the photometry unit 503.

ワークメモリ504は、システム制御部501が処理を実行する場合の作業領域として用いられる。また、ワークメモリ504は、記録部505に記録する情報、表示部506が表示する情報等のバッファとしても機能する。 The work memory 504 is used as a work area when the system control unit 501 executes processing. The work memory 504 also functions as a buffer for information recorded in the recording unit 505, information displayed by the display unit 506, and the like.

システム制御部501は、画像処理部511、演算部512等を含む。画像処理部511は、ワークメモリ504を作業領域として画像処理を実行して画像データを生成する。例えば、生成する画像データがJPEG形式の画像データである場合は、ホワイトバランス処理、ガンマ処理、圧縮処理等を実行する。 The system control unit 501 includes an image processing unit 511, a calculation unit 512, and the like. The image processing unit 511 executes image processing using the work memory 504 as a work area to generate image data. For example, when the image data to be generated is JPEG format image data, white balance processing, gamma processing, compression processing, etc. are executed.

画像処理部511が生成した画像データは、記録部505に記録される。また、生成された画像データは、表示部506に表示される場合もある。更に、通信回線を通じて、外部の格納部、例えばクラウドサーバに転送される場合もある。演算部512は、例えば、システム制御部501が測光部503から取得した輝度情報に基づいて、撮像装置500の撮像動作におけるシャッタ速度、絞り値、ISO感度等を決定する。 The image data generated by the image processing unit 511 is recorded in the recording unit 505. Further, the generated image data may be displayed on the display unit 506. Further, it may be transferred to an external storage unit such as a cloud server through a communication line. The calculation unit 512 determines the shutter speed, the aperture value, the ISO sensitivity, and the like in the image pickup operation of the image pickup apparatus 500 based on the brightness information acquired by the system control unit 501 from the photometry unit 503, for example.

撮像素子100は、撮像レンズ520への入射光束に対応した画素信号を発生する。撮像素子100が発生した画素信号は、システム制御部501の画像処理部511において画像データとなる。 The image sensor 100 generates a pixel signal corresponding to the light flux incident on the imaging lens 520. The pixel signal generated by the image sensor 100 becomes image data in the image processing unit 511 of the system control unit 501.

図2は、撮像素子100の断面図である。撮像素子100は、互いに積層された受光基板113、信号処理基板111およびメモリ基板112を備える。受光基板113、信号処理基板111およびメモリ基板112は、Cu等の導電性を有するバンプ109により互いに電気的に接続される。 FIG. 2 is a sectional view of the image sensor 100. The image sensor 100 includes a light receiving substrate 113, a signal processing substrate 111, and a memory substrate 112 that are stacked on each other. The light receiving substrate 113, the signal processing substrate 111, and the memory substrate 112 are electrically connected to each other by a conductive bump 109 such as Cu.

なお、図中に白抜き矢印で示すように、被写体光束は、撮像素子100に対して、Z軸プラス方向に入射する。本実施形態において、受光基板113に対して被写体光束が入射する面を、以降の説明において裏面と記載する。また、図中の座標軸により示す通り、Z軸に直交する図中右方向をX軸プラス方向、Z軸およびX軸に直交して紙面を手前に向かって交差する方向をY軸プラス方向と記載する。 Note that, as indicated by the white arrow in the figure, the subject light flux enters the image sensor 100 in the Z-axis plus direction. In the present embodiment, the surface on which the subject light flux enters the light receiving substrate 113 will be referred to as the back surface in the following description. Further, as shown by the coordinate axes in the figure, the right direction in the figure orthogonal to the Z axis is described as the X axis plus direction, and the direction orthogonal to the Z axis and the X axis and intersecting the front side of the paper is referred to as the Y axis plus direction. To do.

受光基板113は、電気的要素として光電変換素子層106および配線層108を有する。光電変換素子層106は、配線層108の裏面側に配される。光電変換素子層106は、二次元的に配された複数のフォトダイオード104および複数のトランジスタ105を有する。複数のトランジスタ105の各々は、複数のフォトダイオード104のいずれかに対応して設けられる。 The light receiving substrate 113 has a photoelectric conversion element layer 106 and a wiring layer 108 as electrical elements. The photoelectric conversion element layer 106 is arranged on the back surface side of the wiring layer 108. The photoelectric conversion element layer 106 includes a plurality of photodiodes 104 and a plurality of transistors 105 which are two-dimensionally arranged. Each of the plurality of transistors 105 is provided corresponding to one of the plurality of photodiodes 104.

光電変換素子層106は、入射光に対応した画素信号を出力する光電変換素子を含む。受光基板113の一例は裏面照射型のCMOSイメージセンサであり、光電変換素子層106には、光電変換素子としてのフォトダイオード104が配される。 The photoelectric conversion element layer 106 includes a photoelectric conversion element that outputs a pixel signal corresponding to incident light. An example of the light receiving substrate 113 is a backside illumination type CMOS image sensor, and the photoelectric conversion element layer 106 is provided with a photodiode 104 as a photoelectric conversion element.

受光基板113において、配線層108は、光電変換素子層106からの画素信号を信号処理基板111に伝送する配線107を有する。配線107は多層に配されてもよく、更に、受動素子および能動素子を含んでもよい。 In the light receiving substrate 113, the wiring layer 108 has the wiring 107 for transmitting the pixel signal from the photoelectric conversion element layer 106 to the signal processing substrate 111. The wiring 107 may be arranged in multiple layers, and may further include passive elements and active elements.

配線層108の表面には複数のバンプ109が配される。当該複数のバンプ109が信号処理基板111の対向する面に設けられた複数のバンプ109と位置合わせされて、受光基板113と信号処理基板111とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。 A plurality of bumps 109 are arranged on the surface of the wiring layer 108. The plurality of bumps 109 are aligned with the plurality of bumps 109 provided on the opposite surfaces of the signal processing substrate 111, and the light receiving substrate 113 and the signal processing substrate 111 are pressed and the like to be aligned. The bumps 109 are joined together and electrically connected.

また、受光基板113は、光学的要素として、カラーフィルタ102およびマイクロレンズ101を有する。受光基板113において、カラーフィルタ102は、光電変換素子層106における入射光の入射側に、パシベーション膜103を介して配される。よって、複数のフォトダイオード104の各々には、カラーフィルタ102を通じて入射光が入射する。 Further, the light receiving substrate 113 has a color filter 102 and a microlens 101 as optical elements. In the light receiving substrate 113, the color filter 102 is arranged on the incident side of incident light in the photoelectric conversion element layer 106 via the passivation film 103. Therefore, incident light enters each of the plurality of photodiodes 104 through the color filter 102.

また、カラーフィルタ102は、互いに異なる波長領域を透過する複数の種類が含まれる。種類の異なるカラーフィルタ102は、フォトダイオード104のそれぞれに対応して特定の配列を有する。これらカラーフィルタ102、フォトダイオード104およびトランジスタ105の組が一つの画素を形成する。 Further, the color filter 102 includes a plurality of types that transmit wavelength regions different from each other. The color filters 102 of different types have a specific array corresponding to each of the photodiodes 104. A set of the color filter 102, the photodiode 104, and the transistor 105 forms one pixel.

マイクロレンズ101は、カラーフィルタ102に対する入射光の入射側に、それぞれの画素に対応して配される。マイクロレンズ101の各々は、対応するフォトダイオード104へ向けて入射光を集光する。 The microlens 101 is arranged on the incident side of the incident light with respect to the color filter 102 so as to correspond to each pixel. Each of the microlenses 101 collects incident light toward the corresponding photodiode 104.

信号処理基板111は、受光基板113から取得した画素信号を処理する。また、メモリ基板112は、画素信号を記憶する。信号処理基板111およびメモリ基板112の互いに対向する面には、複数のバンプ109が配される。これらのバンプ109が互いに位置合わせされて、信号処理基板111とメモリ基板112とが加圧等されることにより、位置合わせされたバンプ109同士が接合されて、電気的に接続される。 The signal processing substrate 111 processes the pixel signal acquired from the light receiving substrate 113. The memory substrate 112 also stores pixel signals. A plurality of bumps 109 are arranged on the surfaces of the signal processing substrate 111 and the memory substrate 112 that face each other. The bumps 109 are aligned with each other, and the signal processing substrate 111 and the memory substrate 112 are pressed and the like, so that the aligned bumps 109 are bonded to each other and electrically connected.

なお、バンプ109間の接合には、固相拡散によるCuバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用しても良い。また、バンプ109は、例えば後述する一つの出力配線に対して一つ程度設ければ良い。したがって、バンプ109の大きさは、フォトダイオード104のピッチよりも大きくても良い。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ109よりも大きなバンプを併せて設けても良い。 It should be noted that the bonding between the bumps 109 is not limited to Cu bump bonding by solid phase diffusion, and micro bump bonding by solder melting may be adopted. Further, the bumps 109 may be provided, for example, about one for each output wiring described later. Therefore, the size of the bumps 109 may be larger than the pitch of the photodiodes 104. Further, bumps larger than the bumps 109 corresponding to the pixel area may be additionally provided in the peripheral area other than the pixel area in which the pixels are arranged.

信号処理基板111は、表裏面にそれぞれ設けられた回路を互いに接続するTSV(シリコン貫通電極)110を有する。TSV110は、周辺領域に設けられることが好ましい。また、TSV110は、受光基板113の周辺領域、メモリ基板112にも設けられて良い。 The signal processing substrate 111 has TSVs (through silicon vias) 110 that connect circuits provided on the front and back surfaces to each other. The TSV 110 is preferably provided in the peripheral area. The TSV 110 may also be provided in the peripheral region of the light receiving substrate 113 and the memory substrate 112.

図3は、撮像素子100の光電変換素子層106における画素150および単位ブロック131のレイアウトを示す模式図である。図中のレイアウトは、受光基板113を裏面側から見た様子を示す。 FIG. 3 is a schematic diagram showing the layout of the pixels 150 and the unit blocks 131 in the photoelectric conversion element layer 106 of the image sensor 100. The layout in the figure shows a state where the light receiving substrate 113 is viewed from the back surface side.

光電変換素子層106には、行方向および列方向に二次元的に配列された複数の単位ブロック131が配される。更に、単位ブロック131の各々は、単位ブロック131と同じ行方向および列方向に二次元的に配列された複数の画素150を含む。よって、撮像素子100には、2000万個以上の画素150が二次元的に配置される。 The photoelectric conversion element layer 106 has a plurality of unit blocks 131 arranged two-dimensionally in the row direction and the column direction. Further, each of the unit blocks 131 includes a plurality of pixels 150 arranged two-dimensionally in the same row direction and column direction as the unit block 131. Therefore, 20 million or more pixels 150 are two-dimensionally arranged in the image sensor 100.

図示の例では、単位ブロック131の各々は、互いに隣接する4画素×4画素の16個の画素150により形成される。なお、図中に示す部分拡大図に記入したように、単位ブロック131を形成する16個の画素150は、例えばベイヤー配列に従って、緑色画素Gb、Gr、青色画素Bおよび赤色画素Rの4画素のいずれかを割当られる。 In the illustrated example, each of the unit blocks 131 is formed by 16 pixels 150 of 4 pixels×4 pixels that are adjacent to each other. As shown in the partially enlarged view shown in the drawing, the 16 pixels 150 forming the unit block 131 are composed of four pixels of green pixels Gb, Gr, blue pixels B, and red pixels R according to the Bayer array, for example. Either can be assigned.

緑色画素Gb、Grは、カラーフィルタ102として緑色フィルタを有し、入射光のうち緑色波長帯の光を受光する。同様に、青色画素Bは、カラーフィルタ102として青色フィルタを有し、青色波長帯の光を受光し、赤色画素Rは、カラーフィルタ102として赤色フィルタを有し、赤色波長帯の光を受光する。 The green pixels Gb and Gr have a green filter as the color filter 102 and receive light in the green wavelength band of the incident light. Similarly, the blue pixel B has a blue filter as the color filter 102 and receives light in the blue wavelength band, and the red pixel R has a red filter as the color filter 102 and receives light in the red wavelength band. ..

なお、単位ブロック131を形成する画素150の数が上記に限られないことはもちろんである。また、複数の画素150により形成された単位ブロック131の形状も、正方形に限られない。よって、受光基板113全体の画素数が2000万画素程度ある場合に単位ブロック131の配列数が、例えば64行32列、48行114列等になるレイアウトにしてもよい。 Of course, the number of pixels 150 forming the unit block 131 is not limited to the above. Further, the shape of the unit block 131 formed by the plurality of pixels 150 is not limited to the square. Therefore, when the total number of pixels of the light receiving substrate 113 is about 20 million, the layout may be such that the array number of the unit blocks 131 is, for example, 64 rows and 32 columns, 48 rows and 114 columns.

図4は、撮像素子100に形成された単位ブロック131のひとつに対する接続関係の概略を示す。図示の単位ブロック131は、L行およびP列の画素150を含み、行制御部200および周辺回路133が接続される。 FIG. 4 schematically shows the connection relationship with one of the unit blocks 131 formed in the image sensor 100. The illustrated unit block 131 includes pixels 150 in L rows and P columns, and is connected to the row control unit 200 and the peripheral circuit 133.

撮像素子100において、行制御部200は、配線Rst_l(ただし、lは1からLの整数)、配線Tx_l、配線Sel_lを通じて単位ブロック131に結合される。配線Rst_l、配線Tx_l、配線Sel_lの各々は、単位ブロック131内における1行目のP個の画素150に共通に接続される。同様に、配線Tx_l、配線Sel_lも、単位ブロック131内におけるl行目のP個の画素150に共通に接続される。 In the image sensor 100, the row control unit 200 is coupled to the unit block 131 via the wiring Rst_l (where l is an integer from 1 to L), the wiring Tx_l, and the wiring Sel_l. Each of the wiring Rst_l, the wiring Tx_l, and the wiring Sel_l is commonly connected to the P pixels 150 in the first row in the unit block 131. Similarly, the wiring Tx_l and the wiring Sel_l are also commonly connected to the P pixels 150 of the 1st row in the unit block 131.

行制御部200は、行選択部、垂直走査回路等と呼ばれる場合もある。行制御部200は、単位ブロック131ごとに設けられる。撮像素子100において、行制御部200は信号処理基板111側に設けられてもよい。 The row control unit 200 may be called a row selection unit, a vertical scanning circuit, or the like. The row control unit 200 is provided for each unit block 131. In the image sensor 100, the row control unit 200 may be provided on the signal processing board 111 side.

撮像素子100において、周辺回路133は、列伝送路170_p(ただし、pは1からPの整数)を通じて単位ブロック131に結合される。列伝送路170_pは、同一列の画素150毎に設けられる。 In the image sensor 100, the peripheral circuit 133 is coupled to the unit block 131 through the column transmission line 170_p (where p is an integer from 1 to P). The column transmission path 170_p is provided for each pixel 150 in the same column.

また、列伝送路170_pは、単位ブロック131におけるp列目のL個の画素150に共通に接続される。これにより、列伝送路170は単位ブロック131内の同一列の画素150で共有され、当該列に含まれる画素150からの画素信号を伝送する。 Further, the column transmission path 170_p is commonly connected to the L pixels 150 of the p-th column in the unit block 131. As a result, the column transmission path 170 is shared by the pixels 150 in the same column in the unit block 131, and the pixel signal from the pixels 150 included in the column is transmitted.

撮像素子100において、列伝送路170_pは受光基板113側から、バンプ109を通じて、信号処理基板111に実装された周辺回路133に接続される。信号処理基板111における周辺回路133は、受光基板113における単位ブロック131に対応する位置に、単位ブロック131毎に配される。 In the image sensor 100, the column transmission path 170_p is connected from the light receiving substrate 113 side to the peripheral circuit 133 mounted on the signal processing substrate 111 through the bump 109. The peripheral circuit 133 in the signal processing board 111 is arranged for each unit block 131 at a position corresponding to the unit block 131 in the light receiving board 113.

周辺回路133の各々は、列伝送路170_p毎に直列に接続されたアナログ/デジタル変換回路202およびCDS回路204を有する。アナログ/デジタル変換回路202とCDS回路204との組は、単位ブロック131あたり、列数と同じP個設けられる。 Each of the peripheral circuits 133 includes an analog/digital conversion circuit 202 and a CDS circuit 204 which are connected in series for each column transmission path 170_p. A set of the analog/digital conversion circuit 202 and the CDS circuit 204 is provided in the same number of columns as the number of columns per unit block 131.

周辺回路133はさらに、CDS回路204の出力側に配されたシフトレジスタ206を有する。図示の例において、シフトレジスタ206は、単位ブロック131毎に配される。シフトレジスタ206の出力は、列バスライン172を通じて画素メモリ414に接続される。シフトレジスタ206は、水平走査回路、マルチプレクサ等と呼ばれる場合もある。 The peripheral circuit 133 further includes a shift register 206 arranged on the output side of the CDS circuit 204. In the illustrated example, the shift register 206 is arranged for each unit block 131. The output of the shift register 206 is connected to the pixel memory 414 through the column bus line 172. The shift register 206 may be called a horizontal scanning circuit, a multiplexer, or the like.

図5は、単位ブロック131を形成する画素150の構造を示す回路図である。ただし、図示の回路は二つのフォトダイオード104−1、104−2を含み、二つ分の画素150に相当する。これら2つの画素は、単位ブロック131において同一の列に含まれる。 FIG. 5 is a circuit diagram showing a structure of the pixel 150 forming the unit block 131. However, the illustrated circuit includes two photodiodes 104-1 and 104-2, and corresponds to two pixels 150. These two pixels are included in the same column in the unit block 131.

フォトダイオード104−1、104−2は、各々に対応して配された選択トランジスタ61−1、61−2の一端にカソードを個別に結合される。フォトダイオード104−1、104−2は、各々受光量に応じた電荷を蓄積する。 The cathodes of the photodiodes 104-1 and 104-2 are individually coupled to one ends of the selection transistors 61-1 and 61-2 arranged corresponding to the photodiodes 104-1 and 104-2, respectively. The photodiodes 104-1 and 104-2 each store an electric charge according to the amount of received light.

選択トランジスタ61−1、61−2は、フォトダイオード104−1、104−2が蓄積した電荷量に応じた電圧を出力するか否かを切り替える。選択トランジスタ61は、例えば、行制御部200から与えられる配線Tx_lを通じて与えられる画素選択信号により導通状態を制御される。 The selection transistors 61-1 and 61-2 switch whether to output a voltage according to the charge amount accumulated in the photodiodes 104-1 and 104-2. The conduction state of the selection transistor 61 is controlled by, for example, a pixel selection signal provided through the wiring Tx_l provided from the row control unit 200.

更に、画素150は、フォトダイオード104−1、104−2共通に設けられたリセットトランジスタ59、増幅トランジスタ60、接地側トランジスタ65、第1トランジスタ78、第2トランジスタ63、増幅トランジスタ66、転送トランジスタ64、および、コンデンサ10を有する。これら共通に設けられるトランジスタは、コンデンサ10の状態(両極にどのような電圧が印加されるかを示す状態)を制御するスイッチ部として機能する。 Further, in the pixel 150, the reset transistor 59, the amplification transistor 60, the ground side transistor 65, the first transistor 78, the second transistor 63, the amplification transistor 66, the transfer transistor 64, which are provided in common for the photodiodes 104-1 and 104-2, are provided. , And a capacitor 10. These commonly provided transistors function as a switch unit that controls the state of the capacitor 10 (state that indicates what voltage is applied to both electrodes).

図示の例において、画素150は、フォトダイオード104−1、104−2のそれぞれの出力におけるフィードスルー電圧および信号電圧を、一つのコンデンサ10により順番に保持する。これにより、画素150の各々にCDS用の回路を設けつつ、各画素150のCDS用回路の面積を低減することができる。また、共通のコンデンサ10でフィードスルー電圧および信号電圧を保持するので、画素値を精度よく検出できる。 In the illustrated example, the pixel 150 sequentially holds the feedthrough voltage and the signal voltage at the outputs of the photodiodes 104-1 and 104-2 by the single capacitor 10. This makes it possible to reduce the area of the CDS circuit of each pixel 150 while providing each pixel 150 with the CDS circuit. Further, since the common capacitor 10 holds the feedthrough voltage and the signal voltage, the pixel value can be accurately detected.

リセットトランジスタ59は、それぞれの選択トランジスタ61を介してフォトダイオード104に接続される。リセットトランジスタ59は、フォトダイオード104−1、104−2のカソードを、基準電圧VCCに接続するか否かを切り替える。リセットトランジスタ59は、行制御部200の配線Rst_lを通じて印可されるリセット信号により制御される。 The reset transistor 59 is connected to the photodiode 104 via each selection transistor 61. The reset transistor 59 switches whether or not the cathodes of the photodiodes 104-1 and 104-2 are connected to the reference voltage VCC. The reset transistor 59 is controlled by a reset signal applied through the wiring Rst_l of the row control unit 200.

増幅トランジスタ60のゲートは、選択トランジスタ61−1、61−2をそれぞれ介してフォトダイオード104−1、104−2に接続される。増幅トランジスタ60は、選択トランジスタ61がオン状態になることにより選択されたフォトダイオード104−1、104−2のいずれかが出力する電圧を増幅する。増幅トランジスタ60は、基準電圧VCCおよび接地電位の間に配される。 The gate of the amplification transistor 60 is connected to the photodiodes 104-1 and 104-2 via the selection transistors 61-1 and 61-2, respectively. The amplifying transistor 60 amplifies the voltage output from one of the photodiodes 104-1 and 104-2 selected by turning on the selection transistor 61. The amplification transistor 60 is arranged between the reference voltage VCC and the ground potential.

また、増幅トランジスタ60と接地電位との間には、接地側トランジスタ65が配される。接地側トランジスタ65のゲートには、Pコントロール電圧が印可される。 A ground side transistor 65 is arranged between the amplification transistor 60 and the ground potential. A P control voltage is applied to the gate of the ground-side transistor 65.

コンデンサ10は、3つの電極を有し、第1電極および第2電極が対向して配置され、第2電極および第3電極が対向して配置される。これにより、コンデンサ10は3端子コンデンサを形成し、フォトダイオード104−1、104−2に蓄積された電荷量に応じた電圧で充放電される。 The capacitor 10 has three electrodes, a first electrode and a second electrode are arranged to face each other, and a second electrode and a third electrode are arranged to face each other. As a result, the capacitor 10 forms a three-terminal capacitor, and is charged/discharged with a voltage according to the amount of charge accumulated in the photodiodes 104-1 and 104-2.

コンデンサ10の第1電極は、第1トランジスタ78を介して、増幅トランジスタ60の出力端に接続される。第1トランジスタ78は、増幅トランジスタ60により増幅されたフォトダイオード104−1、104−2の出力を、第1電極に接続するか否かを切り替える第1スイッチとして機能する。第1トランジスタ78は、ゲートに印可される第1制御信号SH1により制御される。 The first electrode of the capacitor 10 is connected to the output terminal of the amplification transistor 60 via the first transistor 78. The first transistor 78 functions as a first switch that switches whether to connect the outputs of the photodiodes 104-1 and 104-2 amplified by the amplification transistor 60 to the first electrode. The first transistor 78 is controlled by the first control signal SH1 applied to the gate.

コンデンサ10の第2電極は、第2トランジスタ63を介して、増幅トランジスタ60の出力端に接続される。第2トランジスタ63は、増幅トランジスタ60により増幅されたフォトダイオード104の出力を、第2電極に接続するか否かを切り替える第2スイッチとして機能する。第2トランジスタ63は、ゲートに印可される第2制御信号SH2により制御される。 The second electrode of the capacitor 10 is connected to the output terminal of the amplification transistor 60 via the second transistor 63. The second transistor 63 functions as a second switch that switches whether or not the output of the photodiode 104 amplified by the amplification transistor 60 is connected to the second electrode. The second transistor 63 is controlled by the second control signal SH2 applied to the gate.

コンデンサ10の第3電極は、基準電位に接続される。第2電極と第3電極との間の容量により、基準電位に対する第2電極の電位が維持される。なお、コンデンサ10は、同一の領域に重ねて形成された第1電極、第2電極および第3電極を有する。よって、複数の2端子のコンデンサを用いる場合に比較して実装面積を縮小できる。しかしながら、コンデンサ10は、ノードBおよびノードCの間に設けられた2端子コンデンサと、ノードBおよび基準電位間に設けられた2端子コンデンサとの2素子を用いて形成してもよい。 The third electrode of the capacitor 10 is connected to the reference potential. The capacitance between the second electrode and the third electrode maintains the potential of the second electrode with respect to the reference potential. The capacitor 10 has a first electrode, a second electrode, and a third electrode that are formed so as to overlap each other in the same region. Therefore, the mounting area can be reduced as compared with the case where a plurality of two-terminal capacitors are used. However, the capacitor 10 may be formed by using two elements, a two-terminal capacitor provided between the node B and the node C and a two-terminal capacitor provided between the node B and the reference potential.

増幅トランジスタ66は、コンデンサ10の第1電極における電圧を増幅して出力する。転送トランジスタ64は、増幅トランジスタ66が出力する電圧を、読み出し線170−pに転送するか否かを切り替える転送部として機能する。転送トランジスタ64は、行制御部200から配線Sel_lを通じて与えられる行選択信号により制御される。 The amplification transistor 66 amplifies and outputs the voltage at the first electrode of the capacitor 10. The transfer transistor 64 functions as a transfer unit that switches whether to transfer the voltage output from the amplification transistor 66 to the read line 170-p. The transfer transistor 64 is controlled by a row selection signal supplied from the row control unit 200 through the wiring Sel_l.

コンデンサ10は、行制御部200から与えられる各制御信号により、第2電極にフィードスルー電圧が印加される第1状態と、第2電極に信号電圧が印加される第2状態とを順番に遷移させる。周辺回路133は、少なくとも第2状態において転送トランジスタ64をオンにして、コンデンサ10の第1電極の電圧レベルを転送させる。これにより、周辺回路133は、転送された電圧レベルに基づいて画素信号の画素値を算出できる。 The capacitor 10 sequentially transits between a first state in which a feedthrough voltage is applied to the second electrode and a second state in which a signal voltage is applied to the second electrode, in accordance with each control signal given from the row control unit 200. Let The peripheral circuit 133 turns on the transfer transistor 64 at least in the second state to transfer the voltage level of the first electrode of the capacitor 10. Thereby, the peripheral circuit 133 can calculate the pixel value of the pixel signal based on the transferred voltage level.

図6は、画素150の動作を示すタイミングチャートであり、図5に示したノードA、B、Cにおける信号波形を示す。ノードAは増幅トランジスタ60の出力端に、ノードBはコンデンサ10の第2電極に、ノードCはコンデンサ10の第1電極に、それぞれ対応する。 FIG. 6 is a timing chart showing the operation of the pixel 150, and shows the signal waveforms at the nodes A, B, and C shown in FIG. The node A corresponds to the output terminal of the amplification transistor 60, the node B corresponds to the second electrode of the capacitor 10, and the node C corresponds to the first electrode of the capacitor 10.

フォトダイオード104−1の出力を読み出す場合について説明する。まず、リセット信号RSTがHレベルになり、リセットトランジスタ59がオン状態になる。また、選択トランジスタ61−1がオン状態に制御される。これにより、フォトダイオード104−1のカソード電圧がリセットされ、ノードAにおける電圧は基準電圧VCCとなる。なお、増幅トランジスタ60および66の増幅率は1とする。 The case of reading the output of the photodiode 104-1 will be described. First, the reset signal RST becomes H level, and the reset transistor 59 is turned on. Further, the selection transistor 61-1 is controlled to be in the ON state. As a result, the cathode voltage of the photodiode 104-1 is reset and the voltage at the node A becomes the reference voltage VCC. The amplification factors of the amplification transistors 60 and 66 are 1.

リセットしてから時間が経過すると、ノードAにおける電圧はフィードスルー電圧Vftとなる。行制御部200は、リセット信号RSTを入力して所定の時間が経過してから、第1制御信号SH1および第2制御信号SH2をHレベルにする。これにより、第1トランジスタ78および第2トランジスタ63は共にオン状態となる。このとき、コンデンサ10の第1電極(ノードC)には基準電圧VCCが印加され、第2電極(ノードB)にはフィードスルー電圧Vftが印加される(第1状態)。 After a lapse of time after the reset, the voltage at the node A becomes the feedthrough voltage Vft. The row control unit 200 sets the first control signal SH1 and the second control signal SH2 to the H level after the reset signal RST is input and a predetermined time has elapsed. As a result, both the first transistor 78 and the second transistor 63 are turned on. At this time, the reference voltage VCC is applied to the first electrode (node C) of the capacitor 10, and the feedthrough voltage Vft is applied to the second electrode (node B) (first state).

次に、第1制御信号SH1および第2制御信号SH2をLレベルにする。これにより、コンデンサ10の第1電極はフローティング状態となり、コンデンサ10の電極間電圧が維持される。 Next, the first control signal SH1 and the second control signal SH2 are set to L level. As a result, the first electrode of the capacitor 10 is brought into a floating state, and the inter-electrode voltage of the capacitor 10 is maintained.

続いて、フォトダイオード104−1における当該フレームの受光が終了するタイミングで、ノードAにおける電圧は、フォトダイオード104−1における蓄積電荷量に応じた電圧sig1に応じた電圧となる。具体的には、フィードスルー電圧Vftから電圧sig1だけ下がった電圧となる。 Then, at the timing when the light reception of the frame in the photodiode 104-1 ends, the voltage at the node A becomes a voltage corresponding to the voltage sig1 corresponding to the accumulated charge amount in the photodiode 104-1. Specifically, it is a voltage that is lower than the feedthrough voltage Vft by the voltage sig1.

更に、第1制御信号SH1をLレベルに維持しつつ、第2制御信号SH2をHレベルにする。これにより、第2トランジスタ63はオン状態となる(第2状態)。 Further, the second control signal SH2 is set to H level while the first control signal SH1 is maintained at L level. As a result, the second transistor 63 is turned on (second state).

第1制御信号SH1がLレベルに維持されているので、コンデンサ10が第2状態に遷移すると、第1電極はフローティング状態となる。これにより、第1状態におけるコンデンサ10の電極間電圧を維持しつつ、フォトダイオード104−1が出力する信号電圧が第2電極に印加される。第2電極の電圧は、第1状態に比べて電圧sig1だけ低下するので、第1電極の電圧も第1状態に比べて電圧sig1だけ低下する。 Since the first control signal SH1 is maintained at the L level, when the capacitor 10 transits to the second state, the first electrode becomes the floating state. As a result, the signal voltage output from the photodiode 104-1 is applied to the second electrode while maintaining the inter-electrode voltage of the capacitor 10 in the first state. Since the voltage of the second electrode drops by the voltage sig1 compared to the first state, the voltage of the first electrode also drops by the voltage sig1 compared to the first state.

周辺回路133は、少なくとも第2状態において、第1電極(ノードC)の電圧を読み出す。なお、第1状態における第1電極の電圧は、基準電圧VCCであるので、当該基準電圧が既知である場合、周辺回路133は、第1状態における第1電極の電圧を読み出さなくともよい。この場合、周辺回路133は、既知の基準電圧VCCから、第2状態における第1電極の電圧を減算することで、電圧sig1を検出する。 The peripheral circuit 133 reads the voltage of the first electrode (node C) at least in the second state. Since the voltage of the first electrode in the first state is the reference voltage VCC, if the reference voltage is known, the peripheral circuit 133 does not have to read the voltage of the first electrode in the first state. In this case, the peripheral circuit 133 detects the voltage sig1 by subtracting the voltage of the first electrode in the second state from the known reference voltage VCC.

周辺回路133は、当該既知の基準電圧VCCの値を、撮像素子100の温度等に応じて補正してもよい。また、周辺回路133は、第1状態および第2状態のそれぞれにおいて、第1電極(ノードC)の電圧を読み出して、差分を算出してもよい。これにより、フォトダイオード104−1における蓄積電荷量に応じた電圧sig1、すなわち画素値を算出する。 The peripheral circuit 133 may correct the value of the known reference voltage VCC according to the temperature of the image sensor 100 or the like. Further, the peripheral circuit 133 may read the voltage of the first electrode (node C) and calculate the difference in each of the first state and the second state. As a result, the voltage sig1 corresponding to the accumulated charge amount in the photodiode 104-1, that is, the pixel value is calculated.

次に、フォトダイオード104−2の出力を読み出す。このとき、リセット信号RSTがHレベルとなり、リセットトランジスタ59がオン状態となる。また、選択トランジスタ61−2はオン状態に制御される。これにより、フォトダイオード104−2のカソード電圧がリセットされ、ノードAにおける電圧は基準電圧VCCとなる。以降の動作は、フォトダイオード104−1の場合と同様である。周辺回路133は、第2状態において読み出した電圧により、フォトダイオード104−2における蓄積電荷量に応じた電圧sig2を算出する。 Next, the output of the photodiode 104-2 is read. At this time, the reset signal RST becomes H level, and the reset transistor 59 is turned on. Further, the selection transistor 61-2 is controlled to be on. As a result, the cathode voltage of the photodiode 104-2 is reset and the voltage at the node A becomes the reference voltage VCC. The subsequent operation is similar to that of the photodiode 104-1. The peripheral circuit 133 calculates the voltage sig2 according to the amount of accumulated charge in the photodiode 104-2 from the voltage read in the second state.

このような構成および動作により、一つのコンデンサ10を用いて、フォトダイオード104−1、104−2の出力を相関二重サンプリングできる。このため、回路面積を低減することができ、また、コンデンサのバラツキによる誤差を無くすことができる。また、本実施例においては、2つのフォトダイオード104で一つのコンデンサ10および周辺のスイッチ部を共有するので、更に回路面積を低減することができる。 With such a configuration and operation, correlated double sampling of the outputs of the photodiodes 104-1 and 104-2 can be performed using one capacitor 10. Therefore, the circuit area can be reduced, and the error due to the variation of the capacitors can be eliminated. Further, in the present embodiment, since one photodiode 10 and the peripheral switch section are shared by the two photodiodes 104, the circuit area can be further reduced.

なお、コンデンサ10およびスイッチ部は、それぞれのフォトダイオード104に対応して設けられるが、図示のように、複数のフォトダイオード104−1、104−2に対して一組のコンデンサ10およびスイッチ部を共通に設けてもよい。また、一つのフォトダイオード104に対して一組のコンデンサ10およびスイッチ部を設けてもよい。 Although the capacitor 10 and the switch unit are provided corresponding to the respective photodiodes 104, as shown in the figure, a set of the capacitor 10 and the switch unit is provided for the plurality of photodiodes 104-1 and 104-2. You may provide in common. In addition, one set of capacitor 10 and switch unit may be provided for one photodiode 104.

スイッチ部は、コンデンサ10毎に設けられる。コンデンサ10が2以上のフォトダイオード104に共有される場合、コンデンサ10は、それぞれのフォトダイオード104−1、104−2の出力値を順番に保持する。また、複数のコンデンサ10は、対応するフォトダイオード104−1、104−2の出力値を同時に保持してもよい。 The switch unit is provided for each capacitor 10. When the capacitor 10 is shared by two or more photodiodes 104, the capacitor 10 holds the output values of the respective photodiodes 104-1 and 104-2 in order. Further, the plurality of capacitors 10 may simultaneously hold the output values of the corresponding photodiodes 104-1 and 104-2.

図7は、撮像素子100を駆動する駆動部502のブロック図である。駆動部502は、駆動制御部420、センサ制御部441、ブロック制御部442、同期制御部443、信号制御部444および画素メモリ414を有する。 FIG. 7 is a block diagram of the drive unit 502 that drives the image sensor 100. The drive unit 502 includes a drive control unit 420, a sensor control unit 441, a block control unit 442, a synchronization control unit 443, a signal control unit 444, and a pixel memory 414.

駆動部502において、センサ制御部441は、撮像素子100の画素150における各画素の電荷蓄積、電荷読み出しに関わる制御信号を、受光基板113へ送信する。より具体的には、センサ制御部441は、単位ブロック131の各々に対応する行制御部200へ、リセット信号および画素選択信号を送信して、制御対象となる画素150の電荷蓄積の開始と終了とを制御する。また、読み出し画素に対して列選択信号等を送信することにより、画素信号を列伝送路170へ出力させる。 In the drive unit 502, the sensor control unit 441 transmits, to the light receiving substrate 113, a control signal related to charge accumulation and charge reading of each pixel in the pixel 150 of the image sensor 100. More specifically, the sensor control unit 441 transmits a reset signal and a pixel selection signal to the row control unit 200 corresponding to each of the unit blocks 131, and starts and ends the charge accumulation of the pixels 150 to be controlled. And control. Further, the pixel signal is output to the column transmission path 170 by transmitting a column selection signal or the like to the read pixel.

駆動部502において、ブロック制御部442は、単位ブロック131を特定する制御信号を受光基板113へ送信する。より具体的には、ブロック制御部442は、制御対象となる単位ブロック131を特定する特定信号を送信する。 In the drive unit 502, the block control unit 442 transmits a control signal that specifies the unit block 131 to the light receiving substrate 113. More specifically, the block control unit 442 transmits a specific signal that specifies the unit block 131 to be controlled.

単位ブロック特定信号は、画素150の各々が配線Tx_j等を介して受ける転送パルス等は、センサ制御部441が送出する選択信号と、ブロック制御部442が送出する特定信号との論理積となる。これにより、受光基板113に略均等に配列された画素150を、領域毎に相互に独立したブロックとして制御できる。 In the unit block specifying signal, a transfer pulse or the like received by each of the pixels 150 via the wiring Tx_j or the like is a logical product of a selection signal sent by the sensor control unit 441 and a specifying signal sent by the block control unit 442. As a result, the pixels 150 arranged substantially evenly on the light receiving substrate 113 can be controlled as independent blocks for each region.

なお、ブロック制御部442は、複数の単位ブロック131に対して、同時に測定信号を送信できる。これにより、撮像素子100は、複数の単位ブロック131を同期して動作させ、あるいは、複数の単位ブロック131にまたがって動作を実行させることができる。 The block control unit 442 can simultaneously transmit measurement signals to the plurality of unit blocks 131. As a result, the image pickup device 100 can operate the plurality of unit blocks 131 in synchronization with each other, or can execute the operation across the plurality of unit blocks 131.

駆動部502において、同期制御部443は、同期信号を受光基板113に供給する。これにより、受光基板113に実装された複数の要素を、同期してアクティブにすることができる。よって、例えば、同期信号を調整することにより、同一の単位ブロック131に属する画素の特定画素のみを制御対象とするランダム制御、間引き制御等を実行できる。 In the drive unit 502, the synchronization control unit 443 supplies a synchronization signal to the light receiving substrate 113. Thereby, the plurality of elements mounted on the light receiving substrate 113 can be activated synchronously. Therefore, for example, by adjusting the synchronization signal, it is possible to perform random control, thinning-out control, or the like in which only specific pixels of pixels belonging to the same unit block 131 are controlled.

駆動部502において、信号制御部444は、アナログ/デジタル変換回路202、CDS回路204およびシフトレジスタ206に対するタイミング制御を担う。これにより、画像処理部511は、複数の単位ブロック131から読み出された画素信号から、高速且つ高品質にひとつの画像データを生成できる。 In the driving unit 502, the signal control unit 444 is responsible for timing control for the analog/digital conversion circuit 202, the CDS circuit 204, and the shift register 206. Accordingly, the image processing unit 511 can generate one image data at high speed and high quality from the pixel signals read from the plurality of unit blocks 131.

駆動部502において、画素メモリ414は、画素150から読み出されてデジタル化された画素信号を格納するメモリ空間を有する。画素メモリ414は、各単位ブロック131に対応して設けてもよい。I/F回路418は、駆動制御部420とシステム制御部501と間の通信を担う。 In the driving unit 502, the pixel memory 414 has a memory space for storing the pixel signal read from the pixel 150 and digitized. The pixel memory 414 may be provided corresponding to each unit block 131. The I/F circuit 418 is responsible for communication between the drive control unit 420 and the system control unit 501.

なお、画素メモリ414は、引渡要求に従って画素信号を画像処理部511に転送するデータ転送インタフェースを更に備えてもよい。データ転送インタフェースは、画像処理部511と繋がるデータ転送ラインと接続される。このようなデータ転送ラインは、例えば、データバスの一部により形成され、アドレスバスを利用したアドレス指定により、システム制御部501から駆動制御部420への引渡要求が実行される。 The pixel memory 414 may further include a data transfer interface that transfers a pixel signal to the image processing unit 511 in accordance with a delivery request. The data transfer interface is connected to a data transfer line connected to the image processing unit 511. Such a data transfer line is formed by, for example, a part of the data bus, and a delivery request from the system control unit 501 to the drive control unit 420 is executed by addressing using the address bus.

データ転送インタフェースによる画素信号の伝送は、アドレス指定方式の他にも、例えば、データ転送を行う場合に、各回路の同期に用いられるクロック信号の立ち上がりと立ち下がりとの両方を利用してダブルデータレート方式にすることもできる。また、アドレス指定などの手順を一部省略することにより、データを一気に転送して高速化を図るバースト転送方式を採用し得る。 In addition to the addressing method, the pixel signal transmission by the data transfer interface uses, for example, both the rising edge and the falling edge of the clock signal used for synchronizing each circuit when performing the data transfer, and the double data is transmitted. A rate system can also be used. Further, by omitting a part of the procedure such as address designation, a burst transfer method can be adopted in which data is transferred all at once to increase the speed.

更に、データ転送インタフェースによる画素信号の伝送は、また、制御部、メモリ部、入出力部を並列に接続している回線を用いたバス方式、直列にデータを1ビットずつ転送するシリアル方式などを組み合わせて採用することもできる。 Further, the pixel signal transmission by the data transfer interface may be a bus method using a line in which the control unit, the memory unit and the input/output unit are connected in parallel, a serial method in which data is serially transferred bit by bit. It can also be used in combination.

上記のようなデータ転送インタフェースを用いることにより、画像処理部511は、要求する画素信号に限って受け取ることができる。これにより、例えば、低解像度の画像を形成する場合には、画像処理を高速に完了できる。なお、駆動部502、図5の行制御部200および周辺回路133が、複数の単位ブロック131にまたがって、画素150から画素信号を順次読み出す読出部として機能する。 By using the data transfer interface as described above, the image processing unit 511 can receive only the requested pixel signal. Thereby, for example, when forming a low-resolution image, image processing can be completed at high speed. The drive unit 502, the row control unit 200 in FIG. 5, and the peripheral circuit 133 function as a read unit that sequentially reads pixel signals from the pixels 150 across the plurality of unit blocks 131.

駆動部502において、駆動制御部420は、タイミングメモリ430を参照して、駆動部502がシステム制御部501から受けた指示を、上記の各制御部が実行可能な制御信号に変換して引き渡す。タイミングメモリ430は、フラッシュRAM等により形成される。こうして、駆動制御部420は、上記のセンサ制御部441、ブロック制御部442、同期制御部443および信号制御部444を統括制御する。 In the drive unit 502, the drive control unit 420 refers to the timing memory 430, converts the instruction received by the drive unit 502 from the system control unit 501 into a control signal that can be executed by each control unit, and transfers the control signal. The timing memory 430 is formed by a flash RAM or the like. In this way, the drive control unit 420 centrally controls the sensor control unit 441, the block control unit 442, the synchronization control unit 443, and the signal control unit 444 described above.

更に、図示の駆動部502は、相関算出部472および撮像制御部474を有する。相関算出部472は、画素メモリ414から読み出した画素信号に基づいて、画素信号に含まれるローリングシャッタ歪みの大きさを検出する。撮像制御部474は、相関算出部472が算出した相関値に基づいて、単位ブロック131の各々に撮像条件として設定される値、例えば、フレームレート、露光時間等を決定する。これら、相関算出部472および撮像制御部474の動作については、他の図を参照して改めて説明する。 Further, the illustrated driving unit 502 includes a correlation calculating unit 472 and an image capturing control unit 474. The correlation calculation unit 472 detects the magnitude of rolling shutter distortion included in the pixel signal based on the pixel signal read from the pixel memory 414. The imaging control unit 474 determines a value set as an imaging condition for each unit block 131, such as a frame rate or an exposure time, based on the correlation value calculated by the correlation calculation unit 472. Operations of the correlation calculation unit 472 and the imaging control unit 474 will be described again with reference to other drawings.

図8は、撮像素子100におけるローリングシャッタモードを説明するタイミングチャートである。ローリングシャッタモードにおいては、単位ブロック131の各々において、画素150が選択されて画素信号が蓄積される動作と、蓄積された画素信号が読み出される動作が、行毎に順次実行される。 FIG. 8 is a timing chart explaining the rolling shutter mode in the image sensor 100. In the rolling shutter mode, in each of the unit blocks 131, the operation of selecting the pixel 150 and accumulating the pixel signal and the operation of reading the accumulated pixel signal are sequentially performed for each row.

図示の例では、駆動部502は、まず、行制御部200を介して1行目の画素150に対する配線Rst_1およびTx_1に駆動信号を与える。これにより、単位ブロック131の各々の1行目の画素150の電荷蓄積を開始する。 In the illustrated example, the drive unit 502 first supplies a drive signal to the wirings Rst_1 and Tx_1 for the pixels 150 in the first row via the row control unit 200. As a result, charge accumulation in the pixels 150 in the first row of each unit block 131 is started.

次に、駆動部502は、蓄積期間の終わりに、行制御部200を介して1行目の画素150に対する配線Sel_1に駆動信号を与える。これにより、1行目の画素150の画素信号の読み出しを開始する。読み出し期間は、1行目の各画素150から画素信号が読み出されて、アナログ/デジタル変換回路202およびCDS回路204で処理されてシフトレジスタ206から順次、画素メモリ414に書き込まれるまでの時間を含む。 Next, the driving unit 502 gives a driving signal to the wiring Sel_1 for the pixel 150 in the first row through the row control unit 200 at the end of the accumulation period. As a result, the reading of the pixel signals of the pixels 150 in the first row is started. The reading period is a time period until a pixel signal is read from each pixel 150 in the first row, processed by the analog/digital conversion circuit 202 and the CDS circuit 204, and sequentially written in the pixel memory 414 from the shift register 206. Including.

以下同様に、2行目の画素150に対する配線Rst_2、Tx_2およびSel_2に駆動信号が与えられて、蓄積および読出が行われる。2行目の画素150に対する蓄積期間の長さは1行目の画素150と同じであるが、時間的には、ほぼ読出期間分だけ遅れている。3行目以降、L行目まで、配線Rst_l、Tx_lおよびSel_lに駆動信号が与えられて、順次、蓄積および読出が行われる。 Similarly, a drive signal is applied to the wirings Rst_2, Tx_2, and Sel_2 for the pixels 150 in the second row to perform storage and reading. The length of the accumulation period for the pixels 150 in the second row is the same as that of the pixels 150 in the first row, but the pixels are delayed by a reading period in time. A drive signal is applied to the wirings Rst_l, Tx_l, and Sel_l from the third row to the L-th row, and accumulation and reading are sequentially performed.

複数の単位ブロック131のいずれに対しても、選択される行の順序は同じであり、図示の例では、いずれに対しても、−Y側の行から+Y側の行に向けて一行ずつ選択される。さらに、複数の単位ブロック131の間で、同一行の蓄積および読出のタイミングは同期している。ただし、 複数の単位ブロック131の間で、同一行の蓄積および読出の少なくとも一方のタイミングが同期していなくてもよい。 The order of selected rows is the same for any of the plurality of unit blocks 131, and in the illustrated example, for each of them, one row is selected from the row on the −Y side to the row on the +Y side. To be done. Further, the storage and read timings of the same row are synchronized among the plurality of unit blocks 131. However, at least one of the accumulation and the reading of the same row may not be synchronized among the plurality of unit blocks 131.

図9は、撮像素子100を用いてローリングシャッタモードで撮像する被写体300を示す模式図である。被写体300は、撮像素子100に入射する直前の像光を+Z側から見た状態で示される。 FIG. 9 is a schematic diagram showing a subject 300 imaged in the rolling shutter mode by using the image sensor 100. The subject 300 is shown in a state where the image light immediately before entering the image sensor 100 is viewed from the +Z side.

被写体300には、速度Vで高速に移動する直線像301と、速度Vで低速に移動する直線像302と、静止した直線像303とが混在する。直線像301、302、303は、撮像素子100に入射する直前の像光を+Z側から見た場合に、それぞれ垂直な直線をなす。また、移動する直線像301、303は、いずれも図中水平に、−X方向に移動している。 The subject 300 has a mixture of a straight line image 301 that moves at high speed at V 1 , a straight line image 302 that moves at low speed at V 2 and a stationary straight line image 303. The straight line images 301, 302, and 303 are vertical straight lines when the image light immediately before entering the image sensor 100 is viewed from the +Z side. Further, the moving straight line images 301 and 303 both move horizontally in the drawing in the −X direction.

図10は、上記の移動する直線像301、302、303を含む被写体300を、ローリングシャッタモードで動作する撮像素子100により撮像した場合に得られる撮像画像311、312、313を示す模式図である。撮像画像311、312、313は、出力、表示等される場合の向きで描かれる。 FIG. 10 is a schematic diagram showing captured images 311, 312, 313 obtained when the subject 300 including the moving linear images 301, 302, 303 is captured by the image sensor 100 operating in the rolling shutter mode. .. The picked-up images 311, 312, 313 are drawn in the direction in which they are output, displayed, etc.

撮像画像311、312、313は、それぞれが縦横4個の画素150を含む12個の単位ブロック131により撮像されたものとする。図8を参照して説明したように、ローリングシャッタモードにおいては、ひとつの単位ブロック131内において、画素信号が蓄積されるタイミングが行毎に順次ずれていく。このため、被写体300において移動している直線像301、303は、画素信号を蓄積するタイミングに応じて、異なる位置で撮像される。 It is assumed that the captured images 311, 312, 313 are captured by 12 unit blocks 131 each including four vertical and horizontal pixels 150. As described with reference to FIG. 8, in the rolling shutter mode, the timing at which pixel signals are accumulated in one unit block 131 is sequentially shifted row by row. Therefore, the linear images 301 and 303 moving on the subject 300 are imaged at different positions according to the timing of accumulating pixel signals.

移動する直線像301、302を撮像するA列およびB列の単位ブロック131の各々において、図中上側の行と、図中下側の行では、画素信号を蓄積するタイミングが異なる。このため、被写体300における直線像301が垂直な直線であるにもかかわらず、撮像画像311、312はいずれも傾斜する。即ち、撮像画像311においては、画素信号の蓄積期間が時間的に遅い行ほど、移動方向である+X方向にずれて撮像され、単位ブロック131毎にローリングシャッタ歪みが生じる。 In each of the unit blocks 131 of the A column and the B column that capture the moving linear images 301 and 302, the upper row in the drawing and the lower row in the drawing have different timings for accumulating pixel signals. Therefore, even though the straight line image 301 on the subject 300 is a vertical straight line, the captured images 311 and 312 are both inclined. That is, in the captured image 311, a row in which the pixel signal accumulation period is later in time is deviated in the +X direction, which is the moving direction, and an image is captured, and rolling shutter distortion occurs in each unit block 131.

なお、上記のずれとは、4個の単位ブロック131の各々において、最初に画素信号を蓄積した行を初期位置とした変位を意味する。換言すれば、各単位ブロック131において最初に画素信号を蓄積した行(図示の例では最下行)にはずれがないと考えることができる。よって、撮像素子100全体では、図中に点線Bで示すように、互いに隣接する単位ブロック131の境界で隣り合う画素150の行において、撮像画像311に不連続なずれが生じる。 It should be noted that the above-mentioned shift means a displacement in each of the four unit blocks 131 with the row in which the pixel signal is first accumulated as the initial position. In other words, in each unit block 131, it can be considered that the row in which the pixel signal is first stored (the bottom row in the illustrated example) has no deviation. Therefore, in the entire image sensor 100, as indicated by a dotted line B in the drawing, in the rows of the pixels 150 adjacent to each other at the boundary between the unit blocks 131 adjacent to each other, the captured image 311 is discontinuously displaced.

上記のようなローリングシャッタ歪みに起因するずれは、直線像301、302の移動速度Vの水平成分が大きい程顕著に顕れる。換言すれば、単位ブロック131の境界における撮像画像311、312のずれ量を検出することにより、被写体300において移動する直線像301、302の移動速度を検出することができる。 The shift due to the rolling shutter distortion as described above becomes more noticeable as the horizontal component of the moving speed V 0 of the linear images 301 and 302 increases. In other words, by detecting the shift amount of the captured images 311 and 312 at the boundary of the unit block 131, it is possible to detect the moving speed of the linear images 301 and 302 moving on the subject 300.

図11は、駆動部502における撮像制御部474の動作手順を説明する流れ図である。図示の手順は、制御対象となる単位ブロック131から、撮像画像311、312、313に対応する画素信号が画素メモリ414に格納された時点で開始される。 FIG. 11 is a flowchart illustrating an operation procedure of the imaging control unit 474 in the drive unit 502. The illustrated procedure is started at the time when the pixel signals corresponding to the captured images 311, 312, and 313 are stored in the pixel memory 414 from the unit block 131 to be controlled.

撮像制御部474は、まず、撮像素子100に含まれる単位ブロック131のいずれかを制御対象として選択する(ステップS101)。次に、撮像制御部474は、選択した単位ブロック131の被写体300に含まれる移動成分の移動速度を検出する(ステップS102)。ステップS102の内容については、図12を参照して後述する。 The imaging control unit 474 first selects one of the unit blocks 131 included in the imaging device 100 as a control target (step S101). Next, the imaging control unit 474 detects the moving speed of the moving component included in the subject 300 of the selected unit block 131 (step S102). The contents of step S102 will be described later with reference to FIG.

被写体300における移動成分の移動速度が判明すると、撮像制御部474は、判明した移動速度に応じて、制御対象となる単位ブロック131における撮影条件の値を決定する。ここで決定される撮影条件の値とは、例えば、撮像素子100を用いて動画を撮像する場合のフレームレートである。 When the moving speed of the moving component in the subject 300 is known, the imaging control unit 474 determines the value of the shooting condition in the unit block 131 to be controlled according to the found moving speed. The value of the shooting condition determined here is, for example, a frame rate when a moving image is captured using the image sensor 100.

即ち、被写体300の移動成分が高い速度で移動している場合は、単位ブロック131におけるフレームレートを上昇させて、より鮮明な画像を撮像する。一方、被写体300の移動成分の移動速度が低い場合、または静止している場合は、フレームレートを上昇させないか、あるいはむしろ低下させることにより撮像素子から出力される画素信号の情報量を削減できる。また、この場合は、フレームレートを低下させても、撮像画像の品質低下は生じない。 That is, when the moving component of the subject 300 is moving at a high speed, the frame rate in the unit block 131 is increased to capture a clearer image. On the other hand, when the moving speed of the moving component of the subject 300 is low, or when the subject is stationary, the amount of information of the pixel signal output from the image sensor can be reduced by not increasing the frame rate or rather decreasing it. In this case, even if the frame rate is reduced, the quality of the captured image does not deteriorate.

よって、撮像制御部474は、ステップS102において検出された被写体300の移動成分の移動速度を取得することにより、制御対象となる単位ブロック131における適切なフレームレートを算出できる(ステップS103)。更に、撮像制御部474は、算出したフレームレートを、制御対象となる単位ブロック131に設定して(ステップS104)、適切な撮像条件の下で撮像動作を実行させる。 Therefore, the imaging control unit 474 can calculate an appropriate frame rate in the unit block 131 to be controlled by acquiring the moving speed of the moving component of the subject 300 detected in step S102 (step S103). Furthermore, the imaging control unit 474 sets the calculated frame rate in the unit block 131 to be controlled (step S104), and causes the imaging operation to be performed under appropriate imaging conditions.

こうして、ひとつの単位ブロック131に対して撮像条件の値を算出して設定した撮像制御部474は、次に、撮像条件が未だ設定されていない単位ブロック131が残っていないかどうかを調べ(ステップS105)、そのような単位ブロック131が残っている場合は、その単位ブロック131を制御対象として特定して(ステップS101)、再び、ステップS102からの手順を実行する。 In this way, the imaging control unit 474, which has calculated and set the value of the imaging condition for one unit block 131, next checks whether or not there remains any unit block 131 for which the imaging condition has not been set (step S105), if such a unit block 131 remains, the unit block 131 is specified as a control target (step S101), and the procedure from step S102 is executed again.

また、ステップS105において、全ての単位ブロック131に対して撮像条件が設定されたことが判った場合は、図示の手順を終了する。ただし、撮像素子100が撮像を継続している場合は、再び、ステップS101からの一連の手順を繰り返してもよい。 If it is determined in step S105 that the imaging conditions have been set for all the unit blocks 131, the illustrated procedure is ended. However, when the image sensor 100 continues to image, the series of procedures from step S101 may be repeated again.

図12は、被写体300における移動成分の移動速度を検出する場合の動作手順を示す流れ図であり、上記ステップS102の内容に対応する。図示の手順は、撮像素子100からの画素信号が画素メモリ414に格納された時点で開始される。 FIG. 12 is a flow chart showing an operation procedure in the case of detecting the moving speed of the moving component in the subject 300, which corresponds to the content of step S102. The illustrated procedure is started when the pixel signal from the image sensor 100 is stored in the pixel memory 414.

単位ブロック131の各々はローリングシャッタモードで画素信号を生成する。相関算出部472は、列方向に隣接する単位ブロック131について、単位ブロック131の境界で隣接する画素150の行に対応する画素信号を画素メモリ414から読み出す(ステップS201)。 Each of the unit blocks 131 generates a pixel signal in the rolling shutter mode. The correlation calculation unit 472 reads, from the pixel memory 414, the pixel signals corresponding to the rows of the pixels 150 that are adjacent to each other at the boundary of the unit blocks 131 for the unit blocks 131 that are adjacent in the column direction (step S201).

次に、相関算出部472は、単位ブロック131の境界において隣接する画素150の行の相関値を算出する(ステップS202)。相関値の大きさは、一列の画素信号の一致度であるともいえ、相関値が高いほど、隣接する行の画像が一致する。 Next, the correlation calculation unit 472 calculates the correlation value of the row of the pixels 150 adjacent to each other at the boundary of the unit block 131 (step S202). It can be said that the magnitude of the correlation value is the degree of coincidence of the pixel signals in one column, and the higher the correlation value, the more the images in the adjacent rows match.

相関値としては、隣接する画素の行における画素信号の差分を2乗してそれらの和をとった残差2乗和の算出を例示できる。ここで、残差2乗和が小さいほど相関が大きいという関係になる。 An example of the correlation value is calculation of a residual sum of squares obtained by squaring the difference between pixel signals in rows of adjacent pixels and taking the sum thereof. Here, the smaller the residual sum of squares, the larger the correlation.

相関算出部472は、残差2乗和の値が予め定めた閾値と比較して、ローリングシャッタ歪みが発生しているか否かを判断する(ステップS203)。残差2乗和の大きさが閾値よりも大きい場合(ステップS203:NO)、相関算出部472は、被写体300の成分が移動していないと判断して処理を終了する。 The correlation calculation unit 472 compares the value of the residual sum of squares with a predetermined threshold value to determine whether rolling shutter distortion has occurred (step S203). When the magnitude of the residual sum of squares is larger than the threshold value (step S203: NO), the correlation calculation unit 472 determines that the component of the subject 300 has not moved, and ends the process.

一方、残差2乗和の大きさが閾値より小さい場合は(ステップS203:YES)、被写体300の移動成分が移動していると判断して、その移動速度に対応した相関値を算出する。即ち、相関算出部472は、単位ブロック131の境界において隣接する画素150の行の一方を他方に対して行方向に1画素分ずらして(ステップS204)、再び残差2乗和を算出する(ステップS205)。以下、相関算出部472は、単位ブロック131における画素150の列数p画素分ずらすまで、残差2乗和の算出を繰り返す(ステップS206:NO)。 On the other hand, when the magnitude of the residual sum of squares is smaller than the threshold value (step S203: YES), it is determined that the moving component of the subject 300 is moving, and the correlation value corresponding to the moving speed is calculated. That is, the correlation calculation unit 472 shifts one of the rows of the adjacent pixels 150 at the boundary of the unit block 131 by one pixel in the row direction with respect to the other (step S204), and calculates the residual sum of squares again (step S204). Step S205). Hereinafter, the correlation calculation unit 472 repeats the calculation of the residual sum of squares until the number of columns of pixels 150 in the unit block 131 is shifted by p pixels (step S206: NO).

相関算出部472は、p画素分ずらした後に(ステップS206:YES)、ローリングシャッタ歪みにより単位ブロック131の境界で生じていたずれを画素数として特定する(ステップS207)。こうして、単位ブロック131において被写体300の移動成分により生じていたローリングシャッタ歪みの大きさが判り、当該移動成分の移動速度を検出できる。 After shifting by p pixels (step S206: YES), the correlation calculation unit 472 specifies the shift that has occurred at the boundary of the unit block 131 due to the rolling shutter distortion as the number of pixels (step S207). In this way, the magnitude of the rolling shutter distortion generated by the moving component of the subject 300 in the unit block 131 is known, and the moving speed of the moving component can be detected.

図13は、駆動部502における撮像制御部474の他の動作手順を説明する流れ図である。図示の動作手順は、次に説明するステップを除くと、図11に示した動作手順と同じ内容を有する。そこで、共通のステップには同じ参照番号を付して、重複する説明を省く。 FIG. 13 is a flowchart illustrating another operation procedure of the imaging control unit 474 in the drive unit 502. The illustrated operation procedure has the same contents as the operation procedure shown in FIG. 11 except for the steps described below. Therefore, common steps are given the same reference numerals to omit redundant description.

図13に示した動作手順は、ステップS103において撮像条件を決定する前に、撮像制御部474が、測光部503から得られた輝度情報も参照するステップS106が加わっている点において、図11に示した手順と異なる。即ち、図13に示す動作手順において、撮像制御部474は、相関算出部472の算出結果から検出した被写体300の移動成分の移動速度に加えて、測光部503が検出した被写体輝度も参照して、撮像条件を決定する。 The operation procedure illustrated in FIG. 13 is similar to that of FIG. 11 in that the imaging control unit 474 adds step S106 that also refers to the brightness information obtained from the photometric unit 503 before determining the imaging condition in step S103. The procedure is different. That is, in the operation procedure illustrated in FIG. 13, the imaging control unit 474 also refers to the subject brightness detected by the photometry unit 503 in addition to the moving speed of the moving component of the subject 300 detected from the calculation result of the correlation calculation unit 472. , Determine imaging conditions.

また、図13に示した動作手順は、図11におけるステップS103に代わって、撮像制御部474が撮像条件の値を決定する場合に、テーブルを検索して決定値を選択するステップS107において、図11に示した動作手順とは異なる。即ち、図13に示す動作手順において撮像制御部474は、取得した移動速度および被写体輝度をキーとして、テーブルに予め格納された候補値から、決定する撮像条件を検索する。 In addition, in the operation procedure shown in FIG. 13, in place of step S103 in FIG. 11, when the imaging control unit 474 determines the value of the imaging condition, the table is searched to select the determined value in step S107. The operation procedure is different from that shown in FIG. That is, in the operation procedure illustrated in FIG. 13, the imaging control unit 474 searches for the imaging condition to be determined from the candidate values stored in the table in advance, using the acquired moving speed and subject brightness as keys.

図14は、上記のようなステップS107において、撮像制御部474が参照するテーブルの内容を例示する図である。図示のように、テーブルは、被写体300における移動成分の動きの速さと、被写体輝度との2つの参照条件に対して、単位ブロック131におけるフレームの長さと露光時間の長さとの2つの撮像条件の値をそれぞれ対応させて格納する。これにより、参照する情報の種類、決定すべき撮像条件の種類、制御対象となる単位ブロック131の数等が増加した場合も、処理の負荷を抑制することができる。 FIG. 14 is a diagram exemplifying the contents of the table referred to by the imaging control unit 474 in step S107 as described above. As shown in the figure, the table is based on two reference conditions of the moving speed of the moving component of the subject 300 and the subject brightness, and two imaging conditions of the frame length and the exposure time length in the unit block 131. The values are stored in association with each other. As a result, even when the types of information to be referred to, the types of imaging conditions to be determined, the number of unit blocks 131 to be controlled, and the like increase, the processing load can be suppressed.

なお、単位ブロック131がベイヤー配列等のカラーフィルタを有している場合は、補間処理をする前に上記の動作を実行することが好ましい。また、アナログ/デジタル変換された画素信号がJPEG等の予め定められたフォーマット形式に変換された撮像画像として出力される場合に、上記図13の動作はアナログ/デジタル変換後であって、当該フォーマット形式に変換する前に実行されることが好ましい。また、少なくとも上記相関算出部472および撮像制御部474は、信号処理基板111内に設けられることが好ましい。 When the unit block 131 has a color filter such as a Bayer array, it is preferable to execute the above operation before performing the interpolation process. When the analog/digital converted pixel signal is output as a captured image converted into a predetermined format such as JPEG, the operation of FIG. 13 is performed after the analog/digital conversion and It is preferably performed before conversion to format. In addition, it is preferable that at least the correlation calculation unit 472 and the imaging control unit 474 be provided in the signal processing board 111.

このように、撮像素子100においては、単位ブロック131毎に、被写体300における撮像対象に応じて撮像条件の設定値を変更できる。よって、ひとつの被写界内に、移動速度、輝度等が互いに異なる対象物が含まれている場合であっても、それぞれの単位ブロック131に適切な撮像条件を個別に設定できる。これにより、最終的に得られる画像データの品質を向上させることができる。 As described above, in the image pickup device 100, the set value of the image pickup condition can be changed for each unit block 131 according to the image pickup target of the subject 300. Therefore, even when an object whose moving speed, brightness, etc. are different from each other is included in one object scene, it is possible to individually set appropriate imaging conditions for each unit block 131. As a result, the quality of the finally obtained image data can be improved.

また、撮像素子100は、単位ブロック131のいずれかに対応する撮像対象が、静止している場合、十分に明るい場合は、フレームレートを低くし、あるいは、露光時間を短縮することにより、撮像素子100から出力される画素信号を削減できる。これにより、画素信号の転送を容易にすると共に、画像処理の負荷を低減できる。 Further, when the image pickup target corresponding to any of the unit blocks 131 is stationary or is sufficiently bright, the image pickup element 100 lowers the frame rate or shortens the exposure time to reduce the image pickup element. The pixel signal output from 100 can be reduced. This facilitates the transfer of pixel signals and reduces the load of image processing.

図15は、撮像素子100における単位ブロック131の他の動作モードであるグローバルシャッタモードを説明するタイミングチャートである。グローバルシャッタモードにおいては、単位ブロック131に含まれる全ての画素150が同時にリセットされた後に選択されて画素信号が蓄積される。グローバルシャッタモードにおいて、蓄積された画素信号は、ローリングシャッタモードと同様に行単位で順次読み出されてもよい。 FIG. 15 is a timing chart illustrating a global shutter mode which is another operation mode of the unit block 131 in the image sensor 100. In the global shutter mode, all the pixels 150 included in the unit block 131 are simultaneously reset and then selected to accumulate pixel signals. In the global shutter mode, the accumulated pixel signals may be sequentially read row by row as in the rolling shutter mode.

上記のようなグローバルシャッタモードでは、単位ブロック131内で画素信号を蓄積するタイミングが同じなので、撮像画像311にローリングシャッタ歪みは生じない。よって、ある単位ブロック131において特に大きなローリングシャッタ歪みが生じた場合に、撮像制御部474は、当該単位ブロック131における蓄積制御を、グローバルシャッタモードに切り替えてもよい。 In the global shutter mode as described above, since the pixel signals are accumulated at the same timing in the unit block 131, the rolling shutter distortion does not occur in the captured image 311. Therefore, when a particularly large rolling shutter distortion occurs in a unit block 131, the imaging control unit 474 may switch the accumulation control in the unit block 131 to the global shutter mode.

ただし、ローリングシャッタ歪みが生じないグローバルシャッタモードで動作している単位ブロック131に対しては、被写体の移動成分の速度を検出できない。よって、撮像制御部474は、グローバルシャッタモードで画素信号を蓄積している単位ブロック131に関しては、被写体の移動速度に応じて撮像条件を設定する動作を実行せず、ローリングシャッタモードで動作している単位ブロック131に限って図11および図13に示した処理を実行する。 However, the speed of the moving component of the subject cannot be detected for the unit block 131 operating in the global shutter mode in which rolling shutter distortion does not occur. Therefore, the imaging control unit 474 does not execute the operation of setting the imaging condition according to the moving speed of the subject for the unit block 131 that stores the pixel signal in the global shutter mode, but operates in the rolling shutter mode. The processing shown in FIG. 11 and FIG. 13 is executed only for the unit block 131 that is present.

また、グローバルシャッタモードでは、単位ブロック131内の全ての画素150を一斉にリセットするので大きな電流が流れること、隣接する行で相互に電荷の漏れが生じやすいこと等から、ローリングシャッタモードに比較すると、撮像した画像にノイズが乗りやすい。よって、被写体の移動成分の速度が低下した場合には、グローバルシャッタモードに切り替えた単位ブロック131を、ローリングシャッタモードに戻してもよい。 Further, in the global shutter mode, since all the pixels 150 in the unit block 131 are reset all at once, a large current flows, charge leakage easily occurs between adjacent rows, and so on. , Noise is likely to be added to the captured image. Therefore, when the speed of the moving component of the subject decreases, the unit block 131 switched to the global shutter mode may be returned to the rolling shutter mode.

そこで、グローバルシャッタモードで動作する撮像素子においては、被写体の移動成分の速度を検出する目的で、当該単位ブロック131の動作モードを一時的に、または間欠的にローリングシャッタモードにしてもよい。このローリングシャッタモードによる動作は、被写体の移動成分を検出することを目的として実行されるので、この過程で得られた画素信号から画像データを生成しなくてもよい。 Therefore, in the image sensor that operates in the global shutter mode, the operation mode of the unit block 131 may be temporarily or intermittently set to the rolling shutter mode for the purpose of detecting the speed of the moving component of the subject. Since the operation in the rolling shutter mode is executed for the purpose of detecting the moving component of the subject, it is not necessary to generate image data from the pixel signal obtained in this process.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It is apparent to those skilled in the art that various changes or improvements can be added to the above-described embodiment. It is apparent from the description of the scope of claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The execution order of each process such as the operation, procedure, step, and step in the device, system, program, and method shown in the claims, the specification, and the drawings is, in particular, “before” or “prior to”. It should be noted that the output of the previous process can be realized in any order unless it is used in the subsequent process. Even if the operation flow in the claims, the description, and the drawings is described by using “first,” “next,” and the like for convenience, it means that it is essential to carry out in this order. Not a thing.

10 コンデンサ、60 増幅トランジスタ、61−1、61−2 選択トランジスタ、59 リセットトランジスタ、65 接地側トランジスタ、78 第1トランジスタ、63 第2トランジスタ、66 増幅トランジスタ、64 転送トランジスタ、100 撮像素子、101 マイクロレンズ、102 カラーフィルタ、103 パシベーション膜、104、104−1、104−2 フォトダイオード、105 トランジスタ、106 光電変換素子層、107 配線、108 配線層、109 バンプ、110 TSV、111 信号処理基板、112 メモリ基板、113 受光基板、131 単位ブロック、133 周辺回路、150 画素、170 列伝送路、172 列バスライン、200 行制御部、202 アナログ/デジタル変換回路、204 CDS回路、206 シフトレジスタ、300 被写体、301、302、303 直線像、311、312、313 撮像画像、414 画素メモリ、418 I/F回路、420 駆動制御部、430 タイミングメモリ、441 センサ制御部、442 ブロック制御部、443 同期制御部、444 信号制御部、472 相関算出部、474 撮像制御部、500 撮像装置、501 システム制御部、502 駆動部、503 測光部、504 ワークメモリ、505 記録部、506 表示部、511 画像処理部、512 演算部、520 撮像レンズ 10 capacitor, 60 amplification transistor, 61-1 and 61-2 selection transistor, 59 reset transistor, 65 ground side transistor, 78 first transistor, 63 second transistor, 66 amplification transistor, 64 transfer transistor, 100 image sensor, 101 micro Lens, 102 color filter, 103 passivation film, 104, 104-1, 104-2 photodiode, 105 transistor, 106 photoelectric conversion element layer, 107 wiring, 108 wiring layer, 109 bump, 110 TSV, 111 signal processing substrate, 112 Memory substrate, 113 light receiving substrate, 131 unit block, 133 peripheral circuit, 150 pixels, 170 column transmission line, 172 column bus line, 200 row control unit, 202 analog/digital conversion circuit, 204 CDS circuit, 206 shift register, 300 subject , 301, 302, 303 linear images, 311, 312, 313 captured images, 414 pixel memory, 418 I/F circuit, 420 drive control unit, 430 timing memory, 441 sensor control unit, 442 block control unit, 443 synchronization control unit 444 signal control unit, 472 correlation calculation unit, 474 imaging control unit, 500 imaging device, 501 system control unit, 502 driving unit, 503 photometric unit, 504 work memory, 505 recording unit, 506 display unit, 511 image processing unit, 512 arithmetic unit, 520 imaging lens

Claims (12)

光を電荷に変換する第1光電変換部を含む第1画素と、列方向において前記第1画素の隣に並んで配置され、光を電荷に変換する第2光電変換部を含む第2画素と、前記第1画素に接続され、前記第1画素を制御するための第1制御信号が出力される第1制御線と、前記第2画素に接続され、前記第2画素を制御するための第2制御信号が出力される第2制御線と、前記第1画素に接続され、前記第1光電変換部の電荷に基づく第1信号が出力される第1出力線と、前記第2画素に接続され、前記第2光電変換部の電荷に基づく第2信号が出力される第2出力線と、を有する撮像素子と、
前記第1出力線に出力された前記第1信号と前記第2出力線に出力された前記第2信号との相関を算出する算出部と、
前記算出部で算出された前記相関に基づいて、前記第1制御信号が前記第1制御線に出力されるタイミングと、前記第2制御信号が前記第2制御線に出力されるタイミングと、を制御する制御部と、
を備える撮像装置。
A first pixel that includes a first photoelectric conversion unit that converts light into electric charge; and a second pixel that includes a second photoelectric conversion unit that is arranged next to the first pixel in the column direction and that converts light into electric charge. A first control line connected to the first pixel and outputting a first control signal for controlling the first pixel; and a first control line connected to the second pixel for controlling the second pixel. A second control line that outputs two control signals and a first output line that is connected to the first pixel and that outputs a first signal based on the charge of the first photoelectric conversion unit, and is connected to the second pixel And a second output line that outputs a second signal based on the charge of the second photoelectric conversion unit ,
A calculation unit calculating a correlation with the previous SL second signal output before Symbol first signal output to the first output line and to said second output line,
Based on the correlation calculated by the calculation unit, and the timing of the first control signal is output to the first control line, and the timing of the second control signal is output to the second control line, the and control Gosuru control unit,
An imaging device including.
前記制御部は、前記相関の値が高くなるように、前記第1制御信号が前記第1制御線に出力されるタイミングと、前記第2制御信号が前記第2制御線に出力されるタイミングと、を制御する請求項1に記載の撮像装置。And a timing at which the first control signal is output to the first control line and a timing at which the second control signal is output to the second control line so that the correlation value becomes high. The image pickup apparatus according to claim 1, which controls the. 前記第1画素は、前記第1制御線に接続され、前記第1制御信号により前記第1光電変換部の電荷を転送する第1転送部を含み、
前記第2画素は、前記第2制御線に接続され、前記第2制御信号により前記第2光電変換部の電荷を転送するための第2転送部を含む請求項1又は請求項2に記載の撮像装置。
The first pixel includes a first transfer unit that is connected to the first control line and transfers a charge of the first photoelectric conversion unit according to the first control signal.
The said 2nd pixel is connected to the said 2nd control line, The 2nd transfer part for transferring the electric charge of the said 2nd photoelectric conversion part according to the said 2nd control signal is included, The claim|item 1 or claim 2 characterized by the above-mentioned. Imaging device.
前記撮像素子は、前記第1画素に接続され、前記第1画素を制御するための第3制御信号が出力される第3制御線と、前記第2画素に接続され、前記第2画素を制御するための第4制御信号が出力される第4制御線と、を有し、
前記制御部は、前記算出部で算出された前記相関に基づいて、前記第3制御信号が前記第3制御線に出力されるタイミングと、前記第4制御信号が前記第4制御線に出力されるタイミングと、を制御する請求項に記載の撮像装置。
The image pickup device is connected to the first pixel, is connected to a third control line that outputs a third control signal for controlling the first pixel, and is connected to the second pixel, and controls the second pixel. A fourth control line for outputting a fourth control signal for
And a timing at which the third control signal is output to the third control line and a timing at which the fourth control signal is output to the fourth control line, based on the correlation calculated by the calculation unit. and timing that, the imaging apparatus according to claim 3 Gosuru wo system.
前記制御部は、前記相関の値が高くなるように、前記第3制御信号が前記第3制御線に出力されるタイミングと、前記第4制御信号が前記第4制御線に出力されるタイミングと、を制御する請求項4に記載の撮像装置。And a timing at which the third control signal is output to the third control line and a timing at which the fourth control signal is output to the fourth control line so that the correlation value becomes high. The image pickup apparatus according to claim 4, which controls the. 前記第1画素は、前記第1光電変換部の電荷が転送される第1フローティングディフュージョンと、前記第3制御線に接続され、前記第3制御信号により前記第1フローティングディフュージョンの電位をリセットする第1リセット部を含み、
前記第2画素は、前記第2光電変換部の電荷が転送される第2フローティングディフュージョンと、前記第4制御線に接続され、前記第4制御信号により前記第2フローティングディフュージョンの電位をリセットする第2リセット部を含む請求項4又は請求項5に記載の撮像装置。
The first pixel is connected to a first floating diffusion to which the charge of the first photoelectric conversion unit is transferred and the third control line, and resets the potential of the first floating diffusion according to the third control signal. Including 1 reset section,
The second pixel is connected to the second floating diffusion to which the charge of the second photoelectric conversion unit is transferred and the fourth control line, and resets the potential of the second floating diffusion according to the fourth control signal. The imaging device according to claim 4 or 5 , including a 2 reset unit.
前記第1画素は、前記第1光電変換部の電荷が転送される第1フローティングディフュージョンと、前記第1制御線に接続され、前記第1制御信号により前記第1フローティングディフュージョンの電位をリセットする第1リセット部を含み、
前記第2画素は、前記第2光電変換部の電荷が転送される第2フローティングディフュージョンと、前記第2制御線に接続され、前記第2制御信号により前記第2フローティングディフュージョンの電位をリセットする第2リセット部を含む請求項1又は請求項2に記載の撮像装置。
The first pixel is connected to the first floating diffusion to which the charge of the first photoelectric conversion unit is transferred and the first control line, and resets the potential of the first floating diffusion according to the first control signal. Including 1 reset section,
The second pixel is connected to a second floating diffusion to which a charge of the second photoelectric conversion unit is transferred and the second control line, and resets a potential of the second floating diffusion according to the second control signal. The image pickup apparatus according to claim 1, further comprising a 2 reset unit.
前記撮像素子は、前記第1出力線に出力された前記第1信号をデジタル信号に変換するために用いられる第1変換回路と、前記第2出力線に出力された前記第2信号をデジタル信号に変換するために用いられる第2変換回路と、を有する請求項1から請求項7のいずれか一項に記載の撮像装置。 The image pickup device includes a first conversion circuit used to convert the first signal output to the first output line into a digital signal, and the second signal output to the second output line as a digital signal. The 2nd conversion circuit used in order to convert into an image pickup device according to any one of claims 1 to 7 . 前記撮像素子は、前記第1光電変換部と前記第2光電変換部とが配置される第1半導体基板と、前記第1変換回路と前記第2変換回路とが配置される第2半導体基板と、を有する請求項に記載の撮像装置。 The imaging device includes a first semiconductor substrate on which the first photoelectric conversion unit and the second photoelectric conversion unit are arranged, and a second semiconductor substrate on which the first conversion circuit and the second conversion circuit are arranged. The image pickup apparatus according to claim 8 , further comprising: 前記制御部は、前記第2半導体基板に配置される請求項9に記載の撮像装置。The imaging device according to claim 9, wherein the control unit is disposed on the second semiconductor substrate. 前記制御部は、前記第1制御線に接続され、前記第1制御信号を出力する第1回路と、前記第2制御線に接続され、前記第2制御信号を出力する第2回路と、を有する請求項10に記載の撮像装置。The control unit includes a first circuit connected to the first control line and outputting the first control signal, and a second circuit connected to the second control line and outputting the second control signal. The imaging device according to claim 10, which has. 前記第1半導体基板は、前記第2半導体基板により積層されている請求項9から請求項11のいずれか一項に記載の撮像装置。 The image pickup device according to claim 9 , wherein the first semiconductor substrate is laminated by the second semiconductor substrate.
JP2018170383A 2018-09-12 2018-09-12 Imaging device Active JP6733714B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018170383A JP6733714B2 (en) 2018-09-12 2018-09-12 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018170383A JP6733714B2 (en) 2018-09-12 2018-09-12 Imaging device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017113716A Division JP6402806B2 (en) 2017-06-08 2017-06-08 Imaging device

Publications (2)

Publication Number Publication Date
JP2018196155A JP2018196155A (en) 2018-12-06
JP6733714B2 true JP6733714B2 (en) 2020-08-05

Family

ID=64570648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018170383A Active JP6733714B2 (en) 2018-09-12 2018-09-12 Imaging device

Country Status (1)

Country Link
JP (1) JP6733714B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387341B2 (en) * 2009-11-05 2014-01-15 株式会社ニコン Imaging device
JP2011244253A (en) * 2010-05-19 2011-12-01 Nikon Corp Imaging apparatus
JP5810493B2 (en) * 2010-09-03 2015-11-11 ソニー株式会社 Semiconductor integrated circuit, electronic equipment, solid-state imaging device, imaging device
JP5491677B2 (en) * 2011-03-31 2014-05-14 富士フイルム株式会社 Imaging apparatus and focus control method thereof

Also Published As

Publication number Publication date
JP2018196155A (en) 2018-12-06

Similar Documents

Publication Publication Date Title
JP6343870B2 (en) Imaging device and imaging apparatus
US10051217B2 (en) Solid-state imaging device and imaging system for transferring signal charges during the same exposure period
JP2024050824A (en) Image sensor and image pickup device
JP6413233B2 (en) Imaging device and imaging device
WO2015080163A1 (en) Electronic device, imaging device, and imaging element
JP4621484B2 (en) Solid-state image sensor
JP4724414B2 (en) Imaging apparatus, digital camera, and color image data generation method
JP6155976B2 (en) Imaging device and imaging apparatus
JP6264781B2 (en) Imaging device and imaging apparatus
JP6733714B2 (en) Imaging device
JP7047857B2 (en) Image sensor and image sensor
JP6920983B2 (en) Image sensor and image sensor
JP6680310B2 (en) Imaging device
JP2015041838A (en) Imaging element and imaging device
JP6402806B2 (en) Imaging device
JP7279736B2 (en) Imaging element and imaging device
JP6767336B2 (en) Image sensor and image sensor
WO2020202409A1 (en) Image capture element and image capture device
JP7322995B2 (en) Imaging element and imaging device
JP6825665B2 (en) Image sensor and image sensor
JP7294379B2 (en) Imaging element and imaging device
JP2018174592A (en) Electronic apparatus
JP6597769B2 (en) Imaging device and imaging apparatus
JP7230946B2 (en) Imaging element and imaging device
JP6998693B2 (en) Image sensor and image sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190910

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200622

R150 Certificate of patent or registration of utility model

Ref document number: 6733714

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250