JP2015031906A - 表示駆動装置及び表示装置 - Google Patents

Abstract

【課題】アクティブマトリックス方式の表示パネルに接続可能な表示駆動装置において、入力される階調電圧の精度に対する要求を上げることなく、また回路規模を大幅に増加させることなく、１フレーム期間で完結する中間階調表示を行う。【解決手段】複数のソース線を駆動するソース線駆動回路に対し、２つの階調電圧を１ライン期間内に交互に繰り返し供給することにより、前記２つの階調電圧の中間の階調電圧を、接続されるソース線に出力する。繰り返しの周波数を、ソース線駆動回路の出力インピーダンスとソース線の配線インピーダンス及び画素容量で決まる、ソース線の時定数よりも高い周波数に設定することにより、簡単な回路によって中間階調を生成することができる。また、生成される中間階調のレベルを１ライン期間内に収束させることができるため、ＦＲＣとは異なり、中間階調表示を１フレーム期間で完結することができる。【選択図】図１

Description

本発明は、表示駆動装置及び表示装置に関し、特に低リーク液晶等の表示パネルに対する中間階調表示に好適に利用できるものである。

液晶表示（LCD: Liquid Crystal Display）装置などのアクティブマトリックス方式の表示パネルを備えた表示装置において、内部で生成された階調電圧から、その中間階調を表現する技術として、フレームレートコントロール（FRC: Frame Rate Control）方式が知られている。アクティブマトリクス型表示パネルでは、複数のソース線と複数ラインのゲート線が互いに交差して配線され、交差する複数の箇所のそれぞれに画素が配置されている。駆動されたゲート線によって選択された画素に、ソース線から表示データに対応する電荷が転送される。画素に転送された電荷の量に応じて、その画素に表示される輝度が決まる。ＦＲＣ方式では、連続するフレームで異なる階調を交互に繰り返し表示することにより、表示パネルを見る人間の残像効果を利用して、交互に表示している異なる階調の中間の階調を疑似的に表現する。

特許文献１には、中間階調の濃度設定の自由度を向上させる駆動方法が開示されている。コモン電極とセグメント電極の交差する箇所に配置される画素に、ＦＲＣ方式を使って中間階調を表示するときに、コモン電極に印加する駆動電圧を調整することにより、中間階調の濃度設定の自由度を向上させる。

特許文献２と特許文献３には、表示を多階調化するためのＤＡ（Digital to Analog）変換器を備えた液晶駆動装置が開示されている。基準電圧発生回路が複数の基準電圧を発生し、その中のいくつかを選んで平均値を出力電圧として出力する、液晶駆動装置である。選択される組合せの平均値が、すべての組合せについて異なる値となるように選ぶことにより、階調数を増やすことができる。

特開２０１１−１３７９２９号公報 特開２０００−１８３７４７号公報 特開２００２−０４３９４４号公報

特許文献１、２及び３について本発明者が検討した結果、以下のような新たな課題があることがわかった。

液晶表示装置に対しては、上記のような多階調化に加えて、低消費電力化が求められており、近年、低リークパネルの実用化に伴い、静止画を表示する場合にフレームレートを極端に低くすることによって、消費電力を抑える技術が有望であることが分かった。ところが、ＦＲＣ方式では、フレームレートを下げることにより、フレーム間の輝度差が視認され、ちらつきなどの画質劣化を招くおそれがあることがわかった。特許文献１では、１フレームを複数のフィールド期間に分割して駆動しているが、フレームレートを極端に低くして、フィールド周波数が、２０〜３０Ｈｚ以下になった場合には、ちらつきが目立ってくることがわかった。

これに対して特許文献２と特許文献３に開示されるＤＡ変換器を用いれば、１フレーム期間のみで完結する中間階調表示をすることができるが、発生する基準電圧（階調電圧）に対する要求が、上述のように、「選択される組合せの平均値が、すべての組について異なる値となるように選ぶ」とされる通り厳しく、製造ばらつきを極端に厳しく抑える必要があることが分かった。例えば、５段の直列抵抗によってＶ０を５分割して４通りの基準電圧（階調電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４を生成し、その全ての組み合わせの平均値が互いに異なるようにするために、基準電圧（階調電圧）Ｖ１、Ｖ２、Ｖ３、Ｖ４に求められる精度は、２ビット精度では足りない。４個から２個を選ぶ組合せ６通りを全て異なる値とするために、少なくとも２．５ビット精度が必要となる。また、全ての組合せを選択する回路は、選択対象の基準電圧の階調数に対して、単純な比例ではなく指数関数的に増加するので、回路規模が大きいことがわかった。

本発明の目的は、入力される基準電圧（階調電圧）の精度に対する要求を上げることなく、また回路規模を極端に増加させることなく、１フレーム期間のみで完結する中間階調表示を行うことができる、表示駆動装置を提供することである。

このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、下記の通りである。

すなわち、アクティブマトリックス方式の表示パネルに接続可能な、表示駆動装置であって、複数のソース線を駆動するソース線駆動回路に対し、２つの階調電圧を１ライン期間内に交互に繰り返し供給することにより、前記２つの階調電圧の中間の階調電圧を、接続されるソース線に出力する。

前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、階調電圧の精度に対する要求を上げることなく、また回路規模を大幅に増加させることなく、１フレーム期間で完結する中間階調表示を行うことができる、表示駆動装置を提供することができる。

図１は、実施形態１に係る表示駆動装置及び表示装置の構成例を表すブロック図である。 図２は、実施形態１に係る表示駆動装置及び表示装置の動作例を表す波形図である。 図３は、実施形態１に係る表示駆動装置及び表示装置の動作例を表す、より広範囲の波形図である。 図４は、実施形態１に係る表示駆動装置及び表示装置の動作例を表す、より詳細な波形図である。 図５は、本発明の階調電圧選択回路の構成例を表す回路図である。 図６は、実施形態２に係る階調電圧切替え回路の構成例を表す回路図である。 図７は、実施形態３に係る階調電圧切替え回路の構成例を表す回路図である。 図８は、実施形態３に係る階調電圧切替え回路の動作例を表す真理値表である。 図９は、実施形態３に係る表示駆動装置の動作例（表示データの下位２ビット＝００の場合）を表す波形図である。 図１０は、実施形態３に係る表示駆動装置の動作例（表示データの下位２ビット＝０１の場合）を表す波形図である。 図１１は、実施形態３に係る表示駆動装置の動作例（表示データの下位２ビット＝１０の場合）を表す波形図である。 図１２は、実施形態３に係る表示駆動装置の動作例（表示データの下位２ビット＝１１の場合）を表す波形図である。

１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕＜ソース線を２つの階調電圧で高速に交互に繰り返し駆動＞
本願において開示される代表的な実施の形態に係る表示駆動装置は、アクティブマトリックス方式の表示パネル（２０）に接続可能な、表示駆動装置（１０）であって、以下のように構成される。

前記表示パネルは、複数のソース線（２１＿１、２１＿２）と複数ラインのゲート線（２２）が互いに交差して配線され、交差する複数の箇所のそれぞれに画素容量（２４＿１、２４＿２）が配置される。１ライン期間毎に１本のゲート線が順次駆動され、１フレーム期間内に前記複数ラインのゲート線が駆動され、駆動されたゲート線によって選択された複数の画素容量のそれぞれに前記複数のソース線から表示データに対応する電荷が転送される。

表示駆動装置（１０）は、複数の階調電圧を生成する階調電圧生成回路（５）と、前記複数のソース線のそれぞれのソース線を駆動する駆動回路（１）と、前記表示データに基づいて前記複数の階調電圧から電位レベルが互いに隣接する２つの階調電圧を選び、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給可能な階調電圧供給回路（２）とを備える。

繰り返しの周波数を、ソース線駆動回路（１）の出力インピーダンスとソース線（２１＿１、２１＿２）の配線インピーダンス及び画素容量で決まる、ソース線の時定数よりも高い周波数に設定することにより、簡単な回路によって中間階調を生成することができる。この時に生成される中間階調は、階調電圧生成回路（５）から生成される階調電圧の中間値となるため、隣接する階調電圧や他の中間階調との間での逆転は、原理的に発生しない。したがって、階調電圧生成回路（５）で生成される階調電圧に対して、特許文献２と特許文献３に開示されるような、特に厳しい精度が要求されることはない。また、生成される中間階調のレベルを１ライン期間内に収束させることができるため、ＦＲＣとは異なり、中間階調表示を１フレーム期間で完結することができる。これにより、入力される階調電圧の精度に対する要求を上げることなく、また回路規模を大幅に増加させることなく、１フレーム期間で完結する中間階調表示を行うことができる、表示駆動装置を提供することができる。

〔２〕＜表示データの最下位ビットによる切替制御＞
項１において、前記階調電圧供給回路は、前記表示データの最下位ビットに基づいて、前記２つの階調電圧のうちの一方を前記駆動回路に対し１ライン期間内で一定に供給するか、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給するかを切替える（図６）。

これにより、入力された既存の階調電圧をそのまま出力するか、中間階調を生成するかの選択制御を、簡略な回路で行うことができる。

〔３〕＜表示データの最下位複数ビットによる重み付け＞
項１において、前記階調電圧供給回路は、前記表示データの最下位複数ビットに基づいて、前記２つの階調電圧のそれぞれが前記駆動回路に対して供給される、繰り返し期間内のデューティ比を調整可能に構成される（図７〜図１２）。

これにより、簡略な回路で、生成する中間階調のレベルを多階調にすることができる。

〔４〕＜表示データの大きな変化を吸収する遷移期間＞
項１、項２または項３において、前記表示データが変化した後、所定の遷移期間を待って前記交互繰り返しを開始する（図２〜図４）。

これにより、ライン間で表示データが大きく変化した場合であっても、ソース線の電位レベルを迅速に安定化させることができる。

〔５〕＜表示データの大きな変化を吸収する遷移期間を規定するレジスタ＞
項４において、前記表示駆動装置は、前記遷移期間を規定するレジスタをさらに備える。

これにより、接続される表示パネルの特性に応じて、前記遷移期間を調整することを可能とする構成を提供することができる。

〔６〕＜１チップ＞
項１から項５のうちのいずれか１項において、前記表示駆動装置は、単一の半導体基板上に形成される。

これにより、表示駆動装置を集積し、実装面積を低減することができる。

〔７〕＜表示装置＞
本願において開示される代表的な実施の形態に係る表示装置（３０）は、アクティブマトリックス方式の表示パネル（２０）と前記表示パネルに接続される表示駆動ＩＣ（Integrated Circuit）（１０）とを有し、以下のように構成される。

前記表示パネルは、複数のソース線（２１＿１、２１＿２）と複数ラインのゲート線（２２）が互いに交差して配線され、交差する複数の箇所のそれぞれに画素容量（２４＿１、２４＿２）が配置される。前記表示パネルでは、１ライン期間毎に１本のゲート線が順次駆動され、１フレーム期間内に前記複数ラインのゲート線が駆動され、駆動されたゲート線によって選択された複数の画素容量のそれぞれに前記複数のソース線から表示データに対応する電荷が転送される。

前記表示駆動ＩＣは、複数の階調電圧を生成する階調電圧生成回路（５）と、前記複数のソース線のそれぞれのソース線を駆動する駆動回路（１）と、前記表示データに基づいて前記複数の階調電圧から電位レベルが互いに隣接する２つの階調電圧を選び、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給可能な階調電圧供給回路（２）とを備える。

繰り返しの周波数を、ソース線駆動回路（１）の出力インピーダンスとソース線（２１＿１、２１＿２）の配線インピーダンス及び画素容量で決まる、ソース線の時定数よりも高い周波数に設定することにより、簡単な回路によって中間階調を生成することができる。これにより、項１と同等の効果を奏する、表示装置を提供することができる。

〔８〕＜表示データの最下位ビットによる切替制御＞
項７において、前記階調電圧供給回路は、前記表示データの最下位ビットに基づいて、前記２つの階調電圧のうちの一方を前記駆動回路に対し１ライン期間内で一定に供給するか、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給するかを切替える（図６）。

これにより、入力された既存の階調電圧をそのまま出力するか、中間階調を生成するかの選択制御を、簡略な回路で行うことができる。

〔９〕＜表示データの最下位複数ビットによる重み付け＞
項７において、前記階調電圧供給回路は、前記表示データの最下位複数ビットに基づいて、前記２つの階調電圧のそれぞれが前記駆動回路に対して供給される、繰り返し期間内のデューティ比を調整可能に構成される（図７〜図１２）。

これにより、簡略な回路で、生成する中間階調のレベルを多階調にすることができる。

〔１０〕＜表示データの大きな変化を吸収する遷移期間＞
項７、項８または項９において、前記表示駆動ＩＣは、前記表示データが変化した後、所定の遷移期間を待って前記交互繰り返しを開始する（図２〜図４）。

これにより、ライン間で表示データが大きく変化した場合であっても、ソース線の電位レベルを迅速に安定化させることができる。

〔１１〕＜表示データの大きな変化を吸収する遷移期間を規定するレジスタ＞
項１０において、前記表示駆動ＩＣは、前記遷移期間を規定するレジスタをさらに備える。

これにより、接続される表示パネルの特性に応じて、前記遷移期間を調整することを可能とする表示駆動ＩＣを提供することができる。

〔１２〕＜ソース線を２つの階調電圧で高速に交互に繰り返し駆動＞
本願において開示される代表的な実施の形態に係る表示駆動装置は、アクティブマトリックス方式の表示パネル（２０）に接続可能な、表示駆動装置（１０）であって、以下のように構成される。

前記表示パネル（２０）は、複数のソース線（２１＿１、２１＿２）と複数ラインのゲート線（２２）が互いに交差して配線され、交差する複数の箇所のそれぞれに画素容量（２４＿１、２４＿２）が配置される。１ライン期間毎に１本のゲート線が順次駆動され、１フレーム期間内に前記複数ラインのゲート線が駆動され、駆動されたゲート線によって選択された複数の画素容量のそれぞれに前記複数のソース線から表示データに対応する電荷が転送される。

前記表示駆動装置（１０）は、前記複数のソース線のそれぞれのソース線を駆動する駆動回路（６）を備え、２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給することにより、前記２つの階調電圧の中間の階調電圧を、前記ソース線に出力可能に構成される。

繰り返しの周波数を、ソース線駆動回路（１）の出力インピーダンスとソース線（２１＿１、２１＿２）の配線インピーダンス及び画素容量で決まる、ソース線の時定数よりも高い周波数に設定することにより、簡単な回路によって中間階調を生成することができる。これにより、項１と同等の効果を奏する、表示駆動装置を提供することができる。

〔１３〕＜表示データの最下位ビットによる切替制御＞
項１２において、前記表示駆動装置は、前記表示データの最下位ビットに基づいて、前記２つの階調電圧のうちの一方を前記駆動回路に対し１ライン期間内で一定に供給するか、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給するかを切替える（図６）。

これにより、入力された既存の階調電圧をそのまま出力するか、中間階調を生成するかの選択制御を、簡略な回路で行うことができる。

〔１４〕＜表示データの最下位複数ビットによる重み付け＞
項１２において、前記表示駆動装置は、前記表示データの最下位複数ビットに基づいて、前記２つの階調電圧のそれぞれが前記駆動回路に対して供給される、繰り返し期間内のデューティ比を調整可能に構成される（図７〜図１２）。

これにより、簡略な回路で、生成する中間階調のレベルを多階調にすることができる。

〔１５〕＜表示データの大きな変化を吸収する遷移期間＞
項１２、項１３または項１４において、前記表示駆動装置は、前記表示データが変化した後、所定の遷移期間を待って前記交互繰り返しを開始する（図２〜図４）。

これにより、ライン間で表示データが大きく変化した場合であっても、ソース線の電位レベルを迅速に安定化させることができる。

〔１６〕＜表示データの大きな変化を吸収する遷移期間を規定するレジスタ＞
項１５において、前記表示駆動装置は、前記遷移期間を規定するレジスタをさらに備える。

これにより、接続される表示パネルの特性に応じて、前記遷移期間を調整することを可能とする構成を提供することができる。

〔１７〕＜１チップ＞
項１２から項１６のうちのいずれか１項において、前記表示駆動装置は、単一の半導体基板上に形成される。

これにより、表示駆動装置を集積し、実装面積を低減することができる。

２．実施の形態の詳細
実施の形態について更に詳述する。

〔実施形態１〕＜ソース線の時定数を利用した中間階調生成＞
図１は、実施形態１に係る表示駆動装置１０及び表示装置３０の構成例を表すブロック図である。表示装置３０は、アクティブマトリックス方式の表示パネル２０と表示パネル２０に接続される表示駆動装置１０とを有する。表示パネル２０は、液晶表示パネル（ＬＣＤ）、有機ＥＬ（Electro Luminescence）表示パネルなど、表示方式には制限されない。表示駆動装置１０は、特に制限されないが、例えば、公知のＣＭＯＳＦＥＴ（Complementary Metal-Oxide-Semiconductor Field Effect Transistor）半導体集積回路の製造技術を用いて、シリコンなどの単一半導体基板上に形成される、表示駆動ＩＣであってよい。表示駆動装置１０である表示駆動ＩＣ１０は、他の機能、例えば、タッチコントローラなどを合わせて集積されていてもよいし、一部の機能がチップ外の素子によって実現されてもよい。

表示パネル２０は、複数のソース線と複数ラインのゲート線が互いに交差して配線され、交差する複数の箇所のそれぞれに画素容量が配置される。例えば、１ラインにＲＧＢ３色の画素が配列されるとき、ソース線の数はライン方向の解像度と色毎の画素数である３の積に対応し、ゲート線の数は１フレームのライン数に対応するが、図１には２本のソース線（Ｓ１，Ｓ２）２１＿１と２１＿２と、１本のゲート線（Ｇ１）２２のみが示される。ソース線２１＿１、２１＿２とゲート線２２がそれぞれ交差する箇所には、ゲート線２２によってゲート電極が制御されるＭＯＳトランジスタ２５＿１と２５＿２が、スイッチング素子として接続され、ソース線２１＿１と画素容量２４＿１との間、ソース線２１＿２と画素容量２４＿２との間、それぞれのオン／オフ制御を行う。ゲート線２２はゲート線駆動回路２３によって駆動される。例えば、表示パネル２０が液晶パネルであるとき、画素容量は、共通電極Ｖｃｏｍと各画素の対向電極によって、液晶を挟持して形成された容量であり、個々に保持される電荷によって形成される電界で、液晶の偏光度が決まり、光の透過度が決まる。液晶パネルの場合には、転送された電荷によって、画素毎に液晶の偏光度が決まり、光の透過度が決まり、その結果、画素毎の輝度が決まる。ソース線２１＿１と２１＿２には、それぞれ、配線抵抗Ｒ２１＿１とＲ２１＿２及び配線容量Ｃ２１＿１とＣ２１＿２が形成されている。その影響については後述する。配線抵抗と配線容量は分布定数であるが、図１では便宜上、集中定数として表記されている。

１ライン期間毎に１本のゲート線が順次駆動され、１フレーム期間内に複数ラインのゲート線が駆動される。駆動されたゲート線によって選択された複数の画素容量のそれぞれには、複数のソース線から表示データに対応する電荷が転送される。ゲート線２２が選択され、活性化されたときには、ゲート線２２に接続される全てのスイッチング素子がオンする。このときＭＯＳトランジスタ２５＿１と２５＿２もオンするので、ソース線２１＿１に印加された電圧がＭＯＳトランジスタ２５＿１を介して画素容量２４＿１に印加されることにより、表示データに対応する電荷が画素容量２４＿１に転送される。これと並列に、ソース線２１＿２に印加された電圧がＭＯＳトランジスタ２５＿２を介して画素容量２４＿２に印加されることにより、表示データに対応する電荷が画素容量２４＿２に転送される。

表示駆動装置１０（または表示駆動ＩＣ１０。以下同様）は、複数の階調電圧を生成する階調電圧生成回路５と、駆動回路１＿１と１＿２と、階調電圧供給回路２＿１と２＿２とを備える。駆動回路１＿１と１＿２は、複数のソース線のそれぞれのソース線２１＿１と２１＿２をそれぞれ駆動する。階調電圧供給回路２＿１と２＿２は、それぞれに入力される表示データに基づいて、複数の階調電圧から電位レベルが互いに隣接する２つの階調電圧を選び、選んだ２つの階調電圧を駆動回路１＿１と１＿２に対して、１ライン期間内に交互に繰り返し供給することができるように構成される。階調電圧生成回路５が生成する複数の階調電圧から選択した１つの階調電圧をそのまま出力するか、上記のように切替えを行って中間階調を出力するかを選択することができる。階調電圧供給回路２＿１と２＿２は、例えば、それぞれ階調電圧選択回路３＿１と３＿２及び階調電圧切替え回路４＿１と４＿２を用いて構成することができ、駆動回路１＿１と１＿２は、例えばそれぞれ、電圧フォロワである、ソースアンプ６＿１と６＿２を用いて構成することができる。階調電圧選択回路３＿１は、階調電圧生成回路５が生成する複数の階調電圧の中から、表示データに対応する２つの隣接する階調電圧ＶｘとＶｘ＋１を選ぶ。階調電圧切替え回路４＿１は、入力切替信号φｓｗｘによりスイッチを切替えることにより、階調電圧ＶｘとＶｘ＋１とを交互に繰り返し、駆動回路１＿１に供給する。階調電圧選択回路３＿２も同様に、階調電圧生成回路５が生成する複数の階調電圧の中から、表示データに対応する２つの隣接する階調電圧ＶｙとＶｙ＋１を選ぶ。階調電圧切替え回路４＿２は、入力切替信号φｓｗｙによりスイッチを切替えることにより、階調電圧ＶｙとＶｙ＋１とを交互に繰り返し、駆動回路１＿２に供給する。

繰り返しの周波数を、駆動回路１の出力インピーダンスとソース線２１の配線インピーダンス及び画素容量で決まる、ソース線の時定数よりも高い周波数に設定することにより、簡単な回路によって中間階調を生成することができる。また、生成される中間階調のレベルを１ライン期間内に収束させることができるため、ＦＲＣとは異なり、中間階調表示を１フレーム期間で完結することができる。これにより、入力される階調電圧の精度に対する要求を上げることなく、また回路規模を大幅に増加させることなく、１フレーム期間で完結する中間階調表示を行うことができる、表示駆動装置を提供することができる。

図２は、実施形態１に係る表示駆動装置１０及び表示装置３０の動作例を表す波形図である。図２は横軸に時間を取り、縦軸には上から順に、入力切替信号φｓｗｘと入力切替信号φｓｗｙ、ソースアンプ６＿１と６＿２の出力であるソース線（Ｓ１，Ｓ２）２１＿１と２１＿２の電位と、ゲート線（Ｇ１）２２の波形が示される。入力切替信号φｓｗｘ、φｓｗｙとゲート線Ｇ１はディジタル値であって、ロウレベルとハイレベルは任意である。ソース線電位はアナログ値であり、Ｖｘ、Ｖｙ、Ｖｚはそれぞれ、階調電圧生成回路５で生成される複数の階調電圧のうちの１つであり、Ｖｘ＋１、Ｖｙ＋１、Ｖｚ＋１はそれぞれ、Ｖｘ、Ｖｙ、Ｖｚに隣接する階調の電圧レベルを示す。図２では仮に、Ｖｘ＋１＞Ｖｘ＞Ｖｙ＋１＞Ｖｙ＞Ｖｚ＋１Ｖｚの関係にあるものとして示されるが、上述の隣接関係以外の相互の関係は任意である。

図２には、時刻ｔ１において、表示データが変化し、その表示データの変化に伴って、表示駆動装置１０が、ソース線Ｓ１への出力をＶｙからＶｘ＋１に変化させ、ソース線Ｓ２への出力をＶｚからＶｙ＋１とＶｙの中間階調に変化させる場合が例示される。ソース線Ｓ１は、階調電圧生成回路５で生成される複数の階調電圧のうちの１つである、Ｖｘ＋１で駆動されればよいので、入力切替信号φｓｗｘは、時刻ｔ１以降、スイッチのＶｘ＋１側に固定される。これによりＳ１は時刻ｔ１からｔ２にかけてＶｙからＶｘ＋１に上昇して安定する。ソース線Ｓ２を、Ｖｙ＋１とＶｙの中間階調で駆動するために、入力切替信号φｓｗｙは、時刻ｔ２以降、階調電圧供給回路２＿２からスイッチのＶｙ＋１側とＶｙ側を交互に繰り返し出力させるように、切り替えられる。入力切替信号φｓｗｙは、時刻ｔ１からｔ２までのように、切り替えを行わない期間を設けても良い。この期間は、ソース線電位の遷移期間である。時刻ｔ１からｔ２の期間は、ｔ１以前の電位Ｖｚから変化するので、その変化幅が大きいときには、交互に切り替える意味はない。Ｖｙ＋１とＶｙの中間のレベルに達する頃の時刻から、交互の繰り返しを開始すればよい。時刻ｔ１からｔ２の期間のスイッチ切り替えを停止させることにより、スイッチ制御回路による消費電力を抑えることができる。

遷移期間を終えた時刻ｔ２以降、繰り返しの切替えが始まると、ソース線Ｓ２の電位は、時刻ｔ２からｔ３はレベルＶｙ＋１からＶｙに向かって変化し、時刻ｔ３からｔ４は逆にＶｙ＋１に向かって変化する。変化の波形は、ソース線の時定数に依存し、ソース線の時定数は、駆動回路１の出力インピーダンスとソース線２１の配線インピーダンス及び画素容量で決まる。時刻ｔ２からｔ１１の入力切替信号φφｓｗｙの切替え周波数を、ソース線の時定数よりも高い周波数とすることにより、ソース線Ｓ２上の波形は平滑され、Ｖｙ＋１とＶｙの中間階調に安定化される。切替え動作中の入力切替信号φｓｗｙをデューティ５０％の矩形波とすれば、中間階調は平均値（Ｖ_ｙ＋１＋Ｖ_ｙ）／２に収束する。

ゲート線Ｇ１は時刻ｔ２にハイになり、時刻ｔ１０にロウになるように制御する。時刻ｔ２よりも前にハイにしても良い。ゲート線Ｇ１をハイにすることにより、画素容量２４＿１と２４＿２がＭＯＳトランジスタスイッチ２５＿１と２５＿２を介してそれぞれ、ソース線Ｓ１とＳ２に接続される。ゲートが閉じる時刻ｔ１０よりも前にソース線の電位が安定している必要がある。一方、ゲートを開ける時刻には大きな制約はない。

図３は、実施形態１に係る表示駆動装置１０及び表示装置３０の動作例を表す、より広範囲の波形図である。図３は横軸に時間を取り、縦軸には上から順に、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、表示データＰＤ，入力切替信号φｓｗｘと入力切替信号φｓｗｙ、ソースアンプ６＿２の出力であるソース線Ｓ２の電位と、ゲート線Ｇ１，Ｇ２，Ｇｋの波形が示される。垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、入力切替信号φｓｗｘ、φｓｗｙとゲート線Ｇ１，Ｇ２，Ｇｋはディジタル値であって、ロウレベルとハイレベルは任意である。ソース線電位はアナログ値であり、階調電圧生成回路５で生成される複数の階調電圧をＶ０，Ｖ１，Ｖ２，Ｖ３，…，Ｖｚ，Ｖｚ＋１，…，Ｖｙ，Ｖｙ＋１，…，Ｖ６２，Ｖ６３の６４階調のアナログ電位とし、その一部が示される。

時刻ｔ１からｔｋ＋１と時刻ｔｋ＋１からｔ２ｋ＋１がそれぞれ１フレーム期間であり、垂直同期信号Ｖｓｙｎｃがそれぞれの期間の最初にアサートされる。図３では垂直同期信号Ｖｓｙｎｃをロウアクティブの信号として示す。１フレーム期間には、ゲート線がＧ１，Ｇ２〜Ｇｋが順次アサートされ、ソース線Ｓ２に接続される各ラインの画素容量に、ソース線Ｓ２から表示データＰＤに対応する階調レベルの電荷が転送される。時刻ｔ１からｔ２では、表示データＰＤ［１］に対応してＳ２がＶ２とＶ３の中間階調に制御される。中間階調を生成するため、入力切替信号φＳＷ２は、Ｖ２とＶ３が交互に繰り返し出力させるための切替信号波形である。所定の遷移期間後に交互繰り返しの切替えが開始される。時刻ｔ１からｔ２では、ゲート線Ｇ１がアサートされ、１ライン目の画素容量に、表示データＰＤ［１］に対応する電位レベルとして、Ｖ２とＶ３の中間階調が印加される。時刻ｔ２からｔ３では、表示データＰＤ［２］に対応してＳ２が階調電圧の１つであるＶ１に制御される。中間階調を生成する必要がないので、入力切替信号φＳＷ２は、スイッチをＶ１側に固定する波形となる。時刻ｔ２からｔ３では、ゲート線Ｇ２がアサートされ、２ライン目の画素容量に、表示データＰＤ［２］に対応する電位レベルとして、階調電位Ｖ１が印加される。以降ライン毎に階調電位そのものまたは中間階調を、ソース線を介して画素容量に印加することにより、全てのラインの画素容量に、表示データＰＤに対応する電荷を転送することができる。図３では１本のソース線Ｓ２のみについて説明したが、他のソース線についても、これと並列に動作している。

図３の時刻ｔｋ＋１以降には、２フレーム目の動作が示される。時刻ｔｋ＋１からｔｋ＋２では、表示データＰＤ［１］に対応してＳ２がＶｙとＶｙ＋１の中間階調に制御される。中間階調を生成するため、入力切替信号φＳＷ２は、ＶｙとＶｙ＋１が交互に繰り返し出力させるための切替信号波形である。時刻ｔ１からｔ２では、ゲート線Ｇ１がアサートされ、１ライン目の画素容量に、表示データＰＤ［１］に対応する電位レベルとして、ＶｙとＶｙ＋１の中間階調が印加され、前フレームで書き込まれたＶ２とＶ３の中間階調を置き換える。時刻ｔｋ＋２からｔｋ＋３では、ゲート線Ｇ２がアサートされ、２ライン目の画素容量に、表示データＰＤ［２］に対応する電位レベルとして、ＶｚとＶｚ＋１の中間階調が印加され、前フレームで書き込まれた階調電圧Ｖ１を置き換える。以降時刻ｔ２ｋからｔ２ｋ＋１の第ｋラインまで同様に動作する。

図３では連続する２フレームに対する動作を例示したが、本発明の中間階調の生成は、１ラインごとに完結しているので、静止画を表示するような場合には、１フレーム分のデータの転送のみを行い、その後の、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、及び表示データＰＤの繰り返しの入力を、不要とすることができる。

図４は、実施形態１に係る表示駆動装置１０及び表示装置３０の動作例を表す、より詳細な波形図である。図４は横軸に時間を取り、縦軸には上から順に、水平同期信号Ｈｓｙｎｃ、入力切替信号φｓｗ、ゲート線Ｇｘの波形及び、ソース線のソース駆動回路１からの距離に応じて、近端（ａ）、中央（ｂ）、遠端（ｃ）のソース線電位の波形が示される。ソース線は、所定の遷移期間を経た後に、交互繰り返しの切替制御により、目標値である中間階調に向かって収束していく。ソース線が、階調電圧ＶｙとＶｙ＋１の中間階調（Ｖｙ＋１＋Ｖｙ）／を目標値として駆動される例について説明する。（ａ）はソース駆動回路１に最も近い画素容量を駆動するときの、画素容量に印加されるソース線電位の波形である。経由するソース線の長さが短いので、ソース線の配線抵抗Ｒ２１と配線容量Ｒ２１の影響が最も小さいため、時定数が小さい。ソース線電位は、信号切替信号φによる切替に合わせて、急峻に立上りまた急峻に立ち下がる。これに対して（ｃ）はソース駆動回路１から最も遠い画素容量を駆動するときの、画素容量に印加されるソース線電位の波形である。経由するソース線の長さが長いので、ソース線の配線抵抗Ｒ２１と配線容量Ｒ２１の影響が最も大きいため、時定数が最大となる。ソース線電位は、信号切替信号φによる切替に合わせて、緩やかに立上りまた緩やかに立ち下がり、したがって、目標値に対する収束も遅い。（ｂ）は、中央付近の画素容量に印加されるソース線電位の波形であり、（ａ）と（ｃ）の中間の値である。

入力切替信号φｓｗの切替え周波数は、上記のような近端から遠端までのばらつきを考慮して、十分に高い周波数に設定される。また、入力切替信号φｓｗの切替え開始を待つ期間と、ゲートＧｘを閉じるタイミングも、上記のような近端から遠端までのばらつきを考慮して、ゲートＧｘが閉じるまでに、近端でも遠端でもソース線電位が中間電位に収束して安定するように考慮して設定される。

以上述べてきたように、表示駆動装置（表示駆動ＩＣ）１０は、表示データが変化した後、所定の遷移期間を待って交互繰り返しの切替えを開始する。これにより、ライン間で表示データが大きく変化した場合であっても、ソース線の電位レベルを迅速に安定化させることができる。表示駆動装置（表示駆動ＩＣ）１０に、この遷移期間を指定するためのレジスタを設けることもできる。表示駆動装置（表示駆動ＩＣ）１０に接続される表示パネルが確定したときに、その特性に合わせて適切な遷移期間を設定することができる。レジスタに代えて、１回だけ書き換えの可能なヒューズや、不揮発性メモリ、あるいはＩＣの端子固定によって、遷移期間を指定することができるように構成してもよい。これにより、接続される表示パネルの特性に応じて、遷移期間を調整することを可能とする表示駆動装置（表示駆動ＩＣ）１０を提供することができる。

〔実施形態２〕＜中間１階調＞
図５は、本発明の階調電圧選択回路３の構成例を表す回路図である。階調電圧生成回路５から出力される階調電圧が、Ｖ１からＶ５の５階調であり、２ビットの表示データＰＤ１とＰＤ２に基づいて、切替え対象の２つの隣接する階調電圧、階調１と階調２を選択する選択回路である。

階調電圧選択回路３は、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを一組にして構成したスイッチ１１＿１〜１１＿９と、２ビットの表示データＰＤ１とＰＤ２をデコードしてスイッチ１１＿１〜１１＿９を制御する論理ゲート１２＿１〜１２＿５、１３、１４、１５によって構成されている。スイッチ１１＿１と１１＿３と１１＿５は階調Ｖ１とＶ３とＶ５から１つの階調電圧を選んで中間ノード１に出力する。ＰＤ２とＰＤ１が００ｂのとき中間ノード１にはＶ１が出力され、ＰＤ２とＰＤ１が０１ｂまたは１０ｂのとき中間ノード１にはＶ３が出力され、ＰＤ２とＰＤ１が１１ｂのとき中間ノード１にはＶ５が出力される。ここで、「２ｂｘｘ」は「ｘｘ」が２進数表記であることを示す表記法である。

スイッチ１１＿２と１１＿４は階調Ｖ２とＶ４から１つの階調電圧を選んで中間ノード２に出力する。ＰＤ２とＰＤ１が００ｂまたは１０ｂのとき中間ノード２にはＶ２が出力され、ＰＤ２とＰＤ１が０１ｂまたは１１ｂのとき中間ノード２にはＶ４が出力される。さらにスイッチ１１＿６〜１１＿９は、中間ノード１または中間ノード２を階調１または階調２に出力する、切替回路を構成する。

これにより、ＰＤ２とＰＤ１＝００ｂのとき階調１＝Ｖ１、階調２＝Ｖ２となり、ＰＤ２とＰＤ１＝０１ｂのとき階調１＝Ｖ２、階調２＝Ｖ３となり、ＰＤ２とＰＤ１＝１０ｂのとき階調１＝Ｖ３、階調２＝Ｖ４となり、ＰＤ２とＰＤ１＝１１ｂのとき階調１＝Ｖ４、階調２＝Ｖ５となる。階調電圧生成回路５から出力されるＶ１からＶ５の５階調の階調電圧から、２ビットの表示データＰＤ１とＰＤ２に基づいて、切替え対象の２つの隣接する階調電圧、階調１と階調２を選択することができる。

ここでは理解を助けるため、階調数の少ない簡略な回路例について説明したが、如何なる階調数の階調電圧が入力される階調電圧選択回路３も、同様の考え方で構成することが可能である。また、図５に示したような階調電圧選択回路３は、前述の実施形態１にも、後述の実施形態３にも、その他の如何なる実施形態にも適用することができる。

図６は、実施形態２に係る階調電圧切替え回路４の構成例を表す回路図である。階調電圧切替え回路４は、階調電圧選択回路３から出力される隣接する階調電圧である階調１と階調２が入力され、一方の階調電圧または両方の階調電圧の中間の１階調を、ソースアンプ６を介して端子７に出力する。入力切替制御信号φ１と表示データの最下位ビットＰＤ０が入力される。表示データの最下位ビットＰＤ０が２ｂ０のときには、階調１が出力され、ＰＤ０が２ｂ１のときには、階調１と階調２の中間階調が出力される。スイッチ１１＿１０と１１＿１１により、階調１と階調２のいずれか一方が選択されてソースアンプ６のＶＩＮＰ端子に入力される。スイッチ１１＿０と１１＿１１は論理ゲート１２＿６、１２＿７及び１６によって制御される。表示データの最下位ビットＰＤ０が２ｂ０のときには、入力切替信号φｓｗ１とφｓｗ２により階調１側が常時選択され、ソースアンプ６を介して階調１が出力される。最下位ビットＰＤ０が２ｂ１のときには、入力切替信号φ１により、入力切替信号φｓｗ１とφｓｗ２が交互にアサートされ、階調１と階調２が交互にソースアンプ６を介して出力される。ソースアンプ６の出力インピーダンスと、接続されるソース線のインピーダンスにより、階調１と階調２から中間階調である（階調１＋階調２）／２が生成される。

以上説明したように、表示データの最下位ビットに基づいて、入力された既存の階調電圧（階調１または階調２）をそのまま出力するか、中間の１階調を生成するかの選択制御を行うことにより、階調電圧切替え回路４を簡略な回路で構成することができる。

入力切替制御信号φ１には切替えクロック信号が入力される。クロック周波数は、実施形態１で述べたように、駆動回路１即ちソースアンプ６の出力インピーダンスとソース線２１の配線インピーダンス及び画素容量で決まる、ソース線の時定数よりも高い周波数に設定する。入力切替制御信号φ１のためのクロック信号は、例えば、表示駆動装置（表示駆動ＩＣ）１０内で使用される、ピクセルクロックを適宜分周して生成することができる。また、入力切替制御信号φ１は、実施形態１で述べたように、遷移期間の間、クロック信号の供給が休止可能なように構成することができる。

〔実施形態３〕＜多階調の中間階調＞
実施形態２には、階調電圧選択回路３から入力される階調１と階調２の間の１階調の中間階調を出力することができる、階調電圧切替え回路４を示した。本実施形態３では、階調１と階調２の間に多階調の中間階調を出力することができる、階調電圧供給回路２の構成例を示す。階調電圧供給回路２は、表示データＰＤの最下位から複数ビットに基づいて、２つの階調電圧のそれぞれが駆動回路６に対して供給される、繰り返し期間内のデューティ比を調整することができるように、構成される。デューティ比を調整することによって、出力される階調レベルが階調１と階調２の間で多段階で調整される。

一例として、表示データＰＤの最下位２ビットに基づいて、３階調の中間階調を出力することができる階調電圧供給回路２の構成例について説明する。図７は、実施形態３に係る階調電圧切替え回路４の構成例を表す回路図であり、図８は、階調電圧切替え回路４の動作例を表す真理値表である。また、図９〜１２は、表示駆動装置１０の動作例を表す波形図である。図９〜１２はそれぞれ、横軸に時間を取り、縦軸には上から順に、切替信号φ１、φ２、φ３、入力切替信号φｓｗ１とφｓｗ２、及び、ソース線電位の波形が示される。図９は表示データの下位２ビット＝００ｂの場合、図１０は表示データの下位２ビット＝０１ｂの場合、図１１は表示データの下位２ビット＝１０ｂの場合、図１２は表示データの下位２ビット＝１１ｂの場合の波形である。

階調電圧切替え回路４の構成例を表す回路図を図７に示す。表示データＰＤの最下位２ビットに基づいて、３階調の中間階調を出力することができる。これと組み合わせられる階調電圧選択回路３は、表示データの最下位２ビットＰＤ１とＰＤ０を除く、例えば残りの６ビットＰＤ７〜ＰＤ２に基づいて、階調１と階調２を選択して出力する。本実施形態３の階調電圧切替え回路４は、階調電圧選択回路３から出力される隣接する階調電圧である階調１と階調２が入力され、一方の階調電圧または両方の階調電圧の中間の３階調を、ソースアンプ６を介して端子７に出力する。切替信号φ１、φ２、φ３と表示データの最下位２ビットＰＤ１とＰＤ０が入力される。スイッチ１１＿０と１１＿１１により、階調１と階調２のいずれか一方が選択されてソースアンプ６のＶＩＮＰ端子に入力される。スイッチ１１＿１２と１１＿１３は論理ゲート１２＿８及び１７＿１〜１７＿３と１８＿１〜１８＿２と１９によって制御される。切替信号φ１、φ２、φ３にはそれぞれデューティ７５％、５０％、２５％のクロックが入力される。切替信号φ１、φ２、φ３は実施形態１で述べた遷移期間を含んでいてもよい。図９〜１２には遷移期間を含んだ波形が例示されている。

図８は、実施形態３に係る階調電圧切替え回路４の動作例を表す真理値表である。表示データの最下位２ビットＰＤ１とＰＤ０＝００ｂのときには、入力切替信号φｓｗ１が常にハイ（１ｂ）、φｓｗ２は常にロウ（０ｂ）に固定されることにより、ソースアンプ６の入力ＶＩＮＰには階調１が供給される。図９は、このときの表示駆動装置１０の動作例を表す波形図である。入力切替信号φｓｗ１が時刻ｔ１以降常にハイ（１ｂ）、φｓｗ２は常にロウ（０ｂ）に固定されることにより、ソースアンプ６の入力ＶＩＮＰには階調１であるＶｙ＋１が供給される。ソース線電位は、その後、ソース線の時定数で律速される波形で徐々に上昇し、時刻ｔ２にＶｙ＋１に達して安定する。中間階調ではなく、階調電圧生成回路５が生成する階調電圧の一つであるＶｙ＋１がそのまま出力される。

表示データの最下位２ビットＰＤ１とＰＤ０＝０１ｂのときには、入力切替信号φｓｗ１に入力切替制御信号φ１が入力切替信号φｓｗ２にその反転クロックが供給されることにより、デューティ７５％の期間は階調１が残りの２５％の期間は階調２が、ソースアンプ６の入力ＶＩＮＰに供給される。図１０は、このときの表示駆動装置１０の動作例を表す波形図である。時刻ｔ１〜ｔ２の遷移期間を経て、ソース電位は階調１であるＶｙ＋１に達する。（必ずしもＶｙ＋１に達するとは限らないが、一旦到達したものとして説明する。図１１と図１２も同様である。）その後、時刻ｔ２からｔ３の期間は、ＶＩＮＰに階調２であるＶｙが供給されることにより、ソース線は、Ｖｙに向かって下降する。下降速度はソース線の時定数で律速されるので、繰り返し周波数が十分高いとき、ソース線電位がＶｙに達する前に時刻ｔ３に至り、ソースアンプ６への供給電圧が、階調１であるＶｙ＋１に戻る。そのため、ソース線電位は再びＶｙ＋１に向かって上昇し始める。以降、時刻ｔ３〜ｔ６、ｔ７〜ｔ１０、ｔ１１〜ｔ１４、ｔ１５〜ｔ１８の上昇期間と、時刻ｔ６〜ｔ７、ｔ１０〜ｔ１１、ｔ１４〜ｔ１５の下降期間とを、７５％：２５％の比率で繰り返すことにより、中間電位（３Ｖ_ｙ＋１＋Ｖ_ｙ）／４に収束する。

表示データの最下位２ビットＰＤ１とＰＤ０＝１０ｂのときには、入力切替信号φｓｗ１に入力切替制御信号φ１が入力切替信号φｓｗ２にその反転クロックが供給されることにより、階調１と階調２がともにデューティ５０％の期間ずつ、ソースアンプ６の入力ＶＩＮＰに供給される。図１１は、このときの表示駆動装置１０の動作例を表す波形図である。時刻ｔ１〜ｔ２の遷移期間を経て、ソース電位は階調１であるＶｙ＋１に達する。その後、時刻ｔ２からｔ４の期間は、ＶＩＮＰに階調２であるＶｙが供給されることにより、ソース線は、Ｖｙに向かって下降する。下降速度はソース線の時定数で律速されるので、繰り返し周波数が十分高いとき、ソース線電位がＶｙに達する前に時刻ｔ４に至り、ソースアンプ６への供給電圧が、階調１であるＶｙ＋１に戻る。そのため、ソース線電位は再びＶｙ＋１に向かって上昇し始める。以降、時刻ｔ４〜ｔ６、ｔ８〜ｔ１０、ｔ１２〜ｔ１４、ｔ１６〜ｔ１８の上昇期間と、時刻ｔ６〜ｔ８、ｔ１０〜ｔ１２、ｔ１４〜ｔ１６の下降期間とを、５０％：５０％の比率で繰り返すことにより、中間電位（２Ｖ_ｙ＋１＋２Ｖ_ｙ）／４＝（Ｖ_ｙ＋１＋Ｖ_ｙ）／２に収束する。

表示データの最下位２ビットＰＤ１とＰＤ０＝１１ｂのときには、入力切替信号φｓｗ１に入力切替制御信号φ１が入力切替信号φｓｗ２にその反転クロックが供給されることにより、デューティ２５％の期間は階調１が残りの７５％の期間は階調２が、ソースアンプ６の入力ＶＩＮＰに供給される。図１０は、このときの表示駆動装置１０の動作例を表す波形図である。時刻ｔ１〜ｔ２の遷移期間を経て、ソース電位は階調１であるＶｙ＋１に達する。その後、時刻ｔ２からｔ５の期間は、ＶＩＮＰに階調２であるＶｙが供給されることにより、ソース線は、Ｖｙに向かって下降する。下降速度はソース線の時定数で律速されるので、繰り返し周波数が十分高いとき、ソース線電位がＶｙに達する前に時刻ｔ５に至り、ソースアンプ６への供給電圧が、階調１であるＶｙ＋１に戻る。そのため、ソース線電位は再びＶｙ＋１に向かって上昇し始める。以降、時刻ｔ５〜ｔ６、ｔ９〜ｔ１０、ｔ１３〜ｔ１４、ｔ１７〜ｔ１８の上昇期間と、時刻ｔ６〜ｔ９、ｔ１０〜ｔ１３、ｔ１４〜ｔ１７の下降期間とを、２５％：７５％の比率で繰り返すことにより、中間電位（Ｖ_ｙ＋１＋３Ｖ_ｙ）／４に収束する。

以上のように、簡略な回路で、表示データの下位２ビットに基づいて、階調電圧１レベルの他に中間階調３階調を生成することができ、同様に、生成する中間階調のレベルを多階調にすることができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、階調電圧生成回路、階調電圧供給回路、階調電圧選択回路、階調電圧切替え回路などの機能ブロックの分割は、全体の機能を変更しない範囲で適宜変更することができる。また、論理回路における正論理と負論理の選択も、適宜変更することができる。

１ ソース線駆動回路
２ 階調電圧供給回路
３ 階調電圧選択回路
４ 階調電圧切替え回路
５ 階調電圧生成回路
６ ソースアンプ
７ ソース出力パッド
１０ 表示駆動装置（表示駆動ＩＣ）
１１ スイッチ
１２〜１９ 論理ゲート
２０ 表示パネル
２１ ソース線
Ｒ２１ ソース線の配線抵抗
Ｃ２１ ソース線の配線容量
２２ ゲート線
２３ ゲート線駆動回路
２４ 画素容量
２５ アクティブ素子（ＭＯＳトランジスタスイッチ）
３０ 表示装置

Claims (17)

1. 複数のソース線と複数ラインのゲート線が互いに交差して配線され、交差する複数の箇所のそれぞれに画素容量が配置され、１ライン期間毎に１本のゲート線が順次駆動され、１フレーム期間内に前記複数ラインのゲート線が駆動され、駆動されたゲート線によって選択された複数の画素容量のそれぞれに前記複数のソース線から表示データに対応する電荷が転送される、表示パネルに接続可能な、表示駆動装置であって、
   複数の階調電圧を生成する階調電圧生成回路と、前記複数のソース線のそれぞれのソース線を駆動する駆動回路と、前記表示データに基づいて前記複数の階調電圧から電位レベルが互いに隣接する２つの階調電圧を選び、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給可能な階調電圧供給回路とを備える、表示駆動装置。
2. 請求項１において、前記階調電圧供給回路は、前記表示データの最下位ビットに基づいて、前記２つの階調電圧のうちの一方を前記駆動回路に対し１ライン期間内で一定に供給するか、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給するかを切替える、表示駆動装置。
3. 請求項１において、前記階調電圧供給回路は、前記表示データの最下位複数ビットに基づいて、前記２つの階調電圧のそれぞれが前記駆動回路に対して供給される、繰り返し期間内のデューティ比を調整可能に構成される、表示駆動装置。
4. 請求項１において、前記表示データが変化した後、所定の遷移期間を待って前記交互繰り返しを開始する、表示駆動装置。
5. 請求項４において、前記遷移期間を規定するレジスタをさらに備える、表示駆動装置。
6. 請求項１から請求項５のうちのいずれか１項において、単一の半導体基板上に形成された、表示駆動装置。
7. 複数のソース線と複数ラインのゲート線が互いに交差して配線され、交差する複数の箇所のそれぞれに画素容量が配置され、１ライン期間毎に１本のゲート線が順次駆動され、１フレーム期間内に前記複数ラインのゲート線が駆動され、駆動されたゲート線によって選択された複数の画素容量のそれぞれに前記複数のソース線から表示データに対応する電荷が転送される、表示パネルと、前記表示パネルに接続される表示駆動ＩＣを有する表示装置であって、
   前記表示駆動ＩＣは、複数の階調電圧を生成する階調電圧生成回路と、前記複数のソース線のそれぞれのソース線を駆動する駆動回路と、前記表示データに基づいて前記複数の階調電圧から電位レベルが互いに隣接する２つの階調電圧を選び、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給可能な階調電圧供給回路とを備える、表示装置。
8. 請求項７において、前記階調電圧供給回路は、前記表示データの最下位ビットに基づいて、前記２つの階調電圧のうちの一方を前記駆動回路に対し１ライン期間内で一定に供給するか、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給するかを切替える、表示装置。
9. 請求項７において、前記階調電圧供給回路は、前記表示データの最下位複数ビットに基づいて、前記２つの階調電圧のそれぞれが前記駆動回路に対して供給される、繰り返し期間内のデューティ比を調整可能に構成される、表示装置。
10. 請求項７において、前記表示駆動ＩＣは、前記表示データが変化した後、所定の遷移期間を待って前記交互繰り返しを開始する、表示装置。
11. 請求項１０において、前記表示駆動ＩＣは、前記遷移期間を規定するレジスタをさらに備える、表示装置。
12. 複数のソース線と複数ラインのゲート線が互いに交差して配線され、交差する複数の箇所のそれぞれに画素容量が配置され、１ライン期間毎に１本のゲート線が順次駆動され、１フレーム期間内に前記複数ラインのゲート線が駆動され、駆動されたゲート線によって選択された複数の画素容量のそれぞれに前記複数のソース線から表示データに対応する電荷が転送される、表示パネルに接続可能な、表示駆動装置であって、
    前記複数のソース線のそれぞれのソース線を駆動する駆動回路を備え、２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給することにより、前記２つの階調電圧の中間の階調電圧を、前記ソース線に出力可能な、表示駆動装置。
13. 請求項１２において、前記表示データの最下位ビットに基づいて、前記２つの階調電圧のうちの一方を前記駆動回路に対し１ライン期間内で一定に供給するか、前記２つの階調電圧を前記駆動回路に対し１ライン期間内に交互に繰り返し供給するかを切替える、表示駆動装置。
14. 請求項１２において、前記表示データの最下位複数ビットに基づいて、前記２つの階調電圧のそれぞれが前記駆動回路に対して供給される、繰り返し期間内のデューティ比を調整可能に構成される、表示駆動装置。
15. 請求項１２において、前記表示データが変化した後、所定の遷移期間を待って前記交互繰り返しを開始する、表示駆動装置。
16. 請求項１５において、前記遷移期間を規定するレジスタをさらに備える、表示駆動装置。
17. 請求項１２から請求項１６のうちのいずれか１項において、単一の半導体基板上に形成された、表示駆動装置。

Images