JP2015029000A - Electronic device and manufacturing method of the same - Google Patents

Electronic device and manufacturing method of the same Download PDF

Info

Publication number
JP2015029000A
JP2015029000A JP2013157741A JP2013157741A JP2015029000A JP 2015029000 A JP2015029000 A JP 2015029000A JP 2013157741 A JP2013157741 A JP 2013157741A JP 2013157741 A JP2013157741 A JP 2013157741A JP 2015029000 A JP2015029000 A JP 2015029000A
Authority
JP
Japan
Prior art keywords
resin
mold
semiconductor chip
exposed
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013157741A
Other languages
Japanese (ja)
Other versions
JP6090041B2 (en
Inventor
和明 馬渡
Kazuaki Mawatari
和明 馬渡
浩嗣 橋本
Hiroshi Hashimoto
浩嗣 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013157741A priority Critical patent/JP6090041B2/en
Publication of JP2015029000A publication Critical patent/JP2015029000A/en
Application granted granted Critical
Publication of JP6090041B2 publication Critical patent/JP6090041B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

PROBLEM TO BE SOLVED: To reduce the possibility that a filler in a mold resin adheres to exposed surfaces of electronic components as foreign objects in an electronic device where one part of a semiconductor chip is sealed by the mold resin and the other part is exposed from the mold resin.SOLUTION: A manufacturing method of an electronic device includes: a cover step which at least parts of exposed surfaces 14, 112, 122, 152, 162 in a semiconductor chip 10 are coated by a filler-less resin 70 which does not container a filler; a mold step where the semiconductor chip 10 is installed in a mold 100 and a mold resin 20 is molded so that sealed surfaces 13, 111, 121, 151, 161 in the semiconductor chip 10 are sealed by the mold resin 20; and a laser step where a laser beam L is applied to the filler-less resin 70 thereby removing the filler-less resin 70 and exposing the exposed surfaces.

Description

本発明は、電子部品の一部をモールド樹脂で封止し、残部をモールド樹脂より露出させてなる電子装置、および、そのような電子装置の製造方法に関する。   The present invention relates to an electronic device in which a part of an electronic component is sealed with a mold resin and the remaining part is exposed from the mold resin, and a method for manufacturing such an electronic device.

従来より、この種の電子装置としては、半導体チップ等の電子部品と、電子部品の一部を封止するモールド樹脂と、を備えたものが提案されている（特許文献１参照）。ここで、電子部品の表面のうちモールド樹脂により封止されている面が封止面とされ、モールド樹脂より露出している面が露出面とされている。   2. Description of the Related Art Conventionally, as this type of electronic device, an electronic device including an electronic component such as a semiconductor chip and a mold resin for sealing a part of the electronic component has been proposed (see Patent Document 1). Here, of the surface of the electronic component, the surface sealed with the mold resin is a sealing surface, and the surface exposed from the mold resin is the exposed surface.

このような電子装置は、モールド樹脂の成形用の金型を用い、当該金型に電子部品を設置して、電子部品のうちの封止面がモールド樹脂で封止されるように、モールド樹脂を成形することにより、製造される。   Such an electronic device uses a mold for molding a mold resin, installs the electronic component in the mold, and mold resin so that the sealing surface of the electronic component is sealed with the mold resin. It is manufactured by molding.

ここで、モールド樹脂の成形時においては、金型の寸法公差等によりモールド樹脂が露出面側へ漏れだして、露出面に付着する。いわゆる樹脂バリの問題が発生する。そこで、この樹脂バリを除去するために、従来では、上記特許文献１のようにレーザを照射して、樹脂バリを除去する方法が採用されている。   Here, at the time of molding the mold resin, the mold resin leaks to the exposed surface side due to the dimensional tolerance of the mold and adheres to the exposed surface. A so-called resin burr problem occurs. Therefore, in order to remove the resin burrs, conventionally, a method of removing the resin burrs by irradiating a laser as in Patent Document 1 has been adopted.

また、このレーザ除去方法を採用する場合の他の方法として、電子部品全体をモールド樹脂で封止した後、レーザによって露出面上のモールド樹脂を除去して、露出面を露出させることもある。   As another method in the case of adopting this laser removal method, the entire electronic component is sealed with a mold resin, and then the mold resin on the exposed surface is removed by a laser to expose the exposed surface.

特開２０１３−１１８２１８号公報JP 2013-118218 A

しかしながら、モールド樹脂は無機材料よりなるフィラーを含む樹脂であるため、上記した各レーザ除去方法のいずれを行うにせよ、モールド樹脂の除去後において、フィラーが異物として露出面に付着した状態となってしまう。また、モールド樹脂中のフィラーがミラーの如くレーザを反射する可能性があり、レーザによる加工形状がいびつな形状となるおそれもある。   However, since the mold resin is a resin containing a filler made of an inorganic material, the filler is attached to the exposed surface as a foreign substance after removing the mold resin, regardless of which of the laser removing methods described above. End up. Further, the filler in the mold resin may reflect the laser like a mirror, and the processed shape by the laser may become an irregular shape.

本発明は、上記問題に鑑みてなされたものであり、電子部品の一部をモールド樹脂で封止し、残部をモールド樹脂より露出させてなる電子装置において、モールド樹脂中のフィラーが電子部品の露出面に異物として付着する可能性を低減することを目的とする。   The present invention has been made in view of the above problems, and in an electronic device in which a part of an electronic component is sealed with a mold resin and the remaining portion is exposed from the mold resin, the filler in the mold resin is the electronic component. The object is to reduce the possibility of adhering to the exposed surface as foreign matter.

上記目的を達成するため、請求項１に記載の発明は、電子部品（１０）と、無機材料よりなるフィラーを含む樹脂であって、電子部品の一部を封止するモールド樹脂（２０）と、を備え、電子部品の表面のうち、モールド樹脂により封止されている面が封止面（１３、１１１、１２１、１５１、１６１）とされ、モールド樹脂より露出している面が露出面（１４、１１２、１２２、１５２、１６２）とされている電子装置の製造方法であって、さらに以下の各工程を有するものである。   In order to achieve the above object, an invention according to claim 1 is an electronic component (10), a resin containing a filler made of an inorganic material, and a mold resin (20) for sealing a part of the electronic component; Among the surfaces of the electronic component, the surfaces sealed with the mold resin are the sealing surfaces (13, 111, 121, 151, 161), and the surfaces exposed from the mold resin are exposed surfaces ( 14, 112, 122, 152, 162), and further includes the following steps.

すなわち、請求項１の製造方法においては、電子部品を用意する用意工程と、電子部品における露出面の少なくとも一部を、フィラーを含まない樹脂であるフィラーレス樹脂（７０）により被覆する被覆工程と、モールド樹脂の成形用の金型（１００）に電子部品を設置して、電子部品のうち少なくとも封止面がモールド樹脂で封止されるように、モールド樹脂を成形するモールド工程と、フィラーレス樹脂に対してレーザ（Ｌ）を照射することにより、当該フィラーレス樹脂を除去して露出面を露出させるレーザ工程と、を備えることを特徴とする。   That is, in the manufacturing method of claim 1, a preparation step of preparing an electronic component, and a coating step of covering at least a part of an exposed surface of the electronic component with a filler-less resin (70) that is a resin not containing a filler; A mold process for molding the mold resin so that at least a sealing surface of the electronic component is sealed with the mold resin, and an electronic component is set on the mold (100) for molding the mold resin; A laser step of irradiating the resin with a laser (L) to remove the fillerless resin and expose an exposed surface.

それによれば、露出面のうち樹脂バリが生じやすい部位をフィラーレス樹脂で被覆して、モールド樹脂を型成形することができるので、当該型成形時にモールド樹脂が露出面側へ漏れても、当該漏れたモールド樹脂は、露出面のうちフィラーレス樹脂で被覆された部分ではフィラーレス樹脂上に付着する。   According to this, a portion of the exposed surface where resin burrs are likely to occur is coated with a fillerless resin, and the mold resin can be molded, so even if the mold resin leaks to the exposed surface side during the molding, The leaked mold resin adheres to the fillerless resin at the portion of the exposed surface covered with the fillerless resin.

そして、レーザ工程においては、当該漏れたモールド樹脂は、フィラーレス樹脂とともにレーザで除去される。そのため、露出面のうちフィラーレス樹脂がレーザ除去された部分では、フィラーが付着していない状態とできる。よって、本発明によれば、露出面にフィラーが付着する可能性を低減することができる。   In the laser process, the leaked mold resin is removed together with the fillerless resin by a laser. Therefore, in the exposed surface where the filler-less resin is laser-removed, the filler is not attached. Therefore, according to this invention, possibility that a filler will adhere to an exposed surface can be reduced.

また、請求項２に記載の発明では、請求項１に記載の電子装置の製造方法において、モールド工程では、封止面とともに、フィラーレス樹脂および露出面もモールド樹脂で封止するようにし、レーザ工程では、露出面上のフィラーレス樹脂およびモールド樹脂を、レーザで除去して露出面を露出させることを特徴とする。   According to a second aspect of the present invention, in the method for manufacturing an electronic device according to the first aspect, in the molding step, the fillerless resin and the exposed surface are sealed with the mold resin as well as the sealing surface, and the laser is used. In the process, the filler-less resin and the mold resin on the exposed surface are removed with a laser to expose the exposed surface.

この場合も、露出面のうちフィラーレス樹脂で被覆された部分では、フィラーレス樹脂のレーザ除去により、フィラーが付着していない状態とできる。また、この場合、電子部品の実質全体をモールド樹脂で封止する方法を採用できるから、モールド樹脂成形用の金型において、電子部品の露出面と封止面とで区別して封止する構成が不要となり、金型の簡素化が期待できる。   Also in this case, the portion of the exposed surface covered with the fillerless resin can be in a state in which the filler is not attached by laser removal of the fillerless resin. Further, in this case, since a method of sealing substantially the entire electronic component with a mold resin can be adopted, the mold for molding resin molding has a configuration in which the exposed surface and the sealing surface of the electronic component are distinguished and sealed. It becomes unnecessary, and simplification of the mold can be expected.

請求項３に記載の発明では、電子部品（１０）と、無機材料よりなるフィラーを含む樹脂よりなり、電子部品の一部を封止するモールド樹脂（２０）と、を備え、電子部品の表面のうち、モールド樹脂により封止されている面が封止面（１３、１１１、１２１、１５１、１６１）とされ、モールド樹脂より露出している面が露出面（１４、１１２、１２２、１５２、１６２）とされており、電子部品における露出面の全体で、フィラーが付着していないことを特徴とする電子装置が提供される。   According to a third aspect of the present invention, there is provided an electronic component (10) and a mold resin (20) made of a resin containing a filler made of an inorganic material and sealing a part of the electronic component, the surface of the electronic component Of these, the surface sealed with the mold resin is the sealing surface (13, 111, 121, 151, 161), and the surface exposed from the mold resin is the exposed surface (14, 112, 122, 152, 162), and the electronic device is characterized in that no filler is attached to the entire exposed surface of the electronic component.

本発明の電子装置は、請求項１の製造方法により適切に製造し得るものであり、露出面にフィラーが付着しない構成を実現できる。   The electronic device of the present invention can be appropriately manufactured by the manufacturing method of claim 1 and can realize a configuration in which the filler does not adhere to the exposed surface.

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

（ａ）は、本発明の第１実施形態にかかる電子装置の外観斜視図、（ｂ）は同電子装置の概略断面図である。(A) is an external appearance perspective view of the electronic device concerning 1st Embodiment of this invention, (b) is a schematic sectional drawing of the electronic device. （ａ）〜（ｅ）は、第１実施形態にかかる電子装置の製造方法を断面的に示す工程図である。(A)-(e) is process drawing which shows the manufacturing method of the electronic device concerning 1st Embodiment in cross section. （ａ）〜（ｃ）は、図２に続く電子装置の製造方法を断面的に示す工程図である。(A)-(c) is process drawing which shows the manufacturing method of the electronic device following FIG. 2 in cross section. 図２（ｅ）の矢印Ａ方向から視た部分概略平面図である。It is the partial schematic plan view seen from the arrow A direction of FIG.2 (e). 図３（ａ）のＢ−Ｂ線に沿った部分の概略断面図である。It is a schematic sectional drawing of the part along the BB line of Fig.3 (a). 本発明の第２実施形態にかかる電子装置の製造方法を断面的に示す工程図である。It is process drawing which shows in cross section the manufacturing method of the electronic device concerning 2nd Embodiment of this invention. 図６（ｂ）の矢印Ｃ方向から視た部分概略平面図である。It is the partial schematic plan view seen from the arrow C direction of FIG.6 (b). 本発明の第３実施形態にかかる電子装置の製造方法の要部を断面的に示す工程図である。It is process drawing which shows the principal part of the manufacturing method of the electronic device concerning 3rd Embodiment of this invention in cross section. 本発明の第４実施形態にかかる電子装置の製造方法の要部を断面的に示す工程図である。It is process drawing which shows the principal part of the manufacturing method of the electronic device concerning 4th Embodiment of this invention in cross section. 本発明の第５実施形態にかかる電子装置の製造方法の要部を断面的に示す工程図である。It is process drawing which shows the principal part of the manufacturing method of the electronic device concerning 5th Embodiment of this invention in cross section.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
本発明の第１実施形態にかかる電子装置Ｓ１について、図１を参照して述べる。この電子装置Ｓ１は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。この電子装置Ｓ１は、大きくは、電子部品としての半導体チップ１０と、半導体チップ１０の一部を封止し残部を露出させるモールド樹脂２０と、を備えて構成されている。 (First embodiment)
The electronic device S1 according to the first embodiment of the present invention will be described with reference to FIG. The electronic device S1 is mounted on a vehicle such as an automobile and is applied as a device for driving various electronic devices for the vehicle. The electronic device S1 is roughly configured to include a semiconductor chip 10 as an electronic component and a mold resin 20 that seals a part of the semiconductor chip 10 and exposes the remaining part.

半導体チップ１０は、通常の半導体プロセスなどにより形成されたもので、シリコン半導体などよりなる。たとえば、半導体チップ１０は、検出部としての図示しないセンシング部を有するセンサチップとして構成される。具体的には、当該センシング部としてダイアフラムを有する圧力センサや熱式流量センサ、または当該センシング部として可動部を有する加速度センサや角速度センサ等のセンサチップが挙げられる。   The semiconductor chip 10 is formed by a normal semiconductor process or the like, and is made of a silicon semiconductor or the like. For example, the semiconductor chip 10 is configured as a sensor chip having a sensing unit (not shown) as a detection unit. Specifically, a sensor chip such as a pressure sensor or a thermal flow sensor having a diaphragm as the sensing part, or an acceleration sensor or an angular velocity sensor having a movable part as the sensing part may be used.

ここでは、半導体チップ１０は、表裏の関係にある第１の板面１１、第２の板面１２、および、これら第１、第２の両板面１１、１２を連結する側面としての４個のチップ側面１３、１４、１５、１６を有する典型的な矩形板状をなす。   Here, the semiconductor chip 10 includes a first plate surface 11 and a second plate surface 12 which are in a front / back relationship, and four side surfaces connecting the first and second plate surfaces 11 and 12. It has a typical rectangular plate shape having chip side surfaces 13, 14, 15, and 16.

具体的に、半導体チップ１０は、両板面１１、１２に水平な方向にて隔てられた両端１０ａ、１０ｂを有し、この両端１０ａ、１０ｂ間の方向を長手方向とする長方形板状をなしている。   Specifically, the semiconductor chip 10 has both ends 10a and 10b separated in a horizontal direction from both plate surfaces 11 and 12, and has a rectangular plate shape with the direction between the both ends 10a and 10b as a longitudinal direction. ing.

そして、チップ側面１３〜１６は、半導体チップ１０の一端１０ａに位置する一端面１３と、半導体チップ１０の両端１０ａ、１０ｂ間に延びる（ここではチップ長手方向に延びる）２個のチップ側面１５、１６と、半導体チップ１０の他端１０ｂに位置する他端面１４との４個よりなるものである。   The chip side surfaces 13 to 16 have one end surface 13 positioned at one end 10a of the semiconductor chip 10 and two chip side surfaces 15 extending between the both ends 10a and 10b of the semiconductor chip 10 (here, extending in the chip longitudinal direction). 16 and the other end face 14 located at the other end 10 b of the semiconductor chip 10.

そして、半導体チップ１０においては、上記長手方向の両端１０ａ、１０ｂ間にて一端１０ａ側に位置する一部がモールド樹脂２０により封止されており、他端１０ｂ側に位置する残部がモールド樹脂２０より露出している。そのため、半導体チップ１０の表面のうち、モールド樹脂２０により封止されている面が封止面とされ、モールド樹脂２０より露出している面が露出面とされる。   In the semiconductor chip 10, a part located on the one end 10 a side is sealed between the both ends 10 a and 10 b in the longitudinal direction by the mold resin 20, and the remaining part located on the other end 10 b side is molded resin 20. More exposed. Therefore, of the surface of the semiconductor chip 10, the surface sealed by the mold resin 20 is a sealing surface, and the surface exposed from the mold resin 20 is an exposed surface.

具体的に、半導体チップ１０の封止面は、チップ側面としての一端面１３と、上記両端１０ａ、１０ｂ間に延びる２個のチップ側面１５、１６のうちの一端１０ａ側に位置する部位１５１、１６１と、両板面１１、１２のうちの一端１０ａ側に位置する部位１１１、１２１と、により構成される。   Specifically, the sealing surface of the semiconductor chip 10 includes one end surface 13 as a chip side surface and a portion 151 located on one end 10a side of the two chip side surfaces 15 and 16 extending between the both ends 10a and 10b. 161 and the parts 111 and 121 located in the one end 10a side of both the plate surfaces 11 and 12 are comprised.

一方、半導体チップ１０の露出面は、チップ側面としての他端面１４と、上記両端１０ａ、１０ｂ間に延びる２個のチップ側面１５、１６のうちの他端１０ｂ側に位置する部位１５２、１６２と、両板面１１、１２のうちの他端１０ｂ側に位置する部位１１２、１２２と、により構成される。   On the other hand, the exposed surface of the semiconductor chip 10 includes the other end surface 14 as a side surface of the chip and portions 152 and 162 located on the other end 10b side of the two chip side surfaces 15 and 16 extending between the both ends 10a and 10b. The parts 112 and 122 located on the other end 10b side of the both plate surfaces 11 and 12 are configured.

以下、両板面１１、１２、および、当該２個のチップ側面１５、１６については、一端１０ａ側に位置してモールド樹脂２０で封止されている部位１１１、１２１、１５１、１６１を、封止面１１１、１２１、１５１、１６１と言い、他端１０ｂ側に位置してモールド樹脂２０より露出している部位１１２、１２２、１５２、１６２を、露出面１１２、１２２、１５２、１６２と言うことにする。   Hereinafter, for both plate surfaces 11 and 12 and the two chip side surfaces 15 and 16, the portions 111, 121, 151 and 161 located on the one end 10 a side and sealed with the mold resin 20 are sealed. The stop surfaces 111, 121, 151, 161 are referred to as the portions 112, 122, 152, 162 located on the other end 10 b side and exposed from the mold resin 20 as the exposed surfaces 112, 122, 152, 162. To.

このような半導体チップ１０においては、典型的には表裏の両板面１１、１２が、回路やセンシング部等の素子が形成される素子形成面とされる。そして、上記のセンシング部は、通常、上記の露出面、典型的には第１の板面１１における露出面１１２に設けられる。   In such a semiconductor chip 10, the front and rear plate surfaces 11 and 12 are typically element forming surfaces on which elements such as circuits and sensing units are formed. The sensing unit is usually provided on the exposed surface, typically the exposed surface 112 of the first plate surface 11.

また、モールド樹脂２０は、線膨張係数、熱伝導率等を考慮して、無機材料よりなるフィラー（図示せず）が含有された樹脂よりなる。典型的には、モールド樹脂２０はエポキシ樹脂等よりなり、フィラーとしては、アルミナ、シリカ等の無機材料が挙げられる。このようなモールド樹脂２０は、後述する金型１００を用いたトランスファーモールド法により成形されたものである。   The mold resin 20 is made of a resin containing a filler (not shown) made of an inorganic material in consideration of the linear expansion coefficient, thermal conductivity, and the like. Typically, the mold resin 20 is made of an epoxy resin or the like, and examples of the filler include inorganic materials such as alumina and silica. Such a mold resin 20 is formed by a transfer molding method using a mold 100 described later.

ここにおいて、本実施形態の電子装置Ｓ１では、半導体チップ１０における露出面１４、１１２、１２２、１５２、１６２の全体で、モールド樹脂２０に含有されているフィラーが付着していない構成とされている。   Here, in the electronic device S <b> 1 of the present embodiment, the filler contained in the mold resin 20 is not attached to the entire exposed surfaces 14, 112, 122, 152, 162 of the semiconductor chip 10. .

また、図１（ｂ）に示されるように、半導体チップ１０は、一端１０ａ側の部位１にてリードフレーム３０のアイランド３１に固定され支持されている。ここでは、第２の板面１２における封止面１２１とアイランド３１とを対向させた状態で、半導体チップ１０とアイランド３１とが、接着剤４０を介して接着されている。この接着剤４０は、たとえば、エポキシ樹脂等の樹脂や、はんだ、Ａｇペーストなどよりなるものである。   Further, as shown in FIG. 1B, the semiconductor chip 10 is fixed and supported on the island 31 of the lead frame 30 at the portion 1 on the one end 10a side. Here, the semiconductor chip 10 and the island 31 are bonded via the adhesive 40 in a state where the sealing surface 121 and the island 31 on the second plate surface 12 are opposed to each other. The adhesive 40 is made of, for example, a resin such as an epoxy resin, solder, Ag paste, or the like.

また、ここでは、アイランド３１上には、半導体チップ１０とともに回路チップ６０が搭載され、接着剤４０を介してアイランド３１に固定されている。この回路チップ６０は、たとえばセンサチップとしての半導体チップ１０を制御するものとして機能する。   Here, the circuit chip 60 is mounted on the island 31 together with the semiconductor chip 10, and is fixed to the island 31 via the adhesive 40. This circuit chip 60 functions, for example, as one that controls the semiconductor chip 10 as a sensor chip.

そして、半導体チップ１０の一端１０ａ側と回路チップ６０とは、ボンディングワイヤ５０により電気的に接続されている。このボンディングワイヤ５０は、Ａｕやアルミニウム等よりなり、通常のワイヤボンディングで形成されるものである。   The one end 10 a side of the semiconductor chip 10 and the circuit chip 60 are electrically connected by a bonding wire 50. The bonding wire 50 is made of Au, aluminum, or the like, and is formed by normal wire bonding.

ここで、リードフレーム３０は、互いに分離したアイランド３１とリード部３２とよりなるもので、Ｃｕや４２アロイなどの導電性に優れた金属板材をエッチングやプレス等によりパターニング加工してなるものである。リード部３２は、たとえば外部との接続を行う端子として機能するもので、ここでは、リード部３２と回路チップ６０とがボンディングワイヤ５０により電気的に接続されている。   Here, the lead frame 30 is composed of islands 31 and lead portions 32 separated from each other, and is formed by patterning a metal plate material having excellent conductivity such as Cu or 42 alloy by etching or pressing. . The lead part 32 functions as, for example, a terminal for connection to the outside. Here, the lead part 32 and the circuit chip 60 are electrically connected by a bonding wire 50.

そして、図１（ｂ）に示されるように、アイランド３１、リード部３２、回路チップ６０、および、ボンディングワイヤ５０は、半導体チップ１０の一端１０ａ側の部位とともに、モールド樹脂２０で封止されている。なお、リード部３２の一部は、モールド樹脂２０より露出して外部と電気的に接続されるようになっている。   As shown in FIG. 1B, the island 31, the lead portion 32, the circuit chip 60, and the bonding wire 50 are sealed with the mold resin 20 together with the part on the one end 10 a side of the semiconductor chip 10. Yes. A part of the lead part 32 is exposed from the mold resin 20 and is electrically connected to the outside.

次に、本実施形態の電子装置Ｓ１の製造方法について、図２〜図５を参照して述べる。なお、図２〜図５、および、その他の後述する各図では、モールド樹脂２０による封止および露出が完了する前の状態であっても、半導体チップ１０における封止面１３、１１１、１２１、１５１、１６１、および、露出面１４、１１２、１５２、１６２について、該当箇所に符号を付してある。   Next, a method for manufacturing the electronic device S1 of the present embodiment will be described with reference to FIGS. 2 to 5 and other drawings to be described later, even if the sealing and exposure by the mold resin 20 are not completed, the sealing surfaces 13, 111, 121, Reference numerals 151 and 161 and the exposed surfaces 14, 112, 152, and 162 are given reference numerals.

まず、用意工程では、半導体プロセスにより形成された半導体チップ１０を用意する。また、用意工程では、図２（ａ）に示されるように、リードフレーム３０を含む平板状のリードフレーム素材３を用意する。   First, in the preparation step, a semiconductor chip 10 formed by a semiconductor process is prepared. Further, in the preparation step, as shown in FIG. 2A, a flat lead frame material 3 including the lead frame 30 is prepared.

このリードフレーム素材３は、アイランド３１とリード部３２とを有するリードフレーム３０に加えて、さらに、仮支持部３３を備えるもので、これら各部３１〜３３は、図示しないタイバーや外枠等により一体に連結されている。   In addition to the lead frame 30 having the island 31 and the lead part 32, the lead frame material 3 further includes a temporary support part 33. These parts 31 to 33 are integrated by a tie bar, an outer frame or the like (not shown). It is connected to.

ここで、仮支持部３３は、半導体チップ１０の他端１０ｂ側を支持する部分であり、アイランド３１に片持ち支持された半導体チップ１０が、モールド樹脂２０による封止までに傾かないようにするためのものである。   Here, the temporary support portion 33 is a portion that supports the other end 10 b side of the semiconductor chip 10, and prevents the semiconductor chip 10 cantilevered by the island 31 from being tilted before being sealed with the mold resin 20. Is for.

次に、図２（ｂ）に示されるように、アイランド３１上に、半導体チップ１０の一端１０ａ側および回路チップ６０を搭載し、接着剤４０を介してアイランド３１に固定する（搭載工程）。また、この搭載工程では、半導体チップ１０の他端１０ｂ側を、フィルム８０を介して仮支持部３３上に搭載し、当該他端１０ｂ側を仮支持部３３に支持させる。   Next, as shown in FIG. 2B, the one end 10 a side of the semiconductor chip 10 and the circuit chip 60 are mounted on the island 31 and fixed to the island 31 via the adhesive 40 (mounting process). Further, in this mounting step, the other end 10 b side of the semiconductor chip 10 is mounted on the temporary support portion 33 via the film 80, and the other end 10 b side is supported by the temporary support portion 33.

ここで、フィルム８０は、後で半導体チップ１０から剥離するために非接着性の樹脂材料よりなることが望ましい。そのような樹脂材料としては、たとえばＰＴＦＥ（ポリテトラフルオロエチレン）やポリイミド等が挙げられる。   Here, it is desirable that the film 80 is made of a non-adhesive resin material in order to be peeled from the semiconductor chip 10 later. Examples of such a resin material include PTFE (polytetrafluoroethylene) and polyimide.

次に、図２（ｃ）に示されるように、半導体チップ１０と回路チップ６０との間、および、回路チップ６０とリード部３２との間にて、ワイヤボンディングを行い、ボンディングワイヤ５０を形成する（ワイヤボンディング工程）。こうして、リードフレーム素材３と半導体チップ１０および回路チップ６０とが一体化されたワークができあがる。   Next, as shown in FIG. 2C, wire bonding is performed between the semiconductor chip 10 and the circuit chip 60 and between the circuit chip 60 and the lead portion 32 to form the bonding wire 50. (Wire bonding process). Thus, a work in which the lead frame material 3, the semiconductor chip 10, and the circuit chip 60 are integrated is completed.

次に、図２（ｄ）、（ｅ）、図４に示されるように、半導体チップ１０における上記露出面のうち他端面１４、および、２個のチップ側面１５、１６における露出面１５２、１６２を、フィラーレス樹脂７０により被覆する（被覆工程）。   Next, as shown in FIGS. 2D, 2 </ b> E, and 4, the other end surface 14 of the exposed surfaces of the semiconductor chip 10 and the exposed surfaces 152 and 162 of the two chip side surfaces 15 and 16. Is coated with the fillerless resin 70 (coating step).

モールド樹脂２０が上記フィラーを含有する樹脂であったのに対し、このフィラーレス樹脂７０は、フィラーを含まない樹脂である。具体的には、フィラーレス樹脂７０は、エポキシ等の熱硬化性樹脂やＵＶ等の光硬化性樹脂よりなる。   Whereas the mold resin 20 is a resin containing the filler, the fillerless resin 70 is a resin that does not contain a filler. Specifically, the fillerless resin 70 is made of a thermosetting resin such as epoxy or a photocurable resin such as UV.

このフィラーレス樹脂７０は、仮支持部３３上に支持された半導体チップ１０の他端１０ｂ側に対して、図２（ｄ）に示されるように、ディスペンサ２００等を用いて塗布し、その後、仮硬化させることで配置する。それにより、フィラーレス樹脂７０は、固化して露出面に密着し、当該露出面を被覆する。   This fillerless resin 70 is applied to the other end 10b side of the semiconductor chip 10 supported on the temporary support portion 33 using a dispenser 200 or the like as shown in FIG. It arranges by carrying out temporary hardening. As a result, the fillerless resin 70 is solidified and is in close contact with the exposed surface to cover the exposed surface.

なお、このフィラーレス樹脂７０の配置については、仮硬化されたフィルム状のものを露出面に貼り付け、その後、加熱等の処理を行い、当該露出面に密着させるようにしてもよい。ここでは、図４に示されるように、フィラーレス樹脂７０は、仮支持部３３上のフィルム８０上にて半導体チップ１０の他端１０ｂ側を囲む「コ」の字状をなすように配置される。   In addition, about arrangement | positioning of this filler-less resin 70, a temporarily hardened film-like thing may be affixed on an exposed surface, Then, processing, such as a heating, may be performed, and you may make it closely_contact | adhere to the said exposed surface. Here, as shown in FIG. 4, the fillerless resin 70 is arranged on the film 80 on the temporary support portion 33 so as to form a “U” shape surrounding the other end 10 b side of the semiconductor chip 10. The

この被覆工程の後、フィラーレス樹脂７０が配置された半導体チップ１０を含む上記ワークを、モールド樹脂２０による封止を行うモールド工程に供する。このモールド工程では、まず、図３（ａ）に示されるように、当該ワークをモールド樹脂２０の成形用の金型１００に設置する。   After the covering step, the workpiece including the semiconductor chip 10 on which the fillerless resin 70 is disposed is subjected to a molding step for sealing with the mold resin 20. In this molding step, first, as shown in FIG. 3A, the workpiece is placed on a mold 100 for molding the mold resin 20.

この金型１００は、トランスファーモールド法に用いられる典型的なもので、図３（ａ）、図５に示されるように、脱着可能な上型１０１と下型１０２と備えている。そして、これら上下型１０１、１０２を合致させることにより、当該上下型１０１、１０２の間に、モールド樹脂２０の外形に対応した空間形状を有するキャビティ１０３が、形成されるようになっている。   The mold 100 is a typical one used in the transfer molding method, and includes an upper mold 101 and a lower mold 102 that are detachable as shown in FIGS. Then, by matching these upper and lower molds 101 and 102, a cavity 103 having a spatial shape corresponding to the outer shape of the mold resin 20 is formed between the upper and lower molds 101 and 102.

具体的にワークの設置は、上下型１０１、１０２を合致させ、ワークを上下型１０１、１０２で挟み付けることにより行う。このとき、図３（ａ）、図５に示されるように、キャビティ１０３の外側では、モールド樹脂２０より露出する半導体チップ１０の他端１０ｂ側、および、当該他端１０ｂ側を支持する仮支持部３３は、上下型１０１、１０２に挟まれる。   Specifically, the workpiece is set by matching the upper and lower molds 101 and 102 and sandwiching the workpiece between the upper and lower molds 101 and 102. At this time, as shown in FIGS. 3A and 5, outside the cavity 103, the other end 10 b side of the semiconductor chip 10 exposed from the mold resin 20 and the temporary support that supports the other end 10 b side are supported. The part 33 is sandwiched between the upper and lower molds 101 and 102.

ここで、図３（ａ）、図５に示されるように、金型１００における上型１０１のうち半導体チップ１０の第１の板面１１における露出面１１２に対向する部位に、フィルム８０を吸着等により貼り付けておく。なお、図３（ａ）、図５では、露出面１１２に対向する部位以外にも、上型１０１の内面全体に、フィルム８０を貼り付けている。そうすることで、ワークの金型１００への設置時に、当該第１の板面１１における露出面１１２は、上型１０１側のフィルム８０に密着する。   Here, as shown in FIGS. 3A and 5, the film 80 is adsorbed to a portion of the upper mold 101 in the mold 100 that faces the exposed surface 112 of the first plate surface 11 of the semiconductor chip 10. Paste it with etc. 3A and 5, the film 80 is pasted on the entire inner surface of the upper mold 101 other than the portion facing the exposed surface 112. By doing so, when the work is placed on the mold 100, the exposed surface 112 of the first plate surface 11 is in close contact with the film 80 on the upper mold 101 side.

一方、半導体チップ１０の第２の板面１２における露出面１２２は、仮支持部３３上のフィルム８０に密着している。このように、両板面１１、１２における露出面１１２，１２２と金型１００とは、フィルム８０を介して隙間なく密着している。   On the other hand, the exposed surface 122 of the second plate surface 12 of the semiconductor chip 10 is in close contact with the film 80 on the temporary support portion 33. Thus, the exposed surfaces 112 and 122 on both plate surfaces 11 and 12 and the mold 100 are in close contact with each other through the film 80 without any gap.

また、図５に示されるように、半導体チップ１０のうちフィラーレス樹脂７０で被覆されている他端面１４およびチップ側面１５、１６における露出面１５２、１６２については、金型１００との間に隙間１０３ａが存在する。この隙間１０３ａは、金型１００の寸法公差等により形成されるものである。   Further, as shown in FIG. 5, the gap between the other end surface 14 of the semiconductor chip 10 covered with the fillerless resin 70 and the exposed surfaces 152 and 162 on the chip side surfaces 15 and 16 is between the mold 100. 103a exists. The gap 103a is formed by a dimensional tolerance of the mold 100 or the like.

こうして、ワークを金型１００に設置した後、モールド工程では、キャビティ１０３にモールド樹脂２０を充填し、モールド樹脂２０を成形する。これにより、半導体チップ１０の封止面１３、１１１、１２１、１５１、１６１がモールド樹脂２０で封止されることになる。   Thus, after the workpiece is placed on the mold 100, in the molding step, the cavity 103 is filled with the mold resin 20 and the mold resin 20 is molded. As a result, the sealing surfaces 13, 111, 121, 151 and 161 of the semiconductor chip 10 are sealed with the mold resin 20.

このとき、キャビティ１０３内のモールド樹脂２０は、上記隙間１０３ａに回り込んでくるが、当該隙間１０３ａに位置する露出面１４、１５２、１６２には直接付着せず、当該露出面１４、１５２、１６２を被覆するフィラーレス樹脂７０上に付着する。なお、フィラーレス樹脂７０は、モールド工程時の熱により硬化完了もしくは仮硬化の状態で、当該露出面１４、１５２、１６２に付着している。   At this time, the mold resin 20 in the cavity 103 wraps around the gap 103a, but does not adhere directly to the exposed surfaces 14, 152, 162 located in the gap 103a, and the exposed surfaces 14, 152, 162. It adheres on the filler-less resin 70 which coats. The fillerless resin 70 is attached to the exposed surfaces 14, 152, 162 in a state where the curing is completed or temporarily cured by heat during the molding process.

こうして、モールド樹脂２０を成形した後、ワークを金型１００から取り出す。そして、リードフレーム素材３のタイバー等をカットするリードカットを行って、アイランド３１、リード部３２および仮支持部３３を互いに分離し、半導体チップ１０の他端１０ｂ側から仮支持部３３とともにフィルム８０を剥離する。このフィルム８０剥離後のワークの状態が、図３（ｂ）に示される。ここまでがモールド工程である。   Thus, after the mold resin 20 is molded, the work is taken out from the mold 100. The island 31, the lead portion 32, and the temporary support portion 33 are separated from each other by cutting the tie bar of the lead frame material 3 and the film 80 together with the temporary support portion 33 from the other end 10 b side of the semiconductor chip 10. Peel off. The state of the workpiece after the film 80 is peeled is shown in FIG. This is the molding process.

モールド工程後のワークにおいては、図３（ｂ）に示されるように、半導体チップ１０の露出面のうち両板面１１、１２における露出面１１２、１２２は露出している。しかし、半導体チップ１０の他端面１４、および、チップ側面１５、１６における露出面１５２、１６２は、フィラーレス樹脂７０で被覆されている。   In the workpiece after the molding process, as shown in FIG. 3B, the exposed surfaces 112 and 122 of both plate surfaces 11 and 12 among the exposed surfaces of the semiconductor chip 10 are exposed. However, the other end surface 14 of the semiconductor chip 10 and the exposed surfaces 152 and 162 on the chip side surfaces 15 and 16 are covered with the fillerless resin 70.

そこで、次に、図３（ｃ）に示されるように、レーザ工程を行い、フィラーレス樹脂７０を除去する。この工程では、フィラーレス樹脂７０に対してレーザＬを照射することにより、フィラーレス樹脂７０を除去して露出面１４、１５２、１６２を露出させる。   Therefore, next, as shown in FIG. 3C, a laser process is performed to remove the fillerless resin 70. In this step, the fillerless resin 70 is removed by irradiating the fillerless resin 70 with the laser L to expose the exposed surfaces 14, 152, 162.

ここで、レーザＬは、モールド樹脂２０を消失できるものであればよいが、半導体チップ１０を透過するとともに、モールド樹脂２０よりも半導体チップ１０の方が当該レーザの吸収率が小さくなる波長のものが望ましい。これは、レーザＬが半導体チップ１０に照射された場合に、半導体チップ１０のダメージを極力軽減するためである。   Here, the laser L may be any laser that can eliminate the mold resin 20, but has a wavelength that allows the semiconductor chip 10 to pass through the semiconductor chip 10 and that the semiconductor chip 10 has a smaller absorption rate of the laser than the mold resin 20. Is desirable. This is to reduce damage to the semiconductor chip 10 as much as possible when the semiconductor chip 10 is irradiated with the laser L.

具体的には、赤外波長の中でも１．５μｍ帯から１０μｍ帯程度（好ましくは５μｍ以下）の波長を有するレーザＬを用いることが望ましい。このようなレーザＬとしては、具体的に、ＥｒＹＡＧ（波長：約３μｍ）、ＨｏＹＡＧ（波長：約１．５μｍ）、およびファイバーレーザなど、波長が１μｍを超えるレーザが採用される。   Specifically, it is desirable to use a laser L having a wavelength of about 1.5 μm to 10 μm (preferably 5 μm or less) among infrared wavelengths. As such a laser L, specifically, a laser having a wavelength exceeding 1 μm, such as ErYAG (wavelength: about 3 μm), HoYAG (wavelength: about 1.5 μm), or a fiber laser is employed.

半導体チップ１０を構成する半導体のレーザ吸収波長帯は１ｕｍ以下にあり、１μｍよりも長い長波長帯においては、半導体チップ１０は、レーザＬのエネルギーを吸収せずほぼ透過する。一方で、モールド樹脂２０は当該長波長帯にも吸収ピークが存在し、広い領域においてレーザＬの吸収が可能である。たとえば、−ＯＨ基の振動波長≒３ｕｍ、ＳＨ基の振動波長≒４ｕｍ、エポキシ３員環の振動波長≒８ｕｍなどである。   The laser absorption wavelength band of the semiconductor constituting the semiconductor chip 10 is 1 μm or less, and in the long wavelength band longer than 1 μm, the semiconductor chip 10 does not absorb the energy of the laser L and almost transmits. On the other hand, the mold resin 20 also has an absorption peak in the long wavelength band, and can absorb the laser L in a wide region. For example, the vibration wavelength of —OH group≈3 μm, the vibration wavelength of SH group≈4 μm, and the vibration wavelength of epoxy three-membered ring≈8 μm.

したがって、１．５ｕｍ帯〜１０μｍ帯程度の赤外波長のレーザＬを照射することにより、半導体チップ１０の機能損傷がなく、モールド樹脂２０を選択的に加熱、除去することができる。   Therefore, by irradiating the laser L having an infrared wavelength of about 1.5 μm band to 10 μm band, the semiconductor chip 10 is not damaged and the mold resin 20 can be selectively heated and removed.

こうして、レーザ工程の完了に伴い、半導体チップ１０におけるすべての露出面１４、１１２、１２２、１５２、１６２が露出し、上記図１に示した本実施形態の電子装置Ｓ１ができあがる。以上が、本実施形態の製造方法である。   Thus, with the completion of the laser process, all the exposed surfaces 14, 112, 122, 152, 162 in the semiconductor chip 10 are exposed, and the electronic device S1 of the present embodiment shown in FIG. 1 is completed. The above is the manufacturing method of this embodiment.

ところで、本実施形態によれば、被覆工程にて、半導体チップ１０の露出面のうちの一部をフィラーレス樹脂７０で被覆している。具体的には、金型１０への半導体チップ１０の設置状態において、金型１００と隙間なく密着する露出面１１２、１２２ではなく、金型１００との間に隙間１０３ａが生じる露出面１４、１５２、１６２を、フィラーレス樹脂７０で被覆している。   By the way, according to the present embodiment, a part of the exposed surface of the semiconductor chip 10 is covered with the fillerless resin 70 in the covering step. Specifically, when the semiconductor chip 10 is installed in the mold 10, the exposed surfaces 14 and 152 in which a gap 103 a is formed between the mold 100 and not the exposed surfaces 112 and 122 that are in close contact with the mold 100. 162 is covered with a fillerless resin 70.

それによれば、隙間１０３ａに位置して樹脂バリが生じやすい露出面１４、１５２、１６２をフィラーレス樹脂７０で被覆した状態で、モールド樹脂２０を型成形できる。そのため、モールド樹脂２０が隙間１０３ａから漏れたとしても、フィラーレス樹脂７０上に付着し、露出面１４、１５２、１６２には直接付着しない。また、金型１００と隙間なく密着している露出面１１２、１２２については、モールド樹脂２０の付着は起こらない。   According to this, the mold resin 20 can be molded in a state where the exposed surfaces 14, 152, and 162 that are located in the gap 103 a and easily generate resin burrs are covered with the fillerless resin 70. Therefore, even if the mold resin 20 leaks from the gap 103a, it adheres to the fillerless resin 70 and does not adhere directly to the exposed surfaces 14, 152, 162. Further, the mold resin 20 does not adhere to the exposed surfaces 112 and 122 that are in close contact with the mold 100 without a gap.

そして、レーザ工程において、当該漏れたモールド樹脂２０は、フィラーレス樹脂７０とともにレーザＬで除去される。なお、モールド樹脂２０が隙間１０３ａから漏れ無かった場合、つまり、フィラーレス樹脂７０上に樹脂バリが付着しない場合においても、レーザ工程において、フィラーレス樹脂７０は、最終的に不要なものとしてレーザＬで除去されることはもちろんである。   In the laser process, the leaked mold resin 20 is removed by the laser L together with the fillerless resin 70. Even when the mold resin 20 does not leak from the gap 103a, that is, when the resin burr does not adhere to the filler-less resin 70, the filler-less resin 70 is finally regarded as unnecessary in the laser process. Of course, it is removed by.

そのため、フィラーレス樹脂７０除去後の露出面１４、１５２、１６２は、フィラーが付着していない状態となる。このように、本実施形態によれば、半導体チップ１０の露出面１４、１１２、１２２、１５２、１６２にフィラーが付着する可能性を低減することができる。   Therefore, the exposed surfaces 14, 152, 162 after removal of the fillerless resin 70 are in a state where no filler is attached. As described above, according to the present embodiment, the possibility that the filler adheres to the exposed surfaces 14, 112, 122, 152, 162 of the semiconductor chip 10 can be reduced.

（第２実施形態）
本発明の第２実施形態にかかる電子装置の製造方法について、図６、図７を参照して述べる。本製造方法は、上記第１実施形態の製造方法に対して被覆工程を変形したところが相違するものであり、この相違点を中心に述べることとする。 (Second Embodiment)
A method for manufacturing an electronic device according to the second embodiment of the present invention will be described with reference to FIGS. The present manufacturing method is different from the manufacturing method of the first embodiment in that the coating process is modified, and this difference will be mainly described.

上記第１実施形態の被覆工程では、半導体チップ１０における露出面のうち他端面１４、および、２個のチップ側面１５、１６における露出面１５２、１６２を、フィラーレス樹脂７０により被覆した。   In the coating process of the first embodiment, the other end surface 14 of the exposed surfaces of the semiconductor chip 10 and the exposed surfaces 152 and 162 of the two chip side surfaces 15 and 16 were coated with the fillerless resin 70.

ここで、図６（ａ）、図７は被覆工程後のワークの状態を示すものであるが、本実施形態では、更に、第１の板面１１における露出面１１２もフィラーレス樹脂７０で被覆する。この場合のフィラーレス樹脂７０の配置も、上記同様、塗布および仮硬化や、フィルム貼り付け等により行える。   Here, FIG. 6A and FIG. 7 show the state of the workpiece after the coating process. In this embodiment, the exposed surface 112 of the first plate surface 11 is further coated with the fillerless resin 70. To do. In this case, the filler-less resin 70 can also be arranged by application and temporary curing, film pasting, or the like, as described above.

その後は、本実施形態においても、上記同様、ワークを金型１００に設置してモールド工程を行う。上記第１実施形態では、上記図５に示されるように、ワークの金型１００への設置時にて、半導体チップ１０の第１の板面１１における露出面１１２は、上型１０１側のフィルム８０に直接密着するものであったが、本実施形態では、同露出面１１２はフィラーレス樹脂７０を介して、同フィルム８０に密着する。   Thereafter, also in the present embodiment, as in the above, the work is placed on the mold 100 and the molding process is performed. In the first embodiment, as shown in FIG. 5, when the work is placed on the mold 100, the exposed surface 112 of the first plate surface 11 of the semiconductor chip 10 is the film 80 on the upper mold 101 side. In this embodiment, the exposed surface 112 is in close contact with the film 80 via the fillerless resin 70.

本実施形態のモールド工程後におけるワークが、図６（ｂ）に示される。本製造方法では、この後、上記同様、レーザ工程を行い、フィラーレス樹脂７０を除去する。これにより、本実施形態においても、上記第１実施形態と同様の電子装置Ｓ１ができあがる。   The workpiece after the molding process of this embodiment is shown in FIG. In this manufacturing method, thereafter, similarly to the above, a laser process is performed to remove the fillerless resin 70. Thereby, also in the present embodiment, an electronic device S1 similar to that in the first embodiment is completed.

なお、半導体チップ１０の第１の板面１１における露出面１１２は、フィラーレス樹脂７０で被覆されており、多少樹脂バリが発生してもレーザ工程にてフィラーレス樹脂７０とともに除去される。そのため、本実施形態では、上記第１実施形態にて上型１０１に設けたフィルム８０を省略してもよい。   Note that the exposed surface 112 of the first plate surface 11 of the semiconductor chip 10 is covered with the fillerless resin 70, and is removed together with the fillerless resin 70 in the laser process even if some resin burrs are generated. Therefore, in this embodiment, you may abbreviate | omit the film 80 provided in the upper mold | type 101 in the said 1st Embodiment.

（第３実施形態）
本発明の第３実施形態にかかる電子装置の製造方法について、図８を参照して述べる。図８では、本製造方法におけるモールド工程後のワークの状態を示している。本製造方法は、上記第２実施形態の製造方法に対して被覆工程を変形したところが相違するものであり、この相違点を中心に述べることとする。 (Third embodiment)
A method for manufacturing an electronic device according to the third embodiment of the present invention will be described with reference to FIG. In FIG. 8, the state of the workpiece | work after the mold process in this manufacturing method is shown. This manufacturing method is different from the manufacturing method of the second embodiment in that the coating process is modified, and this difference will be mainly described.

上記第２実施形態の被覆工程では、半導体チップ１０における露出面のうち他端面１４、２個のチップ側面１５、１６における露出面１５２、１６２、および、第１の板面１１における露出面１１２を、フィラーレス樹脂７０により被覆した。   In the covering process of the second embodiment, the other end surface 14 of the exposed surface of the semiconductor chip 10, the exposed surfaces 152 and 162 of the two chip side surfaces 15 and 16, and the exposed surface 112 of the first plate surface 11 are formed. And coated with a fillerless resin 70.

ここで、図８に示されるように、本実施形態では、更に、第２の板面１２における露出面１２２もフィラーレス樹脂７０で被覆する。すなわち、半導体チップ１０の他端１０ｂ側に位置する露出部分の全周をフィラーレス樹脂７０で被覆するものである。   Here, as shown in FIG. 8, in the present embodiment, the exposed surface 122 of the second plate surface 12 is further covered with the fillerless resin 70. That is, the entire circumference of the exposed portion located on the other end 10 b side of the semiconductor chip 10 is covered with the fillerless resin 70.

この場合におけるフィラーレス樹脂７０の配置も、上記同様、塗布および仮硬化や、フィルム貼り付け等により行える。しかし、本実施形態では、フィラーレス樹脂７０による被覆工程は、上記搭載工程の前に、半導体チップ１０に対して行う。そして、フィラーレス樹脂７０で被覆された半導体チップ１０をアイランド３１上に搭載し、上記同様、ワイヤボンディング工程を行う。   In this case, the filler-less resin 70 can also be arranged by application and temporary curing, film pasting, or the like, as described above. However, in this embodiment, the coating process with the fillerless resin 70 is performed on the semiconductor chip 10 before the mounting process. Then, the semiconductor chip 10 covered with the fillerless resin 70 is mounted on the island 31, and the wire bonding process is performed as described above.

この搭載工程後のワークについて、上記第２実施形態では、上記図６に示されるように、半導体チップ１０の第２の板面１２における露出面１２２は、仮支持部３３上のフィルム８０に直接密着するものであったが、本実施形態では、同露出面１２２はフィラーレス樹脂７０を介して、同フィルム８０に密着する。   Regarding the workpiece after this mounting process, in the second embodiment, as shown in FIG. 6, the exposed surface 122 of the second plate surface 12 of the semiconductor chip 10 is directly on the film 80 on the temporary support portion 33. In this embodiment, the exposed surface 122 is in close contact with the film 80 via the fillerless resin 70.

その後は、上記同様、ワークを金型１００に設置してモールド工程を行うと、図８に示されるワークが形成される。この後、上記同様、レーザ工程を行い、フィラーレス樹脂７０を除去する。これにより、本実施形態においても、上記第１実施形態と同様の電子装置Ｓ１ができあがる。本実施形態によれば、すべての露出面においてフィラーが付着しない構成を、より確実に実現できる。   Thereafter, similarly to the above, when the workpiece is placed in the mold 100 and the molding process is performed, the workpiece shown in FIG. 8 is formed. Thereafter, similarly to the above, a laser process is performed to remove the fillerless resin 70. Thereby, also in the present embodiment, an electronic device S1 similar to that in the first embodiment is completed. According to the present embodiment, a configuration in which fillers do not adhere to all exposed surfaces can be realized more reliably.

（第４実施形態）
本発明の第４実施形態にかかる電子装置の製造方法について、図９を参照して述べる。図９では、本製造方法におけるレーザ工程時のワークを示している。本製造方法は、上記第３実施形態の製造方法を変形したところが相違するものであり、この相違点を中心に述べることとする。 (Fourth embodiment)
A method of manufacturing an electronic device according to the fourth embodiment of the present invention will be described with reference to FIG. In FIG. 9, the workpiece | work at the time of the laser process in this manufacturing method is shown. The present manufacturing method is different from the manufacturing method of the third embodiment, and this difference will be mainly described.

まず、本実施形態では、用意工程にて、用意されるリードフレーム素材は、上記した仮支持部３３を持たずに、アイランド３１およびリード部３２を有するリードフレーム３０を備えたものとする。   First, in the present embodiment, it is assumed that the lead frame material prepared in the preparation step includes the lead frame 30 having the island 31 and the lead portion 32 without having the temporary support portion 33 described above.

そして、被覆工程では、上記第３実施形態と同様に、半導体チップ１０の他端１０ｂ側に位置する露出部分の全周をフィラーレス樹脂７０で被覆する。その後、上記第３実施形態と同様に、搭載工程を行い、この半導体チップ１０をアイランド３１上に搭載、固定し、続いて、ワイヤボンディング工程を行う。   In the covering step, the entire circumference of the exposed portion located on the other end 10 b side of the semiconductor chip 10 is covered with the fillerless resin 70 as in the third embodiment. Thereafter, as in the third embodiment, a mounting process is performed to mount and fix the semiconductor chip 10 on the island 31, and then a wire bonding process is performed.

次に、モールド工程では、図９に示されるように、半導体チップ１０の封止面１３、１１１、１２１、１５１、１６１だけでなく、さらにフィラーレス樹脂７０および露出面１４、１１２、１２２、１５２、１６２もモールド樹脂２０で封止する。つまり、半導体チップ１０の全体をモールド樹脂２０で封止する。この場合、金型１００のキャビティ１０３は、図９に示されるモールド樹脂２０に対応した空間形状を持つものであることは言うまでもない。   Next, in the molding process, as shown in FIG. 9, not only the sealing surfaces 13, 111, 121, 151, 161 of the semiconductor chip 10, but also the fillerless resin 70 and the exposed surfaces 14, 112, 122, 152. 162 are also sealed with the mold resin 20. That is, the entire semiconductor chip 10 is sealed with the mold resin 20. In this case, it goes without saying that the cavity 103 of the mold 100 has a space shape corresponding to the mold resin 20 shown in FIG.

そして、モールド工程後に、レーザ工程を行う。このレーザ工程では、図９に示されるように、露出面１４、１１２、１２２、１５２、１６２上のフィラーレス樹脂７０およびモールド樹脂２０を、レーザＬで除去して当該露出面を露出させる。   Then, after the molding process, a laser process is performed. In this laser process, as shown in FIG. 9, the fillerless resin 70 and the mold resin 20 on the exposed surfaces 14, 112, 122, 152, and 162 are removed by the laser L to expose the exposed surfaces.

これにより、本実施形態においても、上記第１実施形態と同様の電子装置Ｓ１ができあがる。本実施形態によっても、すべての露出面においてフィラーが付着しない構成を、より確実に実現できる。   Thereby, also in the present embodiment, an electronic device S1 similar to that in the first embodiment is completed. Also according to the present embodiment, a configuration in which fillers do not adhere to all exposed surfaces can be more reliably realized.

また、上記図９の例では、半導体チップ１０における露出面の全体を、フィラーレス樹脂７０で被覆したが、本実施形態においても、上記第１実施形態や第２実施形態のように、露出面の一部のみをフィラーレス樹脂７０で被覆するようにしてもよい。その場合でも、露出面のうちフィラーレス樹脂７０で被覆された部分では、レーザＬによるフィラーレス樹脂７０の除去により、フィラーが付着していない状態とできる。   In the example of FIG. 9 described above, the entire exposed surface of the semiconductor chip 10 is covered with the fillerless resin 70. However, in this embodiment as well, the exposed surface is the same as in the first embodiment and the second embodiment. Only a part of the resin may be covered with the fillerless resin 70. Even in that case, in the portion of the exposed surface covered with the fillerless resin 70, the fillerless resin 70 is removed by the laser L so that the filler is not attached.

また、本実施形態によれば、半導体チップ１０の実質全体をモールド樹脂２０で封止する方法を採用できるから、モールド樹脂２０成形用の金型１００において、半導体チップ１０の露出面と封止面とを区別して封止する構成が不要となり、当該金型１００の簡素化が期待できる。   Moreover, according to this embodiment, since the method of sealing the substantially whole semiconductor chip 10 with the mold resin 20 can be adopted, in the mold 100 for molding the resin 20, the exposed surface and the sealing surface of the semiconductor chip 10. Therefore, the mold 100 can be simplified, and the simplification of the mold 100 can be expected.

（第５実施形態）
本発明の第５実施形態にかかる電子装置の製造方法について、図１０を参照して述べる。なお、図１０において（ａ）はレーザ除去工程、（ｂ）はレーザ工程後のワークの状態を示している。 (Fifth embodiment)
A method for manufacturing an electronic device according to the fifth embodiment of the present invention will be described with reference to FIG. In FIG. 10, (a) shows the laser removal process, and (b) shows the state of the workpiece after the laser process.

本製造方法は、第４実施形態と同様、モールド工程では、封止面とともに、フィラーレス樹脂７０および露出面もモールド樹脂２０で封止し、レーザ工程では、露出面上のフィラーレス樹脂７０およびモールド樹脂２０を、レーザＬで除去するものである。   As in the fourth embodiment, the present manufacturing method seals the fillerless resin 70 and the exposed surface with the mold resin 20 together with the sealing surface in the molding process, and the fillerless resin 70 and the exposed surface on the exposed surface in the laser process. The mold resin 20 is removed by the laser L.

しかし、本実施形態では、半導体チップ１０のアイランド３１への支持構成が、上記第４実施形態とは相違するものであり、この相違点を中心に述べることにする。上記第４実施形態では、上記第１〜第３実施形態と同様、半導体チップ１０の一端側をアイランド３１に支持させた片持ち支持構成であった。   However, in the present embodiment, the configuration for supporting the semiconductor chip 10 on the island 31 is different from that in the fourth embodiment, and this difference will be mainly described. In the fourth embodiment, as in the first to third embodiments, the one end side of the semiconductor chip 10 is supported by the island 31.

一方、本実施形態の電子装置は、図１０（ｂ）に示されるように、第２の板面１２側にて半導体チップ１０の全体がアイランド３１に接着、固定され、アイランド３１に支持されている。そして、半導体チップ１０の第１の板面１１のうちの一部（図１０では中央部）が露出面１１２とされ、残部が封止面１１１とされている。また、両板面１１、１２を連結するチップ側面は封止面とされている。   On the other hand, in the electronic device of this embodiment, as shown in FIG. 10B, the entire semiconductor chip 10 is bonded and fixed to the island 31 on the second plate surface 12 side, and supported by the island 31. Yes. A part of the first plate surface 11 of the semiconductor chip 10 (a central portion in FIG. 10) is an exposed surface 112 and the remaining portion is a sealing surface 111. Further, the chip side surface connecting both plate surfaces 11 and 12 is a sealing surface.

また、リード部３２は、アイランド３１に対して平面的に配置され、半導体チップ１０とリード部３２とはボンディングワイヤ５０により接続されている。そして、モールド樹脂２０は、半導体チップ１０における露出面１１２、および、リードフレーム３０における半導体チップ１０搭載側とは反対側の面を露出させるように、各部１０、３０、５０を封止している。   The lead portion 32 is disposed in a plane with respect to the island 31, and the semiconductor chip 10 and the lead portion 32 are connected by a bonding wire 50. The mold resin 20 seals the portions 10, 30, and 50 so that the exposed surface 112 of the semiconductor chip 10 and the surface of the lead frame 30 opposite to the semiconductor chip 10 mounting side are exposed. .

ここで、本実施形態においても、半導体チップ１０がセンサチップである場合、たとえば露出面１１２に上記センシング部が配置された構成とすることができる。このように、本実施形態の電子装置は、いわゆるＱＦＮ（クワッド・フラット・ノンリードパッケージ）の形態をなしている。   Here, also in this embodiment, when the semiconductor chip 10 is a sensor chip, it can be set as the structure by which the said sensing part is arrange | positioned at the exposed surface 112, for example. As described above, the electronic device of the present embodiment is in the form of a so-called QFN (quad flat non-lead package).

このような本実施形態の電子装置を製造するにあたっては、まず、半導体チップ１０を用意し、これをアイランド３１に搭載し、ワイヤボンディングを行う。それとともに、被覆工程にて、半導体チップ１０における露出面１１２にフィラーレス樹脂７０を配置し、同露出面１１２をフィラーレス樹脂７０で被覆する。   In manufacturing the electronic device of this embodiment, first, the semiconductor chip 10 is prepared, mounted on the island 31, and wire bonding is performed. At the same time, the fillerless resin 70 is disposed on the exposed surface 112 of the semiconductor chip 10 in the covering step, and the exposed surface 112 is covered with the fillerless resin 70.

その後は、図１０（ａ）に示されるように、上記第４実施形態と同様に、露出面１１２上のフィラーレス樹脂７０およびモールド樹脂２０を、レーザＬで除去して露出面１１２を露出させる。これにより、図１０（ｂ）に示されるような本実施形態の電子装置ができあがる。   Thereafter, as shown in FIG. 10A, the fillerless resin 70 and the mold resin 20 on the exposed surface 112 are removed by the laser L to expose the exposed surface 112, as in the fourth embodiment. . As a result, the electronic device of the present embodiment as shown in FIG. 10B is completed.

（他の実施形態）
なお、上記各実施形態における電子部品としては、上記半導体チップ１０に限定するものではなく、たとえば、セラミックよりなるチップ、金属よりなるチップ、あるいは、コンデンサや配線基板等でもよい。 (Other embodiments)
In addition, as an electronic component in each said embodiment, it is not limited to the said semiconductor chip 10, For example, the chip | tip made from a ceramic, the chip | tip made from a metal, or a capacitor | condenser, a wiring board, etc. may be sufficient.

また、電子部品の形状についても、上記半導体チップ１０のような矩形板状に限らず、その他の多角形板状、円形板状、ブロック状等でもよいことはもちろんである。そして、電子部品は、一部がモールド樹脂２０で封止され、残部がモールド樹脂２０より露出するものであればよく、モールド樹脂２０による電子部品の封止形態についても、上記各実施形態のものに限定するものではない。   In addition, the shape of the electronic component is not limited to the rectangular plate shape as in the semiconductor chip 10, but may be other polygonal plate shape, circular plate shape, block shape, or the like. The electronic component only needs to be partly sealed with the mold resin 20 and the remaining part exposed from the mold resin 20. The sealing form of the electronic component with the mold resin 20 is also that of each of the above embodiments. It is not limited to.

また、電子装置としては、モールド樹脂２０内には、電子部品以外にも、他の基板や部品等が内蔵されていてもよい。たとえば上記図１では回路チップ６０やリードフレーム３０が樹脂２０内に設けられている。   As the electronic device, in the mold resin 20, in addition to the electronic components, other substrates, components, and the like may be incorporated. For example, in FIG. 1, the circuit chip 60 and the lead frame 30 are provided in the resin 20.

また、上記図１において、半導体チップ１０を接着固定するリードフレーム３０のアイランド３１に代えて、たとえば配線基板を採用し、この配線基板に半導体チップ１０を接着固定し、これらをモールド樹脂２０で封止した構成でもよい。この場合の製造方法において、上記図２におけるリードフレーム素材３の仮支持部３３に代えて、たとえば、当該配線基板とは別体の板材を用いればよい。   In FIG. 1, instead of the island 31 of the lead frame 30 to which the semiconductor chip 10 is bonded and fixed, for example, a wiring board is adopted, and the semiconductor chip 10 is bonded and fixed to the wiring board, and these are sealed with the mold resin 20. A stopped configuration may be used. In the manufacturing method in this case, instead of the temporary support portion 33 of the lead frame material 3 in FIG. 2, for example, a plate material separate from the wiring board may be used.

さらには、上記別体の板材や上記リードフレーム素材３の仮支持部３３ではなく、半導体チップ１０の他端１０ｂ側を支持する部材として金型１００を用いる方法も、可能である。また、上記第１実施形態では、フィルム８０を用いることにより、金型１００と半導体チップ１０における露出面との隙間を無くすようにしたが、金型１００と当該露出面との密着性が確保できるならば、フィルム８０は省略してもよい。   Furthermore, a method of using the mold 100 as a member for supporting the other end 10b side of the semiconductor chip 10 instead of the separate plate material or the temporary support portion 33 of the lead frame material 3 is also possible. In the first embodiment, by using the film 80, the gap between the mold 100 and the exposed surface of the semiconductor chip 10 is eliminated. However, the adhesion between the mold 100 and the exposed surface can be ensured. If so, the film 80 may be omitted.

さらには、電子装置としては、電子部品としての半導体チップ１０を固定するアイランド３１や上記配線基板等を持たずに、可能ならば、電子部品と、電子部品の一部を封止するモールド樹脂２０とのみにより構成されたものであってもよい。この場合、たとえば電子部品における露出部分にて外部との電気接続等を行うようにすればよい。   Furthermore, as an electronic device, the mold resin 20 for sealing the electronic component and a part of the electronic component, if possible, without the island 31 for fixing the semiconductor chip 10 as the electronic component, the wiring board, or the like. It may be constituted only by. In this case, for example, electrical connection with the outside may be performed at the exposed portion of the electronic component.

また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。   Further, the present invention is not limited to the above-described embodiment, and can be appropriately changed within the scope described in the claims. The above embodiments are not irrelevant to each other, and can be combined as appropriate unless the combination is clearly impossible, and the above embodiments are not limited to the illustrated examples. Absent. In each of the above-described embodiments, it is needless to say that elements constituting the embodiment are not necessarily essential unless explicitly stated as essential and clearly considered essential in principle. Yes. Further, in each of the above embodiments, when numerical values such as the number, numerical value, quantity, range, etc. of the constituent elements of the embodiment are mentioned, it is clearly limited to a specific number when clearly indicated as essential and in principle. The number is not limited to the specific number except for the case. Further, in each of the above embodiments, when referring to the shape, positional relationship, etc. of the component, etc., the shape, unless otherwise specified and in principle limited to a specific shape, positional relationship, etc. It is not limited to the positional relationship or the like.

１０ 半導体チップ
１３ 半導体チップの一端面
１４ 半導体チップの他端面
２０ モールド樹脂
７０ フィラーレス樹脂
１００ 金型
１１１、１２１ 半導体チップの板面における封止面
１１２、１２２ 半導体チップの板面における露出面
１５１、１６１ チップ側面における封止面
１５２、１６２ チップ側面における露出面 DESCRIPTION OF SYMBOLS 10 Semiconductor chip 13 One end surface of a semiconductor chip 14 The other end surface of a semiconductor chip 20 Mold resin 70 Fillerless resin 100 Mold 111, 121 The sealing surface 112 in the board surface of a semiconductor chip 112, 122 The exposed surface 151 in the board surface of a semiconductor chip, 161 Sealed surface on chip side surface 152, 162 Exposed surface on chip side surface

Claims (3)

電子部品（１０）と、
無機材料よりなるフィラーを含む樹脂であって、前記電子部品の一部を封止するモールド樹脂（２０）と、を備え、
前記電子部品の表面のうち、前記モールド樹脂により封止されている面が封止面（１３、１１１、１２１、１５１、１６１）とされ、前記モールド樹脂より露出している面が露出面（１４、１１２、１２２、１５２、１６２）とされている電子装置の製造方法であって、
前記電子部品を用意する用意工程と、
前記電子部品における前記露出面の少なくとも一部を、前記フィラーを含まない樹脂であるフィラーレス樹脂（７０）により被覆する被覆工程と、
前記モールド樹脂の成形用の金型（１００）に前記電子部品を設置して、前記電子部品のうち少なくとも前記封止面が前記モールド樹脂で封止されるように、前記モールド樹脂を成形するモールド工程と、
前記フィラーレス樹脂に対してレーザ（Ｌ）を照射することにより、当該フィラーレス樹脂を除去して前記露出面を露出させるレーザ工程と、を備えることを特徴とする電子装置の製造方法。 An electronic component (10);
A resin containing a filler made of an inorganic material, and a mold resin (20) for sealing a part of the electronic component,
Of the surface of the electronic component, a surface sealed by the mold resin is a sealing surface (13, 111, 121, 151, 161), and a surface exposed from the mold resin is an exposed surface (14 112, 122, 152, 162), which is a method of manufacturing an electronic device,
A preparation step of preparing the electronic component;
A coating step of covering at least a part of the exposed surface of the electronic component with a filler-less resin (70) that is a resin not containing the filler;
A mold that molds the mold resin so that at least the sealing surface of the electronic component is sealed with the mold resin by placing the electronic component on a mold (100) for molding the mold resin. Process,
And a laser step of irradiating the fillerless resin with a laser (L) to remove the fillerless resin and expose the exposed surface. 前記モールド工程では、前記封止面とともに、前記フィラーレス樹脂および前記露出面も前記モールド樹脂で封止するようにし、
前記レーザ工程では、前記露出面上の前記フィラーレス樹脂および前記モールド樹脂を、前記レーザで除去して前記露出面を露出させることを特徴とする請求項１に記載の電子装置の製造方法。 In the molding step, together with the sealing surface, the fillerless resin and the exposed surface are sealed with the mold resin,
2. The method of manufacturing an electronic device according to claim 1, wherein, in the laser step, the fillerless resin and the mold resin on the exposed surface are removed by the laser to expose the exposed surface. 電子部品（１０）と、
無機材料よりなるフィラーを含む樹脂であって、前記電子部品の一部を封止するモールド樹脂（２０）と、を備え、
前記電子部品の表面のうち、前記モールド樹脂により封止されている面が封止面（１３、１１１、１２１、１５１、１６１）とされ、前記モールド樹脂より露出している面が露出面（１４、１１２、１２２、１５２、１６２）とされており、
前記電子部品における前記露出面の全体で、前記フィラーが付着していないことを特徴とする電子装置。 An electronic component (10);
A resin containing a filler made of an inorganic material, and a mold resin (20) for sealing a part of the electronic component,
Of the surface of the electronic component, a surface sealed by the mold resin is a sealing surface (13, 111, 121, 151, 161), and a surface exposed from the mold resin is an exposed surface (14 , 112, 122, 152, 162),
The electronic device, wherein the filler is not attached to the entire exposed surface of the electronic component.
JP2013157741A 2013-07-30 2013-07-30 Electronic device and manufacturing method thereof Expired - Fee Related JP6090041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013157741A JP6090041B2 (en) 2013-07-30 2013-07-30 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013157741A JP6090041B2 (en) 2013-07-30 2013-07-30 Electronic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2015029000A true JP2015029000A (en) 2015-02-12
JP6090041B2 JP6090041B2 (en) 2017-03-08

Family

ID=52492555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013157741A Expired - Fee Related JP6090041B2 (en) 2013-07-30 2013-07-30 Electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6090041B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247780A (en) * 1997-03-04 1998-09-14 Ibiden Co Ltd Multilayer wiring board and manufacture thereof
JP2011166000A (en) * 2010-02-12 2011-08-25 Renesas Electronics Corp Method of manufacturing semiconductor device
JP2012238750A (en) * 2011-05-12 2012-12-06 Denso Corp Mold package
JP2013008919A (en) * 2011-06-27 2013-01-10 Denso Corp Method for manufacturing package
JP2013096970A (en) * 2011-11-07 2013-05-20 Denso Corp Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247780A (en) * 1997-03-04 1998-09-14 Ibiden Co Ltd Multilayer wiring board and manufacture thereof
JP2011166000A (en) * 2010-02-12 2011-08-25 Renesas Electronics Corp Method of manufacturing semiconductor device
JP2012238750A (en) * 2011-05-12 2012-12-06 Denso Corp Mold package
JP2013008919A (en) * 2011-06-27 2013-01-10 Denso Corp Method for manufacturing package
JP2013096970A (en) * 2011-11-07 2013-05-20 Denso Corp Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6090041B2 (en) 2017-03-08

Similar Documents

Publication Publication Date Title
JP5318737B2 (en) Sensor device and manufacturing method thereof
JP4705784B2 (en) Manufacturing method of image sensor device
JP2019016689A (en) Electronic control device and manufacturing method of the same
JP2013016686A (en) Method of manufacturing mold package
TWI414028B (en) Injection molding system and method of chip package
JP2013118218A (en) Semiconductor device and manufacturing method of the same
JP6090041B2 (en) Electronic device and manufacturing method thereof
JP2005229088A (en) Optical device, method of manufacturing the same, cap component, and method of manufacturing the same
JP2007035779A (en) Leadless hollow package and its manufacturing method
JP4914406B2 (en) Hollow package for mounting semiconductor devices
JP7063718B2 (en) Premolded substrate and its manufacturing method and hollow semiconductor device and its manufacturing method
JP6032052B2 (en) Manufacturing method of electronic device
CN216871982U (en) Optical package
JP2009164362A (en) Solid-state imaging apparatus and method of manufacturing the same
JP6102263B2 (en) Manufacturing method of semiconductor device
WO2019116853A1 (en) Semiconductor device and method for manufacturing same
JP6011373B2 (en) Manufacturing method of semiconductor device
JPH1041423A (en) Manufacture of semiconductor package
JP2008182026A (en) Method for manufacturing module loading function element
JP6194859B2 (en) Semiconductor device and manufacturing method thereof
JP2010141159A (en) Electronic device
JP5902413B2 (en) Semiconductor device manufacturing method and semiconductor device
JP5494538B2 (en) Mold package
JP2005166694A (en) Manufacturing method of premold semiconductor device
JP5974774B2 (en) Manufacturing method of sensor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161103

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170123

R151 Written notification of patent or utility model registration

Ref document number: 6090041

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees