JP2015022609A - Ｌｓｉ設計装置 - Google Patents

Abstract

【課題】ベクタ形式の図形データに基づいて、レイアウトパターンの面積や面積率を、低演算負担で高速に算出する。
【解決手段】表示データ展開部３１は、表示指示入力部２５の指示に基づき、レイアウトデータ格納部１０内のベクタ形式の図形データＤＦをメモリ部３２に展開し、ラスタ形式のレイアウト用画像データＤＬを生成する。表示制御部３３は、これをディスプレイ装置４０の画面に表示する。画素値読取部５１は、メモリ部３２をアクセスして、各画素の画素値を読み取り、画素判定部５２は、個々の画素が図形の内部画素か外部画素かを判定する。画素数計数部５３は内部画素数を計数し、面積情報提示部５４は内部画素数Ｋに基づいて、現時点でディスプレイに表示されている図形の面積率を算出し、１画素に対応する単位実面積ΔＳを用いて、実面積ＳをＳ＝ΔＳ×Ｋなる演算により求める。
【選択図】図８

Description

本発明は、ＬＳＩ設計装置に関し、特に、ＬＳＩレイアウトパターンを構成する図形について、その面積や面積率といった面積情報を計算して提示する技術に関する。

ＬＳＩは、微細かつ複雑なレイアウトパターンを半導体基板上に形成することにより構成されるため、その設計には、コンピュータを利用したＬＳＩ設計装置が用いられている。一般的なＬＳＩ設計装置では、ＬＳＩレイアウトパターンを多数の基本図形によって構成し、個々の基本図形をベクタ形式の図形データとして格納している。ベクタ形式の図形データを用いれば、全データ容量を低く抑えることができ、必要に応じて、任意の箇所を任意の倍率でラスタ形式の画像データに展開して表示することが可能である。

一方、ＬＳＩレイアウトパターンには、部分的に疎密差が生じると好ましくないという特殊な事情が存在する。通常、ＬＳＩは、半導体基板上に何層ものレイヤーを重ねた三次元構造を採るため、ある層を構成するレイアウトパターンに部分的な疎密差が生じていると、その上の層に段差が生じ、接続不良などの問題が発生しやすくなる。したがって、設計段階において、個々の層を構成するレイアウトパターンごとに、部分的な疎密差が生じないような調整を行う必要がある。

このような事情を踏まえて、たとえば、下記の特許文献１には、レイアウトパターンの密度基準違反を効率的に除去するために、一時的にダミーデータを増減した仮想レイアウトを作成し、この仮想レイアウトに対する密度チェックを行う方法が開示されている。また、特許文献２には、インスタンスに含まれる個々の図形パターンについて、それぞれ面積値を格納したインスタンス面積テーブルを予め用意しておき、当該面積テーブルを利用して、レイアウトパターン各部の密度を検証する技術が開示されている。

特開２００３−０６７４４１号公報 特開２０１１−０１８１０５号公報

上述したように、ＬＳＩレイアウトパターンを設計する上では、部分的な疎密差を生じさせないような調整が必要であり、そのような調整を行う上では、レイアウトパターンを構成する図形について、その面積や面積率といった面積情報を計算する必要がある。しかしながら、通常、レイアウトパターンを構成する複雑な形状をもった図形は、多数の基本図形を組み合わせた合成図形として定義され、個々の基本図形は、ベクタ形式の図形データとして用意される。たとえば、矩形であれば、その２頂点の位置を示す座標値、円であれば、中心点の座標値と半径値、といった数値によって表現される。そのため、レイアウトパターンを構成する複雑な形状をもった図形についての面積情報を求めるには、ベクタ形式で記述された多数の図形データに基づく演算を行う必要がある。

ところが、このようなベクタ形式の図形データに基づく演算の負担はかなり重く、面積情報の計算が完了するまでにかなりの時間を要する。このため、オペレータが、コンピュータに対して、レイアウトパターンの特定部分の面積情報を算出させる指示を与えたとしても、実際に計算結果が提示されるまで、ある程度の待ち時間が必要となる。これは、オペレータによる設計作業効率を低下させる要因になる。

前掲の特許文献２には、予めインスタンス面積テーブルを用意しておくことにより、演算時間の短縮を図る工夫が開示されているが、多数の基本図形を組み合わせた合成図形の面積を求める際には、やはり複雑な演算処理が必要になるため、十分な時間短縮効果を得ることはできない。

そこで本発明は、ベクタ形式の図形データで表現される多数の図形を合成して得られる合成図形について、その面積や面積率といった面積情報を求める処理を、低演算負担で高速に行うことが可能なＬＳＩ設計装置を提供することを目的とする。また、一般に、ベクタ形式の図形データで表現された図形についての面積に関する情報を計算して提示する処理を、低演算負担で高速に行うことが可能な図形面積情報の提示方法を提供することを目的とする。

(1) 本発明の第１の態様は、
ＬＳＩレイアウトパターンを構成する複数の図形をベクタ形式の図形データとして格納するレイアウトデータ格納部と、
オペレータの操作に基づいて、レイアウトデータ格納部に新たな図形データを格納し、必要に応じてこれに修正を加える設計作業部と、
オペレータの操作に基づいて、ＬＳＩレイアウトパターンの所定箇所を所定倍率でレイアウト画像として表示するための表示指示を入力する表示指示入力部と、
図形データのうち、表示指示の対象となる部分を展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する表示データ展開部と、
レイアウト用画像データを格納するメモリ部と、
ＬＳＩレイアウトパターンを表示するためのディスプレイ装置と、
メモリ部に格納されたレイアウト用画像データに基づく表示信号をディスプレイ装置に与え、画面上にレイアウト画像を表示させる表示制御部と、
を備えるＬＳＩ設計装置において、
メモリ部をアクセスして、レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取部と、
読み取った画素値に基づいて、個々の画素が、ＬＳＩレイアウトパターンを構成する図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定部と、
内部画素の数を計数する画素数計数部と、
計数した内部画素数Ｋに基づいて、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のＬＳＩレイアウトパターンを構成する図形の面積に関する面積情報をディスプレイ装置の画面上に表示する面積情報提示部と、
を更に設けるようにしたものである。

(2) 本発明の第２の態様は、上述した第１の態様に係るＬＳＩ設計装置において、
面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のＬＳＩレイアウトパターンを構成する図形の面積率Ｒを、レイアウト画像の全画素数Ｎと内部画素数Ｋとを用いたＲ＝Ｋ／Ｎなる演算により求め、求めた面積率Ｒを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。

(3) 本発明の第３の態様は、上述した第１または第２の態様に係るＬＳＩ設計装置において、
面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のＬＳＩレイアウトパターンを構成する図形の内部領域の実レイアウト上での実面積Ｓを、表示指示入力部が入力した倍率を考慮した換算演算を行うことにより求め、求めた実面積Ｓを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。

(4) 本発明の第４の態様は、上述した第３の態様に係るＬＳＩ設計装置において、
面積情報提示部が、表示指示に応じた倍率でレイアウト画像を表示するために作成されたレイアウト用画像データについて、１画素に対応する実レイアウト上の単位実面積ΔＳを求め、画素数計数部が計数した内部画素数Ｋと単位実面積ΔＳとに基づいて、実面積Ｓを、Ｓ＝ΔＳ×Ｋなる演算により求めるようにしたものである。

(5) 本発明の第５の態様は、上述した第４の態様に係るＬＳＩ設計装置において、
レイアウトデータ格納部が、個々の図形を定義するために必要な点の情報を、実レイアウト上での実寸を示す座標値としてもつ図形データを格納しており、
面積情報提示部が、この座標値を参照することにより、１画素の実レイアウト上での横方向ピッチΔｘおよび縦方向ピッチΔｙを認識し、単位実面積ΔＳを、ΔＳ＝Δｘ・Δｙなる演算により求めるようにしたものである。

(6) 本発明の第６の態様は、上述した第１〜第５の態様に係るＬＳＩ設計装置において、
レイアウトデータ格納部が、個々の基本図形の形状および位置を示す図形データと、これら基本図形を組み合わせた合成図形としてＬＳＩレイアウトパターンを定義する合成方法を示す合成方法データと、を格納しており、
表示データ展開部が、この図形データおよび合成方法データに基づいて、メモリ部にラスタ形式のレイアウト用画像データを作成するようにしたものである。

(7) 本発明の第７の態様は、上述した第１〜第６の態様に係るＬＳＩ設計装置において、
メモリ部が、レイアウト用画像データとともに、ラスタ形式の補助情報用画像データを格納し、
表示制御部が、レイアウト用画像データおよび補助情報用画像データに基づく表示信号をディスプレイ装置に与え、画面上にレイアウト画像および補助情報画像を表示し、
面積情報提示部が、面積情報を示す文字列を補助情報用画像データとして展開してメモリ部に格納する処理を行い、
表示制御部が、面積情報を示す文字列を補助情報画像としてディスプレイ装置の画面上に表示させるようにしたものである。

(8) 本発明の第８の態様は、上述した第１〜第７の態様に係るＬＳＩ設計装置において、
表示データ展開部、メモリ部、表示制御部を、画像処理用半導体集積回路によって構成したものである。

(9) 本発明の第９の態様は、上述した第１〜第７の態様に係るＬＳＩ設計装置において、
レイアウトデータ格納部、設計作業部、表示指示入力部、画素値読取部、画素判定部、画素数計数部、面積情報提示部を、コンピュータにプログラムを組み込むことにより構成したものである。

(10) 本発明の第１０の態様は、ベクタ形式の図形データで表現された図形についての面積に関する情報を計算して提示する図形面積情報の提示方法において、
ベクタ形式の図形データをメモリ上に展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する画像データ作成段階と、
レイアウト用画像データに基づいて、ディスプレイ装置の画面上に図形を表示させる図形表示段階と、
メモリ部をアクセスして、レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取段階と、
読み取った画素値に基づいて、個々の画素が、図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定段階と、
内部画素の数を計数する画素数計数段階と、
計数した内部画素数Ｋに基づいて、現時点でディスプレイ装置の画面上に表示されている図形の面積に関する面積情報を提示する面積情報提示段階と、
をコンピュータによって実行させるようにしたものである。

(11) 本発明の第１１の態様は、上述した第１０の態様に係る図形面積情報の提示方法において、
面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の面積率Ｒを、レイアウト用画像データを構成する二次元画素配列の全画素数Ｎと内部画素数Ｋとを用いたＲ＝Ｋ／Ｎなる演算により求め、求めた面積率Ｒを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。

(12) 本発明の第１２の態様は、上述した第１０の態様に係る図形面積情報の提示方法において、
レイアウト用画像データを構成する二次元画素配列上の１画素に対応する単位参考面積ΔＳを、図形の表示倍率ｍを用いて、ΔＳ＝ｆ（ｍ）なる関数として予め定義しておき、
画像データ作成段階で、指定された表示倍率ｍに応じた大きさで図形が表示されるように図形データをメモリ上に展開してレイアウト用画像データを作成し、
面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の参考面積Ｓを、Ｓ＝ΔＳ×Ｋなる演算により求め、求めた参考面積Ｓを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。

本発明に係るＬＳＩ設計装置もしくは図形面積情報の提示方法によれば、メモリ部に展開されたラスタ形式の画像データを構成する個々の画素の画素値に基づいて内部画素数Ｋが計数され、この計数値Ｋに基づいて面積率Ｒや実面積Ｓの算出が行われる。このため、ベクタ形式の図形データに基づく面積算出演算は不要になり、低演算負担で高速に図形の面積に関する情報を計算して提示することが可能になる。

従来の一般的なＬＳＩ設計装置の基本構成を示すブロック図である。 ＬＳＩレイアウトパターンの構成例を示す平面図である。 図２に示すＬＳＩレイアウトパターンの特定箇所を拡大表示したレイアウト画像を示す平面図である。 図１に示すディスプレイ装置４０の表示画面の一例を示す平面図である。 図４に示す表示画面を得るためにメモリ部３２内に用意された画像データの構成を示す図である。 図２に示すＬＳＩレイアウトパターンにダミーパターンを追加して各部の密度が均一となるような調整を行った状態を示す平面図である。 複数の基本図形を組み合わせた合成図形としてＬＳＩレイアウトパターンが定義されている例を示す平面図である。 本発明の基本的な実施形態に係るＬＳＩ設計装置の構成を示すブロック図である。 ２組の基本図形を組み合わせて構成される合成図形の例を示す平面図である。 図８に示すメモリ部３２上に定義されたレイアウト用画像データＤＬを収容するための二次元画素配列を示す平面図である。 図１０に示す二次元画素配列上に、図９に示す基本図形Ｆ６０を展開した状態を示す平面図である。 図１０に示す二次元画素配列上に、図９に示す基本図形Ｆ６０およびＦ７０を重ねて展開した状態を示す平面図である。

以下、本発明を図示する実施形態に基づいて説明する。

＜＜＜ §１． 従来の一般的なＬＳＩ設計装置 ＞＞＞
ここでは、まず、本発明と対比するため、従来の一般的なＬＳＩ設計装置における面積情報の算出方法を簡単に説明する。図１は、従来の一般的なＬＳＩ設計装置の基本構成を示すブロック図である。この設計装置は、図示のとおり、レイアウトデータ格納部１０、設計作業部２０、表示指示入力部２５、ＧＰＵ３０、ディスプレイ装置４０によって構成されている。

レイアウトデータ格納部１０は、ＬＳＩレイアウトパターンを構成する複数の図形をベクタ形式の図形データＤＦとして格納する構成要素であり、設計作業部２０は、オペレータ（ＬＳＩレイアウトパターンの設計作業者）の操作に基づいて、レイアウトデータ格納部１０に新たな図形データＤＦを格納し、必要に応じてこれに修正を加える作業を行う構成要素である。オペレータが、設計作業部２０に対して様々な指示を与えることにより、レイアウトデータ格納部１０内に新たな図形データＤＦが格納されたり、既存の図形データＤＦに修正が加えられたりする。なお、実際には後述するように、ＬＳＩレイアウトパターンは、複数の基本図形を組み合わせた合成図形として定義されるため、レイアウトデータ格納部１０内には、合成方法を定義するための合成方法データＤＳも格納されている。

一方、表示指示入力部２５は、オペレータの操作に基づいて、レイアウトデータ格納部１０内に格納されているＬＳＩレイアウトパターンの所定箇所を所定倍率でレイアウト画像として表示するための表示指示を入力する機能をもった構成要素である。オペレータは、設計対象となるＬＳＩレイアウトパターンの全体像を把握したい場合には、表示画面上に全パターンが収まるような最低の倍率を指定して表示を行わせるようにすればよいし、一部分を拡大して詳細確認を行いたい場合には、マウスクリックなどの操作で特定箇所を指定し、拡大倍率を指定すればよい。

図に一点鎖線で囲って示すＧＰＵ３０は、Graphic Processing Unit の略称として知られている画像処理用半導体集積回路であり、パソコンなどでは、主ＣＰＵが装着されたメインボードとは別体のグラフィックボード（ビデオボード）上のチップとして供給されることが多い。ここでは、説明の便宜上、図示のように、このＧＰＵ３０を、表示データ展開部３１、メモリ部３２、表示制御部３３という３つの構成要素として把握することにする。

表示データ展開部３１は、レイアウトデータ格納部１０内に格納されている図形データＤＦのうち、表示指示入力部２５によって入力された表示指示の対象となる部分をメモリ部３２に展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データＤＬを作成する構成要素であり、メモリ部３２は、展開されたレイアウト用画像データＤＬを格納する構成要素である。実際には、複数の基本図形が合成方法データＤＳで示される合成方法によって合成されながら展開されることになる。レイアウトデータ格納部１０内の図形データＤＦがベクタ形式のデータであるのに対して、メモリ部３２に格納されたレイアウト用画像データＤＬは、ラスタ形式の画像データであり、二次元状に配列された個々の画素の画素値（ここに示す例の場合、二値画像であるため、「０」もしくは「１」）の集合体からなる。

表示制御部３３は、メモリ部３２に格納されたレイアウト用画像データＤＬに基づく表示信号をディスプレイ装置４０に与え、ディスプレイ装置４０の画面上にレイアウト画像を表示させる構成要素である。こうして表示されたレイアウト画像は、レイアウトデータ格納部１０内に格納されているＬＳＩレイアウトパターンの所定箇所を所定倍率で表示した画像ということになる。

メモリ部３２に格納されているレイアウト用画像データＤＬを構成する１つの画素は、ディスプレイ装置４０の画面に表示されたレイアウト画像を構成する１つの画素に１対１に対応するものである。別言すれば、メモリ部３２に格納されているレイアウト用画像データＤＬは、ディスプレイ装置４０の画面に表示されたレイアウト画像を構成する画素配列と同じ配列をもった画素の集合体によって構成される。

なお、ディスプレイ装置４０の画面上には、レイアウト画像だけでなく、その他の補助情報（たとえば、オペレータに種々のコマンドを入力させるために必要なコマンドメニューなど）も表示される。図において、設計作業部２０から表示データ展開部３１に向かって描かれた矢印は、このような補助情報が設計作業部２０から表示データ展開部３１に与えられることを示すものである。したがって、表示データ展開部３１は、ベクタ形式の図形データＤＦをメモリ部３２上に展開してレイアウト用画像データＤＬを作成するとともに、補助情報を示す文字列などをメモリ部３２上に展開して補助情報用画像データＤＡを作成する。

結局、表示制御部３３は、メモリ部３２に得られたレイアウト用画像データＤＬおよび補助情報用画像データＤＡに基づく表示信号をディスプレイ装置４０に与える処理を行うことになり、ディスプレイ装置４０の画面上には、レイアウト画像とともに補助情報画像が表示されることになる。

続いて、この図１に示す従来の一般的なＬＳＩ設計装置の動作を、具体的なＬＳＩレイアウトパターンの設計作業を行う場合を例にとって、もう少し詳しく説明する。ここでは、レイアウトデータ格納部１０に、図２に示すようなＬＳＩレイアウトパターンを示す図形データＤＦおよび合成方法データＤＳが格納されているものとしよう。実際には、図形データＤＦは、ベクタ形式のデータとして用意されていることになる。前述したように、このような図形データＤＦおよび合成方法データＤＳを用意する作業は、オペレータが設計作業部２０に対して様々な操作入力を行うことによって行われる。また、オペレータは、表示指示入力部２５に対して表示指示を与えることにより、適宜、ディスプレイ装置４０の画面上に、設計途中のＬＳＩレイアウトパターンをレイアウト画像として表示させることができる。

たとえば、図２に示すＬＳＩレイアウトパターン全体を確認したい場合には、表示指示入力部２５に対して、全体表示を行う旨の表示指示を与えればよい。また、所定箇所を所定倍率で表示するための表示指示を与えれば、一部分の拡大表示を行うこともできる。たとえば、図２に示すような全体表示が行われている画面上で、マウスクリックなどの操作で指定点Ｑ１を指定し、所定の拡大倍率を指定すれば、図３(a) に示すように、指定点Ｑ１付近のレイアウト画像が表示されることになる。同様に、指定点Ｑ２を指定し、所定の拡大倍率を指定すれば、図３(b) に示すように、指定点Ｑ２付近のレイアウト画像が表示されることになる。

もちろん、必要があれば、図３(a) や図３(b) に示す表示状態から、レイアウト画像を上下左右にスクロールさせて表示箇所を移動させることもできるし、倍率を連続的に変化させてゆき、ズームインやズームアウトの操作を行うこともできる。オペレータは、設計作業中に随時、現時点でのＬＳＩレイアウトパターンの構成をディスプレイ画面上で確認することができ、設計作業部２０に指示を与えることにより、ＬＳＩレイアウトパターンに対する追加や修正を行うことができる。このような設計作業部２０による設計支援機能や表示指示入力部２５による表示指示機能は、従来の一般的なＬＳＩ設計装置に基本的に備わっている機能であるため、ここでは詳しい説明は省略する。

実際には、このＬＳＩ設計装置は、コンピュータに専用のアプリケーションプログラムを組み込むことによって実現することができる。この場合、図１に示す各構成要素は、コンピュータに備わっているハードウエアとソフトウエア（ＯＳプログラムおよび専用アプリケーションプログラム）との連携動作により実現されることになる。

図４は、図１に示すＬＳＩ設計装置をパソコンを利用して構成した場合に、ディスプレイ装置４０に表示されるディスプレイ画面１００の一例を示す平面図である。このディスプレイ画面１００の上部には、一般的なアプリケーションプログラム用の表示画面と同様に、タイトルバー１１０およびコマンドメニュー１２０が表示され、更に、メインとなる画面には、レイアウト画像１３０、面積情報１４０、データファイルリスト１５０がそれぞれの専用枠内に表示されている。ここで、レイアウト画像１３０は、図３(a) に示す指定点Ｑ１付近のレイアウト画像である。

ここでは、説明の便宜上、図４に示すディスプレイ画面１００において、太線で囲って示すレイアウト画像１３０を除いた部分を補助情報画像と呼ぶことにする。図５は、図４に示す表示画面を得るためにメモリ部３２内に必要な画像データＤの構成を示す図である。図示のとおり、メモリ部３２に格納されている画像データＤは、レイアウト用画像データＤＬと補助情報用画像データＤＡとによって構成されている。この図５に示されている画像データＤはラスタ形式の画像データであり、その画素配列は、図４に示されているディスプレイ画面１００に対応することになる。

レイアウト用画像データＤＬは、ディスプレイ画面１００上においてレイアウト画像１３０を表示させるためのデータであり、表示データ展開部３１が、表示対象となるレイアウトパターンの図形データＤＦをラスタ展開することにより得られたデータである。これに対して、補助情報用画像データＤＡは、ディスプレイ画面１００上において補助情報１１０，１２０，１４０，１５０を表示させるためのデータであり、表示データ展開部３１が、設計作業部２０および表示指示入力部２５（ＯＳプログラムおよび専用アプリケーションプログラム）から与えられた文字コード等をラスタ展開することにより得られたデータである。

ここで、データファイルリスト１５０は、表示対象となるレイアウトデータのファイルを選択するためのリストである。図１に示す例では、レイアウトデータ格納部１０内に１つのレイアウトパターンに関するレイアウトデータ（図形データＤＦおよび合成方法データＤＳ）のみが格納されている状態が示されているが、通常は、複数のレイアウトデータが格納されており、その一覧がデータファイルリスト１５０として表示される。オペレータが、このリストから所望のレイアウトパターンを選択すれば、選択したパターンが太線枠内にレイアウト画像１３０として表示される。一方、面積情報１４０は、現在表示されているレイアウト画像１３０に関する面積率Ｒや実面積Ｓを示す情報である。

＜＜＜ §２． 従来装置における面積情報の算出方法 ＞＞＞
既に述べたとおり、ＬＳＩレイアウトパターンには、部分的に疎密差が生じると好ましくないという特殊な事情が存在する。そのため、設計段階において、個々の層を構成するレイアウトパターンごとに、部分的な疎密差が生じないような調整を行う必要がある。たとえば、図２に示すＬＳＩレイアウトパターンの場合、指定点Ｑ１付近と指定点Ｑ２付近とを比較すると、前者の方が後者よりパターンの密度が高く、両者間に疎密差が生じていることがわかる。

そこで、通常は、ＬＳＩレイアウトパターンの部分ごとに、面積率Ｒの許容範囲を設定し、各部についての面積率Ｒが当該許容範囲内に収まるような調整作業が行われる。たとえば、図３(a) ，(b) に示されている部分領域についての面積率Ｒは、矩形状の全領域の面積に対するパターン内部（ハッチング部分）の面積の比率として定義される。

ここで、たとえば、図３(b) に示す部分領域についての面積率Ｒが許容範囲に達していなかったことが判明した場合には、オペレータは、設計作業部２０に対して追加や修正の指示を与えることにより、当該部分領域についての面積率Ｒを是正するための調整作業を行うことになる。図６は、図２に示すＬＳＩレイアウトパターンにダミーパターンＭ１，Ｍ２を追加して、密度が均一となるような調整を行った状態を示す平面図である。図示のダミーパターンＭ１，Ｍ２は、それ自体は、ＬＳＩの動作に何ら関与しないパターンであるが、これらを追加することにより、当該ＬＳＩレイアウトパターンの密度均一化を図ることができ、半導体基板上に形成される実際の構造体において、上層に段差が生じることを防止することができる。

このような疎密差の有無は、図３(a) や図３(b) に示すレイアウト画像を目視することによってもある程度把握することが可能であるが、実用上は、ＬＳＩ設計装置に、面積率Ｒや実面積Ｓを計算して提示する機能を設けておくのが好ましい。具体的には、現時点でディスプレイ装置４０の画面上に表示されているレイアウト画像についての面積率Ｒや実面積Ｓが即座に提示されれば、オペレータは、ＬＳＩレイアウトパターンの個々の部分についての正確な密度を直感的に把握することができる。

そこで、ここに例示する装置では、図４に示すとおり、ディスプレイ画面１００上に面積情報１４０の表示を行うようにしている。この面積情報１４０は、現在表示されているレイアウト画像１３０についての面積率Ｒ（太線枠内の全面積に対するハッチング部分の面積の割合）および実面積Ｓ（ハッチング部分を半導体基板上に実際に形成した場合の面積）を示すものであり、設計作業部２０が、レイアウトデータ格納部１０に格納されている図形データＤＦおよび合成方法データＤＳに基づいて算出したものである。

たとえば、図３(a) に示すように、指定点Ｑ１付近を検証対象領域としてレイアウト画像を表示させた場合に、当該検証対象領域についての面積率がＲ＝２８％と表示され、図３(b) に示すように、指定点Ｑ２付近を検証対象領域としてレイアウト画像を表示させた場合に、当該検証対象領域についての面積率がＲ＝１８％と表示されれば、オペレータは、現在表示中のレイアウト画像についての面積率Ｒを直ちに把握することができる。

ここで、たとえば、面積率Ｒの下限値が２５％に設定されていた場合、指定点Ｑ２付近の面積率Ｒが下限値に達していないことが認識できるので、オペレータは、図６に示すように、ダミーパターンＭ２を追加する調整作業を行うことができる。もちろん、ダミーパターンＭ２を追加後に、指定点Ｑ２付近のレイアウト画像を表示させれば、ダミーパターンＭ２を含むパターンについての面積率Ｒが新たに表示されるので、オペレータは、面積率Ｒが許容範囲となるように改善されたことを確認することができる。

しかしながら、従来のＬＳＩ設計装置では、面積率Ｒや実面積Ｓを計算する演算負担が大きいため、リアルタイムで面積情報を提示することが困難である。これは、ＬＳＩレイアウトパターンが、複数の基本図形を組み合わせた合成図形として定義されており、しかも個々の基本図形がベクタ形式のデータとして用意されているためである。

たとえば、図３(a) には、指定点Ｑ１付近のレイアウト画像が示されているが、実際には、指定点Ｑ１付近のレイアウトパターンは、図７に示すように（図３(a) に示すパターンの上半分の枝の部分のみを示す）、複数の基本図形を組み合わせた合成図形として定義されている。すなわち、図示の例の場合、実線で示す基本図形Ｆ１０，破線で示す基本図形Ｆ２０，一点鎖線で示す基本図形Ｆ３０，一点鎖線で示す基本図形Ｆ４０，破線で示す基本図形Ｆ５０の合成図形として、ＬＳＩレイアウトパターンの一部（指定点Ｑ１付近の部分）が定義されている。

しかも、この例の場合、個々の基本図形Ｆ１０〜Ｆ５０はいずれも矩形である。したがって、いずれもベクタ形式の図形データとしては、当該図形が矩形であることを示す情報と、２頂点の位置座標を示す情報とを用意すれば十分である。たとえば、基本図形Ｆ１０を定義する図形データは、図に黒丸で示す２頂点Ｐ１１，Ｐ１２の位置座標と、これら２頂点を対角とする矩形であることを示す情報とによって構成することができる。同様に、基本図形Ｆ２０は、白丸で示す２頂点Ｐ２１，Ｐ２２を対角とする矩形、基本図形Ｆ３０は、黒三角で示す２頂点Ｐ３１，Ｐ３２を対角とする矩形、基本図形Ｆ４０は、白三角で示す２頂点Ｐ４１，Ｐ４２を対角とする矩形、基本図形Ｆ５０は、黒四角で示す２頂点Ｐ５１，Ｐ５２を対角とする矩形として定義される。

実際のＬＳＩレイアウトパターン全体を示すレイアウトデータは、このような個々の基本図形の形状および位置を示す図形データと、これら基本図形を組み合わせて合成図形を得るための合成方法を示す合成方法データと、によって構成される。たとえば、図示の例の場合、合成方法データとしては、５組の基本図形Ｆ１０〜Ｆ５０の論理和演算を示すデータが用意される。図３(a) に示す指定点Ｑ１付近のレイアウト画像は、このような論理和演算を行うことにより得られた論理和図形の内部の領域にハッチングを施して示したものであり、表示データ展開部３１による展開処理とは、このような複数の基本図形を、合成方法データによって定義されている合成方法に基づいて合成しながら、メモリ部３２にラスタ形式のレイアウト用画像データＤＬを作成する処理ということになる。

従来のＬＳＩ設計装置では、面積率Ｒや実面積Ｓの計算機能は、設計作業部２０内の一機能として設けられており、設計作業部２０が、レイアウトデータ格納部１０からベクタ形式の図形データＤＦおよび合成方法データＤＳを読み出し、これらに基づいて、ＬＳＩレイアウトパターンの所望部分についての実面積Ｓや面積率Ｒを求める演算を行っている。このような演算はかなり負担の大きな処理になる。たとえば、図７に示す例において、５組の基本図形Ｆ１０〜Ｆ５０について論理和演算を行うことにより得られる合成図形の面積を求めるには、基本図形Ｆ１０の下辺と、基本図形Ｆ３０，Ｆ４０，Ｆ５０の側辺との交点の座標値を求める必要があり、また、平面的に重複する領域がどの部分になるのかを判定する処理も必要になる。

図２には、説明の便宜上、ＬＳＩレイアウトパターンとしては非常に単純な形状のパターンを示してあるが、それでも、非常に多数の基本図形を組み合わせた合成図形によって構成されていることがわかるであろう。実際のＬＳＩレイアウトパターンの構造は、図示の例よりもはるかに複雑であり、一般に、数万〜数億の基本図形を組み合わせることにより構成される。したがって、これら多数の基本図形を示すベクタ形式の図形データに基づいて特定部分の面積を求める処理は、実際には、きわめて演算負担の大きな処理になる。

このため、設計作業部２０や表示指示入力部２５を、パソコンレベルのコンピュータに専用のアプリケーションプログラムを組み込むことにより構成した場合、実用上、リアルタイムで面積情報を表示させることは困難である。

本発明は、このような問題に対処するためのものであり、ベクタ形式の図形データで表現される多数の図形を合成して得られる合成図形について、その面積や面積率といった面積情報を求める処理を、低演算負担で高速に行うことが可能な新たな方法を提案するものである。

＜＜＜ §３． 本発明に係るＬＳＩ設計装置 ＞＞＞
続いて、本発明に係るＬＳＩ設計装置の構成および動作を説明する。図８は、本発明の基本的な実施形態に係るＬＳＩ設計装置の構成を示すブロック図である。この設計装置は、図１に示す従来装置に、更に、画素値読取部５１、画素判定部５２、画素数計数部５３、面積情報提示部５４を付加したものであり、その他の構成要素については、基本的には変更はない。

すなわち、レイアウトデータ格納部１０は、ＬＳＩレイアウトパターンを構成する複数の図形をベクタ形式の図形データＤＦとして格納する構成要素であり、ここに示す実施形態の場合、複数の基本図形の形状および位置を示す図形データ（たとえば、図７に示す例の場合、各基本図形が矩形であることを示すデータと、その対角２頂点の座標位置を示すデータ）と、これら基本図形を組み合わせた合成図形としてＬＳＩレイアウトパターンを定義する合成方法を示す合成方法データ（たとえば、図７に示す例の場合、５組の基本図形の論理和という合成方法を示すデータ）と、を格納している。

もちろん、基本図形は、必ずしも矩形に限定されるものではなく、円の場合は、その中心点位置と半径値とを示すデータをベクタ形式の図形データとして用いることができ、扇形の場合は、更に中心角を示すデータを付加すればよい。また、多角形の場合は、各頂点位置とその連結順を示すデータをベクタ形式の図形データとして用いることができる。この他、ベジェ曲線などを利用すれば、任意形状の基本図形を定義することも可能である。

また、§１で述べたとおり、設計作業部２０は、オペレータの操作に基づいて、レイアウトデータ格納部１０に新たな図形データＤＦおよび合成方法データＤＳを格納し、必要に応じてこれに修正を加える構成要素であり、表示指示入力部２５は、オペレータの操作に基づいて、ＬＳＩレイアウトパターンの所定箇所を所定倍率でディスプレイ装置４０の画面上にレイアウト画像として表示するための表示指示を入力する構成要素である。なお、本発明に係る設計装置では、後述するように、レイアウトパターンの面積に関する演算処理は、新たな構成要素５１〜５４によって実行されるので、設計作業部２０には、図形の面積を計算する機能をもたせておく必要はない。

従来の設計装置と同様に、ＧＰＵ３０は、画像処理用半導体集積回路であり、たとえば、パソコン用のグラフィックボード上のチップとして市販されているものを用いて構成することができる。このＧＰＵ３０には、表示データ展開部３１、メモリ部３２、表示制御部３３が設けられている。

表示データ展開部３１は、レイアウトデータ格納部１０に格納されている図形データＤＦのうち、表示指示入力部２５から与えられた表示指示の対象となる部分をメモリ部３２に展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データＤＬを作成する処理と、設計作業部２０や表示指示入力部２５からの指示に基づいて、オペレータに対して提示すべき補助情報をメモリ部３２に展開して、二次元画素配列によって構成されるラスタ形式の補助情報用画像データＤＡを作成する処理と、を行う。図５は、こうしてメモリ部３２上に得られたラスタ形式の画像データＤを例示するものであり、図４は、この画像データＤに応じてディスプレイ装置４０上に表示されるディスプレイ画面１００を例示するものである。

上述したとおり、レイアウトデータ格納部１０には、複数の基本図形の形状および位置を示す図形データＤＦと、これら基本図形を組み合わせた合成図形としてＬＳＩレイアウトパターンを定義する合成方法を示す合成方法データＤＳとが格納されているので、表示データ展開部３１によるレイアウト用画像データＤＬの作成処理は、この図形データＤＦおよび合成方法データＤＳに基づいて、メモリ部３２にラスタ形式の画像データを作成する処理ということになる。一方、表示データ展開部３１による補助情報用画像データＤＡの作成処理は、設計作業部２０や表示指示入力部２５から与えられる補助情報を示すデータ（たとえば、文字コードやフォントデータ）に基づいて、メモリ部３２にラスタ形式の画像データを作成する処理ということになる。

このように、メモリ部３２には、レイアウト用画像データＤＬおよび補助情報用画像データＤＡが格納されるので、表示制御部３３は、レイアウト用画像データＤＬおよび補助情報用画像データＤＡに基づく表示信号をディスプレイ装置４０に与え、図４に示すように、ディスプレイ画面１００上にレイアウト画像１３０および補助情報画像１１０，１２０，１４０，１５０を表示する処理を行うことになる。

本発明は、ディスプレイ装置４０の画面上に図３(a) ，(b) に示すようなレイアウト画像を表示する際には、必ず、メモリ部３２内にラスタ形式のレイアウト用画像データＤＬ（いわゆる、ピクセルマップ）が作成される点に着眼し、外部からメモリ部３２をアクセスしてレイアウト用画像データＤＬを解析し、このレイアウト用画像データＤＬから必要な面積情報を取得するという方法を採用するものである。そのため、本発明に係るＬＳＩ設計装置では、図８に示すとおり、新たな構成要素５１〜５４が付加されている。

まず、画素値読取部５１は、メモリ部３２をアクセスして、レイアウト用画像データＤＬを構成する各画素の画素値を読み取る処理を行う。そして、画素判定部５２は、画素値読取部５１が読み取った画素値に基づいて、個々の画素が、ＬＳＩレイアウトパターンを構成する図形の内部に位置する内部画素か外部に位置する外部画素かを判定する処理を行い、画素数計数部５３は、内部画素の数を計数する処理を行う。

そして最後に、面積情報提示部５４が、画素数計数部５３によって計数された内部画素数Ｋに基づいて、現時点でディスプレイ装置４０の画面上に表示されているレイアウト画像内のＬＳＩレイアウトパターンを構成する図形の面積に関する面積情報をディスプレイ装置４０の画面上に表示する処理が行われる。ここに示す実施形態の場合、面積情報提示部５４は、面積情報を示す文字列を補助情報用画像データＤＡの一部としてメモリ部３２に展開する処理を行う。したがって、表示制御部３３により、この面積情報を示す文字列が補助情報画像としてディスプレイ装置４０の画面上に表示されることになる。その結果、図４に示すような面積情報１４０の表示が行われることになる。

ここでは、図９に示すような２つの基本図形Ｆ６０，Ｆ７０を組み合わせることによって得られる合成図形についての図形データＤＦおよび合成方法データＤＳが、レイアウトデータ格納部１０に用意されている場合を例にとって、上述した面積情報の取得および表示動作を更に詳しく説明する。

図示のとおり、基本図形Ｆ６０は、白丸で示す２頂点Ｐ６１，Ｐ６２を対角位置にもつ矩形として定義される基本図形であり（図では実線で示す）、基本図形Ｆ７０は、白三角で示す２頂点Ｐ７１，Ｐ７２を対角位置にもつ矩形として定義される基本図形である（図では破線で示す）。ここでは、合成方法データＤＳによって、レイアウトパターンを構成する図形が、これら２つの基本図形Ｆ６０，Ｆ７０についての論理和図形として定義されているものとする。

各頂点Ｐ６１，Ｐ６２，Ｐ７１，Ｐ７２の位置は、二次元ＸＹ座標系上の座標値として定義される。図示の例の場合、Ｘ軸およびＹ軸は、実レイアウト上（半導体基板上に形成される実際のレイアウト上）での実寸μｍを単位とする座標軸になっており、各頂点の座標値も、この実寸μｍを単位とするものになっている。たとえば、座標点Ｐ６１（８，６）は、座標系の原点Ｏの位置を基準として、Ｘ軸正方向に８μｍ、Ｙ軸正方向に６μｍだけ隔たった点として定義されている。

結局、図示の例の場合、レイアウトパターンを構成する合成図形を定義するための個々の基本図形の図形データＤＬとしては、「座標点Ｐ６１（８，６）と座標点Ｐ６２（２６，２２）とを対角とする矩形Ｆ６０」と「座標点Ｐ７１（１８，１２）と座標点Ｐ７２（３６，２８）とを対角とする矩形Ｆ７０」を示すデータが用意され、合成方法データＤＳとしては、「両者の論理和をとることにより合成する」という合成方法を示すデータが用意される。

図１０は、図８に示すメモリ部３２上に定義されたレイアウト用画像データＤＬを収容するための二次元画素配列を示す平面図である。したがって、この図１０に示す画素配列は、図４に太線で示すディスプレイ画面１００上でのレイアウト画像１３０の画素配列に対応しており、図１０に示す１つのセル（画素）は、ディスプレイ画面１００上での１画素に対応する。

既に述べたとおり、オペレータが、表示指示入力部２５に対して、ＬＳＩレイアウトパターンの所定箇所を所定倍率で表示するための表示指示を入力すると、表示データ展開部３１は、この表示指示に応じて、表示に必要なベクタ形式の図形データをメモリ部３２に展開して、ラスタ形式のレイアウト用画像データＤＬを作成する処理を行う。

この場合、図形データＤＬが定義されている二次元ＸＹ座標系とメモリ部３２上に定義された二次元画素配列との相対関係が定義される。すなわち、図１０に示すように、オペレータが指定した表示箇所に応じて、二次元画素配列と座標系との相互位置関係（Ｘ軸方向およびＹ軸方向に関するオフセット）が決められ、オペレータが指定した表示倍率に応じて、二次元画素配列と座標系とのスケーリングの関係（二次元画素配列の横方向ピッチΔｘおよび縦方向ピッチΔｙの寸法値）が決められる。

たとえば、図１０に示す例の場合、二次元画素配列は、その左下隅点がＸＹ座標系上の座標点Ｐ（４，４）の位置にくるように配置され、画素の横方向ピッチΔｘおよび縦方向ピッチΔｙがそれぞれ２μｍとなるようなスケーリングが行われている。もし、オペレータが、レイアウトパターンの更に右の部分を表示箇所として指定する操作を行うと、二次元画素配列は右方向に移動する。また、オペレータが、表示倍率を上げる操作を行うと、Δｘ，Δｙはより小さな値に設定され、表示倍率を下げる操作を行うと、Δｘ，Δｙはより大きな値に設定される。

表示データ展開部３１は、オペレータが指定した表示箇所および表示倍率に基づき、図１０に例示したように、ＸＹ座標系と二次元画素配列との相対関係を定め、図９に示すベクタ形式の図形データをメモリ部３２の画素配列上に展開する処理を行う。

図１１は、図１０に示す二次元画素配列上に、基本図形Ｆ６０を展開した状態を示す平面図である。ＸＹ座標系と二次元画素配列との相対関係が定まっているため、２頂点Ｐ６１（８，６），Ｐ６２（２６，２２）に対応する画素配列上の位置を認識することができ、基本図形Ｆ６０をメモリ部３２にラスタ形式の画像として展開することができる。図にハッチングを施した画素は、基本図形Ｆ６０の内部に位置する内部画素、白地の画素は外部に位置する外部画素である。ここでは、内部画素については画素値「１」を与え、外部画素については画素値「０」を与えている。したがって、メモリ部３２には、論理値「１」もしくは「０」によって構成される二値画像が格納されることになる。

図１２は、図１１に示す二次元画素配列上に、更に、図９に示す基本図形Ｆ７０を重ねて展開した状態を示す平面図である。ここに示す例の場合、レイアウトパターンを構成する合成図形は、２つの基本図形Ｆ６０，Ｆ７０についての論理和図形として定義されている。したがって、図１１に示すように、基本図形Ｆ６０がラスタ形式画像として展開されている状態に、更に、基本図形Ｆ７０を重ねて展開する際には、両基本図形の論理和が得られるような処理を行えばよい。

こうして得られた図１２に示す画像は、レイアウト用画像データＤＬということになり、表示制御部３３によって、ディスプレイ画面１００上にレイアウト画像１３０として表示されることになる。すなわち、図４に示す太枠内には、図１２に示す二値画像がレイアウト画像１３０として表示されることになる。ここで、図１２に個々のセルで示す１画素は、表示されているレイアウト画像１３０上の１画素に対応する。

このとき、画素値読取部５１は、メモリ部３２をアクセスして、レイアウト用画像データＤＬを構成する各画素の画素値を読み取る処理を行い、画素判定部５２は、画素値読取部５１が読み取った画素値に基づいて、個々の画素が内部画素（画素値「１」）か外部画素（画素値「０」）かを判定する処理を行う。そして、画素数計数部５３が、内部画素の数を計数する。図１２に示す例の場合、全画素数Ｎ＝２３４に対して、内部画素（画素値「１」をもつハッチングが施された画素）の数Ｋ＝１２４という計数結果が得られる。

そこで、面積情報提示部５４は、画素数計数部５３によって計数された内部画素数Ｋに基づいて、現時点でディスプレイ装置４０の画面上に表示されているレイアウト画像１３０内のＬＳＩレイアウトパターンを構成する図形の面積に関する面積情報１４０をディスプレイ装置４０の画面上に表示させる処理を行う。具体的には、面積情報提示部５４は、面積情報を示す文字列を補助情報用画像データＤＡの一部としてメモリ部３２に展開する処理を行う。図４に示す例の場合、面積情報１４０を構成する文字列が補助情報画像としてディスプレイ装置４０の画面上に表示される。この例の場合、面積率Ｒと実面積Ｓが面積情報１４０として表示されている。

面積率Ｒは、現時点でディスプレイ装置４０の画面上に表示されているレイアウト画像１３０の全面積に対するＬＳＩレイアウトパターンを構成する図形部分（図のハッチング部分）の割合を示すものであり、レイアウト画像１３０の全画素数をＮ、画素数計数部５３によって計数された内部画素数をＫとすれば、Ｒ＝Ｋ／Ｎなる演算により求めることができる。図４に示す例における面積率Ｒ＝２８％は、このような演算によって求められたものである。一方、図１２に示す例の場合は、Ｎ＝２３４、Ｋ＝１２４であるので、面積率Ｒ＝５３％という結果が得られることになる。

一方、実面積Ｓは、現時点でディスプレイ装置４０の画面上に表示されているレイアウト画像１３０内のＬＳＩレイアウトパターンを構成する図形部分（図のハッチング部分）の実レイアウト上での面積、すなわち、半導体基板上に当該レイアウトパターンが形成された場合の実際の面積を示すものであり、表示指示入力部２５が入力した倍率を考慮した換算演算を行うことにより求めることができる。すなわち、面積情報提示部５４は、表示指示に応じた倍率でレイアウト画像１３０を表示するために作成されたレイアウト用画像データＤＬについて、１画素に対応する実レイアウト上の単位実面積ΔＳを求め、画素数計数部５３が計数した内部画素数Ｋと単位実面積ΔＳとに基づいて、実面積Ｓを、Ｓ＝ΔＳ×Ｋなる演算により求める処理を行う。

ここに示す実施形態の場合、レイアウトデータ格納部１０には、図９に例示するように、個々の図形を定義するために必要な点の情報を、実レイアウト上での実寸を示す座標値（単位：μｍ）としてもつ図形データＤＦが格納されている。そして、前述したように、表示データ展開部３１は、指示された表示箇所および表示倍率に基づき、ＸＹ座標系と二次元画素配列との相対関係を定め、図形データＤＦをメモリ部３２の画素配列上に展開する処理を行う。したがって、面積情報提示部５４は、これらの座標値を参照することにより、１画素の実レイアウト上での横方向ピッチΔｘおよび縦方向ピッチΔｙを認識し、単位実面積ΔＳを、ΔＳ＝Δｘ・Δｙなる演算により求めることができる。

図１０に示す例の場合、Δｘ＝Δｙ＝２μｍという設定がなされているので、単位実面積ΔＳ＝４μｍ^２となり、これを実面積に換算するためのパラメータとして用い、図１２に示す例の場合、実面積Ｓ＝ΔＳ×Ｋ＝４×１２４＝４９６μｍ^２という換算結果が得られることになる。したがって、図１２に例示する画像がレイアウト画像１３０として表示されているときには、面積情報１４０としては、面積率Ｒ＝５３％、実面積Ｓ＝４９６μｍ^２という情報が表示されることになる。なお、表示倍率を下げると、表示される図形は小さくなり、内部画素数Ｋは減少するが、横方向ピッチΔｘおよび縦方向ピッチΔｙは増加するため、単位実面積ΔＳが増加し、換算により得られる実面積Ｓの値は変わらない。

実際には、図８に示すＬＳＩ設計装置は、パソコンなどのコンピュータに専用のアプリケーションプログラムを組み込むことによって実現することができる。この場合、図８に示す各構成要素は、コンピュータに備わっているハードウエアとソフトウエア（ＯＳプログラムおよび専用アプリケーションプログラム）との連携動作により実現されることになる。たとえば、レイアウトデータ格納部１０は、ハードディスクやメモリなどのコンピュータ用データ記憶装置およびこれを制御するプログラムによって構成され、設計作業部２０、表示指示入力部２５、画素値読取部５１、画素判定部５２、画素数計数部５３、面積情報提示部５４は、当該コンピュータのハードウエアとＯＳプログラムやアプリケーションプログラムとの協働機能によって実現することができる。

また、図８に示す実施形態の場合、表示データ展開部３１、メモリ部３２、表示制御部３３は、図に一点鎖線で囲って示すＧＰＵ３０（Graphic Processing Unit）、すなわち、画像処理用半導体集積回路によって構成されている。一般的なパソコンでは、メインボードとは別体のグラフィックボード（ビデオボード）上のチップとして、ＧＰＵ３０が供給されることが多い。その場合は、このグラフィックボード上の半導体集積回路によって、表示データ展開部３１、メモリ部３２、表示制御部３３を構成することができる。

一般的なＧＰＵに備わっているメモリ（グラフィックメモリ）は、外部からプログラムによってアクセスすることが可能である。画素値読取部５１は、このようにＧＰＵ上のグラフィックメモリをアクセスして、レイアウト用画像データＤＬから各画素値を読み出すプログラムによって実現することができる。

上述したように、本発明において面積情報を算出する役割を果たす画素値読取部５１、画素判定部５２、画素数計数部５３、面積情報提示部５４は、コンピュータに組み込まれたプログラムの機能、すなわち、ソフトウエアによって実現される構成要素ということになるが、これらの構成要素に課された任務は、いずれも負担の軽い作業によって遂行することが可能である。すなわち、画素値読取部５１の仕事は、単にグラフィックメモリからビットごとにデータを読み出す処理であり、画素判定部５２の仕事は読み出されたデータビットが０か１かを判定する処理であり、画素数計数部５３の仕事は、１と判定されたビット数をカウントする処理であり、面積情報提示部５４は上記単純な演算式に基づいて面積率Ｒおよび実面積Ｓを計算する処理である。

図１に示す従来のＬＳＩ設計装置でも、図８に示す本発明に係るＬＳＩ設計装置でも、ディスプレイ画面１００上に、図４に示すようなレイアウト画像１３０および面積情報１４０を表示することができる。しかしながら、両者では、面積情報１４０を求めるための処理方法に大きな違いがある。

すなわち、従来のＬＳＩ設計装置では、§２で述べたとおり、ソフトウエアとして用意された設計作業部２０が、レイアウトデータ格納部１０からベクタ形式の図形データＤＦおよび合成方法データＤＳを読み出し、これに基づく複雑な演算処理により面積情報を求める処理を行っていた。このようなソフトウエアによる面積情報の演算処理は、パソコンレベルのコンピュータでは、作業負担が極めて重い処理になる。

これに対して、本発明に係るＬＳＩ設計装置では、ベクタ形式の図形データＤＦに基づく面積情報の演算処理は不要である。もちろん、表示データ展開部３１が、メモリ部３２上にベクタ形式の図形データＤＦを展開して、ラスタ形式のレイアウト用画像データＤＬを作成する処理を行う必要がある。ただ、このようなラスタ展開の処理は、図１１および図１２に示すような手順で実行され、それほど負担のかかる処理ではない。特に、表示データ展開部３１として、ＧＰＵ３０内の集積回路（グラフィックボード上の画像処理用半導体集積回路）を用いるようにすれば、ハードウエアによる高速処理が可能になり、パソコンレベルのコンピュータを利用した場合でも、人間の目から見ると一瞬で終了する処理になる。

一方、ここに示す実施形態の場合、画素値読取部５１、画素判定部５２、画素数計数部５３、面積情報提示部５４は、ソフトウエアによる処理を利用した構成要素であるが、上述したように、これら各構成要素の演算負担は非常に軽いものであり、パソコンレベルのコンピュータを利用した場合でも、人間の目から見ると一瞬で終了する処理になる。

かくして、本発明に係るＬＳＩ設計装置では、オペレータが、表示指示入力部２５に対して、ＬＳＩレイアウトパターンの所定箇所を所定倍率でレイアウト画像として表示するための表示指示を入力すると、図４に例示するようなディスプレイ画面１００が直ちに表示されることになる。ここで、レイアウト画像１３０は、オペレータの表示指示に応じた画像であり、面積情報１４０は、現時点で表示されているレイアウト画像１３０についての面積率Ｒおよび実面積Ｓを示す情報になる。もちろん、オペレータが表示箇所や表示倍率を変更する指示を入力すれば、当該指示はリアルタイムで反映され、新たなレイアウト画像１３０およびこれに対応した新たな面積情報１４０が表示されることになる。

このように、本発明によれば、ベクタ形式の図形データで表現される多数の図形を合成して得られる合成図形について、その面積や面積率といった面積情報を求める処理を、低演算負担で高速に行うことが可能になり、パソコンレベルのコンピュータを利用してＬＳＩ設計装置を構成したとしても、リアルタイムで面積情報の提示を行うことができるようになる。

＜＜＜ §４． 図形面積情報の提示方法 ＞＞＞
ここでは、本発明を図形面積情報の提示方法として把握し、その基本概念を説明する。本発明に係る図形面積情報の提示方法は、ベクタ形式の図形データで表現された図形についての面積に関する情報を計算して提示する方法であり、次の各段階によって構成される。

まず、ベクタ形式の図形データＤＦをメモリ上に展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データＤＬを作成する画像データ作成段階。このレイアウト用画像データＤＬに基づいて、ディスプレイ装置４０の画面上に当該図形を表示させる図形表示段階。メモリ部をアクセスして、レイアウト用画像データＤＬを構成する各画素の画素値を読み取る画素値読取段階（§３で述べた画素値読取部５１による処理段階）。読み取った画素値に基づいて、個々の画素が、図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定段階（§３で述べた画素判定部５２による処理段階）。内部画素の数を計数する画素数計数段階（§３で述べた画素数計数部５３による処理段階）。そして、計数した内部画素数Ｋに基づいて、現時点でディスプレイ装置４０の画面上に表示されている図形の面積に関する面積情報を提示する面積情報提示段階（§３で述べた面積情報提示部５４による処理段階）である。

いずれの段階も、実際にはコンピュータによって実行されることになる。このような方法で、図形面積情報の提示を行うようにすれば、メモリ上に展開されたラスタ形式の画像データを構成する個々の画素の画素値に基づいて内部画素数Ｋが計数され、この計数値Ｋに基づいて面積率Ｒや実面積Ｓの算出が行われる。このため、ベクタ形式の図形データに基づく面積算出演算は不要になり、低演算負担で高速に図形の面積に関する情報を計算して提示することが可能になる。

面積情報として面積率Ｒの提示を行う場合は、面積情報提示段階で、現時点でディスプレイ装置４０の画面上に表示されている図形の面積率Ｒを、レイアウト用画像データＤＬを構成する二次元画素配列の全画素数Ｎと内部画素数Ｋとを用いたＲ＝Ｋ／Ｎなる演算により求め、求めた面積率Ｒを面積情報としてディスプレイ装置４０の画面上に表示すればよい。

一方、面積情報として実面積Ｓの提示を行う場合は、レイアウト用画像データＤＬを構成する二次元画素配列上の１画素に対応する単位参考面積ΔＳを、図形の表示倍率ｍを用いて、ΔＳ＝ｆ（ｍ）なる関数として予め定義しておき、画像データ作成段階で、指定された表示倍率ｍに応じた大きさで図形が表示されるように図形データＤＦをメモリ上に展開してレイアウト用画像データＤＬを作成し、面積情報提示段階で、現時点でディスプレイ装置４０の画面上に表示されている図形の参考面積Ｓを、Ｓ＝ΔＳ×Ｋなる演算により求め、求めた参考面積Ｓを面積情報としてディスプレイ装置４０の画面上に表示すればよい。なお、参考面積Ｓは、必ずしも何らかの実体ある構成要素の実面積である必要はなく、任意尺度の面積であってかまわない。

１０：レイアウトデータ格納部
２０：設計作業部
２５：表示指示入力部
３０：ＧＰＵ
３１：表示データ展開部
３２：メモリ部
３３：表示制御部
４０：ディスプレイ装置
５１：画素値読取部
５２：画素判定部
５３：画素数計数部
５４：面積情報提示部
１００：ディスプレイ画面
１１０：タイトルバー（補助情報）
１２０：コマンドメニュー（補助情報）
１３０：レイアウト画像
１４０：面積情報（補助情報）
１５０：データファイルリスト（補助情報）
Ｄ：ラスタ形式画像データ
ＤＡ：補助情報用画像データ（ラスタ形式）
ＤＦ：図形データ（ベクタ形式）
ＤＬ：レイアウト用画像データ（ラスタ形式）
ＤＳ：合成方法データ
Ｆ１０〜Ｆ７０：基本図形
Ｋ：内部画素数
Ｍ１，Ｍ２：ダミーパターン
Ｎ：レイアウト画像の全画素数Ｎ
Ｏ：二次元ＸＹ座標系の原点
Ｐ１１〜Ｐ７２：座標点
Ｑ１，Ｑ２：指定点
Ｒ：面積率
Ｓ：実面積
Ｘ，Ｙ：二次元ＸＹ座標系の座標軸
Δｘ：１画素の実レイアウト上での横方向ピッチ
Δｙ：１画素の実レイアウト上での縦方向ピッチ
ΔＳ：単位実面積

Claims (12)

1. ＬＳＩレイアウトパターンを構成する複数の図形をベクタ形式の図形データとして格納するレイアウトデータ格納部と、
   オペレータの操作に基づいて、前記レイアウトデータ格納部に新たな図形データを格納し、必要に応じてこれに修正を加える設計作業部と、
   オペレータの操作に基づいて、前記ＬＳＩレイアウトパターンの所定箇所を所定倍率でレイアウト画像として表示するための表示指示を入力する表示指示入力部と、
   前記図形データのうち、前記表示指示の対象となる部分を展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する表示データ展開部と、
   前記レイアウト用画像データを格納するメモリ部と、
   前記ＬＳＩレイアウトパターンを表示するためのディスプレイ装置と、
   前記メモリ部に格納された前記レイアウト用画像データに基づく表示信号を前記ディスプレイ装置に与え、画面上に前記レイアウト画像を表示させる表示制御部と、
   を備えるＬＳＩ設計装置において、
   前記メモリ部をアクセスして、前記レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取部と、
   読み取った画素値に基づいて、個々の画素が、ＬＳＩレイアウトパターンを構成する図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定部と、
   前記内部画素の数を計数する画素数計数部と、
   計数した内部画素数Ｋに基づいて、現時点で前記ディスプレイ装置の画面上に表示されているレイアウト画像内のＬＳＩレイアウトパターンを構成する図形の面積に関する面積情報を前記ディスプレイ装置の画面上に表示する面積情報提示部と、
   を更に備えることを特徴とするＬＳＩ設計装置。
2. 請求項１に記載のＬＳＩ設計装置において、
   面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のＬＳＩレイアウトパターンを構成する図形の面積率Ｒを、レイアウト画像の全画素数Ｎと内部画素数Ｋとを用いたＲ＝Ｋ／Ｎなる演算により求め、求めた面積率Ｒを面積情報としてディスプレイ装置の画面上に表示する機能を有することを特徴とするＬＳＩ設計装置。
3. 請求項１または２に記載のＬＳＩ設計装置において、
   面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のＬＳＩレイアウトパターンを構成する図形の内部領域の実レイアウト上での実面積Ｓを、表示指示入力部が入力した倍率を考慮した換算演算を行うことにより求め、求めた実面積Ｓを面積情報としてディスプレイ装置の画面上に表示する機能を有することを特徴とするＬＳＩ設計装置。
4. 請求項３に記載のＬＳＩ設計装置において、
   面積情報提示部が、表示指示に応じた倍率でレイアウト画像を表示するために作成されたレイアウト用画像データについて、１画素に対応する実レイアウト上の単位実面積ΔＳを求め、画素数計数部が計数した内部画素数Ｋと前記単位実面積ΔＳとに基づいて、実面積Ｓを、Ｓ＝ΔＳ×Ｋなる演算により求めることを特徴とするＬＳＩ設計装置。
5. 請求項４に記載のＬＳＩ設計装置において、
   レイアウトデータ格納部が、個々の図形を定義するために必要な点の情報を、実レイアウト上での実寸を示す座標値としてもつ図形データを格納しており、
   面積情報提示部が、前記座標値を参照することにより、１画素の実レイアウト上での横方向ピッチΔｘおよび縦方向ピッチΔｙを認識し、単位実面積ΔＳを、ΔＳ＝Δｘ・Δｙなる演算により求めることを特徴とするＬＳＩ設計装置。
6. 請求項１〜５のいずれかに記載のＬＳＩ設計装置において、
   レイアウトデータ格納部が、個々の基本図形の形状および位置を示す図形データと、これら基本図形を組み合わせた合成図形としてＬＳＩレイアウトパターンを定義する合成方法を示す合成方法データと、を格納しており、
   表示データ展開部が、前記図形データおよび前記合成方法データに基づいて、メモリ部にラスタ形式のレイアウト用画像データを作成することを特徴とするＬＳＩ設計装置。
7. 請求項１〜６のいずれかに記載のＬＳＩ設計装置において、
   メモリ部が、レイアウト用画像データとともに、ラスタ形式の補助情報用画像データを格納し、
   表示制御部が、前記レイアウト用画像データおよび前記補助情報用画像データに基づく表示信号をディスプレイ装置に与え、画面上にレイアウト画像および補助情報画像を表示し、
   面積情報提示部が、面積情報を示す文字列を前記補助情報用画像データとして展開して前記メモリ部に格納する処理を行い、
   表示制御部が、前記面積情報を示す文字列を前記補助情報画像としてディスプレイ装置の画面上に表示させることを特徴とするＬＳＩ設計装置。
8. 請求項１〜７のいずれかに記載のＬＳＩ設計装置において、
   表示データ展開部、メモリ部、表示制御部を、画像処理用半導体集積回路によって構成したことを特徴とするＬＳＩ設計装置。
9. 請求項１〜７のいずれかに記載のＬＳＩ設計装置におけるレイアウトデータ格納部、設計作業部、表示指示入力部、画素値読取部、画素判定部、画素数計数部、面積情報提示部としてコンピュータを機能させるプログラム。
10. ベクタ形式の図形データで表現された図形についての面積に関する情報を計算して提示する図形面積情報の提示方法であって、
    前記ベクタ形式の図形データをメモリ上に展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する画像データ作成段階と、
    前記レイアウト用画像データに基づいて、ディスプレイ装置の画面上に前記図形を表示させる図形表示段階と、
    前記メモリ部をアクセスして、前記レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取段階と、
    読み取った画素値に基づいて、個々の画素が、図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定段階と、
    前記内部画素の数を計数する画素数計数段階と、
    計数した内部画素数Ｋに基づいて、現時点で前記ディスプレイ装置の画面上に表示されている図形の面積に関する面積情報を提示する面積情報提示段階と、
    をコンピュータが実行することを特徴とする図形面積情報の提示方法。
11. 請求項１０に記載の図形面積情報の提示方法において、
    面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の面積率Ｒを、レイアウト用画像データを構成する二次元画素配列の全画素数Ｎと内部画素数Ｋとを用いたＲ＝Ｋ／Ｎなる演算により求め、求めた面積率Ｒを面積情報としてディスプレイ装置の画面上に表示することを特徴とする図形面積情報の提示方法。
12. 請求項１０に記載の図形面積情報の提示方法において、
    レイアウト用画像データを構成する二次元画素配列上の１画素に対応する単位参考面積ΔＳを、図形の表示倍率ｍを用いて、ΔＳ＝ｆ（ｍ）なる関数として予め定義しておき、
    画像データ作成段階で、指定された表示倍率ｍに応じた大きさで図形が表示されるように図形データをメモリ上に展開してレイアウト用画像データを作成し、
    面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の参考面積Ｓを、Ｓ＝ΔＳ×Ｋなる演算により求め、求めた参考面積Ｓを面積情報としてディスプレイ装置の画面上に表示することを特徴とする図形面積情報の提示方法。

Images