JP2015022609A - Lsi設計装置 - Google Patents
Lsi設計装置 Download PDFInfo
- Publication number
- JP2015022609A JP2015022609A JP2013151333A JP2013151333A JP2015022609A JP 2015022609 A JP2015022609 A JP 2015022609A JP 2013151333 A JP2013151333 A JP 2013151333A JP 2013151333 A JP2013151333 A JP 2013151333A JP 2015022609 A JP2015022609 A JP 2015022609A
- Authority
- JP
- Japan
- Prior art keywords
- layout
- unit
- pixel
- area
- graphic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】表示データ展開部31は、表示指示入力部25の指示に基づき、レイアウトデータ格納部10内のベクタ形式の図形データDFをメモリ部32に展開し、ラスタ形式のレイアウト用画像データDLを生成する。表示制御部33は、これをディスプレイ装置40の画面に表示する。画素値読取部51は、メモリ部32をアクセスして、各画素の画素値を読み取り、画素判定部52は、個々の画素が図形の内部画素か外部画素かを判定する。画素数計数部53は内部画素数を計数し、面積情報提示部54は内部画素数Kに基づいて、現時点でディスプレイに表示されている図形の面積率を算出し、1画素に対応する単位実面積ΔSを用いて、実面積SをS=ΔS×Kなる演算により求める。
【選択図】図8
Description
LSIレイアウトパターンを構成する複数の図形をベクタ形式の図形データとして格納するレイアウトデータ格納部と、
オペレータの操作に基づいて、レイアウトデータ格納部に新たな図形データを格納し、必要に応じてこれに修正を加える設計作業部と、
オペレータの操作に基づいて、LSIレイアウトパターンの所定箇所を所定倍率でレイアウト画像として表示するための表示指示を入力する表示指示入力部と、
図形データのうち、表示指示の対象となる部分を展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する表示データ展開部と、
レイアウト用画像データを格納するメモリ部と、
LSIレイアウトパターンを表示するためのディスプレイ装置と、
メモリ部に格納されたレイアウト用画像データに基づく表示信号をディスプレイ装置に与え、画面上にレイアウト画像を表示させる表示制御部と、
を備えるLSI設計装置において、
メモリ部をアクセスして、レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取部と、
読み取った画素値に基づいて、個々の画素が、LSIレイアウトパターンを構成する図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定部と、
内部画素の数を計数する画素数計数部と、
計数した内部画素数Kに基づいて、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のLSIレイアウトパターンを構成する図形の面積に関する面積情報をディスプレイ装置の画面上に表示する面積情報提示部と、
を更に設けるようにしたものである。
面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のLSIレイアウトパターンを構成する図形の面積率Rを、レイアウト画像の全画素数Nと内部画素数Kとを用いたR=K/Nなる演算により求め、求めた面積率Rを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。
面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のLSIレイアウトパターンを構成する図形の内部領域の実レイアウト上での実面積Sを、表示指示入力部が入力した倍率を考慮した換算演算を行うことにより求め、求めた実面積Sを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。
面積情報提示部が、表示指示に応じた倍率でレイアウト画像を表示するために作成されたレイアウト用画像データについて、1画素に対応する実レイアウト上の単位実面積ΔSを求め、画素数計数部が計数した内部画素数Kと単位実面積ΔSとに基づいて、実面積Sを、S=ΔS×Kなる演算により求めるようにしたものである。
レイアウトデータ格納部が、個々の図形を定義するために必要な点の情報を、実レイアウト上での実寸を示す座標値としてもつ図形データを格納しており、
面積情報提示部が、この座標値を参照することにより、1画素の実レイアウト上での横方向ピッチΔxおよび縦方向ピッチΔyを認識し、単位実面積ΔSを、ΔS=Δx・Δyなる演算により求めるようにしたものである。
レイアウトデータ格納部が、個々の基本図形の形状および位置を示す図形データと、これら基本図形を組み合わせた合成図形としてLSIレイアウトパターンを定義する合成方法を示す合成方法データと、を格納しており、
表示データ展開部が、この図形データおよび合成方法データに基づいて、メモリ部にラスタ形式のレイアウト用画像データを作成するようにしたものである。
メモリ部が、レイアウト用画像データとともに、ラスタ形式の補助情報用画像データを格納し、
表示制御部が、レイアウト用画像データおよび補助情報用画像データに基づく表示信号をディスプレイ装置に与え、画面上にレイアウト画像および補助情報画像を表示し、
面積情報提示部が、面積情報を示す文字列を補助情報用画像データとして展開してメモリ部に格納する処理を行い、
表示制御部が、面積情報を示す文字列を補助情報画像としてディスプレイ装置の画面上に表示させるようにしたものである。
表示データ展開部、メモリ部、表示制御部を、画像処理用半導体集積回路によって構成したものである。
レイアウトデータ格納部、設計作業部、表示指示入力部、画素値読取部、画素判定部、画素数計数部、面積情報提示部を、コンピュータにプログラムを組み込むことにより構成したものである。
ベクタ形式の図形データをメモリ上に展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する画像データ作成段階と、
レイアウト用画像データに基づいて、ディスプレイ装置の画面上に図形を表示させる図形表示段階と、
メモリ部をアクセスして、レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取段階と、
読み取った画素値に基づいて、個々の画素が、図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定段階と、
内部画素の数を計数する画素数計数段階と、
計数した内部画素数Kに基づいて、現時点でディスプレイ装置の画面上に表示されている図形の面積に関する面積情報を提示する面積情報提示段階と、
をコンピュータによって実行させるようにしたものである。
面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の面積率Rを、レイアウト用画像データを構成する二次元画素配列の全画素数Nと内部画素数Kとを用いたR=K/Nなる演算により求め、求めた面積率Rを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。
レイアウト用画像データを構成する二次元画素配列上の1画素に対応する単位参考面積ΔSを、図形の表示倍率mを用いて、ΔS=f(m)なる関数として予め定義しておき、
画像データ作成段階で、指定された表示倍率mに応じた大きさで図形が表示されるように図形データをメモリ上に展開してレイアウト用画像データを作成し、
面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の参考面積Sを、S=ΔS×Kなる演算により求め、求めた参考面積Sを面積情報としてディスプレイ装置の画面上に表示するようにしたものである。
ここでは、まず、本発明と対比するため、従来の一般的なLSI設計装置における面積情報の算出方法を簡単に説明する。図1は、従来の一般的なLSI設計装置の基本構成を示すブロック図である。この設計装置は、図示のとおり、レイアウトデータ格納部10、設計作業部20、表示指示入力部25、GPU30、ディスプレイ装置40によって構成されている。
既に述べたとおり、LSIレイアウトパターンには、部分的に疎密差が生じると好ましくないという特殊な事情が存在する。そのため、設計段階において、個々の層を構成するレイアウトパターンごとに、部分的な疎密差が生じないような調整を行う必要がある。たとえば、図2に示すLSIレイアウトパターンの場合、指定点Q1付近と指定点Q2付近とを比較すると、前者の方が後者よりパターンの密度が高く、両者間に疎密差が生じていることがわかる。
続いて、本発明に係るLSI設計装置の構成および動作を説明する。図8は、本発明の基本的な実施形態に係るLSI設計装置の構成を示すブロック図である。この設計装置は、図1に示す従来装置に、更に、画素値読取部51、画素判定部52、画素数計数部53、面積情報提示部54を付加したものであり、その他の構成要素については、基本的には変更はない。
ここでは、本発明を図形面積情報の提示方法として把握し、その基本概念を説明する。本発明に係る図形面積情報の提示方法は、ベクタ形式の図形データで表現された図形についての面積に関する情報を計算して提示する方法であり、次の各段階によって構成される。
20:設計作業部
25:表示指示入力部
30:GPU
31:表示データ展開部
32:メモリ部
33:表示制御部
40:ディスプレイ装置
51:画素値読取部
52:画素判定部
53:画素数計数部
54:面積情報提示部
100:ディスプレイ画面
110:タイトルバー(補助情報)
120:コマンドメニュー(補助情報)
130:レイアウト画像
140:面積情報(補助情報)
150:データファイルリスト(補助情報)
D:ラスタ形式画像データ
DA:補助情報用画像データ(ラスタ形式)
DF:図形データ(ベクタ形式)
DL:レイアウト用画像データ(ラスタ形式)
DS:合成方法データ
F10〜F70:基本図形
K:内部画素数
M1,M2:ダミーパターン
N:レイアウト画像の全画素数N
O:二次元XY座標系の原点
P11〜P72:座標点
Q1,Q2:指定点
R:面積率
S:実面積
X,Y:二次元XY座標系の座標軸
Δx:1画素の実レイアウト上での横方向ピッチ
Δy:1画素の実レイアウト上での縦方向ピッチ
ΔS:単位実面積
Claims (12)
- LSIレイアウトパターンを構成する複数の図形をベクタ形式の図形データとして格納するレイアウトデータ格納部と、
オペレータの操作に基づいて、前記レイアウトデータ格納部に新たな図形データを格納し、必要に応じてこれに修正を加える設計作業部と、
オペレータの操作に基づいて、前記LSIレイアウトパターンの所定箇所を所定倍率でレイアウト画像として表示するための表示指示を入力する表示指示入力部と、
前記図形データのうち、前記表示指示の対象となる部分を展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する表示データ展開部と、
前記レイアウト用画像データを格納するメモリ部と、
前記LSIレイアウトパターンを表示するためのディスプレイ装置と、
前記メモリ部に格納された前記レイアウト用画像データに基づく表示信号を前記ディスプレイ装置に与え、画面上に前記レイアウト画像を表示させる表示制御部と、
を備えるLSI設計装置において、
前記メモリ部をアクセスして、前記レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取部と、
読み取った画素値に基づいて、個々の画素が、LSIレイアウトパターンを構成する図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定部と、
前記内部画素の数を計数する画素数計数部と、
計数した内部画素数Kに基づいて、現時点で前記ディスプレイ装置の画面上に表示されているレイアウト画像内のLSIレイアウトパターンを構成する図形の面積に関する面積情報を前記ディスプレイ装置の画面上に表示する面積情報提示部と、
を更に備えることを特徴とするLSI設計装置。 - 請求項1に記載のLSI設計装置において、
面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のLSIレイアウトパターンを構成する図形の面積率Rを、レイアウト画像の全画素数Nと内部画素数Kとを用いたR=K/Nなる演算により求め、求めた面積率Rを面積情報としてディスプレイ装置の画面上に表示する機能を有することを特徴とするLSI設計装置。 - 請求項1または2に記載のLSI設計装置において、
面積情報提示部が、現時点でディスプレイ装置の画面上に表示されているレイアウト画像内のLSIレイアウトパターンを構成する図形の内部領域の実レイアウト上での実面積Sを、表示指示入力部が入力した倍率を考慮した換算演算を行うことにより求め、求めた実面積Sを面積情報としてディスプレイ装置の画面上に表示する機能を有することを特徴とするLSI設計装置。 - 請求項3に記載のLSI設計装置において、
面積情報提示部が、表示指示に応じた倍率でレイアウト画像を表示するために作成されたレイアウト用画像データについて、1画素に対応する実レイアウト上の単位実面積ΔSを求め、画素数計数部が計数した内部画素数Kと前記単位実面積ΔSとに基づいて、実面積Sを、S=ΔS×Kなる演算により求めることを特徴とするLSI設計装置。 - 請求項4に記載のLSI設計装置において、
レイアウトデータ格納部が、個々の図形を定義するために必要な点の情報を、実レイアウト上での実寸を示す座標値としてもつ図形データを格納しており、
面積情報提示部が、前記座標値を参照することにより、1画素の実レイアウト上での横方向ピッチΔxおよび縦方向ピッチΔyを認識し、単位実面積ΔSを、ΔS=Δx・Δyなる演算により求めることを特徴とするLSI設計装置。 - 請求項1〜5のいずれかに記載のLSI設計装置において、
レイアウトデータ格納部が、個々の基本図形の形状および位置を示す図形データと、これら基本図形を組み合わせた合成図形としてLSIレイアウトパターンを定義する合成方法を示す合成方法データと、を格納しており、
表示データ展開部が、前記図形データおよび前記合成方法データに基づいて、メモリ部にラスタ形式のレイアウト用画像データを作成することを特徴とするLSI設計装置。 - 請求項1〜6のいずれかに記載のLSI設計装置において、
メモリ部が、レイアウト用画像データとともに、ラスタ形式の補助情報用画像データを格納し、
表示制御部が、前記レイアウト用画像データおよび前記補助情報用画像データに基づく表示信号をディスプレイ装置に与え、画面上にレイアウト画像および補助情報画像を表示し、
面積情報提示部が、面積情報を示す文字列を前記補助情報用画像データとして展開して前記メモリ部に格納する処理を行い、
表示制御部が、前記面積情報を示す文字列を前記補助情報画像としてディスプレイ装置の画面上に表示させることを特徴とするLSI設計装置。 - 請求項1〜7のいずれかに記載のLSI設計装置において、
表示データ展開部、メモリ部、表示制御部を、画像処理用半導体集積回路によって構成したことを特徴とするLSI設計装置。 - 請求項1〜7のいずれかに記載のLSI設計装置におけるレイアウトデータ格納部、設計作業部、表示指示入力部、画素値読取部、画素判定部、画素数計数部、面積情報提示部としてコンピュータを機能させるプログラム。
- ベクタ形式の図形データで表現された図形についての面積に関する情報を計算して提示する図形面積情報の提示方法であって、
前記ベクタ形式の図形データをメモリ上に展開して、二次元画素配列によって構成されるラスタ形式のレイアウト用画像データを作成する画像データ作成段階と、
前記レイアウト用画像データに基づいて、ディスプレイ装置の画面上に前記図形を表示させる図形表示段階と、
前記メモリ部をアクセスして、前記レイアウト用画像データを構成する各画素の画素値を読み取る画素値読取段階と、
読み取った画素値に基づいて、個々の画素が、図形の内部に位置する内部画素か外部に位置する外部画素かを判定する画素判定段階と、
前記内部画素の数を計数する画素数計数段階と、
計数した内部画素数Kに基づいて、現時点で前記ディスプレイ装置の画面上に表示されている図形の面積に関する面積情報を提示する面積情報提示段階と、
をコンピュータが実行することを特徴とする図形面積情報の提示方法。 - 請求項10に記載の図形面積情報の提示方法において、
面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の面積率Rを、レイアウト用画像データを構成する二次元画素配列の全画素数Nと内部画素数Kとを用いたR=K/Nなる演算により求め、求めた面積率Rを面積情報としてディスプレイ装置の画面上に表示することを特徴とする図形面積情報の提示方法。 - 請求項10に記載の図形面積情報の提示方法において、
レイアウト用画像データを構成する二次元画素配列上の1画素に対応する単位参考面積ΔSを、図形の表示倍率mを用いて、ΔS=f(m)なる関数として予め定義しておき、
画像データ作成段階で、指定された表示倍率mに応じた大きさで図形が表示されるように図形データをメモリ上に展開してレイアウト用画像データを作成し、
面積情報提示段階で、現時点でディスプレイ装置の画面上に表示されている図形の参考面積Sを、S=ΔS×Kなる演算により求め、求めた参考面積Sを面積情報としてディスプレイ装置の画面上に表示することを特徴とする図形面積情報の提示方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013151333A JP6248445B2 (ja) | 2013-07-22 | 2013-07-22 | Lsi設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013151333A JP6248445B2 (ja) | 2013-07-22 | 2013-07-22 | Lsi設計装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015022609A true JP2015022609A (ja) | 2015-02-02 |
JP6248445B2 JP6248445B2 (ja) | 2017-12-20 |
Family
ID=52486979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013151333A Active JP6248445B2 (ja) | 2013-07-22 | 2013-07-22 | Lsi設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6248445B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106814987A (zh) * | 2016-12-13 | 2017-06-09 | 海纳医信(北京)软件科技有限责任公司 | 显示方法和装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7188148B2 (ja) | 2019-02-01 | 2022-12-13 | 住友金属鉱山株式会社 | スパッタリングターゲットおよび電極膜 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132113A (ja) * | 2001-10-19 | 2003-05-09 | Dainippon Printing Co Ltd | フォトマスクデータ表示装置用の面積計算装置及びフォトマスクデータの表示装置 |
JP2006041087A (ja) * | 2004-07-26 | 2006-02-09 | Orion Denki Kk | 両面プリント基板及びそのパターン形成方法 |
-
2013
- 2013-07-22 JP JP2013151333A patent/JP6248445B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003132113A (ja) * | 2001-10-19 | 2003-05-09 | Dainippon Printing Co Ltd | フォトマスクデータ表示装置用の面積計算装置及びフォトマスクデータの表示装置 |
JP2006041087A (ja) * | 2004-07-26 | 2006-02-09 | Orion Denki Kk | 両面プリント基板及びそのパターン形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106814987A (zh) * | 2016-12-13 | 2017-06-09 | 海纳医信(北京)软件科技有限责任公司 | 显示方法和装置 |
CN106814987B (zh) * | 2016-12-13 | 2020-05-05 | 海纳医信(北京)软件科技有限责任公司 | 显示方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6248445B2 (ja) | 2017-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5953382B2 (ja) | 3dモデル用注釈付け方法、およびコンピュータにより読取可能な非一時的なプログラム記憶媒体 | |
US10481754B2 (en) | Systems and methods for manipulating a 3D object in a 3D model using a software widget and surface constraints | |
US10147242B2 (en) | Distance field coupled fitted deformation lattices for shape modification | |
JP2003288144A (ja) | 表示制御方法、これを用いたプログラム及び情報処理装置 | |
JP2009054018A (ja) | 画像検索装置、画像検索方法及びプログラム | |
JP2015518217A (ja) | 3次元客体生成装置及びその方法 | |
JP2010176596A (ja) | 可視化対象データの構造化装置、方法、及びプログラム、可視化対象データの可視化装置、方法、及びプログラム | |
CN110428504B (zh) | 文本图像合成方法、装置、计算机设备和存储介质 | |
JP5195641B2 (ja) | ハーネス検証装置およびハーネス検証プログラム | |
US10403040B2 (en) | Vector graphics rendering techniques | |
JP5955139B2 (ja) | 画像配置制御装置、画像配置制御方法、及びプログラム | |
JP6248445B2 (ja) | Lsi設計装置 | |
CN112734900A (zh) | 阴影贴图的烘焙方法、装置、设备及计算机可读存储介质 | |
US6856325B2 (en) | Information processing method and apparatus | |
JP2008242611A (ja) | 3次元モデル部分表示方法、3次元モデル部分表示装置、及び、3次元モデル部分表示プログラム | |
US20230418430A1 (en) | Simulated environment for presenting virtual objects and virtual resets | |
CN112902968B (zh) | 一种高效率三维数字导航地球生成方法及系统 | |
US20230419627A1 (en) | Object modeling based on properties and images of an object | |
CN118314282A (zh) | 三维模型的图元控制方法、系统、设备和存储介质 | |
JP2010039550A (ja) | 情報処理装置及び情報処理方法、並びにプログラム | |
JP6152721B2 (ja) | 図形のアウトライン表示装置 | |
JP2017107465A (ja) | 演算処理装置、演算処理システムおよび演算処理方法 | |
KR20240086390A (ko) | 3차원 공간의 구현 방법 | |
JP5591092B2 (ja) | 表示制御装置、表示制御方法、及び、プログラム | |
JP2014182634A (ja) | 情報処理装置、情報処理装置の制御方法、コンピュータプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6248445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |