JP2015019441A - バランス補正装置及び蓄電装置 - Google Patents

Abstract

【課題】蓄電セルが逆接続された場合に回路や素子の損傷を確実に防ぐ。
【解決手段】スイッチング素子Ｓ１，Ｓ２をオンオフ制御することにより、インダクタＬを介して蓄電セルＢ１，Ｂ２の電圧を均等化させるバランス補正装置において、蓄電セルＢ１の正負端子間にダイオードＤ１を逆方向接続し、蓄電セルＢ１の正負端子間にダイオードＤ１とともにヒューズＦ１を直列接続し、蓄電セルＢ２の正負端子間にダイオードＤ２を逆方向接続し、蓄電セルＢ２の正負端子間にダイオードＤ２とともにヒューズＦ２を直列接続し、蓄電セルＢ１、ダイオードＤ１、及びヒューズＦ１が、インダクタＬを含まない第１の閉回路を構成し、蓄電セルＢ２、ダイオードＤ２、及びヒューズＦ２が、インダクタＬを含まない第２の閉回路を構成するようにする。
【選択図】図１

Description

この発明は、直列接続された複数の蓄電セルからなる集合電池において、蓄電セル間又は直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置及び蓄電装置に関する。

複数の蓄電セルが直列接続されてなる集合電池にあっては、放電能力の低下や寿命の短縮化を防ぐために蓄電セル間の電圧（起電力）のばらつきを抑える必要がある。とくに電気自動車等に用いられる蓄電装置のように、多数の蓄電セルからなる集合電池については蓄電セル間の電圧のばらつきを厳密に抑えることが求められる。

蓄電セル間の電圧を均等化させる仕組みとして、例えば、特許文献１には、直列接続された２次電池Ｂ１，Ｂ２の接続点にインダクタＬの一端を接続しておき、インダクタＬの他端を電池Ｂ１の他端に接続して形成される第１閉回路に電流を流す第１モードと、インダクタＬの他端を電池Ｂ２の他端に接続して形成される第２閉回路に電流を流す第２モードとを短時間ずつ交互に繰り返す動作（スイッチング動作）を適当な期間、実行することにより、電池Ｂ１と電池Ｂ２の電圧を均等化する、いわゆるコンバータ方式のバランス補正方法について開示されている。

また特許文献２には、直列に接続された第１の蓄電セルおよび第２の蓄電セルの電圧を均等化させるバランス補正装置として、第１の蓄電セルの一端と第２の蓄電セルの一端との接続点に、一端が電気的に接続されるインダクタと、インダクタの他端と第１の蓄電セルの他端との間に電気的に接続される第１のスイッチング素子と、インダクタの他端と第２の蓄電セルの他端との間に電気的に接続される第２のスイッチング素子と、インダクタに直列に接続され、インダクタに流れる電流の大きさが予め定められた値を超えると、インダクタに流れる電流を制限する電流制限素子とを備えるものが記載されている。

特開２００１−１８５２２９号公報 特開２０１２−１９１６７９号公報

図１１はコンバータ方式のバランス補正回路６の一例である。同図に示すように、蓄電セルＢ１とＢ２とが直列接続されて集合電池３を構成している。集合電池３の正負端子３１，３２には、例えば、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路等）や、集合電池３の電力を利用する負荷（例えば、モータ、電子回路、電気製品等）が接続される。

蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路には、インダクタＬの一端が接続している。インダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１が設けられている。インダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２が設けられている。

スイッチング素子Ｓ１，Ｓ２は、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、制御回路１０によって生成される制御信号φ１，φ２によって制御されるゲートドライバＧ１，Ｇ２によって、一方のスイッチング素子がオンしているときに他方のスイッチング素子がオフするように、互いに相補的に動作する。

同図に示すように、インダクタＬの一端と蓄電セルＢ１の正極との間には、容量素子Ｃ１が、またインダクタＬの一端と蓄電セルＢ２の負極との間には、容量素子Ｃ２が、夫々設けられている。容量素子Ｃ１，Ｃ２は、例えば、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチングにより蓄電セルＢ１，Ｂ２に生じる電圧変化の緩和等を目的として設けられる。

このバランス補正回路において、制御回路１０は、制御信号を出力してゲートドライバＧ１，Ｇ２を制御することにより、スイッチング素子Ｓ１及びスイッチング素子Ｓ２を所定のデューティ比で交互にオンオフ制御する。これにより蓄電セルＢ１と蓄電セルＢ２との間でエネルギーの授受が行われ、その結果、蓄電セルＢ１と蓄電セルＢ２の電圧が均等化される。

ところで、以上の構成からなるバランス補正回路６において、例えば、製品のテスト段階等において作業者等が接続操作を誤ったり、製品を購入したユーザが使用方法を誤るなどして蓄電セルＢ１，Ｂ２の少なくともいずれかが逆接続された場合、スイッチング素子Ｓ１，Ｓ２や制御回路１０に耐圧を超える大きな電圧が印加されてバランス補正回路６を損傷してしまう可能性がある。また逆接続された状態を放置すれば蓄電セルＢ１，Ｂ２の液漏れ、破損、破裂等の事故に繋がり、蓄電セルＢ１，Ｂ２の寿命も短くなる。このため、バランス補正回路６には、蓄電セルＢ１，Ｂ２が逆接続された場合を想定して適切な対策を講じることが求められる。

本発明は、このような課題を解決すべくなされたもので、蓄電セルが逆接続された場合を想定して適切な対策が講じられたバランス補正装置及び蓄電装置を提供することを目的としている。

上記目的を達成するための本発明のうちの一つは、直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、前後して接続する第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第１のスイッチング素子と、前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第２のスイッチング素子と、前記第１のスイッチング素子及び前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、前記第１の蓄電モジュールの正負端子間に逆方向接続される、第１の一方向性素子と、前記第１の蓄電モジュールの正負端子間に前記第１の一方向性素子とともに直列接続される、第１の電流制限素子と、前記第２の蓄電モジュールの正負端子間に逆方向接続される、第２の一方向性素子と、前記第２の蓄電モジュールの正負端子間に前記第２の一方向性素子とともに直列接続される、第２の電流制限素子とを備え、前記第１の蓄電モジュール、前記第１の一方向性素子、及び前記第１の電流制限素子は、前記インダクタを含まない第１の閉回路を構成し、前記第２の蓄電モジュール、前記第２の一方向性素子、及び前記第２の電流制限素子は、前記インダクタを含まない第２の閉回路を構成する。

本発明の他の一つは、上記バランス補正装置であって、前記第１の閉回路は、前記第２の電流制限素子を含まず、前記第２の閉回路は、前記第１の電流制限素子を含まない。

本発明の他の一つは、上記バランス補正装置であって、前記第１の一方向性素子の逆電圧は前記第１の蓄電モジュールの最大電圧よりも高く、前記第２の一方向性素子の逆電圧は前記第２の蓄電モジュールの最大電圧よりも高い。

本発明の他の一つは、上記バランス補正装置であって、前記第１の一方向性素子及び前記第２の一方向性素子は、ダイオードである。

本発明の他の一つは、上記バランス補正装置であって、前記第１の電流制限素子及び前記第２の電流制限素子は、ヒューズである。

本発明の他の一つは、上記バランス補正装置であって、前記ヒューズは、過電流遮断型ヒューズまたは温度ヒューズである。

本発明の他の一つは、蓄電装置であって、前記直列接続された複数の蓄電セルと上記バランス補正装置を備える。

その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。

本発明によれば、蓄電セルが逆接続された場合を想定して適切な対策が講じられたバランス補正装置及び蓄電装置を提供することができ、例えば、蓄電セルが逆接続された場合に回路や素子の損傷を確実に防ぐことができる。

バランス補正回路１の一例である。 （ａ）は、制御回路１０が第１の期間に出力する制御信号φ１，φ２の波形であり、（ｂ）乃至（ｄ）は、第１の期間においてインダクタＬを流れる電流の波形である。 蓄電セルＢ１が逆接続された場合におけるバランス補正回路１の動作を説明する図である。 蓄電セルＢ２が逆接続された場合におけるバランス補正回路１の動作を説明する図である。 比較例として示すバランス補正回路１である。 ３つの蓄電セルＢ１〜Ｂ３の電圧を均等化するバランス補正回路１の一例である。 実施例２として示すバランス補正回路１である。 実施例２として示す、３つの蓄電セルＢ１〜Ｂ３の電圧を均等化するバランス補正回路１の一例である。 実施例３として示すバランス補正回路１である。 実施例３として示す、３つの蓄電セルＢ１〜Ｂ３の電圧を均等化するバランス補正回路１の一例である。 コンバータ方式のバランス補正回路６の一例である。

以下、本発明の実施形態について説明する。尚、以下の説明において、同一又は類似の部分に同一の符号を付して重複する説明を省略することがある。

図１は実施例１として示すバランス補正回路１（バランス補正装置）である。バランス補正回路１は、例えば、直列接続された複数の蓄電セルからなる集合電池を利用する蓄電装置（電気自動車、ハイブリッド自動車、電気二輪車、鉄道車両、昇降機、系統連携用蓄電装置、パーソナルコンピュータ、ノートブック型コンピュータ、携帯電話機、スマートフォン、ＰＤＡ機器等）に適用される。蓄電セルは、例えば、リチウムイオン二次電池、リチウムイオンポリマー二次電池等であるが、電気二重層キャパシタ等の他の種類の蓄電素子であってもよい。

集合電池を構成している蓄電セル間で製造品質や劣化の度合いが異なる場合、蓄電セル間の電池特性（電池容量、放電電圧特性）に差が生じることがあり、この電池特性の差に起因して、充放電時等に蓄電セル間の電圧にばらつきが生じることがある。そこでこのようなばらつきの発生を抑制すべく、バランス補正回路１は、蓄電セル間の電圧もしくは直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化（セルバランスの確保）させるように動作する。

同図に示すように、直列接続された蓄電セルＢ１及び蓄電セルＢ２によって集合電池３が構成されている。集合電池３の正負端子３１，３２には、例えば、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路等）、集合電池３の起電力を利用して機能する負荷（例えば、モータ、電子回路、電気製品等）等が接続される。

蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路には、インダクタＬの一端が接続している。インダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１が設けられている。インダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２が設けられている。

スイッチング素子Ｓ１，Ｓ２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、制御回路１０（スイッチング制御部）によって生成される制御信号φ１，φ２によって制御されるゲートドライバＧ１，Ｇ２によって、一方のスイッチング素子がオンの場合は他方のスイッチング素子がオフするように互いに相補的に動作する。尚、スイッチング素子Ｓ１，Ｓ２はバイポーラトランジスタを用いて構成してもよい。

インダクタＬの一端と蓄電セルＢ１の正極との間には、容量素子Ｃ１が、インダクタＬの一端と蓄電セルＢ２の負極との間には、容量素子Ｃ２が、夫々設けられている。容量素子Ｃ１，Ｃ２は、例えば、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチングにより蓄電セルＢ１，Ｂ２に生じる電圧変化の緩和などを目的として設けられる。また容量素子Ｃ１は、接続点Ｊ４と接続点Ｊ５との間等に設けてもよい（容量素子Ｃ１の両端子を夫々、接続点Ｊ４、接続点Ｊ５に接続する）。

同図に示すように、制御回路１０は、制御信号生成回路１０１、デューティ比制御回路１０２、及び計測回路１０３（電圧計測部）を備える。

制御信号生成回路１０１は、ゲートドライバＧ１，Ｇ２の夫々に供給する２相の制御信号φ１，φ２を生成する。尚、本実施形態においては、制御信号φ１，φ２は、所定のデューティ比（例えば５０％）の２相の方形波（例えばＰＷＭパルス（PWM:Pulse Width Modulation）であるものとする。

デューティ比制御回路１０２は、制御信号生成回路１０１が生成する制御信号φ１，φ２のデューティ比を制御する。またデューティ比制御回路１０２は、例えば、計測回路１０３の計測値から取得される蓄電セルＢ１，Ｂ２の電圧に応じて、蓄電セルＢ１，Ｂ２間の電圧が、迅速性、安全性、効率向上等の観点から適切に均等化されるように、制御信号φ１，φ２のデューティ比を制御する機能を備える。

計測回路１０３は、バランス補正回路１を構成している線路の所定部位の電圧の計測値をリアルタイムに取得し、取得した計測値を制御信号生成回路１０１やデューティ比制御回路１０２に伝達する。

同図に示すように、蓄電セルＢ１の正負端子間には、一方向性素子であるダイオードＤ１が逆方向に接続されている。また蓄電セルＢ１の正負端子間には、ダイオードＤ１と直列に電流制限素子としてヒューズＦ１が接続されている。蓄電セルＢ１、ダイオードＤ１、及びヒューズＦ１は、インダクタＬを含まない第１の閉回路（蓄電セルＢ１の負極、接続点Ｊ１、ヒューズＦ１、接続点Ｊ９、ダイオードＤ１のアノード、ダイオードＤ１のカソード、接続点Ｊ１０、接続点Ｊ６、及び蓄電セルＢ１の正極をこの順に結んで構成される回路）を構成している。

ダイオードＤ１には、その逆電圧Ｖ_ＲＭが、蓄電セルＢ１が取り得る最大電圧よりも高いものを選択している。またヒューズＦ１には、その溶断電流（遮断電流）が、正常動作時のインダクタ電流よりも大きく、スイッチング素子Ｓ１，Ｓ２や制御回路１０に損傷を与える最低電流よりも小さいものを選択している。ヒューズＦ１は、例えば、過電流遮断型ヒューズまたは温度ヒューズであるが、スイッチング素子Ｓ１，Ｓ２や制御回路１０を確実に保護する観点からすれば、遮断動作が高速に行われるものを選択することが好ましい。同図に示すように、後述するヒューズＦ２は第１の閉回路の構成要素ではない。

同図に示すように、蓄電セルＢ２の正負端子間には、一方向性素子であるダイオードＤ２が逆方向に接続されている。また蓄電セルＢ２の正負端子間には、ダイオードＤ２と直列に電流制限素子としてヒューズＦ２が接続されている。蓄電セルＢ２、ダイオードＤ２、及びヒューズＦ２は、インダクタＬを含まない第２の閉回路（蓄電セルＢ２の負極、接続点Ｊ７、ヒューズＦ２、接続点Ｊ１１、ダイオードＤ２のアノード、ダイオードＤ２のカソード、接続点Ｊ８、接続点Ｊ１、及び蓄電セルＢ２の正極をこの順に結んで構成される回路）を構成している。

ダイオードＤ２には、その逆電圧Ｖ_ＲＭが、蓄電セルＢ２が取り得る最大電圧よりも高いものを選択している。またヒューズＦ２には、その溶断電流（遮断電流）が、正常動作時のインダクタ電流よりも大きく、スイッチング素子Ｓ１，Ｓ２や制御回路１０に損傷を与える最低電流よりも小さいものを選択している。ヒューズＦ２は、例えば、過電流遮断型ヒューズまたは温度ヒューズであるが、スイッチング素子Ｓ１，Ｓ２や制御回路１０を確実に保護する観点から、遮断動作が高速に行われるものを選択することが好ましい。同図に示すように、ヒューズＦ１は第２の閉回路の構成要素ではない。

続いて以上の構成からなるバランス補正回路１の基本的な動作について、図２を参照しつつ説明する。

図２（ａ）は、制御回路１０が、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間に生成する、制御信号φ１，φ２の波形である。同図に示すように、上記期間中、制御回路１０は、例えば、同一周期で相補的にオンオフされる方形波からなる制御信号φ１，φ２を生成する。

図２（ｂ）〜（ｄ）は、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間においてインダクタＬを流れる電流ｉＬの波形である。このうち図２（ｂ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも大きい場合にインダクタＬを流れる電流ｉＬの波形であり、図２（ｃ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも小さい場合にインダクタＬを流れる電流ｉＬの波形であり、図２（ｄ）は、蓄電セルＢ１の電圧Ｅ１と蓄電セルＢ２の電圧Ｅ２とが均等である（略等しい）場合にインダクタＬを流れる電流ｉＬの波形である。

ここで図２（ｂ）に示すように、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも大きい場合（Ｅ１＞Ｅ２）、スイッチング素子Ｓ１がオンでスイッチング素子Ｓ２がオフの期間中は、主に蓄電セルＢ１の正極→接続点Ｊ６→接続点Ｊ４→スイッチング素子Ｓ１→接続点Ｊ２→インダクタＬ→接続点Ｊ３→ヒューズＦ１→接続点Ｊ１→蓄電セルＢ１の負極の経路（以下、これを第１経路と称する。）で電流ｉＬが流れる。つまりこの期間中は主に図１に示す実線矢印の方向に電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。

その後、スイッチング素子Ｓ１がオフしてスイッチング素子Ｓ２がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→接続点Ｊ３→ヒューズＦ１→接続点Ｊ１→蓄電セルＢ２の正極→蓄電セルＢ２の負極→接続点Ｊ７→ヒューズＦ２→接続点Ｊ５→スイッチング素子Ｓ２→インダクタＬの経路で放出され、これにより蓄電セルＢ２が充電される。そしてインダクタＬのエネルギーが無くなると、インダクタＬには逆方向に電流ｉＬが流れ始める。

また図２（ｃ）に示すように、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも小さい場合（Ｅ１＜Ｅ２）、スイッチング素子Ｓ１がオフでスイッチング素子Ｓ２がオンの期間中は、主に蓄電セルＢ２の正極→接続点Ｊ１→ヒューズＦ１→接続点Ｊ３→インダクタＬ→接続点Ｊ２→スイッチング素子Ｓ２→接続点Ｊ５→ヒューズＦ２→接続点Ｊ７→蓄電セルＢ２の負極の経路（以下、これを第２経路と称する。）で電流ｉＬが流れる。つまりこの期間中は主に図１に示す破線矢印の方向に電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。

その後、スイッチング素子Ｓ２がオフしてスイッチング素子Ｓ１がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→接続点Ｊ２→スイッチング素子Ｓ１→接続点Ｊ４→接続点Ｊ６→蓄電セルＢ１の正極→蓄電セルＢ１の負極→接続点Ｊ１→ヒューズＦ１→接続点Ｊ３→インダクタＬの経路で放出され、これにより蓄電セルＢ１が充電される。そしてインダクタＬのエネルギーが無くなると、インダクタＬには逆方向に電流ｉＬが流れ始める。

このように、蓄電セルＢ１，Ｂ２間の電圧に差が存在する場合、第１経路及び第２経路に交互に電流ｉＬが流れることにより、蓄電セルＢ１と蓄電セルＢ２との間でエネルギーの授受が行われ、その結果両者の電圧が均等化されてセルバランスが確保される。尚、図２（ｄ）に示すように、蓄電セルＢ１の電圧Ｅ１と蓄電セルＢ２の電圧Ｅ２とが均等である場合（Ｅ１＜Ｅ２）、スイッチング素子Ｓ１，Ｓ２のオンオフ制御に伴って蓄電セルＢ１，Ｂ２間で授受されるエネルギーの収支はバランスしており、蓄電セルＢ１，Ｂ２間の電圧は均等に保たれる。

制御回路１０は、計測回路１０３によって計測される電圧（蓄電セルＢ１，Ｂ２の夫々の端子間の電圧（例えば、接続点Ｊ４−Ｊ３間の電圧、接続点Ｊ３−Ｊ５の間の電圧等）をリアルタイムに監視しており、蓄電セルＢ１，Ｂ２の電圧が均等であること（略一致していること）を検知すると、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を停止する。

尚、蓄電セルＢ１，Ｂ２間の電圧が、迅速性、安全性、効率向上等の観点から適切に均等化されるように、制御回路１０が、例えば、計測回路１０３の計測値から取得される蓄電セルＢ１，Ｂ２の電圧に応じて制御信号φ１，φ２のデューティ比を制御してもよい。

＜逆接続時の動作＞
続いて、蓄電セルＢ１又は蓄電セルＢ２が誤って逆接続された場合のバランス補正回路１の動作について説明する。

まず蓄電セルＢ１が逆接続された場合のバランス補正回路１の動作について説明する。
図３に示すように、蓄電セルＢ１が逆接続された場合、接続点Ｊ１が接続点Ｊ６よりも高電位となるため、逆接続された蓄電セルＢ１の正極から、接続点Ｊ１→ヒューズＦ１→接続点Ｊ９→ダイオードＤ１（順方向）→接続点Ｊ１０→接続点Ｊ６→蓄電セルＢ１の負極の経路で第１閉回路に電流が流れ、その結果、ヒューズＦ１が溶断する。従って、蓄電セルＢ１が逆接続された場合でも、スイッチング素子Ｓ１，Ｓ２や制御回路１０に夫々の耐圧を超えるような電圧が印加されたり、スイッチング素子Ｓ１，Ｓ２や制御回路１０に向かって大電流が流れ込むようなことはなく、スイッチング素子Ｓ１，Ｓ２及び制御回路１０を確実に保護することができる。

尚、前述したように、ダイオードＤ１の逆電圧Ｖ_ＲＭは蓄電セルＢ１が取り得る最大電圧よりも高いので、蓄電セルＢ１が正しく接続されている限り、バランス補正回路１が正常動作中にダイオードＤ１が通電してしまうことはない。また前述したようにヒューズＦ１の溶断電流（遮断電流）はバランス補正回路１が正常動作中におけるインダクタ電流よりも大きいので、蓄電セルＢ１が正しく接続されている限り、バランス補正回路１が正常動作中にヒューズＦ１が溶断してしまうようなことはない。

続いて蓄電セルＢ２が逆接続された場合のバランス補正回路１の動作について説明する。
図４に示すように、蓄電セルＢ２が逆接続された場合、接続点Ｊ７が接続点Ｊ１よりも高電位となるため、逆接続された蓄電セルＢ２の正極から、接続点Ｊ７→ヒューズＦ２→接続点Ｊ１１→ダイオードＤ２（順方向）→接続点Ｊ８→接続点Ｊ１→蓄電セルＢ２の負極の経路で第２閉回路に電流が流れ、その結果、ヒューズＦ２が溶断する。従って、蓄電セルＢ２が逆接続された場合でも、スイッチング素子Ｓ１，Ｓ２や制御回路１０に夫々の耐圧を超えるような電圧が印加されたり、スイッチング素子Ｓ１，Ｓ２や制御回路１０に向かって大電流が流れ込むようなことはなく、スイッチング素子Ｓ１，Ｓ２及び制御回路１０を確実に保護することができる。

尚、前述したように、ダイオードＤ２の逆電圧Ｖ_ＲＭは蓄電セルＢ２が取り得る最大電圧よりも高いので、蓄電セルＢ２が正しい方向に接続されている限り、バランス補正回路１が正常動作中にダイオードＤ２が通電してしまうことはない。また前述したようにヒューズＦ２の溶断電流（遮断電流）はバランス補正回路１が正常動作中におけるインダクタ電流よりも大きいので、蓄電セルＢ２が正しく接続されている限り、バランス補正回路１が正常動作中にヒューズＦ２が溶断してしまうようなことはない。

ところで、図５に示すように、例えば、ダイオードＤ１を、インダクタＬに対してスイッチング素子Ｓ１側に設ける（ダイオードＤ１の一端を接続点Ｊ２を含む線路に接続し、他端を接続点Ｊ４を含む線路に接続する）ことも考えられる。

しかしながらこの場合は、蓄電セルＢ１が逆接続された場合にインダクタＬを経由してダイオードＤ１に電流が流れ（逆接続された蓄電セルＢ１の正極から、接続点Ｊ１→ヒューズＦ１→接続点Ｊ３→インダクタＬ→接続点Ｊ２１→ダイオードＤ１（順方向）→接続点Ｊ２２→接続点Ｊ４→接続点Ｊ６→蓄電セルＢ１の負極の経路で電流が流れる）、電流経路にインダクタＬが介在することにより、蓄電セルＢ１が逆接続されてからヒューズＦ１を流れる電流が溶断電流に達するまでに遅延が生じ、その間に制御回路１０に逆電圧が印加されることにより、スイッチング素子Ｓ１，Ｓ２や制御回路１０が破損してしまう可能性がある。

これに対し、図１に示したバランス補正回路１の場合には、蓄電セルＢ１が逆接続された場合に電流経路にインダクタＬが介在しないため、蓄電セルＢ１が逆接続されると直ちにヒューズＦ１が溶断し、スイッチング素子Ｓ１，Ｓ２や制御回路１０に逆電圧が印加されるのを確実に防ぐことができる。尚、以上のことは蓄電セルＢ２が逆接続された場合も同様である。

＜蓄電セルが３つ以上である場合＞
以上に説明したバランス補正回路１の構成は、３つ以上の蓄電セルが存在する場合に拡張することができる。

図６は３つ以上の蓄電セルが存在する場合の一例として示す、３つの蓄電セルＢ１〜Ｂ３の電圧の均等化に対応したバランス補正回路１の一例である。同図において、制御回路１０は、スイッチング素子Ｓ１，Ｓ２を相補的にオンオフして蓄電セルＢ１の電圧と蓄電セルＢ２の電圧を均等化させ、またスイッチング素子Ｓ３，Ｓ４を相補的にオンオフして蓄電セルＢ２の電圧と蓄電セルＢ３の電圧を均等化させる。これらの制御により蓄電セルＢ２の電圧は、２つの蓄電セルＢ１，Ｂ３の双方の電圧と均等化されることになり、その結果、３つの蓄電セルＢ１，Ｂ２，Ｂ３の電圧が均等化される。

容量素子Ｃ１〜Ｃ４は、いずれもスイッチング素子Ｓ１，Ｓ２のオンオフ動作に起因して生じるノイズの低減、蓄電セルＢ１，Ｂ２の夫々に生じる電圧変化の緩和などを目的として設けられる。

蓄電セルＢ１、ダイオードＤ１、及びヒューズＦ１は、インダクタＬ１を含まない第１の閉回路（蓄電セルＢ１の負極、接続点Ｊ６１、ヒューズＦ１、接続点Ｊ６９、ダイオードＤ１のアノード、ダイオードＤ１のカソード、接続点Ｊ７０、接続点Ｊ６６、及び蓄電セルＢ１の正極をこの順に結んで構成される回路）を構成している。ダイオードＤ１は、その逆電圧Ｖ_ＲＭが蓄電セルＢ１が取り得る最大電圧よりも高いものを選択している。またヒューズＦ１は、その溶断電流（遮断電流）が、正常動作時のインダクタ電流よりも大きく、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に損傷を与える最低電流よりも小さいものを選択している。尚、後述するヒューズＦ２及びヒューズＦ３は、第１の閉回路の構成要素ではない。

蓄電セルＢ２、ダイオードＤ２、及びヒューズＦ２は、インダクタＬ１を含まない第２の閉回路（蓄電セルＢ２の負極、接続点Ｊ６７、ヒューズＦ２、接続点Ｊ７１、ダイオードＤ２のアノード、ダイオードＤ２のカソード、接続点Ｊ７２、接続点Ｊ６１、及び蓄電セルＢ２の正極をこの順に結んで構成される回路）を構成している。ダイオードＤ２は、その逆電圧Ｖ_ＲＭが蓄電セルＢ２が取り得る最大電圧よりも高いものを選択している。またヒューズＦ２は、その溶断電流（遮断電流）が、正常動作時のインダクタ電流よりも大きく、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に損傷を与える最低電流よりも小さいものを選択している。尚、ヒューズＦ１及び後述するヒューズＦ３は第２の閉回路の構成要素ではない。

蓄電セルＢ３、ダイオードＤ３、及びヒューズＦ３は、インダクタＬ２を含まない第３の閉回路（蓄電セルＢ３の負極、接続点Ｊ８１、ヒューズＦ３、接続点Ｊ８５、ダイオードＤ３のアノード、ダイオードＤ３のカソード、接続点Ｊ６８、接続点Ｊ６７、及び蓄電セルＢ３の正極をこの順に結んで構成される回路）を構成している。ダイオードＤ３は、その逆電圧Ｖ_ＲＭが蓄電セルＢ３が取り得る最大電圧よりも高いものを選択している。またヒューズＦ３は、その溶断電流（遮断電流）が、正常動作時のインダクタ電流よりも大きく、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に損傷を与える最低電流よりも小さいものを選択している。尚、ヒューズＦ１及びヒューズＦ２は第２の閉回路の構成要素ではない。

同図に示すバランス補正回路１において、蓄電セルＢ１が誤って逆接続された場合、接続点Ｊ６１が接続点Ｊ６６よりも高電位となるため、逆接続された蓄電セルＢ１の正極から、接続点Ｊ６１→ヒューズＦ１→接続点Ｊ６９→ダイオードＤ１（順方向）→接続点Ｊ７０→接続点Ｊ６６→蓄電セルＢ１の負極の経路で第１閉回路に電流が流れ、その結果、ヒューズＦ１が溶断する。従って、蓄電セルＢ１が逆接続された場合でも、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に夫々の耐圧を超えるような電圧が印加されたり、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に向かって大電流が流れ込むようなことはなく、スイッチング素子Ｓ１〜Ｓ４及び制御回路１０を確実に保護することができる。

また蓄電セルＢ２が逆接続された場合、接続点Ｊ６７が接続点Ｊ６１よりも高電位となるため、逆接続された蓄電セルＢ２の正極から、接続点Ｊ６７→ヒューズＦ２→接続点Ｊ７１→ダイオードＤ２（順方向）→接続点Ｊ７２→接続点Ｊ６１→蓄電セルＢ２の負極の経路で第２閉回路に電流が流れ、その結果、ヒューズＦ２が溶断する。従って、蓄電セルＢ２が逆接続された場合でも、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に夫々の耐圧を超えるような電圧が印加されたり、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に向かって大電流が流れ込むようなことはなく、スイッチング素子Ｓ１〜Ｓ４及び制御回路１０を確実に保護することができる。

また蓄電セルＢ３が逆接続された場合、接続点Ｊ８１が接続点Ｊ６７よりも高電位となるため、逆接続された蓄電セルＢ３の正極から、接続点Ｊ８１→ヒューズＦ３→接続点Ｊ８５→ダイオードＤ３（順方向）→接続点Ｊ６８→接続点Ｊ６７→蓄電セルＢ３の負極の経路で第３閉回路に電流が流れ、その結果、ヒューズＦ３が溶断する。従って、蓄電セルＢ３が逆接続された場合でも、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に夫々の耐圧を超えるような電圧が印加されたり、スイッチング素子Ｓ１〜Ｓ４や制御回路１０に向かって大電流が流れ込むようなことはなく、スイッチング素子Ｓ１〜Ｓ４及び制御回路１０を確実に保護することができる。

図７は実施例２として示すバランス補正回路１である。図１に示したバランス補正回路１と同様、このバランス補正回路１の蓄電セルＢ１の正負端子間には、一方向性素子であるダイオードＤ１が逆方向に接続されている。また蓄電セルＢ１の正負端子間には、ダイオードＤ１と直列に電流制限素子としてヒューズＦ１が接続されている。このバランス補正回路１の構成や機能のうち、以下に示す相違部分以外の構成や機能については図１に示したバランス補正回路１と同様である。

図１に示したバランス補正回路１と異なり、このバランス補正回路１においては、ヒューズＦ１をダイオードＤ１のカソード側（蓄電セルＢ１の正側）に設けている。同図に示すように、蓄電セルＢ１、ダイオードＤ１、及びヒューズＦ１は、インダクタＬを含まない第１の閉回路（蓄電セルＢ１の負極、接続点Ｊ１、接続点Ｊ８、ダイオードＤ１のアノード、ダイオードＤ１のカソード、接続点Ｊ１０、ヒューズＦ１、接続点Ｊ６、及び蓄電セルＢ１の正極をこの順に結んで構成される回路）を構成している。同図に示すように、後述するヒューズＦ２は第１の閉回路の構成要素ではない。

同図に示すように、蓄電セルＢ２の正負端子間には、一方向性素子であるダイオードＤ２が逆方向に接続されている。また蓄電セルＢ２の正負端子間には、ダイオードＤ２と直列に電流制限素子としてヒューズＦ２が接続されている。

図１に示したバランス補正回路１と異なり、このバランス補正回路１においては、ヒューズＦ２をダイオードＤ２のカソード側（蓄電セルＢ２の正側）に設けている。同図に示すように、蓄電セルＢ２、ダイオードＤ２、及びヒューズＦ２は、インダクタＬを含まない第２の閉回路（蓄電セルＢ２の負極、接続点Ｊ７、接続点Ｊ１１、ダイオードＤ２のアノード、ダイオードＤ２のカソード、接続点Ｊ９、ヒューズＦ２、接続点Ｊ８、接続点Ｊ１、及び蓄電セルＢ２の正極をこの順に結んで構成される回路）を構成している。

バランス補正回路１を以上のような構成とした場合でも、蓄電セルＢ１又はＢ２が逆接続されるとヒューズＦ１，Ｆ２のいずれかが溶断し、それによりスイッチング素子Ｓ１，Ｓ２及び制御回路１０に逆電圧が印加されるのを確実に防ぐことができる。

図８は図７に示したバランス補正回路１の構成を蓄電セルが３つ以上の場合に拡張した場合であり、３つの蓄電セルＢ１〜Ｂ３の電圧の均等化に対応したバランス補正回路１の一例である。制御回路１０、スイッチング素子Ｓ１〜Ｓ４の構成や機能については図６に示したバランス補正回路１と同様である。

図６に示したバランス補正回路１と異なり、このバランス補正回路１においては、ヒューズＦ１をダイオードＤ１のカソード側（蓄電セルＢ１の正側）に設けている。同図に示すように、蓄電セルＢ１、ダイオードＤ１、及びヒューズＦ１は、インダクタＬ１を含まない第１の閉回路（蓄電セルＢ１の負極、接続点Ｊ６１、接続点J７２、ダイオードＤ１のアノード、ダイオードＤ１のカソード、接続点Ｊ７０、ヒューズＦ１、接続点Ｊ６６、及び蓄電セルＢ１の正極をこの順に結んで構成される回路）を構成している。同図に示すように、後述するヒューズＦ２は第１の閉回路の構成要素ではない。

図６に示したバランス補正回路１と異なり、このバランス補正回路１においては、ヒューズＦ２をダイオードＤ２のカソード側（蓄電セルＢ２の正側）に設けている。同図に示すように、蓄電セルＢ２、ダイオードＤ２、及びヒューズＦ２は、インダクタＬ１を含まない第２の閉回路（蓄電セルＢ２の負極、接続点Ｊ６７、接続点J６８、ダイオードＤ２のアノード、ダイオードＤ２のカソード、接続点Ｊ６９、ヒューズＦ２、接続点Ｊ７２、接続点Ｊ６１、及び蓄電セルＢ１の正極をこの順に結んで構成される回路）を構成している。同図に示すように、ヒューズＦ１並びに後述するヒューズＦ３は第２の閉回路の構成要素ではない。

図６に示したバランス補正回路１と異なり、このバランス補正回路１においては、ヒューズＦ３をダイオードＤ３のカソード側（蓄電セルＢ３の正側）に設けている。同図に示すように、蓄電セルＢ３、ダイオードＤ３、及びヒューズＦ３は、インダクタＬ２を含まない第３の閉回路（蓄電セルＢ３の負極、接続点Ｊ８１、接続点J８５、ダイオードＤ３のアノード、ダイオードＤ３のカソード、接続点Ｊ７１、ヒューズＦ３、接続点Ｊ６８、接続点Ｊ６７、及び蓄電セルＢ３の正極をこの順に結んで構成される回路）を構成している。同図に示すように、ヒューズＦ１並びにヒューズＦ２は第３の閉回路の構成要素ではない。

バランス補正回路１をこのような構成とした場合でも、蓄電セルＢ１〜Ｂ３のいずれかが逆接続されるとヒューズＦ１〜Ｆ３のいずれかが溶断し、それによりスイッチング素子Ｓ１〜Ｓ４及び制御回路１０に逆電圧が印加されるのを確実に防ぐことができる。

図９は実施例３として示すバランス補正回路１である。このバランス補正回路１の以下に示す相違点以外の構成や機能については図１に示したバランス補正回路１と同様である。

図１に示したバランス補正回路１と同様、このバランス補正回路１の蓄電セルＢ１の正負端子間には、一方向性素子であるダイオードＤ１が逆方向に接続されている。

図１に示したバランス補正回路１と異なり、蓄電セルＢ１の正負端子間には、ダイオードＤ１と直列に電流制限素子としてヒューズＦ１及びヒューズＦ２が接続されている。同図に示すように、蓄電セルＢ１、ダイオードＤ１、ヒューズＦ１、及びヒューズＦ２は、インダクタＬを含まない第１の閉回路（蓄電セルＢ１の負極、接続点Ｊ１、ヒューズＦ２、接続点Ｊ９、ダイオードＤ１のアノード、ダイオードＤ１のカソード、接続点Ｊ１０、ヒューズＦ１、接続点Ｊ６、及び蓄電セルＢ１の正極をこの順に結んで構成される回路）を構成している。同図に示すように、ヒューズＦ２は後述する第２の閉回路の構成要素でもある。

図１に示したバランス補正回路１と同様、このバランス補正回路１の蓄電セルＢ２の正負端子間には、一方向性素子であるダイオードＤ２が逆方向に接続されている。

図１に示したバランス補正回路１と異なり、蓄電セルＢ２の正負端子間には、ダイオードＤ２と直列に電流制限素子としてヒューズＦ２及びヒューズＦ３が接続されている。同図に示すように、蓄電セルＢ２、ダイオードＤ２、ヒューズＦ２、及びヒューズＦ３は、インダクタＬを含まない第２の閉回路（蓄電セルＢ２の負極、接続点Ｊ７、ヒューズＦ３、接続点Ｊ１１、ダイオードＤ２のアノード、ダイオードＤ２のカソード、接続点Ｊ９、ヒューズＦ２、接続点Ｊ１、及び蓄電セルＢ２の正極をこの順に結んで構成される回路）を構成している。前述したように、ヒューズＦ２は第１の閉回路の構成要素でもある。

バランス補正回路１を以上のような構成とした場合でも、蓄電セルＢ１，Ｂ２のいずれかが逆接続されるとヒューズＦ１，Ｆ２のいずれかが溶断し、それによりスイッチング素子Ｓ１，Ｓ２及び制御回路１０に逆電圧が印加されるのを確実に防ぐことができる。

図１０は図９のバランス補正回路１の構成を蓄電セルが３つ以上の場合に拡張した場合であり、３つの蓄電セルＢ１〜Ｂ３の電圧の均等化に対応したバランス補正回路１の一例である。制御回路１０、スイッチング素子Ｓ１〜Ｓ４の構成や機能については図６に示したバランス補正回路１と同様である。

図６に示したバランス補正回路１と同様、このバランス補正回路１の蓄電セルＢ１の正負端子間には、一方向性素子であるダイオードＤ１が逆方向に接続されている。

図６に示したバランス補正回路１と異なり、蓄電セルＢ１の正負端子間には、ダイオードＤ１と直列に電流制限素子としてヒューズＦ１及びヒューズＦ２が接続されている。同図に示すように、蓄電セルＢ１、ダイオードＤ１、ヒューズＦ１、及びヒューズＦ２は、インダクタＬ１を含まない第１の閉回路（蓄電セルＢ１の負極、接続点Ｊ６１、ヒューズＦ２、接続点Ｊ６９、ダイオードＤ１のアノード、ダイオードＤ１のカソード、接続点Ｊ７０、ヒューズＦ１、接続点Ｊ６６、及び蓄電セルＢ１の正極をこの順に結んで構成される回路）を構成している。ヒューズＦ２は後述する第２の閉回路の構成要素でもある。

図６に示したバランス補正回路１と同様、このバランス補正回路１の蓄電セルＢ２の正負端子間には、一方向性素子であるダイオードＤ２が逆方向に接続されている。

図６に示したバランス補正回路１と異なり、蓄電セルＢ２の正負端子間には、ダイオードＤ２と直列に電流制限素子としてヒューズＦ２及びヒューズＦ３が接続されている。同図に示すように、蓄電セルＢ２、ダイオードＤ２、ヒューズＦ２、及びヒューズＦ３は、インダクタＬ１を含まない第２の閉回路（蓄電セルＢ２の負極、接続点Ｊ６７、ヒューズＦ３、接続点Ｊ７１、ダイオードＤ２のアノード、ダイオードＤ２のカソード、接続点Ｊ６９、ヒューズＦ２、接続点Ｊ６１、及び蓄電セルＢ２の正極をこの順に結んで構成される回路）を構成している。前述したように、ヒューズＦ２は第１の閉回路の構成要素でもある。またヒューズＦ３は後述する第３の閉回路の構成要素でもある。

図６に示したバランス補正回路１と同様、このバランス補正回路１の蓄電セルＢ３の正負端子間には、一方向性素子であるダイオードＤ３が逆方向に接続されている。

図６に示したバランス補正回路１と異なり、蓄電セルＢ３の正負端子間には、ダイオードＤ３と直列に電流制限素子としてヒューズＦ３及びヒューズＦ４が接続されている。同図に示すように、蓄電セルＢ３、ダイオードＤ３、ヒューズＦ３、及びヒューズＦ４は、インダクタＬ２を含まない第３の閉回路（蓄電セルＢ３の負極、接続点Ｊ８１、ヒューズＦ４、接続点Ｊ８５、ダイオードＤ３のアノード、ダイオードＤ３のカソード、接続点Ｊ７１、ヒューズＦ３、接続点Ｊ６７、及び蓄電セルＢ３の正極をこの順に結んで構成される回路）を構成している。前述したように、ヒューズＦ３は第２の閉回路の構成要素でもある。

バランス補正回路１をこのような構成とした場合でも、蓄電セルＢ１〜Ｂ３のいずれかが逆接続されるとヒューズＦ１〜Ｆ４の少なくともいずれかが溶断し、それによりスイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４及び制御回路１０に逆電圧が印加されるのを確実に防ぐことができる。

ところで、以上に説明した実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。

例えば、計測回路１０３としては、蓄電セルやセルモジュールのセルバランス（電圧差）を検出するための既存の電圧センサや電流センサを利用することができる。このため、本実施形態のバランス補正回路１は簡易かつ低コストで実現することができる。

本発明のバランス補正回路は、蓄電セルとは別体に設けられるものであってもよいし、蓄電セルと一体化されて電池パック等を構成するものであってもよい。

１ バランス補正回路、１０ 制御回路、１０１ 制御信号生成回路、１０２ デューティ比制御回路、１０３ 計測回路、Ｌ，Ｌ１，Ｌ２ インダクタ、Ｃ１，Ｃ２，Ｃ３，Ｃ４ 容量素子、Ｂ１，Ｂ２，Ｂ３ 蓄電セル、Ｓ１，Ｓ２，Ｓ３，Ｓ４ スイッチング素子、Ｄ１，Ｄ２，Ｄ３ ダイオード、Ｆ１，Ｆ２，Ｆ３，Ｆ４ ヒューズ

Claims (7)

1. 直列接続された複数の蓄電セルからなる集合電池において、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、
   前後して接続する第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、
   前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第１のスイッチング素子と、
   前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第２のスイッチング素子と、
   前記第１のスイッチング素子及び前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、
   前記第１の蓄電モジュールの正負端子間に逆方向接続される、第１の一方向性素子と、
   前記第１の蓄電モジュールの正負端子間に前記第１の一方向性素子とともに直列接続される、第１の電流制限素子と、
   前記第２の蓄電モジュールの正負端子間に逆方向接続される、第２の一方向性素子と、
   前記第２の蓄電モジュールの正負端子間に前記第２の一方向性素子とともに直列接続される、第２の電流制限素子と
   を備え、
   前記第１の蓄電モジュール、前記第１の一方向性素子、及び前記第１の電流制限素子は、前記インダクタを含まない第１の閉回路を構成し、
   前記第２の蓄電モジュール、前記第２の一方向性素子、及び前記第２の電流制限素子は、前記インダクタを含まない第２の閉回路を構成する
   バランス補正装置。
2. 請求項１に記載のバランス補正装置であって、
   前記第１の閉回路は、前記第２の電流制限素子を含まず、前記第２の閉回路は、前記第１の電流制限素子を含まない、バランス補正装置。
3. 請求項１又は２に記載のバランス補正装置であって、
   前記第１の一方向性素子の逆電圧は前記第１の蓄電モジュールの最大電圧よりも高く、
   前記第２の一方向性素子の逆電圧は前記第２の蓄電モジュールの最大電圧よりも高い、
   バランス補正装置。
4. 請求項１乃至３のいずれか一項に記載のバランス補正装置であって、
   前記第１の一方向性素子及び前記第２の一方向性素子は、ダイオードである
   バランス補正装置。
5. 請求項１乃至４のいずれか一項に記載のバランス補正装置であって、
   前記第１の電流制限素子及び前記第２の電流制限素子は、ヒューズである
   バランス補正装置。
6. 請求項５に記載のバランス補正装置であって、
   前記ヒューズは、過電流遮断型ヒューズまたは温度ヒューズである
   バランス補正装置。
7. 前記複数の蓄電セルと、請求項１乃至６のいずれか一項に記載の前記バランス補正装置と、を備える蓄電装置。

Images