JP2015015597A - Logical operation element - Google Patents
Logical operation element Download PDFInfo
- Publication number
- JP2015015597A JP2015015597A JP2013141030A JP2013141030A JP2015015597A JP 2015015597 A JP2015015597 A JP 2015015597A JP 2013141030 A JP2013141030 A JP 2013141030A JP 2013141030 A JP2013141030 A JP 2013141030A JP 2015015597 A JP2015015597 A JP 2015015597A
- Authority
- JP
- Japan
- Prior art keywords
- tunnel junction
- ferromagnetic tunnel
- junction elements
- parallel
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
本発明は、強磁性トンネル接合素子を組み合わせて実現される論理演算素子に関する。 The present invention relates to a logical operation element realized by combining ferromagnetic tunnel junction elements.
従来、この種の論理演算素子としては、磁化方向が第１の方向に固着された第１の強磁性体を含む第１のハード磁性部ＨＭ１と、磁化方向が第２の方向に固着された第２の強磁性体を含む第２のハード磁性部ＨＭ２と、第１及び第２のハード磁性部ＨＭ１，ＨＭ２の間に設けられたＭＲ中間部ＳＰと、第１のハード磁性部ＨＭ１とＭＲ中間部ＳＰとの間に設けられ、第３の強磁性体を有する第１のソフト磁性部ＳＭ１と、第２のハード磁性部ＨＭ２とＭＲ中間部ＳＰとの間に設けられ、第４の強磁性体を有する第２のソフト磁性部ＳＭ２とを有する論理演算素子において、第１のハード磁性部ＨＭ１と第１のソフト磁性部ＳＭ１との間に設けられた第１のスピントランスファ中間部ＮＭ１と、第２のハード磁性部ＨＭ２と第２のソフト磁性部ＳＭ２との間に設けられた第２のスピントランスファ中間部ＮＭ２とを形成した論理演算素子が知られている。
（下記特許文献１ ［００７８］，［００７８］，［図１２］，［図１３］参照）。
Conventionally, as this kind of logic operation element, the first hard magnetic part HM1 including the first ferromagnetic material whose magnetization direction is fixed in the first direction, and the magnetization direction is fixed in the second direction. The second hard magnetic part HM2 including the second ferromagnetic material, the MR intermediate part SP provided between the first and second hard magnetic parts HM1, HM2, and the first hard magnetic part HM1 and MR Provided between the intermediate portion SP and provided between the first soft magnetic portion SM1 having the third ferromagnetic material, the second hard magnetic portion HM2, and the MR intermediate portion SP, and the fourth strong magnetic portion SM1. In a logical operation element having a second soft magnetic part SM2 having a magnetic body, a first spin transfer intermediate part NM1 provided between the first hard magnetic part HM1 and the first soft magnetic part SM1; , Second hard magnetic part HM2 and second soft magnetic part Logical operation element second to form a spin transfer intermediate part NM2 provided between the M2 is known.
(See Patent Document 1 [0078], [0078], [FIG. 12], [FIG. 13] below).
しかしながら、従来の論理演算素子では、ＭＲ中間部ＳＰに対して、例えば、一方側に、第１のソフト磁性部ＳＭ１と、第１のスピントランスファ中間部ＮＭ１と、第１ハード磁性部ＨＭ１との３層を積層させると共に、他方側に、第２のソフト磁性部ＳＭ２と、第２のスピントランスファ中間部ＮＭ２と、第２ハード磁性部ＨＭ２との３層を積層させる必要があり、素子構成が複雑である。 However, in the conventional logic operation element, for example, the first soft magnetic part SM1, the first spin transfer intermediate part NM1, and the first hard magnetic part HM1 on one side with respect to the MR intermediate part SP. It is necessary to laminate three layers, and on the other side, three layers of the second soft magnetic part SM2, the second spin transfer intermediate part NM2, and the second hard magnetic part HM2 need to be laminated. It is complicated.
さらに、スピン偏極電流による電流直接駆動型の磁化反転機構によって、ソフト磁性部ＳＭ１、ＳＭ２に所定の磁化を書き込むため、かかる素子を論理演算素子として機能させるための装置構成も大掛かりなものとなる。 Furthermore, since a predetermined magnetization is written in the soft magnetic portions SM1 and SM2 by a current direct drive type magnetization reversal mechanism using a spin-polarized current, an apparatus configuration for causing such elements to function as logic operation elements becomes large. .
以上の事情に鑑みて、本発明は、簡易な構成で論理演算素子を構成することを目的とする。 In view of the above circumstances, an object of the present invention is to configure a logical operation element with a simple configuration.
第１発明の論理演算素子は、強磁性トンネル接合素子を組み合わせて実現される論理演算素子であって、
磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子と、
逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子と、
前記第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子の自由層の磁化方向を制御する磁化制御部と
を備えることを特徴とする。
The logical operation element of the first invention is a logical operation element realized by combining ferromagnetic tunnel junction elements,
A first ferromagnetic tunnel junction device configured to have a magnetoresistive effect;
A second ferromagnetic tunnel junction device configured to have an inverse magnetoresistance effect;
And a magnetization control unit that controls a magnetization direction of a free layer of the first ferromagnetic tunnel junction device and the second ferromagnetic tunnel junction device.
第１発明の論理演算素子によれば、磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子と、逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子との組み合わせにより論理演算素子を構成する。そのため、素子自体の構成が単純な第１強磁性トンネル接合素子および第２強磁性トンネル接合素子により論理演算素子を構成することができる。 According to the logic operation element of the first invention, the first ferromagnetic tunnel junction element configured to have a magnetoresistance effect and the second ferromagnetic tunnel junction element configured to have an inverse magnetoresistance effect A logical operation element is configured by the combination. Therefore, the logic operation element can be configured by the first ferromagnetic tunnel junction element and the second ferromagnetic tunnel junction element, which have a simple configuration of the element itself.
さらに、第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子の自由層の磁化方向は、外部磁場を制御する磁化制御部により制御する。そのため、第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子全体の外部磁場を制御すればよく、装置構成も単純となる。加えて、磁化方向を変更するために一時的に外部磁場を制御すればよく、動作電圧や動作電流を掛け続ける必要がなく、消費電力も大幅に低減することができる。 Furthermore, the magnetization directions of the free layers of the first ferromagnetic tunnel junction device and the second ferromagnetic tunnel junction device are controlled by a magnetization control unit that controls an external magnetic field. Therefore, it is only necessary to control the external magnetic field of the first ferromagnetic tunnel junction device and the entire second ferromagnetic tunnel junction device, and the device configuration is simplified. In addition, it is only necessary to temporarily control the external magnetic field in order to change the magnetization direction, and it is not necessary to continue to apply an operating voltage or operating current, and power consumption can be greatly reduced.
このように、第１発明の論理演算素子によれば、簡易な構成で論理演算素子を構成することができる。 Thus, according to the logic operation element of the first invention, the logic operation element can be configured with a simple configuration.
第２発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第１強磁性トンネル接合素子の他方と、直列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
The logical operation element of the second invention is the first invention,
Two first ferromagnetic tunnel junction elements are connected in parallel to an applied voltage,
Two second ferromagnetic tunnel junction elements are connected in series to the output side of the two first ferromagnetic tunnel junction elements connected in parallel,
The magnetization direction of the free layer between one of the two first ferromagnetic tunnel junction elements connected in parallel and one of the two second ferromagnetic tunnel junction elements connected in series is first. The free layer of the other of the two first ferromagnetic tunnel junction elements connected in parallel and the other of the two second ferromagnetic tunnel junction elements connected in series while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
The output side of two said 1st ferromagnetic tunnel junction elements connected in parallel is made into an output voltage, It is characterized by the above-mentioned.
第２発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を右向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理積否定演算素子を簡易に構成することができる。 According to the logic operation element of the second invention, for example, the magnetization of the pinned layer of the first and second ferromagnetic tunnel junction elements is directed to the right, and as described above, the two first ferromagnetic tunnel junction elements and the two By forming the circuit of the second ferromagnetic tunnel junction element, the logical product negation element can be simply configured.
第３発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第１強磁性トンネル接合素子の他方と、並列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
The logical operation element of the third invention is the first invention,
Two applied first ferromagnetic tunnel junction elements are connected in series with respect to an applied voltage;
The two second ferromagnetic tunnel junction elements are connected in parallel to the output side of the two first ferromagnetic tunnel junction elements connected in series,
The magnetization direction of the free layer between one of the two first ferromagnetic tunnel junction elements connected in series and one of the two second ferromagnetic tunnel junction elements connected in parallel is the first. The free layer of the other of the two first ferromagnetic tunnel junction elements connected in series and the other of the two second ferromagnetic tunnel junction elements connected in parallel while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
The output side of the two first ferromagnetic tunnel junction elements connected in series is an output voltage.
第３発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を左向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理積演算素子を簡易に構成することができる。 According to the logic operation element of the third invention, for example, the magnetization of the pinned layer of the first and second ferromagnetic tunnel junction elements is directed leftward, and as described above, the two first ferromagnetic tunnel junction elements and the two By forming the circuit of the second ferromagnetic tunnel junction element, the AND operation element can be easily configured.
第４発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第２強磁性トンネル接合素子の他方と、直列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
A logic operation element according to a fourth aspect of the present invention is the first aspect of the invention,
The two second ferromagnetic tunnel junction elements are connected in parallel to the applied voltage,
Two first ferromagnetic tunnel junction elements are connected in series to the output side of two second ferromagnetic tunnel junction elements connected in parallel,
The magnetization direction of the free layer between one of the two second ferromagnetic tunnel junction elements connected in parallel and one of the two first ferromagnetic tunnel junction elements connected in series is the first. The free layer of the other of the two second ferromagnetic tunnel junction elements connected in parallel and the other of the two first ferromagnetic tunnel junction elements connected in series while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
The output side of two said 2nd ferromagnetic tunnel junction elements connected in parallel is made into an output voltage, It is characterized by the above-mentioned.
第４発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を右向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理和演算素子を簡易に構成することができる。 According to the logic operation element of the fourth invention, for example, the magnetization of the pinned layer of the first and second ferromagnetic tunnel junction elements is directed to the right, and as described above, the two first ferromagnetic tunnel junction elements and the two By forming the circuit of the second ferromagnetic tunnel junction element, the OR operation element can be easily configured.
第５発明の論理演算素子は、第１発明において、
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第２強磁性トンネル接合素子の他方と、並列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする。
A logic operation element according to a fifth aspect of the present invention is the first aspect of the invention,
The two second ferromagnetic tunnel junction elements are connected in series with respect to the applied voltage,
Two first ferromagnetic tunnel junction elements are connected in parallel to the output side of the two second ferromagnetic tunnel junction elements connected in series,
The magnetization direction of the free layer between one of the two second ferromagnetic tunnel junction elements connected in series and one of the two first ferromagnetic tunnel junction elements connected in parallel is first. The free layer of the other of the two second ferromagnetic tunnel junction elements connected in series and the other of the two first ferromagnetic tunnel junction elements connected in parallel while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
The output side of two said 2nd ferromagnetic tunnel junction elements connected in series is made into an output voltage, It is characterized by the above-mentioned.
第５発明の論理演算素子によれば、例えば、第１および第２強磁性トンネル接合素子の固着層の磁化を左向きにして、上述のように、２つの第１強磁性トンネル接合素子および２つの第２強磁性トンネル接合素子の回路を形成することで、論理和否定演算素子を簡易に構成することができる。 According to the logic operation element of the fifth invention, for example, the magnetizations of the pinned layers of the first and second ferromagnetic tunnel junction elements are directed leftward, and as described above, the two first ferromagnetic tunnel junction elements and the two By forming a circuit of the second ferromagnetic tunnel junction element, the logical sum negation element can be easily configured.
第６発明の論理演算素子は、第１〜第５発明のいずれかにおいて、
前記第１強磁性トンネル接合素子は、２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合され、該２つのコバルト鉄ボロン合金薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方のコバルト鉄ボロン合金薄膜の磁化方向が双方向に可変の前記自由層であり、
前記第２強磁性トンネル接合素子は、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合され、これらの薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方の薄膜の磁化方向が双方向に可変の前記自由層であることを特徴とする。
The logic operation element of the sixth invention is any one of the first to fifth inventions,
In the first ferromagnetic tunnel junction device, two cobalt iron boron alloy thin films are bonded via a tunnel barrier layer, and the magnetization direction of one of the two cobalt iron boron alloy thin films is fixed in one direction. And the free layer in which the magnetization direction of the other cobalt iron boron alloy thin film is variable in both directions,
The second ferromagnetic tunnel junction element is a fixed layer in which a cobalt iron boron alloy thin film and an iron nitride thin film are joined via a tunnel barrier layer, and the magnetization direction of any one of these thin films is fixed in one direction. In addition, the free layer is characterized in that the magnetization direction of the other thin film is variable in both directions.
第６発明の論理演算素子によれば、第１強磁性トンネル接合素子を２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合した構成とすることで、磁気抵抗効果を有する強磁性トンネル接合素子を簡易に構成することができる。 According to the logic operation element of the sixth aspect of the invention, the first ferromagnetic tunnel junction element has a configuration in which two cobalt iron boron alloy thin films are joined via the tunnel barrier layer, thereby providing a ferromagnetic tunnel junction having a magnetoresistive effect. The element can be configured simply.
また、第２強磁性トンネル接合素子を、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合した構成とすることで、逆磁気抵抗効果を有する強磁性トンネル接合素子を簡易に構成することができる。 In addition, the second ferromagnetic tunnel junction element is configured such that the cobalt iron boron alloy thin film and the iron nitride thin film are joined via the tunnel barrier layer, thereby simplifying the ferromagnetic tunnel junction element having the reverse magnetoresistance effect. Can be configured.
本実施形態の論理演算素子は、図１〜図４にそれぞれ示すように、磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子１と、逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子２とを組み合わせて構成される論理演算素子である。 As shown in FIGS. 1 to 4, the logical operation element of this embodiment is configured to have a first ferromagnetic tunnel junction element 1 configured to have a magnetoresistive effect and an inverse magnetoresistive effect. The logic operation element is configured by combining the second ferromagnetic tunnel junction element 2.
第１強磁性トンネル接合素子１は、トンネル障壁層（ＭｇＯ）１０を介して２つのコバルト鉄ボロン（Ｃｏ−Ｆｅ−Ｂ）合金薄膜１１，１２が接合され、２つのコバルト鉄ボロン合金薄膜１１，１２のいずれか一方のコバルト鉄ボロン合金薄膜（図１では上側のコバルト鉄ボロン合金薄膜１１）の磁化方向が一方向に固定された固着層で、他方のコバルト鉄ボロン合金薄膜（図１では下側のコバルト鉄ボロン合金薄膜１２）の磁化方向が双方向に可変の自由層となっている。 In the first ferromagnetic tunnel junction device 1, two cobalt iron boron (Co—Fe—B) alloy thin films 11, 12 are joined via a tunnel barrier layer (MgO) 10, and two cobalt iron boron alloy thin films 11, 12 are joined. 12 is a fixed layer in which the magnetization direction of one of the cobalt iron boron alloy thin films (upper cobalt iron boron alloy thin film 11 in FIG. 1) is fixed in one direction, and the other cobalt iron boron alloy thin film (lower in FIG. 1) The cobalt iron boron alloy thin film 12) on the side is a free layer in which the magnetization direction is variable in both directions.
かかる第１強磁性トンネル接合素子１によれば、２つのコバルト鉄ボロン合金薄膜１１，１２との間の電気特性が、固着層１１と自由層１２との磁化方向が等しい平行状態に比して、固着層１１と自由層１２との磁化方向が逆向きの反平行状態では電気抵抗が大きくなるという磁気抵抗効果を有する。 According to the first ferromagnetic tunnel junction device 1, the electrical characteristics between the two cobalt iron boron alloy thin films 11 and 12 are higher than that of the parallel state in which the magnetization directions of the fixed layer 11 and the free layer 12 are equal. In the antiparallel state where the magnetization directions of the pinned layer 11 and the free layer 12 are opposite to each other, there is a magnetoresistance effect that the electric resistance is increased.
一方、第２強磁性トンネル接合素子２は、特に、本願発明者による鋭意の研究の成果であり、トンネル障壁層（ＭｇＯ）２０を介してコバルト鉄ボロン（Ｃｏ−Ｆｅ−Ｂ）合金薄膜２１と窒化鉄（Ｆｅ４Ｎ）薄膜２２が接合され、コバルト鉄ボロン合金薄膜２１と窒化鉄薄膜２２とのいずれか一方（図１では上側のコバルト鉄ボロン合金薄膜２１）の磁化方向が一方向に固定された固着層で、他方（図１では下側の窒化鉄薄膜２２）の磁化方向が双方向に可変の自由層となっている。 On the other hand, the second ferromagnetic tunnel junction device 2 is the result of earnest research by the inventors of the present invention, and the cobalt iron boron (Co—Fe—B) alloy thin film 21 and the tunnel barrier layer (MgO) 20 are interposed. An iron nitride (Fe 4 N) thin film 22 is joined, and the magnetization direction of one of the cobalt iron boron alloy thin film 21 and the iron nitride thin film 22 (the upper cobalt iron boron alloy thin film 21 in FIG. 1) is fixed in one direction. The other fixed layer (the lower iron nitride thin film 22 in FIG. 1) is a free layer in which the magnetization direction is variable in both directions.
かかる第２強磁性トンネル接合素子２によれば、コバルト鉄ボロン合金薄膜２１と窒化鉄薄膜２２との間の電気特性が、固着層２１と自由層２２との磁化方向が等しい平行状態に比して、固着層２１と自由層２２との磁化方向が逆向きの反平行状態では電気抵抗が小さくなるという逆磁気抵抗効果を有する。 According to the second ferromagnetic tunnel junction device 2, the electrical characteristics between the cobalt iron boron alloy thin film 21 and the iron nitride thin film 22 are compared with a parallel state in which the magnetization directions of the fixed layer 21 and the free layer 22 are equal. Thus, in the antiparallel state in which the magnetization directions of the pinned layer 21 and the free layer 22 are opposite to each other, there is an inverse magnetoresistance effect that the electric resistance is reduced.
まず、図１（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理積否定演算素子を構成する場合について説明する。 First, with reference to FIG. 1A, a case will be described in which an AND operation element is configured by combining the first ferromagnetic tunnel junction device 1 and the second ferromagnetic tunnel junction device 2.
図１（ａ）に示す論理積否定演算素子は、印加電圧Ｖｉｎに対して、２つの第１強磁性トンネル接合素子１，１が並列に接続されている。そして、並列に接続された２つの第１強磁性トンネル接合素子１，１の出力側に、２つの第２強磁性トンネル接合素子２，２が直列に接続されている。そして、並列に接続された２つの第１強磁性トンネル接合素子１，１の出力側を出力電圧Ｖｏｕｔとする。 In the AND operation element shown in FIG. 1A, two first ferromagnetic tunnel junction elements 1 and 1 are connected in parallel to the applied voltage Vin. Two second ferromagnetic tunnel junction elements 2 and 2 are connected in series to the output side of the two first ferromagnetic tunnel junction elements 1 and 1 connected in parallel. The output side of the two first ferromagnetic tunnel junction devices 1 and 1 connected in parallel is defined as an output voltage Vout.
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を右向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。 Here, the magnetization directions of the pinned layers 11, 11 of the two first ferromagnetic tunnel junction elements 1, 1 and the pinned layers 21, 21 of the two second ferromagnetic tunnel junction elements 2, 2 are set to the right, and the first The magnetization directions of the free layers 12, 12 and 22, 22 of the second ferromagnetic tunnel junction devices 1, 1 and 2, 2 are controlled as follows.
並列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）と、直列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第１磁化制御部１００により同時に制御される。 One of the two first ferromagnetic tunnel junction elements 1 and 1 connected in parallel (the first ferromagnetic tunnel junction element 1 on the upper side in the figure) and two second ferromagnetic tunnel junction elements connected in series The magnetization direction of the free layers 12 and 22 with either one of the elements 2 and 2 (the second ferromagnetic tunnel junction element 2 on the upper side in the drawing) is simultaneously controlled by the first magnetization control unit 100.
一方、並列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）と、直列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第２磁化制御部２００により同時に制御される。 On the other hand, the other of the two first ferromagnetic tunnel junction elements 1 and 1 connected in parallel (the first ferromagnetic tunnel junction element 1 on the lower side in the figure) and two second ferromagnetic tunnel junction elements connected in series The magnetization directions of the free layers 12 and 22 with the other of the junction elements 2 and 2 (the second ferromagnetic tunnel junction element 2 on the lower side in the figure) are simultaneously controlled by the second magnetization control unit 200.
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。 The magnetization direction of the first magnetization control unit 100 is assumed to be input 1 (Input 1) of the logical product negation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. On the other hand, the magnetization direction of the second magnetization control unit 200 is set as the input 2 (Input2) of the logical AND operation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. .
このとき、第１磁化制御部１００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ１および第２強磁性トンネル接合素子２の抵抗値をＲＱ２とすると、表１のようになる。 At this time, when the resistance value RQ1 of the first ferromagnetic tunnel junction element 1 to be controlled by the first magnetization control unit 100 and the resistance value of the second ferromagnetic tunnel junction element 2 are RQ2, Table 1 is obtained.
同様に、第２磁化制御部２００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ３および第２強磁性トンネル接合素子２の抵抗値をＲＱ４とすると、表１のようになる。 Similarly, when the resistance value RQ3 of the first ferromagnetic tunnel junction device 1 to be controlled by the second magnetization control unit 200 and the resistance value of the second ferromagnetic tunnel junction device 2 are RQ4, Table 1 is obtained.
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。 Here, corresponding to the above-described parallel state and anti-parallel state, the resistance value “H” indicates that the resistance value is large, and “L” indicates that the resistance value is small.
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図１（ｂ）に示す出力値を得る。 Then, according to the combined resistance value of these resistance values RQ1 to RQ4, the output value shown in FIG. 1B is obtained according to the combination of (input 1 (Input1), input 2 (Input2)).
図１（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。 In FIG. 1B, the horizontal axis is plotted as the resistance change rate (%), and the output value Vout with respect to (Input 1 (Input 1), Input 2 (Input 2)) is plotted as an input ratio Vout / Vin. Is.
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。 In the case of (Input 1 (Input 1), Input 2 (Input 2)) = (0 (→), 0 (→)), Vout / Vin is located on the upper side with respect to the 0.8 line, and the resistance change If the rate (%) is increased, the difference from the 0.8 line can be further increased.
（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。 When (Input 1 (Input 1), Input 2 (Input 2)) = (0 (→), 1 (←)), or (Input 1 (Input 1), Input 2 (Input 2)) = (1 (←), 0 In the case of (→)), Vout / Vin is located above the 0.8 line, and if the resistance change rate (%) is increased, the difference from the 0.8 line is further increased. can do.
一方、（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。 On the other hand, in the case of (input 1 (Input 1), input 2 (Input 2)) = (1 (←), 1 (←)), Vout / Vin is positioned below the 0.8 line. If the resistance change rate (%) is increased, the difference from the 0.8 line can be further increased.
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．８より大きい場合を“１”と割り当て、０．８より小さい場合を“０”と割り当てると、表１の右欄のように、（入力１（Input１），入力２（Input２））に対して論理積否定を実現することができる。 Here, when Vout / Vin of the output value is larger than 0.8, “1” is assigned, and when it is less than 0.8, “0” is assigned, as shown in the right column of Table 1, (input 1 ( Logical AND negation can be realized for Input 1) and Input 2 (Input 2)).
なお、論理積否定（ＮＡＮＤ）が実現された場合は、他の論理演算素子（ＡＮＤ、ＯＲ、ＮＯＲ）は、論理積否定演算素子の組み合わせにより理論上実現可能であるが、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、以下のように、他の論理演算素子（ＡＮＤ、ＯＲ、ＮＯＲ）をそれぞれ実現することができる。 When logical product negation (NAND) is realized, other logical operation elements (AND, OR, NOR) can be theoretically realized by a combination of logical product negation operation elements, but the first ferromagnetic tunnel. By combining the junction element 1 and the second ferromagnetic tunnel junction element 2, other logical operation elements (AND, OR, NOR) can be realized as follows.
図２（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理積演算素子を構成する場合について説明する。 With reference to FIG. 2A, the case where the AND operation element is configured by combining the first ferromagnetic tunnel junction element 1 and the second ferromagnetic tunnel junction element 2 will be described.
図２（ａ）に示す論理積演算素子は、印加電圧Ｖｉｎに対して、２つの第１強磁性トンネル接合素子１，１が直列に接続されている。そして、直列に接続された２つの第１強磁性トンネル接合素子１，１の出力側に、２つの第２強磁性トンネル接合素子２，２が並列に接続されている。そして、直列に接続された２つの第１強磁性トンネル接合素子１，１の出力側を出力電圧Ｖｏｕｔとする。 In the AND operation element shown in FIG. 2A, two first ferromagnetic tunnel junction elements 1 and 1 are connected in series to the applied voltage Vin. Then, two second ferromagnetic tunnel junction elements 2 and 2 are connected in parallel to the output side of the two first ferromagnetic tunnel junction elements 1 and 1 connected in series. The output side of the two first ferromagnetic tunnel junction devices 1 and 1 connected in series is defined as an output voltage Vout.
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を左向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。 Here, the magnetization directions of the pinned layers 11, 11 of the two first ferromagnetic tunnel junction elements 1, 1 and the pinned layers 21, 21 of the two second ferromagnetic tunnel junction elements 2, 2 are set to the left, and the first The magnetization directions of the free layers 12, 12 and 22, 22 of the second ferromagnetic tunnel junction devices 1, 1 and 2, 2 are controlled as follows.
直列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）と、並列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第１磁化制御部１００により同時に制御される。 One of the two first ferromagnetic tunnel junction elements 1 and 1 connected in series (the first ferromagnetic tunnel junction element 1 on the upper side in the figure) and two second ferromagnetic tunnel junction elements connected in parallel The magnetization direction of the free layers 12 and 22 with either one of the elements 2 and 2 (the second ferromagnetic tunnel junction element 2 on the upper side in the drawing) is simultaneously controlled by the first magnetization control unit 100.
一方、直列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）と、並列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）との自由層１２，２２の磁化方向が第２磁化制御部２００により同時に制御される。 On the other hand, the other of the two first ferromagnetic tunnel junction elements 1 and 1 connected in series (the first ferromagnetic tunnel junction element 1 on the lower side in the figure) and the two second ferromagnetic tunnel junction elements connected in parallel The magnetization directions of the free layers 12 and 22 with the other of the junction elements 2 and 2 (the second ferromagnetic tunnel junction element 2 on the lower side in the figure) are simultaneously controlled by the second magnetization control unit 200.
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。 The magnetization direction of the first magnetization control unit 100 is assumed to be input 1 (Input 1) of the logical product negation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. On the other hand, the magnetization direction of the second magnetization control unit 200 is set as the input 2 (Input2) of the logical AND operation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. .
このとき、第１磁化制御部１００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ１および第２強磁性トンネル接合素子２の抵抗値をＲＱ２とすると、表２のようになる。 At this time, when the resistance value RQ1 is the resistance value RQ1 of the first ferromagnetic tunnel junction element 1 to be controlled by the first magnetization control unit 100 and the resistance value RQ2 of the second ferromagnetic tunnel junction element 2 is as shown in Table 2.
同様に、第２磁化制御部２００による制御対象である第１強磁性トンネル接合素子１を抵抗値ＲＱ３および第２強磁性トンネル接合素子２の抵抗値をＲＱ４とすると、表２のようになる。 Similarly, when the resistance value RQ3 of the first ferromagnetic tunnel junction device 1 to be controlled by the second magnetization control unit 200 and the resistance value of the second ferromagnetic tunnel junction device 2 are RQ4, Table 2 is obtained.
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。 Here, corresponding to the above-described parallel state and anti-parallel state, the resistance value “H” indicates that the resistance value is large, and “L” indicates that the resistance value is small.
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図２（ｂ）に示す出力値を得る。 Then, according to the combined resistance value of these resistance values RQ1 to RQ4, the output value shown in FIG. 2B is obtained according to the combination of (input 1 (Input1), input 2 (Input2)).
図２（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。 In FIG. 2B, the horizontal axis represents the resistance change rate (%), and the vertical axis represents Vout / Vin representing the output value Vout with respect to (Input 1 (Input 1), Input 2 (Input 2)) as an input ratio. Is.
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。 In the case of (Input 1 (Input 1), Input 2 (Input 2)) = (0 (→), 0 (→)), Vout / Vin is located on the lower side with respect to the line of 0.2, and resistance If the rate of change (%) is increased, the difference from the line of 0.2 can be further increased.
（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。 When (Input 1 (Input 1), Input 2 (Input 2)) = (0 (→), 1 (←)), or (Input 1 (Input 1), Input 2 (Input 2)) = (1 (←), 0 In the case of (→)), Vout / Vin is located below the 0.2 line, and if the resistance change rate (%) is increased, the difference from the 0.2 line is further increased. Can be bigger.
一方、（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。 On the other hand, in the case of (input 1 (Input 1), input 2 (Input 2)) = (1 (←), 1 (←)), Vout / Vin is positioned above the line of 0.2, If the resistance change rate (%) is increased, the difference from the line of 0.2 can be further increased.
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．２より大きい場合を“１”と割り当て、０．２より小さい場合を“０”と割り当てると、表２の右欄のように、（入力１（Input１），入力２（Input２））に対して論理積（ＡＮＤ）を実現することができる。 Here, when Vout / Vin of the output value is larger than 0.2, “1” is assigned, and when it is smaller than 0.2, “0” is assigned, as shown in the right column of Table 2, (input 1 ( An AND (AND) can be realized for Input 1) and Input 2 (Input 2)).
次に、図３（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理和演算素子を構成する場合について説明する。 Next, with reference to FIG. 3A, a case where the OR operation element is configured by combining the first ferromagnetic tunnel junction element 1 and the second ferromagnetic tunnel junction element 2 will be described.
図３（ａ）に示す論理積演算素子は、印加電圧Ｖｉｎに対して、２つの第２強磁性トンネル接合素子２，２が並列に接続されている。そして、並列に接続された２つの第２強磁性トンネル接合素子２，２の出力側に、２つの第１強磁性トンネル接合素子１，１が直列に接続されている。そして、並列に接続された２つの第２強磁性トンネル接合素子２，２の出力側を出力電圧Ｖｏｕｔとする。 In the AND operation element shown in FIG. 3A, two second ferromagnetic tunnel junction elements 2 and 2 are connected in parallel to the applied voltage Vin. Two first ferromagnetic tunnel junction elements 1 and 1 are connected in series on the output side of two second ferromagnetic tunnel junction elements 2 and 2 connected in parallel. The output side of the two second ferromagnetic tunnel junction devices 2 and 2 connected in parallel is set as an output voltage Vout.
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を右向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。 Here, the magnetization directions of the pinned layers 11, 11 of the two first ferromagnetic tunnel junction elements 1, 1 and the pinned layers 21, 21 of the two second ferromagnetic tunnel junction elements 2, 2 are set to the right, and the first The magnetization directions of the free layers 12, 12 and 22, 22 of the second ferromagnetic tunnel junction devices 1, 1 and 2, 2 are controlled as follows.
並列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）と、直列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第１磁化制御部１００により同時に制御される。 One of the two second ferromagnetic tunnel junction elements 2 and 2 connected in parallel (the second ferromagnetic tunnel junction element 2 on the upper side in the figure) and the two first ferromagnetic tunnel junction elements connected in series The magnetization directions of the free layers 22 and 12 with either one of the elements 1 and 1 (the first ferromagnetic tunnel junction element 1 on the upper side in the drawing) are simultaneously controlled by the first magnetization control unit 100.
一方、並列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）と、直列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第２磁化制御部２００により同時に制御される。 On the other hand, the other of the two second ferromagnetic tunnel junction elements 2 and 2 connected in parallel (the second ferromagnetic tunnel junction element 2 on the lower side in the figure) and the two first ferromagnetic tunnel junction elements connected in series The magnetization directions of the free layers 22 and 12 with the other of the junction elements 1 and 1 (the first ferromagnetic tunnel junction element 1 on the lower side in the figure) are simultaneously controlled by the second magnetization control unit 200.
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。 The magnetization direction of the first magnetization control unit 100 is assumed to be input 1 (Input 1) of the logical product negation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. On the other hand, the magnetization direction of the second magnetization control unit 200 is set as the input 2 (Input2) of the logical AND operation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. .
このとき、第１磁化制御部１００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ１および第１強磁性トンネル接合素子１の抵抗値をＲＱ２とすると、表３のようになる。 At this time, when the resistance value RQ1 of the second ferromagnetic tunnel junction element 2 to be controlled by the first magnetization control unit 100 and the resistance value of the first ferromagnetic tunnel junction element 1 are RQ2, Table 3 is obtained.
同様に、第２磁化制御部２００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ３および第１強磁性トンネル接合素子１の抵抗値をＲＱ４とすると、表３のようになる。 Similarly, when the second ferromagnetic tunnel junction element 2 to be controlled by the second magnetization control unit 200 has a resistance value RQ3 and the resistance value of the first ferromagnetic tunnel junction element 1 is RQ4, Table 3 is obtained.
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。 Here, corresponding to the above-described parallel state and anti-parallel state, the resistance value “H” indicates that the resistance value is large, and “L” indicates that the resistance value is small.
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図３（ｂ）に示す出力値を得る。 Then, according to the combined resistance value of these resistance values RQ1 to RQ4, the output value shown in FIG. 3B is obtained according to the combination of (input 1 (Input1), input 2 (Input2)).
図３（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。 In FIG. 3B, the resistance change rate (%) is plotted on the horizontal axis, and the output value Vout with respect to (Input 1 (Input 1), Input 2 (Input 2)) is plotted as Vout / Vin as an input ratio. Is.
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。 In the case of (Input 1 (Input 1), Input 2 (Input 2)) = (0 (→), 0 (→)), Vout / Vin is located on the lower side with respect to the 0.8 line, and resistance If the rate of change (%) is increased, the difference from the 0.8 line can be further increased.
一方、（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。 On the other hand, when (input 1 (Input 1), input 2 (Input 2)) = (0 (→), 1 (←)), or (input 1 (Input 1), input 2 (Input 2)) = (1 (←)) , 0 (→)), Vout / Vin is located on the upper side of the 0.8 line, and if the resistance change rate (%) is increased, the difference from the 0.8 line is further increased. Can be larger.
（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．８のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．８のラインとの差をより大きくすることができる。 In the case of (Input 1 (Input 1), Input 2 (Input 2)) = (1 (←), 1 (←)), Vout / Vin is located on the upper side with respect to the 0.8 line, and the resistance change If the rate (%) is increased, the difference from the 0.8 line can be further increased.
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．８より大きい場合を“１”と割り当て、０．８より小さい場合を“０”と割り当てると、表３の右欄のように、（入力１（Input１），入力２（Input２））に対して論理和（ＯＲ）を実現することができる。 Here, when the output value Vout / Vin is greater than 0.8, it is assigned “1”, and when it is less than 0.8, “0” is assigned, as shown in the right column of Table 3, (input 1 ( A logical sum (OR) can be realized for Input 1) and Input 2 (Input 2)).
次に、図４（ａ）を参照して、第１強磁性トンネル接合素子１と、第２強磁性トンネル接合素子２とを組み合わせて、論理和否定演算素子を構成する場合について説明する。 Next, with reference to FIG. 4A, a case where a logical sum negation element is configured by combining the first ferromagnetic tunnel junction element 1 and the second ferromagnetic tunnel junction element 2 will be described.
図４（ａ）に示す論理和否定演算素子は、印加電圧Ｖｉｎに対して、２つの第２強磁性トンネル接合素子２，２が直列に接続されている。そして、直列に接続された２つの第２強磁性トンネル接合素子２，２の出力側に、２つの第１強磁性トンネル接合素子１，１が並列に接続されている。そして、直列に接続された２つの第２強磁性トンネル接合素子２，２の出力側を出力電圧Ｖｏｕｔとする。 In the OR operation element shown in FIG. 4A, two second ferromagnetic tunnel junction elements 2 and 2 are connected in series with the applied voltage Vin. Two first ferromagnetic tunnel junction elements 1 and 1 are connected in parallel to the output side of the two second ferromagnetic tunnel junction elements 2 and 2 connected in series. The output side of the two second ferromagnetic tunnel junction devices 2 and 2 connected in series is set as an output voltage Vout.
ここで、２つの第１強磁性トンネル接合素子１，１の固着層１１，１１および２つの第２強磁性トンネル接合素子２，２の固着層２１，２１の磁化方向を左向きとして、これら第１および第２強磁性トンネル接合素子１，１および２，２の自由層１２，１２および２２，２２の磁化方向を以下のように制御する。 Here, the magnetization directions of the pinned layers 11, 11 of the two first ferromagnetic tunnel junction elements 1, 1 and the pinned layers 21, 21 of the two second ferromagnetic tunnel junction elements 2, 2 are set to the left, and the first The magnetization directions of the free layers 12, 12 and 22, 22 of the second ferromagnetic tunnel junction devices 1, 1 and 2, 2 are controlled as follows.
直列に接続された２つの第２強磁性トンネル接合素子２，２のいずれか一方（図中上側の第２強磁性トンネル接合素子２）と、並列に接続された２つの第１強磁性トンネル接合素子１，１のいずれか一方（図中上側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第１磁化制御部１００により同時に制御される。 One of the two second ferromagnetic tunnel junction elements 2 and 2 connected in series (the second ferromagnetic tunnel junction element 2 on the upper side in the figure) and the two first ferromagnetic tunnel junction elements connected in parallel The magnetization directions of the free layers 22 and 12 with either one of the elements 1 and 1 (the first ferromagnetic tunnel junction element 1 on the upper side in the drawing) are simultaneously controlled by the first magnetization control unit 100.
一方、直列に接続された２つの第２強磁性トンネル接合素子２，２の他方（図中下側の第２強磁性トンネル接合素子２）と、並列に接続された２つの第１強磁性トンネル接合素子１，１の他方（図中下側の第１強磁性トンネル接合素子１）との自由層２２，１２の磁化方向が第２磁化制御部２００により同時に制御される。 On the other hand, the other of the two second ferromagnetic tunnel junction elements 2 and 2 connected in series (the second ferromagnetic tunnel junction element 2 on the lower side in the figure) and the two first ferromagnetic tunnel junction elements connected in parallel The magnetization directions of the free layers 22 and 12 with the other of the junction elements 1 and 1 (the first ferromagnetic tunnel junction element 1 on the lower side in the figure) are simultaneously controlled by the second magnetization control unit 200.
第１磁化制御部１００の磁化方向を論理積否定演算素子の入力１（Input１）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。一方、第２磁化制御部２００の磁化方向を論理積否定演算素子の入力２（Input２）として、右向き（→）の磁化方向を“０”、左向き（←）の磁化方向を“１”とする。 The magnetization direction of the first magnetization control unit 100 is assumed to be input 1 (Input 1) of the logical product negation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. On the other hand, the magnetization direction of the second magnetization control unit 200 is set as the input 2 (Input2) of the logical AND operation element, the rightward (→) magnetization direction is “0”, and the leftward (←) magnetization direction is “1”. .
このとき、第１磁化制御部１００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ１および第１強磁性トンネル接合素子１の抵抗値をＲＱ２とすると、表４のようになる。 At this time, when the second ferromagnetic tunnel junction element 2 to be controlled by the first magnetization control unit 100 is set to the resistance value RQ1 and the resistance value of the first ferromagnetic tunnel junction element 1 is set to RQ2, Table 4 is obtained.
同様に、第２磁化制御部２００による制御対象である第２強磁性トンネル接合素子２を抵抗値ＲＱ３および第１強磁性トンネル接合素子１の抵抗値をＲＱ４とすると、表４のようになる。 Similarly, when the second ferromagnetic tunnel junction element 2 to be controlled by the second magnetization control unit 200 is set to the resistance value RQ3 and the resistance value of the first ferromagnetic tunnel junction element 1 is set to RQ4, Table 4 is obtained.
ここで、上述の平行状態および反平行状態に対応して、抵抗値の“Ｈ”は、抵抗値が大きく、“Ｌ”は、抵抗値が小さいことを示している。 Here, corresponding to the above-described parallel state and anti-parallel state, the resistance value “H” indicates that the resistance value is large, and “L” indicates that the resistance value is small.
そして、これらの抵抗値ＲＱ１〜ＲＱ４の合成抵抗値によれば、（入力１（Input１），入力２（Input２））の組み合わせに応じて、図４（ｂ）に示す出力値を得る。 Then, according to the combined resistance value of these resistance values RQ1 to RQ4, the output value shown in FIG. 4B is obtained according to the combination of (input 1 (Input1), input 2 (Input2)).
図４（ｂ）は、横軸を抵抗変化率（％）として、（入力１（Input１），入力２（Input２））に対する出力値Ｖｏｕｔを入力比で表したＶｏｕｔ／Ｖｉｎを縦軸としてプロットしたものである。 In FIG. 4B, the horizontal axis is plotted as the resistance change rate (%), and the output value Vout with respect to (Input 1 (Input 1), Input 2 (Input 2)) is plotted as an input ratio Vout / Vin. Is.
（入力１（Input１），入力２（Input２））＝（０（→），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して上側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。 In the case of (Input 1 (Input 1), Input 2 (Input 2)) = (0 (→), 0 (→)), Vout / Vin is located on the upper side with respect to the line of 0.2, and the resistance change If the rate (%) is increased, the difference from the line of 0.2 can be further increased.
一方、（入力１（Input１），入力２（Input２））＝（０（→），１（←））の場合、または（入力１（Input１），入力２（Input２））＝（１（←），０（→））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。 On the other hand, when (input 1 (Input 1), input 2 (Input 2)) = (0 (→), 1 (←)), or (input 1 (Input 1), input 2 (Input 2)) = (1 (←)) , 0 (→)), Vout / Vin is located below the 0.2 line, and if the resistance change rate (%) is increased, the difference from the 0.2 line is further increased. Can be made larger.
（入力１（Input１），入力２（Input２））＝（１（←），１（←））の場合には、Ｖｏｕｔ／Ｖｉｎは、０．２のラインに対して下側に位置し、抵抗変化率（％）を大きくすれば、さらに０．２のラインとの差をより大きくすることができる。 In the case of (Input 1 (Input 1), Input 2 (Input 2)) = (1 (←), 1 (←)), Vout / Vin is located on the lower side with respect to the 0.2 line, and resistance If the rate of change (%) is increased, the difference from the line of 0.2 can be further increased.
ここで、出力値のＶｏｕｔ／Ｖｉｎを０．２より大きい場合を“１”と割り当て、０．２より小さい場合を“０”と割り当てると、表３の右欄のように、（入力１（Input１），入力２（Input２））に対して論理和否定（ＮＯＲ）を実現することができる。 Here, when the output value Vout / Vin is greater than 0.2, it is assigned “1”, and when it is less than 0.2, “0” is assigned, as shown in the right column of Table 3, (input 1 ( Logical negation (NOR) can be realized for Input 1) and Input 2 (Input 2)).
以上、詳しく説明したように、本実施形態の論理演算素子によれば、簡易な構成で種々の論理演算素子（ＮＡＮＤ、ＡＮＤ、ＯＲ、ＮＯＲ）を構成することができる。 As described above in detail, according to the logic operation element of the present embodiment, various logic operation elements (NAND, AND, OR, NOR) can be configured with a simple configuration.
なお、本実施形態では、２つの第１強磁性トンネル接合素子１，１および２つの第２強磁性トンネル接合素子２，２を用いて、論理演算素子を構成する場合について説明したが、これに限定されるものではなく、１つあるいは３つ以上の第１強磁性トンネル接合素子１や１つあるいは３つ以上の第２強磁性トンネル接合素子２を用いて種々の論理演算素子を構成してもよい。 In the present embodiment, the case where the logical operation element is configured using the two first ferromagnetic tunnel junction elements 1 and 1 and the two second ferromagnetic tunnel junction elements 2 and 2 has been described. The present invention is not limited, and various logical operation elements are configured by using one or three or more first ferromagnetic tunnel junction devices 1 and one or three or more second ferromagnetic tunnel junction devices 2. Also good.
例えば、図５（ａ）に示すように、２つの第１強磁性トンネル接合素子１と４つの第２強磁性トンネル接合素子２を用いて論理積否定演算素子（ＮＡＮＤ）を構成した場合、Ｖｏｕｔ／Ｖｉｎは、図５（ｂ）に示すように、（入力１（Input１），入力２（Input２））＝（０（→），０（→））と（入力１（Input１），入力２（Input２））＝（０（→），１（←））あるいは（１（←），０（→））との差を縮小することができる。これにより、表５に示すような論理積否定演算素子（ＮＡＮＤ）を実現することができる。 For example, as shown in FIG. 5A, when an AND operation element (NAND) is configured using two first ferromagnetic tunnel junction devices 1 and four second ferromagnetic tunnel junction devices 2, Vout / Vin, as shown in FIG. 5B, (input 1 (Input 1), input 2 (Input 2)) = (0 (→), 0 (→)) and (input 1 (Input 1), input 2 ( Input 2)) = (0 (→), 1 (←)) or (1 (←), 0 (→)) can be reduced. Thereby, a logical product negation element (NAND) as shown in Table 5 can be realized.
また、図６（ａ）に示すように、２つの第１強磁性トンネル接合素子１と１つの第２強磁性トンネル接合素子２を用いて論理演算素子（ＮＡＮＤ）を構成した場合のＶｏｕｔ／Ｖｉｎに“０”と“１”割り当てると、図６（ｂ）に示すように、その中間値が出力される。この場合にも、表６に示すような論理積否定演算素子（ＮＡＮＤ）を実現することができる。 In addition, as shown in FIG. 6A, Vout / Vin when a logical operation element (NAND) is configured using two first ferromagnetic tunnel junction elements 1 and one second ferromagnetic tunnel junction element 2. When "0" and "1" are assigned to the intermediate value, the intermediate value is output as shown in FIG. Also in this case, an AND operation element (NAND) as shown in Table 6 can be realized.
このように第１強磁性トンネル接合素子１と第２強磁性トンネル接合素子２の構成を変更することで、論理演算パターンを自在に制御することができる。 Thus, by changing the configuration of the first ferromagnetic tunnel junction device 1 and the second ferromagnetic tunnel junction device 2, the logical operation pattern can be freely controlled.
さらに、本実施形態において、第１強磁性トンネル接合素子は２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合した構成である場合について説明したが、磁気抵抗効果を有する第１強磁性トンネル接合素子はこれに限定されるものではなく、かかる磁気抵抗効果を有する素子であれば、強磁性薄膜およびトンネル障壁材料は必要な特性に応じて変更でき、例えば垂直磁異方性を有するＣｏ−Ｐｔ、Ｆｅ−Ｐｔ合金やホイスラー合金などの強磁性薄膜、ＺｎＯ、ＣａＯ、Ａｌ−Ｍｇ−Ｏなどの結晶質酸化膜系やＡｌＮなどの窒化物系トンネル障壁材料が採用され得る。 Further, in the present embodiment, the case where the first ferromagnetic tunnel junction element has a configuration in which two cobalt iron boron alloy thin films are joined via a tunnel barrier layer has been described. However, the first ferromagnetic tunnel junction element having a magnetoresistive effect has been described. The junction element is not limited to this. If the element has such a magnetoresistive effect, the ferromagnetic thin film and the tunnel barrier material can be changed according to the required characteristics, for example, a Co − having perpendicular magnetic anisotropy. Ferromagnetic thin films such as Pt, Fe—Pt alloy and Heusler alloy, crystalline oxide film systems such as ZnO, CaO and Al—Mg—O, and nitride tunnel barrier materials such as AlN can be employed.
同様に、本実施形態において、第２強磁性トンネル接合素子は、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合した構成である場合に説明したが、逆磁気抵抗効果を有する第２強磁性トンネル接合素子はこれに限定されるものではなく、かかる逆磁気抵抗効果を有する素子であれば、Ｎｉ−Ｃｒ合金やＦｅ−Ｃｒ合金などの強磁性薄膜、ＳｒＴiＯ３などの強誘電薄膜材料をトンネル障壁層として用いた強磁性トンネル接合素子が採用され得る。 Similarly, in the present embodiment, the second ferromagnetic tunnel junction element has been described in the case where the cobalt iron boron alloy thin film and the iron nitride thin film are joined via the tunnel barrier layer. The second ferromagnetic tunnel junction device is not limited to this, and a ferromagnetic thin film such as a Ni—Cr alloy or Fe—Cr alloy, or a strong material such as SrTiO 3 can be used as long as it has such a reverse magnetoresistance effect. A ferromagnetic tunnel junction device using a dielectric thin film material as a tunnel barrier layer may be employed.
１…第１強磁性トンネル接合素子、２…第２強磁性トンネル接合素子、１０，２０…トンネル障壁層、１１…鉄合金薄膜（固着層）、１２…鉄合金薄膜（自由層）、２１…鉄合金薄膜（固着層）、２２…窒化鉄薄膜（自由層）、１００…第１磁化制御部、２００…第２磁化制御部。 DESCRIPTION OF SYMBOLS 1 ... 1st ferromagnetic tunnel junction element, 2 ... 2nd ferromagnetic tunnel junction element, 10, 20 ... Tunnel barrier layer, 11 ... Iron alloy thin film (fixed layer), 12 ... Iron alloy thin film (free layer), 21 ... Iron alloy thin film (fixed layer), 22 ... iron nitride thin film (free layer), 100 ... first magnetization control unit, 200 ... second magnetization control unit.
Claims (6)
磁気抵抗効果を有するように構成された第１強磁性トンネル接合素子と、
逆磁気抵抗効果を有するように構成された第２強磁性トンネル接合素子と、
前記第１強磁性トンネル接合素子および前記第２強磁性トンネル接合素子の自由層の磁化方向を制御する磁化制御部と
を備えることを特徴とする論理演算素子。 A logical operation element realized by combining ferromagnetic tunnel junction elements,
A first ferromagnetic tunnel junction device configured to have a magnetoresistive effect;
A second ferromagnetic tunnel junction device configured to have an inverse magnetoresistance effect;
A logic operation element comprising: a magnetization control unit that controls a magnetization direction of a free layer of the first ferromagnetic tunnel junction element and the second ferromagnetic tunnel junction element.
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第１強磁性トンネル接合素子の他方と、直列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。 The logical operation element according to claim 1,
Two first ferromagnetic tunnel junction elements are connected in parallel to an applied voltage,
Two second ferromagnetic tunnel junction elements are connected in series to the output side of the two first ferromagnetic tunnel junction elements connected in parallel,
The magnetization direction of the free layer between one of the two first ferromagnetic tunnel junction elements connected in parallel and one of the two second ferromagnetic tunnel junction elements connected in series is first. The free layer of the other of the two first ferromagnetic tunnel junction elements connected in parallel and the other of the two second ferromagnetic tunnel junction elements connected in series while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
A logic operation element characterized in that the output side of the two first ferromagnetic tunnel junction elements connected in parallel is an output voltage.
印加電圧に対して、２つの前記第１強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側に、２つの前記第２強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第１強磁性トンネル接合素子の他方と、並列に接続された２つの前記第２強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第１強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。 The logical operation element according to claim 1,
Two applied first ferromagnetic tunnel junction elements are connected in series with respect to an applied voltage;
The two second ferromagnetic tunnel junction elements are connected in parallel to the output side of the two first ferromagnetic tunnel junction elements connected in series,
The magnetization direction of the free layer between one of the two first ferromagnetic tunnel junction elements connected in series and one of the two second ferromagnetic tunnel junction elements connected in parallel is the first. The free layer of the other of the two first ferromagnetic tunnel junction elements connected in series and the other of the two second ferromagnetic tunnel junction elements connected in parallel while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
A logic operation element characterized in that an output side is an output side of the two first ferromagnetic tunnel junction elements connected in series.
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が並列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が直列に接続され、
並列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、直列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、並列に接続された２つの前記第２強磁性トンネル接合素子の他方と、直列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
並列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。 The logical operation element according to claim 1,
The two second ferromagnetic tunnel junction elements are connected in parallel to the applied voltage,
Two first ferromagnetic tunnel junction elements are connected in series to the output side of two second ferromagnetic tunnel junction elements connected in parallel,
The magnetization direction of the free layer between one of the two second ferromagnetic tunnel junction elements connected in parallel and one of the two first ferromagnetic tunnel junction elements connected in series is the first. The free layer of the other of the two second ferromagnetic tunnel junction elements connected in parallel and the other of the two first ferromagnetic tunnel junction elements connected in series while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
A logic operation element characterized in that the output side of the two second ferromagnetic tunnel junction elements connected in parallel is an output voltage.
印加電圧に対して、２つの前記第２強磁性トンネル接合素子が直列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側に、２つの前記第１強磁性トンネル接合素子が並列に接続され、
直列に接続された２つの前記第２強磁性トンネル接合素子のいずれか一方と、並列に接続された２つの前記第１強磁性トンネル接合素子のいずれか一方との自由層の磁化方向が第１磁化制御部により同時に制御されると共に、直列に接続された２つの前記第２強磁性トンネル接合素子の他方と、並列に接続された２つの前記第１強磁性トンネル接合素子の他方との自由層の磁化方向が第２磁化制御部により同時に制御され、
直列に接続された２つの前記第２強磁性トンネル接合素子の出力側を出力電圧とすることを特徴とする論理演算素子。 The logical operation element according to claim 1,
The two second ferromagnetic tunnel junction elements are connected in series with respect to the applied voltage,
Two first ferromagnetic tunnel junction elements are connected in parallel to the output side of the two second ferromagnetic tunnel junction elements connected in series,
The magnetization direction of the free layer between one of the two second ferromagnetic tunnel junction elements connected in series and one of the two first ferromagnetic tunnel junction elements connected in parallel is first. The free layer of the other of the two second ferromagnetic tunnel junction elements connected in series and the other of the two first ferromagnetic tunnel junction elements connected in parallel while being simultaneously controlled by the magnetization controller Are simultaneously controlled by the second magnetization control unit,
A logic operation element characterized in that the output side of the two second ferromagnetic tunnel junction elements connected in series is an output voltage.
前記第１強磁性トンネル接合素子は、２つのコバルト鉄ボロン合金薄膜がトンネル障壁層を介して接合され、該２つのコバルト鉄ボロン合金薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方のコバルト鉄ボロン合金薄膜の磁化方向が双方向に可変の前記自由層であり、
前記第２強磁性トンネル接合素子は、コバルト鉄ボロン合金薄膜と窒化鉄薄膜とがトンネル障壁層を介して接合され、これらの薄膜のいずれか一方の磁化方向が一方向に固定された固着層であると共に、他方の薄膜の磁化方向が双方向に可変の前記自由層であることを特徴とする論理演算素子。 The logical operation element according to any one of claims 1 to 5,
In the first ferromagnetic tunnel junction device, two cobalt iron boron alloy thin films are bonded via a tunnel barrier layer, and the magnetization direction of one of the two cobalt iron boron alloy thin films is fixed in one direction. And the free layer in which the magnetization direction of the other cobalt iron boron alloy thin film is variable in both directions,
The second ferromagnetic tunnel junction element is a fixed layer in which a cobalt iron boron alloy thin film and an iron nitride thin film are joined via a tunnel barrier layer, and the magnetization direction of any one of these thin films is fixed in one direction. A logic operation element comprising the free layer in which the magnetization direction of the other thin film is variable in both directions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013141030A JP2015015597A (en) | 2013-07-04 | 2013-07-04 | Logical operation element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013141030A JP2015015597A (en) | 2013-07-04 | 2013-07-04 | Logical operation element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015015597A true JP2015015597A (en) | 2015-01-22 |
Family
ID=52437036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013141030A Pending JP2015015597A (en) | 2013-07-04 | 2013-07-04 | Logical operation element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2015015597A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113036032A (en) * | 2019-12-24 | 2021-06-25 | Tdk株式会社 | Magnetoresistive effect element |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011087120A1 (en) * | 2010-01-15 | 2011-07-21 | 独立行政法人国立高等専門学校機構 | Logic circuit and integrated circuit |
-
2013
- 2013-07-04 JP JP2013141030A patent/JP2015015597A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011087120A1 (en) * | 2010-01-15 | 2011-07-21 | 独立行政法人国立高等専門学校機構 | Logic circuit and integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113036032A (en) * | 2019-12-24 | 2021-06-25 | Tdk株式会社 | Magnetoresistive effect element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4599259B2 (en) | Magnetic element and magnetic signal processing apparatus using the same | |
| JP6621839B2 (en) | Magnetoresistive element, magnetic memory, magnetization switching method, and spin current magnetization switching element | |
| CN109560192B (en) | Laminated structure, magnetoresistive element, magnetic head, sensor, high-frequency filter, and oscillator | |
| JP5288293B2 (en) | Magnetoresistive element, logic gate, and operation method of logic gate | |
| JP4810275B2 (en) | Magnetic switch | |
| CN107660304A (en) | For logical device and the spin metal superlattices of memory device | |
| JP2006352062A (en) | Magnetic reluctance device and magnetic memory using it | |
| WO2014078025A1 (en) | High speed precessionally switched magnetic logic | |
| Miura et al. | A first-principles study on magnetocrystalline anisotropy at interfaces of Fe with non-magnetic metals | |
| JP2018093059A (en) | Spin current magnetization reversal element, magnetoresistive effect element, and magnetic memory | |
| Zhang et al. | Large magnetoresistance and 15 boolean logic functions based on a ZnCoO film and diode combined device | |
| JP4304688B2 (en) | Spin filter effect element and magnetic device using the same | |
| Hesjedal et al. | Magnetic logic element based on an S-shaped Permalloy structure | |
| TWI713240B (en) | Electrically controlled nanomagnet and spin orbit torque magnetic random access memory including the same | |
| CN100514694C (en) | Logic part and magnetic logic part array based on the dual potential base magnetic tunnel junction | |
| JP2015015597A (en) | Logical operation element | |
| JPWO2010087271A1 (en) | Nonvolatile logic circuit | |
| JP5201489B2 (en) | Logic circuit | |
| Manfrini et al. | Interconnected magnetic tunnel junctions for spin-logic applications | |
| JP2014053546A (en) | Voltage drive spintronics three-terminal element | |
| JP2008192634A (en) | Tunnel magnetoresistive effect film and magnetic device | |
| GB2442820A (en) | A magnetic transistor circuit for controlling current direction in a line | |
| US20150061393A1 (en) | Variable voltage circuit | |
| JP2016066634A (en) | Magnetic logic element, magnetic logic circuit, and magnetic logic memory | |
| JP4978868B2 (en) | Spin filter effect element and magnetic device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160701 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170927 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180508 |