JP2014053546A - Voltage drive spintronics three-terminal element - Google Patents

Voltage drive spintronics three-terminal element Download PDF

Info

Publication number
JP2014053546A
JP2014053546A JP2012198496A JP2012198496A JP2014053546A JP 2014053546 A JP2014053546 A JP 2014053546A JP 2012198496 A JP2012198496 A JP 2012198496A JP 2012198496 A JP2012198496 A JP 2012198496A JP 2014053546 A JP2014053546 A JP 2014053546A
Authority
JP
Japan
Prior art keywords
layer
voltage
magnetization
terminal
driven
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012198496A
Other languages
Japanese (ja)
Inventor
Takayuki Nozaki
隆行 野崎
Toshiharu Matsumoto
利映 松本
Akio Fukushima
章雄 福島
Hitoshi Kubota
均 久保田
Kei Yakushiji
啓 薬師寺
Shinji Yuasa
新治 湯浅
Yoshishige Suzuki
義茂 鈴木
Daisuke Sekiya
大輔 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2012198496A priority Critical patent/JP2014053546A/en
Publication of JP2014053546A publication Critical patent/JP2014053546A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To obtain a voltage drive spintronics three terminal element which can be made extremely thin while reducing power consumption, and can produce a large signal output while ensuring stable operation at room temperature.SOLUTION: A voltage drive spintronics three terminal element has a multi-layer film structure sequentially consisting of a ferromagnetic magnetization fixed layer, a nonmagnetic spacer layer, and a ferromagnetic magnetization rotation layer, and exhibiting magneto-resistance effect, and has an electrode layer for voltage application covering any one of the upper surface, lower surface or side face of the magnetization rotation layer entirely, with an insulator layer interposed therebetween. A first terminal, i.e., an input terminal, is connected with the electrode layer for voltage application, a second terminal is connected with the magnetization rotation layer, and a third terminal is connected with magnetization fixed layer.

Description

本発明は、電圧駆動型スピントロニクス三端子素子に関する。この三端子素子は電力増幅、電圧増幅、ファン・アウト(Fan-out)などに有用である。   The present invention relates to a voltage-driven spintronics three-terminal element. This three-terminal device is useful for power amplification, voltage amplification, fan-out, and the like.

近年、相補型金属酸化膜半導体(CMOS)に代表される金属酸化膜半導体電界効果トランジスタ(MOSFET)の微細化に伴って、ゲート絶縁膜のリーク電流の増加や、チャネル中のキャリア密度の揺らぎなどの諸問題が顕在化してきており、半導体トランジスタの微細化限界(スケーリング限界)が危惧されている。CMOS技術の微細化限界を突破するために、半導体チャンネルの電界効果に依らない新原理に基づいたトランジスタ技術、いわゆるBeyond CMOS技術の実現が切望されている。   In recent years, with the miniaturization of metal oxide semiconductor field effect transistors (MOSFETs) represented by complementary metal oxide semiconductors (CMOS), the leakage current of the gate insulating film has increased and the carrier density in the channel has fluctuated. These problems are becoming apparent, and there are concerns about the limit of scaling (scaling limit) of semiconductor transistors. In order to break through the miniaturization limit of CMOS technology, realization of transistor technology based on a new principle that does not depend on the electric field effect of a semiconductor channel, so-called Beyond CMOS technology is desired.

固体素子中の電子が持つ電荷と電子スピンの両方を活用して新しいデバイス機能を創出する技術分野は「スピントロニクス」と呼ばれ、半導体電子技術だけでは実現できない新機能デバイスの創出が期待されている。すでにスピントロニクス技術を用いて、強磁性層/非磁性金属層/強磁性層を基本とする巨大磁気抵抗効果素子(GMR素子)や、強磁性層/トンネル障壁層/強磁性層の多層構造を基本とするトンネル磁気抵抗素子(TMR素子又はMTJ素子とも呼ばれる)が実現され、これらの素子を用いた高感度磁気センサーや不揮発性メモリ(MRAM)などの新しい応用デバイスを生み出している。さらに、スピントロニクスはBeyond CMOS技術としても期待されており、二端子素子であるGMR素子やTMR素子だけでなく、GMR素子やTMR素子を構成要素に含んだ三端子素子の基礎研究も始まっている。   The field of technology that creates new device functions by utilizing both the charge and electron spin of electrons in solid-state devices is called “spintronics”, and it is expected to create new functional devices that cannot be realized by semiconductor electronic technology alone. . Already using spintronics technology, a giant magnetoresistive effect element (GMR element) based on a ferromagnetic layer / nonmagnetic metal layer / ferromagnetic layer or a multilayer structure of a ferromagnetic layer / tunnel barrier layer / ferromagnetic layer The tunnel magnetoresistive element (also called TMR element or MTJ element) is realized, and new application devices such as high-sensitivity magnetic sensors and nonvolatile memories (MRAM) using these elements are created. Spintronics is also expected as Beyond CMOS technology, and basic research on not only two-terminal GMR elements and TMR elements but also three-terminal elements that include GMR elements and TMR elements as components has begun.

これまでに基礎研究が行われているスピントロニクス三端子素子に関する代表的な先行技術文献を下記に記す。   Typical prior art documents related to spintronics three-terminal devices that have been studied so far are listed below.

特開平11-238924号公報 東芝(猪俣)「二重障壁MTJの共鳴トンネル」Japanese Laid-Open Patent Publication No. 11-238924 Toshiba (猪 俣) “Resonant Tunnel of Double Barrier MTJ” 特開2007-305610号公報 東北大(大野)「二重障壁MTJの共鳴トンネル」JP 2007-305610 JP Tohoku University (Ohno) “Resonant tunnel of double barrier MTJ” 特開2011-205007号公報 NEC(深見)「磁壁移動三端子」JP 2011-205007 Publication NEC (Fukami) "Domain Wall Moving Three Terminals" 特開2008-066479号公報 阪大(鈴木)「磁壁駆動型トランジスタ」JP 2008-066479 Publication Osaka University (Suzuki) "Domain Wall Drive Transistor" 国際公開WO2009/133650号公報 阪大(鈴木・野崎)「磁化制御方法、情報記憶方法、情報記憶素子及び磁気機能素子」International Publication WO2009 / 133650 Publication Osaka University (Suzuki / Nozaki) “Magnetization Control Method, Information Storage Method, Information Storage Element, and Magnetic Functional Element”

「Current-Field Driven ‘‘Spin Transistor’’」, Katsunori Konishi et al., Applied Physics Express vol.2, 063004 (2009). 2009年5月29日掲載。“Current-Field Driven‘ ‘Spin Transistor’ ’, Katsunori Konishi et al., Applied Physics Express vol.2, 063004 (2009). May 29, 2009. 「Three-Terminal Device Based on the Current-Induced Magnetic Vortex Dynamics with the Magnetic Tunnel Junction」, S. Kasai et al., Applied Physics Express vol.1, 091302 (2008). 2008年8月22日掲載。“Three-Terminal Device Based on the Current-Induced Magnetic Vortex Dynamics with the Magnetic Tunnel Junction”, S. Kasai et al., Applied Physics Express vol.1, 091302 (2008). 「RF amplification in a three-terminal magnetic tunnel junction with a magnetic vortex structure」, T. Nozaki et al., APPLIED PHYSICS LETTERS vol.95, 022513 (2009). 2009年7月15日掲載。"RF amplification in a three-terminal magnetic tunnel junction with a magnetic vortex structure", T. Nozaki et al., APPLIED PHYSICS LETTERS vol.95, 022513 (2009). 「Induction of coherent magnetization switching in a few atomic layers of FeCo using voltage pulses」, Y. Shiota et al., NATURE MATERIALS vol.11, p.39-43(2012).`` Induction of coherent magnetization switching in a few atomic layers of FeCo using voltage pulses '', Y. Shiota et al., NATURE MATERIALS vol.11, p.39-43 (2012). 「Large voltage-induced magnetic anisotropy change in a few atomic layers of iron」, T. Maruyama et al., NATURE NANOTECHNOLOGY, vol.4, p.158-161 (2009).`` Large voltage-induced magnetic anisotropy change in a few atomic layers of iron '', T. Maruyama et al., NATURE NANOTECHNOLOGY, vol.4, p.158-161 (2009).

特許文献1及び2では、二重トンネル障壁構造の中間電極層に極薄の非磁性層を用い、非磁性層中に形成される量子井戸準位を利用した共鳴トンネル・トランジスタ型のスピントロニクス三端子素子が理論的に提案されている。しかし、このような共鳴トンネル型のスピントロニクス三端子素子を実際に作製することは現在最先端の技術を用いても困難であり、このタイプの三端子素子で実際に共鳴トンネル・トランジスタとしての実用性能が実現された例はまだない。   In Patent Documents 1 and 2, a resonant tunneling transistor type spintronics three-terminal using an ultrathin nonmagnetic layer as an intermediate electrode layer having a double tunnel barrier structure and utilizing a quantum well level formed in the nonmagnetic layer Devices have been proposed theoretically. However, it is difficult to actually manufacture such a resonant tunneling spintronics three-terminal device, even with the most advanced technology at present, and this type of three-terminal device is actually a practical performance as a resonant tunneling transistor. No example has been realized yet.

非特許文献1では、金属配線に電流を流すことで発生する磁界(電流磁界と呼ぶ)を用いて、TMR素子の磁化自由層の磁化の向きを変化させ、TMR効果を用いてこの磁化の向きの変化量を電気信号に変換することによって出力を得ることを特徴とする三端子素子が報告されている。このタイプの三端子素子の大きな問題点は、素子の微細化に伴って消費電力が増大してしまう点、つまり微細化のスケーラビリティが無い点である。   In Non-Patent Document 1, the direction of magnetization of the magnetization free layer of the TMR element is changed using a magnetic field (referred to as a current magnetic field) generated by passing a current through a metal wiring, and this magnetization direction is determined using the TMR effect. There has been reported a three-terminal element characterized in that an output is obtained by converting the amount of change into an electrical signal. A major problem with this type of three-terminal element is that power consumption increases with the miniaturization of the element, that is, there is no scalability of miniaturization.

特許文献3及び4では、強磁性層中に磁壁を導入し、強磁性層の両端に配置された2つの電極端子間に電流を流すことで生じるスピントルクを用いて磁壁の位置を変位させ、強磁性層の上に形成された磁気抵抗素子を用いて磁壁の変位を検出することで出力信号を得ることを特徴とする「磁壁駆動型」のスピントロニクス三端子素子が提案されている。このタイプの三端子素子は、入力回路と出力回路を分離した不揮発性メモリとして有望であり、入出力分離による不揮発性メモリの高速動作が可能となる。
また、特許文献4の構造では磁壁導入細線と磁気抵抗素子の適切な設計による増幅機能付与の提案も成されている。しかしながら、強磁性層の中の磁壁には種々の異なる構造があるため、素子動作の再現性や信頼性が完全ではない、多数の素子間の特性バラツキが大きいなど、実用上の問題が多数ある。また、磁壁の運動は非常に複雑であるため、このタイプの三端子素子は信号増幅には余り適していない。
In Patent Documents 3 and 4, a domain wall is introduced into a ferromagnetic layer, and the position of the domain wall is displaced using spin torque generated by passing a current between two electrode terminals arranged at both ends of the ferromagnetic layer. There has been proposed a “domain wall drive type” spintronics three-terminal device characterized in that an output signal is obtained by detecting displacement of a domain wall using a magnetoresistive element formed on a ferromagnetic layer. This type of three-terminal element is promising as a non-volatile memory in which an input circuit and an output circuit are separated, and high-speed operation of the non-volatile memory by input / output separation becomes possible.
In addition, in the structure of Patent Document 4, a proposal has been made to give an amplification function by appropriately designing the domain wall introduction thin wire and the magnetoresistive element. However, the domain wall in the ferromagnetic layer has various different structures, so that there are many practical problems such as incomplete reproducibility and reliability of element operation and large variation in characteristics among many elements. . Also, the domain wall motion is so complex that this type of three-terminal element is not well suited for signal amplification.

非特許文献2及び3では、円盤状の強磁性層中に磁気渦構造を形成し、強磁性層円盤の両端に配置された2つの電極端子間に電流を流すことで生じるスピントルクを用いて磁気渦の位置を変位させ、強磁性層の上に形成された磁気抵抗素子を用いて磁気渦の変位を検出することで出力信号を得ることを特徴とする「磁気渦駆動型」のスピントロニクス三端子素子が報告されている。このタイプの三端子素子は信号増幅に適しているが、最大の問題点は、磁気渦構造を形成するにはある程度以上の大きさの磁性体円盤が必要となるため、素子の極微細化が困難な点である。   In Non-Patent Documents 2 and 3, a magnetic vortex structure is formed in a disk-shaped ferromagnetic layer, and spin torque generated by passing a current between two electrode terminals arranged at both ends of the ferromagnetic layer disk is used. The magnetic vortex drive type spintronics, characterized in that the position of the magnetic vortex is displaced and the output signal is obtained by detecting the displacement of the magnetic vortex using a magnetoresistive element formed on the ferromagnetic layer. Terminal elements have been reported. This type of three-terminal element is suitable for signal amplification, but the biggest problem is that a magnetic disk larger than a certain size is required to form a magnetic vortex structure, so that the element can be miniaturized. This is a difficult point.

上述の磁壁駆動型の三端子素子と特許文献3の磁気渦駆動型三端子素子の主な違いは、強磁性層中に形成する磁気構造が磁壁か磁気渦かの違いであり、強磁性層に電流を流して磁気構造を変位させ、その変位を磁気抵抗効果で読み出すという点は共通である。
スピントルクを活用したこれらの素子のもう一つの問題点は、電流駆動型素子であるため、低消費電力化が困難な点である。スピントルクを用いたスピントロニク素子は、電流磁界を用いたものに比べれば消費電力及びスケーラビリティの観点で優れているが、それでも電圧駆動型素子に比べると低消費電力化が困難である。この問題を半導体トランジスタに例えるなら、スピントルクを用いた三端子素子はバイポーラ型トランジスタに相当するものである。
The main difference between the above-described domain wall drive type three-terminal element and the magnetic vortex drive type three terminal element of Patent Document 3 is the difference between the magnetic structure formed in the ferromagnetic layer being the domain wall or the magnetic vortex, and the ferromagnetic layer. A common point is that the magnetic structure is displaced by passing a current through the magnetic field, and the displacement is read out by the magnetoresistive effect.
Another problem of these elements utilizing spin torque is that it is difficult to reduce power consumption because of current-driven elements. A spintronic device using a spin torque is superior in terms of power consumption and scalability as compared with a device using a current magnetic field, but it is still difficult to reduce power consumption as compared with a voltage-driven device. If this problem is compared to a semiconductor transistor, a three-terminal element using spin torque is equivalent to a bipolar transistor.

強磁性層の磁化の向きを制御するための技術に関して、電流磁界、スピントルクに続く第3の基本技術として、電流駆動型ではなく、次に述べるような「電圧駆動型」スピントロニクス素子が最近注目を集めている。非特許文献4及び5では、二端子素子において、絶縁体層を介して強磁性層に電圧を印加することにより、強磁性層内の「絶縁体層との」界面近傍に電界が印加され、この電界によって強磁性層の磁気異方性、特に垂直磁気異方性成分が変化する「電界誘起磁気異方性変化」現象が報告されている。この電界誘起磁気異方性変化を利用すると、理論的には電流をほとんど流さずに電圧を用いて強磁性層の磁化の向きを変化させたり反転させたりすることが可能となる。電界誘起磁気異方性変化を利用した磁化の制御技術を、ここでは「電圧駆動型」磁化制御と呼ぶことにする。この電圧駆動磁化制御の利点は、原理的には変位電流以外の電流を流さずに電圧だけで磁化の向きを制御できるため、スピントルクによる磁化制御よりもさらに低消費電力化が可能な点である。   Regarding the technology for controlling the magnetization direction of the ferromagnetic layer, as a third basic technology following the current magnetic field and the spin torque, the following “voltage-driven” spintronic device is recently attracting attention, not the current-driven type. Collecting. In Non-Patent Documents 4 and 5, in the two-terminal element, by applying a voltage to the ferromagnetic layer through the insulator layer, an electric field is applied in the vicinity of the interface “with the insulator layer” in the ferromagnetic layer, There has been reported an “electric field induced magnetic anisotropy change” phenomenon in which the magnetic anisotropy of the ferromagnetic layer, particularly the perpendicular magnetic anisotropy component, is changed by this electric field. When this electric field induced magnetic anisotropy change is used, theoretically, it is possible to change or reverse the magnetization direction of the ferromagnetic layer using a voltage with almost no current flowing. The magnetization control technique using the electric field induced magnetic anisotropy change is referred to herein as “voltage-driven” magnetization control. The advantage of this voltage-driven magnetization control is that, in principle, the direction of magnetization can be controlled only by the voltage without passing a current other than the displacement current, so that the power consumption can be further reduced compared to the magnetization control by spin torque. is there.

特許文献5では、TMR素子を用いた電圧駆動型スピントロニクス二端子素子だけでなく、三端子素子の概念も提案され、第5の実施態様(図13)〜第8の実施態様(図16)に具体的な電圧駆動型スピントロニクス三端子素子の構造が提案されている。しかし、その動作原理についてはほとんど記載がない。特許文献5に図示されている三端子素子の動作原理について図13−16の素子構造から類推すると、これら三端子素子はどれも、実用上の問題点を有している。   In Patent Document 5, not only a voltage-driven spintronics two-terminal element using a TMR element but also a concept of a three-terminal element is proposed, and the fifth embodiment (FIG. 13) to the eighth embodiment (FIG. 16) are proposed. A specific voltage-driven spintronic three-terminal device structure has been proposed. However, there is almost no description about the operation principle. By analogizing the operation principle of the three-terminal element shown in Patent Document 5 from the element structure shown in FIGS. 13-16, all of these three-terminal elements have practical problems.

特許文献5の第5の実施態様(図13)の三端子素子では、電極30(本発明の電圧印加用電極層に相当)から絶縁層11(本発明の絶縁体層に相当)を介して磁性層10(本発明の磁化回転層に相当)に電界を印加することによって磁性層10の磁化の向きを変化させる。しかし、特許文献5の図13の3端子素子では、電極30及び絶縁層11の膜面内方向の寸法が磁性層10の膜面内方向の寸法よりも小さいため、磁性層10の一部分にしか電界が印加されない。その結果、磁性層10中の電界が印加された部分の磁化の向きが先ず変化し、その磁化の変化が「磁壁の移動」という形で磁性層10中の他の部分に伝搬することになる。このように素子動作中に磁性層の中に磁壁が形成されると、上述の特許文献3及び4と同様の問題が生じてしまう。特許文献5の第7の実施態様(図15)の三端子素子でも、図13の3端子素子の場合と同様に素子動作中に磁性層の中に磁壁が形成されてしまう。   In the three-terminal element of the fifth embodiment (FIG. 13) of Patent Document 5, the electrode 30 (corresponding to the voltage applying electrode layer of the present invention) through the insulating layer 11 (corresponding to the insulator layer of the present invention) are used. By applying an electric field to the magnetic layer 10 (corresponding to the magnetization rotation layer of the present invention), the magnetization direction of the magnetic layer 10 is changed. However, in the three-terminal element of FIG. 13 of Patent Document 5, the dimension in the in-film direction of the electrode 30 and the insulating layer 11 is smaller than the dimension in the in-film direction of the magnetic layer 10, and therefore only in a part of the magnetic layer 10. No electric field is applied. As a result, the direction of magnetization of the portion of the magnetic layer 10 to which the electric field is applied first changes, and the change in magnetization propagates to other portions of the magnetic layer 10 in the form of “domain wall movement”. . When the domain wall is formed in the magnetic layer during the operation of the element as described above, the same problem as in Patent Documents 3 and 4 described above occurs. Even in the three-terminal element of the seventh embodiment (FIG. 15) of Patent Document 5, a domain wall is formed in the magnetic layer during the operation of the element as in the case of the three-terminal element of FIG.

特許文献5の第6の実施態様(図14)及び第7の実施態様(図15)の三端子素子では、信号出力用電極として機能する電極43及び電極44が同じ磁性層(図14の符号42あるいは図15の符号10)に直接接しており、信号出力用の電流が磁性層42、磁性層10の中を膜面内方向に流れる。このような電極43及び電極44の配置では、三端子素子の信号出力部分が有している磁気抵抗効果が非常に小さくなってしまうため、三端子素子の信号出力も非常に小さくなってしまうという問題点がある。
ちなみに、本発明者らの解明によれば、三端子素子の信号出力を大きくするには、2つの信号出力用電極がそれぞれ異なる磁性層に接していて、かつ信号出力用の電流が膜面直方向に流れることが必要である。
In the three-terminal element of the sixth embodiment (FIG. 14) and the seventh embodiment (FIG. 15) of Patent Document 5, the electrode 43 and the electrode 44 functioning as signal output electrodes are the same magnetic layer (reference numerals in FIG. 14). 42 or the reference numeral 10) in FIG. 15 and a signal output current flows through the magnetic layer 42 and the magnetic layer 10 in the in-film direction. In such an arrangement of the electrode 43 and the electrode 44, the magnetoresistive effect of the signal output portion of the three-terminal element becomes very small, so that the signal output of the three-terminal element also becomes very small. There is a problem.
Incidentally, according to the present inventors' elucidation, in order to increase the signal output of the three-terminal element, the two signal output electrodes are in contact with different magnetic layers, and the signal output current is applied directly to the film surface. It is necessary to flow in the direction.

特許文献5の第8の実施態様(図16)の三端子素子では、半導体中へのスピン注入を用いているため、現在の技術レベルでは室温動作が非常に困難である。   Since the three-terminal element of the eighth embodiment (FIG. 16) of Patent Document 5 uses spin injection into a semiconductor, room temperature operation is very difficult at the current technical level.

本発明者らは、鋭意研究の結果、電圧駆動型スピントロニクス三端子素子であっても、特許文献5の三端子素子が有する実用上の問題点を解決した電圧駆動型スピントロニクス三端子素子を発明した。
本発明は多数の発明からなるが、本発明の第1の発明は、「順に、強磁性の磁化固定層、非磁性スペーサー層、及び強磁性の磁化回転層から成る磁気抵抗効果を示す多層膜構造を有し、前記磁化回転層の上面又は下面又は側面のいずれか一面全体を絶縁体層を介して覆う電圧印加用電極層を有し、該電圧印加用電極層に入力端子である第1端子が接続し、前記磁化回転層に第2端子が接続し、前記磁化固定層に第3端子が接続した電圧駆動型スピントロニクス三端子素子であって、前記電圧印加用電極層から電圧を印加することによって前記磁化回転層の磁化の向きが変化し、前記磁化固定層と前記磁化回転層の磁化の向きの相対角に依存して前記非磁性スペーサー層を介した磁化回転層と磁化固定層の間の電気抵抗が変化することを出力信号として利用して、電力増幅、電圧増幅又はファン・アウトなどを得ることを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第2の発明は、「順に、強磁性の磁化固定層、非磁性スペーサー層、及び強磁性の磁化回転層から成る磁気抵抗効果を示す多層膜構造を有し、前記磁化回転層の上面又は下面又は側面のいずれか一面全体を絶縁体層を介して覆う電圧印加用電極層を有し、該電圧印加用電極層に入力端子である第1端子が接続し、前記磁化回転層の残りの面に第2端子が接続し、前記磁化固定層に第3端子が接続した電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第3の発明は、「第1又は第2の発明にかかる電圧駆動型スピントロニクス三端子素子において、前記非磁性スペーサー層がトンネル障壁層であることを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第4の発明は、「第1〜第3のいずれかの発明にかかる電圧駆動型スピントロニクス三端子素子において、前記電圧印加用電極層から電圧を印加することによって、前記磁化回転層の磁化の向きが膜面内方向と膜面に垂直方向の間で変化することを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第5の発明は、「第1〜第4のいずれかの発明にかかる電圧駆動型スピントロニクス三端子素子において、前記磁化固定層の磁化の向きが面内方向を向いていることを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第6の発明は、「第1〜第4のいずれかの発明にかかる電圧駆動型スピントロニクス三端子素子において、前記磁化固定層の磁化の向きが膜面に垂直方向を向いていることを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第7の発明は、「第1〜第6のいずれかの発明にかかる電圧駆動型スピントロニクス三端子素子において、前記電圧印加用電極層が前記磁化回転層の側面を取り囲んでいることを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第8の発明は、「第1〜第7のいずれかの発明にかかる電圧駆動型スピントロニクス三端子素子において、前記磁化回転層が単磁区構造を有することを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第9の発明は、「第1〜第8のいずれかの発明にかかる電圧駆動型スピントロニクス三端子素子において、前記磁化回転層が接地されることを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
本発明の第10の発明は、「第9発明にかかる電圧駆動型スピントロニクス三端子素子において、前記磁化固定層に信号出力用の負荷回路が接続されていることを特徴とする電圧駆動型スピントロニクス三端子素子」を提供する。
As a result of intensive studies, the present inventors have invented a voltage-driven spintronics three-terminal element that solves the practical problems of the three-terminal element of Patent Document 5, even if it is a voltage-driven spintronics three-terminal element. .
The present invention comprises a number of inventions. The first invention of the present invention is “a multilayer film having a magnetoresistive effect comprising, in order, a ferromagnetic magnetization fixed layer, a nonmagnetic spacer layer, and a ferromagnetic magnetization rotation layer. A voltage application electrode layer that covers the entire upper surface, lower surface, or side surface of the magnetization rotation layer via an insulator layer, and the voltage application electrode layer serves as an input terminal. A voltage-driven spintronics three-terminal element having a terminal connected, a second terminal connected to the magnetization rotation layer, and a third terminal connected to the magnetization fixed layer, wherein a voltage is applied from the voltage application electrode layer As a result, the magnetization direction of the magnetization rotation layer changes, and depending on the relative angle between the magnetization directions of the magnetization pinned layer and the magnetization rotation layer, the magnetization rotation layer and the magnetization pinned layer pass through the nonmagnetic spacer layer. Output signal that the electrical resistance between Utilized as a power amplifier, to provide a voltage-driven spintronic three-terminal element ", characterized in that to obtain such a voltage amplification or fan-out.
The second invention of the present invention has a multilayer film structure showing a magnetoresistive effect composed of a ferromagnetic magnetization fixed layer, a nonmagnetic spacer layer, and a ferromagnetic magnetization rotation layer in order. A voltage applying electrode layer that covers the entire upper surface, lower surface, or side surface through an insulator layer; a first terminal that is an input terminal is connected to the voltage applying electrode layer; and A voltage-driven spintronics three-terminal element having a second terminal connected to the remaining surface and a third terminal connected to the magnetization fixed layer is provided.
According to a third aspect of the present invention, in the voltage-driven spintronics three-terminal element according to the first or second invention, the nonmagnetic spacer layer is a tunnel barrier layer. Device ".
According to a fourth aspect of the present invention, in the voltage-driven spintronics three-terminal element according to any one of the first to third aspects, by applying a voltage from the voltage application electrode layer, There is provided a voltage-driven spintronics three-terminal device characterized in that the direction of magnetization changes between an in-plane direction and a direction perpendicular to the film plane.
According to a fifth aspect of the present invention, in the voltage-driven spintronics three-terminal element according to any one of the first to fourth aspects, the magnetization direction of the magnetization fixed layer is in an in-plane direction. "Voltage-driven spintronics three-terminal device".
According to a sixth aspect of the present invention, in the voltage-driven spintronics three-terminal element according to any one of the first to fourth aspects, the magnetization direction of the magnetization fixed layer is perpendicular to the film surface. A voltage-driven spintronics three-terminal device.
According to a seventh aspect of the present invention, in the voltage-driven spintronic three-terminal element according to any one of the first to sixth aspects, the voltage applying electrode layer surrounds a side surface of the magnetization rotation layer. A voltage-driven spintronics three-terminal device is provided.
According to an eighth aspect of the present invention, in the voltage-driven spintronics three-terminal element according to any one of the first to seventh aspects, the magnetization rotation layer has a single magnetic domain structure. A three-terminal device is provided.
According to a ninth aspect of the present invention, in the voltage-driven spintronics three-terminal element according to any one of the first to eighth aspects, the magnetization rotation layer is grounded. Device ".
According to a tenth aspect of the present invention, in the voltage-driven spintronics three-terminal element according to the ninth aspect of the invention, a signal output load circuit is connected to the magnetization fixed layer. A terminal element is provided.

本発明によれば、電圧駆動型スピントロニクス三端子素子であって、初めて(1)磁性層即ち磁化固定層や磁化回転層の中に磁壁が形成されることがなくなって、(2)信号出力用の電流が磁性層即ち磁化固定層や磁化回転層の中を膜面内方向に流れることがなく、そのため磁気抵抗効果が非常に大きく、そのため信号出力も非常に大きくなって、かつ(3)半導体(中へのスピン注入)を用いていないので、現在の技術レベルで室温動作が容易に可能となった。
また、本発明の三端子素子は、5を大きく超える電力増幅率と1を超える電圧増幅率、5を大きく超えるファン・アウトを実現することができる。
磁化回転層として、単磁区構造(「単磁区」は理想であってそれに近い構造でも良い)を用いた場合には、本発明の三端子素子は、素子動作に信頼性があり、特性バラツキが少ない、超微細化が可能などの利点を有する。
さらに、CMOSに代表される半導体トランジスタと比較して、単結晶半導体基板が必要ないため、本発明の三端子素子は、低い製造コストで任意の下地層の上に作製可能、多層化が容易、高キャリア密度の金属はキャリア揺らぎの問題が無いため10 nmより小さな素子でも安定した動作が可能などの利点有する。
According to the present invention, a voltage-driven spintronics three-terminal device is the first (1) that a domain wall is not formed in a magnetic layer, that is, a magnetization fixed layer or a magnetization rotation layer, and (2) for signal output. Current does not flow through the magnetic layer, that is, the magnetization fixed layer or the magnetization rotation layer, so that the magnetoresistive effect is very large, so that the signal output is also very large, and (3) the semiconductor Since (spin injection into the inside) is not used, room temperature operation can be easily performed at the current technical level.
In addition, the three-terminal element of the present invention can realize a power amplification factor greatly exceeding 5, a voltage amplification factor exceeding 1, and a fan-out greatly exceeding 5.
When the single-domain structure (“single-domain” is ideal and may be a structure close to it) is used as the magnetization rotation layer, the three-terminal element of the present invention is reliable in element operation and has characteristic variations. There are few advantages that can be made ultra-fine.
Furthermore, compared to a semiconductor transistor typified by CMOS, since a single crystal semiconductor substrate is not necessary, the three-terminal element of the present invention can be fabricated on an arbitrary underlayer at a low manufacturing cost, and can be easily multilayered. A metal with a high carrier density has no problem of carrier fluctuation, and thus has any advantage that enables stable operation even with an element smaller than 10 nm.

本発明の実施例にかかる三端子素子の断面模式図である。It is a cross-sectional schematic diagram of the three-terminal element concerning the Example of this invention. (a)は図1の三端子素子であって磁化固定層が面内磁化を持つものの断面模式図である。矢印は、磁化の向きを模式的に表す。同じく(b)は図1の三端子素子であって磁化固定層が垂直磁化を持つものの断面模式図である。矢印は、磁化の向きを模式的に表す。(A) is a cross-sectional schematic diagram of the three-terminal element of FIG. 1 in which the magnetization fixed layer has in-plane magnetization. The arrow schematically represents the direction of magnetization. Similarly, (b) is a schematic cross-sectional view of the three-terminal element of FIG. 1 in which the magnetization fixed layer has perpendicular magnetization. The arrow schematically represents the direction of magnetization. 電圧の印加による磁化の回転を磁気光学Kerr効果を用いて測定するための素子の斜視模式図である。FIG. 6 is a schematic perspective view of an element for measuring the rotation of magnetization due to application of a voltage using the magneto-optical Kerr effect. 磁化回転層の磁化の向きφと印加電圧Vin依存性の測定結果を示すグラフである。It is a graph which shows the measurement result of magnetization direction (phi) and applied voltage Vin in a magnetization rotation layer. 本発明の別の実施例にかかる三端子素子の断面模式図である。It is a cross-sectional schematic diagram of the three-terminal element concerning another Example of this invention. (a)は本発明の更に別の実施例にかかる三端子素子の断面模式図であり、(b)はその平面図である。(A) is a cross-sectional schematic diagram of the three-terminal element concerning another Example of this invention, (b) is the top view. (a)は図5と同じ断面模式図であるが、電気回路としての名称を付したものである。(b)は(a)図の等価回路図である。(c)は(b)図の回路記号化したものである。(d)は(c)図の回路記号を組み込んだ最小単位の電気回路図である。(A) is the same cross-sectional schematic diagram as FIG. 5, but with the name as an electric circuit. (B) is an equivalent circuit diagram of FIG. (C) is a circuit symbol of FIG. (D) is the electric circuit diagram of the minimum unit incorporating the circuit symbol of the (c) figure. (a)は回路記号化した三端子素子を組み込んだ電気回路の一例を示す電気回路図である。(b)は別の例の電気回路図である。(A) is an electric circuit diagram which shows an example of the electric circuit incorporating the three-terminal element made into the circuit symbol. (B) is an electric circuit diagram of another example. 三端子素子の電力増幅率PGのゲート抵抗RG依存性を示すグラフである。It is a graph which shows the gate resistance RG dependence of the power gain PG of a three-terminal element. 三端子素子の電圧増幅率VGのゲート抵抗RG依存性を示すグラフである。It is a graph which shows the gate resistance RG dependence of the voltage gain VG of a three-terminal element. 三端子素子のカスケード接続の一例を示す電気回路図である。It is an electric circuit diagram showing an example of cascade connection of three terminal elements. 試作した三端子素子の断面模式図である。It is a cross-sectional schematic diagram of a prototype three-terminal element. 試作した三端子素子を上から観察した走査型電子顕微鏡写真である。It is the scanning electron micrograph which observed the prototype 3 terminal element from the top.

次に本発明の実施例を図面を引用して具体的に説明する。
<実施例>
図1に、この実施例における電圧駆動型スピントロニクス三端子素子の断面模式図を示す。素子は、図1の下側から順に、電圧印加用電極層11、絶縁体層12、強磁性の磁化回転層13、非磁性スペーサー層14、強磁性の磁化固定層15から構成されており、電圧印加用電極層11には入力端子(第1端子)16が接続されており、磁化回転層13と磁化固定層15にはそれぞれ出力端子(第2端子)17、出力端子(第3端子)18が接続されている。入力端子(第1端子)16に電圧信号を入力し、出力端子(第2端子)17と出力端子(第3端子)18の間に生じる電流信号あるいは電圧信号が出力信号となる。
なお、強磁性の磁化回転層13、非磁性スペーサー層14、強磁性の磁化固定層15の3層構造は磁気抵抗効果を示す。例えば、非磁性スペーサー層14が非磁性金属の場合はGMR素子、非磁性スペーサー層14が絶縁体から成るトンネル障壁層の場合はTMR素子として機能する。
Next, embodiments of the present invention will be specifically described with reference to the drawings.
<Example>
FIG. 1 is a schematic sectional view of a voltage-driven spintronics three-terminal element in this embodiment. The element is composed of a voltage application electrode layer 11, an insulator layer 12, a ferromagnetic magnetization rotation layer 13, a nonmagnetic spacer layer 14, and a ferromagnetic magnetization fixed layer 15 in order from the lower side of FIG. An input terminal (first terminal) 16 is connected to the voltage application electrode layer 11, and an output terminal (second terminal) 17 and an output terminal (third terminal) are connected to the magnetization rotation layer 13 and the magnetization fixed layer 15, respectively. 18 is connected. A voltage signal is input to the input terminal (first terminal) 16, and a current signal or a voltage signal generated between the output terminal (second terminal) 17 and the output terminal (third terminal) 18 becomes an output signal.
The three-layer structure of the ferromagnetic magnetization rotation layer 13, the nonmagnetic spacer layer 14, and the ferromagnetic magnetization fixed layer 15 exhibits a magnetoresistive effect. For example, when the nonmagnetic spacer layer 14 is a nonmagnetic metal, it functions as a GMR element, and when the nonmagnetic spacer layer 14 is a tunnel barrier layer made of an insulator, it functions as a TMR element.

次に、この実施例の基本的な動作原理を図2(a)及び図2(b)を用いて説明する。図2(a)と図2(b)の違いは、図2(a)では磁化固定層の磁化が膜面内方向を向いた面内磁化であり、図2(b)では磁化固定層の磁化が膜面垂直方向を向いた垂直磁化である、という点のみである。
素子動作の典型例として、出力端子(第2端子)17を接地し、入力端子(第1端子)16に電圧Vinを印加する。このとき、Vinとして直流電圧、パルス電圧、交流電圧などを用いることができる。電圧Vinの印加によって磁化回転層13内の「絶縁体層12との」界面付近に電界が誘起される結果、磁化回転層13の垂直磁気異方性エネルギーKuが変化する。このKuの変化を用いて、磁化回転層13の磁化の角度φを変化させることができる。例えば、Kuよりも磁化回転層13の形状磁気異方性の方が大きければ、Vin=0の状態では磁化は面内方向を向く(φ=0)。ここに適切な極性と大きさのVinを印加することでKuを増大させることができる。Kuと形状磁気異方性、さらに外部磁界との相対関係に応じてφは0°から90°の間の任意の値をとることができ、Vinを変化させることでφを0°と90°の間で連続的に変化させることが理論上可能である。
Next, the basic operation principle of this embodiment will be described with reference to FIGS. 2 (a) and 2 (b). The difference between FIG. 2 (a) and FIG. 2 (b) is in-plane magnetization in which the magnetization of the magnetization fixed layer faces the in-plane direction in FIG. 2 (a), and in FIG. The only point is that the magnetization is perpendicular magnetization in the direction perpendicular to the film surface.
As a typical example of element operation, the output terminal (second terminal) 17 is grounded, and the voltage Vin is applied to the input terminal (first terminal) 16. At this time, a DC voltage, a pulse voltage, an AC voltage, or the like can be used as Vin. As a result of an electric field being induced in the vicinity of the interface “with the insulator layer 12” in the magnetization rotation layer 13 by the application of the voltage Vin, the perpendicular magnetic anisotropy energy Ku of the magnetization rotation layer 13 changes. Using this change in Ku, the magnetization angle φ of the magnetization rotation layer 13 can be changed. For example, if the shape magnetic anisotropy of the magnetization rotation layer 13 is larger than Ku, the magnetization is in the in-plane direction (φ = 0) in the state of Vin = 0. Ku can be increased by applying Vin having an appropriate polarity and size. Φ can take any value between 0 ° and 90 ° depending on the relative relationship between Ku, shape magnetic anisotropy, and external magnetic field, and φ can be changed between 0 ° and 90 ° by changing Vin. It is theoretically possible to change continuously between.

次に、Vinを変化させることで磁化の角度φを0°と90°の間で連続的に変化させることが実際に可能なことを示す実証実験の実施例を示す。この実施例では、印加電圧Vinと磁化の角度φの関係を正確に測定するため、図3のような構造の素子(試料)を作製した。この試料では、磁化回転層の磁化の向きを極磁気光学Kerr効果で測定するために、磁化固定層は意図的に省いてある。また、極磁気光学Kerr効果を測定するために、試料の上面からレーザー光を磁化回転層に照射する必要があるため、電圧印加用電極層11には透明電体ITOを、絶縁体層12には透明なポリイミドとMgOの積層物を用いている。このため、印加電圧Vinや外部磁界などのパラメータは、実用的な三端子素子の場合と異なる。この実施例は、あくまで電圧Vinによって磁化の角度φが連続的に変化することを実証するための実験である。垂直方向に50 Oeの定常磁界を印加したときに測定された磁化の角度φの電圧Vin依存性を図4に示す。図4より、Vinを-200 Vから+200 Vまで変化させることによって磁化回転層13の磁化の角度φが90°(垂直磁化)から12°まで連続的に変化していることがわかる。なお、試料の構造や各層の厚さ、用いる材料を適切に選ぶことによって、より小さな印加電圧Vinで磁化の角度φを0°から90°までの範囲で変化させることも可能である。特に、絶縁体層12を薄くし、比誘電率の高い絶縁材料を用いれば、Vinを大幅に小さくすることが可能となる。例えば、本実験において200Vの電圧印加時にMgO層に印加されている電界強度は約50mV/nm程度であり、通常のTMR素子で用いられるMgOトンネル障壁層の膜厚として例えば2 nmを仮定すると、約100mVで同様の効果を得ることが可能である。つまり絶縁体層12をMgO単層とするだけでも飛躍的な低電圧駆動が可能となる。また、この実験では定常磁界を外部から印加したが、試料の周辺に永久磁石層を配置して試料に定常磁界を印加する、あるいは磁化回転層13に隣接する磁化固定層からの交換結合を利用する、などの手法を用いれば、外部磁界を印加せずに電圧Vinのみを用いて磁化の角度φを0°と90°の間で変化させることが可能である。   Next, an example of a demonstration experiment showing that it is actually possible to continuously change the magnetization angle φ between 0 ° and 90 ° by changing Vin will be described. In this example, in order to accurately measure the relationship between the applied voltage Vin and the magnetization angle φ, an element (sample) having a structure as shown in FIG. 3 was produced. In this sample, the magnetization fixed layer is intentionally omitted in order to measure the magnetization direction of the magnetization rotation layer by the polar magneto-optical Kerr effect. Further, in order to measure the polar magneto-optical Kerr effect, it is necessary to irradiate the magnetization rotation layer with laser light from the upper surface of the sample. Therefore, the transparent electrode ITO is applied to the voltage application electrode layer 11, and the insulator layer 12 is applied Uses a laminate of transparent polyimide and MgO. For this reason, parameters such as the applied voltage Vin and the external magnetic field are different from those of a practical three-terminal element. This example is only an experiment for demonstrating that the magnetization angle φ continuously changes depending on the voltage Vin. FIG. 4 shows the voltage Vin dependency of the magnetization angle φ measured when a 50 Oe stationary magnetic field is applied in the vertical direction. FIG. 4 shows that the magnetization angle φ of the magnetization rotation layer 13 is continuously changed from 90 ° (perpendicular magnetization) to 12 ° by changing Vin from −200 V to +200 V. It is also possible to change the magnetization angle φ in the range from 0 ° to 90 ° with a smaller applied voltage Vin by appropriately selecting the sample structure, the thickness of each layer, and the material to be used. In particular, if the insulating layer 12 is made thin and an insulating material having a high relative dielectric constant is used, Vin can be significantly reduced. For example, in this experiment, the electric field strength applied to the MgO layer when a voltage of 200 V is applied is about 50 mV / nm, and assuming that the film thickness of the MgO tunnel barrier layer used in a normal TMR element is 2 nm, for example. A similar effect can be obtained at about 100 mV. That is, drastic low-voltage driving is possible only by making the insulating layer 12 a single MgO layer. In this experiment, a stationary magnetic field was applied from the outside. However, a permanent magnetic layer was placed around the sample and a stationary magnetic field was applied to the sample, or exchange coupling from a magnetization fixed layer adjacent to the magnetization rotation layer 13 was used. If a technique such as this is used, it is possible to change the magnetization angle φ between 0 ° and 90 ° using only the voltage Vin without applying an external magnetic field.

前述のように電圧の印加によって磁化回転層13の磁化の向きφを0°と90°の間で連続的に変化させることができることが実証されたので、図2(a)及び図2(b)に示す構造の三端子素子の動作原理の説明に戻る。磁化回転層13の磁化の角度φが変化すると、磁化固定層15と磁化回転層13の磁化の相対的な角度θも変化する。磁化固定層15が面内磁化を持つ図2(a)の場合は|θ|=|φ|、磁化固定層15が垂直磁化を持つ図2(b)の場合は|θ|=90°−|φ|となる。いずれの場合も、電圧Vinの印加によって、|θ|を0°と90°の間で連続的に変化させることができる。ここで、磁化回転層13、非磁性スペーサー層14、磁化固定層15の3層構造は磁気抵抗効果を示すため、磁化回転層13と磁化固定層15の間の電気抵抗(あるいは出力端子17と18の間の電気抵抗)Rは、θに依存して変化する。以下、図2(a)の場合(磁化固定層15が面内磁化の場合)を例にとって説明すると、電気抵抗Rは、θ=0°で最小値(RPと記す)をとり、θ=180°で最大値(RAPと記す)を示す。θ=90°における電気抵抗(R90と記す)は (RP+RAP)/2 の値になる。つまり、電圧印加用電圧層11に電圧Vinを入力することによって、磁化回転層13と磁化固定層15の間の電気抵抗Rを、RPとR90の間で連続的に変化させることができる。なお、前記磁気抵抗素子構造の磁気抵抗比(MR比)はMR=(RAP−RP)/RPと定義される。 Since it has been demonstrated that the magnetization direction φ of the magnetization rotation layer 13 can be continuously changed between 0 ° and 90 ° by applying a voltage as described above, FIG. 2A and FIG. Returning to the explanation of the operating principle of the three-terminal element having the structure shown in FIG. When the magnetization angle φ of the magnetization rotation layer 13 changes, the relative angle θ of magnetization between the magnetization fixed layer 15 and the magnetization rotation layer 13 also changes. In the case of FIG. 2A in which the magnetization fixed layer 15 has in-plane magnetization, | θ | = | φ |, and in the case of FIG. 2B in which the magnetization fixed layer 15 has perpendicular magnetization, | θ | = 90 ° −. | φ |. In either case, | θ | can be continuously changed between 0 ° and 90 ° by applying the voltage Vin. Here, since the three-layer structure of the magnetization rotation layer 13, the nonmagnetic spacer layer 14, and the magnetization fixed layer 15 exhibits a magnetoresistive effect, the electrical resistance (or the output terminal 17 and the output terminal 17 between the magnetization rotation layer 13 and the magnetization fixed layer 15). The electrical resistance between 18) R varies depending on θ. Hereinafter, the case of FIG. 2A (in the case where the magnetization fixed layer 15 is in-plane magnetization) will be described as an example. The electrical resistance R takes a minimum value (denoted as R P ) at θ = 0 °, and θ = It shows a maximum value (denoted as R AP) at 180 °. The electrical resistance at θ = 90 ° (denoted as R 90 ) is (R P + R AP ) / 2. That is, by inputting a voltage Vin to the voltage application voltage layer 11, the electric resistance R between the magnetization rotation layer 13 and the magnetization fixed layer 15, can be continuously changed between the R P and R 90 . The magnetoresistance ratio (MR ratio) of the magnetoresistive element structure is defined as MR = (R AP −R P ) / R P.

入力電圧Vinに依存して電気抵抗Rが変化すれば、出力端子17と18の間で出力信号を得ることが可能となる。例えば、出力端子(第2端子)17と出力端子(第3端子)18の間に予め電圧を印加しておけば、電流信号として出力を取り出すことができる。あるいは出力端子(第2端子)17と出力端子(第3端子)との間に予め電流を流しておけば、電圧信号として出力を取り出すことができる。以上のような原理により、図2(a)及び図2(b)に示した三端子素子はトランジスタとして動作する。   If the electric resistance R changes depending on the input voltage Vin, an output signal can be obtained between the output terminals 17 and 18. For example, if a voltage is applied in advance between the output terminal (second terminal) 17 and the output terminal (third terminal) 18, the output can be taken out as a current signal. Alternatively, if a current is passed between the output terminal (second terminal) 17 and the output terminal (third terminal), the output can be taken out as a voltage signal. Based on the principle described above, the three-terminal element shown in FIGS. 2A and 2B operates as a transistor.

図2の三端子素子でどの程度の増幅性能が得られるのかについては後述する。その前に、図2に示した三端子素子の構造に基づく、より具体的な素子構造の例を図5及び図6に示す。図5の三端子素子は、下から順に電圧印加用電極層11、絶縁体層12,磁化回転層13,非磁性スペーサー層14、磁化固定層15の多層構造を有する。通常、磁化回転層13は例えば0.5 nm〜3 nmと非常に薄いので、これに出力端子(第2端子)17を接続するために電極層19を設けることが望ましい。この電極層19として、磁化回転層13そのものを用いることもできる。つまり、磁化回転層13を非磁性スペーサー層14や磁化固定層15よりも大きめに作製し、磁化回転層13に出力端子(第2端子)17を直接接続してもよい。図5に示した三端子素子では、電圧印加用端子11を基板側に配置した方が素子作製プロセスが容易となるが、磁化固定層15を基板側に配置することも理論上は可能である。   How much amplification performance can be obtained with the three-terminal element of FIG. 2 will be described later. Before that, an example of a more specific element structure based on the structure of the three-terminal element shown in FIG. 2 is shown in FIGS. The three-terminal element of FIG. 5 has a multilayer structure of a voltage application electrode layer 11, an insulator layer 12, a magnetization rotation layer 13, a nonmagnetic spacer layer 14, and a magnetization fixed layer 15 in order from the bottom. Usually, since the magnetization rotation layer 13 is very thin, for example, 0.5 nm to 3 nm, it is desirable to provide an electrode layer 19 in order to connect the output terminal (second terminal) 17 thereto. As the electrode layer 19, the magnetization rotation layer 13 itself can also be used. That is, the magnetization rotation layer 13 may be made larger than the nonmagnetic spacer layer 14 and the magnetization fixed layer 15, and the output terminal (second terminal) 17 may be directly connected to the magnetization rotation layer 13. In the three-terminal element shown in FIG. 5, the element manufacturing process is easier if the voltage application terminal 11 is arranged on the substrate side, but it is theoretically possible to arrange the magnetization fixed layer 15 on the substrate side. .

図6の三端子素子は、図6(b)(平面図)に示すように同心円形状を成し、中心に近い小円の内側が「磁化回転層13/非磁性スペーサー層14/磁化固定層15からなる磁気抵抗効果を示す多層構造」であり、中間の円と小円の間の輪体状の部分が絶縁体層12であり、一番外側の大円と中間の円との間の輪体状の部分が電圧印加用電極層11である。この電圧印加用電極層11は、絶縁体層12を介して磁化回転層13の側面全体を覆っている。図6の三端子素子の構造は、図5の構造よりも製造プロセスは複雑になるが、素子が微細化するほど磁化回転層13への電圧の印加効率が向上するためスケーラビリティの観点で優れている。図6の三端子素子では、磁化回転層13を基板側に配置することも、あるいは磁化固定層15を基板側に配置することも、可能である。   The three-terminal element of FIG. 6 has a concentric circular shape as shown in FIG. 6B (plan view), and the inside of a small circle close to the center is “magnetization rotation layer 13 / nonmagnetic spacer layer 14 / magnetization fixed layer”. 15 is a multi-layered structure showing a magnetoresistive effect ”, and the ring-shaped portion between the middle circle and the small circle is the insulator layer 12, and is between the outermost great circle and the middle circle. The ring-shaped portion is the voltage application electrode layer 11. The voltage application electrode layer 11 covers the entire side surface of the magnetization rotation layer 13 via the insulator layer 12. The structure of the three-terminal element of FIG. 6 is more complicated in the manufacturing process than the structure of FIG. 5, but the application efficiency of voltage to the magnetization rotation layer 13 is improved as the element is miniaturized, which is superior in terms of scalability. Yes. In the three-terminal element of FIG. 6, the magnetization rotation layer 13 can be disposed on the substrate side, or the magnetization fixed layer 15 can be disposed on the substrate side.

次に、上述の三端子素子の信号増幅性能について述べる。ここでは、図2(a)に示す面内磁化を持つ磁化固定層15と、図5に示す素子構造を例に用いて、増幅性能の見積もりを行う。なお、図2(b)のような垂直磁化の磁化固定層や図6のような素子構造を用いた場合でも、増幅性能は基本的に同様に見積もることができる。図7(a)は、図5に示した三端子素子の構成要素の電気回路としての名称、図7(b)は三端子素子の等価回路図、図7(c)は三端子素子の回路記号の定義、図7(d)は三端子素子を組み込んだ回路の最小単位を表す。図7(b)において、RG、CGはそれぞれゲート電極とソース電極の間の電気抵抗とキャパシタンス、RMTJはソース電極とドレイン電極の間の電気抵抗(磁気抵抗効果に依って変化する可変抵抗)、RSはソース電極の配線部分の電気抵抗を表す。このような構成要素から成り立つ三端子素子を、図7(c)に示す回路記号で表記する。図7(d)は、この三端子素子を回路の中に組み込んだときの最小単位の一例である。この場合、ソース端子を接地し、予めドレイン端子に電圧VDを印加しておく。ゲート端子に電圧信号としてVGを入力するとRMTJが変化し、ドレイン端子に流れる電流IDが変化する変化量を出力信号として取り出すことでトランジスタ動作が実現される。 Next, the signal amplification performance of the above three-terminal element will be described. Here, the amplification performance is estimated by using the magnetization fixed layer 15 having in-plane magnetization shown in FIG. 2A and the element structure shown in FIG. 5 as an example. Note that even when the perpendicular magnetization magnetization fixed layer as shown in FIG. 2B or the element structure as shown in FIG. 6 is used, the amplification performance can be basically estimated in the same manner. 7A is a name as an electric circuit of the components of the three-terminal element shown in FIG. 5, FIG. 7B is an equivalent circuit diagram of the three-terminal element, and FIG. 7C is a circuit of the three-terminal element. Symbol definition, FIG. 7 (d) represents the smallest unit of a circuit incorporating a three-terminal element. In FIG. 7B, R G and C G are the electric resistance and capacitance between the gate electrode and the source electrode, respectively, and R MTJ is the electric resistance between the source electrode and the drain electrode (variable that changes depending on the magnetoresistance effect). Resistance), R S represents the electrical resistance of the wiring portion of the source electrode. A three-terminal element composed of such components is denoted by a circuit symbol shown in FIG. FIG. 7D shows an example of the minimum unit when this three-terminal element is incorporated in a circuit. In this case, the source terminal is grounded, and the voltage V D is applied to the drain terminal in advance. R MTJ is changed when the gate terminal inputs a V G as a voltage signal, the transistor operation is achieved by taking out an output signal variation which the current I D flowing into the drain terminal changes.

次に、図7(d)に示す回路により得られる電力増幅率(以下、Power Gainを略してPGと記す)について説明する。信号出力を取り出すために、図8(a)に示すように三端子素子のドレイン端子に負荷抵抗RLを接続し、この負荷抵抗内で消費される電力から電力出力を見積もる。ゲート端子に入力する電圧Vinとして振幅vin、周波数ωの交流電圧(Vin=vin・exp(-iωt)、tは時間)を用い、ゲート端子に入力される交流電力Pinと負荷抵抗で消費される電力の交流成分ΔPoutの比から、三端子素子の電力増幅率を見積もる。磁化回転層の磁化の向きを面内方向から垂直方向まで変化させるのに必要な交流電圧振幅(v90と記す)を入力した場合の入力電力Pinは、次式(数1)のようになる。

Figure 2014053546
ここで、数式1は、交流電圧源の出力インピーダンスに比べてRGが非常に大きい場合の近似式である。 Next, a description will be given of a power amplification factor (hereinafter, “Power Gain” is abbreviated as “PG”) obtained by the circuit shown in FIG. In order to extract the signal output, a load resistor R L is connected to the drain terminal of the three-terminal element as shown in FIG. 8A, and the power output is estimated from the power consumed in the load resistor. Amplitude v in, the AC voltage having a frequency ω as the voltage V in input to the gate terminal (V in = v in · exp (-iωt), t is time) using a load and an AC power P in input to the gate terminal The power amplification factor of the three-terminal element is estimated from the ratio of the AC component ΔP out of the power consumed by the resistor. Input power P in the case where the input AC voltage amplitude required to change the magnetization direction of the magnetization rotation layer from in-plane direction to the perpendicular direction (v referred to as 90), as the following equation (Equation 1) Become.
Figure 2014053546
Here, Formula 1 is an approximate formula when RG is very large compared to the output impedance of the AC voltage source.

ドレイン端子に直流電圧VDを印加したときに負荷抵抗で消費される電力Pout(磁化の相対角θの関数)は次式(数2)のようになる。

Figure 2014053546
ゲート端子に振幅v90の交流電圧を入力した場合、θは0°と90°の間で振動する。その結果、負荷抵抗RLに生じる交流電力の振幅ΔPoutは、次式(数3)のようになる。
Figure 2014053546
ここで、数式3の右辺は、出力電力振幅が最大になるようにRLの値を選択した場合、つまりインピーダンス・マッチングを取った場合に得られる最大の出力電力振幅である。 The power P out (function of the relative angle θ of magnetization) consumed by the load resistance when the DC voltage V D is applied to the drain terminal is expressed by the following equation (Equation 2).
Figure 2014053546
When an AC voltage with an amplitude of 90 is input to the gate terminal, θ oscillates between 0 ° and 90 °. As a result, the amplitude ΔP out of the AC power generated in the load resistance R L is expressed by the following equation (Equation 3).
Figure 2014053546
Here, the right side of Equation 3 is the maximum output power amplitude obtained when the value of RL is selected so that the output power amplitude is maximized, that is, when impedance matching is taken.

三端子素子の電力増幅率PGは、数式3を数式1で割ることで得られ、次式(数4)のようになる。

Figure 2014053546
The power amplification factor PG of the three-terminal element is obtained by dividing Equation 3 by Equation 1 and is given by the following equation (Equation 4).
Figure 2014053546

次に、数式4に実際の素子パラメータを入れて、三端子素子の電力増幅率PGを見積もる。実際に作製した三端子素子(後述)から、RP=2.3 kΩ、RS=0.5 kΩ、MR=120%、R90=1.6 kΩという実測値が得られたので、これらの値を数式4に代入する。また、v90としては約1 Vが現実的な最高値であるため、この値を用いる。VDとしては、トンネル障壁層に印加される電圧が素子破壊電圧よりも十分低くなるように考慮して、VD=3 Vという値を用いる。これらのパラメータを数式4に代入することで得られる電力増幅率PGをゲート抵抗RGの関数として表したものを図9に示す。ここで、ゲート抵抗RGを変数とした理由は、ゲート絶縁層の材料や厚さを変えることによって、ゲート抵抗RGの値を数桁の範囲で容易に変えることができるためである。 Next, an actual element parameter is put into Formula 4, and the power amplification factor PG of the three-terminal element is estimated. Actual measured values of R P = 2.3 kΩ, R S = 0.5 kΩ, MR = 120%, R 90 = 1.6 kΩ were obtained from the actually manufactured three-terminal element (described later). substitute. Further, v as the 90 to about 1 V since a realistic maximum value, this value is used. As V D , a value of V D = 3 V is used in consideration that the voltage applied to the tunnel barrier layer is sufficiently lower than the element breakdown voltage. FIG. 9 shows the power gain PG obtained by substituting these parameters into Equation 4 as a function of the gate resistance RG . Here, the reason why the gate resistance RG is used as a variable is that the value of the gate resistance RG can be easily changed within a range of several digits by changing the material and thickness of the gate insulating layer.

図9から分かるように、ゲート抵抗RGを例えば10 kΩ以上に設定すれば、10を超える大きな電力増幅率が得られる。これは、ゲート抵抗RGを大きくすることによって、入力電力を小さくできるためである。例えば、実際に作製した三端子素子(後述)のゲート抵抗RGの値は30 kΩであるので、電力増幅率は30となる。以上のように、本発明の三端子素子は、大きな電力増幅率を得ることができる。 As can be seen from FIG. 9, if the gate resistance RG is set to 10 kΩ or more, for example, a large power amplification factor exceeding 10 can be obtained. This is because the input power can be reduced by increasing the gate resistance RG . For example, since the value of the gate resistance RG of the actually manufactured three-terminal element (described later) is 30 kΩ, the power amplification factor is 30. As described above, the three-terminal element of the present invention can obtain a large power amplification factor.

次に、図7(d)の回路により得られる電圧増幅率(以下、Voltage Gainを略してVGと記す)について説明する。電圧信号を取り出すために、図8(b)に示す三端子素子のドレイン端子と負荷抵抗RLの間に電圧出力端子を設定し、ここから出力電圧Voutを取り出す。この出力電圧Voutは次式(数5)のようになる。

Figure 2014053546
Next, the voltage amplification factor (hereinafter, “Voltage Gain” is abbreviated as VG) obtained by the circuit of FIG. In order to extract the voltage signal, a voltage output terminal is set between the drain terminal of the three-terminal element shown in FIG. 8B and the load resistor R L , and the output voltage V out is extracted therefrom. This output voltage Vout is expressed by the following equation (Equation 5).
Figure 2014053546

電力増幅率を見積もった場合と同様に、磁化回転層の磁化の向きを面内方向から垂直方向まで変化させるのに必要な交流電圧振幅v90の交流電圧をゲート端子に入力したときに得られる出力電圧Voutの交流振幅ΔVoutは、次式のようになる。

Figure 2014053546
ここで、数式6の右辺は、出力電圧振幅が最大になるようにRLの値を選択した場合、つまりインピーダンス・マッチングを取った場合に得られる最大の出力電圧振幅である。 Similar to the case where the power amplification factor is estimated, it is obtained when an AC voltage of AC voltage amplitude v 90 necessary to change the magnetization direction of the magnetization rotation layer from the in-plane direction to the vertical direction is input to the gate terminal. The AC amplitude ΔV out of the output voltage V out is expressed by the following equation.
Figure 2014053546
Here, the right side of Equation 6 is the maximum output voltage amplitude obtained when the value of RL is selected so that the output voltage amplitude is maximized, that is, when impedance matching is taken.

三端子素子の電圧増幅率VGは、数式6を入力電圧振幅v90で割ることで得られ、次式(数7)のようになる。

Figure 2014053546
The voltage amplification factor VG of the three-terminal element is obtained by dividing Equation 6 by the input voltage amplitude v 90 and is given by the following equation (Equation 7).
Figure 2014053546

次に、数式7に実際の素子パラメータを入れて、三端子素子の電力増幅率PGを見積もる。電力増幅率PGを見積もる際に用いたパラメータと同じパラメータを数式7に代入することで得られる電圧増幅率VGをゲート抵抗RGの関数として表したものを図10に示す。ゲート抵抗RGとして約1 kΩ以上の値を用いると、2を超える電圧増幅率VGが得られる。例えば、実際に作製した3端子素子(後述)のゲート抵抗RGの値は30 kΩであるので、2を超える電圧増幅率を得ることが可能である。 Next, an actual element parameter is put into Formula 7, and the power amplification factor PG of the three-terminal element is estimated. FIG. 10 shows the voltage amplification factor VG obtained by substituting the same parameter as the parameter used when estimating the power amplification factor PG into Equation 7 as a function of the gate resistance RG . When a value of about 1 kΩ or more is used as the gate resistance RG , a voltage amplification factor VG exceeding 2 is obtained. For example, since the value of the gate resistance RG of the actually manufactured three-terminal element (described later) is 30 kΩ, a voltage amplification factor exceeding 2 can be obtained.

次に、本発明の三端子素子により得られるファン・アウトについて述べる。ファン・アウトを見積もるための基本回路として、図11に示す「一つの三端子素子の出力側と複数個の三端子素子の入力側をカスケード接続した回路」を用いる。予めドレイン端子に電圧VDを印加しておき、回路上流の三端子素子のゲート端子にパルス電圧信号Vinを入力すると、これに対応したパルス電圧信号Voutがソース端子から出力される。この電圧信号Voutをカスケード接続された複数個の三端子素子のゲート端子に入力することにより、一つの三端子素子で複数個の三端子素子を駆動することができる。このようなカスケード接続において、一つの三端子素子からの出力で何個の三端子素子を駆動できるかを示す数値がファン・アウトである。ファン・アウトが1の場合、一つの三端子素子が1つの三端子素子しか駆動できないため、論理回路を構成することはできない。一方、ファン・アウトが2以上あれば、一つの三端子素子が2つ以上の三端子素子を駆動できるため、論理回路を構成することが可能となる。本発明の素子は5を超えるファン・アウトを得ることができるので有用である。 Next, the fan-out obtained by the three-terminal element of the present invention will be described. As a basic circuit for estimating fan-out, a “circuit in which the output side of one three-terminal element and the input side of a plurality of three-terminal elements are cascade-connected” shown in FIG. 11 is used. Leave applying a voltage V D to advance the drain terminal, the input to the gate terminal of the three terminal element circuit upstream of the pulse voltage signal V in, a pulse voltage signal V out corresponding thereto is outputted from the source terminal. By inputting this voltage signal Vout to the gate terminals of a plurality of three-terminal elements connected in cascade, a plurality of three-terminal elements can be driven by one three-terminal element. In such a cascade connection, the number indicating how many three-terminal elements can be driven by the output from one three-terminal element is the fan-out. When the fan-out is 1, one three-terminal element can drive only one three-terminal element, so that a logic circuit cannot be configured. On the other hand, if there are two or more fan-outs, one three-terminal element can drive two or more three-terminal elements, so that a logic circuit can be configured. The device of the present invention is useful because it can obtain fan-outs in excess of 5.

ファン・アウトを見積もるための数式は極めて煩雑なため割愛するが、図11に示すカスケード接続回路と上述の回路パラメータを用いてファン・アウトを見積もると、電圧増幅率VGが1よりも小さい場合はファン・アウトが1よりも小さくなる。一方、電圧増幅率VGが1よりも大きい場合、5を超える大きなファン・アウトが得られる。このような特性を定性的に説明すると、図9に示されたように三端子素子が非常に大きな電力増幅率PGを有しているため、最初の入力電圧信号よりも大きな電圧信号を下段の三端子素子に入力できさえすれば、多数の三端子素子を駆動するだけの駆動能力があるためである。   The formula for estimating the fan-out is omitted because it is extremely complicated. However, if the fan-out is estimated using the cascade connection circuit shown in FIG. 11 and the circuit parameters described above, the voltage gain VG is smaller than 1. Fan out is less than 1. On the other hand, when the voltage amplification factor VG is larger than 1, a large fan-out exceeding 5 is obtained. Qualitatively explaining such characteristics, since the three-terminal element has a very large power amplification factor PG as shown in FIG. 9, a voltage signal larger than the first input voltage signal is applied to the lower stage. This is because as long as the input can be made to the three-terminal element, the driving ability is sufficient to drive a large number of three-terminal elements.

上述のようなカスケード接続の回路では、予めドレイン端子に電圧VDを印加しておく必要があるが、常にドレイン電圧VDを印加し続けると、常にリーク電流がドレイン端子に流れることになり、静的な消費電力、つまり待機電力が増大してしまう。この問題は、ドレイン電圧VDにもパルス電圧を用い、回路が動作する瞬間にのみドレイン電圧VDを印加することによって解決できる。 In the cascade connection circuit as described above, it is necessary to apply the voltage V D to the drain terminal in advance, but if the drain voltage V D is always applied, a leakage current always flows to the drain terminal, Static power consumption, that is, standby power increases. This problem also using a pulse voltage to the drain voltage V D, can be solved by applying a drain voltage V D only at the moment the circuit is operating.

次に、回路パラメータを正確に把握するために試作した三端子素子について説明する。試作した素子の断面構造模式図を図12に示す。磁化固定層105、ルテニウム層106、コバルト鉄層107の3層構造は、積層フェリ構造と呼ばれる積層構造であり、磁化固定層105とコバルト鉄層107はルテニウム層106を介して反平行磁化配置となっている。この積層フェリ構造の磁化の向きは、その上に積層された交換バイアス用の反強磁性層108によって固定されており、その結果、磁化固定層105の磁化の向きは膜面内の一方向に固定されている。磁化回転層103内の「その上下に位置する酸化マグネシウム層との」界面には垂直磁気異方性が誘起されている。この三端子素子の上方向から走査型電子顕微鏡を用いて観察した写真を図13に示す。この三端子素子から、前述のような素子パラメータが測定された。   Next, a description will be given of a three-terminal element that is prototyped to accurately grasp circuit parameters. FIG. 12 shows a schematic diagram of the cross-sectional structure of the prototype device. The three-layer structure of the magnetization pinned layer 105, the ruthenium layer 106, and the cobalt iron layer 107 is a laminated structure called a laminated ferrimagnetic structure, and the magnetization pinned layer 105 and the cobalt iron layer 107 have antiparallel magnetization arrangement via the ruthenium layer 106. It has become. The direction of magnetization of the laminated ferrimagnetic structure is fixed by the exchange bias antiferromagnetic layer 108 laminated thereon, and as a result, the direction of magnetization of the magnetization fixed layer 105 is one direction in the film plane. It is fixed. Perpendicular magnetic anisotropy is induced at the interface “with the magnesium oxide layer located above and below it” in the magnetization rotation layer 103. A photograph observed from above the three-terminal element using a scanning electron microscope is shown in FIG. The element parameters as described above were measured from this three-terminal element.

図12の素子では、磁化固定層105の横寸法が340 nm、ソース端子の横数法が5 μmであるが、最先端の微細加工技術を用いることにより100 nmよりも小さな三端子素子を作製することが可能である。さらに、強い垂直磁気異方性を有する垂直磁化膜を磁化固定層として用いれば、10 nmより小さな磁化固定層を作製することも理論上可能である。また、図12の三端子素子は図5に示した構造を有しているが、図6の構造を有する三端子素子を作製すれば、10 nm程度の超微細な磁化回転層に効率よくゲート電圧を印加することが可能となる。図12に示した三端子素子は、あくまで一例であり、この他にも種々の構造をした素子、例えば、図1に示す三端子素子を作製することができる。   In the element of FIG. 12, the transverse dimension of the magnetization fixed layer 105 is 340 nm and the transverse method of the source terminal is 5 μm, but a three-terminal element smaller than 100 nm is manufactured by using the most advanced microfabrication technology. Is possible. Furthermore, if a perpendicular magnetization film having strong perpendicular magnetic anisotropy is used as the magnetization fixed layer, it is theoretically possible to produce a magnetization fixed layer smaller than 10 nm. 12 has the structure shown in FIG. 5. However, if the three-terminal element having the structure shown in FIG. 6 is fabricated, the gate can be efficiently formed on an ultrafine magnetization rotation layer of about 10 nm. A voltage can be applied. The three-terminal element shown in FIG. 12 is merely an example, and other elements having various structures such as the three-terminal element shown in FIG. 1 can be manufactured.

次に、三端子素子の電圧印加用電極層や強磁性層、絶縁体層に利用可能な材料について説明する。
電圧印加用電極層の材料としては、例えば金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、アルミニウム(Al)、タングステン(W)、クロム(Cr)、タンタル(Ta)、チタン(Ti)、及びルテニウム(Ru)などの金属、貴金属又は遷移金属あるいはそれらの金属の合金、多結晶シリコン、シリコンとニッケル、コバルト又はチタン等の高融点金属との化合物であるシリサイド、カーボンナノチューブやグラフェン等のカーボン材料を用いることができる。この電極層は積層構造体であっても良い。場合によっては、この電極層の材料は非磁性のものが好ましい場合もある。
電圧印加用電極層の膜厚としては、不必要に厚くすることは素子微小化、製造プロセス時間短縮の弊害となるだけでなく、現行のCMOSプロセスとの適応性を損なうため望ましくないが、一方で極端に薄くすることは電気抵抗の増大を招く。このため、電圧印加用電極層の膜厚は材料にもよるが、例えば5nmから1μm、より好ましくは10nmから100nmにあると良い。
室温において安定した磁気抵抗特性を得るという観点から、磁化回転層には鉄(Fe)、コバルト(Co)、ニッケル(Ni)のうち少なくとも1元素を含む遷移金属・合金を用いることが好ましい。特に、非磁性スペーサー層に絶縁体を用いる場合には、高い磁気抵抗比を得るために、磁化回転層に鉄を含む強磁性金属・強磁性合金を用いることがより好ましい。より具体的には、酸化マグネシウムとの界面磁気異方性により垂直磁気異方性を付与させたCoFeBなどが挙げられる。
Next, materials that can be used for the voltage application electrode layer, the ferromagnetic layer, and the insulator layer of the three-terminal element will be described.
Examples of the material for the voltage application electrode layer include gold (Au), silver (Ag), copper (Cu), platinum (Pt), aluminum (Al), tungsten (W), chromium (Cr), and tantalum (Ta). Metals such as titanium (Ti) and ruthenium (Ru), noble metals or transition metals or alloys of those metals, polycrystalline silicon, silicides and carbons that are compounds of refractory metals such as silicon and nickel, cobalt or titanium Carbon materials such as nanotubes and graphene can be used. This electrode layer may be a laminated structure. In some cases, the electrode layer material is preferably non-magnetic.
As the film thickness of the voltage application electrode layer, unnecessarily thickening is not desirable because it not only adversely affects device miniaturization and shortens the manufacturing process time, but also impairs compatibility with the current CMOS process. If the thickness is extremely reduced, the electrical resistance increases. For this reason, the film thickness of the voltage application electrode layer depends on the material, but is preferably 5 nm to 1 μm, more preferably 10 nm to 100 nm, for example.
From the viewpoint of obtaining stable magnetoresistance characteristics at room temperature, it is preferable to use a transition metal / alloy containing at least one element among iron (Fe), cobalt (Co), and nickel (Ni) for the magnetization rotation layer. In particular, when an insulator is used for the nonmagnetic spacer layer, it is more preferable to use a ferromagnetic metal / ferromagnetic alloy containing iron for the magnetization rotation layer in order to obtain a high magnetoresistance ratio. More specifically, CoFeB to which perpendicular magnetic anisotropy is imparted by interfacial magnetic anisotropy with magnesium oxide can be mentioned.

元々、垂直磁気異方性の大きな材料ほど、電圧印加により誘起される垂直磁気異方性の変化が大きくなる傾向がある。この観点から磁化回転層に適用可能な材料として、(1)Fe-Pt、Fe-Pd、Co-Pt、Co-Pd、Mn-GaなどのL10規則構造の合金、(2)異種強磁性金属又はその合金の多層膜、あるいは(3)「強磁性金属又はその合金」と「非磁性金属又はその合金」を積層した多層膜、(4)希土類元素ネオジウム(Nd)、サマリウム(Sm)、テルビウム(Tb)などの磁性元素を含む化合物又はその合金、(5)Coを含むHCP構造の金属又はその合金、(6)界面磁気異方性を利用した薄いCo-Fe-B合金層等からなる層を用いることもできる。磁化固定層に関しても磁化回転層と同様の種々の磁性材料や多層膜を用いることができる。   Originally, a material having a large perpendicular magnetic anisotropy tends to have a larger change in perpendicular magnetic anisotropy induced by voltage application. From this point of view, materials that can be applied to the magnetization rotation layer include (1) alloys of L10 ordered structure such as Fe-Pt, Fe-Pd, Co-Pt, Co-Pd, Mn-Ga, and (2) heterogeneous ferromagnetic metals. Or a multilayer film of an alloy thereof, or (3) a multilayer film in which “ferromagnetic metal or alloy thereof” and “nonmagnetic metal or alloy thereof” are laminated, (4) rare earth element neodymium (Nd), samarium (Sm), terbium A compound containing a magnetic element such as (Tb) or an alloy thereof; (5) a metal having HCP structure containing Co or an alloy thereof; and (6) a thin Co—Fe—B alloy layer utilizing interfacial magnetic anisotropy. Layers can also be used. For the magnetization fixed layer, various magnetic materials and multilayer films similar to the magnetization rotation layer can be used.

磁化回転層の膜厚は出力端子側と入力端子側からの異なる要求を考慮して、適切に設計する必要がある。入力側の電圧による磁化回転層の制御に関しては、低電圧で大きく磁化方向の変化を誘起できることが望ましいため、できるだけ薄くすることが望ましい。例えば、磁化回転層の厚さは5 nm以下、より好ましくは3 nm以下、さらに好ましくは2 nm以下の範囲にあるとよい。一方で出力側からの観点では、磁化回転層を薄くしすぎると、(i)磁気抵抗効果の低下や(ii)ソース抵抗の増大による出力の低下を招くため、磁化回転層の厚さを0.5 nmよりも薄くすることは好ましくない。このため、磁化回転層の厚さは約0.5 nm以上、より好ましくは1 nm以上、さらに好ましくは1.5 nm以上の範囲にあるとよい。
磁化固定層の膜厚には大きな制約はないが、約2 nmから10 nmの間であれば素子作製が容易である。
The film thickness of the magnetization rotation layer needs to be designed appropriately in consideration of different requirements from the output terminal side and the input terminal side. Regarding the control of the magnetization rotation layer by the voltage on the input side, it is desirable to be able to induce a large change in the magnetization direction at a low voltage, so it is desirable to make it as thin as possible. For example, the thickness of the magnetization rotation layer may be 5 nm or less, more preferably 3 nm or less, and even more preferably 2 nm or less. On the other hand, from the viewpoint of the output side, if the magnetization rotation layer is made too thin, (i) the magnetoresistive effect is reduced and (ii) the output is reduced due to the increase in source resistance. It is not preferable to make it thinner than nm. For this reason, the thickness of the magnetization rotation layer is preferably about 0.5 nm or more, more preferably 1 nm or more, and further preferably 1.5 nm or more.
Although there is no major limitation on the thickness of the magnetization pinned layer, device fabrication is easy if it is between about 2 nm and 10 nm.

非磁性スペーサー層の材料としては、トンネル磁気抵抗効果(TMR)を示すアルミニウム、マグネシウム、ハフニウム、セリウム、ストロンチウム、タンタル、チタンなどの金属の酸化物、窒化物、フッ化物を用いることができる。そのうちマグネシウムを含む元素の酸化物やマグネシウムとアルミニウムを含む元素の酸化物などが好ましい。その中でも特に(001)結晶面が優先配向した単結晶又は多結晶の酸化マグネシウムが有効である。
また、巨大磁気抵抗効果(GMR)を示す金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、クロム(Cr)、ルテニウム(Ru)などの貴金属や遷移金属元素も使用される。
非磁性スペーサー層の膜厚としては、例えば、酸化マグネシウム等のスペーサー層の場合は約1 nmから3 nmの範囲、金属のスペーサー層の場合は約1 nmから10 nmの範囲にあることが望ましい。
As the material for the nonmagnetic spacer layer, oxides, nitrides, and fluorides of metals such as aluminum, magnesium, hafnium, cerium, strontium, tantalum, and titanium that exhibit the tunnel magnetoresistance effect (TMR) can be used. Of these, oxides of elements containing magnesium and oxides of elements containing magnesium and aluminum are preferred. Of these, single crystal or polycrystalline magnesium oxide having a (001) crystal plane preferentially oriented is particularly effective.
In addition, noble metals and transition metal elements such as gold (Au), silver (Ag), copper (Cu), aluminum (Al), chromium (Cr), ruthenium (Ru), etc., exhibiting giant magnetoresistance effect (GMR) are also used. The
The film thickness of the nonmagnetic spacer layer is preferably in the range of about 1 nm to 3 nm for a spacer layer such as magnesium oxide, and in the range of about 1 nm to 10 nm for a metal spacer layer. .

絶縁体層の材料としては、(1)アルミニウム、マグネシウム、ハフニウム、セリウム、ストロンチウム、タンタル及びチタンなどの金属の酸化物、窒化物、又はフッ化物などを含む非磁性の絶縁体材料、あるいは(2)Fe、Co、Niなどの磁性元素を含む強磁性又はフェリ磁性の遷移金属酸化物、さらには上記の(1)非磁性の絶縁材料と(2)磁性酸化物の積層構造などを用いることができる。
電圧による磁化回転層の磁化方向制御は、電圧印加により磁化回転層内の「絶縁体層との」界面近傍に誘起される蓄積電荷量に依存するため、絶縁体層に用いる材料としては室温で高い比誘電率を有する誘電体を用いることがより好ましい。具体的には、強誘電体材料であるBaTiOにSr、Sn、La、Zr、Ca、Y、Nd、Sm及びDy等を添加して強誘電キュリー温度及び誘電率を制御した材料、鉄や鉄コバルト合金との格子ミスマッチが1〜2%と小さくエピタキシャル成長が可能なBaTiO、IIIB元素の酸化物(YO及びLaO等)、IVB元素の酸化物(ZrO及びHfO2等)、並びにVB元素の酸化物(TaO等)やTiOなどが有効である。また、絶縁体層のRA積は、上述の電圧増幅率を得るための要請から、約1 kΩ以上であることが好ましい。
As the material of the insulator layer, (1) a nonmagnetic insulator material containing an oxide, nitride, fluoride or the like of metal such as aluminum, magnesium, hafnium, cerium, strontium, tantalum and titanium, or (2 ) Use of a ferromagnetic or ferrimagnetic transition metal oxide containing a magnetic element such as Fe, Co, or Ni, and (1) a laminated structure of (1) a nonmagnetic insulating material and (2) a magnetic oxide. it can.
Since the magnetization direction control of the magnetization rotation layer by voltage depends on the amount of accumulated charge induced near the interface with the “insulator layer” in the magnetization rotation layer by applying voltage, the material used for the insulator layer is room temperature. It is more preferable to use a dielectric having a high relative dielectric constant. Specifically, a material in which the ferroelectric Curie temperature and dielectric constant are controlled by adding Sr, Sn, La, Zr, Ca, Y, Nd, Sm, Dy, etc. to BaTiO 3 which is a ferroelectric material, iron or BaTiO 3 , IIIB element oxides (such as Y 2 O 3 and La 2 O 3 ), and IVB element oxides (ZrO 2 and HfO 2 ), which have a small lattice mismatch with iron-cobalt alloy of 1 to 2% and can be epitaxially grown. Etc.), oxides of VB elements (Ta 2 O 5 etc.), TiO 2 and the like are effective. In addition, the RA product of the insulator layer is preferably about 1 kΩ or more in order to obtain the above-described voltage gain.

本発明の三端子素子は、電流駆動型ではなく電圧駆動型であることから低消費電力であり、室温動作が可能、微細化が可能であることから、次世代型トランジスタ(電力増幅素子、電圧増幅素子、論理演算素子など)として有用である。 Since the three-terminal element of the present invention is not voltage driven but current driven, it has low power consumption, can be operated at room temperature, and can be miniaturized. It is useful as an amplifying element, a logical operation element, etc.

11…電圧印加用電極層、12…絶縁体層、13…強磁性の磁化回転層、14…非磁性スペーサー層、15…強磁性の磁化固定層、16…入力端子(第1端子)、 17…出力端子(第2端子)、18…出力端子(第3端子)、19…電極層、101…ゲート電極層、102…絶縁体層(酸化マグネシウム(001)層:RA積1.7 MΩμm2)、103…磁化回転層(厚さ2 nmのコバルト鉄ホウ素層)、104…トンネル障壁層(酸化マグネシウム(001)層:RA積70 Ωμm2)、105…磁化固定層(厚さ2.2 nmのコバルト鉄ホウ素層)、106…ルテニウム層(厚さ0.9 nm)、107…コバルト鉄層(厚さ2.5 nm)、108…交換バイアス用の反強磁性層(厚さ15 nmの白金マンガン層) DESCRIPTION OF SYMBOLS 11 ... Voltage application electrode layer, 12 ... Insulator layer, 13 ... Ferromagnetic magnetization rotation layer, 14 ... Nonmagnetic spacer layer, 15 ... Ferromagnetic magnetization fixed layer, 16 ... Input terminal (1st terminal), 17 Output terminal (second terminal) 18 Output terminal (third terminal) 19 Electrode layer 101 Gate electrode layer 102 Insulator layer (magnesium oxide (001) layer: RA product 1.7 MΩμm 2 ) DESCRIPTION OF SYMBOLS 103 ... Magnetization | rotation layer (2 nm-thickness cobalt iron boron layer), 104 ... Tunnel barrier layer (magnesium oxide (001) layer: RA product 70 Ωμm 2 ), 105 ... Magnetization fixed layer (2.2 nm-thickness cobalt iron Boron layer), 106 ... ruthenium layer (thickness 0.9 nm), 107 ... cobalt iron layer (thickness 2.5 nm), 108 ... antiferromagnetic layer for exchange bias (platinum manganese layer 15 nm thick)

Claims (10)

順に、強磁性の磁化固定層、非磁性スペーサー層、及び強磁性の磁化回転層から成る磁気抵抗効果を示す多層膜構造を有し、
前記磁化回転層の上面又は下面又は側面のいずれか一面全体を絶縁体層を介して覆う電圧印加用電極層を有し、
該電圧印加用電極層に入力端子である第1端子が接続し、
前記磁化回転層に第2端子が接続し、
前記磁化固定層に第3端子が接続した電圧駆動型スピントロニクス三端子素子であって、
前記電圧印加用電極層から電圧を印加することによって前記磁化回転層の磁化の向きが変化し、前記磁化固定層と前記磁化回転層の磁化の向きの相対角に依存して前記非磁性スペーサー層を介した磁化回転層と磁化固定層の間の電気抵抗が変化することを出力信号として利用して、電力増幅、電圧増幅又はファン・アウトなどを得ることを特徴とする電圧駆動型スピントロニクス三端子素子。
In order, it has a multilayer structure showing a magnetoresistive effect composed of a ferromagnetic magnetization fixed layer, a nonmagnetic spacer layer, and a ferromagnetic magnetization rotation layer,
A voltage applying electrode layer that covers the entire upper surface or lower surface or side surface of the magnetization rotation layer via an insulator layer;
A first terminal which is an input terminal is connected to the voltage applying electrode layer;
A second terminal connected to the magnetization rotation layer;
A voltage-driven spintronics three-terminal element having a third terminal connected to the magnetization fixed layer,
By applying a voltage from the voltage application electrode layer, the magnetization direction of the magnetization rotation layer changes, and the nonmagnetic spacer layer depends on the relative angle of the magnetization direction of the magnetization fixed layer and the magnetization rotation layer A voltage-driven spintronics three-terminal device that obtains power amplification, voltage amplification, fan-out, etc., using as an output signal the change in electrical resistance between the magnetization rotation layer and the magnetization fixed layer via element.
順に、強磁性の磁化固定層、非磁性スペーサー層、及び強磁性の磁化回転層から成る磁気抵抗効果を示す多層膜構造を有し、
前記磁化回転層の上面又は下面又は側面のいずれか一面全体を絶縁体層を介して覆う電圧印加用電極層を有し、
該電圧印加用電極層に入力端子である第1端子が接続し、
前記磁化回転層に第2端子が接続し、
前記磁化固定層に第3端子が接続した電圧駆動型スピントロニクス三端子素子。
In order, it has a multilayer structure showing a magnetoresistive effect composed of a ferromagnetic magnetization fixed layer, a nonmagnetic spacer layer, and a ferromagnetic magnetization rotation layer,
A voltage applying electrode layer that covers the entire upper surface or lower surface or side surface of the magnetization rotation layer via an insulator layer;
A first terminal which is an input terminal is connected to the voltage applying electrode layer;
A second terminal connected to the magnetization rotation layer;
A voltage-driven spintronics three-terminal element having a third terminal connected to the magnetization fixed layer.
請求項1又は2に記載の電圧駆動型スピントロニクス三端子素子において、前記非磁性スペーサー層がトンネル障壁層であることを特徴とする電圧駆動型スピントロニクス三端子素子。   3. The voltage-driven spintronic three-terminal element according to claim 1, wherein the nonmagnetic spacer layer is a tunnel barrier layer. 請求項1〜3のいずれかに記載の電圧駆動型スピントロニクス三端子素子において、前記電圧印加用電極層から電圧を印加することによって、前記磁化回転層の磁化の向きが膜面内方向と膜面に垂直方向の間で変化することを特徴とする電圧駆動型スピントロニクス三端子素子。   The voltage-driven spintronics three-terminal element according to any one of claims 1 to 3, wherein a voltage is applied from the voltage application electrode layer so that the magnetization direction of the magnetization rotation layer is in a film plane direction and a film plane. A voltage-driven spintronics three-terminal device characterized by changing between vertical directions. 請求項1〜4のいずれかに記載の電圧駆動型スピントロニクス三端子素子において、前記磁化固定層の磁化の向きが面内方向を向いていることを特徴とする電圧駆動型スピントロニクス三端子素子。   5. The voltage-driven spintronic three-terminal element according to claim 1, wherein the magnetization direction of the magnetization fixed layer is in an in-plane direction. 6. 請求項1〜4のいずれかに記載の電圧駆動型スピントロニクス三端子素子において、前記磁化固定層の磁化の向きが膜面に垂直方向を向いていることを特徴とする電圧駆動型スピントロニクス三端子素子。   5. The voltage-driven spintronic three-terminal element according to claim 1, wherein the magnetization direction of the fixed magnetization layer is perpendicular to the film surface. . 請求項1〜6のいずれかに記載の電圧駆動型スピントロニクス三端子素子において、前記電圧印加用電極層が前記磁化回転層の側面を取り囲んでいることを特徴とする電圧駆動型スピントロニクス三端子素子。   The voltage-driven spintronics three-terminal element according to any one of claims 1 to 6, wherein the voltage application electrode layer surrounds a side surface of the magnetization rotation layer. 請求項1〜7のいずれかに記載の電圧駆動型スピントロニクス三端子素子において、前記磁化回転層が単磁区構造を有することを特徴とする電圧駆動型スピントロニクス三端子素子。   8. The voltage-driven spintronics three-terminal element according to claim 1, wherein the magnetization rotation layer has a single domain structure. 請求項1〜8のいずれかに記載の電圧駆動型スピントロニクス三端子素子において、前記磁化回転層が接地されることを特徴とする電圧駆動型スピントロニクス三端子素子。   9. The voltage-driven spintronics three-terminal element according to claim 1, wherein the magnetization rotation layer is grounded. 請求項9に記載の電圧駆動型スピントロニクス三端子素子において、前記磁化固定層に信号出力用の負荷回路が接続されていることを特徴とする電圧駆動型スピントロニクス三端子素子。   10. The voltage-driven spintronics three-terminal element according to claim 9, wherein a load circuit for signal output is connected to the magnetization fixed layer.
JP2012198496A 2012-09-10 2012-09-10 Voltage drive spintronics three-terminal element Pending JP2014053546A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012198496A JP2014053546A (en) 2012-09-10 2012-09-10 Voltage drive spintronics three-terminal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198496A JP2014053546A (en) 2012-09-10 2012-09-10 Voltage drive spintronics three-terminal element

Publications (1)

Publication Number Publication Date
JP2014053546A true JP2014053546A (en) 2014-03-20

Family

ID=50611718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198496A Pending JP2014053546A (en) 2012-09-10 2012-09-10 Voltage drive spintronics three-terminal element

Country Status (1)

Country Link
JP (1) JP2014053546A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129206A (en) * 2015-01-09 2016-07-14 国立研究開発法人産業技術総合研究所 Storage device and method of manufacturing the same
US9698340B2 (en) 2015-03-17 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory
JP2020181869A (en) * 2019-04-24 2020-11-05 国立研究開発法人産業技術総合研究所 Magnetic element, magnetic memory chip, magnetic storage device, and writing method of magnetic element
WO2023226540A1 (en) * 2022-05-27 2023-11-30 北京理工大学 Magnetic random access memory device and manufacturing method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026466A1 (en) * 2000-03-14 2001-10-04 Matsushita Electric Industrial Co. Ltd. Magnetic control device, and magnetic component and memory apparatus using the same
JP2001339110A (en) * 2000-03-14 2001-12-07 Matsushita Electric Ind Co Ltd Magnetism control element, magnetic component using the same and memory device
WO2009133650A1 (en) * 2008-05-02 2009-11-05 国立大学法人大阪大学 Magnetization control method, information storage method, information storage element, and magnetic function element
US20120224416A1 (en) * 2011-03-04 2012-09-06 Kabushiki Kaisha Toshiba Magnetic memory and magnetic memory apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026466A1 (en) * 2000-03-14 2001-10-04 Matsushita Electric Industrial Co. Ltd. Magnetic control device, and magnetic component and memory apparatus using the same
JP2001339110A (en) * 2000-03-14 2001-12-07 Matsushita Electric Ind Co Ltd Magnetism control element, magnetic component using the same and memory device
WO2009133650A1 (en) * 2008-05-02 2009-11-05 国立大学法人大阪大学 Magnetization control method, information storage method, information storage element, and magnetic function element
US20110049659A1 (en) * 2008-05-02 2011-03-03 Yoshishige Suzuki Magnetization control method, information storage method, information storage element, and magnetic function element
US20120224416A1 (en) * 2011-03-04 2012-09-06 Kabushiki Kaisha Toshiba Magnetic memory and magnetic memory apparatus
JP2012186303A (en) * 2011-03-04 2012-09-27 Toshiba Corp Magnetic memory and magnetic memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129206A (en) * 2015-01-09 2016-07-14 国立研究開発法人産業技術総合研究所 Storage device and method of manufacturing the same
US9698340B2 (en) 2015-03-17 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory element and magnetic memory
JP2020181869A (en) * 2019-04-24 2020-11-05 国立研究開発法人産業技術総合研究所 Magnetic element, magnetic memory chip, magnetic storage device, and writing method of magnetic element
JP7352930B2 (en) 2019-04-24 2023-09-29 国立研究開発法人産業技術総合研究所 Magnetic element, magnetic memory chip, magnetic storage device, and writing method for magnetic element
WO2023226540A1 (en) * 2022-05-27 2023-11-30 北京理工大学 Magnetic random access memory device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US9484924B2 (en) Negative capacitance logic device, clock generator including the same and method of operating clock generator
RU2580378C2 (en) Recordable magnetic element
KR101974149B1 (en) Magnetic memory element
WO2017090726A1 (en) Spin current magnetization reversal element, magnetoresistive effect element, and magnetic memory
US7679155B2 (en) Multiple magneto-resistance devices based on doped magnesium oxide
KR101683440B1 (en) Magnetic memory device
JP4231506B2 (en) Magnetic switch element and magnetic memory using the same
WO2009133650A1 (en) Magnetization control method, information storage method, information storage element, and magnetic function element
JP2006287081A (en) Spin injection magnetic domain transfer element and device using same
JP2006303159A (en) Spin injection magnetic domain moving element and device using this
TWI621120B (en) Magnetoresistance effect element and magnetic memory
WO2013025994A2 (en) Spin hall effect magnetic apparatus, method and applications
US8345471B2 (en) Magneto-resistance element and semiconductor memory device including the same
JP5398921B2 (en) Spin device, operating method thereof, and manufacturing method thereof
JP2008515176A (en) Transistor based on double barrier tunnel junction resonant tunneling effect
JPWO2007015475A1 (en) Magnetic and electrical energy interconversion device with nanostructures
US8785966B2 (en) Magnetic tunnel junction transistor devices
JP2010098259A (en) Memory cell, and magnetic memory element
JP2007005664A (en) Spin implantation magnetization reversal element
JP2014053546A (en) Voltage drive spintronics three-terminal element
US9882118B2 (en) Spin control mechanism and spin device
JP2007273952A (en) Nano magnetic memory element and method of manufacturing the same
JP2008066479A (en) Spin transistor
TW201222546A (en) Memory element and memory device
WO2000052489A1 (en) Magnetic sensor and its production method, ferromagnetic tunnel junction device and its production method, and magnetic head using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228