JP2015011179A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2015011179A JP2015011179A JP2013136456A JP2013136456A JP2015011179A JP 2015011179 A JP2015011179 A JP 2015011179A JP 2013136456 A JP2013136456 A JP 2013136456A JP 2013136456 A JP2013136456 A JP 2013136456A JP 2015011179 A JP2015011179 A JP 2015011179A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal display
- active area
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】表示品位の良好な液晶表示装置を提供する。
【解決手段】画像を表示するアクティブエリアを含む第1領域に形成された第1電極と、第1電極を覆う絶縁膜の上において第1電極と向かい合うとともにスリットが形成された第2電極と、第1領域に隣接する第2領域に形成された接地電位のパッドと、を備えた第1基板と、第1領域において第1基板に対向する絶縁基板と、絶縁基板の内面においてアクティブエリアの周囲に形成された周辺遮光層と、を備えた第2基板と、第1基板と第2基板との間に保持された液晶層と、絶縁基板の外面においてアクティブエリアに亘って形成された透明な導電層と、導電層上においてアクティブエリアに亘って接着された偏光板を含む光学素子と、導電層上における周辺遮光層と重なる位置に形成された導電部材と、導電部材とパッドとを電気的に接続する接続部材と、を備えた、液晶表示装置。
【選択図】 図5
【解決手段】画像を表示するアクティブエリアを含む第1領域に形成された第1電極と、第1電極を覆う絶縁膜の上において第1電極と向かい合うとともにスリットが形成された第2電極と、第1領域に隣接する第2領域に形成された接地電位のパッドと、を備えた第1基板と、第1領域において第1基板に対向する絶縁基板と、絶縁基板の内面においてアクティブエリアの周囲に形成された周辺遮光層と、を備えた第2基板と、第1基板と第2基板との間に保持された液晶層と、絶縁基板の外面においてアクティブエリアに亘って形成された透明な導電層と、導電層上においてアクティブエリアに亘って接着された偏光板を含む光学素子と、導電層上における周辺遮光層と重なる位置に形成された導電部材と、導電部材とパッドとを電気的に接続する接続部材と、を備えた、液晶表示装置。
【選択図】 図5
Description
本発明の実施形態は、液晶表示装置に関する。
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのOA機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。このような液晶表示装置において、帯電防止あるいは静電気放電(ESD)対策のために、導電層を設置する構成が提案されている。
最近では、画像を表示する液晶表示パネルにタッチセンシング機能を組み合わせた液晶表示装置が開発されている。静電容量の変化を利用してタッチセンシング機能を実現する構成の場合、導電層を設置すると、十分なタッチセンシング機能を確保できないおそれがある。一方で、タッチセンシング機能を確保するために、導電層を高抵抗化すると、外部電界を十分にシールドすることができず、液晶層に不所望な電界が印加され、表示ムラを発生するおそれがある。
本実施形態の目的は、表示品位の良好な液晶表示装置を提供することにある。
本実施形態によれば、
画像を表示するアクティブエリアを含む第1領域において複数の画素に亘って形成された第1電極と、前記第1電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記第1電極と向かい合うとともにスリットが形成された第2電極と、前記第1領域に隣接する第2領域に形成された接地電位のパッドと、を備えた第1基板と、前記第1領域と前記第2領域との境界に位置する端部を有し前記第1領域において前記第1基板に対向する絶縁基板と、前記絶縁基板の内面において前記アクティブエリアの周囲に形成された周辺遮光層と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記絶縁基板の外面において前記アクティブエリアに亘って形成された透明な導電層と、前記導電層上において前記アクティブエリアに亘って接着された偏光板を含む光学素子と、前記導電層上における前記周辺遮光層と重なる位置に形成された導電部材と、前記導電部材と前記パッドとを電気的に接続する接続部材と、を備えた、液晶表示装置が提供される。
画像を表示するアクティブエリアを含む第1領域において複数の画素に亘って形成された第1電極と、前記第1電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記第1電極と向かい合うとともにスリットが形成された第2電極と、前記第1領域に隣接する第2領域に形成された接地電位のパッドと、を備えた第1基板と、前記第1領域と前記第2領域との境界に位置する端部を有し前記第1領域において前記第1基板に対向する絶縁基板と、前記絶縁基板の内面において前記アクティブエリアの周囲に形成された周辺遮光層と、を備えた第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記絶縁基板の外面において前記アクティブエリアに亘って形成された透明な導電層と、前記導電層上において前記アクティブエリアに亘って接着された偏光板を含む光学素子と、前記導電層上における前記周辺遮光層と重なる位置に形成された導電部材と、前記導電部材と前記パッドとを電気的に接続する接続部材と、を備えた、液晶表示装置が提供される。
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向配置された第2基板である対向基板CTと、アレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。液晶表示パネルLPNは、画像を表示するアクティブエリアACTを含む第1領域A1と、この第1領域A1に隣接する第2領域A2と、を備えている。第1領域A1は、アレイ基板ARと対向基板CTとが対向する領域に相当する。この第1領域A1において、アクティブエリアACTは、アレイ基板ARと対向基板CTとの間に液晶層LQが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素PXによって構成されている。第2領域A2は、アレイ基板のうちの対向基板CTの端部CTEよりも外方に延在した領域(延在部)に相当する。
アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿ってそれぞれ延出した複数のゲート配線G(G1〜Gn)及び容量線C(C1〜Cn)、第1方向Xに交差する第2方向Yに沿ってそれぞれ延出した複数のソース配線S(S1〜Sm)、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたスイッチング素子SW、各画素PXにおいてスイッチング素子SWに各々電気的に接続された画素電極PE、容量線Cの一部であり画素電極PEと向かい合う共通電極CEなどを備えている。保持容量CSは、例えば、容量線Cと画素電極PEとの間に形成される。
共通電極CE(第1電極)は、第1領域A1において複数の画素PXに亘って共通に形成されている。画素電極PE(第2電極)は、各画素PXにおいて島状に形成されている。
各ゲート配線Gは、アクティブエリアACTの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、第2駆動回路SDに接続されている。各容量線Cは、アクティブエリアACTの外側に引き出され、第3駆動回路CDに接続されている。これらの第1駆動回路GD、第2駆動回路SD、及び、第3駆動回路CDは、例えばその少なくとも一部がアレイ基板ARに形成され、駆動ICチップ2と接続されている。駆動ICチップ2は、第1駆動回路GD、第2駆動回路SD、及び、第3駆動回路CDを制御するコントローラを内蔵し、液晶表示パネルLPNを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ICチップ2は、第2領域A2において、アレイ基板ARに実装されている。
一例として、駆動ICチップ2は、アクティブエリアACTに画像を表示する画像表示モードにおいて各画素PXの画素電極PEに画像信号を書き込むのに必要な制御を行う画像信号書込回路2Aと、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量(ここに示した例では、容量線Cとソース配線Sとの間の静電容量)の変化を検出する検出回路2Bと、を備えている。
また、図示した例の液晶表示パネルLPNは、IPS(In−Plane Switching)モードあるいはFFS(Fringe Field Switching)モードに適用可能な構成であり、アレイ基板ARに画素電極PE及び共通電極CEを備えている。このような構成の液晶表示パネルLPNでは、画素電極PE及び共通電極CEの間に形成される横電界(例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングする。
図2は、図1に示した液晶表示パネルLPNの断面構造を概略的に示す図である。
すなわち、アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。アレイ基板ARは、第1絶縁基板10の内面(すなわち対向基板CTに対向する側)10Aの側に、スイッチング素子SW、共通電極CE、画素電極PE、第1配向膜AL1などを備えている。
ここに示したスイッチング素子SWは、例えば薄膜トランジスタ(TFT)である。スイッチング素子SWは、ポリシリコンやアモルファスシリコンによって形成された半導体層を備えている。なお、スイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良い。このようなスイッチング素子SWは、第1絶縁膜11によって覆われている。
共通電極CEは、第1絶縁膜11の上に形成されている。共通電極CEは、第2絶縁膜12によって覆われている。また、第2絶縁膜12は、第1絶縁膜11の上にも配置されている。画素電極PEは、第2絶縁膜12の上に形成されている。画素電極PEは、第1絶縁膜11及び第2絶縁膜12を貫通するコンタクトホールを介してスイッチング素子SWに電気的に接続されている。また、画素電極PEは、第2絶縁膜12を介して共通電極CEと向かい合うスリットPSLを有している。これらの共通電極CE及び画素電極PEは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。画素電極PE及び第2絶縁膜12は、第1配向膜AL1によって覆われている。第1配向膜AL1は、水平配向性を示す材料によって形成され、アレイ基板ARの液晶層LQに接する面に配置されている。
一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板30を用いて形成されている。対向基板CTは、第2絶縁基板30のアレイ基板ARと対向する内面30Aの側に、ブラックマトリクス31、カラーフィルタ32、オーバーコート層33、第2配向膜AL2などを備えている。
ブラックマトリクス31は、第2絶縁基板30の内面30Aにおいて、アレイ基板ARに設けられたゲート配線Gやソース配線S、さらにはスイッチング素子SWなどの配線部に対向するように形成され、各画素PXを区画している。
カラーフィルタ32は、第2絶縁基板30の内面30Aに形成され、ブラックマトリクス31の上にも延在している。カラーフィルタ32は、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ32間の境界は、ブラックマトリクス31と重なっている。
オーバーコート層33は、ブラックマトリクス31及びカラーフィルタ32を覆っている。オーバーコート層33は、ブラックマトリクス31やカラーフィルタ32の表面の凹凸を平坦化する。このようなオーバーコート層33は、透明な樹脂材料によって形成されている。オーバーコート層33は、第2配向膜AL2によって覆われている。第2配向膜AL2は、水平配向性を示す材料によって形成され、対向基板CTの液晶層LQに接する面に配置されている。
上述したようなアレイ基板ARと対向基板CTとは、第1配向膜AL1及び第2配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、一方の基板に形成された柱状スペーサが配置され、これにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層LQは、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間に形成されたセルギャップに封入されている。このような液晶層LQは、例えば、誘電率異方性が正(ポジ型)の液晶材料によって構成されている。
このような構成の液晶表示パネルLPNに対して、その背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。
第1絶縁基板10の外面10Bには、第1偏光板PL1を含む第1光学素子OD1が配置されている。第2絶縁基板30の内面30Aとは反対側の外面30Bの側には、第2偏光板PL2を含む第2光学素子OD2が配置されている。第1偏光板PL1の第1偏光軸と第2偏光板PL2の第2偏光軸とは、例えば、クロスニコルの位置関係にある。
第2絶縁基板30の外面30Bには、透明な導電層CDFが形成されている。第2光学素子OD2は、接着剤ADによって導電層CDFに接着されている。
図3は、図2に示したアレイ基板ARにおける画素PXの構造を対向基板CTの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。
ゲート配線Gは、第1方向Xに沿って延出している。ソース配線Sは、第2方向Yに沿って延出している。ゲート配線Gとソース配線Sとの交差部にはスイッチング素子が配置されているが図示を省略している。
容量線Cは、第1方向Xに沿って延在している。すなわち、容量線Cは、各画素PXに配置されるとともにソース配線Sの上方に延在しており、第1方向Xに隣接する複数の画素PXに亘って共通に形成されている。容量線Cは、各画素PXに対応して形成された共通電極CEを含んでいる。
各画素PXの画素電極PEは、共通電極CEの上方に配置されている。各画素電極PEは、各画素PXにおいて画素形状に対応した島状、例えば、略四角形に形成されている。各画素電極PEには、共通電極CEと向かい合う複数のスリットPSLが形成されている。図示した例では、スリットPSLのそれぞれは、第2方向Yに沿って延出しており、第2方向Yと平行な長軸を有している。
第1配向膜AL1及び第2配向膜AL2は、基板主面と平行なX−Y平面内において、互いに平行な方位に配向処理(例えば、ラビング処理や光配向処理)がなされている。第1配向膜AL1の第1配向処理方向R1は、スリットPSLが延出した第2方向Yに対して45°以下、より好ましくは5°〜15°の鋭角に交差する。第2配向膜AL2の第2配向処理方向R2は、第1配向処理方向R1と平行である。第1配向処理方向R1と第2配向処理方向R2とは互いに逆向きである。
このような構成の液晶表示装置において、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態(OFF時)では、液晶層LQに含まれる液晶分子LMは、面内において、第1配向処理方向R1及び第2配向処理方向R2に応じて初期配向する(液晶分子LMが初期配向する方向を初期配向方向と称する)。OFF時には、バックライトBLからのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、OFF時の液晶表示パネルLPNを通過した際にほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光は、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される(黒表示)。
一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間にフリンジ電界が形成された状態(ON時)では、液晶分子LMは、面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子LMは、電界と略平行な方向を向くように配向する。ON時には、第1偏光板PL1の第1偏光軸と直交する直線偏光は、液晶表示パネルLPNに入射し、その偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態に応じて変化する。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する(白表示)。
図4は、図1に示した液晶表示パネルLPNの構成を概略的に示す平面図である。
液晶表示パネルLPNを構成するアレイ基板ARは、対向基板CTの端部CTEよりも外方に延在した第2領域(延在部)A2を有している。第2領域A2には、駆動ICチップ2やフレキシブル・プリンテッド・サーキット(FPC)基板3などが実装されている。また、第2領域A2には、接地電位のパッドPDが形成されている。パッドPDは、詳述しないが、駆動ICチップ2やFPC基板3などを介して接地されている。
導電層CDFは、図3のFPC基板3を図の右側に見たときに、図中に右下がりの斜線で示したように、対向基板CTの上においてアクティブエリアACTの全体に亘って形成されている。当然のことながら、導電層CDFは、各画素PXの上を覆っている。図示した例では、導電層CDFは、対向基板CTの表面の略全面に亘って形成されている。つまり、X−Y平面において、導電層CDFのサイズは、対向基板CTのサイズと同等である。
第2光学素子OD2は、図3のFPC基板3を図の右側に見たときに、図中に右上がりの斜線で示したように、導電層CDFの上においてアクティブエリアACTの全体に亘って配置されている。また、第2光学素子OD2は、導電層CDFの一部を露出している。すなわち、X−Y平面において、第2光学素子OD2のサイズは、導電層CDFのサイズよりも小さい。また、第2光学素子OD2の端部ODEは、対向基板CTの端部CTEの直上には重ならず、端部CTEよりもアクティブエリアACT側に位置している。つまり、導電層CDFの端部CFEは、第2光学素子OD2の端部ODEと対向基板CTの端部CTEとの間に延在し、第2光学素子OD2から露出している。
導電層CDFの上には、導電部材CMが形成されている。つまり、導電層CDFと導電部材CMとは導通している。導電部材CMは、アクティブエリアACTの外側に位置しており、対向基板CTの端部CTEに沿って略直線状の帯状に形成されている。図示した例では、導電部材CMは、導電層CDF上の端部CFEに位置し、端部ODEと端部CTEとの間において直線状に延出している。このような導電部材CMは、接続部材PSTに接触している。接続部材PSTは、導電部材CMとパッドPDとを電気的に接続する。
図5は、図4に示した液晶表示パネルLPNのパッドPDを含む断面を概略的に示す断面図である。
アレイ基板ARについて、対向基板CTと向かい合う内面側の構造については詳細な説明を省略するが、第2領域A2においては、パッドPDが形成されている。アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着されている。第1光学素子OD1は、アクティブエリアACTの全体に亘って配置されている。なお、第1光学素子OD1を第1絶縁基板10に接着するための接着剤の図示は省略している。
対向基板CTの構造については詳細な説明を省略するが、第2絶縁基板30は、第1領域A1においてアレイ基板ARと対向するとともに、第2領域A2においては欠落している。端部CTEは、第1領域A1と第2領域A2との境界に位置している。アレイ基板ARと向かい合う第2絶縁基板30の内面30Aには、周辺遮光層SHDが形成されている。周辺遮光層SHDは、アクティブエリアACTの周囲に形成されており、詳述しないが、アクティブエリアACTを囲む矩形枠状に形成されている。周辺遮光層SHDは、例えば、上記したブラックマトリクス31と同一材料によって形成されている。
アレイ基板AR及び対向基板CTは、シール材SEによって貼り合わせされている。アレイ基板ARと対向基板CTとの間には、液晶層LQが保持されている。
導電層CDFは、第2絶縁基板30の外面30Bに形成されている。導電層CDFは、アクティブエリアACTの全体をカバーするのみならず、周辺遮光層SHDの上方にも延在している。このような導電層CDFは、アクティブエリアACTと重なるため、透明な導電材料によって形成されている。より具体的には、導電層CDFは、スズ(Sn)−アンチモン(Sb)系酸化物(ATOと称される場合もある)によって形成されている。また、導電層CDFは、その表面抵抗値が1×107〜1×109Ω/□であることが望ましい。
第2光学素子OD2は、接着剤ADにより導電層CDFの上に接着されている。接着剤ADは、導電層CDFの上においてアクティブエリアACTの全体に亘って延在しており、導電層CDFと第2光学素子OD2との間の全体に亘って介在している。
導電部材CMは、第2光学素子OD2から露出した導電層CDFの上において、周辺遮光層SHDと重なる位置に形成されている。導電部材CMは、アクティブエリアACTとは重ならないため、不透明であっても良く、導電層CDFよりも低抵抗な導電材料によって形成されている。導電部材CMは、例えば銀などの導電粒子を含む導電性ペーストからなる。このような導電部材CMの設置面積は、25mm2以上であることが望ましい。
接続部材PSTは、導電部材CM及びパッドPDの双方に接触し、両者を電気的に接続している。このような接続部材PSTは、例えば、銀などの導電粒子を含む導電ペーストからなる。
図示した例では、さらに、第2光学素子OD2に対向するカバーガラスCGが設置されており、カバーガラスCGの表面が検出面あるいは表示面となる。また、カバーガラスCGと第2光学素子OD2とは、透明な接着剤AHによって接着されている。接着剤AHは、第1領域A1においては対向基板CTとカバーガラスCGとの間に介在し、また、第2領域A2においてはアレイ基板ARとカバーガラスCGとの間に介在している。これにより、液晶表示パネルLPN及びカバーガラスCGは、第1光学素子OD1や第2光学素子OD2などを含んだ状態で一体化されている。
本実施形態で説明したFFSモードやIPSモードなどの液晶表示パネルLPNにおいては、対向基板CT側に電極などの導電膜が形成されていないため、不所望な電荷が液晶表示パネルLPNに入り込みやすい。例えば、対向基板CTの側から電荷が侵入したことにより、液晶層LQに局所的に不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。
本実施形態によれば、液晶表示パネルLPNの前面側すなわち対向基板CTの外面には導電層CDFが配置されている。このため、検出面あるいは表示面となるカバーガラスCGの表面で放電が生じた際に、液晶表示パネルLPNに向かって侵入してきた電荷は、比較的低抵抗な導電層CDFにおいてアクティブエリアACTと重なる面内で迅速に拡散し、導電部材CMで収集され、接続部材PSTを介して接地電位のパッドPDに流れ込む。このため、液晶表示パネルLPNへの電荷の侵入を抑制することが可能となる。あるいは、たとえ液晶表示パネルLPNの内部に電荷が侵入したとしても導電層CDFを介して放電されるため、視認される表示ムラを短時間で解消することが可能となる。
また、本実施形態によれば、導電層CDFがATOによって形成されているため、インジウム・ティン・オキサイド(ITO)などの透明導電材料と比較して安価であり、製造コストを削減することが可能となる。
また、本実施形態によれば、アクティブエリアACTの外側に位置する導電部材CMの設置面積が25mm2以上であるため、導電層CDFにおいて拡散した電荷を迅速に収集することができ、カバーガラスCGの表面で放電を生じたとしても、短時間で表示ムラを解消することが可能となる。
この点について、発明者は、以下の検討を行った。すなわち、導電層CDFの上に設置面積の異なる複数の導電部材CMを形成したサンプルを用意し、それぞれのサンプルについて、カバーガラスCGの表面で放電を生じさせ、表示ムラが解消するまでの時間を測定した。
図6は、導電部材CMの設置面積に対する表示ムラ消滅時間の関係を示す図である。
図中の横軸は導電部材CMの設置面積(mm2)であり、縦軸は表示ムラ消滅時間の減少率である。なお、減少率は、導電部材CMの設置面積を1.0mm2とした場合の表示ムラ消滅時間を1としたときの相対値である。導電部材CMの設置面積が拡大するほど、減少率が低下し、より迅速に表示ムラが消滅することが確認されたが、導電部材CMの設置面積が25mm2以上の場合には減少率が0.5以下となり、しかも減少率はほぼ飽和状態となり、ほぼ一定値で推移している。したがって、導電部材CMの設置面積を25mm2以上に設定することにより、迅速に表示ムラを解消することができる。
また、本実施形態によれば、導電層CDFの表面抵抗値は1×107〜1×109Ω/□であるため、画像表示機能に加えてタッチセンシング機能を兼ね備えた横電界方式の液晶表示パネルLPNにおいて、外部電界に対するシールド機能を確保しつつ、タッチセンシング機能を両立することが可能となる。
本実施形態は、上記した例に限定されるものではない。
図7は、本実施形態の液晶表示装置における他の液晶表示パネルLPNの構成例を概略的に示す平面図である。
図7に示した構成例は、導電層CDFの上の導電部材CMがアクティブエリアACTを囲むように形成された点で、図4に示した構成例と相違している。なお、図4に示した構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
図示した構成例では、導電部材CMは、矩形状のアクティブエリアACTの外側に位置しており、矩形枠状に形成され、アクティブエリアACTの4辺のそれぞれに沿って延出している。また、導電部材CMは、図示しないが、アクティブエリアACTを囲む周辺遮光層と重なるように配置されている。
このような構成例においても、上記した構成例と同様の効果が得られる。しかも、導電部材CMは、アクティブエリアACTを囲むように形成されているため、アクティブエリアACTの面内で拡散した電荷を最短距離で収集することができる。このため、液晶表示パネルに侵入した電荷をより迅速にパッドPDに流すことが可能となり、表示ムラを迅速に解消することが可能となる。
このように、導電部材CMの形状は、図4に示したような直線的な帯状に限らず、周辺遮光層と重なる位置で適宜変形することが可能である。
図8は、本実施形態の液晶表示装置における他の液晶表示パネルLPNの構成例を概略的に示す平面図である。
図8に示した構成例は、導電部材CMが複数の接続部材を介して複数のパッドと電気的に接続された点で、図4に示した構成例と相違している。なお、図4に示した構成例と同一の構成については同一の参照符号を付して詳細な説明を省略する。
図示した構成例では、アレイ基板ARは、第2領域A2において、設置電位のパッドPD1及びPD2を備えている。接続部材PST1は、導電部材CMとパッドPD1とを接続している。接続部材PST2は、導電部材CMとパッドPD2とを接続している。
このような構成例においても、上記した構成例と同様の効果が得られる。しかも、導電部材CMによって収集された電荷は、接続部材PST1を介してパッドPD1に流れ込み、あるいは、接続部材PST2を介してパッドPD2に流れ込む。このため、液晶表示パネルに侵入した電荷をより迅速にパッドPD1あるいはパッドPD2に流すことが可能となり、表示ムラを迅速に解消することが可能となる。
以上説明したように、本実施形態によれば、表示品位の良好な液晶表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
LPN…液晶表示パネル AR…アレイ基板 CT…対向基板
ACT…アクティブエリア
PE…画素電極 CE…共通電極 LQ…液晶層
OD1…第1光学素子 OD2…第2光学素子
PD…パッド PST…接続部材
CDF…導電層 CM…導電部材
ACT…アクティブエリア
PE…画素電極 CE…共通電極 LQ…液晶層
OD1…第1光学素子 OD2…第2光学素子
PD…パッド PST…接続部材
CDF…導電層 CM…導電部材
Claims (5)
- 画像を表示するアクティブエリアを含む第1領域において複数の画素に亘って形成された第1電極と、前記第1電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記第1電極と向かい合うとともにスリットが形成された第2電極と、前記第1領域に隣接する第2領域に形成された接地電位のパッドと、を備えた第1基板と、
前記第1領域と前記第2領域との境界に位置する端部を有し前記第1領域において前記第1基板に対向する絶縁基板と、前記絶縁基板の内面において前記アクティブエリアの周囲に形成された周辺遮光層と、を備えた第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
前記絶縁基板の外面において前記アクティブエリアに亘って形成された透明な導電層と、
前記導電層上において前記アクティブエリアに亘って接着された偏光板を含む光学素子と、
前記導電層上における前記周辺遮光層と重なる位置に形成された導電部材と、
前記導電部材と前記パッドとを電気的に接続する接続部材と、
を備えた、液晶表示装置。 - 前記導電部材は前記絶縁基板の端部に沿って帯状に形成された導電性ペーストからなる、請求項1に記載の液晶表示装置。
- 前記導電部材の設置面積は25mm2以上である、請求項1または2に記載の液晶表示装置。
- 前記導電層はスズ(Sn)−アンチモン(Sb)系酸化物によって形成された、請求項1乃至3のいずれか1項に記載の液晶表示装置。
- 前記導電層の表面抵抗値は1×107〜1×109Ω/□である、請求項1乃至4のいずれか1項に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136456A JP2015011179A (ja) | 2013-06-28 | 2013-06-28 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013136456A JP2015011179A (ja) | 2013-06-28 | 2013-06-28 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015011179A true JP2015011179A (ja) | 2015-01-19 |
Family
ID=52304386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013136456A Pending JP2015011179A (ja) | 2013-06-28 | 2013-06-28 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015011179A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105467646A (zh) * | 2016-01-06 | 2016-04-06 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
US9733517B2 (en) | 2015-06-24 | 2017-08-15 | Japan Display Inc. | Display device |
WO2017148174A1 (en) * | 2016-03-04 | 2017-09-08 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, and display apparatus |
US9851594B2 (en) | 2015-06-17 | 2017-12-26 | Japan Display Inc. | Display device and method for manufacturing the same |
CN110706596A (zh) * | 2019-10-21 | 2020-01-17 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
-
2013
- 2013-06-28 JP JP2013136456A patent/JP2015011179A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9851594B2 (en) | 2015-06-17 | 2017-12-26 | Japan Display Inc. | Display device and method for manufacturing the same |
US9733517B2 (en) | 2015-06-24 | 2017-08-15 | Japan Display Inc. | Display device |
CN105467646A (zh) * | 2016-01-06 | 2016-04-06 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
WO2017118119A1 (zh) * | 2016-01-06 | 2017-07-13 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
CN105467646B (zh) * | 2016-01-06 | 2019-02-15 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
US10309616B2 (en) * | 2016-01-06 | 2019-06-04 | Boe Technology Group Co., Ltd. | Display panel for releasing static electricity and display device |
WO2017148174A1 (en) * | 2016-03-04 | 2017-09-08 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, and display apparatus |
CN110706596A (zh) * | 2019-10-21 | 2020-01-17 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
US11398439B2 (en) | 2019-10-21 | 2022-07-26 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display panel and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5732317B2 (ja) | 液晶表示装置 | |
JP6148913B2 (ja) | 液晶表示装置 | |
JP5013554B2 (ja) | 液晶表示装置 | |
JP5636342B2 (ja) | 液晶表示装置 | |
JP5520899B2 (ja) | 液晶表示装置 | |
JP6130721B2 (ja) | 平面表示装置 | |
JP4999127B2 (ja) | 液晶表示装置 | |
JP5906043B2 (ja) | 液晶表示装置 | |
JP5830433B2 (ja) | 液晶表示装置 | |
US10073311B2 (en) | Display device and electronic apparatus | |
JP5526085B2 (ja) | 液晶表示装置 | |
JP5647955B2 (ja) | 液晶表示装置 | |
JP2013152409A (ja) | 液晶表示装置 | |
JP2015011179A (ja) | 液晶表示装置 | |
JP2013218178A (ja) | 液晶表示装置 | |
JP6039914B2 (ja) | 液晶表示装置 | |
JP5624966B2 (ja) | 液晶表示装置 | |
JP2012247542A (ja) | 液晶表示装置 | |
JP5207422B2 (ja) | 液晶表示装置 | |
JP2013127558A (ja) | 液晶表示装置 | |
JP2012073669A (ja) | タッチパネル及び画像表示装置 | |
JP2014077925A (ja) | 液晶表示装置 | |
JP5997958B2 (ja) | 表示装置及びアレイ基板 | |
JP2016038539A (ja) | 液晶表示装置 | |
JP5740222B2 (ja) | 液晶表示装置の製造方法 |