JP2015008284A - Method and device for observing hetero junction field effect transistor phenomenon - Google Patents
Method and device for observing hetero junction field effect transistor phenomenon Download PDFInfo
- Publication number
- JP2015008284A JP2015008284A JP2014109220A JP2014109220A JP2015008284A JP 2015008284 A JP2015008284 A JP 2015008284A JP 2014109220 A JP2014109220 A JP 2014109220A JP 2014109220 A JP2014109220 A JP 2014109220A JP 2015008284 A JP2015008284 A JP 2015008284A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- heterojunction field
- intensity
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 49
- 125000005842 heteroatom Chemical group 0.000 title abstract 4
- 238000001514 detection method Methods 0.000 claims abstract description 54
- 230000001678 irradiating effect Effects 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 47
- 230000005684 electric field Effects 0.000 abstract description 39
- 238000011156 evaluation Methods 0.000 abstract description 24
- 229910002601 GaN Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004654 kelvin probe force microscopy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本明細書で開示される技術は、ヘテロ接合電界効果トランジスタで生じる電流コラプス現象を観察する方法及び装置に関する。 The technology disclosed herein relates to a method and apparatus for observing a current collapse phenomenon that occurs in a heterojunction field effect transistor.
化合物半導体を材料とするヘテロ接合電界効果トランジスタの開発が進められている。この種のヘテロ接合電界効果トランジスタでは、オン状態においてドレイン電流が減少する電流コラプス現象の発生が問題となっている。電流コラプス現象が生じる原因については不明な点も多いが、ゲート電極のドレイン側端部で電荷が蓄積することが１つの原因だと考えられている。この電荷によって形成される電界領域を検出することができれば、電流コラプス現象の発生位置を可視化させることができ、電流コラプス現象を観察できると考えられる。このため、電流コラプス現象の原因を解明するために、電流コラプス現象によって発現する電界領域の位置を特定する技術の開発が望まれている。また、電流コラプス現象が強く発現する不良品を判別するためにも、電流コラプス現象によって発現する電界領域の位置を特定する技術の開発が望まれている。 Development of heterojunction field-effect transistors made of compound semiconductors is in progress. In this type of heterojunction field effect transistor, the occurrence of a current collapse phenomenon in which the drain current decreases in the ON state is a problem. There are many unclear points about the cause of the current collapse phenomenon, but it is thought that one cause is the accumulation of charges at the drain side end of the gate electrode. If the electric field region formed by this electric charge can be detected, the current collapse phenomenon can be visualized and the current collapse phenomenon can be observed. For this reason, in order to elucidate the cause of the current collapse phenomenon, it is desired to develop a technique for identifying the position of the electric field region that appears due to the current collapse phenomenon. In addition, in order to discriminate a defective product that strongly develops the current collapse phenomenon, it is desired to develop a technique for specifying the position of the electric field region that is manifested by the current collapse phenomenon.
非特許文献１には、ケルビンフォース顕微鏡（ＫＦＭ）を利用してヘテロ接合電界効果トランジスタの表面電位を測定し、測定された表面電位の時間変化から電流コラプス現象によって発現する電界領域の位置を特定する技術が開示されている。 In Non-Patent Document 1, the surface potential of a heterojunction field effect transistor is measured using a Kelvin force microscope (KFM), and the position of the electric field region expressed by the current collapse phenomenon is specified from the time change of the measured surface potential. Techniques to do this are disclosed.
ケルビンフォース顕微鏡（ＫＦＭ）を利用する技術では、探針を利用して表面電位が測定されるので、測定に長い時間を要する。ヘテロ接合電界効果トランジスタは、高周波数で動作されることが多い。このため、そのような高周波動作で生じる電流コラプス現象によって発現する電界領域の位置を特定する場合、ケルビンフォース顕微鏡を利用する技術は適さない。短時間で電流コラプス現象によって発現する電界領域の位置を特定可能な技術の開発が望まれている。 In the technique using the Kelvin force microscope (KFM), since the surface potential is measured using a probe, it takes a long time to measure. Heterojunction field effect transistors are often operated at high frequencies. For this reason, a technique using a Kelvin force microscope is not suitable for specifying the position of an electric field region that is expressed by a current collapse phenomenon that occurs in such a high-frequency operation. Development of a technique capable of specifying the position of the electric field region that appears due to the current collapse phenomenon in a short time is desired.
本明細書では、ヘテロ接合電界効果トランジスタで生じる電流コラプス現象によって発現する電界領域の位置を特定して電流コラプス現象を観察するために、高次高調波を利用する技術が提案される。電界が形成されている電界領域に光が照射されると、その電界領域に高次高調波が発生することが知られている。このため、ヘテロ接合電界効果トランジスタに発生する高次高調波の強度を検出することで、電界領域、即ち、電荷が蓄積されている領域を特定することができる。高次高調波は光であり、短時間で検出可能である。このように、高次高調波を利用する技術によれば、電流コラプス現象によって発現する電界領域の位置を短時間で特定することができるので、電流コラプス現象を観察可能な方法及び装置を提供することができる。 In the present specification, a technique using high-order harmonics is proposed in order to observe the current collapse phenomenon by specifying the position of the electric field region expressed by the current collapse phenomenon generated in the heterojunction field effect transistor. It is known that when an electric field region where an electric field is formed is irradiated with light, high-order harmonics are generated in the electric field region. For this reason, the electric field region, that is, the region where charges are accumulated can be specified by detecting the intensity of the higher harmonics generated in the heterojunction field effect transistor. Higher order harmonics are light and can be detected in a short time. As described above, according to the technique using higher-order harmonics, the position of the electric field region expressed by the current collapse phenomenon can be specified in a short time, and thus a method and an apparatus capable of observing the current collapse phenomenon are provided. be able to.
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。 The technical features disclosed in this specification will be summarized below. The items described below have technical usefulness independently.
本明細書で開示される方法は、ヘテロ接合電界効果トランジスタで生じる電流コラプス現象を観察する方法である。この方法は、ヘテロ接合電界効果トランジスタに光を照射し、光が照射された領域に発生する高次高調波の強度を検出する検出工程を備えていてもよい。ここで、ヘテロ接合電界効果トランジスタの材料は、特に限定されるものではない。例えば、ヘテロ接合電界効果トランジスタの材料は、シリコン系半導体又は化合物半導体であってもよい。化合物半導体には、窒化物半導体、炭化珪素又はガリウムヒ素が含まれる。ヘテロ接合電界効果トランジスタに照射される光は、所定の波長域のレーザ光であり、所定幅のパルス光であってもよい。ヘテロ接合電界効果トランジスタのうちの光が照射される領域は、電流コラプス現象によって電界が形成されている電界領域が存在すると予測される位置を含んでいればよく、ドレイン電極とソース電極の間の少なくとも一部を含むのが好ましく、ドレイン電極とゲート電極の間の少なくとも一部を含むのが好ましい。 The method disclosed in this specification is a method of observing a current collapse phenomenon that occurs in a heterojunction field effect transistor. This method may include a detection step of irradiating the heterojunction field effect transistor with light and detecting the intensity of higher harmonics generated in the region irradiated with the light. Here, the material of the heterojunction field effect transistor is not particularly limited. For example, the material of the heterojunction field effect transistor may be a silicon-based semiconductor or a compound semiconductor. The compound semiconductor includes a nitride semiconductor, silicon carbide, or gallium arsenide. The light applied to the heterojunction field effect transistor is laser light in a predetermined wavelength range, and may be pulsed light having a predetermined width. The region irradiated with light in the heterojunction field-effect transistor only needs to include a position where an electric field region where an electric field is formed due to a current collapse phenomenon is present, and between the drain electrode and the source electrode. It is preferable to include at least a part, and it is preferable to include at least a part between the drain electrode and the gate electrode.
上記方法は、検出工程に先立って、ヘテロ接合電界効果トランジスタがオフのときに、ドレイン電極とソース電極の間に電圧を印加する電圧印加工程をさらに備えていてもよい。検出工程は、ヘテロ接合電界効果トランジスタがオンのときに行われてもよい。検出工程では、ドレイン電極とソース電極の間に電圧を印加してもよいし、印加しなくてもよい。トラップされた電荷で発生する電界を良好に検出するために、検出工程では、ドレイン電極とソース電極の間に電圧を印加しないのが望ましい。電流コラプス現象は、ゲートがオフからオンに切替わってから所定期間内に強く発現する。このため、上記方法によれば、オフストレス状態からオン状態に切り換えた直後の電流コラプス現象によって発現する電界領域の位置を良好に特定することができる。 The method may further include a voltage application step of applying a voltage between the drain electrode and the source electrode when the heterojunction field effect transistor is off prior to the detection step. The detection step may be performed when the heterojunction field effect transistor is on. In the detection step, a voltage may or may not be applied between the drain electrode and the source electrode. In order to satisfactorily detect the electric field generated by the trapped charge, it is desirable not to apply a voltage between the drain electrode and the source electrode in the detection step. The current collapse phenomenon is strongly developed within a predetermined period after the gate is switched from off to on. For this reason, according to the above method, it is possible to satisfactorily specify the position of the electric field region that appears due to the current collapse phenomenon immediately after switching from the off-stress state to the on-state.
上記方法は、電圧印加工程と検出工程を含むサイクルを繰り返し、サイクル毎に検出される高次高調波の強度に応じた検出信号を積算する積算工程をさらに備えていてもよい。これにより、サイクル毎の検出信号が微弱であっても、電流コラプス現象によって発現する電界領域の位置を高感度に検出することができる。 The method may further include an integrating step of repeating a cycle including the voltage applying step and the detecting step and integrating a detection signal corresponding to the intensity of the higher-order harmonic detected for each cycle. As a result, even if the detection signal for each cycle is weak, the position of the electric field region expressed by the current collapse phenomenon can be detected with high sensitivity.
ヘテロ接合電界効果トランジスタは、半導体層を有していてもよい。この場合、検出工程は、半導体層の面内方向に分布する高次高調波の強度を検出してもよい。あるいは、検出工程は、半導体層の深さ方向に分布する高次高調波の強度を検出してもよい。あるいは、検出工程は、半導体層の面内方向に分布する高次高調波の強度及び半導体層の深さ方向に分布する高次高調波の強度の双方を検出してもよい。 The heterojunction field effect transistor may have a semiconductor layer. In this case, the detection step may detect the intensity of high-order harmonics distributed in the in-plane direction of the semiconductor layer. Or a detection process may detect the intensity | strength of the high-order harmonic distributed in the depth direction of a semiconductor layer. Or a detection process may detect both the intensity | strength of the high order harmonic distributed in the in-plane direction of a semiconductor layer, and the intensity | strength of the high order harmonic distributed in the depth direction of a semiconductor layer.
本明細書で開示される装置は、ヘテロ接合電界効果トランジスタで生じる電流コラプス現象を観察する。装置は、ヘテロ接合電界効果トランジスタに光を照射する光照射装置及び光が照射された領域に発生する高次高調波の強度を検出する検出装置を備えていてもよい。 The device disclosed herein observes the current collapse phenomenon that occurs in heterojunction field effect transistors. The apparatus may include a light irradiation device that irradiates light to the heterojunction field effect transistor and a detection device that detects the intensity of higher-order harmonics generated in the region irradiated with the light.
上記装置はさらに、ヘテロ接合電界効果トランジスタに印加する電圧を生成する電圧生成装置を備えていてもよい。上記装置はさらに、光照射装置及び電圧生成装置に接続されている制御装置を備えていてもよい。ここで、制御装置は、電圧印加工程及び検出工程を実行するように電圧生成装置と光照射装置を制御してもよい。電圧印加工程は、ヘテロ接合電界効果トランジスタがオフのときに、ドレイン電極とソース電極の間に電圧を印加してもよい。検出工程は、電圧印加工程の後に、ヘテロ接合電界効果トランジスタがオンのときに、ヘテロ接合電界効果トランジスタに光を照射し、光が照射された領域に発生する高次高調波の強度を検出してもよい。この装置によれば、オフストレス状態からオン状態に切り換えた直後の電流コラプス現象によって発現する電界領域の位置を良好に特定することができる。 The apparatus may further include a voltage generating device that generates a voltage to be applied to the heterojunction field effect transistor. The apparatus may further include a control device connected to the light irradiation device and the voltage generation device. Here, the control device may control the voltage generation device and the light irradiation device so as to execute the voltage application step and the detection step. In the voltage application step, a voltage may be applied between the drain electrode and the source electrode when the heterojunction field effect transistor is off. In the detection process, after the voltage application process, when the heterojunction field effect transistor is turned on, the heterojunction field effect transistor is irradiated with light, and the intensity of higher harmonics generated in the region irradiated with the light is detected. May be. According to this apparatus, it is possible to satisfactorily specify the position of the electric field region that appears due to the current collapse phenomenon immediately after switching from the off-stress state to the on-state.
上記装置では、検出装置が、電圧印加工程と検出工程を含むサイクルが繰り返されたときに、サイクル毎に検出される高次高調波の強度に応じた検出信号を積算する積算手段を有していてもよい。 In the above-described apparatus, the detection apparatus includes an integration unit that integrates a detection signal corresponding to the intensity of the higher-order harmonic detected for each cycle when a cycle including the voltage application process and the detection process is repeated. May be.
ヘテロ接合電界効果トランジスタは、半導体層を有していてもよい。この場合、検出装置は、半導体層の面内方向に分布する高次高調波の強度を検出してもよい。あるいは、検出装置は、半導体層の深さ方向に分布する高次高調波の強度を検出してもよい。あるいは、検出装置は、半導体層の面内方向に分布する高次高調波の強度及び半導体層の深さ方向に分布する高次高調波の強度の双方を検出してもよい。 The heterojunction field effect transistor may have a semiconductor layer. In this case, the detection device may detect the intensity of higher harmonics distributed in the in-plane direction of the semiconductor layer. Alternatively, the detection device may detect the intensity of high-order harmonics distributed in the depth direction of the semiconductor layer. Alternatively, the detection device may detect both the intensity of higher-order harmonics distributed in the in-plane direction of the semiconductor layer and the intensity of higher-order harmonics distributed in the depth direction of the semiconductor layer.
高次高調波は、２次高調波（ＳＨＧ：Second Harmonic Generation）であってもよい。２次高調波は、他の高次高調波よりも強度が強いので、高感度な測定が可能になる。ここで、２次高調波の強度は、電界強度に比例し、以下の式で表すことができる。 The higher order harmonic may be a second harmonic (SHG). Since the second harmonic is stronger than the other higher harmonics, highly sensitive measurement is possible. Here, the intensity of the second harmonic is proportional to the electric field intensity and can be expressed by the following equation.
Ｉ（２ω）は２次高調波の強度を示しており、χ(3)は物質固有の線形感受テンソル（物質の光りやすさ）を示しており、Ｅ(0)はトラップされた電荷で発生する電界を示しており、Ｅ(ω)はレーザ光の強度を示している。 I (2ω) indicates the intensity of the second harmonic, χ (3) indicates the material's inherent linear susceptibility tensor (ease of light), and E (0) is generated by the trapped charge. E (ω) indicates the intensity of the laser beam.
以下、図面を参照して、ヘテロ接合電界効果トランジスタで生じる電流コラプス現象によって発現する電界領域の位置を特定して電流コラプス現象を観察する方法及び装置を説明する。まず、観察評価対象のヘテロ接合電界効果トランジスタの一例を説明する。 Hereinafter, a method and apparatus for observing a current collapse phenomenon by specifying a position of an electric field region generated by a current collapse phenomenon generated in a heterojunction field effect transistor will be described with reference to the drawings. First, an example of a heterojunction field effect transistor to be observed and evaluated will be described.
図１に示されるように、ヘテロ接合電界効果トランジスタ１は、半導体層２を備える。半導体層２は、シリコン（Ｓｉ）のＳｉ基板３、超格子（ＡｌＮ／ＧａＮ）又は窒化アルミニウムガリウム（ＡｌＧａＮ）のバッファ層４、窒化ガリウム（ＧａＮ）の電子走行層５及び窒化アルミニウムガリウム（ＡｌＧａＮ）の電子供給層６を備える。電子走行層５と電子供給層６は、ヘテロ接合を構成しており、そのヘテロ接合面に２次元電子ガス層（２ＤＥＧ）が形成される。ヘテロ接合電界効果トランジスタ１はさらに、電子供給層６上に設けられているドレイン電極７、ゲート電極８及びソース電極９を備える。ドレイン電極７及びソース電極９は、電子供給層６にオーミック接触する。ゲート電極８は、ドレイン電極７とソース電極９の間に配置されており、電子供給層６にショットキー接触する。 As shown in FIG. 1, the heterojunction field effect transistor 1 includes a semiconductor layer 2. The semiconductor layer 2 includes a silicon (Si) Si substrate 3, a superlattice (AlN / GaN) or aluminum gallium nitride (AlGaN) buffer layer 4, a gallium nitride (GaN) electron transit layer 5, and aluminum gallium nitride (AlGaN). The electron supply layer 6 is provided. The electron transit layer 5 and the electron supply layer 6 constitute a heterojunction, and a two-dimensional electron gas layer (2DEG) is formed on the heterojunction surface. The heterojunction field effect transistor 1 further includes a drain electrode 7, a gate electrode 8, and a source electrode 9 provided on the electron supply layer 6. The drain electrode 7 and the source electrode 9 are in ohmic contact with the electron supply layer 6. The gate electrode 8 is disposed between the drain electrode 7 and the source electrode 9 and is in Schottky contact with the electron supply layer 6.
ヘテロ接合電界効果トランジスタ１をスイッチング動作させるとき、ドレイン電極７に正の高電圧が印加され、ソース電極９に接地電圧が印加され、ゲート電極８にオン電圧又はオフ電圧が印加される。本実施例のヘテロ接合電界効果トランジスタ１は、ノーマリオン型である。このため、ゲート電極８にオン電圧（この例では接地電圧）が印加されているとき、ドレイン電極７とソース電極９の間の２次元電子ガス層（２ＤＥＧ）を介して電流が流れ、ヘテロ接合電界効果トランジスタ１はオンとなる。一方、ノーマリオンデバイスでは、ゲート電極８にオフ電圧（この例では負電圧）が印加されているとき、２次元電子ガス層（２ＤＥＧ）が空乏化されて電流の流れが遮断され、ヘテロ接合電界効果トランジスタ１はオフとなる。 When the heterojunction field effect transistor 1 is switched, a positive high voltage is applied to the drain electrode 7, a ground voltage is applied to the source electrode 9, and an on voltage or an off voltage is applied to the gate electrode 8. The heterojunction field effect transistor 1 of this example is a normally-on type. For this reason, when an on-voltage (ground voltage in this example) is applied to the gate electrode 8, a current flows through the two-dimensional electron gas layer (2DEG) between the drain electrode 7 and the source electrode 9, and the heterojunction The field effect transistor 1 is turned on. On the other hand, in the normally-on device, when an off voltage (a negative voltage in this example) is applied to the gate electrode 8, the two-dimensional electron gas layer (2DEG) is depleted and the current flow is cut off, thereby causing a heterojunction electric field. The effect transistor 1 is turned off.
ヘテロ接合電界効果トランジスタ１では、オフ状態において、ドレイン電極７とゲート電極８の間に高電圧が印加される。このため、オフ状態において、ゲート電極８からドレイン側に向けて電子が注入され、その電子の一部がゲート電極８のドレイン側端部の電子供給層６の表面又はバルクにトラップされる。これにより、ゲート電極８のドレイン側端部に負帯電領域が形成される。この負帯電領域の影響によって、ヘテロ接合電界効果トランジスタ１のオン状態における抵抗が増加し、ドレイン電流が減少する。このような負帯電領域の形成が、電流コラプス現象の原因であると考えられている。以下では、負帯電領域に形成される電界を２次高調波（ＳＨＧ：Second Harmonic Generation）を利用して検出することで、電流コラプス現象によって発現する電界領域の位置を特定して電流コラプス現象を観察する方法及び装置を説明する。 In the heterojunction field effect transistor 1, a high voltage is applied between the drain electrode 7 and the gate electrode 8 in the off state. Therefore, in the off state, electrons are injected from the gate electrode 8 toward the drain side, and some of the electrons are trapped on the surface or bulk of the electron supply layer 6 at the drain side end of the gate electrode 8. As a result, a negatively charged region is formed at the drain side end of the gate electrode 8. Due to the influence of the negatively charged region, the resistance in the ON state of the heterojunction field effect transistor 1 increases, and the drain current decreases. The formation of such a negatively charged region is considered to be a cause of the current collapse phenomenon. In the following, by detecting the electric field formed in the negatively charged region using second harmonic generation (SHG), the position of the electric field region expressed by the current collapse phenomenon is specified, and the current collapse phenomenon is detected. The observation method and apparatus will be described.
図２に示されるように、電流コラプス現象の評価装置１００は、ヘテロ接合電界効果トランジスタ１に向けてレーザ光を照射する光照射装置１０、ヘテロ接合電界効果トランジスタ１に発生する２次高調波を検出する検出装置２０、ヘテロ接合電界効果トランジスタ１の各電極に印加する電圧を生成する電圧生成装置３０及び制御装置４０を備える。 As shown in FIG. 2, the current collapse phenomenon evaluation apparatus 100 includes a light irradiation device 10 that irradiates laser light toward the heterojunction field effect transistor 1, and second harmonics generated in the heterojunction field effect transistor 1. A detection device 20 for detecting, a voltage generation device 30 for generating a voltage to be applied to each electrode of the heterojunction field effect transistor 1, and a control device 40 are provided.
光照射装置１０は、レーザ発振器１１、第１ＩＲパスフィルタ１２、ＮＤフィルタ１３、ミラー１４、偏光板１５、第２ＩＲパスフィルタ１６、レンズ１７及びローパスフィルタ１８を有する。 The light irradiation device 10 includes a laser oscillator 11, a first IR pass filter 12, an ND filter 13, a mirror 14, a polarizing plate 15, a second IR pass filter 16, a lens 17, and a low pass filter 18.
レーザ発振器１１は、固体レーザ装置であり、所定波長のレーザ光を出射する。この例では、レーザ発振器１１はTi-Sapphireレーザ発振器であり、レーザ光の波長は１０００ｎｍである。第１ＩＲパスフィルタ１２は、レーザ発振器１１から出射された赤外線の波長域のレーザ光を選択的に透過させる。ＮＤフィルタ１３は、第１ＩＲパスフィルタ１２を透過したレーザ光の強度を減衰させる。ミラー１４は、ＮＤフィルタ１３を透過したレーザ光を反射させ、偏光板１５に入射させる。偏光板１５は、所定の振動方向のレーザ光のみを透過させ、レーザ光の偏光成分の品質を高めている。第２ＩＲパスフィルタ１６は、迷い光などの光をカットする。レンズ１７は、第２ＩＲパスフィルタ１６を透過したレーザ光を集光する。ローパスフィルタ１８は、所定波長よりも長い波長（所定周波数よりも低い周波数）のレーザ光のみを透過させる。この例では、ローパスフィルタ１８は、レーザ発振器１１から出射されるレーザ光の半分の波長よりも長い波長の光のみを透過させる。ローパスフィルタ１８を透過したレーザ光の一部がハーフミラー２２及び対物レンズ２１に入射する。対物レンズ２１で集光されたレーザ光は、ヘテロ接合電界効果トランジスタ１に照射される。 The laser oscillator 11 is a solid-state laser device and emits laser light having a predetermined wavelength. In this example, the laser oscillator 11 is a Ti-Sapphire laser oscillator, and the wavelength of the laser light is 1000 nm. The first IR pass filter 12 selectively transmits laser light in the infrared wavelength region emitted from the laser oscillator 11. The ND filter 13 attenuates the intensity of the laser light that has passed through the first IR pass filter 12. The mirror 14 reflects the laser beam that has passed through the ND filter 13 and makes it incident on the polarizing plate 15. The polarizing plate 15 transmits only laser light in a predetermined vibration direction, and improves the quality of the polarization component of the laser light. The second IR pass filter 16 cuts light such as stray light. The lens 17 condenses the laser light that has passed through the second IR pass filter 16. The low-pass filter 18 transmits only laser light having a wavelength longer than the predetermined wavelength (frequency lower than the predetermined frequency). In this example, the low-pass filter 18 transmits only light having a wavelength longer than half the wavelength of the laser light emitted from the laser oscillator 11. Part of the laser light that has passed through the low-pass filter 18 enters the half mirror 22 and the objective lens 21. The laser beam condensed by the objective lens 21 is irradiated to the heterojunction field effect transistor 1.
ヘテロ接合電界効果トランジスタ１に照射されるレーザ光のスポット径は、約φ１００μｍである。このため、レーザ光は、ドレイン電極７とソース電極９の間の全域を照射する。ヘテロ接合電界効果トランジスタ１に電界が形成されている電界領域が存在すると、その電界領域にレーザ光の半分の波長の２次高調波が発生する。この例では、ヘテロ接合電界効果トランジスタ１に１０００ｎｍのレーザ光を照射させているので、５００ｎｍの２次高調波が発生する。 The spot diameter of the laser beam irradiated to the heterojunction field effect transistor 1 is about φ100 μm. For this reason, the laser beam irradiates the entire region between the drain electrode 7 and the source electrode 9. If the heterojunction field effect transistor 1 has an electric field region where an electric field is formed, second harmonics having a wavelength half that of laser light are generated in the electric field region. In this example, since the heterojunction field effect transistor 1 is irradiated with the laser beam of 1000 nm, the second harmonic of 500 nm is generated.
検出装置２０は、対物レンズ２１、ハーフミラー２２、ＩＲカットフィルタ２３、バンドパスフィルタ２４、光電変換装置２５及び処理部２６を有する。 The detection device 20 includes an objective lens 21, a half mirror 22, an IR cut filter 23, a band pass filter 24, a photoelectric conversion device 25, and a processing unit 26.
対物レンズ２１は、ヘテロ接合電界効果トランジスタ１に発生した２次高調波を採光し、ハーフミラー２２に入射させる。対物レンズ２１の倍率は、２０倍である。ハーフミラー２２は、２次高調波の一部を反射させ、ＩＲカットフィルタ２３に入射させる。ＩＲカットフィルタ２３は、赤外線の波長域のレーザ光をカットする。このため、ＩＲカットフィルタ２３は、レーザ発振器１１から出射されるレーザ光の反射光をカットし、２次高調波を選択的に透過させる。バンドパスフィルタ２４は、２次高調波付近の所定の波長域を選択的に透過させる。このため、バンドパスフィルタ２４は、ヘテロ接合電界効果トランジスタ１に発生した２次高調波を選択的に透過させる。光電変換装置２５は、ＣＣＤカメラを有しており、２次高調波の光の強度に応じた平面情報を取得する。処理部２６は、積算回路を有する。後述するように、処理部２６は、検出サイクル毎に検出された検出信号を積算するように構成されている。これにより、取得される平面情報は、検出サイクル毎に検出された検出信号の総和となっている。検出サイクル毎の２次高調波の強度が微弱であっても、検出装置２０は、高感度に平面情報を取得することができる。 The objective lens 21 collects the second harmonic generated in the heterojunction field effect transistor 1 and makes it incident on the half mirror 22. The magnification of the objective lens 21 is 20 times. The half mirror 22 reflects a part of the second harmonic and makes it incident on the IR cut filter 23. The IR cut filter 23 cuts laser light in the infrared wavelength region. For this reason, the IR cut filter 23 cuts the reflected light of the laser light emitted from the laser oscillator 11 and selectively transmits the second harmonic. The bandpass filter 24 selectively transmits a predetermined wavelength region near the second harmonic. For this reason, the bandpass filter 24 selectively transmits the second harmonic generated in the heterojunction field effect transistor 1. The photoelectric conversion device 25 has a CCD camera and acquires plane information corresponding to the intensity of the second harmonic light. The processing unit 26 has an integration circuit. As will be described later, the processing unit 26 is configured to integrate detection signals detected for each detection cycle. Thereby, the acquired plane information is the sum of the detection signals detected for each detection cycle. Even if the intensity of the second harmonic for each detection cycle is weak, the detection device 20 can acquire plane information with high sensitivity.
電圧生成装置３０は、直流電源を有する。電圧生成装置３０は、ヘテロ接合電界効果トランジスタ１のドレイン電極７、ゲート電極８及びソース電極９に接続されており、これらの電極に印加する所定電圧を生成可能に構成されている。 The voltage generator 30 has a DC power source. The voltage generator 30 is connected to the drain electrode 7, the gate electrode 8 and the source electrode 9 of the heterojunction field effect transistor 1, and is configured to be able to generate a predetermined voltage to be applied to these electrodes.
制御装置４０は、光照射装置１０のレーザ発振器１１と電圧生成装置３０に接続されている。制御装置４０は、レーザ発振器１１からレーザ光を出射させるタイミングを制御可能に構成されている。さらに、制御装置４０は、電圧生成装置３０からヘテロ接合電界効果トランジスタ１の各電極に所定電圧を印加するタイミングを制御可能に構成されている。 The control device 40 is connected to the laser oscillator 11 of the light irradiation device 10 and the voltage generation device 30. The control device 40 is configured to be able to control the timing at which the laser light is emitted from the laser oscillator 11. Further, the control device 40 is configured to be able to control the timing at which a predetermined voltage is applied from the voltage generation device 30 to each electrode of the heterojunction field effect transistor 1.
図３及び図４に示されるように、制御装置４０は、ヘテロ接合電界効果トランジスタ１のオフ期間（ｔ１−ｔ２）において、ヘテロ接合電界効果トランジスタ１のドレイン電極７にストレス電圧（正の高電圧）を印加すると同時に、ゲート電極８にオフ電圧（負の電圧）を印加する（図４のステップＳ１参照）。一例では、ストレス電圧が１００Ｖ、２００Ｖ又は３００Ｖのいずれかに設定されており、ソース電極９には接地電圧が印加されており、ゲート電極８には−５Ｖが印加されている。一例では、オフ期間（ｔ１−ｔ２）は、１３０μｓに設定される。これにより、ヘテロ接合電界効果トランジスタ１のドレイン電極７とゲート電極８の間には高電圧が印加され、ゲート電極８からドレイン側に向けて電子が注入される。注入された電子の一部は、ゲート電極８のドレイン側端部において、電子供給層６及びバルクにトラップされ、負帯電領域を形成する。 As shown in FIG. 3 and FIG. 4, the control device 40 applies a stress voltage (positive high voltage) to the drain electrode 7 of the heterojunction field effect transistor 1 during the off period (t1-t2) of the heterojunction field effect transistor 1. At the same time, an off voltage (negative voltage) is applied to the gate electrode 8 (see step S1 in FIG. 4). In one example, the stress voltage is set to 100 V, 200 V, or 300 V, the ground voltage is applied to the source electrode 9, and −5 V is applied to the gate electrode 8. In one example, the off period (t1-t2) is set to 130 μs. Thereby, a high voltage is applied between the drain electrode 7 and the gate electrode 8 of the heterojunction field effect transistor 1, and electrons are injected from the gate electrode 8 toward the drain side. Some of the injected electrons are trapped in the electron supply layer 6 and the bulk at the drain side end of the gate electrode 8 to form a negatively charged region.
次に、制御装置４０は、ヘテロ接合電界効果トランジスタ１のドレイン電極７に接地電圧を印加すると同時に、ゲート電極８にオン電圧（接地電圧）を印加し、オン期間（ｔ２以降）に移行する（図４のステップＳ２）。なお、ソース電極９にも、接地電圧が印加されている。 Next, the control device 40 applies a ground voltage to the drain electrode 7 of the heterojunction field effect transistor 1 and simultaneously applies a turn-on voltage (ground voltage) to the gate electrode 8 to shift to an on period (after t2) ( Step S2 in FIG. A ground voltage is also applied to the source electrode 9.
次に、制御装置４０は、所定のタイミングｔ３において、レーザ発振器１１からレーザ光を出射させ、ヘテロ接合電界効果トランジスタ１にレーザ光を照射させ、ヘテロ接合電界効果トランジスタ１に２次高調波を発生させる（図４のステップＳ３参照）。一例では、タイミングｔ３については、タイミングｔ２からの経過時間が１０μｓ、１００μｓ又は８００μｓのいずれかに設定される。制御装置４０は、図３に示される過程を１サイクルとし、これを複数回繰り返し、所定回数に達したときに検出作業を終了する（図４のステップＳ４参照）。その結果、所定のタイミングｔ３で測定された検出信号は積算され、ヘテロ接合電界効果トランジスタ１の半導体層２の面内方向に分布する２次高調波の強度（以下、ＳＨＧ強度という）を含む平面情報が取得される。 Next, the control device 40 emits a laser beam from the laser oscillator 11 at a predetermined timing t3, irradiates the heterojunction field effect transistor 1 with the laser beam, and generates a second harmonic in the heterojunction field effect transistor 1. (See step S3 in FIG. 4). In one example, for the timing t3, the elapsed time from the timing t2 is set to 10 μs, 100 μs, or 800 μs. The control device 40 sets the process shown in FIG. 3 as one cycle, repeats this multiple times, and ends the detection work when the predetermined number of times is reached (see step S4 in FIG. 4). As a result, the detection signals measured at a predetermined timing t3 are integrated, and a plane including the intensity of second harmonics (hereinafter referred to as SHG intensity) distributed in the in-plane direction of the semiconductor layer 2 of the heterojunction field effect transistor 1 is obtained. Information is acquired.
図５に、検出されたＳＨＧ強度を含む平面情報を示す。なお、図中の「Ｄ」がドレイン電極７であり、「Ｇ」がゲート電極８であり、「Ｓ」がソース電極９を示す。図５に示されるように、ゲート電極８のドレイン側端部に、電界領域を示す白い像（２次高調波の像であり、以下、ＳＨＧ像という）が観察された。ストレス電圧が１００Ｖ及び２００Ｖでは、ゲート電極８の長手方向に沿って、ゲート電極８のドレイン側端部にＳＨＧ像が一定幅で観察されている。このように、本実施例の評価装置１００では、ＳＨＧ強度を含む平面情報を取得することができるので、電界領域の位置を特定することができる。ＳＨＧ強度は、ストレス電圧が大きいほど大きく、時間が経過すると減少することが確認された。一方、ストレス電圧が３００Ｖでは、ＳＨＧ像の幅の均一性が悪くなっている。これは、ヘテロ接合電界効果トランジスタ１の劣化が原因と考えられる。このように、本実施例の評価装置１００では、局所的な電界領域の位置も特定することができるので、不良解析にも有用であることが示唆された。 FIG. 5 shows plane information including the detected SHG intensity. In the drawing, “D” represents the drain electrode 7, “G” represents the gate electrode 8, and “S” represents the source electrode 9. As shown in FIG. 5, a white image (second harmonic image, hereinafter referred to as an SHG image) indicating an electric field region was observed at the drain side end of the gate electrode 8. When the stress voltage is 100 V and 200 V, an SHG image is observed at a constant width at the drain side end of the gate electrode 8 along the longitudinal direction of the gate electrode 8. Thus, in the evaluation apparatus 100 of the present embodiment, plane information including the SHG intensity can be acquired, so that the position of the electric field region can be specified. It was confirmed that the SHG intensity increases as the stress voltage increases and decreases with time. On the other hand, when the stress voltage is 300 V, the uniformity of the width of the SHG image is poor. This is considered to be caused by the deterioration of the heterojunction field effect transistor 1. Thus, in the evaluation apparatus 100 of the present embodiment, it is possible to specify the position of the local electric field region, which suggests that it is useful for failure analysis.
図６に、各検出タイミングにおけるヘテロ接合電界効果トランジスタ１のオン抵抗及びＳＨＧ強度をプロットした結果を示す。図６に示されるように、ヘテロ接合電界効果トランジスタ１のオン抵抗とＳＨＧ強度の間に比例関係が存在することが確認された。このことは、ＳＨＧ強度が、電流コラプス現象の評価指標として有用であることを示唆している。 FIG. 6 shows the results of plotting the on-resistance and SHG intensity of the heterojunction field-effect transistor 1 at each detection timing. As shown in FIG. 6, it was confirmed that there is a proportional relationship between the on-resistance of the heterojunction field-effect transistor 1 and the SHG intensity. This suggests that the SHG intensity is useful as an evaluation index for the current collapse phenomenon.
このように、本実施例の技術を利用すると、ＳＨＧ像から電流コラプス現象の発生位置を特定することができ、また、ＳＨＧ強度から電流コラプス現象の強さを評価することができる。ＳＨＧ強度から電流コラプス現象の強さを評価することができるので、不良品の選別にも有用である。 As described above, by using the technique of the present embodiment, it is possible to specify the occurrence position of the current collapse phenomenon from the SHG image, and it is possible to evaluate the strength of the current collapse phenomenon from the SHG intensity. Since the strength of the current collapse phenomenon can be evaluated from the SHG intensity, it is useful for selecting defective products.
本実施例の技術では、２次高調波を利用するので、オフストレス状態からオン状態に切り換えた直後の情報を得ることができる。ヘテロ接合電界効果トランジスタ１は、高周波でスイッチング動作する。例えば、ヘテロ接合電界効果トランジスタ１は、１００ＫＨｚでスイッチング動作して用いられることが想定される。このような場合、ストレス電圧をオフしてから短時間（例えば、１０μｓ）で電流コラプス現象を評価することが必要とされるが、本実施例の技術はこの要求に応えることができる。例えば、ケルビンフォース顕微鏡（ＫＦＭ）を利用した評価技術では、触針式によって表面ポテンシャルを計測するので、短時間の現象を捉えることは不可能である。 In the technique of the present embodiment, since the second harmonic is used, information immediately after switching from the off-stress state to the on-state can be obtained. The heterojunction field effect transistor 1 performs a switching operation at a high frequency. For example, the heterojunction field effect transistor 1 is assumed to be used by switching operation at 100 KHz. In such a case, it is necessary to evaluate the current collapse phenomenon in a short time (for example, 10 μs) after the stress voltage is turned off, but the technique of this embodiment can meet this requirement. For example, in an evaluation technique using a Kelvin force microscope (KFM), since the surface potential is measured by a stylus type, it is impossible to capture a short-time phenomenon.
加えて、本実施例の技術では、電圧生成装置３０が検出系から独立しているので、ヘテロ接合電界効果トランジスタに大きな電圧（６００Ｖ以上）を印加可能である。例えば、ケルビンフォース顕微鏡（ＫＦＭ）を利用した評価技術では、ヘテロ接合電界効果トランジスタに印加可能な電圧に制限（最大で１００Ｖ程度）があり、高電圧を印加できない。このため、本実施例の技術は、パワーデバイス用途のヘテロ接合電界効果トランジスタの電流コラプス現象を評価するのに特に有用である。 In addition, in the technique of this embodiment, since the voltage generation device 30 is independent of the detection system, a large voltage (600 V or more) can be applied to the heterojunction field effect transistor. For example, in an evaluation technique using a Kelvin force microscope (KFM), the voltage that can be applied to the heterojunction field effect transistor is limited (up to about 100 V), and a high voltage cannot be applied. For this reason, the technique of the present embodiment is particularly useful for evaluating the current collapse phenomenon of a heterojunction field effect transistor for use in a power device.
上記実施例の電流コラプス現象の評価装置１００は、ヘテロ接合電界効果トランジスタ１の半導体層２の面内方向（半導体層２の深さ方向に対して直交する方向）に分布するＳＨＧ強度を検出することを特徴とする。これに代えて又はこれに加えて、電流コラプス現象の評価装置は、ヘテロ接合電界効果トランジスタ１の半導体層２の深さ方向に分布するＳＨＧ強度を検出するように構成されることができる。 The apparatus 100 for evaluating the current collapse phenomenon of the above embodiment detects the SHG intensity distributed in the in-plane direction of the semiconductor layer 2 of the heterojunction field effect transistor 1 (direction perpendicular to the depth direction of the semiconductor layer 2). It is characterized by that. Alternatively or additionally, the current collapse phenomenon evaluation apparatus can be configured to detect the SHG intensity distributed in the depth direction of the semiconductor layer 2 of the heterojunction field effect transistor 1.
図７に、ヘテロ接合電界効果トランジスタ１の半導体層２の深さ方向に分布するＳＨＧ強度を検出する電流コラプス現象の評価装置１０１の構成を例示する。なお、図１に示す評価装置１００と相違する点のみを説明し、一致する構成については説明を省略する。 FIG. 7 illustrates the configuration of the current collapse phenomenon evaluation apparatus 101 that detects the SHG intensity distributed in the depth direction of the semiconductor layer 2 of the heterojunction field effect transistor 1. Only the differences from the evaluation apparatus 100 shown in FIG. 1 will be described, and the description of the matching configurations will be omitted.
評価装置１０１の検出装置２０は、ｚスキャン２１ａ及びピンホール２７を備える。ｚスキャン２１ａは、対物レンズ２１をｚ軸方向（ヘテロ接合電界効果トランジスタ１の半導体層２の深さ方向）に移動させるように構成されている。ｚスキャン２１ａは、ピエゾ素子を利用しており、０．１μｍステップで対物レンズ２１をｚ軸方向に移動させることができる。ピンホール２７は、ヘテロ接合電界効果トランジスタ１の半導体層２の深さ方向において、焦点の合った位置に発生する２次高調波のみを通過させ、それ以外の位置に発生する２次高調波をカットする。 The detection device 20 of the evaluation device 101 includes a z scan 21a and a pinhole 27. The z scan 21a is configured to move the objective lens 21 in the z-axis direction (the depth direction of the semiconductor layer 2 of the heterojunction field effect transistor 1). The z scan 21a uses a piezo element, and can move the objective lens 21 in the z-axis direction in steps of 0.1 μm. In the depth direction of the semiconductor layer 2 of the heterojunction field effect transistor 1, the pinhole 27 passes only the second harmonic generated at a focused position, and the second harmonic generated at other positions. Cut.
評価装置１０１の検出装置２０では、対物レンズ２１の倍率が１００倍に向上されている。また、評価装置１０１の検出装置２０では、光電変換装置２５が、ＣＣＤカメラに代えて、光電子倍増管を利用してＳＨＧ強度に応じた電気信号を取得するように構成されている。 In the detection apparatus 20 of the evaluation apparatus 101, the magnification of the objective lens 21 is improved to 100 times. Moreover, in the detection apparatus 20 of the evaluation apparatus 101, the photoelectric conversion apparatus 25 is configured to acquire an electrical signal corresponding to the SHG intensity using a photomultiplier tube instead of the CCD camera.
このように、評価装置１０１では、対物レンズ２１の倍率向上及びピンホール２７の追加によって深さ方向の分解能が向上する。さらに、評価装置１０１は、ｚスキャン２１ａによって対物レンズ２１を深さ方向に沿って移動させることができるので、ヘテロ接合電界効果トランジスタ１の半導体層２の深さ方向に分布するＳＨＧ強度を検出することができる。 As described above, in the evaluation apparatus 101, the resolution in the depth direction is improved by improving the magnification of the objective lens 21 and adding the pinhole 27. Furthermore, since the evaluation apparatus 101 can move the objective lens 21 along the depth direction by the z scan 21a, the evaluation apparatus 101 detects the SHG intensity distributed in the depth direction of the semiconductor layer 2 of the heterojunction field effect transistor 1. be able to.
図８に示されるように、評価装置１０１の検出作業中におけるドレイン電極、ゲート電極及びレーザ光のタイミングチャートは、評価装置１００のそれと概ね一致する。後述するように、評価装置１０１の検出作業では、深さ方向のＳＨＧ強度の分布が電界強度に依存することを検証するために、オフ期間（ｔ１−ｔ２）のタイミングｔ４においても、ヘテロ接合電界効果トランジスタ１にレーザ光を照射させる。 As shown in FIG. 8, the timing chart of the drain electrode, the gate electrode, and the laser beam during the detection operation of the evaluation apparatus 101 substantially coincides with that of the evaluation apparatus 100. As will be described later, in the detection operation of the evaluation apparatus 101, in order to verify that the distribution of the SHG intensity in the depth direction depends on the electric field intensity, the heterojunction electric field is also generated at timing t4 in the off period (t1-t2). The effect transistor 1 is irradiated with laser light.
図８に示されるように、評価装置１０１の制御装置４０は、ヘテロ接合電界効果トランジスタ１のオフ期間（ｔ１−ｔ２）において、ノーマリオンのデバイスでは、ヘテロ接合電界効果トランジスタ１のドレイン電極７にストレス電圧（正の高電圧）を印加すると同時に、ゲート電極８にオフ電圧（負の電圧）を印加する。一例では、ストレス電圧が１００Ｖに設定されており、ソース電極９には接地電圧が印加されており、ゲート電極８に−５Ｖが印加されている。一例では、オフ期間（ｔ１−ｔ２）は、２００μｓに設定される。これにより、ヘテロ接合電界効果トランジスタ１のドレイン電極７とゲート電極８の間には高電圧が印加され、ゲート電極８からドレイン側に向けて電子が注入される。注入された電子の一部は、ゲート電極８のドレイン側端部において、電子供給層６及びバルクにトラップされ、負帯電領域を形成する。 As shown in FIG. 8, the control device 40 of the evaluation apparatus 101 is connected to the drain electrode 7 of the heterojunction field effect transistor 1 in the normally-on device during the off period (t1−t2) of the heterojunction field effect transistor 1. At the same time as applying the stress voltage (positive high voltage), an off voltage (negative voltage) is applied to the gate electrode 8. In one example, the stress voltage is set to 100 V, the ground voltage is applied to the source electrode 9, and −5 V is applied to the gate electrode 8. In one example, the off period (t1-t2) is set to 200 μs. Thereby, a high voltage is applied between the drain electrode 7 and the gate electrode 8 of the heterojunction field effect transistor 1, and electrons are injected from the gate electrode 8 toward the drain side. Some of the injected electrons are trapped in the electron supply layer 6 and the bulk at the drain side end of the gate electrode 8 to form a negatively charged region.
このオフ期間（ｔ１−ｔ２）において、制御装置４０は、所定のタイミングｔ４において、レーザ発振器１１からレーザ光を出射させ、ヘテロ接合電界効果トランジスタ１にレーザ光を照射させ、ヘテロ接合電界効果トランジスタ１に２次高調波を発生させる。一例では、タイミングｔ４については、タイミングｔ１からの経過時間が１００μｓに設定される。 In the off period (t1-t2), the control device 40 emits laser light from the laser oscillator 11 at a predetermined timing t4, irradiates the heterojunction field effect transistor 1 with laser light, and the heterojunction field effect transistor 1 2nd harmonic is generated. In one example, for the timing t4, the elapsed time from the timing t1 is set to 100 μs.
次に、制御装置４０は、ヘテロ接合電界効果トランジスタ１のドレイン電極７に接地電圧を印加すると同時に、ゲート電極８にオン電圧（接地電圧）を印加し、オン期間（ｔ２以降）に移行する。なお、ソース電極９にも、接地電圧が印加されている。 Next, the control device 40 applies a ground voltage to the drain electrode 7 of the heterojunction field effect transistor 1 and simultaneously applies a turn-on voltage (ground voltage) to the gate electrode 8 and shifts to the turn-on period (after t2). A ground voltage is also applied to the source electrode 9.
次に、制御装置４０は、所定のタイミングｔ３において、レーザ発振器１１からレーザ光を出射させ、ヘテロ接合電界効果トランジスタ１にレーザ光を照射させ、ヘテロ接合電界効果トランジスタ１に２次高調波を発生させる。一例では、タイミングｔ３については、タイミングｔ２からの経過時間が８００ｎｓに設定される。 Next, the control device 40 emits a laser beam from the laser oscillator 11 at a predetermined timing t3, irradiates the heterojunction field effect transistor 1 with the laser beam, and generates a second harmonic in the heterojunction field effect transistor 1. Let In one example, for the timing t3, the elapsed time from the timing t2 is set to 800 ns.
制御装置４０は、図８に示される過程を１サイクルとし、これを複数回繰り返し、所定回数に達したときに、ヘテロ接合電界効果トランジスタ１の半導体層２の所定深さにおける検出作業を終了する。その結果、所定のタイミングｔ４及びｔ３で測定された検出信号の各々が積算される、ヘテロ接合電界効果トランジスタ１の半導体層２の所定深さにおけるＳＨＧ強度を含む情報が取得される。 The control device 40 sets the process shown in FIG. 8 as one cycle, and repeats this process a plurality of times. When the predetermined number of times is reached, the detection operation at the predetermined depth of the semiconductor layer 2 of the heterojunction field effect transistor 1 is completed. . As a result, information including the SHG intensity at a predetermined depth of the semiconductor layer 2 of the heterojunction field effect transistor 1 is obtained by integrating each of the detection signals measured at the predetermined timings t4 and t3.
次に、評価装置１０１は、ｚスキャン２１ａを利用して対物レンズ２１を移動させ、ヘテロ接合電界効果トランジスタ１の半導体層２の深さ方向の焦点位置を変更する。評価装置１０１は、変更された焦点位置において、上記と同様に、ヘテロ接合電界効果トランジスタ１の半導体層２の所定深さにおけるＳＨＧ強度を含む情報を取得する。このような検出作業を複数の焦点位置で実行することで、ヘテロ接合電界効果トランジスタ１の半導体層２の深さ方向に分布するＳＨＧ強度を含む深さ情報が取得される。 Next, the evaluation apparatus 101 moves the objective lens 21 using the z-scan 21a to change the focal position in the depth direction of the semiconductor layer 2 of the heterojunction field effect transistor 1. The evaluation apparatus 101 acquires information including the SHG intensity at a predetermined depth of the semiconductor layer 2 of the heterojunction field effect transistor 1 at the changed focal position, as described above. By performing such a detection operation at a plurality of focal positions, depth information including SHG intensity distributed in the depth direction of the semiconductor layer 2 of the heterojunction field effect transistor 1 is acquired.
図９に、検出されたＳＨＧ強度を含む深さ情報をヘテロ接合電界効果トランジスタ１の断面図に対応させて示す。なお、図９に示すＳＨＧ強度は、ゲート電極８からドレイン側に３μｍ離れた位置の結果である。また、ヘテロ接合電界効果トランジスタ１については、バッファ層４の厚みが約２．４μｍであり、電子走行層５の厚みが約１．６μｍであり、電子供給層６の厚みが約２０ｎｍである。 FIG. 9 shows the depth information including the detected SHG intensity in correspondence with the cross-sectional view of the heterojunction field effect transistor 1. The SHG intensity shown in FIG. 9 is the result at a position 3 μm away from the gate electrode 8 toward the drain side. For the heterojunction field effect transistor 1, the buffer layer 4 has a thickness of about 2.4 μm, the electron transit layer 5 has a thickness of about 1.6 μm, and the electron supply layer 6 has a thickness of about 20 nm.
オフ時に検出されたＳＨＧ強度は、半導体層２の表面側で強く、深部に向けて弱くなる。また、バッファ層４においては、ＳＨＧ強度がほぼ検出されない。ヘテロ接合電界効果トランジスタ１がオフ時の電界は、半導体層２の表面側で強く、深部に向けて弱くなり、バッファ層４には生じない。このように、オフ時に検出されたＳＨＧ強度の分布は、電界分布と概ね一致する。このことから、検出されるＳＨＧ強度は、電界分布の観測に適用可能と考えられる。 The SHG intensity detected at the time of off is strong on the surface side of the semiconductor layer 2 and becomes weak toward the deep part. Further, in the buffer layer 4, almost no SHG intensity is detected. The electric field when the heterojunction field effect transistor 1 is off is strong on the surface side of the semiconductor layer 2, weakens toward the deep part, and does not occur in the buffer layer 4. Thus, the distribution of SHG intensity detected at the time of OFF substantially matches the electric field distribution. From this, it is considered that the detected SHG intensity can be applied to the observation of the electric field distribution.
図９に示されるように、オン時に検出されたＳＨＧ強度は、半導体層２の表面側で強く、深部に向けて弱くなる。このことから、電流コラプス現象に影響する局所的な電界領域が、半導体層２の表面に強く存在することが確認された。また、オン時に検出されたＳＨＧ強度は、電子走行層５にも観察された。これは、電子走行層５の窒素空孔に電子がトラップされたからと考えられる。このように、本実施例の技術を利用すると、深さ方向のＳＨＧ強度から電流コラプス現象の発生位置を特定することができ、また、ＳＨＧ強度から電流コラプス現象の強さを評価することができる。ＳＨＧ強度から電流コラプス現象の強さを評価することができるので、不良品の選別にも有用である。 As shown in FIG. 9, the SHG intensity detected at the time of turning on is strong on the surface side of the semiconductor layer 2 and becomes weak toward the deep part. From this, it was confirmed that a local electric field region that affects the current collapse phenomenon strongly exists on the surface of the semiconductor layer 2. Further, the SHG intensity detected at the time of turning on was also observed in the electron transit layer 5. This is presumably because electrons were trapped in nitrogen vacancies in the electron transit layer 5. As described above, when the technique of the present embodiment is used, it is possible to identify the occurrence position of the current collapse phenomenon from the SHG intensity in the depth direction, and it is possible to evaluate the strength of the current collapse phenomenon from the SHG intensity. . Since the strength of the current collapse phenomenon can be evaluated from the SHG intensity, it is useful for selecting defective products.
上記実施例の評価装置１０１では、深さ方向の焦点位置を設定するために、対物レンズ２１に接続するｚスキャン２１ａを利用する。この例に代えて、ヘテロ接合電界効果トランジスタ１が載置されるステージがｚ方向に駆動するように構成されてもよい。 In the evaluation apparatus 101 of the above embodiment, the z scan 21a connected to the objective lens 21 is used to set the focal position in the depth direction. Instead of this example, the stage on which the heterojunction field effect transistor 1 is mounted may be configured to be driven in the z direction.
評価装置１０１の深さ方向の分解能を向上させるために、レーザ発振器１１が出射するレーザ光の品質を向上させるのが望ましい。特に、レーザ発振器１１が出射するレーザ光の強度分布がガウシアン分布を示すのを利用するのが望ましく、そのガウシアン半径が１μｍ以下であるのが望ましい。 In order to improve the resolution in the depth direction of the evaluation apparatus 101, it is desirable to improve the quality of the laser beam emitted from the laser oscillator 11. In particular, it is desirable to utilize that the intensity distribution of the laser light emitted from the laser oscillator 11 shows a Gaussian distribution, and the Gaussian radius is preferably 1 μm or less.
半導体層２の面内方向のＳＨＧ強度を検出する技術と深さ方向のＳＨＧ強度を検出する技術を組み合わせるのが望ましい。これにより、ヘテロ接合電界効果トランジスタ１のＳＨＧ強度の分布を３次元で検出することができる。 It is desirable to combine a technique for detecting the SHG intensity in the in-plane direction of the semiconductor layer 2 with a technique for detecting the SHG intensity in the depth direction. Thereby, the distribution of SHG intensity of the heterojunction field effect transistor 1 can be detected in three dimensions.
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.
１：ヘテロ接合電界効果トランジスタ、 １０：光照射装置、 １１：レーザ発振器、 １２：第１ＩＲパスフィルタ、 １３：ＮＤフィルタ、 １４：ミラー、 １５：偏光板、 １６：第２ＩＲパスフィルタ、 １７：レンズ、１８：ローパスフィルタ、 ２０：検出装置、 ２１：対物レンズ、 ２２：ハーフミラー、 ２３：ＩＲカットフィルタ、 ２４：バンドパスフィルタ、 ２５：光電変換装置、 ２６：処理部、 ３０：電圧生成装置、 ４０：制御装置 1: heterojunction field effect transistor, 10: light irradiation device, 11: laser oscillator, 12: first IR pass filter, 13: ND filter, 14: mirror, 15: polarizing plate, 16: second IR pass filter, 17: lens , 18: low pass filter, 20: detection device, 21: objective lens, 22: half mirror, 23: IR cut filter, 24: band pass filter, 25: photoelectric conversion device, 26: processing unit, 30: voltage generation device, 40: Control device
Claims (10)
前記ヘテロ接合電界効果トランジスタに光を照射し、前記光が照射された領域に発生する高次高調波の強度を検出する検出工程を備える方法。 A method of observing a current collapse phenomenon occurring in a heterojunction field effect transistor,
A method comprising a detecting step of irradiating the heterojunction field effect transistor with light and detecting an intensity of a higher harmonic generated in a region irradiated with the light.
前記検出工程は、前記ヘテロ接合電界効果トランジスタがオンのときに行われる請求項１に記載の方法。 Prior to the detection step, the method further comprises a voltage application step of applying a voltage between the drain electrode and the source electrode when the heterojunction field effect transistor is off,
The method of claim 1, wherein the detecting step is performed when the heterojunction field effect transistor is on.
前記検出工程は、前記半導体層の面内方向に分布する前記高次高調波の強度を検出する請求項１〜３のいずれか一項に記載の方法。 The heterojunction field effect transistor has a semiconductor layer,
The method according to claim 1, wherein the detecting step detects an intensity of the high-order harmonics distributed in an in-plane direction of the semiconductor layer.
前記検出工程は、前記半導体層の深さ方向に分布する前記高次高調波の強度を検出する請求項１〜４のいずれか一項に記載の方法。 The heterojunction field effect transistor has a semiconductor layer,
The said detection process is a method as described in any one of Claims 1-4 which detects the intensity | strength of the said high-order harmonic distributed in the depth direction of the said semiconductor layer.
前記ヘテロ接合電界効果トランジスタに光を照射する光照射装置と、
前記光が照射された領域に発生する高次高調波の強度を検出する検出装置と、を備える装置。 An apparatus for observing a current collapse phenomenon occurring in a heterojunction field effect transistor,
A light irradiation device for irradiating the heterojunction field effect transistor with light;
A detection device that detects the intensity of higher harmonics generated in the region irradiated with the light.
前記電圧生成装置及び前記光照射装置に接続されている制御装置と、をさらに備えており、
前記制御装置は、
前記ヘテロ接合電界効果トランジスタがオフのときに、ドレイン電極とソース電極の間に電圧を印加する電圧印加工程と、
前記電圧印加工程の後に、前記ヘテロ接合電界効果トランジスタがオンのときに、前記ヘテロ接合電界効果トランジスタに前記光を照射し、前記光が照射された領域に発生する高次高調波の強度を検出する検出工程と、を実行するように前記電圧生成装置及び前記光照射装置を制御する請求項６に記載の装置。 A voltage generator for generating a voltage to be applied to the heterojunction field effect transistor;
A control device connected to the voltage generation device and the light irradiation device, and
The controller is
A voltage applying step of applying a voltage between the drain electrode and the source electrode when the heterojunction field effect transistor is off;
After the voltage application step, when the heterojunction field effect transistor is turned on, the heterojunction field effect transistor is irradiated with the light, and the intensity of higher harmonics generated in the region irradiated with the light is detected. The apparatus according to claim 6, wherein the voltage generation device and the light irradiation device are controlled to perform a detection step.
前記検出装置は、前記半導体層の面内方向に分布する前記高次高調波の強度を検出するように構成されている請求項６〜８のいずれか一項に記載の装置。 The heterojunction field effect transistor has a semiconductor layer,
The said detection apparatus is an apparatus as described in any one of Claims 6-8 comprised so that the intensity | strength of the said high-order harmonic distributed in the in-plane direction of the said semiconductor layer may be detected.
前記検出装置は、前記半導体層の深さ方向に分布する前記高次高調波の強度を検出するように構成されている請求項６〜９のいずれか一項に記載の装置。 The heterojunction field effect transistor has a semiconductor layer,
The said detection apparatus is an apparatus as described in any one of Claims 6-9 comprised so that the intensity | strength of the said high-order harmonic distributed in the depth direction of the said semiconductor layer may be detected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014109220A JP6307351B2 (en) | 2013-05-29 | 2014-05-27 | Method and apparatus for observing heterojunction field effect transistor phenomena |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013112992 | 2013-05-29 | ||
| JP2013112992 | 2013-05-29 | ||
| JP2014109220A JP6307351B2 (en) | 2013-05-29 | 2014-05-27 | Method and apparatus for observing heterojunction field effect transistor phenomena |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015008284A true JP2015008284A (en) | 2015-01-15 |
| JP6307351B2 JP6307351B2 (en) | 2018-04-04 |
Family
ID=52338353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014109220A Expired - Fee Related JP6307351B2 (en) | 2013-05-29 | 2014-05-27 | Method and apparatus for observing heterojunction field effect transistor phenomena |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6307351B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0835934A (en) * | 1994-07-25 | 1996-02-06 | Kobe Steel Ltd | Internal-flaw evaluation apparatus of sample |
| JP2008218957A (en) * | 2007-03-08 | 2008-09-18 | Tokyo Institute Of Technology | Detection apparatus of electric field distribution or carrier distribution based on intensity of higher-order harmonics, and detection method therefor |
| JP2009117712A (en) * | 2007-11-08 | 2009-05-28 | Sanken Electric Co Ltd | Nitride compound semiconductor device |
| WO2013021628A1 (en) * | 2011-08-08 | 2013-02-14 | パナソニック株式会社 | Semiconductor device |
-
2014
- 2014-05-27 JP JP2014109220A patent/JP6307351B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0835934A (en) * | 1994-07-25 | 1996-02-06 | Kobe Steel Ltd | Internal-flaw evaluation apparatus of sample |
| JP2008218957A (en) * | 2007-03-08 | 2008-09-18 | Tokyo Institute Of Technology | Detection apparatus of electric field distribution or carrier distribution based on intensity of higher-order harmonics, and detection method therefor |
| JP2009117712A (en) * | 2007-11-08 | 2009-05-28 | Sanken Electric Co Ltd | Nitride compound semiconductor device |
| WO2013021628A1 (en) * | 2011-08-08 | 2013-02-14 | パナソニック株式会社 | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6307351B2 (en) | 2018-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9759656B2 (en) | Inspection apparatus and inspection method | |
| EP3794335A1 (en) | Second harmonic generation (shg) optical inspection system designs | |
| CN210294061U (en) | Defect inspection apparatus for simultaneously detecting photoluminescence and scattered light | |
| JP5916023B2 (en) | Semiconductor nondestructive inspection apparatus and semiconductor nondestructive inspection method | |
| CN105675639B (en) | The super-resolution microscopic system and test method of electron beam-induced second harmonic | |
| Katsuno et al. | Current collapse imaging of Schottky gate AlGaN/GaN high electron mobility transistors by electric field-induced optical second-harmonic generation measurement | |
| JP5109123B2 (en) | Detecting apparatus and method for detecting electric field distribution or carrier distribution based on intensity of higher harmonics | |
| JP6307351B2 (en) | Method and apparatus for observing heterojunction field effect transistor phenomena | |
| KR20230043835A (en) | Electron spectroscopy-based technique for determining various chemical and electrical properties of samples | |
| KR20200032801A (en) | Method of detecting a defect on a substrate and apparatus for performing the same | |
| JP2016138801A (en) | Time-resolved photoemission electron microscope device | |
| Katsuno et al. | Three-dimensional current collapse imaging of AlGaN/GaN high electron mobility transistors by electric field-induced optical second-harmonic generation | |
| JP6490671B2 (en) | Semiconductor wafer bulk quality evaluation method and apparatus | |
| Dorfer et al. | Three-dimensional charge transport mapping by two-photon absorption edge transient-current technique in synthetic single-crystalline diamond | |
| Katsuno et al. | Degradation analysis and current collapse imaging of AlGaN/GaN HEMTs by measurement of electric field-induced optical second-harmonic generation | |
| US20170350929A1 (en) | Apparatus and method for strong-field probing of electric fields in solid-state electronic circuits | |
| JP5093795B2 (en) | Fluorescence lifetime measuring apparatus, film forming apparatus, and fluorescence lifetime measuring method | |
| Tolk et al. | Oxide interface studies using second harmonic generation | |
| RU2616876C1 (en) | METHOD FOR MONITORING PRESENCE OF GaAs MATRIX DEEP DEFECTS CONNECTED WITH EMBEDDING INAS QUANTUM DOTS THEREIN | |
| TWI783997B (en) | Component analysis device and component analysis method | |
| CN117949431A (en) | Method and device for measuring defect concentration and position representation of HEMT (high Electron mobility transistor) based on Raman | |
| US20240183796A1 (en) | Apparatus for inspecting surface of object | |
| Koshikawa et al. | Application to thermal analysis using optical probe technique | |
| Chinone et al. | Proposal of local deep level transient spectroscopy using super-higher-order scanning nonlinear dielectric microscopy and 2-dimensional imaging of trap distribution in SiO 2/SiC interface | |
| JP6867627B2 (en) | Interface level density measuring device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150918 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171031 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180312 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6307351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |