JP2014512696A - Ｅｓｄ保護方策が組み込まれた放射放出半導体チップ - Google Patents

Abstract

本発明は、半導体積層体（２）を有する放射放出半導体チップ（１）に関し、半導体積層体（２）は窒化物化合物半導体材料系であり、ｐｎ接合部を有する。この放射放出半導体チップ（１）は、意図的に導入された結晶欠陥（４）を有する第１の保護層（３）であって、半導体チップ（１）を静電放電パルスから保護するように設計されている、第１の保護層（３）と、放射を生成するための活性ゾーン（７）であって、成長方向（Ｗ）において第１の保護層（３，５）の後ろに配置されている、活性ゾーン（７）と、を備えている。半導体チップ（１）の動作時、結晶欠陥（４）を有する領域における逆方向の半導体積層体（２）の降伏挙動は、結晶欠陥の存在しない領域とは異なり、静電放電パルスが発生した場合、電荷の放散は、結晶欠陥（４）を有する領域を介して均一に分散する。

Description

ＥＳＤ（「静電放電」）保護方策が組み込まれた放射放出半導体チップを開示する。

このタイプの放射放出半導体チップは、例えば、特許文献１に記載されており、この文書の内容は参照によって本明細書に組み込まれている。

国際特許出願第ＰＣＴ／ＥＰ２０１０／０７０６５８号

本発明の１つの目的は、静電放電パルス（いわゆるＥＳＤ電圧パルス）に関して特に安定しており、かつ大きな放射損失を伴わない、放射放出半導体チップを開示することである。

一例として、本放射放出半導体チップは、動作時に緑色光もしくは青色光またはその両方を放出する発光ダイオードチップである。

少なくとも一実施形態によると、本放射放出半導体チップは、窒化物化合物半導体材料系である半導体積層体を備えている。この場合、半導体積層体とは、一連の半導体層を意味するものと理解されたい。半導体層の特徴として、特に、層内の材料組成がまったく、またはほとんど変化しない、もしくは、層によって形成される領域が半導体チップにおいて特定の機能を実行する、またはその両方である。この場合、半導体層は、半導体材料の多数の単一層を備えていることができる。

さらに、本明細書において、「窒化物化合物半導体材料系である」とは、半導体積層体またはその少なくとも１層が、ＩＩＩ−Ｖ族窒化物化合物半導体材料、好ましくはＡｌ_ｎＧａ_ｍＩｎ_{ｌ−ｎ−ｍ}Ｎ（０≦ｎ≦１、０≦ｍ≦１、ｎ＋ｍ≦１）を含んでいることを意味する。この場合、この材料は、上記の化学式に従った数学的に正確な組成を有する必要はない。むしろ、この材料は、１種類または複数種類のドーパントと、Ａｌ_ｎＧａ_ｍＩｎ_{ｌ−ｎ−ｍ}Ｎ材料の特徴的な物理特性を実質的に変化させることのない追加の構成成分とを含んでいることができる。しかしながら、説明を簡潔にする目的で、上記の化学式は、結晶格子の本質的な構成成分（Ａｌ、Ｇａ、Ｉｎ、Ｎ）のみを含んでおり、これらの構成成分は、その一部分を少量のさらなる物質によって置き換えることができる。

少なくとも一実施形態によると、本放射放出半導体チップの半導体積層体は、ｐｎ接合部を有する。ｐｎ接合部は、半導体積層体のｐ型導電領域とｎ型導電領域との間に位置している。放射を生成する目的で設けられる活性ゾーンは、ｐ型導電領域とｎ型導電領域との間に配置されており、ｐｎ接合部を備えている。活性ゾーンは、特に、多重量子井戸（ＭＱＷ）構造として具体化されている。

少なくとも一実施形態によると、半導体積層体は第１の保護層を備えており、この第１の保護層は、意図的に導入された結晶欠陥を有する。この場合、「意図的に導入された」とは、第１の保護層の形成時に、結晶欠陥が生じるように成長パラメータ（特に成長温度）が設定されることを意味する。

特に、結晶欠陥は、いわゆるＶ字欠陥である。Ｖ字欠陥は、窒化物化合物半導体材料においては、例えば、成長方向において逆向きの角錐の形を有し、例えば六角形の底面を有する。断面において、この欠陥は、例えばＶ字の形を有する。Ｖ字欠陥は、例えば貫通転位の領域に形成され、貫通転位は、例えば、半導体材料とは異なる格子定数を有する成長基板の上に半導体材料をヘテロエピタキシャル成長させるときに生じる。一例として、この場合、サファイアから構成されている成長基板の上に窒化物化合物半導体材料を成長させ、成長基板に対する窒化物化合物半導体材料の格子不整合は約１４％である。しかしながら、貫通転位はホモエピタキシャル成長時にも観察され、したがって例えば、ＧａＮ系の成長基板、またはＧａＮからなる成長基板の上に、半導体積層体を堆積させることもできる。

少なくとも一実施形態によると、結晶欠陥の大部分は同程度の寸法を有する。すなわち、結晶欠陥の少なくとも５０％、特に少なくとも７５％、または極端な場合には１００％が、同程度の寸法を有する。この場合、結晶欠陥が同程度の寸法を有するとは、例えば、成長方向に垂直な平面における結晶欠陥の底面が、この平面における結晶欠陥の底面の平均値を中心として最大で±２５％、特に最大で±１０％変動する場合である。すなわち、結晶欠陥の大部分は、同じかまたは同程度の底面を有する。同程度の寸法を有する結晶欠陥の領域においては、半導体積層体は同じタイプの降伏挙動を有し、すなわち同じタイプの電気特性を有することが好ましい。特に、これらの領域においては、逆方向の電気抵抗がほぼ同じ大きさである。

結晶欠陥の領域においては、半導体積層体のｐｎ接合部によっていわゆるマイクロダイオードが形成され、マイクロダイオードは、半導体ダイオードに典型的な電流−電圧特性曲線を有する。放射放出半導体チップの動作時、結晶欠陥の領域においては、電荷キャリアの発光再結合が起こらないことが好ましい。すなわち、マイクロダイオードは、電磁放射を生成する目的、または少なくとも可視領域の電磁放射を生成する目的では設けられていない。

半導体チップの動作時、結晶欠陥を有する領域における逆方向の半導体積層体の降伏挙動は、結晶欠陥の存在しない領域とは異なることが好ましく、静電放電パルスが発生した場合、電荷は、結晶欠陥を有する領域を介して、均一に分散する形で放散される。電荷が均一に分散することにより、放射放出半導体チップの損傷につながる半導体チップにおける重大な電流密度を防止することができる。

さらには、半導体チップの動作時、結晶欠陥を有する領域における逆方向の半導体積層体の電気抵抗が、結晶欠陥の存在しない領域と比較して低いことが好ましい。半導体積層体の逆方向の降伏電圧は、結晶欠陥の存在しない領域よりも、結晶欠陥を有する領域において低いことが有利である。

さらには、半導体積層体のｐｎ接合部の順方向のしきい値電圧は、結晶欠陥が存在しない領域よりも結晶欠陥を有する領域において高いことが好ましい。結果として、特に、結晶欠陥の存在しない活性ゾーンの領域において、動作時に発光再結合が起こる。さらに、ＥＳＤパルスが発生した場合における電荷は、放射を生成する目的で設けられている活性ゾーンの領域によって放散されるのではなく、好ましくは発光再結合が起こらない領域によって放散されることが好ましい。

しかしながら、問題点として、第１の保護層の結晶欠陥によって半導体材料の形態が損なわれ、放射の損失を伴うことがある。

少なくとも一実施形態によると、半導体積層体は第２の保護層を備えており、第２の保護層は、第１の保護層よりも高いドープ濃度を有する。特に、第２の保護層の平均ドープ濃度は、第１の保護層の平均ドープ濃度よりも高い。第２の保護層は、２＊１０^１８／ｃｍ^３〜２＊１０^１９／ｃｍ^３の範囲内の平均ドープ濃度を有することが有利である。第２の保護層の好ましい平均ドープ濃度は、６＊１０^１８／ｃｍ^３である。特に好ましくは、第２の保護層はｎ型にドープされており、適切なドーパントとしては、例えばシリコンやゲルマニウムが挙げられる。

特に、第１の保護層および第２の保護層は、静電放電パルスに対して半導体チップを保護する目的で設けられている。第２の保護層（より高いドープ濃度によって電流の流れを均一化する役割を果たす）によって、第１の保護層を比較的薄く形成することができ、その結果として、形態の乱れ（morphological disturbances）を低減できる一方で、同時にＥＳＤ安定性を維持することができ、これは有利である。改善された結晶品質によって、従来の半導体チップと比較して明るさを増大させることができる。

少なくとも一実施形態によると、半導体積層体は、さらなる保護層を備えている。さらなる保護層は、第１の保護層と活性領域との間に配置することができる。さらなる保護層は、第１の保護層よりも低いドープ濃度を有することが好ましい。さらなる保護層のドープ濃度は、第１の保護層のドープ濃度の最大で１／２であることが好ましい。特に好ましくは、さらなる保護層は、公称的にはドープされていないように具体化されている。公称的にはドープされていないとは、製造時に、さらなる保護層の材料にドーパントが意図的には導入されていないことを意味する。このようなさらなる保護層によって、成長方向において活性ゾーンの上流に配置される半導体材料の全体的な厚さを大幅に増大させる必要なしに、静電放電に関する安定性をさらに高め得ることが判明した。したがって、層の厚さが増大することによって光学出力が低下する危険性を回避する、または少なくとも低減することができる。

好ましい一構造形態においては、さらなる保護層の厚さは、２ｎｍ〜１５ｎｍの範囲内（両端値を含む）、特に好ましくは４ｎｍ〜７ｎｍの範囲内（両端値を含む）（例えば５ｎｍ）である。

さらなる好ましい構造形態においては、さらなる保護層は、Ｉｎ_ｘＧａ_１−ｘＮを含んでいる。インジウム含有量ｘは、活性ゾーンの量子井戸層のインジウム含有量よりも少ないことが好ましい。インジウム含有量は、第１の保護層のインジウム含有量よりも多いことがさらに好ましい。

第１の保護層および第２の保護層によって、放射放出半導体チップは、少なくとも１ｋＶのＥＳＤ耐性を有する。一例として、少なくとも１ｋＶのＥＳＤ耐性、一般には約２ｋＶのＥＳＤ耐性が達成される。ＥＳＤ耐性は、さらなる保護層によってさらに増大させることができる。

有利な一構造形態においては、第１の保護層は、２０ｎｍ〜１００ｎｍの範囲内の厚さを有する。特に、厚さは２０ｎｍ〜８０ｎｍの範囲内である。

さらに、第２の保護層は、２ｎｍ〜５０ｎｍの範囲内、好ましくは２ｎｍ〜３０ｎｍの範囲内、特に好ましくは２ｎｍ〜１５ｎｍの範囲内の厚さを有することが好ましい。特に、第２の保護層は５ｎｍの厚さである。

第１の保護層が薄く形成されるほど、結晶欠陥の直径が小さくなる。しかしながら、結晶欠陥の密度は変化しないままである。結晶欠陥の密度は、少なくとも５＊１０^７／ｃｍ^２であることが好ましい。一例として、結晶欠陥の密度は、少なくとも１０^８／ｃｍ^２である。この密度は、例えば、結晶欠陥が配置される第１の保護層を成長させるときの対応する成長パラメータによって達成することができる。この場合、指定される密度は、特に、サファイア基板、ＳｉＣ基板、またはＧａＮ基板の上にエピタキシャル成長させる場合である。

少なくとも一実施形態によると、活性ゾーンは、成長方向において第１の保護層および第２の保護層の下流に配置されている。すなわち、半導体積層体を製造するとき、最初に第１および第２の保護層を成長させ、その後に活性ゾーンを成長させる。

有利な一構造形態においては、第２の保護層は、活性ゾーンから、０よりも大きい距離を隔てて配置されている。すなわち、第２の保護層と活性ゾーンは、互いに直接には隣接していない。特に、第２の保護層は、活性ゾーンから、少なくとも２０ｎｍ、最大で１００ｎｍ、好ましくは６０ｎｍの距離を隔てて配置されている。

好ましい一構造形態においては、第２の保護層は、第１の保護層と活性ゾーンとの間に配置されている。特に、第２の保護層は、第１の保護層の上に直接配置されている。

好ましい一実施形態によると、半導体積層体は、注入層を有する。特に、注入層は、活性ゾーンへの電子の注入を改善する目的で設けられている。注入層は、第２の保護層と活性ゾーンとの間に配置されていることが有利である。注入層の厚さは、２０ｎｍ〜１００ｎｍの範囲内の値をとることが好ましい。注入層は、超格子構造、すなわち、異なる材料組成を有する交互に配置された層を有することができる。一例として、注入層は、交互に配置されたＩｎＧａＮ層およびＧａＮ層を有することができる。さらに、ＧａＮ層はｎ型にドープすることができ、ドーパントとして例えばシリコンが適切である。この場合、ＩｎＧａＮ層は、ｎ型にドープする、またはドープしないことができる。

さらなる保護層は、注入層と活性ゾーンとの間に配置されていることが好ましい。さらなる保護層は、この層の最も近くに位置する活性ゾーンの量子井戸層から隔てられていることがさらに好ましい。特に、さらなる保護層と、最も近くに位置する量子井戸層との間に、分離層を形成することができる。分離層は、さらなる保護層よりも高濃度にドープされていることが好ましい。したがって、さらなる保護層は、その両側において、自身よりも高濃度にドープされている材料に隣接している。隣接する材料は、少なくとも２倍の濃度でドープされていることが好ましい。

これに代えて、さらなる保護層を、活性領域とは反対側の第１の保護層の面に配置することができる。

有利な一構造形態によると、第２の保護層は、注入層よりも高いドープ濃度を有する。特に、第２の保護層の平均ドープ濃度は、注入層の平均ドープ濃度よりも高い。注入層の平均ドープ濃度は、一例として、０〜４＊１０^１８／ｃｍ^３の範囲内の値、特に、値５＊１０^１７／ｃｍ^３をとることができる。

さらに、第１の保護層の平均ドープ濃度は、０〜４＊１０^１８／ｃｍ^３の範囲内の値、特に、値１．５＊１０^１８／ｃｍ^３をとることができる。

好ましい一実施形態によると、第１の保護層と、第２の保護層と、注入層とを備えた３層のうちの少なくとも１層の材料組成もしくはドープ濃度またはその両方は、各層の中で変化する。

一例として、第１の保護層は、一定のままである材料組成を有することができ、特にＧａＮから形成することができる。しかしながら、第１の保護層における材料組成が変化することも考えられる。一例として、第１の保護層は少なくとも２層の部分層を有することができ、例えばそのうちの一方がＧａＮから形成されており、他方がＩｎＧａＮから形成されている。

特に、第１の保護層は、ｎ型にドープされている。このドープ濃度は、第１の保護層の中で一定とすることができる。しかしながら、第１の保護層の中でドープ濃度を変化させることも可能である。好ましい一実施形態においては、第１の保護層は少なくとも２層の部分層を有し、部分層のうち第２の保護層の側の部分層は、第２の保護層とは反対側の部分層よりも低いドープ濃度を有する。

同様に、第２の保護層も、異なる材料組成もしくはドープ濃度またはその両方を有する少なくとも２層の部分層を有することができる。

上に記載したタイプの放射放出半導体チップを製造する方法を開示する。すなわち、本方法に関して記載されている特徴は本半導体チップにもあてはまり、逆も同様である。

本方法は、例えば以下のステップを含んでいる。

最初に、成長基板を形成する。

次の方法ステップにおいては、第１の保護層と、第２の保護層と、第１および第２の保護層の下流に配置される活性ゾーンとを、エピタキシャルに堆積させることができる。第１の保護層は、結晶欠陥が高い密度で発生する成長温度において堆積させる。

通常では、エピタキシャル成長時、結晶欠陥の発生を回避するための方策がとられる。しかしながら、本方法の場合、いわゆるマイクロダイオードを形成する目的で、結晶欠陥（特にＶ字欠陥）が十分な密度で発生するように低い成長温度において第１の保護層を成長させる。この場合、結晶欠陥を発生させるのに適する実際の温度範囲は、使用する成長設備に依存する。この温度範囲は、いくつかの異なる温度において第１の保護層を成長させてみて、結晶欠陥の密度が十分である、または特に高くなる温度範囲を選択することによって、決定することができる。

本方法の場合、第１の保護層を堆積させる温度範囲として、９２０℃未満、特に、少なくとも７９０℃、最大で８７０℃の温度範囲を選択する。この温度範囲は、結晶欠陥を形成するのに適していることが判明しており、結晶欠陥の領域にいわゆるマイクロダイオードが形成され、ＥＳＤパルスが発生した場合にマイクロダイオードを介して電荷を放散させることができる。

第１の保護層は、特に、キャリアガスとして窒素（Ｎ_２）を用い、トリエチルガリウム前駆体を使用して、特に、最大で９２０℃の成長温度において成長させる。この成長モードは、同程度の寸法を有する結晶欠陥（特にＶ字欠陥）を発生させるうえで、したがって同じタイプの降伏挙動を有する（特に、同じタイプの電気特性を有する）マイクロダイオードを形成するうえで、特に有利であることが判明した。この成長条件下では、ｎ型ドープＧａＮ層の従来の成長条件（例えば、キャリアガスとして水素（Ｈ_２）を用い、トリメチルガリウム前駆体を使用して層を成長させる）とは異なり、幾何学的に極めて類似する結晶欠陥が高い密度で発生する。言い換えれば、横方向（成長方向に交差する方向）において成長が制約される。このようにすることで、明確に定義された層において、特に転位線に結晶欠陥が発生する。

本方法の少なくとも一実施形態によると、成長基板の材料は、成長させる半導体積層体の材料に対して格子不整合を有する。一例として、成長基板として、サファイア、ＳｉＣ、またはＧａＮを選択し、それに続く半導体積層体は、窒化物化合物半導体材料系である。この場合、結晶欠陥（特にＶ字欠陥）が特に高い密度で発生する。

第２の保護層は、特に、第１の保護層の上に成長させ、第１の保護層と比較して、より高い平均ドープ濃度およびより薄い厚さで具体化する。

当然ながら、記載されている本方法は、第２の保護層の代わりとして、または第２の保護層に加えて、さらなる保護層が設けられる放射放出半導体チップを製造する場合にも適している。本方法は、上述した半導体チップを製造するのに特に適している。したがって、本半導体チップに関して記載されている特徴は本方法にもあてはまり、逆も同様である。

以下では、本発明の放射放出半導体チップについて、例示的な実施形態および対応する図面に基づいてさらに詳しく説明する。

上に記載したタイプの放射放出半導体チップの例示的な実施形態を示す図 上に記載したタイプの放射放出半導体チップの第１および第２の保護層と、注入層と、活性ゾーンの材料組成およびドープ濃度に関するバリエーションを示す図 上に記載したタイプの放射放出半導体チップの第１および第２の保護層と、注入層と、活性ゾーンの材料組成およびドープ濃度に関するバリエーションを示す図 上に記載したタイプの放射放出半導体チップの保護層と、注入層と、活性ゾーンの材料組成およびドープ濃度に関する第３のバリエーションを示す図

図面において、同じ要素、同じタイプの要素、または同じ機能の要素には、同じ参照数字を付してある。

図１は、本発明の放射放出半導体チップ１の例示的な実施形態を、概略断面図として示している。放射放出半導体チップ１は、基板１０と、基板１０の上に配置されている半導体積層体２とを備えている。基板１０は、サファイアを含んでいる、またはサファイアからなることができる。半導体積層体２は、窒化物化合物半導体材料系であることが好ましい。

半導体積層体２は、ｎ型ドープ領域８およびｐ型ドープ領域９を有し、これらｎ型ドープ領域８とｐ型ドープ領域９との間にｐｎ接合部が形成されている。ｎ型ドープ領域８およびｐ型ドープ領域９のいずれも複数の半導体層を備えており、この場合、半導体層それぞれをドープする必要はない。

さらには、半導体積層体２は、第１の保護層３と第２の保護層５とを備えている。第１の保護層３は、成長方向Ｗにおいてｎ型ドープ領域８の上に配置されている。第２の保護層５は、成長方向Ｗにおいて第１の保護層３の上に配置されている。

さらに、半導体積層体２は、放射を生成するための活性ゾーン７を有し、この活性ゾーン７は、成長方向Ｗにおいて第１および第２の保護層３，５の下流に配置されている。活性ゾーン７と第２の保護層５との間には、注入層６が配置されている。

放射放出半導体チップ１には、転位（例えばいわゆる貫通転位１１）が突き抜けている。貫通転位は、特に、サファイア上に窒化物化合物半導体材料をヘテロエピタキシャル成長させるときに、高い密度で発生する。この場合、貫通転位１１は、ＥＳＤ電圧パルスの潜在的な経路であり、ＥＳＤ電圧パルスの電荷はｐｎ接合部の逆方向に放散される。

放射放出半導体チップ１の第１の保護層３は、結晶欠陥４が発生した状態で形成されている。特に、結晶欠陥４は、貫通転位１１の線に発生する。結晶欠陥４を有する領域においては、半導体積層体２のｐｎ接合部によっていわゆるマイクロダイオードが形成され、マイクロダイオードを介して、貫通転位１１によって形成される漏れ電流経路が第１の保護層３において封止される。貫通転位１１の少なくとも７５％、特に好ましくはすべてが、マイクロダイオードを備えていることが好ましい。

放射放出半導体チップ１の第２の保護層５は、特に、第１の保護層３の上に直接配置されている。第２の保護層５は、マイクロダイオードを介しての電流の流れを均一化する。

結晶欠陥４を有する領域においては、半導体積層体２は、特に、同じタイプの降伏挙動を有し、すなわち、特に、これらの領域においては、半導体積層体２は、同じかまたは実質的に同じ降伏電圧を有する。この場合、結晶欠陥４を有する領域におけるｐｎ接合部の降伏電圧は、結晶欠陥の存在しない領域における降伏電圧よりも低い。したがって、逆方向におけるＥＳＤ電圧パルスが発生した場合、いわゆるマイクロダイオードが同時にオープンする。半導体チップ１の動作時、結晶欠陥４を有する領域における逆方向の半導体積層体２の電気抵抗は、結晶欠陥の存在しない領域と比較して低いことが好ましい。したがって、ＥＳＤ電圧パルスによって印加される電荷は、最も弱い漏れ経路、または転位線１１に沿った経路を介して流れるのではなく、マイクロダイオードの集合体に分散する。さらに、第２の保護層５は、電荷をマイクロダイオードの集合体に均一に分散させる。したがって、いずれの経路においても、放射放出半導体チップ１の破壊につながる重大な電流密度には達しない。放射放出半導体チップ１の断面領域全体にわたり準２次元の降伏が起こり、したがって、少なくとも１ｋＶ、例えば一般に２ｋＶのＥＳＤ耐性が達成される。

第２の保護層５が導入されているため、第１の保護層３の厚さｄ１を小さくすることができる。第１の保護層３の厚さｄ１は、２０ｎｍ〜１００ｎｍの範囲内、特に、２０ｎｍ〜８０ｎｍの範囲内の値をとる。第２の保護層５は、第１の保護層３よりも薄く形成されている。一例として、第２の保護層５の厚さｄ２は、２ｎｍ〜１５ｎｍの範囲内の値をとることができる。

さらに、第２の保護層５は、高濃度にドープされた層であり、平均ｎ型ドープ濃度が２＊１０^１８／ｃｍ^３〜２＊１０^１９／ｃｍ^３の範囲内、好ましい平均ｎ型ドープ濃度が６＊１０^１８／ｃｍ^３である。対照的に、第１の保護層３は、より低い平均ｎ型ドープ濃度を有し、特に、０〜４＊１０^１８／ｃｍ^３の範囲内、好ましくは１．５＊１０^１８／ｃｍ^３である。

第２の保護層５と活性ゾーン７との間に配置されている注入層６は、活性ゾーン７への電子の注入を改善する目的で設けられている。さらに、注入層６は、ｎ型ドープ領域８と活性ゾーン７との間の材料の整合をもたらし、これは有利であり、活性ゾーン７は、特に、ｎ型ドープ領域８よりも高い割合のＩｎを有する。注入層６は、異なる材料組成を有する一連の層を備えていることが好ましい。特に、注入層６におけるＩｎの平均割合は、ｎ型ドープ領域８より高く活性ゾーン７より低い。

さらに、注入層６の平均ｎ型ドープ濃度は、第２の保護層５の平均ｎ型ドープ濃度よりも低い。注入層６の平均ｎ型ドープ濃度は、特に、０〜４＊１０^１８／ｃｍ^３の範囲内の値、好ましくは値５＊１０^１７／ｃｍ^３をとる。

記載した例示的な実施形態の変形形態においては、半導体積層体はさらなる保護層を有することができる（図１には明示的には示していない）。さらなる保護層は、第２の保護層の代わりとして、または第２の保護層に加えて、設けることができる。これについては、図４に関連してさらに詳しく説明する。

第１および第２の保護層３，５と、注入層６と、活性ゾーン７の可能な材料組成およびドープ濃度は、図２および図３の線図から明らかである。

図２は、本発明の放射放出半導体チップの半導体積層体の第１のバリエーションの場合における材料組成およびドープ濃度を示している。

図２の上側の図は、半導体積層体の成長方向Ｗを横軸方向に示している。縦軸には、半導体積層体のさまざまな半導体層３，５，６，７のバンドギャップのエネルギＥｇをプロットしてある。図から理解できるように、第１の保護層３はＧａＮからなる。第２の保護層５もＧａＮから形成されている。注入層６は、一連のＧａＮ層およびＩｎＧａＮ層を有する超格子構造を備えており、ＩｎＧａＮ層のＩｎの割合ｘ１は、０〜０．１２の範囲内、好ましくは０．０６である。注入層６は、特に、一連のＧａＮ層およびＩｎＧａＮ層の最大２０対を有することができる。活性ゾーン７は、一連のＧａＮ層およびＩｎＧａＮ層から形成されている多重量子井戸構造を有し、ＩｎＧａＮ層のＩｎの割合ｘ２は、例えば０．３である。活性ゾーン７は、特に、一連のＧａＮ層およびＩｎＧａＮ層の３〜７対を有することができる。

図２の下側の図には、半導体積層体のさまざまな半導体層３，５，６，７のｎ型ドープ濃度Ｄを、成長方向Ｗに対してプロットしてある。可能なドーパントは、シリコンまたはゲルマニウムである。下側の図から明らかであるように、第１の保護層３は、一定のドープ濃度ｎ１を有し、これは１．５＊１０^１８／ｃｍ^３である。第１の保護層３は、厚さｄ１＝６０ｎｍを有する。さらに、第２の保護層５も一定のドープ濃度ｎ２を有し、これはドープ濃度ｎ１よりも高く、６＊１０^１８／ｃｍ^３である。この場合、第２の保護層５の厚さｄ２は５ｎｍである。注入層６も同様に一定のドープ濃度ｎ３を有し、これは第１の保護層３のドープ濃度ｎ１および第２の保護層５のドープ濃度ｎ２よりも低い。注入層６の厚さｄ３は６０ｎｍである。注入層６の厚さｄ３は、第２の保護層５と活性ゾーン７との間の距離に一致し、従ってこの距離は６０ｎｍである。

図３は、本発明の放射放出半導体チップの半導体積層体の第２のバリエーションの場合における材料組成およびドープ濃度を示している。

図３の上側の図から明らかであるように、第１の保護層３は、Ｉｎの割合ｘ１を有するＩｎＧａＮから形成されている。第２の保護層５は、ＧａＮまたはＩｎＧａＮから形成することができる。さらに、注入層６は、一連のＧａＮ層（同様にＩｎを含んでいることができる）およびＩｎＧａＮ層を有する超格子構造を備えており、ＩｎＧａＮ層のＩｎの割合ｘ２は、第１の保護層３のＩｎの割合ｘ１よりも高い。注入層６は、特に、一連の（Ｉｎ）ＧａＮ層およびＩｎＧａＮ層の最大で２０対を有することができる。活性ゾーン７は、一連の（Ｉｎ）ＧａＮ層およびＩｎＧａＮ層から形成されている多重量子井戸構造を有し、ＩｎＧａＮ層のＩｎの割合ｘ３は、例えば０．３である。

図３の下側の図から明らかであるように、第１の保護層３は、変調ドープされている。すなわち、第１の保護層３の中でドープ濃度が変化している。第１の保護層３のうち、厚さｄ１ａを有する部分層（第２の保護層５とは反対側の部分層）においては、ドープ濃度ｎ１ａは、厚さｄ１ｂを有する部分層（第２の保護層５の側の部分層）よりも高い。第２の保護層５のドープ濃度ｎ２と、注入層６のドープ濃度ｎ３は、図２の下側の図に関連してすでに説明したものと同じ値をとることができる。厚さｄ１，ｄ２，ｄ３についても同様である。

図４に示した半導体積層体の第３のバリエーションの場合における材料組成およびドープ濃度は、図２に関連して説明した第１のバリエーションに実質的に対応する。第１のバリエーションとは異なる点として、半導体積層体２はさらなる保護層１２を有する。この例示的な実施形態においては、第２の保護層が省かれている。しかしながら、さらなる変形形態として、第２の保護層に加えてさらなる保護層を設けることもできる。したがって、以下に説明するさらなる保護層１２は、特に、図２および図３を参照しながら説明したバリエーションにおいて採用することもできる。

さらなる保護層１２は、第１の保護層３と活性ゾーン７との間、特に、注入層６と活性ゾーンとの間に配置されている。

さらなる保護層１２と、活性ゾーン７の多重量子井戸構造の量子井戸層７１（さらなる保護層の最も近くに位置している量子井戸層）との間には、分離層１３が配置されている。

さらなる保護層１２は、ドーピング濃度ｎ２でドープされており、濃度ｎ２は、第１の保護層３がドープされているドーピング濃度ｎ１の最大で１／２である。さらなる保護層は、公称的にはドープされていないことが好ましい。

図示した例示的な実施形態においては、第１の保護層３、注入層６、および分離層１３は、同じドーピング濃度を有する。しかしながら、これらの層のドーピング濃度は互いに異なっていることもできる。さらなる保護層のドーピング濃度は、さらなる保護層の両側に直接隣接している層のドーピング濃度の最大で１／２であることが好ましい。

さらなる保護層１２の厚さｄ４は、好ましくは２ｎｍ〜１５ｎｍの範囲内（両端値を含む）、特に好ましくは４ｎｍ〜７ｎｍの範囲内（両端値を含む）（例えば５ｎｍ）である。したがって、さらなる保護層１２は、第１の保護層よりも大幅に薄い。

分離層１３の厚さは、２ｎｍ〜１５ｎｍの範囲内（両端値を含む）であることが好ましい。

さらなる保護層１２は、Ｉｎ_ｘＧａ_ｌ−ｘＮ（０≦ｘ≦１）を含んでいる。このインジウム含有量ｘは、活性ゾーン７の量子井戸層７１のインジウム含有量よりも少ないことが好ましい。さらに、さらなる保護層のインジウム含有量は、第１の保護層のインジウム含有量よりも多く、かつ注入層６の最大インジウム含有量よりも多い。

図示した例示的な実施形態の変形形態として、さらなる保護層１２を、活性ゾーン７とは反対側の第１の保護層３の面に配置することもできる。

さらなる保護層がドープされていない、または隣接する層と比較して少なくとも低濃度にドープされている結果として、ＥＳＤ耐性を改善できることが判明し、この場合、この目的のために保護層の合計厚さを大幅に増大させる必要はない。

ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

関連出願
本特許出願は、独国特許出願第１０２０１１１０００３７．６号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。

Claims (20)

1. 窒化物化合物半導体材料系でありｐｎ接合部を有する半導体積層体（２）を有する放射放出半導体チップ（１）であって、
   − 意図的に導入された結晶欠陥（４）を有する第１の保護層（３）と、
   − 前記第１の保護層（３）よりも高いドープ濃度（ｎ２）を有する第２の保護層（５）であって、前記第１の保護層（３）が、静電放電パルスに対して前記半導体チップ（１）を保護する目的で設けられている、第２の保護層（５）と、
   − 放射を生成するための活性ゾーン（７）であって、成長方向（Ｗ）において前記第１の保護層（３）の下流に配置されている、活性ゾーン（７）と、
   を備えており、
   前記半導体チップ（１）の動作時、結晶欠陥（４）を有する領域における逆方向の前記半導体積層体（２）の降伏挙動が、結晶欠陥（４）の存在しない領域とは異なり、静電放電パルスが発生した場合、電荷が、結晶欠陥（４）を有する前記領域を介して、均一に分散する形で放散される、
   放射放出半導体チップ（１）。
2. 前記半導体積層体（２）が第２の保護層（５）を有し、前記第２の保護層（５）が、前記第１の保護層（３）より高いドープ濃度（ｎ２）を有し、静電放電パルスに対して前記半導体チップ（１）を保護する目的で設けられている、
   請求項１に記載の放射放出半導体チップ（１）。
3. 前記第２の保護層（５）がｎ型にドープされており、平均ドープ濃度（ｎ２）が２＊１０^１８／ｃｍ^３〜２＊１０^１９／ｃｍ^３の範囲内である、
   請求項２に記載の放射放出半導体チップ（１）。
4. 前記第２の保護層（５）が、２ｎｍ〜５０ｎｍの範囲内、特に２ｎｍ〜１５ｎｍの範囲内の厚さ（ｄ２）を有する、
   請求項２または請求項３に記載の放射放出半導体チップ（１）。
5. 前記第２の保護層（５）が、前記活性ゾーン（７）から、０より大きい距離、特に、少なくとも２０ｎｍ、最大で１００ｎｍの距離を隔てて配置されている、
   請求項２から請求項４のいずれかに記載の放射放出半導体チップ（１）。
6. 前記第２の保護層（５）が、前記第１の保護層（３）と前記活性ゾーン（７）との間に配置されている、
   請求項２から請求項５のいずれかに記載の放射放出半導体チップ（１）。
7. 前記半導体積層体（２）が、前記第２の保護層（５）と前記活性ゾーン（７）との間に配置されている注入層（６）を有する、
   請求項２から請求項６のいずれかに記載の放射放出半導体チップ（１）。
8. 前記注入層（６）が、交互に配置されたＩｎＧａＮ層およびＧａＮ層の積層体を備えている、
   請求項７に記載の放射放出半導体チップ（１）。
9. 前記第２の保護層（５）が、前記注入層（６）より高いドープ濃度（ｎ２）を有する、
   請求項７に記載の放射放出半導体チップ（１）。
10. 前記第１の保護層（３）と、前記第２の保護層（５）と、前記注入層（６）とを備えた３層（３，５，６）のうちの少なくとも１層の材料組成もしくはドープ濃度（ｎ１，ｎ２，ｎ３）が、それぞれの層の中で変化する、
    請求項２から請求項９のいずれかに記載の放射放出半導体チップ（１）。
11. 前記第１の保護層（３）が少なくとも２層の部分層を有し、そのうち前記第２の保護層（５）の側の前記部分層が、前記第２の保護層とは反対側の前記部分層よりも低いドープ濃度（ｎ１ｂ）を有する、
    請求項２から請求項１０のいずれかに記載の放射放出半導体チップ（１）。
12. 前記第２の保護層（５）が、２０ｎｍ〜１００ｎｍの範囲内、特に、２０ｎｍ〜８０ｎｍの範囲内の厚さ（ｄ１）を有する、
    請求項１から請求項１１のいずれかに記載の放射放出半導体チップ（１）。
13. 前記結晶欠陥（４）がＶ字欠陥であり、前記結晶欠陥（４）の大部分が同程度の寸法を有する、
    請求項１から請求項１２のいずれかに記載の放射放出半導体チップ（１）。
14. 前記半導体チップ（１）の動作時、前記結晶欠陥（４）を有する領域における逆方向の前記半導体積層体（２）の電気抵抗が、結晶欠陥の存在しない領域と比較して低い、
    請求項１から請求項１３のいずれかに記載の放射放出半導体チップ（１）。
15. 前記半導体積層体（２）の前記ｐｎ接合部が、結晶欠陥（４）を有する領域において、結晶欠陥の存在しない領域におけるよりも、順方向の高いしきい値電圧を有する、
    請求項１から請求項１４のいずれかに記載の放射放出半導体チップ（１）。
16. 前記結晶欠陥（４）の密度が、少なくとも５＊１０^７／ｃｍ^２である、
    請求項１から請求項１５のいずれかに記載の放射放出半導体チップ（１）。
17. 前記半導体積層体（２）がさらなる保護層（１２）を有し、前記さらなる保護層（１２）が前記第１の保護層（３）より低いドープ濃度を有する、
    請求項１から請求項１６のいずれかに記載の放射放出半導体チップ（１）。
18. 前記さらなる保護層（１２）がドープされていない、
    請求項１７に記載の放射放出半導体チップ（１）。
19. 前記さらなる保護層（１２）が前記第１の保護層（３）と前記活性ゾーン（７）との間に配置されている、
    請求項１７または請求項１８に記載の放射放出半導体チップ（１）。
20. 前記さらなる保護層（１２）が、２ｎｍ〜１５ｎｍの範囲内（両端値を含む）の厚さを有する、
    請求項１７から請求項１９のいずれかに記載の放射放出半導体チップ（１）。
    

Images