JP2014502807A - タイルの符号化及び復号化 - Google Patents
タイルの符号化及び復号化 Download PDFInfo
- Publication number
- JP2014502807A JP2014502807A JP2013544422A JP2013544422A JP2014502807A JP 2014502807 A JP2014502807 A JP 2014502807A JP 2013544422 A JP2013544422 A JP 2013544422A JP 2013544422 A JP2013544422 A JP 2013544422A JP 2014502807 A JP2014502807 A JP 2014502807A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- symbol
- symbols
- combination
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims abstract description 97
- 238000000034 method Methods 0.000 claims description 64
- 238000012545 processing Methods 0.000 claims description 16
- 238000009940 knitting Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 5
- 230000008520 organization Effects 0.000 abstract description 7
- 238000012546 transfer Methods 0.000 description 18
- 230000006835 compression Effects 0.000 description 15
- 238000007906 compression Methods 0.000 description 15
- 238000013459 approach Methods 0.000 description 8
- 238000013500 data storage Methods 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000009877 rendering Methods 0.000 description 5
- 230000001174 ascending effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
- G06T9/005—Statistical coding, e.g. Huffman, run length coding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
- H04N19/69—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience involving reversible variable length codes [RVLC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
図1は、画素のタイルを符号化する方法の一実施形態を示すフローチャートであり、各画素はそれぞれの画素値を有する。この方法はステップS1において開始し、少なくとも複数の画素の第1のブロックと複数の画素の第2のブロックは可変長符号化される。第1のブロックはタイルの第1のサブセットを構成し、第2のブロックは、そのタイルの第2の異なるサブセット、すなわち第2の重なり合わないサブセットを同様に構成する。ステップS1の可変長符号化は、第1のブロックにおける複数の画素の画素値の符号化表現としてシンボルの第1のシーケンスを生成する。ステップS1は、第2のブロックにおける複数の画素の画素値の符号化表現としてシンボルの第2のシーケンスを更に生成する。シンボルの第1のシーケンスと第2のシーケンスは、データ符号化内で従来より採用されているシンボルアルファベットのうちのいずれかに従うものであってよい。例えば、シンボルのアルファベットは二進のアルファベットであってよい。そのような場合、シンボルは0bin又は1binであってよい。使用可能なシンボルの他のアルファベットは、16進シンボル、すなわち0−9hex及びA−Fhex、10進シンボル、すなわち0−9decを含む。好適な適応例において、ビットのシーケンスを含む二進アルファベットは、シンボルアルファベットの例示的な一実施形態として使用される。本明細書において使用されるようなシンボルは、ブロックの終了等の特定の事象を示すために採用されることもあるVLCシンボル、すなわち可変長符号化シンボルを表さない。
A.......B.......C...............D..............................E
00000xaaaa11111xbb2222cccc33333xxxxxxxxxxxxxxxxxxxxxxxxxxxxddddd
^ ^ ^
である。
A.......B.......C...............D..............................E
00000aaaa11111xbb2222xxxxxxxxcccc33333xxxxxxxxxxxxxxxxxxxxxddddd
^ ^ ^
である。
図11は、画素のタイルを復号化する方法を示すフローチャートである。その方法はステップS50において開始し、組み合わせシーケンスはバッファメモリから取り出される。組み合わせシーケンスは、上述したように、少なくとも第1のブロックにおける複数の画素の画素値の可変長符号化表現であるシンボルの第1のシーケンスと第2のブロックにおける複数の画素の画素値の可変長符号化表現であるシンボルの第2のシーケンスを含む。第1のブロックと第2のブロックとは、タイルの異なるサブセットを構成する。
図14は、一実施形態に係るグラフィックスシステムを示す概略図である。グラフィックスシステムは、3つの主要なユニット又はエンティティ、すなわちデータバス380、385を介して相互接続された図14においてGPUで示されたグラフィカル処理ユニット300、バッファメモリ430及びディスプレイ装置400を備える。グラフィックスシステムは、あらゆるデータ処理ユニット又はデータ処理端末において実現される。非限定的な例には、ラップトップを含むコンピュータ、ゲーム機、移動電話、並びに情報携帯端末(PDA)、iPad(登録商標)及び他のタブレットコンピュータ等の他の移動処理ユニットが含まれる。
図15は、一実施形態に係るタイルを符号化する装置100を示す概略ブロック図である。装置100は、少なくとも複数の画素の第1のブロックと複数の画素の第2のブロックを可変長符号化してシンボルの第1のシーケンスとシンボルの第2のシーケンスを形成するように構成された可変長符号器110を備える。装置100は、少なくとも第1のブロックと第2のブロックの画素値に対して連続して動作する単一の可変長符号器110を備えると良い。あるいは、装置100は、タイルにおける種々のブロックからの画素データに対して同時に動作できる多数の可変長符号器110のセットを含んでも良い。
図16は、画素のタイルを復号化する装置200を示す概略ブロック図である。装置200は、データバスを介して符号化形式でタイルを格納するように構成されたバッファメモリに接続されるか、あるいはそれを含む。ここで、タイルは、バッファメモリに格納された画素値バッファの少なくとも一部を構成する。
Claims (36)
- 各々が各画素値を有する複数の画素(6)のタイル(1)を符号化する方法であって、前記方法は、
i)前記タイル(1)の第1のサブセットを構成する複数の画素(6)の第1のブロック(4)を、前記第1のブロック(4)における前記複数の画素(6)の画素値の符号化表現としてのシンボルの第1のシーケンス(10)を形成するために可変長符号化し、ii)前記タイル(1)の第2のサブセットを構成する複数の画素(6)の第2のブロック(5)を、前記第2のブロック(5)における前記複数の画素(6)の画素値の符号化表現としてのシンボルの第2のシーケンス(20)を形成するために可変長符号化する工程(S1)と、
前記第1のシーケンス(10)の前記シンボルと前記第2のシーケンス(20)の前記シンボルとを、シンボルの組み合わせシーケンス(70)へと合同編成する工程(S2)と、
前記組み合わせシーケンス(70)をメモリ(140,340)へ格納する工程(S3)とを有し、
前記組み合わせシーケンス(70)において、前記第1のシーケンス(10)の前記シンボルは第1の読出し方向に読出し可能であり、前記第2のシーケンス(20)の前記シンボルの少なくとも一部分は前記第1の読出し方向とは逆の第2の読出し方向に読出し可能であることを特徴とする方法。 - グラフィック処理ユニット(300)における前記メモリ(340)からバッファメモリ(430)へデータバス(380)により前記組み合わせシーケンス(70)を送信する工程(S10)をさらに有することを特徴とする請求項1に記載の方法。
- 前記合同編成する工程(S2)は、
前記組み合わせシーケンス(70)の第1の部分(7A)において、前記第1の読出し方向に前記第1のシーケンス(10)の前記シンボルを編成する工程(S20)と、
前記組み合わせシーケンス(70)の第1の部分に続く第2の部分(8A)において、前記第1の読出し方向とは逆の前記第2の読出し方向に前記第2のシーケンス(20)の前記シンボルを編成する工程(S21)とを有することを特徴とする請求項1又は2に記載の方法。 - 前記可変長符号化する工程(S1)は、
N個のブロック(4,5)における前記複数の画素(6)の画素値の符号化表現としてシンボルのN個のシーケンス(10,20,30,40,50,60)を形成するために、前記タイル(1)の各サブセットを構成する複数の画素(6)の前記N個のブロック(4,5)を可変長符号化し(S1)、
前記合同編成する工程(S2)は、
前記N個のシーケンス(10,20,30,30,40,50,60)の前記シンボルを、前記シンボルの組み合わせシーケンス(70)へと合同編成し(S2)、
前記Nは3以上の整数であり、
前記組み合わせシーケンス(70)において、前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号N(60)の前記シンボルは前記第1の読出し方向とは逆の第2の読出し方向に読出し可能であり、
前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号2m+1(10,30,50)の前記シンボルは前記第1の読出し方向に読出し可能であり、
前記mは整数であり、かつ、m∈[0,(N−2)/2]であり、
前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号2n(20,40)の前記シンボルは前記第1の読出し方向とは逆の第2の読出し方向に読出し可能であり、
前記nは整数であり、かつ、n∈[1,(N−1)/2]である
ことを特徴とする請求項1乃至3のいずれか1項に記載の方法。 - 前記合同編成する工程(S2)はさらに、
前記組み合わせシーケンス(70)において前記N個のシーケンス(10,20,30,40,50,60)を提供し、i=1,2,……,Nであるとしたときに、シーケンス番号iが前記組み合わせシーケンス(70)におけるシーケンス番号i+1に先行するようにすることを特徴とする請求項4に記載の方法。 - Nが奇数である場合には(N−1)/2個のポインタを、Nが偶数である場合にはN/2−1個のポインタを決定する工程(S30)と、
ポインタ(11,13)を前記メモリ(140,340)に格納する工程(S31)とをさらに有し、
ポインタ番号k(11,13)は前記組み合わせシーケンス(70)におけるシーケンス番号2k(20,40)の最上位シンボルのシンボル位置を規定し、
Nが奇数である場合には、kは整数、かつ、k∈[1,(N−1)/2]であり、
Nが偶数である場合には、kは整数、かつ、k∈[1,N/2−1]であることを特徴とする請求項4又は5に記載の方法。 - 前記ポインタ(11,13)を決定する工程(S30)は、
前記組み合わせシーケンス(70)におけるシーケンス番号2j+2(40)の最上位シンボルのシンボル位置とシーケンス番号2j(20)の最上位シンボルのシンボル位置との差に等しくなるようにポインタ番号j+1(13)を決定する工程を有し、
Nが奇数である場合には、jは整数、かつ、j∈[1,(N−2)/2]、かつ、(N−1)/2≧2であり、
Nが偶数である場合には、jは整数、かつ、j∈[1,(N−1)/2−1]、かつ、N/2−1≧2であることを特徴とする請求項6に記載の方法。 - シーケンス番号2k−1(10、30)の最下位シンボルと前記シーケンス番号2k(20、40)の最下位シンボルとの間に少なくとも1つのパッディングシンボル(21,23)を付加し(S40)、偶数シンボル位置ではないなら、前記シーケンス番号2k(20,40)の前記最上位シンボルの前記シンボル位置が前記組み合わせシーケンス(70)における偶数シンボル位置であるように強制する工程をさらに有することを特徴とする請求項5乃至7のいずれか1項に記載の方法。
- シーケンス番号2k−1(10、30)の最下位シンボルと前記シーケンス番号2k(20、40)の最下位シンボルとの間に少なくとも1つのパッディングシンボル(21,23)を付加し(S40)、奇数シンボル位置ではないなら、前記シーケンス番号2k(20,40)の前記最上位シンボルの前記シンボル位置が前記組み合わせシーケンス(70)における奇数シンボル位置であるように強制する工程をさらに有することを特徴とする請求項5乃至7のいずれか1項に記載の方法。
- 前記組み合わせシーケンス(50)を送信する工程(S10)は、
グラフィック処理ユニット(300)における前記メモリ(340)からバッファメモリ(430)へ前記データバス(380)により前記組み合わせシーケンス(70)を送信する工程(S10)と、
前記グラフィック処理ユニット(300)における前記メモリ(340)からディスプレイユニット(400)におけるメモリ(230)へ前記データバス(380)により前記ポインタ(21,23)を送信する工程(S10)とをさらに有することを特徴とする請求項5乃至9のいずれか1項に記載の方法。 - 前記第2のシーケンス(20)は前記第1のシーケンス(10)より多くのシンボルを含み、
前記合同編成する工程(S2)は、前記第1のシーケンス(10)の前記シンボルと前記第2のシーケンス(20)の前記シンボルとを、シンボルの前記組み合わせシーケンス(70)へと合同編成し、
前記組み合わせシーケンス(70)において、
前記第1のシーケンス(10)の前記シンボルは、前記組み合わせシーケンス(70)の第1の部分(7B)における各奇数シンボル位置と各偶数シンボル位置との内の一方を占有し、
前記第2のシーケンス(20)の前記シンボルの第1の部分は、前記組み合わせシーケンス(70)の各奇数シンボル位置と各偶数シンボル位置との内の他方を占有し、
前記第2のシーケンス(20)の前記シンボルの残りの第2の部分は、前記組み合わせシーケンス(70)の残りの第2の部分(8B)における各奇数シンボル位置と各偶数シンボル位置との内の前記一方を占有し、
前記第1の部分(7B)におけるシンボルと前記残りの第2の部分(8B)における各奇数位置と各偶数位置との内の前記他方を占有するシンボルとは前記第1の読出し方向に読出し可能であり、
前記残りの第2の部分(8B)における各奇数位置と各偶数位置との内の前記一方を占有するシンボルは前記第1の読出し方向とは逆の前記第2の読出し方向に読出し可能であることを特徴とする請求項1又は2に記載の方法。 - 各々が各画素値を有する複数の画素(6)のタイル(1)を符号化する装置(100)であって、前記装置(100)は、
i)前記タイル(1)の第1のサブセットを構成する複数の画素(6)の第1のブロック(4)を、前記第1のブロック(4)における前記複数の画素(6)の画素値の符号化表現としてのシンボルの第1のシーケンス(10)を形成するために可変長符号化し、ii)前記タイル(1)の第2のサブセットを構成する複数の画素(6)の第2のブロック(5)を、前記第2のブロック(5)における前記複数の画素(6)の画素値の符号化表現としてのシンボルの第2のシーケンス(20)を形成するために可変長符号化するよう構成された可変長符号化器(110)と、
前記第1のシーケンス(10)の前記シンボルと前記第2のシーケンス(20)の前記シンボルとを、シンボルの組み合わせシーケンス(70)へと合同編成するよう構成されたシンボル編成器(120)と、
前記組み合わせシーケンス(70)をメモリ(140)へ格納するよう構成されたメモリコントローラ(130)とを有し、
前記組み合わせシーケンス(70)において、前記第1のシーケンス(10)の前記シンボルは第1の読出し方向に読出し可能であり、前記第2のシーケンス(20)の前記シンボルの少なくとも一部分は前記第1の読出し方向とは逆の第2の読出し方向に読出し可能であることを特徴とする装置。 - 前記メモリ(140)からバッファメモリ(430)へデータバス(380)により前記組み合わせシーケンス(70)を送信するよう構成された出力ユニット(150)をさらに有することを特徴とする請求項12に記載の装置。
- 前記シンボル編成器(120)は、
i)前記組み合わせシーケンス(70)の第1の部分(7A)において、前記第1の読出し方向に前記第1のシーケンス(10)の前記シンボルを編成し、
ii)前記組み合わせシーケンス(70)の第1の部分に続く第2の部分(8A)において、前記第1の読出し方向とは逆の前記第2の読出し方向に前記第2のシーケンス(20)の前記シンボルを編成するよう構成されることを特徴とする請求項12又は13に記載の装置。 - 前記可変長符号化器(110)は、
N個のブロック(4,5)における前記複数の画素(6)の画素値の符号化表現としてシンボルのN個のシーケンス(10,20,30,40,50,60)を形成するために、前記タイル(1)の各サブセットを構成する複数の画素(6)の前記N個のブロック(4,5)を可変長符号化し、
前記シンボル編成器(120)は、
前記N個のシーケンス(10,20,30,30,40,50,60)の前記シンボルを、前記シンボルの組み合わせシーケンス(70)へと合同編成し、
前記Nは3以上の整数であり、
前記組み合わせシーケンス(70)において、前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号N(60)の前記シンボルは前記第1の読出し方向とは逆の第2の読出し方向に読出し可能であり、
前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号2m+1(10,30,50)の前記シンボルは前記第1の読出し方向に読出し可能であり、
前記mはゼロ又は整数であり、かつ、m∈[0,(N−2)/2]であり、
前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号2n(20,40)の前記シンボルは前記第1の読出し方向とは逆の第2の読出し方向に読出し可能であり、
前記nは整数であり、かつ、n∈[1,(N−1)/2]である
ことを特徴とする請求項12乃至14のいずれか1項に記載の装置。 - 前記シンボル編成器(120)はさらに、
前記組み合わせシーケンス(70)において前記N個のシーケンス(10,20,30,40,50,60)を提供し、i=1,2,……,Nであるとしたときに、シーケンス番号iが前記組み合わせシーケンス(70)におけるシーケンス番号i+1に先行するようにすることを特徴とする請求項15に記載の装置。 - Nが奇数である場合には(N−1)/2個のポインタを、Nが偶数である場合にはN/2−1個のポインタを決定するよう構成されたポイント生成器(160)をさらに有し、
前記メモリコントローラ(130)は前記ポインタ(11,13)を前記メモリ(140)に格納するよう制御するよう構成されており、
ポインタ番号k(11,13)は前記組み合わせシーケンス(70)におけるシーケンス番号2k(20,40)の最上位シンボルのシンボル位置を規定し、
Nが奇数である場合には、kは整数、かつ、k∈[1,(N−1)/2]であり、
Nが偶数である場合には、kは整数、かつ、k∈[1,N/2−1]であることを特徴とする請求項15又は16に記載の装置。 - 前記ポインタ生成器(160)は、
前記組み合わせシーケンス(70)におけるシーケンス番号2j+2(40)の最上位シンボルのシンボル位置とシーケンス番号2j(20)の最上位シンボルのシンボル位置との差に等しくなるようにポインタ番号j+1(13)を決定するよう構成され、
Nが奇数である場合には、jは整数、かつ、j∈[1,(N−2)/2]、かつ、(N−1)/2≧2であり、
Nが偶数である場合には、jは整数、かつ、j∈[1,(N−1)/2−1]、かつ、N/2−1≧2であることを特徴とする請求項17に記載の装置。 - シーケンス番号2k−1(10、30)の最下位シンボルと前記シーケンス番号2k(20、40)の最下位シンボルとの間に少なくとも1つのパッディングシンボル(21,23)を付加し、偶数シンボル位置ではないなら、前記シーケンス番号2k(20,40)の前記最上位シンボルの前記シンボル位置が前記組み合わせシーケンス(70)における偶数シンボル位置であるように強制するパッディングプロバイダ(170)をさらに有することを特徴とする請求項16乃至18のいずれか1項に記載の装置。
- シーケンス番号2k−1(10、30)の最下位シンボルと前記シーケンス番号2k(20、40)の最下位シンボルとの間に少なくとも1つのパッディングシンボル(21,23)を付加し、奇数シンボル位置ではないなら、前記シーケンス番号2k(20,40)の前記最上位シンボルの前記シンボル位置が前記組み合わせシーケンス(70)における奇数シンボル位置であるように強制するパッディングプロバイダ(170)をさらに有することを特徴とする請求項16乃至18のいずれか1項に記載の装置。
- 前記出力ユニット(150)は、
i)前記メモリ(140)からバッファメモリ(430)へデータバス(380)により前記組み合わせシーケンス(70)を送信し、
ii)前記メモリ(340)からディスプレイユニット(400)におけるメモリ(230)へ前記データバス(380)により前記ポインタ(21,23)を送信するよう構成されることを特徴とする請求項16乃至20のいずれか1項に記載の装置。 - 前記第2のシーケンス(20)は前記第1のシーケンス(10)より多くのシンボルを含み、
前記シンボル編成器(120)は、前記第1のシーケンス(10)の前記シンボルと前記第2のシーケンス(20)の前記シンボルとを、シンボルの前記組み合わせシーケンス(70)へと合同編成するよう構成され、
前記組み合わせシーケンス(70)において、
前記第1のシーケンス(10)の前記シンボルは、前記組み合わせシーケンス(70)の第1の部分(7B)における各奇数シンボル位置と各偶数シンボル位置との内の一方を占有し、
前記第2のシーケンス(20)の前記シンボルの第1の部分は、前記組み合わせシーケンス(70)の各奇数シンボル位置と各偶数シンボル位置との内の他方を占有し、
前記第2のシーケンス(20)の前記シンボルの残りの第2の部分は、前記組み合わせシーケンス(70)の残りの第2の部分(8B)における各奇数シンボル位置と各偶数シンボル位置との内の前記一方を占有し、
前記第1の部分(7B)におけるシンボルと前記残りの第2の部分(8B)における各奇数位置と各偶数位置との内の前記他方を占有するシンボルとは前記第1の読出し方向に読出し可能であり、
前記残りの第2の部分(8B)における各奇数位置と各偶数位置との内の前記一方を占有するシンボルは前記第1の読出し方向とは逆の前記第2の読出し方向に読出し可能であることを特徴とする請求項12又は13に記載の装置。 - 各々が各画素値を有する複数の画素(6)のタイル(1)を復号化する方法であって、前記方法は、
バッファメモリ(430)から、前記タイル(1)の第1のサブセットを構成する複数の画素(6)の第1のブロックにおける複数の画素(6)の画素値の可変長符号化表現としてのシンボルの第1のシーケンス(10)と前記タイル(1)の第2のサブセットを構成する複数の画素(6)の第2のブロック(5)における複数の画素(6)の画素値の可変長符号化表現としてのシンボルの第2のシーケンス(20)とを含むシンボルの組み合わせシーケンス(70)を取り出す工程(S50)と、
i)前記組み合わせシーケンス(70)における定義された第1のシンボル位置から始まり第1の読出し方向に前記取り出された組み合わせシーケンス(70)の一部を読み出すことにより前記第1のシーケンス(10)を識別し、ii)前記組み合わせシーケンス(70)における定義された第2のシンボル位置から始まり前記第1の読出し方向とは逆の第2の読出し方向に前記取り出された組み合わせシーケンス(70)の一部を読み出すことにより前記第2のシーケンス(20)を識別する工程(S51)と、
前記識別された第1のシーケンス(10)を復号化して(S52)、前記第1のブロック(4)における前記複数の画素(6)の前記画素値の復号化表現を取得する工程と、
前記識別された第2のシーケンス(20)を復号化して(S53)、前記第2のブロック(20)における前記複数の画素(6)の前記画素値の復号化表現を取得する工程とを有することを特徴とする方法。 - 前記識別された第2のシーケンス(20)を復号化する工程(S53)は、前記識別された第1のシーケンス(10)を復号化する工程(S52)と少なくとも部分的には並行に実行されることを特徴とする請求項23に記載の方法。
- 前記第1のシーケンス(10)と前記第2のシーケンス(20)を識別する工程(S51)は、
前記組み合わせシーケンス(70)の最上位シンボル位置から始まり前記第1の読出し方向に前記組み合わせシーケンス(70)の第1の部分(7A)を読み出すことにより前記第1のシーケンス(10)を識別する工程(S60)と、
前記組み合わせシーケンス(70)における前記第1の部分に続く第2の部分(8A)を、前記第2の部分(8A)の最下位シンボル位置から始まり前記第1の読出し方向とは逆の第2の読出し方向に読み出すことにより前記第2のシーケンス(20)を識別する工程(S61)とを有することを特徴とする請求項23又は24に記載の方法。 - 前記組み合わせシーケンス(70)は、前記タイル(1)の各サブセットを構成するN個のブロック(4,5)における複数の画素(6)の画素値の可変長符号化表現としてのシンボルのN個のシーケンス(10,20,30,30,40,50,60)を含み、
前記Nは3以上の整数であり、
前記第1のシーケンス(10)と前記第2のシーケンス(20)を識別する工程(S51)は、
前記組み合わせシーケンス(70)における最下位シンボルから始まり前記第1の読出し方向とは逆の前記第2の読出し方向に前記組み合わせシーケンス(70)の一部を読み出すことにより前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号を識別する工程(S51)と、
前記組み合わせシーケンス(70)における各定義されたシンボル位置から始まり前記第1の読出し方向に前記組み合わせシーケンス(70)の各部を読み出すことにより前記N個シーケンス(10,20,30,40,50,60)のシーケンス番号2m+1(10,30,50)を識別する工程(S51)と、
前記組み合わせシーケンス(70)における各定義されたシンボル位置から始まり前記第1の読出し方向とは逆の前記第2の読出し方向に前記組み合わせシーケンス(70)の各部を読み出すことにより前記N個シーケンス(10,20,30,40,50,60)のシーケンス番号2n(20,40)を識別する工程(S51)とを含み、
前記mは整数であり、かつ、m∈[0,(N−2)/2]であり、
前記nは整数であり、かつ、n∈[1,(N−1)/2]である
ことを特徴とする請求項23乃至25のいずれか1項に記載の方法。 - Nが奇数である場合には(N−1)/2個のポインタから、Nが偶数である場合にはN/2−1個のポインタからとられたポインタ(11,13)に基づいて、シーケンス番号2k(20,40)及びオプション的にはシーケンス番号2k+1(30,50)に対する前記定義されたシンボル位置を識別する工程(S71)をさらに有し、
前記ポインタ(11,13)は前記組み合わせシーケンス(70)と関係し、
Nが奇数である場合には、kは整数、かつ、k∈[1,(N−1)/2]であり、
Nが偶数である場合には、kは整数、かつ、k∈[1,N/2−1]であることを特徴とする請求項26に記載の方法。 - ポインタ番号j+1(13)とポインタ番号j(11)との合計に基づいて、シーケンス番号2j+2(40)及びオプション的にはシーケンス番号2j+3(50)に対する前記定義されたシンボル位置を計算する工程(S70)をさらに有し、
Nが奇数である場合には、jは整数、かつ、j∈[1,(N−3)/2]であり、
Nが偶数である場合には、jは整数、かつ、j∈[1,N/2−2]であり、
N≧5であることを特徴とする請求項27に記載の方法。 - 前記第2のシーケンス(20)は前記第1のシーケンス(10)より多くのシンボルを含み、
前記第1のシーケンス(10)と前記第2のシーケンス(20)を識別する工程(S51)は、
前記第1の読出し方向に、前記組み合わせシーケンス(70)の第1の部分(7B)における各奇数シンボル位置と各偶数シンボル位置との内の一方を読み出すことによって前記第1のシーケンス(10)を識別する工程(S51)と、
前記第1の読出し方向に、前記組み合わせシーケンス(70)における各奇数シンボル位置と各偶数シンボル位置との内の他方を読み出すことによって、そして、前記第1の読出し方向とは逆の前記第2の読出し方向に、前記組み合わせシーケンス(70)の残りの第2の部分(8B)における各奇数シンボル位置と各偶数シンボル位置との内の前記一方を読み出すことによって、前記第2のシーケンス(20)を識別する工程(S51)とを有することを特徴とする請求項23又は24に記載の方法。 - 各々が各画素値を有する複数の画素(6)のタイル(1)を復号化する装置(200)であって、前記装置(200)は、
バッファメモリ(430)から、前記タイル(1)の第1のサブセットを構成する複数の画素(6)の第1のブロックにおける複数の画素(6)の画素値の可変長符号化表現としてのシンボルの第1のシーケンス(10)と前記タイル(1)の第2のサブセットを構成する複数の画素(6)の第2のブロック(5)における複数の画素(6)の画素値の可変長符号化表現としてのシンボルの第2のシーケンス(20)とを含むシンボルの組み合わせシーケンス(70)を取り出すよう構成されたシーケンス取り出し器(210)と、
i)前記組み合わせシーケンス(70)における定義された第1のシンボル位置から始まり第1の読出し方向に前記取り出された組み合わせシーケンス(70)の一部を読み出すことにより前記第1のシーケンス(10)を識別し、ii)前記組み合わせシーケンス(70)における定義された第2のシンボル位置から始まり前記第1の読出し方向とは逆の第2の読出し方向に前記取り出された組み合わせシーケンス(70)の一部を読み出すことにより前記第2のシーケンス(20)を識別するよう構成されたシーケンス識別器(220)と、
前記識別された第1のシーケンス(10)を復号化して、前記第1のブロック(4)における前記複数の画素(6)の前記画素値の復号化表現を取得するよう構成された第1の復号化器(240)と、
前記識別された第2のシーケンス(20)を復号化して、前記第2のブロック(5)における前記複数の画素(6)の前記画素値の復号化表現を取得するよう構成された第2の復号化器(250)とを有することを特徴とする装置。 - 前記第2の復号化器(250)は、前記第1の復号化器(240)が前記第1のシーケンス(10)を復号化するのと少なくとも部分的には並行に前記識別された第2のシーケンス(20)を復号化するよう構成されたことを特徴とする請求項30に記載の装置。
- 前記シーケンス識別器(220)は、
i)前記組み合わせシーケンス(70)の最上位シンボル位置から始まり前記第1の読出し方向に前記組み合わせシーケンス(70)の第1の部分(7A)を読み出すことにより前記第1のシーケンス(10)を識別し、
ii)前記組み合わせシーケンス(70)における前記第1の部分に続く第2の部分(8A)を、前記第2の部分(8A)の最下位シンボル位置から始まり前記第1の読出し方向とは逆の第2の読出し方向に読み出すことにより前記第2のシーケンス(20)を識別するよう構成されたことを特徴とする請求項30又は31に記載の装置。 - 前記組み合わせシーケンス(70)は、前記タイル(1)の各サブセットを構成するN個のブロック(4,5)における複数の画素(6)の画素値の可変長符号化表現としてシンボルのN個のシーケンス(10,20,30,30,40,50,60)を含み、
前記Nは3以上の整数であり、
前記シーケンス識別器(220)は、
i) 前記組み合わせシーケンス(70)における最下位シンボルから始まり前記第1の読出し方向とは逆の前記第2の読出し方向に前記組み合わせシーケンス(70)の一部を読み出すことにより前記N個のシーケンス(10,20,30,40,50,60)のシーケンス番号を識別し、
ii) 前記組み合わせシーケンス(70)における各定義されたシンボル位置から始まり前記第1の読出し方向に前記組み合わせシーケンス(70)の各部を読み出すことにより前記N個シーケンス(10,20,30,40,50,60)のシーケンス番号2m+1(10,30,50)を識別し、
iii)前記組み合わせシーケンス(70)における各定義されたシンボル位置から始まり前記第1の読出し方向とは逆の前記第2の読出し方向に前記組み合わせシーケンス(70)の各部を読み出すことにより前記N個シーケンス(10,20,30,40,50,60)のシーケンス番号2n(20,40)を識別するよう構成され、
前記mは整数であり、かつ、m∈[0,(N−2)/2]であり、
前記nは整数であり、かつ、n∈[1,(N−1)/2]であり、
前記装置(200)は、N個の復号化器(240,250)を有し、夫々が前記タイル(1)の各サブセットを構成するN個のブロック(4,5)から各ブロック(4,5)における複数の画素(6)の画素値の復号化表現を取得するために各識別されたシーケンス(10,20,30,40,50,60)を復号化するよう構成されていることを特徴とする請求項30乃至32のいずれか1項に記載の装置。 - 前記シーケンス識別器(220)は、Nが奇数である場合には(N−1)/2個のポインタから、Nが偶数である場合にはN/2−1個のポインタからとられたポインタ(11,13)に基づいて、シーケンス番号2k(20,40)及びオプション的にはシーケンス番号2k+1(30,50)に対する前記定義されたシンボル位置を識別するよう構成され、
前記ポインタ(11,13)は前記組み合わせシーケンス(70)と関係し、
Nが奇数である場合には、kは整数、かつ、k∈[1,(N−1)/2]であり、
Nが偶数である場合には、kは整数、かつ、k∈[1,N/2−1]であることを特徴とする請求項33に記載の装置。 - ポインタ番号j+1(13)とポインタ番号j(11)との合計に基づいて、シーケンス番号2j+2(40)及びオプション的にはシーケンス番号2j+3(50)に対する前記定義されたシンボル位置を計算する計算器(260)をさらに有し、
Nが奇数である場合には、jは整数、かつ、j∈[1,(N−3)/2]であり、
Nが偶数である場合には、jは整数、かつ、j∈[1,N/2−2]であり、
N≧5であることを特徴とする請求項34に記載の装置。 - 前記第2のシーケンス(20)は前記第1のシーケンス(10)より多くのシンボルを含み、
前記シーケンス識別器(220)は、
i) 前記第1の読出し方向に、前記組み合わせシーケンス(70)の第1の部分(7B)における各奇数シンボル位置と各偶数シンボル位置との内の一方を読み出すことによって前記第1のシーケンス(10)を識別し、
ii)前記第1の読出し方向に、前記組み合わせシーケンス(70)における各奇数シンボル位置と各偶数シンボル位置との内の他方を読み出すことによって、そして、前記第1の読出し方向とは逆の前記第2の読出し方向に、前記組み合わせシーケンス(70)の残りの第2の部分(8B)における各奇数シンボル位置と各偶数シンボル位置との内の前記一方を読み出すことによって、前記第2のシーケンス(20)を識別するよう構成されたことを特徴とする請求項30又は31に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/SE2010/051379 WO2012082028A1 (en) | 2010-12-14 | 2010-12-14 | Tile encoding and decoding |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014502807A true JP2014502807A (ja) | 2014-02-03 |
JP5894605B2 JP5894605B2 (ja) | 2016-03-30 |
Family
ID=46244950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013544422A Expired - Fee Related JP5894605B2 (ja) | 2010-12-14 | 2010-12-14 | 方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9014497B2 (ja) |
EP (1) | EP2652707A4 (ja) |
JP (1) | JP5894605B2 (ja) |
CN (1) | CN103262123B (ja) |
BR (1) | BR112013012721A2 (ja) |
WO (1) | WO2012082028A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020518876A (ja) * | 2016-12-22 | 2020-06-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 圧縮されたリソースへのシェーダ書き込み |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9378560B2 (en) * | 2011-06-17 | 2016-06-28 | Advanced Micro Devices, Inc. | Real time on-chip texture decompression using shader processors |
WO2018123801A1 (ja) * | 2016-12-28 | 2018-07-05 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ | 三次元モデル配信方法、三次元モデル受信方法、三次元モデル配信装置及び三次元モデル受信装置 |
CN109587490B (zh) * | 2018-11-05 | 2022-05-31 | 深圳威尔视觉传媒有限公司 | 一种Tile分片填充方法、装置、设备、存储介质和解码方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04219033A (ja) * | 1990-04-17 | 1992-08-10 | Matsushita Electric Ind Co Ltd | 可変長符号化データの伝送方法 |
JPH06215117A (ja) * | 1992-10-23 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | ビデオ・データ・フレーム伝送方法および装置 |
JPH0964753A (ja) * | 1995-08-29 | 1997-03-07 | Casio Comput Co Ltd | データ圧縮装置、及びデータ伸長装置 |
JPH09182073A (ja) * | 1995-03-15 | 1997-07-11 | Toshiba Corp | 動画像符号化装置および復号装置 |
JP2002538654A (ja) * | 1999-02-23 | 2002-11-12 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | データストリームを生成する装置と方法およびデータストリームを読み取るための装置と方法 |
JP2010154225A (ja) * | 2008-12-25 | 2010-07-08 | Sony Corp | エンコーダ及びデコーダ、符号方法及び復号方法、並びに記録媒体 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1802129A3 (en) * | 1995-03-15 | 2008-10-22 | Kabushiki Kaisha Toshiba | Moving picture coding and/or decoding systems |
US6104754A (en) | 1995-03-15 | 2000-08-15 | Kabushiki Kaisha Toshiba | Moving picture coding and/or decoding systems, and variable-length coding and/or decoding system |
US5778191A (en) * | 1995-10-26 | 1998-07-07 | Motorola, Inc. | Method and device for error control of a macroblock-based video compression technique |
US7785098B1 (en) * | 2001-06-05 | 2010-08-31 | Mikro Systems, Inc. | Systems for large area micro mechanical systems |
US8249161B2 (en) * | 2005-09-30 | 2012-08-21 | Stmicroelectronics International Nv | Video decoder incorporating reverse variable length decoding |
RU2417391C2 (ru) * | 2006-08-24 | 2011-04-27 | Сименс Энерджи Энд Отомейшн, Инк. | Устройства, системы и способы конфигурирования программируемого логического контроллера |
US8160056B2 (en) * | 2006-09-08 | 2012-04-17 | At&T Intellectual Property Ii, Lp | Systems, devices, and methods for network routing |
US8374498B2 (en) * | 2006-09-29 | 2013-02-12 | Microscan Systems, Inc. | Systems and/or devices for camera-based inspections |
JP2010520560A (ja) * | 2007-03-08 | 2010-06-10 | マイクロスキャン システムズ インコーポレイテッド | 二次元コードの検出及びセグメント化 |
US8291069B1 (en) * | 2008-12-23 | 2012-10-16 | At&T Intellectual Property I, L.P. | Systems, devices, and/or methods for managing sample selection bias |
US8502864B1 (en) * | 2009-07-28 | 2013-08-06 | Robert Watkins | Systems, devices, and/or methods for viewing images |
-
2010
- 2010-12-14 BR BR112013012721A patent/BR112013012721A2/pt not_active IP Right Cessation
- 2010-12-14 WO PCT/SE2010/051379 patent/WO2012082028A1/en active Application Filing
- 2010-12-14 CN CN201080070715.4A patent/CN103262123B/zh not_active Expired - Fee Related
- 2010-12-14 JP JP2013544422A patent/JP5894605B2/ja not_active Expired - Fee Related
- 2010-12-14 US US13/994,070 patent/US9014497B2/en active Active
- 2010-12-14 EP EP10860774.8A patent/EP2652707A4/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04219033A (ja) * | 1990-04-17 | 1992-08-10 | Matsushita Electric Ind Co Ltd | 可変長符号化データの伝送方法 |
JPH06215117A (ja) * | 1992-10-23 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | ビデオ・データ・フレーム伝送方法および装置 |
JPH09182073A (ja) * | 1995-03-15 | 1997-07-11 | Toshiba Corp | 動画像符号化装置および復号装置 |
JPH0964753A (ja) * | 1995-08-29 | 1997-03-07 | Casio Comput Co Ltd | データ圧縮装置、及びデータ伸長装置 |
JP2002538654A (ja) * | 1999-02-23 | 2002-11-12 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | データストリームを生成する装置と方法およびデータストリームを読み取るための装置と方法 |
JP2010154225A (ja) * | 2008-12-25 | 2010-07-08 | Sony Corp | エンコーダ及びデコーダ、符号方法及び復号方法、並びに記録媒体 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020518876A (ja) * | 2016-12-22 | 2020-06-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated | 圧縮されたリソースへのシェーダ書き込み |
JP7078628B2 (ja) | 2016-12-22 | 2022-05-31 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 圧縮されたリソースへのシェーダ書き込み |
Also Published As
Publication number | Publication date |
---|---|
EP2652707A1 (en) | 2013-10-23 |
CN103262123B (zh) | 2016-10-19 |
JP5894605B2 (ja) | 2016-03-30 |
BR112013012721A2 (pt) | 2016-09-06 |
US20130278617A1 (en) | 2013-10-24 |
US9014497B2 (en) | 2015-04-21 |
WO2012082028A1 (en) | 2012-06-21 |
CN103262123A (zh) | 2013-08-21 |
EP2652707A4 (en) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5748904A (en) | Method and system for segment encoded graphic data compression | |
CN101653005B (zh) | 用于处理图形数据的方法和设备 | |
CA2572967C (en) | Multi-mode image processing | |
JP5214742B2 (ja) | 予測に基づく画像処理 | |
US9286698B2 (en) | Method and device for storing a compression ratio indication in a pixel value buffer in tile encoding | |
EP2648411A1 (en) | Image encoding device, and image encoding method | |
CN106254877B (zh) | 视频处理系统、处理视频数据帧的方法、装置与存储介质 | |
JP5894605B2 (ja) | 方法及び装置 | |
US7421130B2 (en) | Method and apparatus for storing image data using an MCU buffer | |
KR102194615B1 (ko) | 그래픽 애플리케이션을 위한 타일 기반 압축 및 압축 해제 | |
KR101709822B1 (ko) | 부호화된 텍셀 블록에서 동작할 수 있는 복호 시스템 및 방법 | |
CN110971904B (zh) | 一种图像压缩的控制方法 | |
US7386178B2 (en) | Method and apparatus for transforming the dimensions of an image | |
JP2006080793A (ja) | 画像符号化装置及び方法、並びに、コンピュータプログラム及びコンピュータ可読記憶媒体 | |
US7346220B2 (en) | Method and apparatus for reducing the bandwidth required to transmit image data | |
US7469068B2 (en) | Method and apparatus for dimensionally transforming an image without a line buffer | |
US10283094B1 (en) | Run-length compression and decompression of media tiles | |
US10002586B1 (en) | Compression of display data stored locally on a GPU | |
CN112995745A (zh) | 图像储存方法与电路系统 | |
US20140300628A1 (en) | Tile-based compression and decompression for graphic applications | |
KR20130004089A (ko) | 부호화 장치 및 부호화 방법 | |
JP2012100182A (ja) | 画像符号化装置、方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5894605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |