JP2014241576A - 異種電力増幅器システムの線形化 - Google Patents

異種電力増幅器システムの線形化 Download PDF

Info

Publication number
JP2014241576A
JP2014241576A JP2014004883A JP2014004883A JP2014241576A JP 2014241576 A JP2014241576 A JP 2014241576A JP 2014004883 A JP2014004883 A JP 2014004883A JP 2014004883 A JP2014004883 A JP 2014004883A JP 2014241576 A JP2014241576 A JP 2014241576A
Authority
JP
Japan
Prior art keywords
amplifier
output
path
signal
predistortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014004883A
Other languages
English (en)
Other versions
JP5913389B2 (ja
Inventor
ジェイ．バーンドセン ケビン
J Berndsen Kevin
ジェイ．バーンドセン ケビン
ボロドゥリン ドミトリー
Dmitriy Borodulin
ボロドゥリン ドミトリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HBC Solutions Inc
Original Assignee
HBC Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HBC Solutions Inc filed Critical HBC Solutions Inc
Publication of JP2014241576A publication Critical patent/JP2014241576A/ja
Application granted granted Critical
Publication of JP5913389B2 publication Critical patent/JP5913389B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3212—Using a control circuit to adjust amplitude and phase of a signal in a signal path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

【課題】複数の異種増幅器パスを有する増幅器システムの適応線形化のためのシステム及び方法を提供する。
【解決手段】増幅器システム１０は、入力信号から増幅出力信号を供給するようにそれぞれ構成された複数の増幅器パス１４、１６と、システム出力が増幅出力信号の非線形関数であるように、システム出力を供給するべく複数の増幅器パスからの増幅出力信号を合成するように構成された信号合成器（信号合成アセンブリ８０）とを含む。監視部２０は、システム出力を標本化し、標本化された出力を入力信号に関連付けられた信号レベルに正規化するように構成されている。信号処理部１２は、システム出力が入力信号に関して線形であるように繰返し適応線形化処理を介して増幅器パスを特徴付けるように構成されている。
【選択図】図１

Description

本発明は、無線周波数（ＲＦ）通信システムに関し、特に、複数の異種電力増幅器を利用するシステムを線形化するためのシステム及び方法を対象とする。
電子増幅器は、信号の電力を増大させるためのデバイスである。一般に、増幅器は、備えられた電源からエネルギーを出力するとともに、入力信号の関連する波形をより大きな振幅に適合させるように出力を調節する。線形化は、増幅器の非線形伝達特性を補償して、所望の信号の十分線形に増幅されたレプリカを生成するようにする、あらゆるプロセスである。
本発明の１つの側面によれば、複数の異種増幅器パスを有する増幅器システムを線形化するための方法が提供される。複数の異種増幅器パスのうち第１増幅器パスが選択され、入力信号が増幅器システムに供給される。第１増幅器パスの最新のプリディストーション関数を介してそれぞれ予め歪められた予歪入力値及び対応するシステム出力からなる一連の適合ペアを生成するべく、増幅器システムの出力と第１増幅器パス上のプリディストータの出力とは標本化される。適合ペアのそれぞれについて、予歪入力値及び対応する修正されたシステム出力を有する一連の修正されたデータ点を生成するべく、複数の異種増幅器パスのうち第１増幅器パスではないそれぞれの増幅器パスのおよその予測寄与が、対応するシステム出力から減算される。第１増幅器パスの新たなプリディストーション関数は、一連の修正されたデータ点から決定される。
本発明の別の側面によれば、システム出力が増幅出力信号の非線形関数であるように、増幅器システムは、入力信号から増幅出力信号を供給するようにそれぞれ構成された複数の増幅器パスと、システム出力を供給するべく複数の増幅器パスからの増幅出力信号を合成するように構成された信号合成器とを含む。監視部は、システム出力を標本化し、標本化されたシステム出力を入力信号に関連付けられた信号レベルに正規化するように構成されている。システム出力が入力信号に関して線形であるように、信号処理部は、繰返し適応線形化処理を介して増幅器パスを特徴付けるように構成されている。
本発明の更に別の側面によれば、増幅器システムは、入力信号にプリディストーション関数を適用するための関連する主プリディストーション部を有する主増幅器パスと、入力信号にプリディストーション関数を適用するための関連する補助プリディストーション部を有する補助増幅器パスと、を含む。システム出力が主及び補助増幅器パスからの出力の非線形関数であるように、信号合成器は、システム出力を供給するべく主及び補助増幅器パスからのそれぞれの出力を合成するように構成されている。監視部は、システム出力と補助プリディストーション部の出力とを標本化するように構成されている。信号処理部は、補助増幅器パスを選択し、主増幅器パスの予測寄与を所定の振幅の入力信号に対する主プリディストーション部への予測入力として計算し、修正されたシステム出力を供給するべく計算済みの予測寄与をシステム出力から減算し、補助プリディストーション部の出力及び対応する修正されたシステム出力に対する一連の値に曲線をフィットさせるように構成されている。
本発明の上述した特徴及び他の特徴は、添付図面を参照しつつ、本発明に関する以下の記述を考慮することで、本発明の属する技術における当業者にとって明らかになる。
図１は、本発明の１つの側面による増幅器システムを示す。 図２は、本発明の１つの側面による増幅器システムの１つの実施形態の機能ブロック図である。 図３は、図２の増幅器システムからの主及び補助非線形変換部の出力を示すグラフである。 図４は、本発明の１つの側面による複数の異種増幅器パスを有する増幅器システムを線形化する方法を示す。 図５は、図１から図４に示すシステム及び方法の例を実施することができるハードウェア部材からなる典型的なシステムを示す概略ブロック図である。
本発明の別の側面によれば、複数の異種増幅器のシステムの出力を線形化するためのシステム及び方法が提供される。出力無線周波数（ＲＦ）信号ではより大きな出力電力が必要とされるので、増幅器デバイスの数が増やされてもよい。増幅器が同種であり、かつ、デバイス間の相互作用が線形である限り、増幅器システムへの入力と増幅された出力信号との間の線形関係を維持することは比較的容易である。
しかしながら、発明者らは、異種増幅器デバイスを利用することで効率の大幅な改良が実現可能であることを見い出した。このことはシステムを線形化する際に面倒な問題を引き起こし、最適化は、単に一般的な増幅器効率に関するものに留まらず、デバイス同士の相互作用を調整することにも関する。更に、最適化は、帯域幅、振幅及び全歪みを含む幾つかの重要な制約事項を含む。重要な考慮事項は、システムが線形及び非線形の両動作で成り立っていることである。
図１は、本発明の１つの側面による増幅器システム１０を示す。増幅器システム１０は、信号処理部１２、複数の増幅器パス１４、１６、信号合成器１８、及び監視部２０を備える。増幅器システムの動作中、入力信号が複数の増幅器パス１４、１６のそれぞれに供給されて、それぞれの増幅された出力を与える。増幅された出力は信号合成器１８で合成され、入力信号に相当する増幅器システムの出力を与える。図示された例において、少なくとも幾つかの入力信号の値に対してシステム１０の出力が増幅信号の線形合成ではないように、増幅出力の合成は非線形である。したがって、個々の増幅器パス１４、１６の線形化は、必ずしも線形なシステム応答をもたらすわけではない。
監視部２０は、システム１０の出力を標本化し、標本化された出力を調節し、それを信号処理部１２に供給する。信号処理部１２は、標本化された出力を評価し、標本化された出力から複数の増幅器パスのそれぞれに対する適切なプリディストーション関数を決定する。１つの実施形態において、信号処理部１２は、標本化された出力を対応する入力値と比較し、理想的な信号からのずれの程度を測定する。具体的には、システム１０の望ましいベースバンド等価関数は、
Figure 2014241576
 のように、入力波形ｕ（ｔ）の線形増幅である。ここで、ｙ（ｔ）はシステムの出力波形であり、Ｇは増幅器システムの利得である。
したがって、理想的な関数からのずれを評価するための測定基準は、統計的な基準入力信号に対する二乗誤差である。信号処理部１２は、この測定基準に応答して少なくとも１つのプリディストーション関数をそれぞれの増幅器パス１４、１６に与え、このプリディストーション関数は、増幅器パス及び信号合成器１８の特性を利用してシステムの効率を最適化する。
本発明の１つの側面によれば、信号処理部１２は、繰返し適応線形化処理を介して増幅器パス１４、１６を特徴付ける。具体的には、選択された増幅器パス以外のそれぞれの増幅器パスの予測寄与が出力から減算されるとともに、選択された増幅器パスのプリディストーション関数が、修正された出力から決定されてもよい。プリディストーション関数は、例えば統計的な基準入力信号に対する出力の二乗誤差を適合性測定基準として用いる、あらゆる適切な最適化アルゴリズムから決定されてもよいことが理解される。一例を挙げると、プリディストーション関数は、多項式を用いた線形回帰やデータを複素数値スプラインに合わせることなどの、曲線フィッティング処理を介して決定される。
次に、それぞれの非選択増幅器パスに対するこのような寄与は、その増幅器パスに対するプリディストーション関数への予測入力として決定されてもよい。例えば、増幅器パス１４、１６のそれぞれは、その増幅器パス上の、入力に適用されるプリディストーション（例えば、図２の符号６４、７４を参照）とは別個の非線形変換を含んでいてもよく、また、予測寄与は、修正されるべき出力に対応する入力信号の値で非線形変換を評価することによって決定されてもよい。それぞれの増幅器パスが選択され、選択された新たな増幅器パス以外の増幅器パスのそれぞれの予測寄与が計算されて出力から減算され、新たなプリディストーション関数が順々に繰返し計算されて、それぞれの増幅器パスと関連付けられたプリディストーション関数が継続的に改善されてもよい。このような処理の終了時には、増幅器パス１４、１６のそれぞれに対して最適なプリディストーション関数が得られて、入力信号に対するシステム１０の線形応答を与えるはずである。
図２は、本発明の１つの側面による増幅器システム５０の１つの実施形態の機能ブロック図である。図示された増幅器システム５０は、関連するベースバンド信号源（図示せず）から生成された入力信号ｕを増幅して、高出力の無線周波数（ＲＦ）信号を供給するように構成されている。図示された実施形態では、入力信号は、リミッタ５２で振幅制限を受け、増幅用の振幅制限信号ｖを与える。
図示されたシステムは、補助増幅器６２で終わる補助増幅器パス６０と、２つの主増幅器７２、７３で終わる主増幅器パス７０とを含む。これら２つの増幅器パス６０、７０の出力は、直交合成器８０で合成されて、入力ベースバンド信号のレプリカである振幅変調を有する増幅されたＲＦ信号ｙを与える。増幅器６２、７２、７３は、ＲＦ信号の高出力増幅用のあらゆる適切なアセンブリを含んでもよいことが理解される。例えば、増幅器６２、７２、７３のそれぞれは、１つ又は複数の能動素子、前記素子用の直流（ＤＣ）電源、及び前記素子の入力及び出力において適切なインピーダンス整合回路を含んでいてもよい。能動素子は、例えば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴｓ）、バイポーラ接合トランジスタ（ＢＪＴｓ）、接合ゲート電界効果トランジスタ（ＪＦＥＴｓ）又は真空管を含むように実装されてもよい。
図示されたシステム５０において、補助及び主増幅器パス６０、７０のそれぞれは、図２においてそれぞれｐa、ｐmで示される前処理非線形変換部６４、７４を含む。図３は、横軸１０４上に示されるベースバンド入力信号の振幅の関数としての、縦軸１０２上の非線形変換部６４、７４の出力を示すグラフ１００である。補助非線形変換部の出力ｐaは破線１０６として示され、主非線形変換部の出力ｐmは点線１０８として示されている。
変換された補助及び主信号は、図２においてそれぞれｆa、ｆmで示される主及び補助プリディストータ６５、７５にそれぞれ供給されてもよい。プリディストータ６５、７５は、ベースバンド入力信号に振幅及び位相プリディストーションを付与して、増幅器６２、７２、７３及びそれぞれの増幅器パスにおける他の部材によって導入される歪みを補正する。
信号ディストータの出力は、ベースバンド信号によって示された所望の信号の内容を示すべく局部発振器８２によって供給された搬送波信号に振幅変調及び位相変調の１つ又は両方を適用するように構成された変調器６６、７６にそれぞれ供給されてもよい。移相器６７は、異なる搬送波周波数で要求される異なる位相シフト値を考慮するために用いられて、補助増幅器６２によって供給される信号と２つの主増幅器７２、７３のそれぞれによって供給される信号との間における所望の位相シフトが、２つの主増幅器のそれぞれの内部の能動素子の対応する出力ポートにおいて実現されるようにしてもよい。後述する負荷インピーダンスに対処するために補助増幅器６２の出力を主増幅器７２、７３と同相又は逆相に動かすことが望ましくなるので、増幅器の出力同士の望ましい位相シフトは、入力信号の振幅とともに変化することがある。
位相シフトされた信号は補助ドライバ増幅器６８に供給され、その補助ドライバ増幅器は、補助増幅器６２に補助パスの信号を供給する前に補助パスの信号を予備増幅する。図示された実施形態において、補助増幅器６２内の１つ又は複数の能動素子はＡＢ級動作のためにバイアスされているが、本発明の１つの側面によるシステムでは他の構成が可能であることが理解される。
主信号パスは、主パス信号を予備増幅する主ドライバ増幅器７８を含む。主ドライバ増幅器の出力は、主増幅器７２、７３の入力に信号を均等に分配するように構成された直交スプリッタ７９に供給される。例えば、直交スプリッタ７９は、３ｄＢ９０度の方向性結合器でもよい。主増幅器は同種の構成で、同じ構成部材を含んでいてもよい。このような場合、主増幅器は、利得、インピーダンス及び電力を含む、同様の特性を持つ。図示された実施形態では、２つの主増幅器７２、７３は、Ｃ級で動作するように構成されていてもよい。例えば、入力ベースバンド信号が第１入力しきい値電圧を経て変化する間に増幅器がカットオフから動作モードに変化するように、それぞれの主増幅器はバイアスされてもよい。
主増幅器７２、７３の出力は、第１及び第２入力として直交合成器８０に供給される。１つの実施形態において、直交合成器８０は３ｄＢ９０度の方向性結合器でもよい。具体的には、主増幅器の出力は、直交合成器８０のスルーポート及び結合ポートに供給される。補助増幅器６２の出力は、直交合成器８０のアイソレーションポートに供給される。アイソレーションポートで供給された信号は、主増幅器７２、７３の負荷インピーダンスを調整し、システムからの電力出力を増大させることを可能にする。
前処理非線形変換部６４、７４は、移相器６７との組合せで機能するものであり、この負荷調整を利用するように構成されている。この目的を達成するため、図示された実施形態では、前処理非線形変換部６４、７４は、入力信号の振幅に応じて、連続的区分線形関数を介して出力信号を変換して３つの異なる状態を作り出すように構成されている。例えば、入力信号の振幅が第１しきい値電圧Ｖ1より低いとき、補助前処理非線形変換部６４は、入力ベースバンド信号のレプリカである振幅変調を有する出力を補助増幅器６２において供給することを予定されている第１信号パス６０に信号ｗaを供給する。すなわち、出力信号の振幅は、実質的に入力信号の振幅の線形関数である。主前処理非線形変換部７４は、主増幅器７２、７３において出力を供給しないことを予定されている主信号パス７０上に信号ｗmを生成する。
図示された実施形態において、第１しきい値電圧Ｖ1は、増幅器システム５０の振幅応答Ｇに対する補助増幅器の飽和電圧Ｖaux_satの比として決定されてもよい。システムの振幅応答は、次式で表すことができる。
Figure 2014241576
 ここで、Ｖout_maxは出力ＲＦ信号の最大電圧であり、Ｖin_maxは入力信号の最大電圧である。
入力信号の振幅が第１しきい値電圧を超えているが第２しきい値電圧Ｖ2より小さいとき、主増幅器７２、７３が入力ベースバンド信号の実質的に線形な関数である出力を供給するように、主前処理非線形変換部７４は、入力ベースバンド信号に比例する出力を有する主増幅器７２、７３のそれぞれにおいてＲＦ出力信号を供給することを予定されている主信号パス７０上に信号を生成することができる。補助前処理非線形変換部６４は、ベースバンド信号の振幅の増加とともに振幅が減少する補助増幅器６２によりＲＦ出力信号を生成することを予定されている補助信号パス６０上に信号を生成することができる。
直交合成器８０の対応する入力に到達した後、補助増幅器６２によって供給されたＲＦ出力信号は、主増幅器の出力ポートに伝搬し、更には主増幅器７２、７３内の能動素子の出力ポートに伝搬する。このような入力の振幅範囲では、補助増幅器パス６０の出力の位相は、主増幅器７２、７３の能動素子によって生成されるＲＦ信号と同相になるように調節され、主増幅器の出力においてインピーダンスを増大させる。
入力信号の振幅が第２しきい値電圧を超えているとき、主前処理非線形変換部７４は、十分大きな振幅の信号を主信号パス７０上に生成して、主増幅器７２、７３の両方を電圧飽和モードへ駆動することができ、出力電圧Ｖm_satを生じさせる。補助前処理変換部６４は、補助信号パス６０上に信号を生成することができ、補助信号パス６０は、主増幅器７２、７３の出力でインピーダンスを減少させることを予定された補助増幅器６２において出力を供給することを予定され、これら増幅器により電力出力を増大させる。図示された実施形態５０において、補助増幅器パス６０は、それぞれの主増幅器内の能動素子によって生成されるＲＦ信号と１８０度異相で合流することを予定された信号を供給する。
上述した説明は、増幅器パス６０、７０が、前処理非線形変換部６４、７４によって与えられた非線形応答を合理的な精度で提供することを前提とすることが理解される。第１範囲の入力振幅（ｖ<Ｖ1）では、主増幅器パス７０はミュートであるため、このことは問題ではなく、補助増幅器パス６０の特性評価を単純化する。同様に、第３範囲の入力振幅（ｖ>Ｖ2）では、主増幅器パス７０は飽和状態を維持し、補助増幅器パスの比較的容易な特性評価を可能にしている。しかし、第２範囲の入力振幅（Ｖ1≦ｖ<Ｖ2）では、補助増幅器６２を介した主増幅器７２、７３上の負荷調節は、システムに対して大幅に非線形な応答を与えることがある。
本発明の１つの側面によれば、補助及び主プリディストータ６５、７５は、変換された信号の固有の性質を考慮するように設計された適応繰返し線形化処理を介して決定される。具体的には、出力ｙと予歪入力信号ｘa、ｘmとのそれぞれは、信号処理部８４に供給される。信号処理部８４は、主及び補助増幅器パス６０、７０のそれぞれのプリディストータ６５、７５における初期特性評価を与え、次いで、所望の線形化が達成されるまでプリディストーション関数を繰返し更新する。動作環境の変化に対してプリディストーション関数を適応させるべく、この処理は、繰り返されたり、更には実質的に連続して実行されたりしてもよいことが理解される。
主増幅器パスの特性評価では、補助増幅器パス６０はミュートされ、また、主増幅器パスの前処理非線形変換部７４は、次式で表されるデッドゾーン線形関数ＤＺ（ｖ）に設定される。
Figure 2014241576
 次いで、プリディストータ６５、７５はパススルー関数（すなわち、プリディストーションは与えられない）へ初期化され、また、主増幅器７２、７３をピーク電力に駆動するのに十分大きな振幅を達成する基準信号のために出力データが収集される。ここで、ピーク電力は、補助増幅器６２からのロードプリング調節がないときに増幅器７２、７３から得られる最大電力として定義される。増幅器を特徴づけるために用いられる基準信号は、動作中に増幅されるべき信号と同一の特性（例えば、帯域幅及び確率密度）を示すべきであることが理解される。
本発明の１つの側面によれば、収集されたデータセットの値｛ｘi,ｙi｝mは非線形変換部７４及びプリディストータ７５の後ろで取得され、収集された入力が、ｘi＝ＤＺ（ｖi）のように、選択されたデッドゾーン値にしたがって変換されているようになる。次いで、主増幅器パス７０に対する基準への正確なタイムアライメントが部分標本遅延相関を用いて決定され、記憶される。そして、システム出力からのフィードバックを正規化してプリディストータ７５の出力において信号レベルを整合させる際に使用するために、正規化因子が、タイムアライメントされたデータから決定される。
解決されるべきプレディストーションの問題は、主増幅器７２、７３が変換された予歪信号に及ぼす影響を示す関数ｇmを見つけることであることが理解される。具体的には、第２範囲の出力の値について、当該出力の、プリディストータの出力レベルへの正規化を想定すれば、次式が成り立つ。
Figure 2014241576
 ｇmが可逆であるならば、入力ｖに関してではなく、ＤＺ（ｖ）すなわち（ｖ−Ｖ1）／（Ｖ2−Ｖ1）の関数としてｆmの値を求める。この目的のため、この関数の所望の値は、次式のようにｙ’として表されてもよい。
Figure 2014241576
Figure 2014241576

Figure 2014241576
Figure 2014241576
 基準信号がシステム５０に供給され、別セットの値｛ｘi,ｙi｝aが非線形変換部６４及びプリディストータ６５の後ろで取得される。ここで、ｘi＝ｐa（ｖi）である。次いで、補助増幅器パス６０に対する基準への正確なタイムアライメントが部分標本遅延相関を用いて決定され、記憶される。そして、システム出力からのフィードバックを正規化してプリディストータ６５の出力において信号レベルを整合させる際に使用するために、補助増幅器の正規化因子が、タイムアライメントされたデータから決定される。
次いで、複素数値スプラインのようなあらゆる適切な方法によって、曲線がデータ｛｜ｘi｜,ｙi｝aに合わせられて、入力信号と補助増幅器の出力との間の関係性を特徴づける関数を与えてもよい。この関数は、補助増幅器パス６０の初期プリディストーション関数ｆaとして利用されてもよい。
初期プリディストーション関数はそれらの個々の増幅器パスを線形化するだけで十分であり、線形システム応答を与えることまで予定されていないことが理解される。本発明の１つの側面によれば、プリディストーション関数は、信号処理部８４へのフィードバックを用いて、動作中に適応改善されてもよい。
この目的のため、主及び補助増幅器のうち１つが選択され、対応する入力及び出力のペア｛ｘi,ｙi｝が収集される。非選択パスの最新のプリディストーション関数は、入力値viとの組合せで、全出力に対する非選択パスの予測寄与を計算するのに使用されてもよい。標本化された出力が正規化されているとすれば、予測寄与は、非選択パスのプリディストータ６５又は７５への予測入力として計算されてもよい。例えば、非選択パスの非線形変換部６４又は７４は、出力に関連付けられた入力値で評価することができる。
次いで、それぞれの入力ｖiに対する非選択パスの予測寄与が、対応する出力ｙiから減算されて、修正されたデータセットを与える。事実上、出力信号における誤差の全ては、選択された増幅器パスに起因する。そして、修正されたデータセットに曲線が合わされて、選択された増幅器パスの新たなプリディストーション関数を与える。主及び補助パスのそれぞれに対して、曲線フィッティングは、パスの初期特性評価の判定で述べたように進行してもよく、補助プリディストーション関数６５は、その予め歪められたパス値xi及び標本化された出力の間の関係性から特徴付けられることが理解される。主プリディストーション関数は、その予め歪められたパス値ｘi及び式５に示されるような出力値の逆線形変換から生成される一連の値の間の関係性から特徴付けられる。この処理は、所望の線形化が達成されるまで、増幅器パスの間を交互に繰り返されてもよい。
図４は、本発明の１つの側面による、複数の異種増幅器パスを有する増幅器システムを線形化するための方法１５０を示す。特に実質的な非線形応答を有するシステムでは、増幅器パスのプリディストーション関数を区分的な方法で生成し改善することは望ましいかもしれないが、ある範囲の入力振幅では、図示された方法１５０のアプローチは不必要であるか実行不可能かもしれないことが理解される。したがって、図示された方法１５０の線形化、及びこの方法によって生成又は改善されたあらゆるプリディストーション関数は、増幅器システムに対して利用可能な入力振幅の範囲のうち固有のサブセットである入力振幅の範囲に相当し得ることが理解される。
１５２で、複数の異種増幅器パスのうち次の増幅器パスが選択される。増幅器パスは一般に、繰返しの前に全ての増幅器パスを循環する規則的な順序で選択されるものの、その順序内における増幅器パスの固有の順番は、任意であるか、増幅器システムの固有の設計に応えるべくオペレータによって選択されてもよいことが理解される。１５４で、入力信号が増幅器システムに供給される。入力信号は、増幅器システムへの予測入力に近似するように選択された基準信号を含むか、又は、増幅器システムの動作中に線形化方法１５０が実行されている場合には生のシステム出力を含んでいてもよい。
１５６で、増幅器システムの出力及び選択された増幅器パス上のプリディストータの出力のそれぞれは標本化され、予め歪められた入力値及び対応するシステム出力からなる一連の適合ペアを生成する。１５６での手順は、初期プリディストーション関数が既に利用可能であることを前提とすることが理解される。一例では、選択された増幅器パス以外の複数の増幅器パスのそれぞれをミュートにし、増幅器システムに基準信号を供給し、増幅器システムの出力を標本化して一連の入力値及び対応するシステム出力を生成し、入力及び出力値に曲線を合わせることによって、選択された増幅器パスの初期プリディストーション関数は決定されてもよい。
１５８で、適合ペアのそれぞれに対して、それぞれの非選択増幅器パスの予測寄与が対応するシステム出力から減算されて、予め歪められた入力値及び対応する修正されたシステム出力を有する一連の修正されたデータ点を生成する。１つの実施形態において、予測寄与は、それぞれの非選択増幅器のプリディストータへの予測入力でもよい。例えば、予測寄与は、所定の出力に対して、当該出力に関連付けられた入力値で評価された増幅器パスに関連付けられた非線形変換の値として計算されてもよい。
１６０で、第１増幅器パスの新たなプリディストーション関数が、一連の修正されたデータ点から決定される。例えば、新たなプリディストーション関数は、一連の修正されたデータ点に曲線を複素数値スプラインとして合わせて、決定されてもよい。１６２で、終了条件が達成されているかどうかが判定される。例えば、終了条件は、所定の繰返し数や、しきい値を下回る誤差測定基準の値を含んでいてもよい。例えば、誤差測定基準は、増幅器システムに供給されたベースバンド入力の振幅と、ベースバンド入力信号に関連付けられた信号レベルに整合させるべく正規化された対応する出力値と、の差の二乗の合計として計算されてもよいだろう。終了条件が達成されていない場合（Ｎ）、方法は１５２に戻り、次の増幅器パスを選択する。それ以外の場合（Ｙ）、方法は終了する。
図５は、図１及び図２に示した信号処理部のような、図１−図４に開示されたシステム及び方法の例を実現することができるハードウェア部材からなる例示的なシステム２００を示す概略ブロック図である。システム２００は、様々なシステム及びサブシステムを含むことができる。システム２００は、パーソナルコンピュータ、ラップトップコンピュータ、ワークステーション、コンピュータシステム、電気製品、特定用途向け集積回路（ＡＳＩＣ）、サーバ、サーバブレードセンター、サーバファームなどでもよい。
システム２００は、システムバス２０２、演算装置２０４、システムメモリ２０６、記憶装置２０８、２１０、通信インターフェイス２１２（例えばネットワーク・インターフェイス）、通信リンク２１４、ディスプレイ２１６（例えばビデオスクリーン）及び入力装置２１８（例えば、キーボード及び／又はマウス）を含んでいてもよい。システムバス２０２は、演算装置２０４及びシステムメモリ２０６と通信することができる。ハードディスクドライブ、サーバ、独立型データベース、他の不揮発性メモリのような追加の記憶装置２０８、２１０もまた、システムバス２０２と通信することができる。システムバス２０２は、演算装置２０４、メモリデバイス２０６―２１０、通信インターフェイス２１２、ディスプレイ２１６及び入力装置２１８を相互に接続する。いくつかの例では、システムバス２０２はまた、ユニバーサルシリアルバス（ＵＳＢ）ポートのような追加のポート（図示せず）を相互に接続する。
演算装置２０４は計算装置であり、特定用途向け集積回路（ＡＳＩＣ）を含んでいてもよい。演算装置２０４は、本明細書で開示された動作例を実現するべく一連の命令を実行する。演算装置は演算コアを含んでいてもよい。
メモリデバイス２０６、２０８、２１０は、テキスト又はコンパイル済みの形式のデータ、プログラム、命令、データベースクエリを、また、コンピュータを動作させるために必要な他の一切の情報を記憶することができる。メモリ２０６、２０８、２１０は、メモリカード、ディスクドライブ、コンパクトディスク（ＣＤ）又はネットワークを介してアクセス可能なサーバのような、コンピュータで読み取り可能な媒体（一体型又は着脱式）として実装されてもよい。ある例では、メモリ２０６、２０８、２１０は、テキスト、画像、ビデオ及び／又はオーディオを含んでいてもよく、これらの一部分は人間にとって理解できるフォーマットで利用可能でもよい。
追加的に又は代替的に、システム２００は、通信インターフェイス２１２を介して外部データソースにアクセスすることができ、この通信インターフェイスは、システムバス２０２及び通信リンク２１４と通信することができる。
動作中、システム２００は、本発明による増幅器システムの１つ又は複数の部品を実装するために用いられてもよい。複合アプリケーションテストシステムを実現するためのコンピュータで実行可能なロジックが、ある例によるシステムメモリ２０６及び記憶装置２０８、２１０のうちの１つ又は複数に存在していてもよい。演算装置２０４は、システムメモリ２０６及び記憶装置２０８、２１０から生じる、１つ又は複数のコンピュータで実行可能な命令を実行する。本明細書で使用される用語「コンピュータで読み取り可能な媒体」は、実行のために演算装置２０４に命令を与えることに関与する媒体を指す。
本発明の上記説明から、当該技術分野における当業者は、改良、変更及び修正に気づくであろう。当該技術分野の知識の範囲内のこのような改良、変更及び修正は特許請求の範囲によってカバーされるものである。

Claims (20)

  1. 複数の異種増幅器パスを有する増幅器システムを線形化するための方法であって、前記方法は、
    前記複数の異種増幅器パスのうち第１増幅器パスを選択することと、
    前記増幅器システムに入力信号を供給することと、
    前記第１増幅器パスの最新のプリディストーション関数を介してそれぞれ予め歪められた予歪入力値及び対応するシステム出力からなる一連の適合ペアを生成するべく、前記増幅器システムの出力と前記第１増幅器パス上のプリディストータの出力とを標本化することと、
    前記適合ペアのそれぞれに対して、前記予歪入力値及び対応する修正されたシステム出力を含む一連の修正されたデータ点を生成するべく、前記複数の異種増幅器パスのうち前記第１増幅器パスではないそれぞれの増幅器パスの予測寄与を前記対応するシステム出力から減算することと、
    前記一連の修正されたデータ点から前記第１増幅器パスの新たなプリディストーション関数を決定することと、
    を含む方法。
  2. 前記第１増幅器パスの初期プリディストーション関数を決定することを更に含む請求項１に記載の方法であって、前記第１増幅器パスの初期プリディストーション関数を決定することは、
    前記第１増幅器パス以外の前記複数の異種増幅器パスのそれぞれをミュートすることと、
    前記増幅器システムに基準信号を供給することと、
    一連の入力値及び対応するシステム出力を生成するべく前記増幅器システムの前記出力を標本化することと、
    前記一連の入力値及び対応するシステム出力から前記第１増幅器パスの前記初期プリディストーション関数を決定することと、
    を含む方法。
  3. 前記修正されたシステム出力に線形逆変換を適用することを更に含み、前記線形逆変換は、前記第１増幅器パスへの所定の入力値と前記第１増幅器パスからの対応する理想的な出力との間の関係性を示す請求項１に記載の方法。
  4. 請求項１に記載の方法であって、前記第１増幅器パスの前記新たなプリディストーション関数を決定することは、前記一連の修正されたデータ点に曲線を複素数値スプラインとして合わせることを含む方法。
  5. 前記複数の異種増幅器パスのうち第２増幅器パスを選択することと、
    前記第２増幅器パスの最新のプリディストーション関数を介してそれぞれ予め歪められた入力値及び対応するシステム出力からなる一連の適合ペアを生成するべく、前記増幅器システムの前記出力と前記第２増幅器パス上のプリディストータの出力とを標本化することと、
    前記適合ペアのそれぞれに対して、前記予め歪められた入力値及び対応する修正されたシステム出力を含む一連の修正されたデータ点を生成するべく、前記複数の異種増幅器パスのうち前記第２増幅器パスではないそれぞれの増幅器パスの予測寄与を前記対応するシステム出力から減算することと、
    前記一連の修正されたデータ点から前記第２増幅器パスの新たなプリディストーション関数を決定することと、
    を更に含む請求項１に記載の方法。
  6. 終了条件が達成されるまで次のステップを繰り返すことを更に含む請求項５に記載の方法。
    前記複数の異種増幅器パスのうち次の増幅器パスを選択すること、
    前記選択された増幅器パスの最新のプリディストーション関数を介してそれぞれ予め歪められた入力値及び対応するシステム出力からなる一連の適合ペアを生成するべく、前記増幅器システムの前記出力と前記選択された増幅器パス上のプリディストータの出力とを標本化すること、
    前記適合ペアのそれぞれに対して、前記予め歪められた入力値及び対応する修正されたシステム出力を含む一連の修正されたデータ点を生成するべく、前記複数の異種増幅器パスのうち前記選択された増幅器パスではないそれぞれの増幅器パスの予測寄与を前記対応するシステム出力から減算すること、及び
    前記一連の修正されたデータ点から前記選択された増幅器パスの新たなプリディストーション関数を決定すること。
  7. 前記繰り返されるステップは、前記新たなプリディストーション関数に対する誤差測定基準を計算することを更に含み、前記終了条件は、しきい値を満たす前記誤差測定基準の計算を含む請求項６に記載の方法。
  8. 請求項７に記載の方法であって、前記誤差測定基準は、前記増幅器システムに供給されるベースバンド入力の振幅と、前記ベースバンド入力信号に関連付けられた信号レベルに適合させるべく正規化された対応する出力値と、の差の二乗の合計を含む方法。
  9. 請求項１の方法であって、前記プリディストーション関数は、前記システムに対する利用可能な入力値の範囲のうちの固有のサブセットである範囲を示す方法。
  10. 前記複数の異種増幅器パスのうち前記第１増幅器パスではないそれぞれの増幅器パスの前記予測寄与を、前記入力信号の値で評価された前記増幅器パスに関連付けられた非線形関数の値として計算することを更に含む請求項１に記載の方法。
  11. 入力信号から増幅された出力信号を供給するようにそれぞれ構成された複数の増幅器パスと、
    システム出力が前記増幅された出力信号の非線形関数であるように、前記システム出力を供給するべく前記複数の増幅器パスからの前記増幅された出力信号を合成するように構成された信号合成器と、
    前記システム出力を標本化するとともに、前記標本化されたシステム出力を前記入力信号に関連付けられた信号レベルに正規化するように構成された監視部と、
    前記システム出力が前記入力信号に関して線形であるように、繰返し適応線形化処理を介して前記増幅器パスを特徴づけるように構成された信号処理部と、
    を備えた増幅器システム。
  12. 前記複数の増幅器パスのそれぞれは、変換された入力を与えるべく前記入力信号に適用される非線形変換部と、前記信号処理部における前記出力パスの特性評価を反映するプリディストーションを前記変換された入力に適用するように構成されたプリディストーション部と、を含む請求項１１に記載の増幅器システム。
  13. 請求項１２に記載の増幅器システムであって、前記監視部は更に、それぞれの増幅器パス上の前記プリディストーション部の出力を標本化するように構成され、前記信号処理部は、少なくとも前記プリディストーション部の前記出力と前記システム出力とにしたがって前記増幅器パスを特徴づける増幅器システム。
  14. 前記信号処理部は、前記複数の増幅器パスのうち１つの増幅器パスを繰り返し選択し、前記選択された増幅器パス以外のそれぞれの増幅器パスの予測寄与を計算し、修正されたシステム出力を供給するべく前記計算された予測寄与を前記システム出力から減算し、前記選択されたパスの前記プリディストーション部の前記出力及び前記対応する修正されたシステム出力に対する一連の値に曲線を合わせるように構成された請求項１３に記載の増幅器システム。
  15. 請求項１４に記載の増幅器システムであって、前記信号処理部は、前記選択されたパスの前記プリディストーション部の前記出力に対応する前記入力信号の値で前記増幅器パスに関連付けられた前記非線形変換部を評価することによって、前記選択された増幅器パス以外のそれぞれの増幅器パスの前記予測寄与を計算するシステム。
  16. 前記信号処理部は、前記複数の増幅器パスのうち１つの増幅器パスを繰り返し選択し、前記選択された増幅器パス以外のそれぞれの増幅器パスの予測寄与を計算し、修正されたシステム出力を供給するべく前記計算された予測寄与を前記システム出力から減算し、一連の変換された出力値を与えるべく、前記選択された増幅器パスに関連付けられた前記非線形変換に基づいて逆線形変換を適用し、前記選択されたパスの前記プリディストータの前記出力及び前記対応する変換された出力値に対する一連の値に曲線を合わせるように構成された請求項１３に記載の増幅器システム。
  17. プリディストーション関数を入力信号に適用するための関連する主プリディストーション部を有する主増幅器パスと、
    プリディストーション関数を前記入力信号に適用するための関連する補助プリディストーション部を有する補助増幅器パスと、
    システム出力が前記主及び補助増幅器パスからの出力の非線形関数であるように、前記システム出力を供給するべく前記主及び補助増幅器パスからの前記出力を合成するように構成された信号合成器と、
    前記システム出力と、前記補助プリディストーション部及び前記主プリディストーション部のそれぞれの出力と、を標本化するように構成された監視部と、
    前記補助増幅器パスを選択し、前記主増幅器パスの予測寄与を所定の振幅の前記入力信号に対する前記主プリディストーション部への予測入力として計算し、修正されたシステム出力を与えるべく前記計算された予測寄与を前記システム出力から減算し、前記補助プリディストーション部の前記出力及び前記対応する修正されたシステム出力に対する一連の値に曲線を合わせ、曲線フィッティングから得られた新たなプリディストーション関数で前記補助プリディストーション部を更新するように構成された信号処理部と、
    を備えた増幅器システム。
  18. 前記信号処理部は、前記主増幅器パスを選択し、所定の振幅の前記入力信号に対する前記補助プリディストーション部への予測入力として前記補助増幅器パスの予測寄与を計算し、修正されたシステム出力を供給するべく前記計算された予測寄与を前記システム出力から減算し、変換されたシステム出力を供給するべく前記主増幅器パスに関連付けられた非線形変換から得られた逆線形変換にしたがって前記修正されたシステム出力を変換し、前記補助プリディストーション部の前記出力及び前記対応する変換されたシステム出力に対する一連の値に曲線を合わせ、曲線フィッティングから得られた新たなプリディストーション関数で前記主プリディストーション部を更新するように構成されている請求項１７に記載の増幅器システム。
  19. 前記主及び補助増幅器パスのそれぞれは、前記増幅器パスに関連付けられた少なくとも１つの増幅器のセットにそれぞれの変換された入力信号を供給するべく、前記入力信号に適用される非線形変換部をそれぞれ備えている請求項１７に記載の増幅器システム。
  20. 請求項１７に記載の増幅器システムであって、前記信号合成器は直交合成器であり、前記主増幅器パスは少なくとも２つの増幅器を備え、前記主増幅器パスに関連付けられた第１及び第２増幅器の出力は前記直交合成器のスルーポート及び結合ポートにそれぞれ供給され、前記補助増幅器パスの出力は前記直交合成器のアイソレーションポートに供給される増幅器システム。
JP2014004883A 2013-03-15 2014-01-15 異種電力増幅器システムの線形化 Expired - Fee Related JP5913389B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/840,945 US8952754B2 (en) 2013-03-15 2013-03-15 Linearization of heterogeneous power amplifier systems
US13/840,945 2013-03-15

Publications (2)

Publication Number Publication Date
JP2014241576A true JP2014241576A (ja) 2014-12-25
JP5913389B2 JP5913389B2 (ja) 2016-04-27

Family

ID=50068786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004883A Expired - Fee Related JP5913389B2 (ja) 2013-03-15 2014-01-15 異種電力増幅器システムの線形化

Country Status (5)

Country Link
US (1) US8952754B2 (ja)
EP (1) EP2779436A1 (ja)
JP (1) JP5913389B2 (ja)
KR (1) KR101732219B1 (ja)
CA (1) CA2845096A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553551B1 (en) * 2013-05-16 2017-01-24 Skyworks Solutions, Inc. Wide-band amplifiers using clipper circuits for reduced harmonics
US9590611B2 (en) * 2014-04-10 2017-03-07 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardened dual gate semiconductor transistor devices containing various improved structures including MOSFET gate and JFET gate structures and related methods
KR20220142287A (ko) * 2021-04-14 2022-10-21 삼성전자주식회사 보호 회로를 포함하는 전력 증폭 회로, 및 전력 증폭 회로를 포함하는 전자 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124994A1 (ja) * 2004-06-18 2005-12-29 Mitsubishi Denki Kabushiki Kaisha 高効率増幅器
JP2006261952A (ja) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd 歪補償装置および歪補償係数更新方法
WO2009016686A1 (ja) * 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法
JP2009533947A (ja) * 2006-04-10 2009-09-17 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 複合増幅器の信号歪みを補償するための方法
JP2010098736A (ja) * 2008-10-15 2010-04-30 Nortel Networks Ltd デジタル構成可能な適応線形化での最小フィードバック無線アーキテクチャ
WO2011112129A1 (en) * 2010-03-12 2011-09-15 Zte Wistron Telecom Ab A decomposition transmitting system and method for improving efficiency and linearity
JP2012129914A (ja) * 2010-12-17 2012-07-05 Fujitsu Ltd 増幅装置および歪み補償方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990734A (en) * 1998-06-19 1999-11-23 Datum Telegraphic Inc. System and methods for stimulating and training a power amplifier during non-transmission events
US6104241A (en) * 1998-11-18 2000-08-15 Spectrian High efficiency feed-forward RF power amplifier with predistoration enchancement
KR200212866Y1 (ko) * 1998-12-26 2001-02-15 서평원 선왜곡 방식 전력증폭기용 능동 왜곡신호 발생회로
US6954623B2 (en) 2003-03-18 2005-10-11 Skyworks Solutions, Inc. Load variation tolerant radio frequency (RF) amplifier
US6922102B2 (en) 2003-03-28 2005-07-26 Andrew Corporation High efficiency amplifier
KR101123505B1 (ko) 2003-03-28 2012-03-12 앤드류 엘엘씨 고 효율 증폭기 및 그의 설계 방법
US7026871B2 (en) * 2003-07-03 2006-04-11 Icefyre Semiconductor, Inc. Adaptive predistortion for a transmit system
US7102444B2 (en) 2004-01-20 2006-09-05 Anadigics, Inc. Method and apparatus for compensating and improving efficiency in a variable power amplifier
JP4715994B2 (ja) 2004-08-26 2011-07-06 日本電気株式会社 ドハティ増幅器並列運転回路
JP4859049B2 (ja) 2006-11-27 2012-01-18 ルネサスエレクトロニクス株式会社 Ｒｆ電力増幅装置およびそれを搭載した無線通信端末装置
CN101675584B (zh) * 2007-03-30 2012-10-03 北电网络有限公司 放大器预失真系统和方法
US7876160B2 (en) 2008-02-04 2011-01-25 Skyworks Solutions, Inc. Multi-mode high efficiency linear power amplifier
DE602008006728D1 (de) 2008-09-24 2011-06-16 Alcatel Lucent Kombinierter Mehrpfad-Leistungsverstärker mit hohem Wirkungsgrad
US8115546B2 (en) 2009-05-15 2012-02-14 Samsung Electronics Co., Ltd. Apparatus and method for maximizing performance of peaking amplifier in doherty amplifier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124994A1 (ja) * 2004-06-18 2005-12-29 Mitsubishi Denki Kabushiki Kaisha 高効率増幅器
JP2006261952A (ja) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd 歪補償装置および歪補償係数更新方法
JP2009533947A (ja) * 2006-04-10 2009-09-17 テレフオンアクチーボラゲット エル エム エリクソン（パブル） 複合増幅器の信号歪みを補償するための方法
WO2009016686A1 (ja) * 2007-07-31 2009-02-05 Fujitsu Limited 歪補償装置および方法
JP2010098736A (ja) * 2008-10-15 2010-04-30 Nortel Networks Ltd デジタル構成可能な適応線形化での最小フィードバック無線アーキテクチャ
WO2011112129A1 (en) * 2010-03-12 2011-09-15 Zte Wistron Telecom Ab A decomposition transmitting system and method for improving efficiency and linearity
JP2012129914A (ja) * 2010-12-17 2012-07-05 Fujitsu Ltd 増幅装置および歪み補償方法

Also Published As

Publication number Publication date
KR101732219B1 (ko) 2017-05-02
US20140340155A1 (en) 2014-11-20
KR20140113359A (ko) 2014-09-24
US8952754B2 (en) 2015-02-10
JP5913389B2 (ja) 2016-04-27
EP2779436A1 (en) 2014-09-17
CA2845096A1 (en) 2014-09-15

Similar Documents

Publication Publication Date Title
US9660593B2 (en) Weighted memory polynomial method and system for power amplifiers predistortion
US8587375B2 (en) Power amplifier linearization method and apparatus
US9614479B2 (en) Class-B/C Doherty power amplifier
US20130241655A1 (en) Linearization Circuit and Related Techniques
US9787259B2 (en) Outphasing power amplifier signal splitter using next stage input impedance and multiple biasing
CN105917579B (zh) 放大器系统和方法
CA2817805A1 (en) Orthogonal basis function set for digital predistorter
Wang et al. Optimal sizing of generalized memory polynomial model structure based on hill-climbing heuristic
WO2020220715A1 (zh) 信号失真预校正方法、装置、系统及复合系统
US8314656B2 (en) Power series digital predistorter and distortion compensation control method thereof
SE541265C2 (en) Extended bandwidth digital doherty transmitter
JP5913389B2 (ja) 異種電力増幅器システムの線形化
Schoukens et al. Obtaining the preinverse of a power amplifier using iterative learning control
Guillena et al. Reconfigurable DPD based on ANNs for wideband load modulated balanced amplifiers under dynamic operation from 1.8 to 2.4 GHz
Kouhalvandi et al. A review on optimization methods for designing RF power amplifiers
Draxler et al. Digital predistortion for envelope tracking power amplifiers
US11218117B2 (en) Amplifier circuit and antenna device
WO2011112129A1 (en) A decomposition transmitting system and method for improving efficiency and linearity
US11843353B2 (en) Interactive online adaptation for digital pre-distortion and power amplifier system auto-tuning
Huang et al. Parallel-processing-based digital predistortion architecture and FPGA implementation for wide-band 5G transmitters
Khawam et al. Behavioral modeling of GaN doherty power amplifiers using memoryless polar domain functions and deep neural networks
Nandi Behavioral Modeling of Power Amplifier with Memory Effect and Linearization Using Digital Pre Distortion
JP2014225832A (ja) 信号増幅装置と歪み補償方法及び無線送信装置
AU2016273928A1 (en) RF power amplifier comprising two transistors and piece of RF equipment using such an amplifier
Lesthuruge Transformer NN-based behavioral modeling and predistortion for wideband pas

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160401

R150 Certificate of patent or registration of utility model

Ref document number: 5913389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees