JP2014236166A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2014236166A
JP2014236166A JP2013118325A JP2013118325A JP2014236166A JP 2014236166 A JP2014236166 A JP 2014236166A JP 2013118325 A JP2013118325 A JP 2013118325A JP 2013118325 A JP2013118325 A JP 2013118325A JP 2014236166 A JP2014236166 A JP 2014236166A
Authority
JP
Japan
Prior art keywords
corner portion
substrate
curvature
radius
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013118325A
Other languages
Japanese (ja)
Inventor
泰之 沖野
Yasuyuki Okino
泰之 沖野
安井 感
Kan Yasui
感 安井
木村 嘉伸
Yoshinobu Kimura
嘉伸 木村
津野 夏規
Natsuki Tsuno
夏規 津野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2013118325A priority Critical patent/JP2014236166A/en
Publication of JP2014236166A publication Critical patent/JP2014236166A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is low loss and has a high withstand voltage.SOLUTION: A semiconductor device comprises: p type termination regions 11, 12 which are formed in an ntype drift layer 2 formed on a surface composed of a (0001) plane of an ntype substrate; a surface electrode 10 formed on the ntype drift layer 2; and a back electrode formed in contact with a rear face of the ntype substrate. A curvature radius Rof each corner part of the p type termination regions 11, 12 in a [-1-120] direction side from the center of a semiconductor chip SC is made larger than a curvature radius Rof each corner part of the p type termination regions 11, 12 in a [11-20] direction side from the center of the semiconductor chip SC.

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

炭化珪素(SiC)は、破壊電界が珪素(Si)に比べて約10倍大きいことから、耐圧を維持するドリフト層を薄く、かつ高濃度にすることができ、導通損失を低減できる材料である。このため、次世代の高耐圧・低損失なパワーデバイスへの応用が期待されている。   Silicon carbide (SiC) is a material that has a breakdown electric field about 10 times larger than silicon (Si), so that the drift layer that maintains the withstand voltage can be made thin and highly concentrated, and conduction loss can be reduced. . For this reason, it is expected to be applied to the next-generation power device with high breakdown voltage and low loss.

パワーデバイスでは、ブロッキング状態においてデバイス端部への電界集中を緩和するために、ジャンクション・ターミネーション・エクステンション(Junction Termination Extension:JTE)またはフィールド・リミティング・リング(Field Limiting Ring:FLR)などのターミネーション領域の構造(ターミネーション構造)が形成される。なお、ここでいうブロッキング状態とは、パワーデバイスの電極間に高い電位差が生じており、かつ上記電極間に電流が流れていない状態を指す。   In a power device, in a blocking state, a termination region such as a junction termination extension (JTE) or a field limiting ring (FLR) is used to alleviate electric field concentration at the device end. A structure (termination structure) is formed. In addition, the blocking state here refers to a state where a high potential difference is generated between the electrodes of the power device and no current flows between the electrodes.

本技術分野の背景技術として、特開平08−316480号公報(特許文献1)がある。この公報には、第1導電型の半導体層の主面に形成された第2導電型の半導体層は、注入効率が比較的高い第1の領域と注入効率が比較的低い第2の領域とを含み、第1の領域は第2の領域により取り囲まれ、第1の領域に第1の電極が接続されたJTE構造の一例が記載されている。   As background art in this technical field, there is JP-A-08-316480 (Patent Document 1). In this publication, the second conductivity type semiconductor layer formed on the main surface of the first conductivity type semiconductor layer includes a first region having a relatively high injection efficiency and a second region having a relatively low injection efficiency. An example of a JTE structure in which a first region is surrounded by a second region and a first electrode is connected to the first region is described.

特開平08−316480号公報Japanese Patent Laid-Open No. 08-316480

パワーデバイスを低損失化するためには、アクティブ面積をできるだけ大きく形成する必要がある。このとき、以下に説明する種々の技術的課題が存在する。   In order to reduce the power device loss, it is necessary to make the active area as large as possible. At this time, there are various technical problems described below.

すなわち、半導体チップに形成されたパワーデバイスのアクティブ面積を大きくするには、アクティブ領域の形状を四角形にするのがよい。しかし、アクティブ領域の四隅(コーナー部)は辺よりも高電界になるので、アクティブ領域を囲むようにターミネーション構造を形成したとしても、形状が四角形であれば耐圧の低下またはパワーデバイスの破壊が生じてしまう。そのため、通常はアクティブ領域のコーナー部を円弧状にして電界を緩和し、高耐量にしている。   That is, in order to increase the active area of the power device formed on the semiconductor chip, it is preferable to make the shape of the active region square. However, since the four corners (corner portions) of the active region have a higher electric field than the side, even if the termination structure is formed so as to surround the active region, if the shape is a quadrangle, the breakdown voltage will be reduced or the power device will be destroyed. End up. For this reason, the corner portion of the active region is usually arcuate to ease the electric field and to have a high withstand capability.

図11は、アクティブ領域のコーナー部の曲率半径と電界強度との関係の一例を示すグラフ図である。縦軸の電界強度は、アクティブ領域のコーナー部の曲率半径が無限大のときの電界、すなわち辺の電界で規格化している。アクティブ領域のコーナー部の曲率半径が大きくなるほど電界が低減するので、高耐量なパワーデバイスを得ることができる。   FIG. 11 is a graph showing an example of the relationship between the radius of curvature of the corner portion of the active region and the electric field strength. The electric field intensity on the vertical axis is normalized by the electric field when the radius of curvature of the corner portion of the active region is infinite, that is, the electric field on the side. Since the electric field decreases as the radius of curvature of the corner portion of the active region increases, a highly durable power device can be obtained.

しかし、一方で、アクティブ領域のコーナー部の曲率半径が大きいと、図12に示すようにアクティブ面積が小さくなってしまう。そのため、低損失で、かつ高耐量なパワーデバイスの実現が難しくなっている。   On the other hand, however, if the radius of curvature of the corner portion of the active region is large, the active area becomes small as shown in FIG. For this reason, it is difficult to realize a power device with low loss and high resistance.

そこで、本発明は、低損失で、かつ高耐量な半導体装置を提供する。   Accordingly, the present invention provides a semiconductor device with low loss and high withstand capability.

上記課題を解決するために、本発明は、基板の(0001)面上に形成されたn型ドリフト層に、平面視においてアクティブ領域を囲むようにp型ターミネーション領域を形成し、基板の中心から[−1−120]方向側のp型ターミネーション領域のコーナー部の曲率半径を、基板の中心から[11−20]方向側のp型ターミネーション領域のコーナー部の曲率半径よりも大きくする。 In order to solve the above-described problem, the present invention forms a p-type termination region in an n type drift layer formed on the (0001) plane of a substrate so as to surround the active region in plan view. The radius of curvature of the corner portion of the p-type termination region on the [1-1-120] direction side is made larger than the radius of curvature of the corner portion of the p-type termination region on the [11-20] direction side from the center of the substrate.

本発明によれば、低損失で、かつ高耐量な半導体装置を提供することができる。   According to the present invention, it is possible to provide a semiconductor device with low loss and high resistance.

上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。   Problems, configurations, and effects other than those described above will become apparent from the following description of embodiments.

パワーデバイスのターミネーション領域の一例を示す断面図である。It is sectional drawing which shows an example of the termination area | region of a power device. ブロッキング状態におけるパワーデバイスの内部(ターミネーション領域)の等電位線を示す図である。It is a figure which shows the equipotential line inside the power device in a blocking state (termination area | region). パワーデバイスのリーク箇所を示す発光解析像図ある。It is a light emission analysis image figure which shows the leak location of a power device. 概(0001)面上にパワーデバイスを形成したときの、ターミネーション領域における電界をパワーデバイス断面である(1−100)面から見た模式図である。It is the schematic diagram which looked at the electric field in a termination area | region when a power device was formed on the approximate (0001) plane from the (1-100) plane which is a power device cross section. 実施例1のパワーデバイスの平面図である。1 is a plan view of a power device according to a first embodiment. 実施例2のパワーデバイスの平面図である。6 is a plan view of a power device according to Embodiment 2. FIG. ターミネーション領域の破壊電界強度を計算した一例を示すグラフ図である。It is a graph which shows an example which calculated the breakdown electric field strength of a termination area | region. 実施例3のパワーデバイスの平面図である。6 is a plan view of a power device according to Embodiment 3. FIG. 実施例4のパワーデバイスの平面図である。6 is a plan view of a power device of Example 4. FIG. 実施例5のパワーデバイスの平面図である。10 is a plan view of a power device according to Embodiment 5. FIG. アクティブ領域のコーナー部の曲率半径と電界強度との関係の一例を示すグラフ図である。It is a graph which shows an example of the relationship between the curvature radius of the corner part of an active area | region, and electric field strength. アクティブ領域のコーナー部の曲率半径とアクティブ面積との関係の一例を示すグラフ図である。It is a graph which shows an example of the relationship between the curvature radius of the corner part of an active region, and an active area.

以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other, and one is the other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps) are not necessarily indispensable unless otherwise specified and clearly considered essential in principle. Needless to say.

また、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   In addition, when referring to “consisting of A”, “consisting of A”, “having A”, and “including A”, other elements are excluded unless specifically indicated that only that element is included. It goes without saying that it is not what you do. Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。   Further, in the drawings used in the following embodiments, hatching may be added to make the drawings easy to see even if they are plan views. In all the drawings for explaining the following embodiments, components having the same function are denoted by the same reference numerals in principle, and repeated description thereof is omitted. Hereinafter, the present embodiment will be described in detail with reference to the drawings.

図1は、パワーデバイスのターミネーション領域の一例を示す断面図である。   FIG. 1 is a cross-sectional view showing an example of a termination region of a power device.

型基板1の第1面((0001)面)上にn型ドリフト層2が形成されている。n型ドリフト層2の上面には、平面視において半導体チップの中央部に形成されたアクティブ領域を囲むように、p型ガードリング領域3、p型JTE領域4、およびn型チャネルストップ領域5が形成されており、さらに、n型ドリフト層2上にはパッシべーション膜6が形成されている。 An n type drift layer 2 is formed on the first surface ((0001) surface) of the n + type substrate 1. On the upper surface of the n type drift layer 2, a p + type guard ring region 3, a p type JTE region 4, and an n + type channel stop so as to surround an active region formed in the center of the semiconductor chip in plan view. A region 5 is formed, and a passivation film 6 is formed on the n -type drift layer 2.

また、パッシベーション膜6に形成された開口部を介して、p型ガードリング領域3などに接続する表面電極8およびn型チャネルストップ領域5に接続するチャネルストップ電極9が形成されている。n型基板1の第1面と反対側の第2面((000−1)面)上には、n型基板1に接続する裏面電極7が形成されている。 Further, a surface electrode 8 connected to the p + -type guard ring region 3 and the channel stop electrode 9 connected to the n + -type channel stop region 5 are formed through the opening formed in the passivation film 6. n + -type first surface and a second side opposite the substrate 1 on ((000-1) plane), the back surface electrode 7 connected to the n + -type substrate 1 is formed.

なお、表面電極8およびチャネルストップ電極9より上に形成されるパッシべーション膜および樹脂膜などは図示を省略している。また、半導体チップの中央部にあるアクティブ領域の図示も省略している。   Note that the passivation film and the resin film formed above the surface electrode 8 and the channel stop electrode 9 are not shown. The illustration of the active region at the center of the semiconductor chip is also omitted.

図2は、前述の図1に示す裏面電極7と表面電極8との間に電圧が印加されたブロッキング状態におけるパワーデバイスの内部(ターミネーション領域)の等電位線を示す図である。p型ガードリング領域3のエッジ部分には電界が集中しやすいが、p型JTE領域4が存在することによって電界集中を緩和することができる。これによりパワーデバイスの高耐圧化が可能となる。 FIG. 2 is a diagram showing equipotential lines inside the power device (termination region) in a blocking state in which a voltage is applied between the back electrode 7 and the front electrode 8 shown in FIG. Although the electric field tends to concentrate on the edge portion of the p + -type guard ring region 3, the presence of the p-type JTE region 4 can alleviate the electric field concentration. This makes it possible to increase the breakdown voltage of the power device.

しかし、一方で、パワーデバイスを低損失化するためには、前述したように、アクティブ面積を四角形として、アクティブ面積をできるだけ大きく形成することが望ましい。しかし、アクティブ領域のコーナー部における高電界に起因した耐圧の低下またはパワーデバイスの破壊を抑制するには、コーナー部を曲率半径の大きい円弧状にする必要があるため、アクティブ面積を大きく形成することができない。その結果、p型JTE領域4を配置したとしても、低損失で、かつ高耐量なパワーデバイスの実現が難しくなっている。   However, on the other hand, in order to reduce the loss of the power device, as described above, it is desirable to make the active area as large as possible by making the active area square. However, in order to suppress a decrease in breakdown voltage or power device breakdown due to a high electric field at the corner portion of the active region, it is necessary to make the corner portion an arc shape with a large curvature radius. I can't. As a result, even if the p-type JTE region 4 is arranged, it is difficult to realize a power device with low loss and high withstand capability.

本願発明者らはSiCパワーデバイスについて検討した結果、以下の事実が明らかとなった。   As a result of examining the SiC power device, the present inventors have revealed the following facts.

図3は、パワーデバイスのリーク箇所を示す発光解析像図である。図3に矢印で示す輝点がリーク電流が流れている箇所である。パワーデバイスが形成された半導体チップの中心から[−1−120]方向側(以下、[−1−120]側と言う)と半導体チップの中心から[11−20]方向側(以下、[11−20]側と言う)を比べると、[−1−120]側の耐量が低く、印加電圧を上げていくと[−1−120]側から先にリーク電流が流れ始める。すなわち、[−1−120]側のコーナー部のリーク電流が最も大きい。   FIG. 3 is a light emission analysis image diagram showing a leak portion of the power device. A bright spot indicated by an arrow in FIG. 3 is a portion where a leak current flows. [−1-120] direction side (hereinafter referred to as [-1-120] side) from the center of the semiconductor chip on which the power device is formed and [11-20] direction side (hereinafter referred to as [11] from the center of the semiconductor chip). (−20] side), the withstand capability on the [−1−120] side is low, and when the applied voltage is increased, the leakage current begins to flow first from the [−1−120] side. That is, the leakage current at the corner on the [-1-120] side is the largest.

このことは、以下の理由による。   This is due to the following reason.

パワーデバイスとして利用されるSiCの結晶型は六方晶であり、それに起因して<0001>方向の軸(c軸)に平行方向の破壊電界強度とc軸に垂直方向の破壊電界強度が異なる。上記事実は、例えば“Physical modeling and scaling properties of 4H-SiC power devices,” T. Hatakeyama, C. Ohta, J. Nishio, T. Shinohe, Proc. of 2005 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD) p.171 (2005) に報告されている。   The crystal type of SiC used as a power device is a hexagonal crystal, and due to this, the breakdown electric field strength parallel to the <0001> direction axis (c axis) and the breakdown electric field strength perpendicular to the c axis are different. For example, “Physical modeling and scaling properties of 4H-SiC power devices,” T. Hatakeyama, C. Ohta, J. Nishio, T. Shinohe, Proc. Of 2005 International Conference on Simulation of Semiconductor Processes and Devices (SISPAD ) p.171 (2005).

図4は、概(0001)面上にパワーデバイスを形成したときの、ターミネーション領域における電界をパワーデバイス断面である(1−100)面から見た模式図である。一般的に高品質なSiCを作製するには、エピタキシャル層をステップフロー成長によって形成することが有効である。このため、c軸に垂直な面である(0001)面から[11−20]方向に数度傾いた面を主面としてパワーデバイスが作製される。このとき、[−1−120]側と[11−20]側のターミネーション領域の電界を(1−100)面(デバイス断面)から見ると図4に示すようになる。   FIG. 4 is a schematic view of the electric field in the termination region when the power device is formed on the approximate (0001) plane, as viewed from the (1-100) plane which is a cross section of the power device. In general, to produce high-quality SiC, it is effective to form an epitaxial layer by step flow growth. For this reason, a power device is manufactured using a surface inclined several degrees in the [11-20] direction from the (0001) plane which is a plane perpendicular to the c-axis. At this time, when the electric fields in the termination regions on the [-1-120] side and the [11-20] side are viewed from the (1-100) plane (device cross section), they are as shown in FIG.

ターミネーション構造によって電界分布は外側に拡げられるものの、表面電極は裏面電極よりも小さいので、電界は内側を向く。この電界をc軸平行方向とc軸垂直方向に分解すると、[−1−120]側と[11−20]側で成分が異なる。これは、電界はウェハ面に対して対称であるが、パワーデバイスの主面がc軸から傾いていることに起因する。前述したように、c軸平行方向の破壊電界強度とc軸垂直方向の破壊電界強度が異なるので、[−1−120]側と[11−20]側で破壊電界強度が異なり、[−1−120]側の破壊電界強度のほうが低くなる。従って、[−1−120]側の破壊電界強度を高くすることが、高耐量なパワーデバイスを得るには有効である。   Although the electric field distribution is expanded outward by the termination structure, the front surface electrode is smaller than the back surface electrode, so the electric field faces inward. When this electric field is decomposed in the c-axis parallel direction and the c-axis vertical direction, the components are different between the [-1-120] side and the [11-20] side. This is because the electric field is symmetric with respect to the wafer surface, but the main surface of the power device is inclined from the c-axis. As described above, since the breakdown electric field strength in the c-axis parallel direction and the breakdown electric field strength in the c-axis vertical direction are different, the breakdown electric field strength is different between the [−1-120] side and the [11-20] side. The breakdown electric field strength on the −120] side is lower. Therefore, increasing the breakdown electric field strength on the [-1-120] side is effective for obtaining a power device with high resistance.

(000−1)面から[−1−120]方向に数度傾いた面を主面としてパワーデバイスが作製された場合は、逆に[11−20]側の破壊電界強度は[−1−120]側の破壊電界強度よりも低くなる。   When a power device is fabricated using a plane inclined several degrees in the [-1-120] direction from the (000-1) plane as a main surface, the breakdown electric field strength on the [11-20] side is [-1- 120] side breakdown electric field strength.

図5に、実施例1のパワーデバイスの平面図を示す。実施例1のパワーデバイスは、SiCからなる半導体基板に形成された高耐圧トランジスタなどのパワーデバイスであり、図5には半導体基板をダイシングして個片化することで形成する半導体チップを示している。なお、図5に示す構造体では、ダイオードを例として記載しているが、トランジスタにも適用可能である。また、図5は、パッシベーション膜等の保護膜を透視した図となっている。   In FIG. 5, the top view of the power device of Example 1 is shown. The power device of Example 1 is a power device such as a high breakdown voltage transistor formed on a semiconductor substrate made of SiC, and FIG. 5 shows a semiconductor chip formed by dicing the semiconductor substrate into individual pieces. Yes. Note that the structure shown in FIG. 5 illustrates a diode as an example; however, the structure can also be applied to a transistor. FIG. 5 is a perspective view of a protective film such as a passivation film.

図5に示すように、n型ドリフト層2の上面には、表面電極10、p型ターミネーション領域11,12、およびチャネルストップ電極9が形成されている。図5には記載していないが、半導体チップSCの中央部に配置された表面電極10の下にはアクティブ領域が存在し、p型ターミネーション領域11,12およびチャネルストップ電極9は、平面視において半導体チップSCの中央部のアクティブ領域を囲むように配置されている。ここで、ターミネーション構造としてJTEを記載しているが、FLRでも構わない。また、ターミネーション領域はp型ターミネーション領域11およびp型ターミネーション領域12からなる2つの領域で形成されているが、単一領域でも、さらに複数の領域で形成されていてもよい。 As shown in FIG. 5, a surface electrode 10, p-type termination regions 11 and 12, and a channel stop electrode 9 are formed on the upper surface of the n -type drift layer 2. Although not shown in FIG. 5, there is an active region under the surface electrode 10 disposed in the center of the semiconductor chip SC, and the p-type termination regions 11 and 12 and the channel stop electrode 9 are seen in a plan view. The semiconductor chip SC is arranged so as to surround the active area at the center. Here, JTE is described as the termination structure, but FLR may be used. Further, the termination region is formed of two regions including the p-type termination region 11 and the p-type termination region 12, but may be formed of a single region or a plurality of regions.

p型ターミネーション領域11,12は、SiCのn型基板上にn型のSiCエピタキシャル層を設け、その上面にp型の不純物(例えばAl(アルミニウム))を導入することで形成され、残ったSiCエピタキシャル層がn型ドリフト層2となる。n型ドリフト層2は(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成される。チャネルストップは、デバイスにかかる電界が半導体チップSCの端部に及ぶことを防ぐための領域であり、チャネルストップ電極9下のn型ドリフト層2には、n型領域がn型の不純物(例えばN(窒素))を導入することで形成される。図5には記載していないが、n型基板の裏面には裏面電極が形成される。裏面電極、表面電極10、およびチャネルストップ電極9は例えばAl(アルミニウム)などからなる。 The p-type termination regions 11 and 12 are formed by providing an n -type SiC epitaxial layer on a SiC n + -type substrate and introducing a p-type impurity (for example, Al (aluminum)) on the upper surface thereof. The SiC epitaxial layer becomes the n type drift layer 2. The n type drift layer 2 is formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane. Channel stop is a region for preventing the electric field applied to the device extends to an end portion of the semiconductor chip SC, the lower channel stop electrode 9 n - -type drift layer 2, n + -type regions of the n-type impurity (For example, N (nitrogen)) is introduced. Although not shown in FIG. 5, a back electrode is formed on the back surface of the n + type substrate. The back electrode, the front electrode 10, and the channel stop electrode 9 are made of, for example, Al (aluminum).

p型ターミネーション領域11,12の半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径は、半導体チップSCの中心から[11−20]側のコーナー部の曲率半径よりも大きく形成される。   The curvature radius of the corner portion on the [−1-120] side from the center of the semiconductor chip SC in the p-type termination regions 11 and 12 is larger than the curvature radius of the corner portion on the [11-20] side from the center of the semiconductor chip SC. It is formed.

すなわち、図5において、p型ターミネーション領域11,12では、[−1−120]側でかつ[1−100]側にあるコーナー部と[−1−120]側でかつ[−1100]側にあるコーナー部の曲率半径Rは、[11−20]側でかつ[1−100]側にあるコーナー部と[11−20]側でかつ[−1100]側にあるコーナー部の曲率半径Rよりも大きい。後述する実施例2〜5ではターミネーション領域は単一領域で記載するが、複数領域でも構わない。 That is, in FIG. 5, in the p-type termination regions 11 and 12, on the [−1−120] side and the [1-100] side, the [−1−120] side and the [−1100] side. The radius of curvature R 0 of a certain corner portion is the radius of curvature R of the corner portion on the [11-20] side and on the [1-100] side and the corner portion on the [11-20] side and on the [−1100] side. Greater than 1 . In Examples 2 to 5 described later, the termination region is described as a single region, but a plurality of regions may be used.

実施例1は、p型ターミネーション領域11,12の平面構造に関するものであり、チャネルストップ電極9および表面電極10の平面形状は、図5に示した形状のとおりである必要はない。また、図5では半導体チップSCを正方形で記載しているが、正方形である必要はない。   The first embodiment relates to the planar structure of the p-type termination regions 11 and 12, and the planar shapes of the channel stop electrode 9 and the surface electrode 10 do not have to be as shown in FIG. Further, in FIG. 5, the semiconductor chip SC is described as a square, but it is not necessary to be a square.

実施例1のパワーデバイスの効果は以下のとおりである。曲線部は直線部と比べて電界強度が強くなるため、[−1−120]側のp型ターミネーション領域11,12のコーナー部の曲率半径は大きくする。一方、概(0001)面にパワーデバイスを作製したとき、[11−20]側の破壊電界は[−1−120]側の破壊電界より大きいため、耐量を損なうことなく[11−20]側のp型ターミネーション領域11,12のコーナー部の曲率半径を小さくすることができる。これにより、p型ターミネーション領域11,12のコーナー部の曲率半径を半導体チップ面内で均一にしたときと比べてアクティブ面積を大きくでき、低損失なパワーデバイスを提供することができる。   The effects of the power device of Example 1 are as follows. Since the electric field strength of the curved portion is stronger than that of the straight portion, the radius of curvature of the corner portion of the p-type termination regions 11 and 12 on the [-1-120] side is increased. On the other hand, when a power device is fabricated on the approximate (0001) plane, the breakdown electric field on the [11-20] side is larger than the breakdown electric field on the [-1-120] side, and thus the [11-20] side is not impaired. The radius of curvature of the corner portions of the p-type termination regions 11 and 12 can be reduced. As a result, the active area can be increased compared with the case where the radius of curvature of the corner portions of the p-type termination regions 11 and 12 is made uniform in the semiconductor chip surface, and a low-loss power device can be provided.

なお、実施例1では、n型ドリフト層2を(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成したが、(000−1)面より[−1−120]方向に数度(例えば4度)傾いた面上に形成してもよい。この場合は、p型ターミネーション領域の半導体チップSCの中心から[11−20]側のコーナー部の曲率半径を、半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径よりも大きく形成する。これにより、前述した実施例1の効果と同様の効果を得ることができる。 In Example 1, the n type drift layer 2 was formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane, but from the (000-1) plane, [ It may be formed on a surface inclined several degrees (for example, 4 degrees) in the (1-120) direction. In this case, the radius of curvature of the corner portion on the [11-20] side from the center of the semiconductor chip SC in the p-type termination region is larger than the radius of curvature of the corner portion on the [-1-120] side from the center of the semiconductor chip SC. Form large. Thereby, the effect similar to the effect of Example 1 mentioned above can be acquired.

図6に、実施例2のパワーデバイスの平面図を示す。   In FIG. 6, the top view of the power device of Example 2 is shown.

図6に示すように、n型ドリフト層2の上面には、表面電極13、p型ターミネーション領域14、およびチャネルストップ電極9が形成されている。図6には記載していないが、半導体チップSCの中央部に配置された表面電極13の下にはアクティブ領域が存在し、p型ターミネーション領域14およびチャネルストップ電極9は、平面視において半導体チップSCの中央部のアクティブ領域を囲むように配置されている。ここで、ターミネーション構造としてJTEを記載しているが、FLRでも構わない。また、p型ターミネーション領域14は単一領域で形成されているが、複数の領域で形成されていてもよい。 As shown in FIG. 6, a surface electrode 13, a p-type termination region 14, and a channel stop electrode 9 are formed on the upper surface of the n type drift layer 2. Although not shown in FIG. 6, an active region exists under the surface electrode 13 disposed in the central portion of the semiconductor chip SC, and the p-type termination region 14 and the channel stop electrode 9 are in the semiconductor chip in plan view. It is arranged so as to surround the active area at the center of the SC. Here, JTE is described as the termination structure, but FLR may be used. The p-type termination region 14 is formed of a single region, but may be formed of a plurality of regions.

p型ターミネーション領域14は、SiCのn型基板上にn型のSiCエピタキシャル層を設け、その上面にp型の不純物(例えばAl(アルミニウム))を導入することで形成され、残ったSiCエピタキシャル層がn型ドリフト層2となる。n型ドリフト層2は(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成される。チャネルストップは、デバイスにかかる電界が半導体チップSCの端部に及ぶことを防ぐための領域であり、チャネルストップ電極9下のn型ドリフト層2には、n型領域がn型の不純物(例えばN(窒素))を導入することで形成される。図6には記載していないが、n型基板の裏面には裏面電極が形成される。裏面電極、表面電極13、およびチャネルストップ電極9は例えばAl(アルミニウム)などからなる。 The p-type termination region 14 is formed by providing an n -type SiC epitaxial layer on an SiC n + -type substrate and introducing a p-type impurity (for example, Al (aluminum)) on the upper surface thereof. The epitaxial layer becomes the n type drift layer 2. The n type drift layer 2 is formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane. Channel stop is a region for preventing the electric field applied to the device extends to an end portion of the semiconductor chip SC, the lower channel stop electrode 9 n - -type drift layer 2, n + -type regions of the n-type impurity (For example, N (nitrogen)) is introduced. Although not shown in FIG. 6, a back electrode is formed on the back surface of the n + type substrate. The back electrode, the front electrode 13, and the channel stop electrode 9 are made of, for example, Al (aluminum).

p型ターミネーション領域14の半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径は、半導体チップSCの中心から[11−20]側のコーナー部の曲率半径よりも大きく形成される。   The radius of curvature of the corner portion on the [−1-120] side from the center of the semiconductor chip SC in the p-type termination region 14 is formed larger than the radius of curvature of the corner portion on the [11-20] side from the center of the semiconductor chip SC. The

すなわち、図6において、p型ターミネーション領域14では、[−1−120]側でかつ[1−100]側にあるコーナー部と[−1−120]側でかつ[−1100]側にあるコーナー部の曲率半径Rは、[11−20]側でかつ[1−100]側にあるコーナー部と[11−20]側でかつ[−1100]側にあるコーナー部の曲率半径Rよりも大きい。p型ターミネーション領域14が不純物濃度および深さが異なる複数の領域で形成されているときは、少なくとも1つのp型ターミネーション領域において、[−1−120]側のコーナー部の曲率半径が、[11−20]側のコーナー部の曲率半径よりも大きければよい。 That is, in FIG. 6, in the p-type termination region 14, the corner on the [−1−120] side and on the [1-100] side and the corner on the [−1−120] side and on the [−1100] side. the radius of curvature R 2 of the parts are from the radius of curvature R 3 of the corner portion in the [11-20] side a and [1-100] side corner portions and in and a [11-20] side [-1100] side Is also big. When the p-type termination region 14 is formed of a plurality of regions having different impurity concentrations and depths, the curvature radius of the corner portion on the [-1-120] side is [11] in at least one p-type termination region. It is sufficient that it is larger than the radius of curvature of the corner portion on the −20] side.

さらに、p型ターミネーション領域14では、[−1−120]側でかつ[1−100]側にあるコーナー部と[−1−120]側でかつ[−1100]側にあるコーナー部との間に、<1−100>方向に沿う辺を有している。   Further, in the p-type termination region 14, between the corner portion on the [−1−120] side and on the [1-100] side and the corner portion on the [−1−120] side and on the [−1100] side. And has a side along the <1-100> direction.

実施例2は、p型ターミネーション領域14の平面構造に関するものであり、チャネルストップ電極9および表面電極13の平面形状は、図6に示した形状のとおりである必要はない。また、図6では半導体チップSCを正方形で記載しているが、正方形である必要はない。   Example 2 relates to the planar structure of the p-type termination region 14, and the planar shapes of the channel stop electrode 9 and the surface electrode 13 do not have to be as shown in FIG. 6. Further, in FIG. 6, the semiconductor chip SC is described as a square, but it is not necessary to be a square.

実施例2のパワーデバイスの効果は以下のとおりである。曲線部は直線部と比べて電界強度が強くなるため、[−1−120]側のp型ターミネーション領域14のコーナー部の曲率半径は大きくする。一方、概(0001)面にパワーデバイスを作製したとき、[11−20]側の破壊電界は[−1−120]側の破壊電界より大きいため、耐量を損なうことなく[11−20]側のp型ターミネーション領域14のコーナー部の曲率半径を小さくすることができる。これにより、p型ターミネーション領域14のコーナー部の曲率半径を半導体チップ面内で均一にしたときと比べてアクティブ面積を大きくでき、低損失なパワーデバイスを提供することができる。   The effects of the power device of Example 2 are as follows. Since the electric field strength of the curved portion is higher than that of the straight portion, the radius of curvature of the corner portion of the p-type termination region 14 on the [-1-120] side is increased. On the other hand, when a power device is fabricated on the approximate (0001) plane, the breakdown electric field on the [11-20] side is larger than the breakdown electric field on the [-1-120] side, and thus the [11-20] side is not impaired. The radius of curvature of the corner of the p-type termination region 14 can be reduced. As a result, the active area can be increased as compared with the case where the radius of curvature of the corner portion of the p-type termination region 14 is made uniform in the semiconductor chip surface, and a low-loss power device can be provided.

図7は、ターミネーション領域の破壊電界強度を計算した一例を示すグラフ図である。(1)[−1−120]側の<1−100>方向に沿う辺、(2)[−1−120]側のコーナー部、(3)[1−100]側の<11−20>方向に沿う辺、(4)[11−20]側のコーナー部、および(5)[11−20]側の<1−100>方向に沿う辺における破壊電界強度を求めた。   FIG. 7 is a graph showing an example of calculating the breakdown electric field strength in the termination region. (1) [1-120] side along <1-100> direction, (2) [-1-120] side corner, (3) [1-100] side <11-20> The breakdown electric field strength at the side along the direction, (4) the corner portion on the [11-20] side, and (5) the side along the <1-100> direction on the [11-20] side was determined.

電圧を印加したときにコーナー部の一点のみが破壊電界に達するような状況にしない場合にパワーデバイスを高耐量とできる。しかし、前述の図11に示したように、ターミネーション領域のコーナー部の破壊電界はターミネーション領域の曲率半径に依存するので、[11−20]側のコーナー部の曲率半径は、例えば170μm以上、[−1−120]側のコーナー部の曲率半径は、例えば350μm以上とするのが好ましい。   The power device can have a high withstand capability when only one corner portion does not reach a breakdown electric field when a voltage is applied. However, as shown in FIG. 11 described above, since the breakdown electric field at the corner portion of the termination region depends on the curvature radius of the termination region, the curvature radius of the corner portion on the [11-20] side is, for example, 170 μm or more, [ For example, the radius of curvature of the corner portion on the (1-120) side is preferably 350 μm or more.

なお、実施例2では、n型ドリフト層2を(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成したが、(000−1)面より[−1−120]方向に数度(例えば4度)傾いた面上に形成してもよい。この場合は、p型ターミネーション領域の半導体チップSCの中心から[11−20]側のコーナー部の曲率半径を、半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径よりも大きく形成する。これにより、前述した実施例2の効果と同様の効果を得ることができる。 In Example 2, the n type drift layer 2 was formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane, but from the (000-1) plane, [ It may be formed on a surface inclined several degrees (for example, 4 degrees) in the (1-120) direction. In this case, the radius of curvature of the corner portion on the [11-20] side from the center of the semiconductor chip SC in the p-type termination region is larger than the radius of curvature of the corner portion on the [-1-120] side from the center of the semiconductor chip SC. Form large. Thereby, the effect similar to the effect of Example 2 mentioned above can be acquired.

図8に、実施例3のパワーデバイスの平面図を示す。   In FIG. 8, the top view of the power device of Example 3 is shown.

図8に示すように、n型ドリフト層2の上面には、表面電極15、p型ターミネーション領域16、およびチャネルストップ電極9が形成されている。図8には記載していないが、半導体チップSCの中央部に配置された表面電極15の下にはアクティブ領域が存在し、p型ターミネーション領域16およびチャネルストップ電極9は、平面視において半導体チップSCの中央部のアクティブ領域を囲むように配置されている。ここで、ターミネーション構造としてJTEを記載しているが、FLRでも構わない。また、p型ターミネーション領域16は単一領域で形成されているが、複数の領域で形成されていてもよい。 As shown in FIG. 8, a surface electrode 15, a p-type termination region 16, and a channel stop electrode 9 are formed on the upper surface of the n type drift layer 2. Although not shown in FIG. 8, an active region exists under the surface electrode 15 disposed in the center of the semiconductor chip SC, and the p-type termination region 16 and the channel stop electrode 9 are in the semiconductor chip in plan view. It is arranged so as to surround the active area at the center of the SC. Here, JTE is described as the termination structure, but FLR may be used. The p-type termination region 16 is formed of a single region, but may be formed of a plurality of regions.

p型ターミネーション領域16は、SiCのn型基板上にn型のSiCエピタキシャル層を設け、その上面にp型の不純物(例えばAl(アルミニウム))を導入することで形成され、残ったSiCエピタキシャル層がn型ドリフト層2となる。n型ドリフト層2は(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成される。チャネルストップは、デバイスにかかる電界が半導体チップSCの端部に及ぶことを防ぐための領域であり、チャネルストップ電極9下のn型ドリフト層2には、n型領域がn型の不純物(例えばN(窒素))を導入することで形成される。図8には記載していないが、n型基板の裏面には裏面電極が形成される。裏面電極、表面電極15、およびチャネルストップ電極9は例えばAl(アルミニウム)などからなる。 The p-type termination region 16 is formed by providing an n -type SiC epitaxial layer on an SiC n + -type substrate and introducing a p-type impurity (for example, Al (aluminum)) on the upper surface thereof. The epitaxial layer becomes the n type drift layer 2. The n type drift layer 2 is formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane. Channel stop is a region for preventing the electric field applied to the device extends to an end portion of the semiconductor chip SC, the lower channel stop electrode 9 n - -type drift layer 2, n + -type regions of the n-type impurity (For example, N (nitrogen)) is introduced. Although not shown in FIG. 8, a back electrode is formed on the back surface of the n + type substrate. The back electrode, the front electrode 15, and the channel stop electrode 9 are made of, for example, Al (aluminum).

p型ターミネーション領域16の半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径は、半導体チップSCの中心から[11−20]側のコーナー部の曲率半径よりも大きく形成される。   The radius of curvature of the corner portion on the [−1-120] side from the center of the semiconductor chip SC in the p-type termination region 16 is formed larger than the radius of curvature of the corner portion on the [11-20] side from the center of the semiconductor chip SC. The

ここで、[−1−120]側のコーナー部の曲率半径とは、コーナー部のうち、[−1−120]側の<1−100>方向に延びる辺と接続する箇所の曲率半径のことであり、図8に示すように、曲率半径R(短径の半分)と曲率半径R(長径の半分)で規定される楕円の一部の場合、その曲率半径はR×R/Rである。同じように、[11−20]側のコーナー部の曲率半径とは、コーナー部のうち、[11−20]側の<1−100>方向に延びる辺と接続する箇所の曲率半径のことである。また、図8においては、[11−20]側のコーナー部を正円の一部で記載しているが、楕円の一部でも構わない。p型ターミネーション領域16が不純物濃度および深さが異なる複数の領域で形成されているときは、少なくとも1つのp型ターミネーション領域において、[−1−120]側のコーナー部の曲率半径が、[11−20]側のコーナー部の曲率半径よりも大きければよい。 Here, the radius of curvature of the corner portion on the [-1-120] side is the radius of curvature of the corner portion connected to the side extending in the <1-100> direction on the [-1-120] side. As shown in FIG. 8, in the case of a part of an ellipse defined by a radius of curvature R 4 (half the minor axis) and a radius of curvature R 5 (half the major axis), the radius of curvature is R 5 × R 5. / R is 4. Similarly, the radius of curvature of the corner portion on the [11-20] side is the radius of curvature of the corner portion connected to the side extending in the <1-100> direction on the [11-20] side. is there. In FIG. 8, the corner portion on the [11-20] side is described as a part of a perfect circle, but may be a part of an ellipse. When the p-type termination region 16 is formed of a plurality of regions having different impurity concentrations and depths, the radius of curvature of the corner portion on the [-1-120] side is [11] in at least one p-type termination region. It is sufficient that it is larger than the curvature radius of the corner portion on the −20] side.

実施例3は、p型ターミネーション領域16の平面構造に関するものであり、チャネルストップ電極9および表面電極15の平面形状は、図8に示した形状のとおりである必要はない。また、図8では半導体チップSCを正方形で記載しているが、正方形である必要はない。   Example 3 relates to the planar structure of the p-type termination region 16, and the planar shapes of the channel stop electrode 9 and the surface electrode 15 do not have to be as shown in FIG. In FIG. 8, the semiconductor chip SC is shown as a square, but it is not necessary to be a square.

実施例3のパワーデバイスの効果は以下のとおりである。曲線部は直線部と比べて電界強度が強くなるため、[−1−120]側のp型ターミネーション領域16のコーナー部の曲率半径は大きくする。一方、概(0001)面にパワーデバイスを作製したとき、[11−20]側の破壊電界は[−1−120]側の破壊電界より大きいため、耐量を損なうことなく[11−20]側のp型ターミネーション領域16のコーナー部の曲率半径を小さくすることができる。これにより、p型ターミネーション領域16のコーナー部の曲率半径を半導体チップ面内で均一にしたときと比べてアクティブ面積を大きくでき、低損失なパワーデバイスを提供することができる。   The effects of the power device of Example 3 are as follows. Since the electric field strength of the curved portion is higher than that of the straight portion, the radius of curvature of the corner portion of the p-type termination region 16 on the [-1-120] side is increased. On the other hand, when a power device is fabricated on the approximate (0001) plane, the breakdown electric field on the [11-20] side is larger than the breakdown electric field on the [-1-120] side, and thus the [11-20] side is not impaired. The radius of curvature of the corner of the p-type termination region 16 can be reduced. As a result, the active area can be increased as compared with the case where the radius of curvature of the corner portion of the p-type termination region 16 is made uniform in the semiconductor chip surface, and a low-loss power device can be provided.

電圧を印加したときにコーナー部の一点のみが破壊電界に達するような状況にしない場合にパワーデバイスを高耐量とできる。しかし、前述の図11に示したように、ターミネーション領域のコーナー部の破壊電界はターミネーション領域の曲率半径に依存するので、[11−20]側のコーナー部の曲率半径は、例えば170μm以上、[−1−120]側のコーナー部の曲率半径は、例えば350μm以上とするのが好ましい。   The power device can have a high withstand capability when only one corner portion does not reach a breakdown electric field when a voltage is applied. However, as shown in FIG. 11 described above, since the breakdown electric field at the corner portion of the termination region depends on the curvature radius of the termination region, the curvature radius of the corner portion on the [11-20] side is, for example, 170 μm or more, [ For example, the radius of curvature of the corner portion on the (1-120) side is preferably 350 μm or more.

なお、実施例3では、n型ドリフト層2を(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成したが、(000−1)面より[−1−120]方向に数度(例えば4度)傾いた面上に形成してもよい。この場合は、p型ターミネーション領域の半導体チップSCの中心から[11−20]側のコーナー部の曲率半径を、半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径よりも大きく形成する。これにより、前述した実施例3の効果と同様の効果を得ることができる。 In Example 3, the n -type drift layer 2 was formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane, but from the (000-1) plane, It may be formed on a surface inclined several degrees (for example, 4 degrees) in the (1-120) direction. In this case, the radius of curvature of the corner portion on the [11-20] side from the center of the semiconductor chip SC in the p-type termination region is larger than the radius of curvature of the corner portion on the [-1-120] side from the center of the semiconductor chip SC. Form large. Thereby, the effect similar to the effect of Example 3 mentioned above can be acquired.

図9に、実施例4のパワーデバイスの平面図を示す。   In FIG. 9, the top view of the power device of Example 4 is shown.

図9に示すように、n型ドリフト層2の上面には、表面電極17、p型ターミネーション領域18、およびチャネルストップ電極9が形成されている。図9には記載していないが、半導体チップSCの中央部に配置された表面電極17の下にはアクティブ領域が存在し、p型ターミネーション領域18およびチャネルストップ電極9は、平面視において半導体チップSCの中央部のアクティブ領域を囲むように配置されている。ここで、ターミネーション構造としてJTEを記載しているが、FLRでも構わない。また、p型ターミネーション領域18は単一領域で形成されているが、複数の領域で形成されていてもよい。 As shown in FIG. 9, the surface electrode 17, the p-type termination region 18, and the channel stop electrode 9 are formed on the upper surface of the n type drift layer 2. Although not shown in FIG. 9, an active region exists under the surface electrode 17 disposed in the central portion of the semiconductor chip SC, and the p-type termination region 18 and the channel stop electrode 9 are in the semiconductor chip in plan view. It is arranged so as to surround the active area at the center of the SC. Here, JTE is described as the termination structure, but FLR may be used. The p-type termination region 18 is formed of a single region, but may be formed of a plurality of regions.

p型ターミネーション領域18は、SiCのn型基板上にn型のSiCエピタキシャル層を設け、その上面にp型の不純物(例えばAl(アルミニウム))を導入することで形成され、残ったSiCエピタキシャル層がn型ドリフト層2となる。n型ドリフト層2は(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成される。チャネルストップは、デバイスにかかる電界が半導体チップSCの端部に及ぶことを防ぐための領域であり、チャネルストップ電極9下のn型ドリフト層2には、n型領域がn型の不純物(例えばN(窒素))を導入することで形成される。図9には記載していないが、n型基板の裏面には裏面電極が形成される。裏面電極、表面電極17、およびチャネルストップ電極9は例えばAl(アルミニウム)などからなる。 The p-type termination region 18 is formed by providing an n -type SiC epitaxial layer on an SiC n + -type substrate and introducing a p-type impurity (for example, Al (aluminum)) on the upper surface thereof. The epitaxial layer becomes the n type drift layer 2. The n type drift layer 2 is formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane. Channel stop is a region for preventing the electric field applied to the device extends to an end portion of the semiconductor chip SC, the lower channel stop electrode 9 n - -type drift layer 2, n + -type regions of the n-type impurity (For example, N (nitrogen)) is introduced. Although not shown in FIG. 9, a back electrode is formed on the back surface of the n + type substrate. The back electrode, the front electrode 17, and the channel stop electrode 9 are made of, for example, Al (aluminum).

p型ターミネーション領域18の半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径は、半導体チップSCの中心から[11−20]側のコーナー部の曲率半径よりも大きく形成される。   The radius of curvature of the corner portion on the [−1-120] side from the center of the semiconductor chip SC in the p-type termination region 18 is formed larger than the radius of curvature of the corner portion on the [11-20] side from the center of the semiconductor chip SC. The

ここで、[−1−120]側のコーナー部の曲率半径とは、コーナー部のうち、[−1−120]側の<1−100>方向に延びる辺と接続する箇所の曲率半径のことである。同じように、[11−20]側のコーナー部の曲率半径とは、コーナー部のうち、[11−20]側の<1−100>方向に延びる辺と接続する箇所の曲率半径のことである。p型ターミネーション領域18が不純物濃度および深さが異なる複数の領域で形成されているときは、少なくとも1つのp型ターミネーション領域において、[−1−120]側のコーナー部の曲率半径は、[11−20]側のコーナー部の曲率半径よりも大きければよい。   Here, the radius of curvature of the corner portion on the [-1-120] side is the radius of curvature of the corner portion connected to the side extending in the <1-100> direction on the [-1-120] side. It is. Similarly, the radius of curvature of the corner portion on the [11-20] side is the radius of curvature of the corner portion connected to the side extending in the <1-100> direction on the [11-20] side. is there. When the p-type termination region 18 is formed of a plurality of regions having different impurity concentrations and depths, the curvature radius of the corner portion on the [-1-120] side in the at least one p-type termination region is [11 It is sufficient that it is larger than the radius of curvature of the corner portion on the −20] side.

さらに、<11−20>方向に沿う[1−100]側および[−1100]側の半導体チップSCの辺の長さ(L)は、<1−100>方向に沿う[−1−120]側および[11−20]側の半導体チップSCの辺の長さ(L)よりも長い。 Further, the length (L 1 ) of the side of the semiconductor chip SC on the [1-100] side and the [−1100] side along the <11-20> direction is [−1-120] along the <1-100> direction. ] Side and [11-20] side semiconductor chip SC is longer than the side length (L 2 ).

実施例4のパワーデバイスの効果は以下のとおりである。曲線部は直線部と比べて電界強度が強くなるため、[−1−120]側のp型ターミネーション領域18のコーナー部の曲率半径は大きくする。一方、概(0001)面にパワーデバイスを作製したとき、[11−20]側の破壊電界は[−1−120]側の破壊電界より大きいため、耐量を損なうことなく[11−20]側のp型ターミネーション領域18のコーナー部の曲率半径を小さくすることができる。これにより、p型ターミネーション領域18のコーナー部の曲率半径を半導体チップ面内で均一にしたときと比べてアクティブ面積を大きくでき、低損失なパワーデバイスを提供することができる。   The effects of the power device of Example 4 are as follows. Since the electric field strength of the curved portion is higher than that of the straight portion, the radius of curvature of the corner portion of the p-type termination region 18 on the [-1-120] side is increased. On the other hand, when a power device is fabricated on the approximate (0001) plane, the breakdown electric field on the [11-20] side is larger than the breakdown electric field on the [-1-120] side, and thus the [11-20] side is not impaired. The radius of curvature of the corner portion of the p-type termination region 18 can be reduced. As a result, the active area can be increased as compared with the case where the radius of curvature of the corner portion of the p-type termination region 18 is made uniform in the semiconductor chip surface, and a low-loss power device can be provided.

さらに、前述の図7に示したように、ターミネーション領域では、[−1−120]側の<1−100>方向に延びる辺の破壊電界強度がパワーデバイスの中で最も小さい。そこで、<11−20>方向に沿う半導体チップSCの辺の長さ(L)を、<1−100>方向に沿う半導体チップSCの辺の長さ(L)よりも長くすることにより、[−1−120]側の<1−100>方向に延びるターミネーション領域の辺の長さ(L)を相対的に短くする。これにより、高耐量のパワーデバイスを提供することができる。 Furthermore, as shown in FIG. 7 described above, in the termination region, the breakdown electric field strength of the side extending in the <1-100> direction on the [-1-120] side is the smallest among the power devices. Therefore, by making the length (L 1 ) of the side of the semiconductor chip SC along the <11-20> direction longer than the length (L 2 ) of the side of the semiconductor chip SC along the <1-100> direction. The length (L 3 ) of the side of the termination region extending in the <1-100> direction on the [-1-120] side is relatively shortened. Thereby, a high withstand power device can be provided.

なお、実施例4では、n型ドリフト層2を(0001)面より[11−20]方向に数度(例えば4度)傾いた面上に形成したが、(000−1)面より[−1−120]方向に数度(例えば4度)傾いた面上に形成してもよい。この場合は、p型ターミネーション領域の半導体チップSCの中心から[11−20]側のコーナー部の曲率半径を、半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径よりも大きく形成する。これにより、前述した実施例4の効果と同様の効果を得ることができる。 In Example 4, the n type drift layer 2 was formed on a surface inclined several degrees (for example, 4 degrees) in the [11-20] direction from the (0001) plane, but from the (000-1) plane, [ It may be formed on a surface inclined several degrees (for example, 4 degrees) in the (1-120) direction. In this case, the radius of curvature of the corner portion on the [11-20] side from the center of the semiconductor chip SC in the p-type termination region is larger than the radius of curvature of the corner portion on the [-1-120] side from the center of the semiconductor chip SC. Form large. Thereby, the effect similar to the effect of Example 4 mentioned above can be acquired.

図10に、実施例5のパワーデバイスの平面図を示す。   In FIG. 10, the top view of the power device of Example 5 is shown.

図10に示すように、n型ドリフト層30の上面には、表面電極31、p型ターミネーション領域32、およびチャネルストップ電極33が形成されている。図10には記載していないが、半導体チップSCの中央部に配置された表面電極31の下にはアクティブ領域が存在し、p型ターミネーション領域32およびチャネルストップ電極33は、平面視において半導体チップSCの中央部のアクティブ領域を囲むように配置されている。ここで、ターミネーション構造としてJTEを記載しているが、FLRでも構わない。また、p型ターミネーション領域32は単一領域で形成されているが、複数の領域で形成されていてもよい。 As shown in FIG. 10, a surface electrode 31, a p-type termination region 32, and a channel stop electrode 33 are formed on the upper surface of the n type drift layer 30. Although not shown in FIG. 10, an active region exists under the surface electrode 31 disposed in the center of the semiconductor chip SC, and the p-type termination region 32 and the channel stop electrode 33 are formed in the semiconductor chip in plan view. It is arranged so as to surround the active area at the center of the SC. Here, JTE is described as the termination structure, but FLR may be used. Further, the p-type termination region 32 is formed of a single region, but may be formed of a plurality of regions.

p型ターミネーション領域32は、SiCのn型基板上にn型のSiCエピタキシャル層を設け、その上面にp型の不純物(例えばAl(アルミニウム))を導入することで形成され、残ったSiCエピタキシャル層がn型ドリフト層30となる。チャネルストップは、デバイスにかかる電界が半導体チップSCの端部に及ぶことを防ぐための領域であり、チャネルストップ電極33下のn型ドリフト層30には、n型領域がn型の不純物(例えばN(窒素))を導入することで形成される。図10には記載していないが、n型基板の裏面には裏面電極が形成される。裏面電極、表面電極31、およびチャネルストップ電極33は例えばAl(アルミニウム)などからなる。 The p-type termination region 32 is formed by providing an n -type SiC epitaxial layer on an SiC n + -type substrate and introducing a p-type impurity (for example, Al (aluminum)) on the upper surface thereof. The epitaxial layer becomes the n type drift layer 30. The channel stop is a region for preventing the electric field applied to the device from reaching the end of the semiconductor chip SC, and the n + -type region in the n -type drift layer 30 below the channel stop electrode 33 is an n-type impurity. (For example, N (nitrogen)) is introduced. Although not shown in FIG. 10, a back electrode is formed on the back surface of the n + type substrate. The back electrode, the front electrode 31, and the channel stop electrode 33 are made of, for example, Al (aluminum).

さらに、表面電極31上にはパッシベーション膜が形成されており、このパッシベーション膜に開口領域35が設けられている。この開口領域35から露出する表面電極31に、半導体チップSCを実装してモジュール化する際にワイヤーなどがボンディングされる。   Further, a passivation film is formed on the surface electrode 31, and an opening region 35 is provided in the passivation film. A wire or the like is bonded to the surface electrode 31 exposed from the opening region 35 when the semiconductor chip SC is mounted and modularized.

p型ターミネーション領域32のコーナー部の曲率半径は、前述した実施例1〜4に説明したように、半導体チップSCの中心から[−1−120]側のコーナー部の曲率半径は、半導体チップSCの中心から[11−20]側のコーナー部の曲率半径よりも大きく形成されるので、破壊電界強度の大きさに応じて非対称に形成される。一方で、表面電極31上のパッシベーション膜に形成された開口領域35は、半導体チップSCに対して対称に形成される。   As described in the first to fourth embodiments, the radius of curvature of the corner portion of the p-type termination region 32 is the radius of curvature of the corner portion on the [-1-120] side from the center of the semiconductor chip SC. Since the radius of curvature is larger than the radius of curvature of the corner portion on the [11-20] side from the center, the asymmetrical shape is formed according to the magnitude of the breakdown electric field strength. On the other hand, the opening region 35 formed in the passivation film on the surface electrode 31 is formed symmetrically with respect to the semiconductor chip SC.

実施例5のパワーデバイスの効果は以下のとおりである。半導体チップSCを実装してモジュール化する際に、パッシベーション膜に形成された開口領域35から露出する表面電極31に対してワイヤーなどをボンディングする必要がある。開口領域35を半導体チップSCに対して対称に形成しておけば、半導体チップSCを回転して配置した場合でも実装不良を避けることが可能である。   The effects of the power device of Example 5 are as follows. When the semiconductor chip SC is mounted and modularized, it is necessary to bond a wire or the like to the surface electrode 31 exposed from the opening region 35 formed in the passivation film. If the opening region 35 is formed symmetrically with respect to the semiconductor chip SC, it is possible to avoid mounting defects even when the semiconductor chip SC is rotated and arranged.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

1 n型基板
2 n型ドリフト層
3 p型ガードリング領域
4 p型JTE領域
5 n型チャネルストップ領域
6 パッシベーション膜
7 裏面電極
8 表面電極
9 チャネルストップ電極
10 表面電極
11,12 p型ターミネーション領域
13 表面電極
14 p型ターミネーション領域
15 表面電極
16 p型ターミネーション領域
17 表面電極
18 p型ターミネーション領域
30 n型ドリフト層
31 表面電極
32 p型ターミネーション領域
33 チャネルストップ電極
35 開口領域
SC 半導体チップ
1 n + type substrate 2 n type drift layer 3 p + type guard ring region 4 p type JTE region 5 n + type channel stop region 6 passivation film 7 back electrode 8 surface electrode 9 channel stop electrode 10 surface electrodes 11 and 12 p Type termination region 13 surface electrode 14 p type termination region 15 surface electrode 16 p type termination region 17 surface electrode 18 p type termination region 30 n type drift layer 31 surface electrode 32 p type termination region 33 channel stop electrode 35 opening region SC semiconductor Chip

Claims (12)

(0001)面からなる第1主面と、前記第1主面と反対側の第2主面とを有する第1導電型の基板と、
前記基板の前記第1主面上に形成された前記第1導電型のドリフト層と、
平面視において前記ドリフト層の中央部に形成されたアクティブ領域と、
平面視において前記アクティブ領域を囲むように前記ドリフト層に形成された前記第1導電型と異なる第2導電型のターミネーション領域と、
前記ドリフト層上に形成された表面電極と、
前記基板の前記第2主面に接して形成された裏面電極と、
を備え、
前記基板の中心から[−1−120]方向側の前記ターミネーション領域は、前記基板の中心から[1−100]方向側に第1コーナー部、および前記基板の中心から[−1100]方向側に第2コーナー部を有し、
前記基板の中心から[11−20]方向側の前記ターミネーション領域は、前記基板の中心から[1−100]方向側に第3コーナー部、および前記基板の中心から[−1100]方向側に第4コーナー部を有し、
前記第1コーナー部および前記第2コーナー部の曲率半径が、前記第3コーナー部および前記第4コーナー部の曲率半径よりも大きい、半導体装置。
A first conductivity type substrate having a first main surface made of a (0001) surface and a second main surface opposite to the first main surface;
The first conductivity type drift layer formed on the first main surface of the substrate;
An active region formed in the center of the drift layer in plan view;
A second conductivity type termination region different from the first conductivity type formed in the drift layer so as to surround the active region in plan view;
A surface electrode formed on the drift layer;
A back electrode formed in contact with the second main surface of the substrate;
With
The termination region on the [−1-120] direction side from the center of the substrate is a first corner portion on the [1-100] direction side from the center of the substrate, and on the [−1100] direction side from the center of the substrate. Has a second corner,
The termination region on the [11-20] direction side from the center of the substrate has a third corner portion on the [1-100] direction side from the center of the substrate, and on the [-1100] direction side from the center of the substrate. It has 4 corners,
A semiconductor device in which a radius of curvature of the first corner portion and the second corner portion is larger than a radius of curvature of the third corner portion and the fourth corner portion.
請求項1記載の半導体装置において、
前記ターミネーション領域は、前記第1コーナー部と前記第2コーナー部との間に、<1−100>方向に沿う辺を有している、半導体装置。
The semiconductor device according to claim 1,
The termination region is a semiconductor device having a side along a <1-100> direction between the first corner portion and the second corner portion.
請求項1記載の半導体装置において、
前記第1コーナー部は、[1−100]方向側から[−1100]方向側に向かって曲率半径が大きくなり、
前記第2コーナー部は、[−1100]方向側から[1−100]方向側に向かって曲率半径が大きくなる、半導体装置。
The semiconductor device according to claim 1,
The first corner portion has a larger radius of curvature from the [1-100] direction side toward the [-1100] direction side,
The semiconductor device in which the second corner portion has a radius of curvature that increases from the [−1100] direction side toward the [1-100] direction side.
請求項1記載の半導体装置において、
前記ターミネーション領域は、前記第1コーナー部と前記第2コーナー部との間に、<1−100>方向に沿う辺を有しており、
前記第1コーナー部と<1−100>方向に沿う前記辺とが接続する部分および前記第2コーナー部と<1−100>方向に沿う前記辺とが接続する部分の曲率半径が、前記第3コーナー部および前記第4コーナー部の曲率半径よりも大きい、半導体装置。
The semiconductor device according to claim 1,
The termination region has a side along the <1-100> direction between the first corner portion and the second corner portion,
The curvature radius of the portion where the first corner portion and the side along the <1-100> direction are connected and the portion where the second corner portion and the side along the <1-100> direction are connected are A semiconductor device having a radius of curvature larger than that of a third corner portion and the fourth corner portion.
請求項1記載の半導体装置において、
<11−20>方向に沿う前記基板の辺の長さは、<1−100>方向に沿う前記基板の辺の長さよりも大きい、半導体装置。
The semiconductor device according to claim 1,
The length of the side of the substrate along the <11-20> direction is larger than the length of the side of the substrate along the <1-100> direction.
請求項1記載の半導体装置において、さらに、
前記表面電極上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成された、前記表面電極を露出させるための開口領域と、
を備え、
平面視において、前記基板の中心から[−1−120]方向側の前記開口領域の形状と前記基板の中心から[11−20]方向側の前記開口領域の形状とは対称である、半導体装置。
The semiconductor device according to claim 1, further comprising:
A passivation film formed on the surface electrode;
An opening region formed in the passivation film for exposing the surface electrode;
With
In plan view, the shape of the opening region on the [−1-120] direction side from the center of the substrate is symmetrical to the shape of the opening region on the [11-20] direction side from the center of the substrate. .
(000−1)面からなる第1主面と、前記第1主面と反対側の第2主面とを有する第1導電型の基板と、
前記基板の前記第1主面上に形成された前記第1導電型のドリフト層と、
平面視において前記ドリフト層の中央部に形成されたアクティブ領域と、
平面視において前記アクティブ領域を囲むように前記ドリフト層に形成された前記第1導電型と異なる第2導電型のターミネーション領域と、
前記ドリフト層上に形成された表面電極と、
前記基板の前記第2主面に接して形成された裏面電極と、
を備え、
前記基板の中心から[11−20]方向側の前記ターミネーション領域は、前記基板の中心から[1−100]方向側に第1コーナー部、および前記基板の中心から[−1100]方向側に第2コーナー部を有し、
前記基板の中心から[−1−120]方向側の前記ターミネーション領域は、前記基板の中心から[1−100]方向側に第3コーナー部、および前記基板の中心から[−1100]方向側に第4コーナー部を有し、
前記第1コーナー部および前記第2コーナー部の曲率半径が、前記第3コーナー部および前記第4コーナー部の曲率半径よりも大きい、半導体装置。
A first conductivity type substrate having a first main surface comprising a (000-1) plane and a second main surface opposite to the first main surface;
The first conductivity type drift layer formed on the first main surface of the substrate;
An active region formed in the center of the drift layer in plan view;
A second conductivity type termination region different from the first conductivity type formed in the drift layer so as to surround the active region in plan view;
A surface electrode formed on the drift layer;
A back electrode formed in contact with the second main surface of the substrate;
With
The termination region on the [11-20] direction side from the center of the substrate has a first corner portion on the [1-100] direction side from the center of the substrate and a first corner portion on the [-1100] direction side from the center of the substrate. Has two corners,
The termination region on the [−1-120] direction side from the center of the substrate is a third corner portion on the [1-100] direction side from the center of the substrate, and on the [−1100] direction side from the center of the substrate. Has a fourth corner,
A semiconductor device in which a radius of curvature of the first corner portion and the second corner portion is larger than a radius of curvature of the third corner portion and the fourth corner portion.
請求項7記載の半導体装置において、
前記ターミネーション領域は、前記第1コーナー部と前記第2コーナー部との間に、<1−100>方向に沿う辺を有している、半導体装置。
The semiconductor device according to claim 7.
The termination region is a semiconductor device having a side along a <1-100> direction between the first corner portion and the second corner portion.
請求項7記載の半導体装置において、
前記第1コーナー部は、[1−100]方向側から[−1100]方向側に向かって曲率半径が大きくなり、
前記第2コーナー部は、[−1100]方向側から[1−100]方向側に向かって曲率半径が大きくなる、半導体装置。
The semiconductor device according to claim 7.
The first corner portion has a larger radius of curvature from the [1-100] direction side toward the [-1100] direction side,
The second corner portion is a semiconductor device in which the radius of curvature increases from the [−1100] direction side to the [1-100] direction side.
請求項7記載の半導体装置において、
前記ターミネーション領域は、前記第1コーナー部と前記第2コーナー部との間に、<1−100>方向に沿う辺を有しており、
前記第1コーナー部と<1−100>方向に沿う前記辺とが接続する部分および前記第2コーナー部と<1−100>方向に沿う前記辺とが接続する部分の曲率半径が、前記第3コーナー部および前記第4コーナー部の曲率半径よりも大きい、半導体装置。
The semiconductor device according to claim 7.
The termination region has a side along the <1-100> direction between the first corner portion and the second corner portion,
The curvature radius of the portion where the first corner portion and the side along the <1-100> direction are connected and the portion where the second corner portion and the side along the <1-100> direction are connected are A semiconductor device having a radius of curvature larger than that of a third corner portion and the fourth corner portion.
請求項7記載の半導体装置において、
<11−20>方向に沿う前記基板の辺の長さは、<1−100>方向に沿う前記基板の辺の長さよりも大きい、半導体装置。
The semiconductor device according to claim 7.
The length of the side of the substrate along the <11-20> direction is larger than the length of the side of the substrate along the <1-100> direction.
請求項7記載の半導体装置において、さらに、
前記表面電極上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成された、前記表面電極を露出させるための開口領域と、
を備え、
平面視において、前記基板の中心から[11−20]方向側の前記開口領域の形状と前記基板の中心から[−1−120]方向側の前記開口領域の形状とは対称である、半導体装置。
8. The semiconductor device according to claim 7, further comprising:
A passivation film formed on the surface electrode;
An opening region formed in the passivation film for exposing the surface electrode;
With
In plan view, the shape of the opening region on the [11-20] direction side from the center of the substrate is symmetrical to the shape of the opening region on the [-1-120] direction side from the center of the substrate. .
JP2013118325A 2013-06-04 2013-06-04 Semiconductor device Pending JP2014236166A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013118325A JP2014236166A (en) 2013-06-04 2013-06-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013118325A JP2014236166A (en) 2013-06-04 2013-06-04 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2014236166A true JP2014236166A (en) 2014-12-15

Family

ID=52138634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013118325A Pending JP2014236166A (en) 2013-06-04 2013-06-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2014236166A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194216A1 (en) * 2015-06-05 2016-12-08 株式会社日立製作所 Semiconductor device, method for manufacturing same, and power module
WO2017119064A1 (en) * 2016-01-05 2017-07-13 株式会社日立製作所 Semiconductor device
DE112017002270T5 (en) 2016-06-15 2019-02-14 Hitachi Power Semiconductor Device, Ltd. SEMICONDUCTOR DEVICE, PRODUCTION METHOD FOR A SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE AND POWER IMPLEMENTING DEVICE
JP2020194911A (en) * 2019-05-29 2020-12-03 株式会社 日立パワーデバイス Semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016194216A1 (en) * 2015-06-05 2016-12-08 株式会社日立製作所 Semiconductor device, method for manufacturing same, and power module
JPWO2016194216A1 (en) * 2015-06-05 2018-04-05 株式会社日立製作所 Semiconductor device, manufacturing method thereof, and power module
WO2017119064A1 (en) * 2016-01-05 2017-07-13 株式会社日立製作所 Semiconductor device
JPWO2017119064A1 (en) * 2016-01-05 2018-05-31 株式会社日立製作所 Semiconductor device
EP3401954A4 (en) * 2016-01-05 2019-12-04 Hitachi, Ltd. Semiconductor device
DE112017002270T5 (en) 2016-06-15 2019-02-14 Hitachi Power Semiconductor Device, Ltd. SEMICONDUCTOR DEVICE, PRODUCTION METHOD FOR A SEMICONDUCTOR DEVICE, SEMICONDUCTOR MODULE AND POWER IMPLEMENTING DEVICE
US10971415B2 (en) 2016-06-15 2021-04-06 Hitachi Power Semiconductor Device, Ltd. Semiconductor device, manufacturing method for semiconductor device, semiconductor module, and power conversion device
JP2020194911A (en) * 2019-05-29 2020-12-03 株式会社 日立パワーデバイス Semiconductor device
JP7139286B2 (en) 2019-05-29 2022-09-20 株式会社 日立パワーデバイス semiconductor equipment

Similar Documents

Publication Publication Date Title
JP3914226B2 (en) High voltage semiconductor device
JP6995725B2 (en) Semiconductor device
JP5967065B2 (en) Semiconductor device
JP5676002B2 (en) Semiconductor device
JP6291298B2 (en) Semiconductor device
JP6854654B2 (en) Semiconductor device
US20140252378A1 (en) Semiconductor substrate and semiconductor device
JPWO2020031971A1 (en) SiC semiconductor device
JP5072991B2 (en) Semiconductor device
JP6242633B2 (en) Semiconductor device
JP6029397B2 (en) Silicon carbide semiconductor device
JP5940500B2 (en) Semiconductor device and manufacturing method thereof
JP7389038B2 (en) Integration of Schottky diode with MOSFET
JP2010087483A (en) Semiconductor device
JP2016009712A (en) Silicon carbide semiconductor device
JP2014236166A (en) Semiconductor device
WO2017094339A1 (en) Silicon carbide semiconductor device
JP6291988B2 (en) Silicon carbide semiconductor device
CN113410284A (en) Silicon carbide semiconductor structure and silicon carbide semiconductor device
JP6408405B2 (en) Semiconductor device
JP2017092364A (en) Semiconductor device and semiconductor device manufacturing method
JP2015026664A (en) Semiconductor device
JP7246423B2 (en) semiconductor equipment
JP4574135B2 (en) Semiconductor device
JP2024043740A (en) semiconductor equipment