JP2014229843A - Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP2014229843A JP2014229843A JP2013110436A JP2013110436A JP2014229843A JP 2014229843 A JP2014229843 A JP 2014229843A JP 2013110436 A JP2013110436 A JP 2013110436A JP 2013110436 A JP2013110436 A JP 2013110436A JP 2014229843 A JP2014229843 A JP 2014229843A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- sic wafer
- semiconductor device
- outer peripheral
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関する。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device.
炭化珪素(SiC)を半導体材料に用いた半導体素子は、シリコン(Si)を半導体材料に用いた半導体素子の次世代の半導体素子として期待されている。その理由は、SiC半導体素子がSi半導体素子と比較して、オン状態における素子の抵抗を数百分の1に低減可能であること、より高温(例えば200℃以上)の環境下で使用可能であることなど、様々な利点があるからである。これらの利点は、SiCのバンドギャップがSiに対して3倍程度大きく、SiCの絶縁破壊電界強度がSiよりも1桁近く大きいというSiC自体の特長により得られるものである。 A semiconductor element using silicon carbide (SiC) as a semiconductor material is expected as a next-generation semiconductor element of a semiconductor element using silicon (Si) as a semiconductor material. The reason is that the SiC semiconductor element can reduce the resistance of the element in the ON state to a hundredth compared to the Si semiconductor element, and can be used in a higher temperature environment (for example, 200 ° C. or more). This is because there are various advantages. These advantages are obtained by the characteristics of SiC itself that the band gap of SiC is about three times as large as that of Si and that the dielectric breakdown electric field strength of SiC is nearly one order of magnitude larger than that of Si.
SiCデバイス(炭化珪素半導体装置)としては、現在までに、ショットキーバリアダイオード(SBD)、プレーナー構造の縦型MOSFET(絶縁ゲート型電界効果トランジスタ)などが製品化されている。近年、SiCデバイスのさらなる低抵抗化を図る方法として、SiCを半導体材料に用いたSBD(以下、SiC−SBDとする)において、従来350μm程度の厚さとしていた半導体基板を薄化し、150μm以下の厚さにまで薄くする方法が提案されている(例えば、下記非特許文献1参照)。
As SiC devices (silicon carbide semiconductor devices), Schottky barrier diodes (SBDs), planar type vertical MOSFETs (insulated gate field effect transistors), and the like have been commercialized so far. In recent years, as a method for further reducing the resistance of an SiC device, in an SBD using SiC as a semiconductor material (hereinafter referred to as SiC-SBD), a semiconductor substrate which has been conventionally about 350 μm thick is thinned to a thickness of 150 μm or less. A method for reducing the thickness to a thickness has been proposed (for example, see Non-Patent
また、SiCデバイスの製造する別の方法として、炭化珪素の一部分の一表面に、照射対象の炭化珪素を気化させてカットするのに十分なレーザー光のビームを向けることと、炭化珪素の一部分をレーザー光がカットする際に生成された副産物を取り除くために炭化珪素の一部分に対してドライエッチングを行う方法が提案されている(例えば、下記特許文献1参照)。下記特許文献1では、カットされた半導体物質の表面、特にデバイス前駆体で満たされたウェハの表面に残ったスラグ状物質などの副産物をドライエッチングによって取り除いている。
As another method for manufacturing a SiC device, a laser beam sufficient to vaporize and cut silicon carbide to be irradiated is directed to one surface of a portion of silicon carbide, and a portion of silicon carbide is applied. There has been proposed a method of performing dry etching on a portion of silicon carbide in order to remove by-products generated when the laser beam is cut (see, for example,
しかしながら、SiCウェハの裏面を研削した際に、裏面研削によりSiCウェハの外周端部がウェハ裏面に対して外向きに尖形状に突出する虞がある。この尖形状の突出部は、例えば、SiCウェハの厚さが150μm程度になるまでSiCウェハの裏面を研削した際に生じる虞がある。このようにウェハ外周端部に生じた尖形状の突出部がSiCウェハの収納時にウェハカセットに接触した場合、ウェハカセットが削れることにより塵が発生したり、ウェハ外周端部の尖形状の突出部がウェハカセットに接触した際の衝撃により半導体ウェハが破損(クラックや欠けなど)するという問題がある。 However, when the back surface of the SiC wafer is ground, there is a possibility that the outer peripheral end of the SiC wafer protrudes outwardly with respect to the back surface of the SiC wafer due to the back surface grinding. This point-shaped protrusion may occur when, for example, the back surface of the SiC wafer is ground until the thickness of the SiC wafer reaches about 150 μm. In this way, when the pointed protrusion on the outer peripheral edge of the wafer comes into contact with the wafer cassette during storage of the SiC wafer, dust is generated due to the wafer cassette being scraped or the pointed protrusion at the outer peripheral edge of the wafer. There is a problem that the semiconductor wafer is damaged (cracked, chipped, etc.) due to the impact when it contacts the wafer cassette.
従来、Siウェハを用いる場合には、Siウェハの裏面研削前または後に、エッジグラインダー等でSiウェハの外周端部を研削加工して滑らかな所定形状にし、その後、Siウェハの外周端部に生じた研削ダメージをウェットエッチングにより除去する。このため、Siウェハを用いる場合には、裏面研削によりSiウェハの外周端部に生じた尖形状の突出部を除去することができる。しかしながら、この方法をSiCウェハに適用した場合、SiCは硬い材料であるため、外周端部の研削加工に時間がかかるという問題がある。 Conventionally, when using a Si wafer, before or after the backside grinding of the Si wafer, the outer peripheral edge of the Si wafer is ground by an edge grinder or the like to obtain a smooth predetermined shape, and then occurs at the outer peripheral edge of the Si wafer. Grinding damage is removed by wet etching. For this reason, when using a Si wafer, the point-shaped protrusion part produced in the peripheral edge part of Si wafer by back surface grinding can be removed. However, when this method is applied to a SiC wafer, since SiC is a hard material, there is a problem that it takes time to grind the outer peripheral end portion.
また、SiCは化学的に安定した材料であるため、ウェットエッチングが困難であり、SiCウェハの外周端部の研削加工により生じた研削ダメージを除去することができないという問題がある。SiCウェハの外周端部に研削ダメージが残った場合、その後のプロセス工程において、例えば熱処理の昇温・降温時にSiCウェハの外周端部の研削ダメージが起点となりSiCウェハが割れる虞がある。 Further, since SiC is a chemically stable material, wet etching is difficult, and there is a problem that grinding damage caused by grinding of the outer peripheral edge of the SiC wafer cannot be removed. If grinding damage remains on the outer peripheral edge of the SiC wafer, in the subsequent process steps, for example, the grinding damage at the outer peripheral edge of the SiC wafer may be the starting point when the heat treatment is heated or lowered.
この発明は、上述した従来技術による問題点を解消するため、良品率を向上させることができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、スループットを向上させることができる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供することを目的とする。 An object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device capable of improving the non-defective product rate in order to eliminate the above-mentioned problems caused by the prior art. Another object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device capable of improving the throughput in order to eliminate the above-described problems caused by the prior art.
上述した課題を解決し、目的を達成するため、本発明者は、鋭意研究を重ねた結果、SiCウェハの主面を研削した後、レーザー照射によりSiCウェハの研削面の外周端部のSiCを蒸発させて角を取る(面取りする)ことによって、スループットを向上させることができ、かつ塵やウェハ割れを防止して良品率を向上させることができることを見出した。また、SiCウェハの研削面の外周端部を面取りする程度の微小領域の加工であれば、デブリ(加工により生じる微細な屑)がデバイス構造を形成した領域にまで飛散せず、良品率が低下しないことを見出した。本発明は、このような知見に基づいてなされたものである。 In order to solve the above-described problems and achieve the object, the present inventor has conducted extensive research and as a result, after grinding the main surface of the SiC wafer, the SiC at the outer peripheral end of the ground surface of the SiC wafer is irradiated by laser irradiation. It has been found that by evaporating and rounding (chamfering), the throughput can be improved and the yield rate can be improved by preventing dust and wafer cracking. In addition, if the processing is performed in a minute area that chamfers the outer peripheral edge of the ground surface of the SiC wafer, debris (fine debris generated by processing) does not scatter to the area where the device structure is formed, and the yield rate decreases. I found it not. The present invention has been made based on such knowledge.
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素からなる半導体基板の裏面を研削し、前記半導体基板の厚さを薄くする研削工程を行う。次に、前記半導体基板の研削後の裏面の外周端部にレーザーを照射し、前記半導体基板の研削後の裏面の外周端部を蒸発させて選択的に除去する除去工程を行う。 In order to solve the above-described problems and achieve the object of the present invention, a method for manufacturing a silicon carbide semiconductor device according to the present invention has the following characteristics. First, a grinding process is performed to grind the back surface of a semiconductor substrate made of silicon carbide to reduce the thickness of the semiconductor substrate. Next, a laser beam is irradiated to the outer peripheral end portion of the back surface after grinding of the semiconductor substrate, and the outer peripheral end portion of the back surface of the semiconductor substrate after grinding is evaporated and selectively removed.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記除去工程では、前記半導体基板の研削後の裏面に対して30度以上60度以下の角度で前記レーザーを照射することを特徴とする。 In the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, in the removing step, the laser is irradiated at an angle of 30 degrees or more and 60 degrees or less with respect to the back surface after grinding of the semiconductor substrate. It is characterized by that.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記除去工程では、前記半導体基板の側面から内側に500μm以内の領域に前記レーザーを照射することを特徴とする。 The method for manufacturing a silicon carbide semiconductor device according to the present invention is characterized in that, in the above-described invention, in the removing step, the laser is irradiated to a region within 500 μm inward from the side surface of the semiconductor substrate.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記レーザーの波長は、1030nm以下であることを特徴とする。 In the method for manufacturing a silicon carbide semiconductor device according to the present invention, the wavelength of the laser is 1030 nm or less in the above-described invention.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記レーザーのスポット径は、10μm以上60μm以下であることを特徴とする。 In the method for manufacturing a silicon carbide semiconductor device according to the present invention, the spot diameter of the laser is not less than 10 μm and not more than 60 μm in the above-described invention.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記研削工程では、前記半導体基板の厚さを150μm以下の厚さまで薄くすることを特徴とする。 In the above-described invention, the method for manufacturing a silicon carbide semiconductor device according to the present invention is characterized in that, in the grinding step, the thickness of the semiconductor substrate is reduced to a thickness of 150 μm or less.
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、上述した炭化珪素半導体装置の製造方法を用いて製造された炭化珪素半導体装置であって、炭化珪素からなる半導体基板の裏面の外周端部は面取り加工されていることを特徴とする。 In order to solve the above-described problems and achieve the object of the present invention, a silicon carbide semiconductor device according to the present invention is a silicon carbide semiconductor device manufactured using the above-described method for manufacturing a silicon carbide semiconductor device. The outer peripheral end of the back surface of the semiconductor substrate made of silicon carbide is chamfered.
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基板の裏面の外周端部は、前記半導体基板の側面から内側に500μm以内の領域を面取り加工した形状となっていることを特徴とする。 In the silicon carbide semiconductor device according to the present invention, in the above-described invention, the outer peripheral end portion of the back surface of the semiconductor substrate has a shape in which a region within 500 μm is chamfered inside from the side surface of the semiconductor substrate. It is characterized by.
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記半導体基板の厚さは、150μm以下であることを特徴とする。 In the silicon carbide semiconductor device according to the present invention as set forth in the invention described above, the semiconductor substrate has a thickness of 150 μm or less.
上述した発明によれば、裏面研削後にSiCウェハ(半導体基板)の研削面の外周端部の角部をレーザーアブレーション加工によって除去することにより、ダメージを生じさせることなく、かつ短時間でSiCウェハの研削面の外周端部を所定形状に加工することができる。また、その後の工程において塵やウェハ割れを防止することができる。 According to the above-described invention, the corner of the outer peripheral edge of the ground surface of the SiC wafer (semiconductor substrate) is removed by laser ablation after the back surface grinding, so that the SiC wafer can be formed in a short time without causing damage. The outer peripheral end of the grinding surface can be processed into a predetermined shape. In addition, dust and wafer cracks can be prevented in subsequent processes.
本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、良品率を向上させることができるという効果を奏する。また、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置によれば、スループットを向上させることができるという効果を奏する。 According to the method for manufacturing a silicon carbide semiconductor device and the silicon carbide semiconductor device according to the present invention, it is possible to improve the yield rate. Moreover, according to the method for manufacturing a silicon carbide semiconductor device and the silicon carbide semiconductor device according to the present invention, there is an effect that the throughput can be improved.
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。 A preferred embodiment of a method for manufacturing a silicon carbide semiconductor device and a silicon carbide semiconductor device according to the present invention will be described below in detail with reference to the accompanying drawings. In the present specification and the accompanying drawings, it means that electrons or holes are majority carriers in layers and regions with n or p, respectively. Further, + and − attached to n and p mean that the impurity concentration is higher and lower than that of the layer or region where it is not attached. Also, in this specification, in the Miller index notation, “−” means a bar attached to the index immediately after that, and “−” is added before the index to indicate a negative index. Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.
(実施の形態)
実施の形態にかかる炭化珪素半導体装置の製造方法について、SiCを半導体材料に用いたショットキーバリアダイオード(SBD)を作製(製造)する場合を例に説明する。図1〜5は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、図1に示すように、n型半導体ウェハ(半導体基板)1として、例えば、直径3インチのn型4H−SiC単結晶のエピタキシャルウェハを用意する(以下、SiCウェハとする)。SiCウェハ1の初期(薄化前)の厚さは、例えば350μmであってもよい。SiCウェハ1の初期の厚さとは、SiCウェハ1を製造工程に投入する前の状態におけるSiCウェハ1の厚さである。
(Embodiment)
A method for manufacturing a silicon carbide semiconductor device according to an embodiment will be described by taking as an example the case of manufacturing (manufacturing) a Schottky barrier diode (SBD) using SiC as a semiconductor material. FIGS. 1-5 is sectional drawing which shows the state in the middle of manufacture of the silicon carbide semiconductor device concerning Embodiment. First, as shown in FIG. 1, for example, an n-type 4H—SiC single crystal epitaxial wafer having a diameter of 3 inches is prepared as an n-type semiconductor wafer (semiconductor substrate) 1 (hereinafter referred to as a SiC wafer). The initial thickness (before thinning) of the
また、SiCウェハ1のおもて面2の外周端部3および裏面4の外周端部5は面取り(ベベリング)加工されており、例えば中央部側から外周端部に向かって厚さが薄くなる形状となっている。具体的には、SiCウェハ1の外周端部3,5は、例えばベベル形状としてもよい。SiCウェハ1のおもて面2は、例えば(0001)面(いわゆるSi面)であってもよい。次に、SiCウェハ1のおもて面2上に形成したレジスト膜や酸化膜をパターニングしてイオン注入用マスク(不図示)を形成する工程と、このイオン注入用マスクをマスクとして不純物をイオン注入11する工程と、を繰り返し行い、SiCウェハ1のおもて面2の表面層に選択的に耐圧構造6を形成する。
Further, the outer
耐圧構造6は、SiCウェハ1のおもて面2側の電界を緩和し耐圧を保持する領域であり、オン状態のときに電流が流れる活性領域の外周を囲む。耐圧構造6として、例えば、アルミニウム(Al)などのp型不純物を注入してp型領域のガードリングを形成してもよいし、さらにリン(P)などのn型不純物を注入してp型領域のガードリングの内部にn型領域を形成しダブルガードリングとしてもよい。次に、熱処理を行い、SiCウェハ1にイオン注入11した不純物を活性化させる。
The breakdown voltage structure 6 is a region that relaxes the electric field on the
次に、SiCウェハ1のおもて面2上に、後述する裏面研削時にSiCウェハ1のおもて面2を保護する表面保護膜として例えば1.0μmの厚さの堆積酸化膜12を形成する。次に、図2に示すように、おもて面2を下にしてSiCウェハ1を例えばステージ(不図示)に載置し、SiCウェハ1を裏面4側から研削していき、SiC−SBDとして用いる製品厚さの位置まで研削する。以降、製品厚さの位置まで研削した後のSiC基板の裏面を研削面4aとする。SiCウェハ1の裏面研削は、ホイールの砥粒の粒径を徐々に小さくして複数回行うことにより、SiCウェハ1の薄化とともに、SiCウェハ1の研削面4aに生じた研削ダメージを低減することができるため好ましい。
Next, a deposited
具体的には、例えば、第1ホイール(不図示)を用いてSiCウェハ1の裏面4を第1研削することにより、SiCウェハ1の厚さを例えば155μm程度まで薄くする。そして、第1ホイールよりも砥粒の細かい第2ホイールを用いてSiCウェハ1の裏面4を第2研削することによって、SiCウェハ1の厚さをさらに5μm程度研削することにより、SiCウェハ1の研削面4aに第1研削によって生じた研削ダメージを除去する。第1ホイールとして、例えば粒径(直径)が5μm〜10μm程度の範囲内の砥粒の砥石からなるダイヤモンドホイールを用いてもよい。第2ホイールとして、例えば粒径が2μm〜4μm程度の範囲内の砥粒の砥石からなるダイヤモンドホイールを用いてもよい。
Specifically, the thickness of the
次に、図3に示すように、SiCウェハ1の研削後の裏面(研削面4a)の外周端部の角部14にレーザー13を照射してSiCを蒸発(気化)させることにより、SiCウェハ1の研削面4aの外周端部の角部14を除去する(レーザーアブレーション加工)。これによって、SiCウェハ1の研削面4aの外周端部を滑らかな所定形状に加工する。SiCウェハ1の研削面4aの外周端部の角部14とは、SiCウェハ1の研削面4aと、SiCウェハ1の側面との連結部である。レーザー13の入射角度(SiCウェハ1の研削面4aとレーザー13とのなす角度)θは、処理装置(不図示)の位置合わせ精度(アライメント精度)を考慮して、SiCウェハ1の研削面4aに対して例えば30度以上60度以下程度であるのが好ましい。その理由は、次のとおりである。
Next, as shown in FIG. 3, the
レーザー13の入射角度θを上記範囲内(45±15度程度)とした場合、レーザー13の照射面積は、SiCウェハ1の研削面4aへのレーザー13の投影面積となる。このため、後述するレーザー13の入射角度θがSiCウェハ1の研削面4aに対して垂直な角度θVに近い場合(θ≒θV)よりも、レーザー13の照射面積を広くすることができる。また、後述するレーザー13の入射角度θがSiCウェハ1の研削面4aに対して水平な角度θHに近い場合(θ≒θH)よりも、SiCウェハ1の研削面4aから深さ方向へのレーザー13の到達深さを深くすることができる。したがって、レーザー13の照射範囲を、処理装置の位置合わせ精度を考慮した許容範囲内とすることができ、SiCウェハ1の研削面4aの外周端部の角部14に安定してレーザー13を照射することができる。
When the incident angle θ of the
一方、レーザー13の入射角度θ≒θVである場合、レーザー13の照射面積は、レーザー13のスポット径(直径)Rを直径とする円の面積(=π・(R/2)2)程度となる。このため、上記範囲内の斜めの入射角度θでのレーザー照射よりもレーザー13の照射面積が狭く、SiCウェハ1の研削面4aに水平な方向の位置合わせ精度が悪い場合、SiCウェハ1の研削面4aの外周端部の角部14にレーザー13が照射されない虞がある。また、レーザー13の入射角度θ≒θHに近いほど、SiCウェハ1の研削面4aからのレーザー13の到達深さは浅くなる。このため、SiCウェハ1の研削面4aに水平な方向の位置合わせ精度が悪い場合、SiCウェハ1の研削面4aの外周端部の角部14の、研削面4aから深い位置にレーザー13が到達しない虞がある。したがって、SiCウェハ1の研削面4aの外周端部を所定形状に加工することができない虞がある。
On the other hand, when the incident angle θ of the
レーザー13の波長は、例えば1030nm以下であればよい。好ましくは、レーザー13の波長は、SiCのバンドギャップ以上のエネルギーをもつ波長以下であるのがよく、例えばSiC化合物(SiCポリタイプ)のうちパワー半導体材料として主に用いられている4H−SiCのバンドギャップ(3.26eV)以上のエネルギーをもつ380nm以下であるのがよい。その理由は、SiCウェハ1の研削面4aの外周端部の角部14をより短時間で除去することができるからである。
The wavelength of the
レーザー13のスポット径Rは、例えば10μm以上60μm以下の範囲内であるのがよい。その理由は、次のとおりである。レーザー13のスポット径Rが60μmより大きい場合、レーザー13の照射範囲が広くなりすぎて、レーザー13の照射により生じるデブリ(微細な屑)の飛散範囲が広がってしまうからである。また、スポット径Rが大きくなるほどレーザー13のエネルギー密度が下がるため、レーザー13の照射範囲が広くなるほどレーザー13の照射エネルギーを高める必要がある。これにより、処理装置が大型化してしまうからである。一方、レーザー13のスポット径Rが10μmよりも小さい場合、レーザー13がSiCウェハ1の研削面4aの外周端部の角部14に照射されない虞があるからである。
The spot diameter R of the
ここまでの工程により、図4に示すように、SiCウェハ1の研削面4aの加工後の外周端部5aは、例えば中央部側から外周端部5aに向かって厚さが薄くなる形状となる。具体的には、レーザーアブレーション加工により除去するSiCの幅w(すなわち、SiCウェハ1の研削面4aの外周端部の角部14の幅)は、SiCウェハ1の側面から内側に例えば500μm以内であるのがよい。レーザーアブレーション加工により除去するSiCの深さd(すなわち、SiCウェハ1の研削面4aの外周端部の角部14の厚さ)は、SiCウェハ1の厚さ以下である。その理由は、SiCの除去範囲が上記幅wおよび深さdで規定される範囲を超える場合、レーザーアブレーション加工により生じたデブリが活性領域にまで飛散し、素子特性が劣化する虞があるからである。SiCウェハ1の研削面4aの加工後の外周端部5aの形状は、SiCウェハ1のおもて面2の外周端部3の形状と同様であってもよい。
Through the steps so far, as shown in FIG. 4, the outer
次に、堆積酸化膜12を除去する。次に、図5に示すように、一般的な方法により、SiCウェハ1のおもて面2に層間絶縁膜7およびおもて面電極8を形成し、SiCウェハ1の研削面4aに裏面電極9を形成する。おもて面電極8は、アノード電極(ショットキー電極)であり、活性領域においてSiCウェハ1のおもて面2および耐圧構造6に接する。おもて面電極8の端部は、層間絶縁膜7上に延在させてもよい。裏面電極9は、カソード電極(オーミック電極)であり、SiCウェハ1の研削面4a全体に接する。このようにして、実施の形態にかかる炭化珪素半導体装置が完成する。
Next, the deposited
(実施例1)
次に、上述した実施の形態にかかる炭化珪素半導体装置の製造方法に従い、例示した上記諸条件でSiC−SBD(以下、実施例1とする)を作製した。すなわち、実施例1は、レーザー13を用いたレーザーアブレーション加工によりSiCウェハ1の研削面4aの外周端部の角部14を除去している。実施例1において、レーザー13の照射条件は次のとおりである。レーザー13のスポット径Rを60μmとし、入射角度θを45度とした。レーザー13の波長を1030nmとし、パルス幅を800nmとした。レーザー13の繰り返し周波数を10kHzとし、平均出力を35Wとした。比較として、エッジグラインダーを用いた研削加工によりSiCウェハの研削面の外周端部の角部を除去したSiC−SBD(以下、従来例とする)を作製した。従来例の、SiCウェハの研削面の外周端部の加工方法以外の製造方法は、実施例1と同様である。
Example 1
Next, in accordance with the method for manufacturing the silicon carbide semiconductor device according to the above-described embodiment, SiC-SBD (hereinafter referred to as Example 1) was manufactured under the above-described various conditions. That is, in Example 1, the
そして、実施例1および従来例について、SiCウェハの研削面の外周端部の加工時間と、良品率とについて検証した。その結果、実施例1においては、レーザー13のスキャン速度は100mm/秒であり、直径3インチの1枚のSiCウェハ1の研削面4aの外周端部(オリエンテーションフラットを含む)のレーザーアブレーション加工時間は5秒間であった。一方、従来例では、SiCウェハの研削面の外周端部の研削加工時間は2分間であった。
And about Example 1 and the prior art example, it verified about the processing time of the outer peripheral edge part of the grinding surface of a SiC wafer, and a non-defective rate. As a result, in Example 1, the scanning speed of the
さらに、実施例1および従来例について、透過型電子顕微鏡(TEM)によりSiCウェハの研削面の加工後の外周端部の断面を観察した。その結果、実施例1においては、SiCウェハ1の研削面4aの加工後の外周端部5aにクラックは生じていないことが確認された。一方、従来例では、SiCウェハの研削面の加工後の外周端部に最大で100μmのクラックが生じていることが確認された。したがって、実施例1においては、従来SiCウェハの外周端部の研削加工後に行われていたダメージ除去のためのウェットエッチング工程を省くことができる。
Furthermore, about Example 1 and the conventional example, the cross section of the outer peripheral edge part after the process of the grinding surface of a SiC wafer was observed with the transmission electron microscope (TEM). As a result, in Example 1, it was confirmed that no crack was generated in the outer
したがって、実施例1のようにSiCウェハ1の研削面4aの外周端部の角部14をレーザーアブレーション加工によって除去することにより、SiCウェハ1の研削面4aの加工後の外周端部5aにダメージを残さずに、かつSiCウェハ1の研削面4aの外周端部の加工時間を従来例よりも大幅に短縮することができることが確認された。
Therefore, the outer
また、実施例1においては、SiCウェハ1の研削面4aの外周端部のレーザーアブレーション加工工程以降の工程において、SiCウェハ1の研削面4aの加工後の外周端部5aに起因する塵や、SiCウェハ1の割れが発生せず、良品率を向上させることができることが確認された。その理由は、従来例と同様にSiCウェハ1の研削面4aの外周端部5aを滑らかな所定形状に加工することができたため、製造工程中にSiCウェハ1の外周端部が例えばウェハカセットなどに接触する確率を低減することができたからであると推測される。
Further, in Example 1, in the steps after the laser ablation processing step of the outer peripheral end portion of the grinding
この実施例1は、上述した実施の形態にかかる炭化珪素半導体装置の製造方法に記載したレーザー13の入射角度θ、波長およびスポット径Rの最適な範囲内のレーザー条件で作製された一例であり、当該範囲内の他のレーザー条件とした場合においても実施例1と同様の効果を奏する。
Example 1 is an example manufactured under the laser conditions within the optimum ranges of the incident angle θ, wavelength, and spot diameter R of the
(実施例2)
SiCウェハ1の研削面4aの外周端部の角部14をレーザーアブレーション加工により除去したときに飛散するデブリの飛散範囲について検証した。上記特許文献1には、従来、SiCウェハをレーザーダイシング加工する際に飛散するデブリによってSiCデバイスの良品率が低下することが開示されている。そこで、4H−SiCをレーザーアブレーション加工して、デブリの飛散範囲を調べた。具体的には、実施例2として、実施例1と同様のレーザー条件によるレーザーアブレーション加工により4H−SiC21に溝22を形成し、4H−SiC21の溝22付近の状態を走査型電子顕微鏡(SEM)により観察した。4H−SiC21の厚さは150μmであり、溝22の幅t1を60μm程度とした。SEMの電子線の加速電圧を15kVとし、100倍の倍率で溝22付近を観察した。その結果を図6に示す。図6は、実施例2におけるレーザーアブレーション加工後の炭化珪素表面を示す平面図である。
(Example 2)
The scattering range of debris that is scattered when the
図6に示す結果より、溝22を形成するためのレーザーアブレーション加工により生じたデブリは、加工端(溝22の側壁上部)から溝22よりも外側へ50μm程度の範囲(符号23の矢印で示す溝22の側壁上部から点線で示す範囲)に分布していることが確認された。図6において、2本の点線に囲まれた部分において、符号23の矢印で示す幅の領域内の白い部分がデブリである。この結果より、上述した実施の形態にかかる炭化珪素半導体装置の製造方法に示すように、SiCウェハ1の研削面4aの外周端部の角部14のような微小領域(上述したSiCウェハ1の側面から幅wおよび深さdのSiC除去範囲)のレーザーアブレーション加工であれば、デバイス構造が形成される活性領域(SiCウェハ1の外周端部3,5aから2000μmより内側の領域)にまでデブリが飛散せず、素子特性に悪影響が及ばないことが確認された。
From the results shown in FIG. 6, the debris generated by the laser ablation processing for forming the
以上、説明したように、実施の形態によれば、裏面研削後にSiCウェハの研削面の外周端部の角部をレーザーアブレーション加工によって除去することにより、例えば裏面研削によりSiCウェハの外周端部がウェハ裏面に対して外向きに尖形状に突出することを防止することができる。このため、その後の工程において塵やウェハ割れを防止することができ、良品率を向上させることができる。また、実施の形態によれば、裏面研削後にSiCウェハの研削面の外周端部の角部をレーザーアブレーション加工によって除去することにより、ダメージを生じさせることなく、かつ短時間でSiCウェハの研削面の外周端部を所定形状に加工することができる。このように、SiCウェハの外周端部にダメージが生じないため、SiCウェハの外周端部のダメージが起点となりSiCウェハが割れることを防止することができる。これにより、良品率を向上させることができる。また、実施の形態によれば、SiCウェハの研削面の外周端部の加工時に、SiCウェハの研削面の外周端部にダメージが生じないため、SiCウェハの研削面の外周端部のダメージを除去するための工程を省くことができる。したがって、スループットを向上させることができる。 As described above, according to the embodiment, after the back surface grinding, the outer peripheral end portion of the ground surface of the SiC wafer is removed by laser ablation processing. It is possible to prevent the protrusion from protruding outward with respect to the wafer back surface. For this reason, dust and wafer cracking can be prevented in the subsequent steps, and the yield rate can be improved. In addition, according to the embodiment, after grinding the back surface, the corner of the outer peripheral edge of the ground surface of the SiC wafer is removed by laser ablation, so that the ground surface of the SiC wafer can be obtained in a short time without causing damage. Can be processed into a predetermined shape. As described above, since the outer peripheral end portion of the SiC wafer is not damaged, damage to the outer peripheral end portion of the SiC wafer can be prevented as a starting point, and the SiC wafer can be prevented from cracking. Thereby, the yield rate can be improved. Further, according to the embodiment, when processing the outer peripheral end portion of the SiC wafer grinding surface, the outer peripheral end portion of the SiC wafer grinding surface is not damaged. The process for removing can be omitted. Therefore, throughput can be improved.
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、実施の形態では、SiC−SBDを作製する場合を例に説明しているが、例えばSiCを半導体材料として用いたMOS(金属−酸化膜−半導体)型半導体装置など他の構成のSiCデバイスに適用可能である。また、実施の形態では、SiCウェハの(0001)面をおもて面とし、裏面となる(000−1)面(いわゆるC面)を研削する場合について説明しているが、本発明は他の結晶面をおもて面とする場合にも適用可能である。 As described above, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the embodiment, a case where a SiC-SBD is manufactured has been described as an example. However, for example, a SiC (metal-oxide-semiconductor) type semiconductor device using SiC as a semiconductor material has another configuration SiC device. It is applicable to. In the embodiment, the (0001) plane of the SiC wafer is used as the front surface, and the (000-1) plane (so-called C plane) serving as the back surface is ground. The present invention can also be applied to the case where the crystal plane is a front surface.
また、実施の形態では、SiCウェハの外周端部側に耐圧構造を形成し、この耐圧構造に囲まれた領域にデバイス構造を形成する場合を例に説明しているが、ダイシング後にチップとなる領域にそれぞれデバイス構造や耐圧構造を形成してもよい。また、SiCウェハのおもて面を保護する保護膜は、堆積酸化膜に限らず例えばレジスト膜であってもよい。また、本発明は、SiCを半導体材料として用いた場合を例に説明しているが、これに限らず、Siよりもバンドギャップが大きい他の材料を半導体材料として用いた場合や、Siを半導体材料として用いた場合にも適用可能である。また、本発明は、導電型を反転させても同様に成り立つ。 In the embodiment, the case where a breakdown voltage structure is formed on the outer peripheral end side of the SiC wafer and a device structure is formed in a region surrounded by the breakdown voltage structure has been described as an example. A device structure or a breakdown voltage structure may be formed in each region. Further, the protective film for protecting the front surface of the SiC wafer is not limited to the deposited oxide film but may be a resist film, for example. In the present invention, the case where SiC is used as a semiconductor material is described as an example. However, the present invention is not limited to this, and other materials having a band gap larger than Si are used as a semiconductor material. It can also be applied when used as a material. Further, the present invention is similarly established even when the conductivity type is reversed.
以上のように、本発明にかかる炭化珪素半導体装置の製造方法および炭化珪素半導体装置は、研削により半導体基板を薄化して低抵抗化を図った炭化珪素半導体装置に有用である。 As described above, the method for manufacturing a silicon carbide semiconductor device and the silicon carbide semiconductor device according to the present invention are useful for a silicon carbide semiconductor device in which a semiconductor substrate is thinned to reduce resistance by grinding.
1 SiCウェハ
2 SiCウェハのおもて面
3 SiCウェハのおもて面の外周端部
4 SiCウェハの裏面
4a SiCウェハの製品厚さの位置(SiCウェハの研削面)
5 SiCウェハの裏面の外周端部
5a SiCウェハの研削面の加工後の外周端部
6 耐圧構造
7 層間絶縁膜
8 おもて面電極
9 裏面電極
11 イオン注入
12 堆積酸化膜
13 レーザー
14 SiCウェハの研削面の外周端部の角部
DESCRIPTION OF
5 outer peripheral end of back surface of
Claims (9)
前記半導体基板の研削後の裏面の外周端部にレーザーを照射し、前記半導体基板の研削後の裏面の外周端部を蒸発させて選択的に除去する除去工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 Grinding the back surface of the semiconductor substrate made of silicon carbide, and reducing the thickness of the semiconductor substrate;
A removal step of selectively removing by irradiating the outer peripheral edge of the back surface after grinding of the semiconductor substrate and evaporating the outer peripheral edge of the back surface after grinding of the semiconductor substrate;
The manufacturing method of the silicon carbide semiconductor device characterized by the above-mentioned.
炭化珪素からなる半導体基板の裏面の外周端部は面取り加工されていることを特徴とする炭化珪素半導体装置。 A silicon carbide semiconductor device manufactured using the method for manufacturing a silicon carbide semiconductor device according to any one of claims 1 to 6,
A silicon carbide semiconductor device, wherein an outer peripheral end portion of a back surface of a semiconductor substrate made of silicon carbide is chamfered.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110436A JP2014229843A (en) | 2013-05-24 | 2013-05-24 | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013110436A JP2014229843A (en) | 2013-05-24 | 2013-05-24 | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014229843A true JP2014229843A (en) | 2014-12-08 |
Family
ID=52129403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013110436A Pending JP2014229843A (en) | 2013-05-24 | 2013-05-24 | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014229843A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018070263A1 (en) * | 2016-10-13 | 2018-04-19 | 三菱電機株式会社 | Method for manufacturing semiconductor device |
CN109904061A (en) * | 2019-03-06 | 2019-06-18 | 厦门市三安集成电路有限公司 | A kind of production method that sic wafer is thinned |
CN110462801A (en) * | 2017-04-14 | 2019-11-15 | 三菱电机株式会社 | The manufacturing method of manufacturing silicon carbide semiconductor device, power-converting device, the manufacturing method of manufacturing silicon carbide semiconductor device and power-converting device |
JP2019212761A (en) * | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | Chamfering method |
TWI807347B (en) * | 2021-06-21 | 2023-07-01 | 環球晶圓股份有限公司 | Semiconductor substrate and fabrication method of semiconductor device |
-
2013
- 2013-05-24 JP JP2013110436A patent/JP2014229843A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018070263A1 (en) * | 2016-10-13 | 2018-04-19 | 三菱電機株式会社 | Method for manufacturing semiconductor device |
JPWO2018070263A1 (en) * | 2016-10-13 | 2019-04-11 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
CN109791880A (en) * | 2016-10-13 | 2019-05-21 | 三菱电机株式会社 | The manufacturing method of semiconductor device |
US10665459B2 (en) | 2016-10-13 | 2020-05-26 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
CN110462801A (en) * | 2017-04-14 | 2019-11-15 | 三菱电机株式会社 | The manufacturing method of manufacturing silicon carbide semiconductor device, power-converting device, the manufacturing method of manufacturing silicon carbide semiconductor device and power-converting device |
JP2019212761A (en) * | 2018-06-05 | 2019-12-12 | 株式会社ディスコ | Chamfering method |
CN110571131A (en) * | 2018-06-05 | 2019-12-13 | 株式会社迪思科 | Chamfering method |
JP7166794B2 (en) | 2018-06-05 | 2022-11-08 | 株式会社ディスコ | Chamfering method |
TWI793331B (en) * | 2018-06-05 | 2023-02-21 | 日商迪思科股份有限公司 | Chamfer processing method |
CN110571131B (en) * | 2018-06-05 | 2024-02-20 | 株式会社迪思科 | Chamfering processing method |
CN109904061A (en) * | 2019-03-06 | 2019-06-18 | 厦门市三安集成电路有限公司 | A kind of production method that sic wafer is thinned |
TWI807347B (en) * | 2021-06-21 | 2023-07-01 | 環球晶圓股份有限公司 | Semiconductor substrate and fabrication method of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7229852B2 (en) | Method for processing silicon carbide wafers and silicon carbide semiconductor devices | |
US7821014B2 (en) | Semiconductor device and manufacturing method thereof with a recessed backside substrate for breakdown voltage blocking | |
JP5272299B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6540585B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
US9728606B2 (en) | Silicon carbide semiconductor element and fabrication method thereof | |
JP5554126B2 (en) | Method for manufacturing SiC semiconductor device | |
JP2014229843A (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP2008135611A (en) | Semiconductor-device manufacturing method | |
US10522355B2 (en) | Method of manufacturing semiconductor device | |
JP5460975B2 (en) | Manufacturing method of semiconductor device | |
JP5999687B2 (en) | SiC epitaxial wafer and SiC semiconductor device using the same | |
JP2014039057A (en) | Semiconductor device manufacturing method | |
JP2023126260A (en) | Silicon carbide component and method for manufacturing the same | |
JP2013049609A (en) | SiC EPITAXIAL WAFER AND SiC SEMICONDUCTOR ELEMENT USING THE SAME | |
JP2014229842A (en) | Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device | |
JP6034694B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5931461B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6137955B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
US11239081B2 (en) | Method for preparing ohmic contact electrode of gallium nitride-based device | |
JP2017224694A (en) | Sic semiconductor device and manufacturing method therefor | |
JP7135352B2 (en) | Semiconductor device manufacturing method | |
US11417528B2 (en) | Method of manufacturing a semiconductor device and semiconductor wafer | |
JP6309211B2 (en) | Silicon carbide semiconductor device | |
JP5783298B2 (en) | SiC semiconductor device manufacturing method and SiC semiconductor device | |
JP6762396B2 (en) | Manufacturing method of semiconductor devices |